KR101934598B1 - 기준 전압 회로 - Google Patents

기준 전압 회로 Download PDF

Info

Publication number
KR101934598B1
KR101934598B1 KR1020130030763A KR20130030763A KR101934598B1 KR 101934598 B1 KR101934598 B1 KR 101934598B1 KR 1020130030763 A KR1020130030763 A KR 1020130030763A KR 20130030763 A KR20130030763 A KR 20130030763A KR 101934598 B1 KR101934598 B1 KR 101934598B1
Authority
KR
South Korea
Prior art keywords
voltage
resistor
source
circuit
junction element
Prior art date
Application number
KR1020130030763A
Other languages
English (en)
Other versions
KR20130108174A (ko
Inventor
나오 오츠카
고스케 다카다
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20130108174A publication Critical patent/KR20130108174A/ko
Application granted granted Critical
Publication of KR101934598B1 publication Critical patent/KR101934598B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

(과제) 전원 전압의 변동이나 노이즈의 영향을 받지 않고 높은 PSRR을 얻을 수 있는 기준 전압 회로를 제공한다
(해결 수단) PN 접합 소자에 있어서의 순방향 전압 및 그 차를 전류 전압 변환하여, 온도 의존을 없애면서 전압을 발생할 수 있는 기준 전압 회로에 있어서, 출력 단자의 전압의 온도 특성을 제어하는 앰프와, 앰프에 전력을 공급하는 소스 팔로워 회로와, 앰프에 제어되어 PN 접합 소자에 흐르게 하는 전류를 제어하는 PMOS 트랜지스터로 구성했다.

Description

기준 전압 회로{VOLTAGE REFERENCE CIRCUIT}
본 발명은, 기준 전압을 생성하는 밴드갭 기준 전압 회로에 관한 것이다.
도 3에, 종래의 밴드갭 기준 전압 회로의 회로도를 나타냈다. 종래의 밴드갭 기준 전압 회로는, PMOS 트랜지스터(311, 312, 313)와, 바이폴러 트랜지스터(301, 302, 303)와, 저항(106, 107, 108, 109, 110, 331, 332)과, 앰프(102, 321)와, 전원 단자(101)와, 그라운드 단자(100)로 구성되어 있다.
접속에 대해서 설명한다. 앰프(102)는, 반전 입력 단자는 바이폴러 트랜지스터(301)의 이미터와 저항(107)의 접속점과 저항(110)에 접속되고, 비반전 입력 단자는 저항(108)과 저항(106)의 접속점과 저항(109)에 접속되고, 출력은 PMOS 트랜지스터(311)의 게이트에 접속된다. 저항(107)의 다른 한쪽은 저항(332)과 저항(108)의 다른 한쪽에 접속된다. 바이폴러 트랜지스터(301)는, 베이스 및 콜렉터는 그라운드 단자(100)에 접속된다. 바이폴러 트랜지스터(302)는, 이미터는 저항(106)의 다른 한쪽에 접속되고, 베이스 및 콜렉터는 그라운드 단자(100)에 접속된다. 바이폴러 트랜지스터(303)는, 이미터는 저항(109)의 다른 한쪽과 저항(110)의 다른 한쪽에 접속되고, 베이스 및 콜렉터는 그라운드 단자(100)에 접속된다. PMOS 트랜지스터(311)는, 드레인은 저항(332)의 다른 한쪽과 앰프(321)의 반전 입력 단자에 접속되고, 소스는 전원 단자(101)에 접속된다. 앰프(321)는, 비반전 입력 단자는 PMOS 트랜지스터(313)의 드레인과 저항(331)에 접속되고, 출력은 PMOS 트랜지스터(312)의 게이트와 PMOS 트랜지스터(313)의 게이트에 접속된다. PMOS 트랜지스터(312)는, 드레인은 바이폴러 트랜지스터(303)의 이미터에 접속되고, 소스는 전원 단자(101)에 접속된다. PMOS 트랜지스터(313)의 소스는 전원 단자(101)에 접속된다. 저항(331)의 다른 한쪽은 그라운드 단자(100)에 접속된다.
ISSCC 2010/SESSION 4/ANALOG TECHNIQUES/4.3 (Figure 4.3.3)
본 발명은, 종래의 기준 전압 회로보다도, 전원 전압의 변동이나 노이즈의 영향을 받지 않고 높은 PSRR을 얻을 수 있는 기준 전압 회로를 제공하는 것이다.
본 발명의 기준 전압 회로는, PN 접합 소자에 있어서의 순방향 전압 및 그 차를 전압 전류 변환하여, 전압을 발생할 수 있는 기준 전압 회로에 있어서, 출력 단자의 전압의 온도 특성을 제어하는 앰프와, 앰프에 전력을 공급하는 소스 팔로워 회로와, PN 접합 소자에 흐르게 하는 전류를 제어하는 PMOS 트랜지스터를 구비한다.
본 발명에 의하면, 전원 전압의 변동이나 노이즈의 영향을 저감하여 출력 전압의 PSRR을 향상시킬 수 있다.
도 1은 제1의 실시형태의 기준 전압 회로를 나타내는 회로도이다.
도 2는 제2의 실시형태의 기준 전압 회로를 나타내는 회로도이다.
도 3은 종래의 기준 전압 회로를 나타내는 회로도이다.
이하, 본 발명의 실시형태에 대해서 도면을 참조하여 설명한다.
<제1의 실시형태>
도 1은, 제1의 실시형태의 기준 전압 회로의 회로도이다.
제1의 실시형태의 기준 전압 회로는, PMOS 트랜지스터(122, 123, 124)와, NMOS 트랜지스터(125, 126)와, Nch 공핍 트랜지스터(121)와, 저항(106, 107, 108, 109, 110, 131, 132, 133)과, PN 접합 소자(103, 104, 105)와, 앰프(102)와, 정전류 회로(141)와, 그라운드 단자(100)와, 전원 단자(101)와, 출력 단자(151)를 구비하고 있다. PMOS 트랜지스터(122, 123, 124)와, NMOS 트랜지스터(125, 126)와, 정전류 회로(141)로 전압 전류 변환 회로(161)를 구성하고, PMOS 트랜지스터(122)는 전압 전류 변환 회로(161)의 출력 트랜지스터로서 동작한다.
접속에 관해서 설명한다. 앰프(102)는, 비반전 입력 단자는 PN 접합 소자(103)의 애노드와 저항(107)과 저항(109)에 접속되고, 반전 입력 단자는 저항(108)과 저항(106)의 접속점과 저항(110)에 접속되고, 출력은 저항(107)의 다른 한쪽과 저항(108)의 다른 한쪽과 출력 단자(151)에 접속된다. PN 접합 소자(103)의 캐소드는 그라운드 단자(100)에 접속된다. PN 접합 소자(104)는, 애노드는 저항(106)의 다른 한쪽에 접속되고, 캐소드는 그라운드 단자(100)에 접속된다. PN 접합 소자(105)는, 애노드는 저항(109)의 다른 한쪽과 저항(110)의 다른 한쪽과 PMOS 트랜지스터(122)의 드레인에 접속되고, 캐소드는 그라운드 단자(100)에 접속된다. PMOS 트랜지스터(122)는, 게이트는 NMOS 트랜지스터(125)의 드레인에 접속되고, 소스는 저항(131)에 접속되고, 백 게이트는 소스에 접속된다. NMOS 트랜지스터(125)는, 게이트는 PMOS 트랜지스터(122)의 소스에 접속되고, 소스는 정전류 회로(141)에 접속되고, 백 게이트는 그라운드 단자(100)에 접속된다. 정전류 회로(141)의 다른 한쪽은 그라운드 단자(100)에 접속된다. NMOS 트랜지스터(126)는, 게이트는 저항(132)과 저항(133)의 접속점에 접속되고, 드레인은 PMOS 트랜지스터(124)의 게이트 및 드레인에 접속되고, 소스는 NMOS 트랜지스터(125)의 소스에 접속되고, 백 게이트는 그라운드 단자(100)에 접속된다. 저항(133)의 다른 한쪽은 그라운드 단자(100)에 접속되고, 저항(132)의 다른 한쪽은 출력 단자(151)에 접속된다. PMOS 트랜지스터(123)는, 게이트는 PMOS 트랜지스터(124)의 게이트에 접속되고, 드레인은 NMOS 트랜지스터(125)의 드레인에 접속되고, 소스는 Nch 공핍 트랜지스터(121)의 소스에 접속되고, 백 게이트는 소스에 접속된다. PMOS 트랜지스터(124)는, 소스는 PMOS 트랜지스터(123)의 소스에 접속되고, 백 게이트는 소스에 접속된다. Nch 공핍 트랜지스터(121)는, 게이트는 출력 단자(151)와 저항(131)의 다른 한쪽에 접속되고, 드레인은 전원 단자(101)에 접속되고, 백 게이트는 그라운드 단자(100)에 접속된다.
다음에, 본 실시형태의 기준 전압 회로의 동작에 대해서 설명한다. PN 접합 소자(103, 104)는 적당한 면적비(예를 들어 1 대 4 등)로 구성되고, 앰프(102)의 출력으로부터 출력 단자(151)에 전압(VBG)을 출력한다. 저항(132)과 저항(133)의 접속점을 노드(X), 저항(131)과 PMOS 트랜지스터(122)의 소스의 접속점을 노드(Y)라 한다. 전압 전류 변환 회로(161)는 출력 전압(VBG)을 저항 분할한 노드(X)의 전압과 노드(Y)의 전압이 같아지도록 PMOS 트랜지스터(122)를 제어한다.
전압(VBG)은 PN 접합 소자(103)의 애노드의 전압에 저항(107)의 양단의 전압을 가산한 것이다. PN 접합 소자(103)의 애노드의 전압은, 온도의 상승에 대해 선형으로 감소하는 성분과 비선형으로 감소하는 성분을 갖는다. 한편, 저항(107)에 흐르는 전류는 온도의 상승에 대해 선형으로 증가한다. 결과적으로 전압(VBG)의 온도 특성은 PN 접합 소자(103)의 애노드 전압에 의한 비선형성을 갖는다. PN 접합 소자(105)는, 전압(VBG)을 온도에 의존하지 않는 전압으로 하기 위해서 추가된 PN 접합 소자이다. PN 접합 소자(105)에는 PN 접합 소자(103)와 상이한 온도 특성의 전류가 흐르고 있다. 이 경우, PN 접합 소자(105)의 애노드 전압의 온도 특성의 비선형 성분은, PN 접합 소자(103)의 애노드 전압의 비선형 성분과 상이한 계수를 갖는다. 그 때문에, PN 접합 소자(103)의 애노드와 PN 접합 소자(105)의 애노드에는 온도에 대해 비선형의 전위차가 생긴다. 그 전위차에 의한 전류는, 앰프(102)로부터 공급되고, 저항(107)과 저항(109)을 흐른다. 저항(107)을 비선형의 온도 특성의 전류가 흐름으로써, 저항(107)의 양단에는 비선형의 온도 특성의 전압이 생긴다. 이 비선형의 성분의 크기는, 저항(109)의 저항값의 변경에 따라 조절할 수 있다. 상기 조절에 의해, 저항(107)의 양단의 전압의 비선형의 온도 특성을, PN 접합 소자(103)의 애노드 전압의 비선형의 온도 특성을 상쇄시키는 방향으로 생기게 함으로써, 전압(VBG)을 온도에 의존하지 않는 일정 전압으로 할 수 있다.
Nch 공핍 트랜지스터(121)는 소스 팔로워를 형성하고 있다. 게이트가 출력 단자에 접속되어 있기 때문에, Nch 공핍 트랜지스터(121)의 역치를 Vtnd라 하면 소스 전압은 VBG+｜Vtnd｜되어, 전압 전류 변환 회로(161)를 구동하는데 충분한 전압을 출력할 수 있다. 이 전압을 이용하여 전압 전류 변환 회로(161)는 구동되고, 전원에 의한 변동이나 전원 노이즈의 영향을 받지 않고 동작시키는 것이 가능해진다.
또한 PN 접합 소자는 다이오드나 바이폴러 트랜지스터를 포화 결선하여 이용해도 된다. 또, 다른 구성으로 소스 팔로워를 형성해도 된다. 전류원(141)은 저항이어도 된다.
이상으로 설명한 바와 같이, 제1의 실시형태의 기준 전압 회로에 의하면, 앰프의 전원에 게이트를 출력 단자에 접속한 Nch 공핍 트랜지스터의 소스 팔로워를 이용함으로써, 전원 전압의 변동이나 노이즈의 영향을 저감하여 출력 전압의 PSRR을 향상시킬 수 있다.
<제2의 실시형태>
도 2는, 제2의 실시형태의 기준 전압 회로의 회로도이다.
제2의 실시형태의 기준 전압 회로는, NMOS 트랜지스터(222, 223, 224)와, PMOS 트랜지스터(225, 226)와, Pch 공핍 트랜지스터(221)와, 저항(206, 207, 208, 209, 210, 231, 232, 233)과, PN 접합 소자(203, 204, 205)와, 앰프(202)와, 정전류 회로(241)와, 그라운드 단자(100)와, 전원 단자(101)와, 출력 단자(251)를 구비하고 있다. NMOS 트랜지스터(222, 223, 224)와, PMOS 트랜지스터(225, 226)와, 정전류 회로(241)와, 전압 전류 변환 회로(261)를 구성하고, NMOS 트랜지스터(222)는 전압 전류 변환 회로(261)의 출력 트랜지스터로서 동작한다.
접속에 관해서 설명한다. 앰프(202)는, 비반전 입력 단자는 PN 접합 소자(203)의 캐소드와 저항(207)과 저항(209)에 접속되고, 반전 입력 단자는 저항(208)과 저항(206)의 접속점과 저항(210)에 접속되고, 출력은 저항(207)의 다른 한쪽과 저항(208)의 다른 한쪽과 출력 단자(251)에 접속된다. PN 접합 소자(203)의 애노드는 전원 단자(101)에 접속된다. PN 접합 소자(204)는, 캐소드는 저항(206)의 다른 한쪽에 접속되고, 애노드는 전원 단자(101)에 접속된다. PN 접합 소자(205)는, 캐소드는 저항(209)의 다른 한쪽과 저항(210)의 다른 한쪽과 NMOS 트랜지스터(222)의 드레인에 접속되고, 애노드는 전원 단자(101)에 접속된다. NMOS 트랜지스터(222)는, 게이트는 PMOS 트랜지스터(225)의 드레인에 접속되고, 소스는 저항(231)에 접속되고, 백 게이트는 소스에 접속된다. PMOS 트랜지스터(225)는, 게이트는 NMOS 트랜지스터(222)의 소스에 접속되고, 소스는 정전류 회로(241)에 접속되고, 백 게이트는 전원 단자(101)에 접속된다. 정전류 회로(241)의 다른 한쪽은 전원 단자(101)에 접속된다. PMOS 트랜지스터(226)는, 게이트는 저항(232)과 저항(233)의 접속점에 접속되고, 드레인은 NMOS 트랜지스터(224)의 게이트 및 드레인에 접속되고, 소스는 PMOS 트랜지스터(225)의 소스에 접속되고, 백 게이트는 전원 단자(101)에 접속된다. 저항(233)의 다른 한쪽은 전원 단자(101)에 접속되고, 저항(232)의 다른 한쪽은 출력 단자(251)에 접속된다. NMOS 트랜지스터(223)는, 게이트는 NMOS 트랜지스터(224)의 게이트에 접속되고, 드레인은 PMOS 트랜지스터(225)의 드레인에 접속되고, 소스는 Pch 공핍 트랜지스터(221)의 소스에 접속되고, 백 게이트는 소스에 접속된다. NMOS 트랜지스터(224)는, 소스는 NMOS 트랜지스터(223)의 소스에 접속되고, 백 게이트는 소스에 접속된다. Pch 공핍 트랜지스터(221)는, 게이트는 출력 단자(251)와 저항(231)의 다른 한쪽에 접속되고, 드레인은 그라운드 단자(100)에 접속되고, 백 게이트는 전원 단자(101)에 접속된다.
다음에, 본 실시형태의 기준 전압 회로의 동작에 대해서 설명한다. PN 접합 소자(203, 204)는 적당한 면적비(예를 들어 1 대 4 등)로 구성되고, 앰프(202)의 출력으로부터 출력 단자(251)에 전압(VBG)을 출력한다. 저항(232)과 저항(233)의 접속점을 노드(X), 저항(231)과 NMOS 트랜지스터(222)의 소스의 접속점을 노드(Y)라 한다. 전압 전류 변환 회로(261)는 출력 전압(VBG)을 저항 분할한 노드(X)의 전압과 노드(Y)의 전압이 같아지도록 NMOS 트랜지스터(222)를 제어한다.
전압(VBG)은 PN 접합 소자(203)의 캐소드의 전압에 저항(207)의 양단의 전압을 가산한 것이다. PN 접합 소자(203)의 캐소드의 전압은, 온도 상승에 대해 선형으로 증가하는 성분과 비선형으로 증가하는 성분을 갖는다. 한편, 저항(207)에 흐르는 전류는 온도 상승에 대해 선형으로 증가한다. 결과적으로 전압(VBG)의 온도 특성은 PN 접합 소자(203)의 캐소드 전압에 의한 비선형성을 갖는다. PN 접합 소자(205)는, 전압(VBG)을 온도에 의존하지 않는 전압으로 하기 위해서 추가된 PN 접합 소자이다. PN 접합 소자(205)에는 PN 접합 소자(203)와 상이한 온도 특성의 전류가 흐르고 있다. 이 경우, PN 접합 소자(205)의 캐소드 전압의 온도 특성의 비선형 성분은, PN 접합 소자(203)의 캐소드 전압의 비선형 성분과 상이한 계수를 갖는다. 그 때문에, PN 접합 소자(203)의 캐소드와 PN 접합 소자(205)의 캐소드에는 온도에 대해 비선형의 전위차가 생긴다. 그 전위차에 의한 전류는, 앰프(202)로부터 공급되어, 저항(207)과 저항(209)을 흐른다. 저항(207)을 비선형의 온도 특성의 전류가 흐름으로써, 저항(207)의 양단에는 비선형의 온도 특성의 전압이 생긴다. 이 비선형의 성분의 크기는, 저항(209)의 저항값의 변경에 따라 조절할 수 있다. 상기 조절에 의해, 저항(207)의 양단의 전압의 비선형의 온도 특성을, PN 접합 소자(203)의 캐소드 전압의 비선형의 온도 특성을 상쇄시키는 방향으로 생기게 함으로써, 전압(VBG)을 온도에 의존하지 않는 일정 전압으로 할 수 있다.
Pch 공핍 트랜지스터(221)는 소스 팔로워를 형성하고 있다. 게이트가 출력 단자에 접속되어 있기 때문에, Pch 공핍 트랜지스터(221)의 역치를 Vtpd라 하면 소스 전압은 VBG+｜Vtpd｜이 되어, 전압 전류 변환 회로(261)를 구동하는데 충분한 전압을 출력할 수 있다. 이 전압을 이용하여 전압 전류 변환 회로(261)는 구동되고, 전원에 의한 변동이나 전원 노이즈의 영향을 받지 않고 동작시키는 것이 가능해진다.
또한, PN 접합 소자는 다이오드나 바이폴러 트랜지스터를 포화 결선하여 이용해도 된다. 또 다른 구성으로 소스 팔로워를 형성해도 된다. 전류원(241)은 저항이어도 된다.
이상으로 설명한 바와 같이, 제2의 실시형태의 기준 전압 회로에 의하면, 앰프의 전원에 게이트를 출력 단자에 접속한 Pch 공핍 트랜지스터의 소스 팔로워를 이용함으로써, 전원 전압의 변동이나 노이즈의 영향을 저감하여 출력 전압의 PSRR을 향상시킬 수 있다.
100:그라운드 단자
101:전원 단자
151:출력 단자
103, 104, 105, 203, 204, 205:PN 접합 소자
102, 202, 321:앰프
141, 241:정전류 회로
161, 261:전압 전류 변환 회로

Claims (3)

  1. 복수의 PN 접합 소자의 순방향 전압의 차를 전압 전류 변환하여, 온도 의존이 적은 전압을 발생할 수 있는 기준 전압 회로에 있어서,
    상기 PN 접합 소자에 흐르게 하는 전류를 제어하는 전압 전류 변환 회로와,
    상기 전압 전류 변환 회로에 전력을 공급하는 소스 팔로워 회로를 구비하고,
    상기 소스 팔로워 회로는,
    게이트가 상기 기준 전압 회로의 출력 단자에 접속되고, 소스가 상기 전압 전류 변환 회로의 전원 단자에 접속되는 공핍형 MOS 트랜지스터로 구성되는 것을 특징으로 하는 기준 전압 회로.
  2. 청구항 1에 있어서,
    상기 전압 전류 변환 회로는, 앰프와 출력 트랜지스터를 구비하고,
    상기 출력 트랜지스터는, 백 게이트와 소스가 저항을 통해 상기 기준 전압 회로의 출력 단자에 접속되는 것을 특징으로 하는 기준 전압 회로.
  3. 삭제
KR1020130030763A 2012-03-22 2013-03-22 기준 전압 회로 KR101934598B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-065977 2012-03-22
JP2012065977A JP5946304B2 (ja) 2012-03-22 2012-03-22 基準電圧回路

Publications (2)

Publication Number Publication Date
KR20130108174A KR20130108174A (ko) 2013-10-02
KR101934598B1 true KR101934598B1 (ko) 2019-01-02

Family

ID=49193036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130030763A KR101934598B1 (ko) 2012-03-22 2013-03-22 기준 전압 회로

Country Status (5)

Country Link
US (1) US8829885B2 (ko)
JP (1) JP5946304B2 (ko)
KR (1) KR101934598B1 (ko)
CN (1) CN103324232B (ko)
TW (1) TWI554861B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9568928B2 (en) * 2013-09-24 2017-02-14 Semiconductor Components Indutries, Llc Compensated voltage reference generation circuit and method
TWI521326B (zh) * 2013-12-27 2016-02-11 慧榮科技股份有限公司 帶隙參考電壓產生電路
TWI559115B (zh) * 2014-12-05 2016-11-21 Nat Applied Res Laboratories Energy gap reference circuit
CN105867499B (zh) * 2016-04-22 2017-10-10 福州福大海矽微电子有限公司 一种实现基准电压源低压高精度的电路及方法
JP6797849B2 (ja) * 2018-01-26 2020-12-09 株式会社東芝 電圧電流変換回路
JP7297549B2 (ja) * 2019-06-21 2023-06-26 エイブリック株式会社 電圧電流変換回路、及び充放電制御装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6056571B2 (ja) 2013-03-13 2017-01-11 シンフォニアテクノロジー株式会社 リニアモータ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633165A (en) * 1984-08-15 1986-12-30 Precision Monolithics, Inc. Temperature compensated voltage reference
JPS6266708A (ja) * 1985-09-18 1987-03-26 Nec Corp 演算増幅器
JP4822431B2 (ja) * 2005-09-07 2011-11-24 ルネサスエレクトロニクス株式会社 基準電圧発生回路および半導体集積回路並びに半導体集積回路装置
US7994848B2 (en) * 2006-03-07 2011-08-09 Cypress Semiconductor Corporation Low power voltage reference circuit
JP4946572B2 (ja) * 2007-03-30 2012-06-06 株式会社日立製作所 半導体集積回路装置
US7598799B2 (en) * 2007-12-21 2009-10-06 Analog Devices, Inc. Bandgap voltage reference circuit
JP5315988B2 (ja) * 2008-12-26 2013-10-16 株式会社リコー Ｄｃ−ｄｃコンバータ及びそのｄｃ−ｄｃコンバータを備えた電源回路
US8106707B2 (en) 2009-05-29 2012-01-31 Broadcom Corporation Curvature compensated bandgap voltage reference
JP5558964B2 (ja) * 2009-09-30 2014-07-23 セイコーインスツル株式会社 ボルテージレギュレータ
US8536854B2 (en) * 2010-09-30 2013-09-17 Cirrus Logic, Inc. Supply invariant bandgap reference system
JP2011211444A (ja) * 2010-03-29 2011-10-20 Seiko Instruments Inc 内部電源電圧生成回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6056571B2 (ja) 2013-03-13 2017-01-11 シンフォニアテクノロジー株式会社 リニアモータ

Also Published As

Publication number Publication date
CN103324232B (zh) 2016-07-06
TW201401013A (zh) 2014-01-01
US8829885B2 (en) 2014-09-09
US20130249525A1 (en) 2013-09-26
TWI554861B (zh) 2016-10-21
JP5946304B2 (ja) 2016-07-06
KR20130108174A (ko) 2013-10-02
JP2013196621A (ja) 2013-09-30
CN103324232A (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
KR101934598B1 (ko) 기준 전압 회로
US9977111B2 (en) Reference voltage temperature coefficient calibration circuit and method
US8222955B2 (en) Compensated bandgap
US7944271B2 (en) Temperature and supply independent CMOS current source
CN100514249C (zh) 一种带隙基准源产生装置
US10671109B2 (en) Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation
KR101995697B1 (ko) 기준 전압 회로
US20170115677A1 (en) Low noise reference voltage generator and load regulator
KR20100080958A (ko) 기준 바이어스 발생 회로
US9582021B1 (en) Bandgap reference circuit with curvature compensation
KR101451468B1 (ko) 정전류 회로 및 기준 전압 회로
US6680643B2 (en) Bandgap type reference voltage source with low supply voltage
US9141124B1 (en) Bandgap reference circuit
KR102544302B1 (ko) 밴드갭 레퍼런스 회로
US20070200546A1 (en) Reference voltage generating circuit for generating low reference voltages
CN101291147A (zh) 模拟电平转换器
US10203715B2 (en) Bandgap reference circuit for providing a stable reference voltage at a lower voltage level
CN109960309B (zh) 电流生成电路
CN108549455A (zh) 一种具有宽输入范围的降压电路
US20110169551A1 (en) Temperature sensor and method
KR101946641B1 (ko) 기준 전압 회로
KR20120116708A (ko) 기준전류 발생기
JP2016057962A (ja) 基準電圧回路及び電源回路
JP6542103B2 (ja) 過熱検出回路、過熱保護回路、及び半導体装置
WO2021111994A1 (ja) 基準電圧生成回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant