JPS6266708A - 演算増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、差動段回路および駆動段回路より構成される
演算増幅器に関する。

〔概要〕 本発明は、差動段回路および駆動段回路より構成される
演算増幅器において、 差動段回路の出力端電圧および駆動段回路の電源Ｖｌ）
Ｄ接続端電圧を、電源Ｖ［ＩＤ電圧の変動にかかわらず
、はぼ一定に保つ電圧保持手段を設けることにより、 他の諸特性を変えることなく、大きな電源電圧変動除去
比を得るようにしたものである。

〔従来の技術〕

従来、差動段回路および駆動段回路より構成される演算
増幅器は、第４図に示すように、差動段回路は定電流源
ＩＩ　、ＮチャネルＭＯＳ　　）ランジスタからなるト
ランジスタＭ１、Ｍ２からなる入力トランジスタ対およ
びＰチャネルＭＯ５トランジスタからなる負荷用のトラ
ンジスタＭ３、Ｍ４により構成され、駆動段回路は定電
流源１２、ＰチャネルＭＯＳトランジスタからなる駆動
用のトランジスタＭ５により構成される。さらに、駆動
段回路入力および駆動段回路出力間に接続された位相補
償・零補償回路を有し第４図においては、容量Ｃおよび
抵抗Ｒの直列接続により形成される。

〔発明が解決しようとする問題点〕

上述した従来の２段構成による演算増幅器では、十分な
電源電圧変動除去比が得られない欠点がある。例えば、
演算増幅器のゼロクロス周波数をＩＭＨｚとすれば、第
４図に示す電１ｖｏｏに対しては、一般に１００ｋＨｚ
で１００ｄＢ以上の電源電圧変動除去比が得られるが、
電源ＶＤＤに対して得られる電源電圧変動除去比はせい
ぜい２０ｄＢ程度である。ところで通信用ＬＳＩにおい
ては、電源電圧変動除去比は１００ｋＨｚで、３０ｄＢ
程度は必要とされ、その改善が望まれている。

以上のように、第４図に示す回路で電源ＶＤＤに対して
所望の電源電圧変動除去比が得られないという欠点は、
以下に示す原因から生じている。まず、差動段回路にお
いては、流れる電流が定電流源１１により一定であるた
め、電源ＶＤＤの変動は、差動段回路出力端Ａに同相で
利得ＯｄＢ程度で伝わる。したがって駆動段回路におい
ては、上記結果により駆動用のトランジスタＭ５のゲー
ト・ソース間電圧はほぼ変化せず、出力の大きな変動は
生じないが、駆動段回路電流が定電流源Ｉ２により一定
のため、トランジスタＭ５のドレイン・ソース電圧もほ
ぼ一定となるように出力は変動する。さらに駆動段回路
入力から、位相補償容量Ｃを通じて、出力０ｔｌＴに変
動が伝わる。このように、電源ｖＤＤの変動は、出力Ｏ
ＵＴに同相で利得ＯｄＢ程度で伝わるため、入力換算で
与えられる電源電圧変動除去比は各周波数で、せいぜい
演算増幅器の開ループ利得程度である。

所望の電源電圧除去比を得るために演算増幅器の対入力
利得を大きくする、すなわち、ゼロクロス周波数を大き
くすることが考えられるが、消費電力の増加等の欠点が
生じる。

本発明の目的は、上記の欠点を除去することにより、他
の諸特性を変えることなく、大きな電源電圧変動除去比
を得ることのできる演算増幅器を提供することにある。

Ｃ問題点を解決するための手段〕 本発明の演算増幅器は、入力電極が共通接続され定電流
源を介して第１電源（ＶＳＳ）に接続され制御電極がそ
れぞれ反転入力端子および非反転入力端子に接続された
一導電型の第１、第２トランジスタ（ＭＬ　Ｍ２）と、
出力電極および制御電極がこの第１トランジスタの出力
電極に接続され入力電極が第２電源（ＶＤＤ）に接続さ
れた逆導電型の第３トランジスタ（Ｍ３）と、出力電極
が上記−第２トランジスタの出力電極に接続され制御電
極が上記第３トランジスタの制御電極に接続され入力電
極が上記第２電源に接続された逆導電型の第４トランジ
スタ（Ｍ４）とを含む差動段回路と、出力電極が出力端
子および定電流源を介して上記第１電源に接続され入力
電極が上記第２電源に接続された逆導電型の第５トラン
ジスタ（Ｍ５）を含む駆動段回路と、この駆動段回路の
入力と出力間に接続された位相補償・零補償回路（１１
）とを備えた演算増幅回路において、 上記差動段回路の出力端電圧および上記駆動段回路の第
２電源接続端電圧を、上記第２電源電圧を変動にかかわ
らずほぼ一定に保つ電圧保持手段を含むことを特徴とす
る。

また本発明の演算増幅器は、電圧保持手段は、入力電極
が第３、第４トランジスタの入力電極に共通接続され制
御電極が第１定電圧源（ＶＢ１）に接続され出力電極が
第２電源に接続された一導電型の第６トランジスタ（Ｍ
ＡＩ、ＭＡｌａ）と、入力電極が第５トランジスタの人
力電極に接続され制御電極が第２定電圧源（ＶＢ２）に
接続され出力電極が上記第２電源に接続された一導電型
の第７トランジスタ（ＭＡ２、ＭＡ２ａ）とを含むこと
が好ましい。

さらに、本発明の演算増幅器は、電圧保持手段は、入力
電極が第１トランジスタの出力電極に接続され制御電極
が第３定電圧源（ＶＢ３）に接続され出力電極が第３ト
ランジスタの出力電極に接続された一導電型の第８トラ
ンジスタ（ＭＢ１）と、入力電極が第２トランジスタの
出力電極に接続され接続電極が上記第３定電圧源に接続
され出力電極が第４トランジスタの出力電極に接続され
た第９トランジスタ（ＭＢ２）とを含むことが好ましい
。

さらにまた、本発明の演算増幅器は、電圧保持手段は、
第６トランジスタの入力電極と第７トランジスタの入力
電極とを接続する接続線を含むことが好ましい。

〔作用〕

本発明は、電圧保持手段により、差動段回路の出力端電
圧および駆動段回路の電源ＶＤＤ接続端電圧が、電源Ｖ
ＤＤの変動にかかわらずほぼ一定に保持することができ
る。従って電源ＶＤＤの変動は、従来のように、差動段
回路の出力および演算増幅回路の出力に伝わることがな
い。これにより大きな電源電圧変動除去比が得られると
ともに他の緒特性を変えることもない。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第一実施例を示す回路図である。本実
施例は、ソースが共通接続され定電流源１１を介して第
１電源としての電源ＶＳＳに接続されゲートがそれぞれ
反転入力端子ＩＮ−および非反転入力端子ＩＮ”に接続
された第１、第２トランジスタとしてのＮチャネルＭＯ
ＳチャネルからなるトランジスタＭ１、Ｍ２と、ドレイ
ンおよびゲーとがこのトランジスタＭ１のドレインに接
続されソースが第２電源として電源ＶＤＤに接続された
第３トランジスタとしてのＰチャネルＭＯＳ　　）ラン
ジスタからなるトランジスタＭ３と、ドレインがトラン
ジスタＭ２のドレインに接続されゲートがトランジスタ
旧のゲートに接続されソースが第２電源ＶＤＤに接続さ
れた第４トランジスタとしてのＰチャネルＭＯＳ　　）
ランジスタからなるトランジスタＭ４とを含む差動増幅
回路と、ドレインが出力端子ＯＵＴおよび定電流源Ｉ２
を介して電源ＶＳＳに接続されソースが電源ＶＤＤに接
続されゲートがトランジスタＭ２のドレインに接続され
た第５トランジスタとしてのＰチャネルＭｏＳトランジ
スタからなるトランジスタＭ５を含む駆動段回路と、こ
の駆動段回路の入力と出力間に接続された位相補償・零
補償回路１１とを備えた演算増幅回路において、上記差
動段回路の出力端電圧および上記駆動段回路の電源ＶＤ
Ｄ接続端電圧を、電源電圧の変動にかかわらずほぼ一定
に保つ電圧保持手段として、ソースがトランジスタＭ３
、ｌ’１４のソースに共通接続されゲートが定電圧源、
ＶＢｌにドレインが電源ＶＤＤに接続された第６トラン
ジスタとしてのＮチャネルＭｏＳトランジスタからなる
トランジスタＭＡＩと、ソースがトランジスタＭ５のソ
ースにゲートが定電圧源ＶＢ２に接続されドレインが電
源ＶＤＤに接続され、た第７トランジスタとしてのＮチ
ャネルＭＯＳ　　）ランジスタからなるトランジスタＭ
Ａ２とを含むことから構成される。

本発明の特徴は、第１図において、トランジスタＭＡＬ
　、ｌ’ｌＡ２を設けたことにある。

なお、本実施例の動作については後で第三実施例と併せ
説明する。

第２図は本発明の第二実施例を示す回路図である。本実
施例は第１図に示した第一実施例の回路において、電圧
保持手段としてさらに、ソースがトランジスタＭ１のド
レインに接続されゲートが定電圧源ＶＢ３に接続されド
レインがトランジスタＭ３のドレインに接続された第８
トランジスタとしてのＮチャネルＭＯＳトランジスタか
らなるトランジスタＭＨＩと、ソースがトランジスタＭ
２のドレインに接続されゲートが定電圧源ＶＢ３に接続
されドレインがトランジスタ間のドレインに接続された
第９トランジスタとしてＮチャネルＭＯＳトランジスタ
からなるトランジスタＭＢ２とを付加したことで構成さ
れる。なお、本実施例の動作についても次の第三実施例
と併せ説明する。

第３図は本発明の第三実施例を示す回路図で、上記第二
実施例において、定電流源１１，１２、定電圧源ＶＢＩ
−ＶＢ３および位相補償・零補償回路１１を含め具体的
な回路例を示したものである。第３図において、ドレイ
ンが電源ＶＤＤにゲートとソースが共通接続されたディ
フッッションＮ型ＭＯＳトランジスタからなるトランジ
スタ間と、このトランジスタ間のソースにドレインおよ
びゲートが共通接続されソースが電源ｖｓｓに接続され
たＮチャネルＭＯＳトランジスタからなるトランジスタ
Ｍ７と、ドレインがトランジスタＭ１、Ｍ２のソース共
通接続点に接続されソースが電源ｖＳＳに接続されたＮ
チャネルＭＯＳ　）ランジスタからなるトランジスタＭ
８と、ドレインがトランジスタＭ５のドレインに接続さ
れゲートがトランジスタＭ６のソースに接続されソース
が電源ｖＳＳに接続れＮチャネルＭＯＳ　　トランジス
タからなるトランジスタＭ９とは定電流回路を構成する
。そして、トランジスタＭ７、Ｍ８、Ｍ９のＷ／Ｌ　（
ゲート幅／ゲート長）の大きさの比により、差動段回路
および駆動段回路へ流れる電流が決定される。また、ド
レインが電源ＶＤＤに接続されゲートがそれぞれトラン
ジスタＭＡ１ａ、　ＭＡ２ａ。

ＭＤＩ　、ＭＢ２のゲートに接続されたディプレッショ
ンＮ型ＭＯＳ　　）ランジスタからなるトランジスタＭ
１０と、ドレインがトランジスタＭＩＯのソースに接続
されゲートがトランジスタＭＩＯのゲートに接続されソ
ースが接地されたＮチャネルＭＯＳ　　）ランジスタか
らなるトランジスタＭｌｌは定電圧源回路（第２図に示
す定電圧源ＶＢＩ　、ＶＢ２　、ＶＢ３を一つにしたも
の。）を構成し、トランジスタＭ１、Ｍ２、ＭＡｌａ、
ＭＡ２ａのゲートを一定電圧（ここではトランジスタＭ
ｌｌがオンし実質的に接地電位となる。）に固定する。

さらに、ドレインが容量Ｃを介してトランジスタＭ５の
ドレインに接続されゲートが接地されソースがトランジ
スタＭ５のゲートに接続されたＰチャネルＭＱＳ　　）
ランジスタからなるトランジスタＭ１２は、ミラー容量
としてのトランジスタＭＢＩ、ＭＢ２と容量Ｃとにより
、位相補償・零補償回路を構成する。また本実施例にお
いては、第１図、第２図のトランジスタＭＡＬ　、ＭＡ
２として、ディプレッションＮチャネルＭＯ５ｌ−ラン
ジスタからなるトランジスタＭＡ１ａ、　ＭＡ２ａが用
いられる。

次に本実施例の動作について説明する。トランジスタＭ
！、Ｍ２は入力トランジスタであり、その負荷はトラン
ジスタＭ３、旧となる。ゲート接地されたトランジスタ
ＭＡ１ａにより、点Ｘは、一定電圧に固定される。トラ
ンジスタＭ５は、駆動トランジスタであり、ゲート接地
されたトランジスタＭＡ２ａにより点Ｙは、一定電圧に
固定される。

本実施例において、電源ＶＤＤに対する電源電圧変動除
去比を考えると、差動段回路については、電流が一定で
あり、トランジスタＭＡ１ａのゲートが固定電圧端子に
接続されているため、そのソース点Ｘは電ａａｖｏｏが
変動してもほぼ一定電圧に保たれる。従って差動段回路
の出力点Ａ′の電圧をほぼ一定となる。さらに駆動段回
路についても、電流が一定であり、トランジスタＭＡ２
ａのゲートが固定電圧端子に接続されているため、その
ソース点Ｙも電源ＶＤＤの変動に対してほぼ一定、とな
る。従って出力電圧は電源ＶＤＤの変動の影響をほとん
ど受けないことになる。

本実施例においては、電源ＶＳＳに対する電源電圧変動
除去比はゼロクロス周波数が１１１８２の場合、１００
ｋＨｚで１００ｄＢ以上であり、電源ＶＤＤに対する電
源電圧変動除去比は１００ｋＨｚで６０ｄＢ以上得るこ
とができる。さらに。演算増幅器の他の緒特性について
は、従来の回路とほぼ同様の特性を示す。例えば、周波
数特性について考えて見ると、ゲート接地されたトラン
ジスタＭＡ１ａを設けることによっても、差動段回路出
力インピーダンスの変化は見られず、もちろん差動第回
路入力トランジスタＭ１、Ｍ２の相互コンダクタンスも
変化しないので、特性の変化は現われない。また駆動段
回路についても同様である。さらに、入出力電圧範囲に
ついて考えてみると、電源ＶＳＳ側に対する振幅範囲が
変化しないことは明らかであり、電源ＶＤＤ側に対する
振幅範囲については、ゲート接地されたトランジスタＭ
Ａ１ａ、　ＭＡ２ａがディプレフジョン型トランジスタ
であるので、振幅範囲はせいぜい０．５ｖ程度小さくな
るにとどまり、用いるトランジスタの大きさもそれ程大
きくする必要はない。例えば駆動段電流を８０ｐＡ、）
ランジスタＭ５の大きさをＷ／Ｌ＝２０としたとき、ト
ランジスタＭＡ２ａのしきい値電圧を−１，５ｖ程度と
して大きさをＷ／Ｌ＝５にすれば、電源ＶＤＤの電圧が
５■のとき、最大出力振幅は４ｖ程度となる。

なお、これまでの説明から明らかなように、点Ｘと点Ｙ
の電位はほぼ同電位となるので、この画点を接続するこ
とによりより確実な動作が得られる。

さらに、上述の説明においてはトランジスタとしてＭＯ
Ｓ　　トランジスタを用いたけれども、これは他の電界
効果トランジスタを用いても同様である。

おなさらに、入力雪掻をエミッタ、出力電橋をコレクタ
、制御電極をベースとすることにより、バイポーラトラ
ンジスタにも適用できる。

〔発明の効果〕

以上説明したように本発明は、差動段回路の出力端電圧
および駆動段回路の電源接続端電圧を電源電圧の変動に
かかわらず一定に保つ電圧保持手段を有しているので、
他の緒特性を変えることなく、より大きな電源電圧変動
除去比が得られる効果がある。

【図面の簡単な説明】

第１図は本発明の第一実施例を示す回路図。 第２図は本発明の第二実施例を示す回路図。 第３図は本発明の第三実施例を示す回路図。 第４図は従来例を示す回路図。 １１・・・位相補償・零補償回路、Ａ、Ａ’・・・差動
段回路出力端、Ｃ・・・容量、１１、Ｉ２・・・定電流
源、ＩＮ−・・・反転入力端子、ＩＮ”・・・非反転入
力端子、旧、ｈ２、門７、Ｍ８、Ｍ９、Ｍｌｌ　、ＭＡ
Ｌ　、ＭＡ２　、門Ｂ１、ＭＢ２・・・トランジスタ（
Ｎチャネル型ＭＯＳ）　、Ｍ３、Ｍ４、Ｍ５、Ｍ１２・
・・トランジスタ（Ｐチャネル型ＭＯ３）、Ｍ６、ＭＩ
Ｏ、ＭＡｌａ、　ＭＡ２ａ−）ランジスタ（ディプレッ
ションＮチャネル型ＭＯＳ）、ＯＵＴ・・・出力、ＶＢ
Ｉ、ＶＢ２　、ＶＢ３−・・定電圧源、ＶＤＤ　、　Ｖ
ＳＳ−・・電源、Ｘ１Ｙ・・・点。

Claims (4)

【特許請求の範囲】
1. （１）入力電極が共通接続され定電流源を介して第１電
   源（ＶＳＳ）に接続され制御電極がそれぞれ反転入力端
   子および非反転入力端子に接続された一導電型の第１、
   第２トランジスタ（Ｍ１、Ｍ２）と、出力電極および制
   御電極がこの第１トランジスタの出力電極に接続され入
   力電極が第２電源（ＶＤＤ）に接続された逆導電型の第
   ３トランジスタ（Ｍ３）と、出力電極が上記第２トラン
   ジスタの出力電極に接続され制御電極が上記第３トラン
   ジスタの制御電極に接続され入力電極が上記第２電源に
   接続された逆導電型の第４トランジスタ（Ｍ４）とを含
   む差動段回路と、 出力電極が出力端子および定電流源を介して上記第１電
   源に接続され入力電極が上記第２電源に接続され制御電
   極が上記第２トランジスタの出力電極に接続された逆導
   電型の第５トランジスタ（Ｍ５）を含む駆動段回路と、 この駆動段回路の入力と出力間に接続された位相補償・
   零補償回路（１１）と を備えた演算増幅回路において、 上記差動段回路の出力端電圧および上記駆動段回路の第
   ２電源接続端電圧を、上記第２電源電圧の変動にかかわ
   らずほぼ一定に保つ電圧保持手段を 含むことを特徴とする演算増幅器。
2. （２）電圧保持手段は、入力電極が第３、第４トランジ
   スタの入力電極に共通接続され制御電極が第１定電圧源
   （ＶＢ１）に接続され出力電極が第２電源に接続された
   一導電型の第６トランジスタ（ＭＡ１、ＭＡ１ａ）と、
   入力電極が第５トランジスタの入力電極に接続され制御
   電極が第２定電圧源（ＶＢ２）に接続され出力電極が上
   記第２電源に接続された一導電型の第７トランジスタ（
   ＭＡ２、ＭＡ２ａ）とを含む特許請求の範囲第（１）項
   に記載の演算増幅器。
3. （３）電圧保持手段は、入力電極が第１トランジスタの
   出力電極に接続され制御電極が第３定電圧源（ＶＢ３）
   に接続され出力電極が第３トランジスタの出力電極に接
   続された一導電型の第８トランジスタ（ＭＢ１）と、入
   力電極が第２トランジスタの出力電極に接続され接続電
   極が上記第３定電圧源に接続され出力電極が第４トラン
   ジスタの出力電極に接続された第９トランジスタ（ＭＢ
   ２）と を含む特許請求の範囲第（２）項に記載の演算増幅器。
4. （４）電圧保持手段は、第６トランジスタの入力電極と
   第７トランジスタの入力電極とを接続する接続線を含む
   特許請求の範囲第（２）項あるいは第（３）項に記載の
   演算増幅器。