JPH0728540A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH0728540A JPH0728540A JP5197809A JP19780993A JPH0728540A JP H0728540 A JPH0728540 A JP H0728540A JP 5197809 A JP5197809 A JP 5197809A JP 19780993 A JP19780993 A JP 19780993A JP H0728540 A JPH0728540 A JP H0728540A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- zener diode
- reference voltage
- transistor element
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 入力電源電圧が変動しても安定な出力電圧を
得る。 【構成】 抵抗7、PNPトランジスタ8、ツェナーダ
イオード9が、電源電圧Vcとアースとの間にこの順に
直列接続され、ツェナーダイオード9の電圧を出力電圧
Voとするとき、トランジスタ8のベースバイアスとし
て、ツェナーダイオード3、FET5、抵抗6の直列回
路の電圧を用いる。FET5のゲートバイアスを出力電
圧Voとすることで、ツェナーダイオード3のツェナー
電圧を一定とし、結果としてツェナーダイオード9の電
流を一定に保つ。
得る。 【構成】 抵抗7、PNPトランジスタ8、ツェナーダ
イオード9が、電源電圧Vcとアースとの間にこの順に
直列接続され、ツェナーダイオード9の電圧を出力電圧
Voとするとき、トランジスタ8のベースバイアスとし
て、ツェナーダイオード3、FET5、抵抗6の直列回
路の電圧を用いる。FET5のゲートバイアスを出力電
圧Voとすることで、ツェナーダイオード3のツェナー
電圧を一定とし、結果としてツェナーダイオード9の電
流を一定に保つ。
Description
【0001】
【産業上の利用分野】本発明は基準電圧発生回路に関
し、特にツェナーダイオード素子及びバイポーラトラン
ジスタ素子を使用して一定の基準電圧を生成する基準電
圧発生回路に関するものである。
し、特にツェナーダイオード素子及びバイポーラトラン
ジスタ素子を使用して一定の基準電圧を生成する基準電
圧発生回路に関するものである。
【0002】
【従来の技術】従来のこの種の基準電圧発生回路の例
は、白井義男著の「トランジスタ回路活用のポイント」
(日本放送出版協会発行)のP.198の図8−8
(b)に開示されたものがある。当該基準電圧発生回路
の回路図を図2に引用して示す。
は、白井義男著の「トランジスタ回路活用のポイント」
(日本放送出版協会発行)のP.198の図8−8
(b)に開示されたものがある。当該基準電圧発生回路
の回路図を図2に引用して示す。
【0003】図2において、電源電圧Vcと基準電位
(アース)との間には、抵抗7、PNPトランジスタ
8、ツェナーダイオード9がこの順に直列接続されてい
る。このトランジスタ8のベースバイアスとして、ツェ
ナーダイオード3によるツェナー電圧が用いられてお
り、そのために、電源電圧Vcとアースとの間に、ツェ
ナーダイオード3と抵抗6とがこの順に直列接続されて
いる。
(アース)との間には、抵抗7、PNPトランジスタ
8、ツェナーダイオード9がこの順に直列接続されてい
る。このトランジスタ8のベースバイアスとして、ツェ
ナーダイオード3によるツェナー電圧が用いられてお
り、そのために、電源電圧Vcとアースとの間に、ツェ
ナーダイオード3と抵抗6とがこの順に直列接続されて
いる。
【0004】そして、PNPトランジスタ8とツェナー
ダイオード9との直列接続点の電圧が基準電圧Voとし
て導出され、図示せぬ負荷へ定電圧を供給するようにな
っている。
ダイオード9との直列接続点の電圧が基準電圧Voとし
て導出され、図示せぬ負荷へ定電圧を供給するようにな
っている。
【0005】この様な回路において、基準電圧Voを一
定に保つには、ツェナーダイオード9に流れる電流を一
定に保つ必要がある。この電流I9は、ツェナーダイオ
ード3のツェナー電圧をV3、抵抗7の抵抗値をR7と
すると、 I9=(V3−VBE)/R7………(1) となる。
定に保つには、ツェナーダイオード9に流れる電流を一
定に保つ必要がある。この電流I9は、ツェナーダイオ
ード3のツェナー電圧をV3、抵抗7の抵抗値をR7と
すると、 I9=(V3−VBE)/R7………(1) となる。
【0006】尚、(1)式において、VBEはPNPトラ
ンジスタ8のベースエミッタ間電圧を表わしている。
ンジスタ8のベースエミッタ間電圧を表わしている。
【0007】
【発明が解決しようとする課題】この様な基準電圧発生
回路においては、入力電源電圧Vcが変化すると、基準
電圧発生用のツェナーダイオード9に流れる電流が変化
し、出力の基準電圧Voが変化するという欠点がある。
回路においては、入力電源電圧Vcが変化すると、基準
電圧発生用のツェナーダイオード9に流れる電流が変化
し、出力の基準電圧Voが変化するという欠点がある。
【0008】すなわち、一般にツェナーダイオードはそ
の電流が変化すると、ツェナー電圧が変化するために、
ツェナーダイオード3への供給電圧が変化すると、その
電流が変わって(1)式のV3も変動することになる。
よって、I9も変化して、結果的にツェナーダイオード
9のツェナー電圧が変化し、出力電圧Voが変動するの
である。
の電流が変化すると、ツェナー電圧が変化するために、
ツェナーダイオード3への供給電圧が変化すると、その
電流が変わって(1)式のV3も変動することになる。
よって、I9も変化して、結果的にツェナーダイオード
9のツェナー電圧が変化し、出力電圧Voが変動するの
である。
【0009】また、(1)式から判る様に、I9はVBE
の関数でもあるために温度特性も悪くなるという欠点も
ある。
の関数でもあるために温度特性も悪くなるという欠点も
ある。
【0010】本発明の目的は、回路電源電圧が変動して
もツェナーダイオードによる出力基準電圧は変化せず安
定な出力を得ることが可能な基準電圧発生回路を提供す
ることである。
もツェナーダイオードによる出力基準電圧は変化せず安
定な出力を得ることが可能な基準電圧発生回路を提供す
ることである。
【0011】本発明の他の目的は、温度特性の良好な基
準電圧発生回路を提供することである。
準電圧発生回路を提供することである。
【0012】
【課題を解決するための手段】本発明によれば、電源電
圧と基準電位との間において抵抗素子、バイポーラトラ
ンジスタ素子及び第1のツェナーダイオード素子がこの
順に直列接続され、前記トランジスタ素子のベースに対
して基準バイアスを発生するバイアス発生手段を含み、
前記トランジスタ素子と前記第1のツェナーダイオード
素子との直列接続点の電圧を出力基準電圧として導出す
るようにした基準電圧発生回路であって、前記バイアス
発生手段は、前記電源電圧と前記基準電位との間におい
て第2のツェナーダイオード素子、電界効果トランジス
タ素子及び抵抗素子がこの順に直列接続され、前記電界
効果トランジスタ素子のドレイン出力を前記バイポーラ
トランジスタ素子のベースバイアスとする直列接続回路
からなり、前記電界効果トランジスタ素子のゲートバイ
アスが前記出力基準電圧とされていることを特徴とする
基準電圧発生回路が得られる。
圧と基準電位との間において抵抗素子、バイポーラトラ
ンジスタ素子及び第1のツェナーダイオード素子がこの
順に直列接続され、前記トランジスタ素子のベースに対
して基準バイアスを発生するバイアス発生手段を含み、
前記トランジスタ素子と前記第1のツェナーダイオード
素子との直列接続点の電圧を出力基準電圧として導出す
るようにした基準電圧発生回路であって、前記バイアス
発生手段は、前記電源電圧と前記基準電位との間におい
て第2のツェナーダイオード素子、電界効果トランジス
タ素子及び抵抗素子がこの順に直列接続され、前記電界
効果トランジスタ素子のドレイン出力を前記バイポーラ
トランジスタ素子のベースバイアスとする直列接続回路
からなり、前記電界効果トランジスタ素子のゲートバイ
アスが前記出力基準電圧とされていることを特徴とする
基準電圧発生回路が得られる。
【0013】
【実施例】以下、本発明の実施例について図面を用いて
説明する。
説明する。
【0014】図1は本発明の実施例の回路図あり、図2
と同等部分は同一符号により示している。本実施例にお
いては、ツェナーダイオード3の動作電流を供給するた
めの回路を、図2の抵抗6の代わりに、FET5及び抵
抗6の直列接続回路としたものである。
と同等部分は同一符号により示している。本実施例にお
いては、ツェナーダイオード3の動作電流を供給するた
めの回路を、図2の抵抗6の代わりに、FET5及び抵
抗6の直列接続回路としたものである。
【0015】すなわち、電源電圧Vcとアースとの間
に、ツェナーダイオード3、FET5及び抵抗6をこの
順に直列接続している。そして、FET5のゲートには
出力電圧Voが供給されている。尚、ツェナーダイオー
ド3とFEET5との間のダイオード4は、PNPトラ
ンジスタ8の温度補償用として機能するものである。
に、ツェナーダイオード3、FET5及び抵抗6をこの
順に直列接続している。そして、FET5のゲートには
出力電圧Voが供給されている。尚、ツェナーダイオー
ド3とFEET5との間のダイオード4は、PNPトラ
ンジスタ8の温度補償用として機能するものである。
【0016】他の構成は図2と同一であり、その説明は
省略する。
省略する。
【0017】かかる構成において、ツェナーダイオード
3に流れる電流I3は、FET5のゲート電圧と抵抗6
とで決定され、FET5のゲートソース間電圧をVgs、
抵抗6の値をR6とすると、 I3=(V3+Vgs)/R6………(2) となる。
3に流れる電流I3は、FET5のゲート電圧と抵抗6
とで決定され、FET5のゲートソース間電圧をVgs、
抵抗6の値をR6とすると、 I3=(V3+Vgs)/R6………(2) となる。
【0018】そして、ツェナーダイオード9に流れる電
流I9は、 I9=V3/R7………(3) となり、V3及びR7の値により定まる。このV3はI
3により変動するが、本実施例では、このI3は電源電
圧に依存せず、(2)式の如く、VgsとR6とに依存し
ている。
流I9は、 I9=V3/R7………(3) となり、V3及びR7の値により定まる。このV3はI
3により変動するが、本実施例では、このI3は電源電
圧に依存せず、(2)式の如く、VgsとR6とに依存し
ている。
【0019】ここでFET5ののVgsは出力電圧Vo を
用いているために一定であるために、ツェナーダイオー
ド3の電流I3は電源電圧Vc の変動に対しては一定と
考えることができる。よって、ツェナーダイオード3の
電圧V3も一定となり、従ってツェナーダイオード9に
流れる電流I9は一定となって安定な出力が得られるこ
とになる。
用いているために一定であるために、ツェナーダイオー
ド3の電流I3は電源電圧Vc の変動に対しては一定と
考えることができる。よって、ツェナーダイオード3の
電圧V3も一定となり、従ってツェナーダイオード9に
流れる電流I9は一定となって安定な出力が得られるこ
とになる。
【0020】PNPトランジスタ8のVBEの温度補償
は、ダイオード4により行うことができ、このダイオー
ド4はトランジスタ8と同特性のものが用いられる。
は、ダイオード4により行うことができ、このダイオー
ド4はトランジスタ8と同特性のものが用いられる。
【0021】尚、FET5としては絶縁ゲート型FET
であっても、接合型FETであってもよいものである。
であっても、接合型FETであってもよいものである。
【0022】
【発明の効果】以上述べた様に、本発明によれば、入力
電源電圧が変化した場合にも安定した出力電圧が得られ
るという効果がある。
電源電圧が変化した場合にも安定した出力電圧が得られ
るという効果がある。
【図1】本発明の実施例の回路図である。
【図2】従来の基準電圧発生回路の回路図である。
3,9 ツェナーダイオード 4 ダイオード 5 FET 6,7 抵抗 8 PNPトランジスタ
Claims (2)
- 【請求項1】 電源電圧と基準電位との間において抵抗
素子、バイポーラトランジスタ素子及び第1のツェナー
ダイオード素子がこの順に直列接続され、前記トランジ
スタ素子のベースに対して基準バイアスを発生するバイ
アス発生手段を含み、前記トランジスタ素子と前記第1
のツェナーダイオード素子との直列接続点の電圧を出力
基準電圧として導出するようにした基準電圧発生回路で
あって、前記バイアス発生手段は、前記電源電圧と前記
基準電位との間において第2のツェナーダイオード素
子、電界効果トランジスタ素子及び抵抗素子がこの順に
直列接続され、前記電界効果トランジスタ素子のドレイ
ン出力を前記バイポーラトランジスタ素子のベースバイ
アスとする直列接続回路からなり、前記電界効果トラン
ジスタ素子のゲートバイアスが前記出力基準電圧とされ
ていることを特徴とする基準電圧発生回路。 - 【請求項2】 前記バアイス発生手段は、前記第2のツ
ェナーダイオード素子と前記電界効果トランジスタ素子
との間に前記バイポーラトランジスタ素子の温度補償用
素子を有することを特徴とする請求項1記載の基準電圧
発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5197809A JPH0728540A (ja) | 1993-07-14 | 1993-07-14 | 基準電圧発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5197809A JPH0728540A (ja) | 1993-07-14 | 1993-07-14 | 基準電圧発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0728540A true JPH0728540A (ja) | 1995-01-31 |
Family
ID=16380712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5197809A Pending JPH0728540A (ja) | 1993-07-14 | 1993-07-14 | 基準電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0728540A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009048319A (ja) * | 2007-08-16 | 2009-03-05 | Seiko Instruments Inc | 基準電圧回路 |
JP2013207841A (ja) * | 2012-03-27 | 2013-10-07 | Canon Inc | 電源装置及び表示装置 |
-
1993
- 1993-07-14 JP JP5197809A patent/JPH0728540A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009048319A (ja) * | 2007-08-16 | 2009-03-05 | Seiko Instruments Inc | 基準電圧回路 |
JP2013207841A (ja) * | 2012-03-27 | 2013-10-07 | Canon Inc | 電源装置及び表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0169316B1 (ko) | 기준 발생기 | |
US5568045A (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
JPH11506860A (ja) | 直流電流生成用回路配置 | |
KR930018345A (ko) | 정전압 발생회로 | |
US7113041B2 (en) | Operational amplifier | |
US6191646B1 (en) | Temperature compensated high precision current source | |
US5488329A (en) | Stabilized voltage generator circuit of the band-gap type | |
JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
US5675243A (en) | Voltage source device for low-voltage operation | |
KR900013520A (ko) | BiCMOS기준 회로망 및 기준 전압 발생 방법 | |
US4958122A (en) | Current source regulator | |
US5883507A (en) | Low power temperature compensated, current source and associated method | |
KR950034156A (ko) | 온도 검출 회로 | |
US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
JPH0728540A (ja) | 基準電圧発生回路 | |
US10826491B1 (en) | Control circuit for load switch | |
JP3347896B2 (ja) | 定電圧源回路 | |
CN112306129B (zh) | 参考电压产生电路 | |
JP2809927B2 (ja) | 定電流源回路 | |
KR0150196B1 (ko) | BiCMOS 기준 전압 발생기 | |
US6737848B2 (en) | Reference voltage source | |
US6771054B2 (en) | Current generator for low power voltage | |
US4117391A (en) | Current stabilizing circuit | |
US4230980A (en) | Bias circuit |