CN114172506B - 一种驱动器输出摆幅、共模电压控制电路及控制方法 - Google Patents
一种驱动器输出摆幅、共模电压控制电路及控制方法 Download PDFInfo
- Publication number
- CN114172506B CN114172506B CN202111449288.7A CN202111449288A CN114172506B CN 114172506 B CN114172506 B CN 114172506B CN 202111449288 A CN202111449288 A CN 202111449288A CN 114172506 B CN114172506 B CN 114172506B
- Authority
- CN
- China
- Prior art keywords
- output
- common
- circuit
- mode voltage
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 101150052142 CML1 gene Proteins 0.000 claims description 54
- 101100186490 Homo sapiens NAT8 gene Proteins 0.000 claims description 54
- 102100032394 N-acetyltransferase 8 Human genes 0.000 claims description 54
- 101100496428 Rattus norvegicus Cml6 gene Proteins 0.000 claims description 54
- 230000001105 regulatory effect Effects 0.000 claims description 8
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 238000013461 design Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- 238000003491 array Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供了一种驱动器输出摆幅、共模电压控制电路及控制方法,包括输出共模电压控制电路、输出电压摆幅控制电路及驱动器电路;输出共模电压控制电路对驱动器的输出共模电压进行控制;输出电压摆幅控制电路对驱动器的输出电压摆幅进行控制;驱动器电路根据输出共模电压控制信号、输出电压摆幅控制信号对输出共模电压和输出电压摆幅进行调整。本发明避免了传统驱动器结构存在的输出共模电压和输出电压摆幅存在耦合关系的问题,使驱动器的输出共模电压和输出电压摆幅可以被控制并调整;在输出摆幅一定的情况下共模电压可以被调整以提升电路的性能,在输出共模电压一定的情况下输出摆幅可以被调整以更好的配合去加重功能使用、改善输出信号的质量。
Description
技术领域
本发明属于高速串行接口领域,尤其涉及一种可实现控制、调整驱动器输出共模电压与输出电压摆幅并优化电路性能、提升输出信号质量的驱动器输出摆幅、共模电压控制电路及控制方法。
背景技术
近些年来,集成电路行业的快速发展和信息技术的日益进步使得人们对数据处理的需求越来越大,作为信息载体的电子器件工作的速度也越来越快。芯片的主频已经达到几GHz甚至十几GHz,但芯片之间数据的传输速率却要低很多,所以片间数据传输速率成为制约芯片性能的主要因素。高速串行传输技术(SerDes)能够减少所需的信道和器件管脚数目,降低通信成本,提升信号传输速度。因此提高高速串行接口的信号传输质量至关重要,而驱动器相关技术是数据传输接口的主要技术。在输出摆幅和共模电压均固定的驱动器控制技术中,在电源电压、温度等条件变化时,输出信号质量很容易受到影响;在输出摆幅和共模电压同时调整的驱动器控制技术中,在所需输出摆幅固定的情况下,输出共模电压无法独立调整,无法使电路工作在最佳状态下;在输出摆幅和共模电压同时调整的驱动器控制技术中,在所需输出共模电压固定的情况下,输出电压摆幅无法独立调整,在开启去加重功能时,虽然补偿了信道的高频损耗,但是驱动器输出信号眼图的眼高会变低,影响信号传输的质量;在采用纯模拟电路调整输出摆幅和共模电压的驱动器控制技术中,电路鲁棒差、可复用性差。
发明内容
本发明的目的在于:提供一种驱动器输出摆幅、共模电压控制电路及控制方法,解决传统驱动器结构存在的输出共模电压和输出电压摆幅存在耦合关系的问题,使驱动器的输出共模电压和输出电压摆幅可以被控制并调整,在输出摆幅一定的情况下共模电压可以被调整以提升电路的性能,在输出共模电压一定的情况下输出摆幅可以被调整以更好的配合去加重功能使用、改善输出信号的质量;同时调整控制技术,以提高电路的可复用性、鲁棒性,同时实现输出摆幅、共模电压的宽范围、高精确度的调整。
本发明提供的技术方案如下:
第一方面,一种驱动器输出摆幅、共模电压控制电路,包括输出共模电压控制电路、输出电压摆幅控制电路、以及驱动器电路;其中,
输出共模电压控制电路包含一个电流源阵列I1,一个NMOS管N1,一个TIA电路T1;电流源阵列I1和NMOS管N1根据输入的共模电压控制码An<N:1>以及电流源阵列偏置电压Vp1调整驱动器输出共模电压控制信号Vb1;Vb1作为输出共模电压控制电路的输出,输出至驱动器电路,并作为TIA电路T1的输入;TIA电路T1根据驱动器输出共模电压控制信号Vb1生成输出共模电压控制电路的共模电压信号Vcm至输出电压摆幅控制电路;
输出电压摆幅控制电路包含一个电流源阵列I2,两个串联的电阻R2、R3,一个NMOS管N4,三个运算放大器A1、A2、A3,一个CML电路CML1,以及两个TIA电路T2、T3;运算放大器A1、NMOS管N4、电阻R2与R3以及电流源阵列I2构成反馈环路,将共模电压控制电路输出的共模电压信号Vcm从运算放大器A1的负输入端复制到运算放大器A1的正输入端;电流源阵列I2、电阻R2根据输入的摆幅控制码Bn<N:1>以及电流源阵列偏置电压Vp2调整电阻R2、R3两端电压VP2'与VN2';CML1结构的两个正输入端输入E1、E2为1,CML1结构的两个负输入端输入E1N、E2N为0;运算放大器A2、CML电路CML1、TIA电路T2与运算放大器A3、CML电路CML1、TIA电路T3分别构成的反馈环路分别将电阻R2、R3两端的电压VP2'与VN2'复制到运算放大器A2、A3的负输入端,并生成驱动器幅度控制信号Vb2、Vb3,输出至驱动器电路;
输出共模电压控制电路对驱动器的输出共模电压进行控制,输出电压摆幅控制电路对驱动器的输出电压摆幅进行控制,驱动器电路根据驱动器输出共模电压控制信号、驱动器幅度控制信号对输出共模电压和输出电压摆幅进行调整。
第二方面,一种驱动器输出摆幅、共模电压控制方法,包括如下步骤:
步骤(一),驱动器输出共模电压控制信号Vb1产生;电流源阵列I1、NMOS管N1根据输入的共模电压控制码An<N:1>以及电流源阵列偏置电压Vp1调整驱动器输出共模电压控制信号Vb1;Vb1作为输出共模电压控制电路的输出,输出至驱动器电路,并作为TIA电路T1的输入;
步骤(二),驱动器输出共模电压信号Vcm的产生;TIA电路T1根据驱动器输出共模电压控制信号Vb1生成输出共模电压控制电路的共模电压信号Vcm至输出电压摆幅控制电路;
步骤(三),驱动器输出共模电压复制;运算放大器A1、NMOS管N4、电阻R2与R3以及电流源阵列I2构成反馈环路,将共模电压控制电路输出的共模电压信号Vcm从运算放大器A1的负输入端复制到运算放大器A1的正输入端;
步骤(四),驱动器输出电压摆幅值的产生;电流源阵列I2、电阻R2根据输入的摆幅控制码Bn<N:1>以及电流源阵列偏置电压Vp2调整电阻R2、R3两端电压VP2'与VN2';
步骤(五),驱动器输出电压摆幅控制信号产生;CML1结构的两个正输入端输入E1、E2为1,CML1结构的两个负输入端输入E1N、E2N为0;运算放大器A2、CML电路CML1、TIA电路T2与运算放大器A3、CML电路CML1、TIA电路T3分别构成的反馈环路分别将电阻R2、R3两端的电压VP2'与VN2'复制到运算放大器A2、A3的负输入端,并生成驱动器幅度控制信号Vb2、Vb3,输出至驱动器电路。
本发明提供的一种驱动器输出摆幅、共模电压控制电路及控制方法,与现有技术相比具有如下有益效果:
(1)本发明对驱动器控制方式进行了设计创新,通过实现驱动器的输出电压摆幅、输出共模电压可以被控制并调整的功能,在电源电压、温度等条件变化时,可以改变输出电压摆幅、输出共模电压以提升输出信号质量。
(2)本发明对驱动器控制方式进行了设计创新,通过实现在输出电压摆幅不变的情况下驱动器的输出共模电压可以被调整的功能,可以在摆幅一定的情况下通过调节共模电压进一步优化电路的工作状态,提升电路输出信号的质量。
(3)本发明对驱动器控制方式进行了设计创新,通过实现在输出共模电压不变的情况下驱动器的输出电压摆幅可以被调整的功能,在信道存在损耗并开启去加重功能时,可以仅增大输出摆幅同时保证输出共模电压不变,实现增大驱动器输出信号的眼图的眼高,进一步提升输出信号的质量。
(4)本发明对驱动器控制方式进行了设计创新,通过对输出摆幅、共模电压进行合理的调整,可以改善驱动器电路的输出阻抗匹配情况。
(5)本发明对驱动器控制方式进行了设计创新,通过采用可编程的数字控制方式,提高了电路的可复用性、鲁棒性。
(6)本发明对驱动器控制方式进行了设计创新,通过采用模拟电路结构结合数字可编程的方式,可实现宽范围、高精度并有多档可选的输出摆幅、共模电压调节。
附图说明
图1为本发明一种驱动器输出摆幅、共模电压控制电路原理图;
图2为本发明输出共模电压控制电路的结构图;
图3为本发明电流源阵列I1、I2电路的结构图;
图4为本发明TIA电路T1、T2、T3电路的结构图;
图5为本发明输出电压摆幅控制电路的结构图;
图6为本发明CML电路CML1电路的结构图。
具体实施方式
下面通过对本发明进行详细说明,本发明的特点和优点将随着这些说明而变得更为清楚、明确。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
本发明提供了一种驱动器输出摆幅、共模电压控制电路及方法,可以实现控制并调整驱动器的输出共模电压和输出电压摆幅,并且在输出摆幅一定的情况下输出共模电压可以被调整,在输出共模电压一定的情况下输出电压摆幅可以被调整,以提升电路的性能、改善输出信号的质量。
如图1所示为本发明一种驱动器输出摆幅、共模电压控制电路的原理图,由图1可知,本发明中驱动器输出摆幅、共模电压控制电路包括输出共模电压控制电路、输出电压摆幅控制电路、以及驱动器电路;
输出共模电压控制电路包含一个电流源阵列I1,一个NMOS管N1,一个TIA电路T1。电流源阵列I1和NMOS管N1根据输入的共模电压控制码An<N:1>以及电流源阵列偏置电压Vp1调整驱动器输出共模电压控制信号Vb1。Vb1既作为输出共模电压控制电路的一个输出,输出至驱动器电路,也作为TIA电路T1的输入。TIA电路T1根据驱动器输出共模电压控制信号Vb1生成输出共模电压控制电路的另一个输出,即共模电压信号Vcm,至输出电压摆幅控制电路;
输出电压摆幅控制电路包含一个电流源阵列I2,两个串联的电阻R2、R3,一个NMOS管N4,三个运算放大器A1、A2、A3,一个CML电路CML1,以及两个TIA电路T2、T3。运算放大器A1、NMOS管N4、电阻R2与R3以及电流源阵列I2构成反馈环路,将共模电压控制电路输出的共模电压信号Vcm从运算放大器A1的负输入端复制到运算放大器A1的正输入端。电流源阵列I2、电阻R2根据输入的摆幅控制码Bn<N:1>以及电流源阵列偏置电压Vp2调整电阻R2、R3两端电压VP2'与VN2'。CML1结构的两个正输入端输入E1、E2为1,CML1结构的两个负输入端输入E1N、E2N为0。运算放大器A2、CML电路CML1、TIA电路T2与运算放大器A3、CML电路CML1、TIA电路T3分别构成的反馈环路分别将电阻R2、R3两端的电压VP2'与VN2'复制到运算放大器A2、A3的负输入端,并生成驱动器幅度控制信号Vb2、Vb3,输出至驱动器电路;
输出共模电压控制电路对驱动器的输出共模电压进行控制,输出电压摆幅控制电路对驱动器的输出电压摆幅进行控制,驱动器电路根据驱动器输出共模电压控制信号、驱动器幅度控制信号对输出共模电压和输出电压摆幅进行调整。
如图2为本发明一种驱动器输出摆幅、共模电压控制电路中输出共模电压控制电路结构图,由图2可知,输出共模电压控制电路结构包括一个电流源阵列I1、一个NMOS管N1、以及一个TIA电路T1,输出共模电压控制电路接收N路共模电压控制码An<N:1>、电流源偏置信号Vp1,其输出驱动器输出共模电压控制信号Vb1以及共模电压信号Vcm。其中电流源阵列I1的N个共模电压控制码输入端的第k个输入端An<k>连接第k路共模电压控制码An<k>,其中1≤k≤N。电流源阵列I1的电流源阵列偏置电压输入端Vp1连接电流源偏置电压Vp1,电流源阵列I1的电流源阵列偏置电压输出端Vo连接NMOS管N1的漏极以及栅极,并与TIA电路T1的偏置电压输入端Vb1以及整体驱动器共模电压控制电路的驱动器输出共模电压控制信号输出端Vb1连接。整体驱动器共模电压控制电路的另一个输出端为TIA电路T1的共模电压输出端Vo,用于输出共模电压信号Vcm。TIA电路T1的电流输入端VI悬空。
如图3为本发明一种驱动器输出摆幅、共模电压控制电路中电流源阵列I1、I2的结构图,由图3可知,电流源阵列I1、I2结构包括N个相同的电流源MP1<N:1>以及N个相同的开关MP<N:1>,电流源阵列I1、I2的电流源和开关均由单个PMOS管构成。其中N个相同的电流源MP1<N:1>的栅极均与电流源阵列偏置电压输入端Vp1连接,N个相同的电流源MP1<N:1>的漏极均与整体电流源阵列I1的电流源阵列偏置电压输出端Vo连接,第i个电流源MP1<N:1>的源极分别与第i个开关MP<i>的漏极连接;N个相同的开关MP<N:1>的源极均与电源电压VDD相连,第i个开关MP<i>的栅极分别与N个共模电压控制码输入端的第i个输入端An<i>连接。
当控制信号MP<i>为0时,其中1≤k≤N,对应控制的电流源阵列的电流源开关MP<i>导通,与该导通的电流源开关的漏极连接的电流源的电流流向电流源阵列偏置电压输出端Vo;当控制信号MP<i>为1时,其中1≤k≤N,对应控制的电流源阵列的电流源开关MP<i>断开,与该断开的电流源开关的漏极连接的电流源没有电流流向电流源阵列偏置电压输出端Vo。
如图4为本发明一种驱动器输出摆幅、共模电压控制电路中TIA电路T1、T2、T3结构图,由图4可知,TIA电路T1、T2、T3包括两个NMOS管N2与N3、一个PMOS管P1、以及一个电阻R1。其中NMOS管N2的栅极为整体TIA电路T1的电流输入端VI,同时与电阻R1的一端、以及PMOS管P1的栅极连接。其中NMOS管N2的漏极为整体TIA电路T1的共模电压输出端Vo,同时与电阻R1的另一端、以及PMOS管P1的漏极连接。PMOS管P1的源极与电源VDD连接。NMOS管N3的源极与地电位GND连接。
如图5为本发明一种驱动器输出摆幅、共模电压控制电路中输出电压摆幅控制电路结构图,由图5可知,输出电压摆幅控制电路包括一个电流源阵列I2、两个电阻R2与R3,一个NMOS管N4,三个运算放大器A1、A2、A3,一个CML电路CML1,两个TIA电路T2、T3,其接收N路摆幅控制码Bn<N:1>、电流源偏置信号Vp2、共模电压Vcm、高电平信号E1和E2、低电平信号E1N和E2N、驱动器输出共模电压控制信号Vb1,输出驱动器输出电压摆幅控制信号Vb2与Vb3。其中,电流源阵列I2与电流源阵列I1的结构完全相同,电流源阵列I2的N个共模电压控制码输入端的第k个输入端An<k>连接第k路摆幅控制码Bn<k>,其中1≤k≤N。电流源阵列I2的电流源阵列偏置电压输入端Vp2连接电流源偏置电压Vp2,电流源阵列I2的电流源阵列偏置电压输出端Vo输出电压VP2',并连接电阻R2的一端以及运算放大器A2的正(+)输入端。电阻R2的另一端连接运算放大器A1的正(+)输入端、电阻R3的一端。电阻R3的另一端的电压为VN2',并连接运算放大器A3的正(+)输入端、NMOS管N4的漏极。运算放大器A1的负(-)输入端连接着TIA电路T1的共模电压输出端Vo,输入共模电压信号Vcm,运算放大器A1的输出端连接NMOS管N4的栅极。NMOS管N4的源极连接地电位GND。运算放大器A2的负(-)输入端的输入为TIA电路T2的反馈电压输出端Vo所输出的电压VP2。运算放大器A2的输出为电压Vb2,同时该输出作为整体输出电压摆幅控制电路的输出Vb2以及CML电路CML1的输入Vb2(自其偏置电压输入端输入)。运算放大器A3的负(-)输入端的输入为TIA电路T3的反馈电压输出端Vo所输出的电压VN2',运算放大器A3的输出为电压Vb3,同时该输出作为整体输出电压摆幅控制电路的输出Vb3以及CML电路CML1的输入Vb3(自其偏置电压输入端输入)。CML电路CML1的其它两个正输入端E1、E2,两个负输入端E1N、E2N作为整体输出电压摆幅控制电路的正输入端和负输入端,分别输入高电平信号和低电平信号。CML电路CML1的两个电流输出端VN1与VP1分别输出电流IN1与IP1,电流IN1输入T2的电流输入端VI,电流IP1输入T3的电流输入端VI。T2、T3的偏置电压输入端Vb1均为整体输出电压摆幅控制电路的偏置电压输入端Vb1。
如图6为本发明一种驱动器输出摆幅、共模电压控制电路中CML电路CML1电路结构图,由图可知,所述的CML电路CML1电路包括两个分别由单个PMOS管P1、P2构成的电流源P1与P2、一个由单个NMOS管N5构成的电流源N5、六个NMOS管N6、N7、N8、N9、N10、N11,其接收高电平信号E1、低电平信号E1N、高电平信号E2、低电平信号E2N四路信号,从两个电流输出端VN1与VP1输出电流。其中PMOS管P1、P2的栅极均与整体CML电路CML1的偏置电压输入端Vb3连接,PMOS管P1、P2的源极均与电源电压VDD相连。PMOS管P1漏极与整体CML电路CML1的一个电流输出端VN1、NMOS管N8与N10的漏极连接。PMOS管P2漏极与整体CML电路CML1的另一个电流输出端VP1、NMOS管N9与N11的漏极连接。NMOS管N6的栅极与整体CML电路CML1的一个正输入端E1连接,NMOS管N7的栅极与整体CML电路CML1的负输入端E1N连接,NMOS管N8、N11的栅极与整体CML电路CML1的另一个正输入端E2连接,NMOS管N9、N10的栅极与整体CML电路CML1的另一个负输入端E2N连接。NMOS管N6的源极与NMOS管N7的源极、NMOS管N5的漏极连接,NMOS管N6的漏极与NMOS管N8、N9的源极连接。NMOS管N7的漏极与NMOS管N10、N11的源极连接。NMOS管N5的源极与地电位GND连接,NMOS管N5的栅极与整体CML电路CML1的另一个偏置电压输入端Vb2连接。
本发明体还提供了一种驱动器输出摆幅、共模电压控制方法,包括如下步骤:
步骤(一),驱动器输出共模电压控制信号Vb1产生;电流源阵列I1、NMOS管N1根据输入的共模电压控制码An<N:1>以及电流源阵列偏置电压Vp1调整驱动器输出共模电压控制信号Vb1;Vb1作为输出共模电压控制电路的输出,输出至驱动器电路,并作为TIA电路T1的输入;
步骤(二),驱动器输出共模电压信号Vcm的产生;TIA电路T1根据驱动器输出共模电压控制信号Vb1生成输出共模电压控制电路的共模电压信号Vcm至输出电压摆幅控制电路;
步骤(三),驱动器输出共模电压复制;运算放大器A1、NMOS管N4、电阻R2与R3以及电流源阵列I2构成反馈环路,将共模电压控制电路输出的共模电压信号Vcm从运算放大器A1的负输入端复制到运算放大器A1的正输入端;
步骤(四),驱动器输出电压摆幅值的产生;电流源阵列I2、电阻R2根据输入的摆幅控制码Bn<N:1>以及电流源阵列偏置电压Vp2调整电阻R2、R3两端电压VP2'与VN2';
步骤(五),驱动器输出电压摆幅控制信号产生;CML1结构的两个正输入端输入E1、E2为1,CML1结构的两个负输入端输入E1N、E2N为0;运算放大器A2、CML电路CML1、TIA电路T2与运算放大器A3、CML电路CML1、TIA电路T3分别构成的反馈环路分别将电阻R2、R3两端的电压VP2'与VN2'复制到运算放大器A2、A3的负输入端,并生成驱动器幅度控制信号Vb2、Vb3,输出至驱动器电路。
本发明对驱动器控制方式进行了设计创新,通过实现驱动器的输出电压摆幅、输出共模电压可以被控制并调整的功能,在电源电压、温度等条件变化时,可以改变输出电压摆幅、输出共模电压以提升输出信号质量。本发明对驱动器控制方式进行了设计创新,通过实现在输出电压摆幅不变的情况下驱动器的输出共模电压可以被调整的功能,可以在摆幅一定的情况下通过调节共模电压进一步优化电路的工作状态,提升电路输出信号的质量。本发明对驱动器控制方式进行了设计创新,通过实现在输出共模电压不变的情况下驱动器的输出电压摆幅可以被调整的功能,在信道存在损耗并开启去加重功能时,可以仅增大输出摆幅同时保证输出共模电压不变,实现增大驱动器输出信号的眼图的眼高,进一步提升输出信号的质量。本发明对驱动器控制方式进行了设计创新,通过对输出摆幅、共模电压进行合理的调整,可以改善驱动器电路的输出阻抗匹配情况,提升电路输出信号的质量。本发明对驱动器控制方式进行了设计创新,通过采用可编程的数字控制方式,提高了电路的可复用性、鲁棒性。本发明对驱动器控制方式进行了设计创新,通过采用模拟电路结构结合数字可编程的方式,可实现宽范围、高精度并有多档可选的输出摆幅、共模电压调节。=
以上结合具体实施方式和范例性实例对本发明进行了详细说明,不过这些说明并不能理解为对本发明的限制。本领域技术人员理解,在不偏离本发明精神和范围的情况下,可以对本发明技术方案及其实施方式进行多种等价替换、修饰或改进,这些均落入本发明的范围内。本发明的保护范围以所附权利要求为准。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。
Claims (9)
1.一种驱动器输出摆幅、共模电压控制电路,其特征在于,包括输出共模电压控制电路、输出电压摆幅控制电路、以及驱动器电路;其中,
输出共模电压控制电路包含一个电流源阵列I1,一个NMOS管N1,一个TIA电路T1;电流源阵列I1和NMOS管N1根据输入的共模电压控制码An<N:1>以及电流源阵列偏置电压Vp1产生驱动器输出共模电压控制信号Vb1;Vb1作为输出共模电压控制电路的输出,输出至驱动器电路,并作为TIA电路T1的输入;TIA电路T1根据驱动器输出共模电压控制信号Vb1生成输出共模电压控制电路的共模电压信号Vcm至输出电压摆幅控制电路;
输出电压摆幅控制电路包含一个电流源阵列I2,两个串联的电阻R2、R3,一个NMOS管N4,三个运算放大器A1、A2、A3,一个CML电路CML1,以及两个TIA电路T2、T3;运算放大器A1、NMOS管N4、电阻R2与R3以及电流源阵列I2构成反馈环路,将输出共模电压控制电路输出的共模电压信号Vcm从运算放大器A1的负输入端复制到运算放大器A1的正输入端;电流源阵列I2、电阻R2根据输入的摆幅控制码Bn<N:1>以及电流源阵列偏置电压Vp2调整电阻R2、R3两端电压VP2'与VN2';CML1结构的两个正输入端输入E1、E2为1,CML1结构的两个负输入端输入E1N、E2N为0;运算放大器A2、CML电路CML1、TIA电路T2与运算放大器A3、CML电路CML1、TIA电路T3分别构成的反馈环路分别将电阻R2、R3两端的电压VP2'与VN2'复制到运算放大器A2、A3的负输入端,并生成驱动器幅度控制信号Vb2、Vb3,输出至驱动器电路;
输出共模电压控制电路对驱动器的输出共模电压进行控制,输出电压摆幅控制电路对驱动器的输出电压摆幅进行控制,驱动器电路根据驱动器输出共模电压控制信号、驱动器幅度控制信号对输出共模电压和输出电压摆幅进行调整。
2.根据权利要求1所述的驱动器输出摆幅、共模电压控制电路,其特征在于:所述输出共模电压控制电路中电流源阵列I1的N个共模电压控制码输入端的第k个输入端连接第k路共模电压控制码An<k>,其中1≤k≤N;电流源阵列I1的电流源阵列偏置电压输入端连接电流源偏置电压Vp1,电流源阵列I1的电流源阵列偏置电压输出端连接NMOS管N1的漏极以及栅极,并与TIA电路T1的偏置电压输入端以及输出共模电压控制电路的驱动器输出共模电压控制信号输出端连接;输出共模电压控制电路的另一个输出端为TIA电路T1的共模电压输出端,用于输出共模电压信号Vcm;TIA电路T1的电流输入端悬空。
3.根据权利要求2所述的驱动器输出摆幅、共模电压控制电路,其特征在于:所述电流源阵列I1包括N个相同的电流源MP1<N:1>以及N个相同的开关MP<N:1>,电流源阵列I1的电流源和开关均由单个PMOS管构成;其中N个相同的电流源MP1<N:1>的栅极均与电流源阵列偏置电压输入端连接,N个相同的电流源MP1<N:1>的漏极均与整体电流源阵列I1的电流源阵列偏置电压输出端连接,第i个电流源MP1<N:1>的源极分别与第i个开关MP<i>的漏极连接;N个相同的开关MP<N:1>的源极均与电源电压VDD相连,第i个开关MP<i>的栅极分别与N个共模电压控制码输入端的第i个输入端连接;
当开关MP<i>的控制信号为0时,其中1≤k≤N,对应控制的电流源阵列的电流源开关MP<i>导通,与该导通的电流源开关的漏极连接的电流源的电流流向电流源阵列偏置电压输出端;当开关MP<i>的控制信号为1时,其中1≤k≤N,对应控制的电流源阵列的电流源开关MP<i>断开,与该断开的电流源开关的漏极连接的电流源没有电流流向电流源阵列偏置电压输出端。
4.根据权利要求3所述的驱动器输出摆幅、共模电压控制电路,其特征在于:所述TIA电路T1包括两个NMOS管N2与N3、一个PMOS管P1、以及一个电阻R1;其中,NMOS管N2的栅极为整体TIA电路T1的电流输入端,同时与电阻R1的一端、以及PMOS管P1的栅极连接;NMOS管N2的漏极为整体TIA电路T1的共模电压输出端,同时与电阻R1的另一端、以及PMOS管P1的漏极连接;NMOS管N2的源极与NMOS管N3的漏极连接;PMOS管P1的源极与电源VDD连接,NMOS管N3的源极与地电位GND连接,NMOS管N3的栅极为驱动器输出共模电压控制信号Vb1输入端。
5.根据权利要求4所述的驱动器输出摆幅、共模电压控制电路,其特征在于:所述电流源阵列I2的内部结构及内部连接方式均与电流源阵列I1相同。
6.根据权利要求5所述的驱动器输出摆幅、共模电压控制电路,其特征在于:所述TIA电路T2、T3的内部结构及内部连接方式均与TIA电路T1相同。
7.根据权利要求6所述的驱动器输出摆幅、共模电压控制电路,其特征在于:所述输出电压摆幅控制电路中,电流源阵列I2的N个共模电压控制码输入端的第k个输入端连接第k路摆幅控制码Bn<k>,其中1≤k≤N;电流源阵列I2的电流源阵列偏置电压输入端连接电流源偏置电压Vp2,电流源阵列I2的电流源阵列偏置电压输出端输出电压VP2',并连接电阻R2的一端以及运算放大器A2的正输入端;电阻R2的另一端连接运算放大器A1的正输入端、电阻R3的一端;电阻R3的另一端的电压为VN2',并连接运算放大器A3的正输入端、NMOS管N4的漏极;运算放大器A1的负输入端连接着TIA电路T1的共模电压输出端,输入共模电压信号Vcm,运算放大器A1的输出端连接NMOS管N4的栅极;NMOS管N4的源极连接地电位GND;运算放大器A2的负输入端的输入为TIA电路T2的反馈电压输出端所输出的电压VP2;运算放大器A2的输出为电压Vb2,同时该输出作为整体输出电压摆幅控制电路的输出Vb2以及CML电路CML1的输入Vb2;运算放大器A3的负输入端的输入为TIA电路T3的反馈电压输出端所输出的电压VN2,运算放大器A3的输出为电压Vb3,同时该输出作为整体输出电压摆幅控制电路的输出Vb3以及CML电路CML1的输入Vb3;CML电路CML1的两个正输入端E1、E2及两个负输入端作为整体输出电压摆幅控制电路的正输入端和负输入端,分别输入高电平信号和低电平信号;CML电路CML1的两个电流输出端分别输出电流IN1与IP1,电流IN1输入T2的电流输入端,电流IP1输入T3的电流输入端;T2、T3的偏置电压输入端均为整体输出电压摆幅控制电路的偏置电压输入端。
8.根据权利要求7所述的驱动器输出摆幅、共模电压控制电路,其特征在于:所述CML电路CML1包括两个分别由单个PMOS管P1、P2构成的电流源P1与P2、一个由单个NMOS管N5构成的电流源N5、六个NMOS管N6、N7、N8、N9、N10、N11;其接收高电平信号E1、低电平信号E1N、高电平信号E2、低电平信号E2N四路信号,从两个电流输出端输出电流;其中PMOS管P1、P2的栅极均与整体CML电路CML1的偏置电压输入端连接,PMOS管P1、P2的源极均与电源电压VDD相连;PMOS管P1漏极与整体CML电路CML1的一个电流输出端、NMOS管N8与N10的漏极连接;PMOS管P2的漏极与整体CML电路CML1的另一个电流输出端、NMOS管N9与N11的漏极连接;NMOS管N6的栅极与整体CML电路CML1的一个正输入端连接,NMOS管N7的栅极与整体CML电路CML1的负输入端连接,NMOS管N8、N11的栅极与整体CML电路CML1的另一个正输入端连接,NMOS管N9、N10的栅极与整体CML电路CML1的另一个负输入端连接;NMOS管N6的源极与NMOS管N7的源极、NMOS管N5的漏极连接,NMOS管N6的漏极与NMOS管N8、N9的源极连接;NMOS管N7的漏极与NMOS管N10、N11的源极连接;NMOS管N5的源极与地电位GND连接,NMOS管N5的栅极与整体CML电路CML1的另一个偏置电压输入端Vb2连接。
9.一种驱动器输出摆幅、共模电压控制方法,其特征在于,使用权利要求1所述的驱动器输出摆幅、共模电压控制电路,包括如下步骤:
步骤(一),驱动器输出共模电压控制信号Vb1产生;电流源阵列I1、NMOS管N1根据输入的共模电压控制码An<N:1>以及电流源阵列偏置电压Vp1产生驱动器输出共模电压控制信号Vb1;Vb1作为输出共模电压控制电路的输出,输出至驱动器电路,并作为TIA电路T1的输入;
步骤(二),驱动器输出共模电压信号Vcm的产生;TIA电路T1根据驱动器输出共模电压控制信号Vb1生成输出共模电压控制电路的共模电压信号Vcm至输出电压摆幅控制电路;
步骤(三),驱动器输出共模电压复制;运算放大器A1、NMOS管N4、电阻R2与R3以及电流源阵列I2构成反馈环路,将输出共模电压控制电路输出的共模电压信号Vcm从运算放大器A1的负输入端复制到运算放大器A1的正输入端;
步骤(四),驱动器输出电压摆幅值的产生;电流源阵列I2、电阻R2、R3根据输入的摆幅控制码Bn<N:1>以及电流源阵列偏置电压Vp2调整电阻R2、R3两端电压VP2'与VN2';
步骤(五),驱动器输出电压摆幅控制信号产生;CML1结构的两个正输入端输入E1、E2为1,CML1结构的两个负输入端输入E1N、E2N为0;运算放大器A2、CML电路CML1、TIA电路T2与运算放大器A3、CML电路CML1、TIA电路T3分别构成的反馈环路分别将电阻R2、R3两端的电压VP2'与VN2'复制到运算放大器A2、A3的负输入端,并生成驱动器输出电压摆幅控制信号,输出至驱动器电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111449288.7A CN114172506B (zh) | 2021-11-30 | 2021-11-30 | 一种驱动器输出摆幅、共模电压控制电路及控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111449288.7A CN114172506B (zh) | 2021-11-30 | 2021-11-30 | 一种驱动器输出摆幅、共模电压控制电路及控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114172506A CN114172506A (zh) | 2022-03-11 |
CN114172506B true CN114172506B (zh) | 2023-10-03 |
Family
ID=80481856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111449288.7A Active CN114172506B (zh) | 2021-11-30 | 2021-11-30 | 一种驱动器输出摆幅、共模电压控制电路及控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114172506B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001089082A2 (en) * | 2000-05-16 | 2001-11-22 | Intersil Corporation | An ultra linear high frequency transconductor structure |
CN101895264A (zh) * | 2010-07-09 | 2010-11-24 | 复旦大学 | 用于流水线模数转换器的高速低功耗大摆幅运算放大器 |
CN112152606A (zh) * | 2020-09-28 | 2020-12-29 | 中国电子科技集团公司第二十四研究所 | 接口电路及电子装置 |
-
2021
- 2021-11-30 CN CN202111449288.7A patent/CN114172506B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001089082A2 (en) * | 2000-05-16 | 2001-11-22 | Intersil Corporation | An ultra linear high frequency transconductor structure |
CN101895264A (zh) * | 2010-07-09 | 2010-11-24 | 复旦大学 | 用于流水线模数转换器的高速低功耗大摆幅运算放大器 |
CN112152606A (zh) * | 2020-09-28 | 2020-12-29 | 中国电子科技集团公司第二十四研究所 | 接口电路及电子装置 |
Also Published As
Publication number | Publication date |
---|---|
CN114172506A (zh) | 2022-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6140860B2 (ja) | シングルエンド構成可能マルチモードドライバ | |
KR100305492B1 (ko) | 저전압 차동 스윙 상호 접속 버퍼 회로 | |
CN101904100B (zh) | 用于高速低电压共模驱动器的复制偏置电路 | |
CN107251497B (zh) | 一种双路径双零连续时间线性均衡器 | |
US5559448A (en) | CMOS terminating resistor circuit | |
JP2010518749A (ja) | 高速低電力差動受信機RobertE.PalmerJohnW.Poulton | |
CN109565278B (zh) | 电压模式驱动器的阻抗和摆幅控制 | |
US7495469B2 (en) | On-die termination circuit and driving method thereof | |
KR100522179B1 (ko) | 임피던스 교정기능을 갖는 반도체 장치 | |
JP2004350273A (ja) | 電圧モード電流補助式プリエンファシスドライバ | |
CN107134984B (zh) | 失调电压消除电路 | |
CN111313228B (zh) | 激光驱动电路及光发射系统 | |
US7609097B2 (en) | Driver circuit and a method for matching the output impedance of a driver circuit with a load impedance | |
CN117200783A (zh) | 支持lvds传输协议和cml传输协议相互切换的高速驱动电路 | |
CN114172506B (zh) | 一种驱动器输出摆幅、共模电压控制电路及控制方法 | |
US6417708B1 (en) | Resistively-loaded current-mode output buffer with slew rate control | |
US9559697B2 (en) | Transmitter circuit and semiconductor integrated circuit | |
US7315210B2 (en) | Differential operational amplifier | |
JP2004350272A (ja) | レベルシフト機構を使用する電流モード論理ドライバ | |
JP3805311B2 (ja) | 出力回路 | |
US6593769B1 (en) | Differential, reduced swing buffer design | |
CN117118409B (zh) | 迟滞比较电路和电子芯片 | |
US6518819B2 (en) | Push-pull output stage for digital signals with regulated output levels | |
CN109977063A (zh) | 串行解串系统以及其差动比较器 | |
KR950005395Y1 (ko) | 바이어스 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |