CN107134984B - 失调电压消除电路 - Google Patents
失调电压消除电路 Download PDFInfo
- Publication number
- CN107134984B CN107134984B CN201710486415.8A CN201710486415A CN107134984B CN 107134984 B CN107134984 B CN 107134984B CN 201710486415 A CN201710486415 A CN 201710486415A CN 107134984 B CN107134984 B CN 107134984B
- Authority
- CN
- China
- Prior art keywords
- voltage
- current
- npn transistor
- resistor
- reverse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002441 reversible effect Effects 0.000 claims abstract description 46
- 230000000670 limiting effect Effects 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000007423 decrease Effects 0.000 claims description 12
- 230000008030 elimination Effects 0.000 claims description 10
- 238000003379 elimination reaction Methods 0.000 claims description 10
- 230000002829 reductive effect Effects 0.000 claims description 10
- 238000013459 approach Methods 0.000 claims description 4
- 239000013256 coordination polymer Substances 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 230000001276 controlling effect Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/14—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with amplifying devices having more than three electrodes or more than two PN junctions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45031—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are compositions of multiple transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
失调电压消除电路，属于集成电路领域，本发明为解决现有限幅放大器的失调电压消除电路精度低、响应慢、性能低的问题。本发明包括电流‑电压控制单元、低通滤波器、全差分运算放大器A0、电压比较器COMP、精细电流调整单元和移位寄存器；移位寄存器接收电压比较器COMP指令，移位寄存器随着时钟节拍间歇式发布控制指令，当COMP输出1时，控制精细电流调整单元开启正向支路开关和关闭反向支路开关；当COMP输出0时，控制精细电流调整单元开启反向支路开关和关闭正向支路开关；电流‑电压控制单元在精细电流调整单元的控制下，通过调整内部正反向支路电流的大小来改变输出电压的大小，来消除失调电压。
Description
技术领域
本发明属于集成电路领域，涉及限幅放大器的失调电压调整技术。
背景技术
在光纤通讯集成电路的接收端，跨阻放大器(TIA)将光电二极管(PD)的电流信号转换成电压信号，该电压信号通常大小仅为几十毫伏。因此，在跨阻放大器之后必须安装附加的限幅放大器，将跨阻放大器输出的电压信号放大到一定逻辑水平以便于后续电路使用。对于限幅放大器的设计要求是具有高增益、低噪声、与数据速率相等的带宽，所以限幅放大器被设计成多级放大器级联结构，但在芯片制造过程中器件容易存在失配情况，从而产生单级运放输入电压为零而输出电压不为零的失调电压(offset)，该失调电压被多级联的限幅放大器放大，最终输出的电压信号将严重偏离正确数据。所以现有技术采用在限幅放大器中引入失调消除电路的技术手段来抑制该失调电压。
图1给出了常用的失调电压消除电路的结构。图1中，放大器A1表示限幅放大器中的任意一级放大器，该放大器由于器件失配的原因，在输入电压为零的情况下输出一个大小为Voffset的失调电压。放大器A2为反馈放大器作用是抑制失调电压Voffset。
放大器A1输出的失调电压Voffset被同相的输入到反馈放大器A2的正负两输入端。由于反馈放大器A2的正相输入端对应其反相输出端，因此随着正相输入端的电位上升，反相输出端的电位将下降；又由于反馈放大器A2的反相输入端对应其正相输出端，因此随着反相输入端的电位下降，正相输出端的电位将上升。最终反馈放大器A2的输出电压被反相的输入到放大器A1的正负两输入端，即放大器A1正相输入端电位下降，与之对应的反相输出端电位上升；A1反相输入端电位上升，与之对应的正相输出端电位下降；最终A1完成了整体电路的负反馈使得其两输出端的电位差减小，即失调电压Voffset减小。
实际应用中，反馈放大器A2的增益无法做到很高，因此限制了能够检测到的放大器A1输出端失调电压Voffset的最小幅值，并且反馈放大器A2由于功耗的制约，响应速度过慢，无法实时快速的响应失调电压Voffset的变化并作出调整。这种结构的失调电压消除电路已经无法满足高性能限幅放大器实际需求。
发明内容
本发明目的是为了解决现有限幅放大器的失调电压消除电路精度低、响应慢、性能低的问题，提供了一种失调电压消除电路。
本发明所述失调电压消除电路，包括电流-电压控制单元、低通滤波器、全差分运算放大器A0、电压比较器COMP、精细电流调整单元和移位寄存器；
电流-电压控制单元：用于接收前一级跨阻放大器输出的同相输入电压DIN、反相输入电压DINB；
用于向下一级限幅放大器、低通滤波器输出经过调整后同相输出电压DOUT、反相输出电压DOUTB；
通过调整内部正反向支路电流的大小来改变输出电压的大小；
低通滤波器：用于将电流-电压控制单元输出的数据滤波，保留直流电压部分；并同相输出给电压比较器COMP；
电压比较器COMP：用于对输入的电压进行比较，当同相输出电压DOUT、反相输出电压DOUTB存在失调时，且失调电压大于0时，电压比较器COMP输出高电平1；失调电压小于0时，电压比较器COMP输出低电平0；
移位寄存器：接收电压比较器COMP指令，对精细电流调整单元发出开关控制指令；当电压比较器COMP输出高电平1时，移位寄存器随着时钟节拍间歇式发布开关控制指令，来控制精细电流调整单元开启正向支路开关和关闭反向支路开关；当电压比较器COMP输出低电平0时，移位寄存器随着时钟节拍间歇式发布开关控制指令，来控制精细电流调整单元开启反向支路开关和关闭正向支路开关；
精细电流调整单元：接收移位寄存器的控制指令，当开启正向支路开关时，控制正向支路电流增大，进而控制同相输出电压DOUT减小；同时控制反向支路电流减小，进而控制反相输出电压DOUTB增大；通过上述调整来减小失调电压的数值；进行多级相同调整使失调电压向0趋近；
当开启反向支路开关时，控制同向支路电流减小，进而控制同相输出电压DOUT增大；同时控制反向支路电流增大，进而控制反相输出电压DOUTB减小；通过上述调整来减小失调电压的数值；进行多级相同调整使失调电压向0趋近；
失调电压最终被调整至0左右动态平衡并输出给下一级。
优选地，电流-电压控制单元包括NPN晶体管Q3、NPN晶体管Q4、电阻R1和电阻R2；NPN晶体管Q3的基极和NPN晶体管Q4的基极相连，并接入偏置电压VB；
NPN晶体管Q3的集电极通过电阻R1连接直流电源VDD；
NPN晶体管Q4的集电极通过电阻R2连接直流电源VDD；
NPN晶体管Q3的发射极通过精细电流调整单元中的正向支路开关接地；
NPN晶体管Q4的发射极通过精细电流调整单元中的反向支路开关接地；
电阻R1和电阻R2的阻值相等；
NPN晶体管Q3的集电极和电阻R1的公共节点X输出同相输出电压DOUT，公共节点X还连接NPN晶体管Q1的集电极，NPN晶体管Q1的基极通过电容C1接入同相输入电压DIN；
NPN晶体管Q4的集电极和电阻R2的公共节点Y输出反相输出电压DOUTB，公共节点Y还连接NPN晶体管Q2的集电极，NPN晶体管Q2的基极通过电容C2接入反相输入电压DINB；
NPN晶体管Q1的发射极和NPN晶体管Q2的发射极共同通过电流源I0接地。
优选地，低通滤波器包括电阻R3、电阻R4和电容C3；电阻R3的一端连接公共节点X，电阻R3的另一端同时连接电容C3的一端和全差分运算放大器A0的同相输入端；电阻R4的一端连接公共节点Y，电阻R4的另一端同时连接电容C3的另一端和全差分运算放大器A0的反相输入端。
优选地，精细电流调整单元包括n个正向支路开关MN1,MN3,MN5,…,MN2n-1、n个反向支路开关MN2,MN4,MN6,…,MN2n和n个电流源I1,I2,…,In；n为大于或等于2的正整数；
n个正向支路开关并联，且n个正向支路开关的漏极同时连接NPN晶体管Q3的发射极，n个正向支路开关的源极分别与n个电流源I1,I2,…,In的正端一一对应连接；
n个反向支路开关并联，且n个反向支路开关的漏极同时连接NPN晶体管Q4的发射极，n个反向支路开关的源极分别与n个电流源I1,I2,…,In的正端一一对应连接；
n个电流源I1,I2,…,In的负端接GND。
优选地，移位寄存器由n个D触发器D1,D2,…Dn级联构成，D触发器D1的D端与电压比较器COMP的输出端连接；
前一个D触发器的Q端与下一个D触发器的D端连接；
n个D触发器的CP端接入时钟信号CLK；
n个D触发器的Q端与n个正向支路开关的栅极分别一一对应连接；
n个D触发器的
端与n个反向支路开关的栅极分别一一对应连接。
本发明的有益效果：本发明提出一种高精度的失调电压消除电路,弃用现有失调电压消除电路中的反馈放大器网络并改变检测、调整失调电压Voffset的方式,提高失调电压消除电路对失调电压的检测精度、缩短响应时间已经通过了仿真结果验证。
附图说明
图1是现有技术中失调电压消除原理图；
图2是本发明所述失调电压消除电路的原理框图；
图3是本发明所述失调电压消除电路的具体电路图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。
本发明提出的高精度失调电压消除电路弃用传统失调电压消除电路中的反馈放大器，改用D触发器配合时钟脉冲，实时调整失调电压的大小，D触发器和差分对管的数量越多越能使得失调电压越接近零；提高时钟频率，能够更快的完成对失调电压的调整。最终限幅放大器在性能上得到了提升。
第一个实施例：参见图3，本发明所述失调电压消除电路包括全差分运算放大器A0、电压比较器COMP、n个D触发器D1,D2,…Dn、NPN晶体管Q3、NPN晶体管Q4、n个正向支路开关MN1,MN3,MN5,…,MN2n-1、n个反向支路开关MN2,MN4,MN6,…,MN2n、n个电流源I1,I2,…,In、电阻R1～R4、电容C3；
NPN晶体管Q3的集电极通过电阻R1连接直流电源VDD；
NPN晶体管Q4的集电极通过电阻R2连接直流电源VDD；
NPN晶体管Q3的发射极通过n个并联的正向支路开关MN1,MN3,MN5,…,MN2n-1接地；
NPN晶体管Q4的发射极通过n个并联的反向支路开关MN2,MN4,MN6,…,MN2n接地；
电阻R1和电阻R2的阻值相等；
NPN晶体管Q3的集电极和电阻R1的公共节点X输出同相输出电压DOUT，公共节点X还连接NPN晶体管Q1的集电极，NPN晶体管Q1的基极通过电容C1接入同相输入电压DIN；
NPN晶体管Q4的集电极和电阻R2的公共节点Y输出反相输出电压DOUTB，公共节点Y还连接NPN晶体管Q2的集电极，NPN晶体管Q2的基极通过电容C2接入反相输入电压DINB；
NPN晶体管Q1的发射极和NPN晶体管Q2的发射极共同通过电流源I0接地。
电阻R3的一端连接公共节点X，电阻R3的另一端同时连接电容C3的一端和全差分运算放大器A0的同相输入端；电阻R4的一端连接公共节点Y，电阻R4的另一端同时连接电容C3的另一端和全差分运算放大器A0的反相输入端。
n个正向支路开关并联，且n个正向支路开关的漏极同时连接NPN晶体管Q3的发射极，n个正向支路开关的源极分别与n个电流源I1,I2,…,In的正端一一对应连接；
n个反向支路开关并联，且n个反向支路开关的漏极同时连接NPN晶体管Q4的发射极，n个反向支路开关的源极分别与n个电流源I1,I2,…,In的正端一一对应连接；
n个电流源I1,I2,…,In的负端接GND。
n个D触发器D1,D2,…Dn级联，D触发器D1的D端与电压比较器COMP的输出端连接；
前一个D触发器的Q端与下一个D触发器的D端连接；
n个D触发器的CP端接入时钟信号CLK；
n个D触发器的Q端与n个正向支路开关的栅极分别一一对应连接；
n个D触发器的
端与n个反向支路开关的栅极分别一一对应连接。
在阐述常用的失调电压消除电路中，由于电路中用到了反馈放大器对失调电压Voffset检测放大，这个过程中能够检测到的失调电压最小幅值有限，并且调整时间过长。图2提出的一种高精度的失调电压消除电路，解决了常用的失调电压消除电路使用反馈放大器带来的检测精度低、调整时间过长的情况。
n个D触发器的Q端作为信号线G1,G3,G5,…,G2n-1，来分别连接n个正向支路开关MN1,MN3,MN5,…,MN2n-1的栅极；n个D触发器的
端作为信号线G2,G4,G6,…,G2n，来分别连接n个反向支路开关MN2,MN4,MN6,…,MN2n的栅极；
首先假设D触发器的初始状态：G1、G3、G5直到G2n-1信号线置零；G2、G4、G6直到G2n信号线置1。
X点电压可以表示为：
VX＝VDD-Ib1R1 (1)
Ib1为NPN晶体管Q3支路电流，并作为正向支路电流。
Y点电压可以表示为：
VY＝VDD-Ib2R2 (2)
Ib2为NPN晶体管Q4支路电流，并作为反向支路电流。
由于器件的失配，在放大器的两输出端DOUT、DOUTB之间即X点与Y点电压差为失调电压Voffset。
当失调电压Voffset存在，即VX＞VY，Ib1＜Ib2，X与Y点的电压差通过R3、R4、C3组成的低通滤波器滤除高频分量，直流分量经过全差分放大器A0的一定幅度放大，输出信号同相的输入到电压比较器COMP，电压比较器COMP将输出高电平1。D触发器D1的D端置1，当时钟信号为高电平1，D触发器D1的Q端置1，与其连接的NMOS晶体管MN1栅端为高电位，并且开启，导致正向支路电流Ib1增大，根据公式(1)，X点电压下降，即同相输出电压DOUT下降；D触发器D1的
端为低电平0，与其连接的NMOS晶体管MN2的栅端为低电位，并且关断，导致反向支路电流Ib2减小，根据公式(2)，Y点电压上升，即反相输出电压DOUTB上升。当时钟信号跳变为低电平，所有的D触发器输出状态将保持不变。经过第一个D触发器的调整，X点电压与Y点电压的差值减小，即失调电压Voffset减小。此时X点电压依旧大于Y点电压，在下一个时钟信号为高电平1，D触发器D2的D端为高电平1，Q端为高电平1，与其连接的NMOS晶体管MN3的栅端为高电位，并且开启，导致正向支路电流Ib1进一步增大，根据公式(1)，X点电压进一步下降，即同相输出电压DOUT进一步下降；D触发器D2的
端为低电平，与其连接的NMOS晶体管MN4的栅端为低电位，并且关断，导致反路支路电流Ib2进一步减小，根据公式(2)，Y点电压进一步上升，即反相输出电压DOUTB进一步上升。当时钟信号跳变为低电平，所有的D触发器输出状态将保持不变。经过第二个D触发器的调整，X点电压与Y点电压的差值进一步减小，即失调电压Voffset进一步减小。上诉过程将会随着时钟信号不断进行，直到X点电压与Y点电压无限逼近相等。
如果在X点电压与Y点电压无限逼近相等的同时，电路出现VX＜VY的情况时，电压比较器CMOP将输出低电平0，当时钟信号为高电平1，D触发器D1的D端为低电平，与其连接的NMOS晶体管MN1的栅端为低电位，并且关断，导致正向支路电流Ib1减小，根据公式(1)，X点电压上升，即同相输出电压DOUT上升；D触发器D1的
端为高电平，与其连接的NMOS晶体管MN2的栅端为高电位，并且开启，导致反向支路电流Ib2增加，根据公式(2)，Y点电压下降，即反相输出电压DOUTB下降。当时钟信号跳变为低电平，所有的D触发器输出状态将保持上一次输出结果。经过D触发器的调整X点电压与Y点电压的差值逐渐减小，上诉过程将会随着时钟信号不断进行，使得X点电压与Y点电压差(即失调电压)在0左右动态平衡。消除了失调电压后再输出给下一级限幅放大器。
基于上述分析，可见本实施例失调电压消除电路可带来如下有益效果：本发明采用D触发器配合时钟脉冲，实时调整失调电压的大小，使其在0左右动态平衡，D触发器的级联数量和正反向支路的开关管的数量越多，调整精度越高，时钟频率越高，调整速度越快。采用本发明电路使得限幅放大器在性能上得到了提升。
虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (5)
1.失调电压消除电路，其特征在于，包括电流-电压控制单元(100)、低通滤波器(101)、全差分运算放大器A0、电压比较器COMP、精细电流调整单元(102)和移位寄存器(103)；
电流-电压控制单元(100)：用于接收前一级跨阻放大器输出的同相输入电压DIN、反相输入电压DINB；
用于向下一级限幅放大器、低通滤波器(101)输出经过调整后同相输出电压DOUT、反相输出电压DOUTB；
通过调整内部正反向支路电流的大小来改变输出电压的大小；
低通滤波器(101)：用于将电流-电压控制单元(100)输出的数据滤波，保留直流电压部分；并同相输出给电压比较器COMP；
电压比较器COMP：用于对输入的电压进行比较，当同相输出电压DOUT、反相输出电压DOUTB存在失调时，且失调电压大于0时，电压比较器COMP输出高电平1；失调电压小于0时，电压比较器COMP输出低电平0；
移位寄存器(103)：接收电压比较器COMP指令，对精细电流调整单元(102)发出开关控制指令；当电压比较器COMP输出高电平1时，移位寄存器(103)随着时钟节拍间歇式发布开关控制指令，来控制精细电流调整单元(102)开启正向支路开关和关闭反向支路开关；当电压比较器COMP输出低电平0时，移位寄存器(103)随着时钟节拍间歇式发布开关控制指令，来控制精细电流调整单元(102)开启反向支路开关和关闭正向支路开关；
精细电流调整单元(102)：接收移位寄存器(103)的控制指令，当开启正向支路开关时，控制正向支路电流增大，进而控制同相输出电压DOUT减小；同时控制反向支路电流减小，进而控制反相输出电压DOUTB增大；通过上述调整来减小失调电压的数值；进行多级相同调整使失调电压向0趋近；
当开启反向支路开关时，控制同向支路电流减小，进而控制同相输出电压DOUT增大；同时控制反向支路电流增大，进而控制反相输出电压DOUTB减小；通过上述调整来减小失调电压的数值；进行多级相同调整使失调电压向0趋近；
失调电压最终被调整至0左右动态平衡并输出给下一级。
2.根据权利要求1所述失调电压消除电路，其特征在于，电流-电压控制单元(100)包括NPN晶体管Q3、NPN晶体管Q4、电阻R1和电阻R2；NPN晶体管Q3的基极和NPN晶体管Q4的基极相连，并接入偏置电压VB；
NPN晶体管Q3的集电极通过电阻R1连接直流电源VDD；
NPN晶体管Q4的集电极通过电阻R2连接直流电源VDD；
NPN晶体管Q3的发射极通过精细电流调整单元(102)中的正向支路开关接地；
NPN晶体管Q4的发射极通过精细电流调整单元(102)中的反向支路开关接地；
电阻R1和电阻R2的阻值相等；
NPN晶体管Q3的集电极和电阻R1的公共节点X输出同相输出电压DOUT，公共节点X还连接NPN晶体管Q1的集电极，NPN晶体管Q1的基极通过电容C1接入同相输入电压DIN；
NPN晶体管Q4的集电极和电阻R2的公共节点Y输出反相输出电压DOUTB，公共节点Y还连接NPN晶体管Q2的集电极，NPN晶体管Q2的基极通过电容C2接入反相输入电压DINB；
NPN晶体管Q1的发射极和NPN晶体管Q2的发射极共同通过电流源I0接地。
3.根据权利要求2所述失调电压消除电路，其特征在于，低通滤波器(101)包括电阻R3、电阻R4和电容C3；电阻R3的一端连接公共节点X，电阻R3的另一端同时连接电容C3的一端和全差分运算放大器A0的同相输入端；电阻R4的一端连接公共节点Y，电阻R4的另一端同时连接电容C3的另一端和全差分运算放大器A0的反相输入端。
4.根据权利要求2所述失调电压消除电路，其特征在于，精细电流调整单元(102)包括n个正向支路开关MN1,MN3,MN5,…,MN2n-1、n个反向支路开关MN2,MN4,MN6,…,MN2n和n个电流源I1,I2,…,In；n为大于或等于2的正整数；
n个正向支路开关并联，且n个正向支路开关的漏极同时连接NPN晶体管Q3的发射极，n个正向支路开关的源极分别与n个电流源I1,I2,…,In的正端一一对应连接；
n个反向支路开关并联，且n个反向支路开关的漏极同时连接NPN晶体管Q4的发射极，n个反向支路开关的源极分别与n个电流源I1,I2,…,In的正端一一对应连接；
n个电流源I1,I2,…,In的负端接GND。
5.根据权利要求4所述失调电压消除电路，其特征在于，移位寄存器(103)由n个D触发器D1,D2,…Dn级联构成，D触发器D1的D端与电压比较器COMP的输出端连接；
前一个D触发器的Q端与下一个D触发器的D端连接；
n个D触发器的CP端接入时钟信号CLK；
n个D触发器的Q端与n个正向支路开关的栅极分别一一对应连接；
n个D触发器的
端与n个反向支路开关的栅极分别一一对应连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710486415.8A CN107134984B (zh) | 2017-06-23 | 2017-06-23 | 失调电压消除电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710486415.8A CN107134984B (zh) | 2017-06-23 | 2017-06-23 | 失调电压消除电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107134984A CN107134984A (zh) | 2017-09-05 |
| CN107134984B true CN107134984B (zh) | 2023-03-14 |
Family
ID=59736952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710486415.8A Active CN107134984B (zh) | 2017-06-23 | 2017-06-23 | 失调电压消除电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107134984B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107797789A (zh) * | 2017-11-11 | 2018-03-13 | 北京中电华大电子设计有限责任公司 | 一种可以消除失调的比较相等电阻热噪声的真随机数发生器电路 |
| CN108322213B (zh) * | 2018-03-14 | 2024-10-01 | 杭州思泰微电子有限公司 | 一种霍尔传感器失调电压校正系统和校正方法 |
| CN110266314B (zh) * | 2019-07-25 | 2022-10-04 | 中北大学 | 一种集中序列生成器 |
| CN111669130B (zh) * | 2019-12-03 | 2023-05-26 | 西安电子科技大学 | 一种运算放大器输入失调电压的自动消除电路 |
| CN115589262B (zh) * | 2021-07-06 | 2024-05-03 | 华为技术有限公司 | 直流失调电流的消除电路、方法、相关设备及系统 |
| CN117097272B (zh) * | 2023-08-18 | 2024-05-03 | 北京中科格励微科技有限公司 | 一种运算放大器组合电路及自调整运算放大器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106130557A (zh) * | 2016-06-20 | 2016-11-16 | 中国电子科技集团公司第二十四研究所 | 一种比较器失调电压自校正电路 |
| CN106656081A (zh) * | 2016-12-20 | 2017-05-10 | 峰岹科技（深圳）有限公司 | 一种消除运算放大器失调电压的电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154338B2 (en) * | 2010-06-24 | 2012-04-10 | Broadcom Corporation | Offset cancellation for differential circuits |
-
2017
- 2017-06-23 CN CN201710486415.8A patent/CN107134984B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106130557A (zh) * | 2016-06-20 | 2016-11-16 | 中国电子科技集团公司第二十四研究所 | 一种比较器失调电压自校正电路 |
| CN106656081A (zh) * | 2016-12-20 | 2017-05-10 | 峰岹科技（深圳）有限公司 | 一种消除运算放大器失调电压的电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107134984A (zh) | 2017-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107134984B (zh) | 失调电压消除电路 | |
| US9973198B2 (en) | Telescopic amplifier with improved common mode settling | |
| CN108494371B (zh) | 一种放大器输入失调电压的自动校正电路及校正方法 | |
| US20030132872A1 (en) | Tail current node equalization for a variable offset amplifier | |
| EP0315376B1 (en) | Adjustable delay element for digital systems | |
| JPH08213877A (ja) | フィルタ回路調整方法及びフィルタ回路 | |
| CN103346784B (zh) | 一种用于锁相环的匹配型电荷泵电路 | |
| CN109379064A (zh) | 一种电流比较器 | |
| US6150884A (en) | Multistage amplifier circuit with improved nested transconductance capacitance compensation | |
| CN110601663B (zh) | 具有电流反馈放大器特性的高速电压反馈放大器 | |
| TWI477067B (zh) | 差動放大器及其控制方法 | |
| CN112383353B (zh) | 一种信号丢失检测电路 | |
| CN111030645A (zh) | 一种数字控制宽范围时钟占空比调整系统 | |
| KR20030086112A (ko) | 클로즈드 루프 연산증폭기의 ｄｃ 오프셋 보상회로 및ｄｃ 오프셋 보상방법 | |
| CN107171650B (zh) | 可变增益放大电路 | |
| WO2002056558A9 (en) | Active filter circuit with dynamically modifiable internal gain | |
| CN206790445U (zh) | 失调电压消除电路 | |
| CN102130681B (zh) | 一种差分锁相环 | |
| CN111835293B (zh) | 多跨阻恒定带宽超低噪声tia | |
| Cheng et al. | Design of current mode operational amplifier with differential-input and differential-output | |
| RU2626667C1 (ru) | Многоканальный быстродействующий операционный усилитель | |
| CN110460338B (zh) | 一种采样保持电路 | |
| JP2020010202A (ja) | トランスインピーダンス増幅回路 | |
| JP2020010203A (ja) | トランスインピーダンス増幅回路 | |
| CN112953536B (zh) | 具有校准电路的可调增益动态放大装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Unit 102, 1742 Gangzhong Road, Xiamen area, China (Fujian) pilot Free Trade Zone, Xiamen, Fujian 361000 Applicant after: XIAMEN EOCHIP SEMICONDUCTOR TECHNOLOGY Co.,Ltd. Address before: Unit 205, 1702 Gangzhong Road, Xiamen Section, Xiamen Free Trade Pilot Area, Fujian Province, 361011 Applicant before: QIANDU XINTONG (XIAMEN) MICROELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |