CN114489214A

CN114489214A - 一种可降低输入输出电压差的电路结构

Info

Publication number: CN114489214A
Application number: CN202210308676.1A
Authority: CN
Inventors: 不公告发明人
Original assignee: Suzhou Baker Microelectronics Co Ltd
Current assignee: Suzhou Baker Microelectronics Co Ltd
Priority date: 2022-03-28
Filing date: 2022-03-28
Publication date: 2022-05-13
Anticipated expiration: 2042-03-28
Also published as: CN114489214B

Abstract

本申请包括一种可降低输入输出电压差的电路结构，具体涉及电池供电技术领域。在该电路结构中，目标运算放大器的同相输入端接入参考电压；目标开关管的源极依次通过第一分压电阻以及第二分压电阻接地；目标运算放大器的输出端连接至目标开关管的栅极；电压选择电路与接入电压端连接；电压选择电路的第一端与第一开关管的栅极连接；第一开关管的漏极与接入电压端连接；第一开关管的源极与目标开关管的漏极连接；电压选择电路的第二端与第二开关管的栅极连接；第二开关管的源极与接入电压端连接；第二开关管的漏极与目标开关管的漏极连接。上述电路提高目标开关管源极连接的输出电压端的输出电压值，提高了低压差线性稳压电路结构的供电可靠性。

Description

一种可降低输入输出电压差的电路结构

技术领域

本发明涉及电池供电技术领域，具体涉及一种可降低输入输出电压差的电路结构。

背景技术

低压差线性稳压电路，或称LDO电路，是本领域常见的供电电路，该低压差线性稳压电路可作为电池供电电路，利用电池作为电源为负载供电，也可作为电源芯片内部的供电电路，为电源芯片内部其他电路模块进行供电。

常见的LDO电路结构如图1所示，正常工作时，将NMOS型LDO供电电路的MOS管M0设计为工作在压控电流源状态，因此，MOS管M0的源极电压为V_out0，栅极电压为V_out0+V_GS0，V_IN0-V_out0=V_DG0+V_GS0；为了提高应用该NMOS型LDO供电电路的电池供电电路或者电源芯片的应用范围，需要将NMOS型LDO供电电路的输入电压范围设计较宽，故此时，为了确保当输入电压较高时，电路能正常工作，可将图1中的MOS管M0的V_DG0设计为高耐压值，即将M0设计为耐高压的N型MOS管。

但当M0为耐高压的N型MOS管时，M0的开启电压较大，当输入电压V_IN0降到输出电压V_out0附近或者更低时，输出电压V_out0远低于V_IN0，从而无法为后端负载进行供电。

发明内容

本申请实施例提供一种可降低输入输出电压差的电路结构，所述电路结构包括目标开关管、第一分压电阻、第二分压电阻、目标运算放大器以及电压选择电路；

所述目标运算放大器的同相输入端接入参考电压；

所述目标开关管的源极依次通过所述第一分压电阻以及所述第二分压电阻接地；所述目标开关管为隔离低阈值的MOS管；

所述目标运算放大器的输出端连接至所述目标开关管的栅极；

所述电压选择电路与接入电压端连接；

所述电压选择电路的第一端与第一开关管的栅极连接；所述第一开关管的漏极与所述接入电压端连接；所述第一开关管的源极与所述目标开关管的漏极连接；

所述电压选择电路的第二端与第二开关管的栅极连接；所述第二开关管的源极与所述接入电压端连接；所述第二开关管的漏极与所述目标开关管的漏极连接；

所述电压选择电路用于根据所述接入电压端的电压值，控制所述第一端以及第二端的输出电压值。

在一种可能的实现方式中，所述第一开关管为NMOS管；所述第二开关管为PMOS管；

所述第一开关管以及所述第二开关管为耐高压的MOS管。

在一种可能的实现方式中，所述目标开关管的背栅与源极相连；所述目标开关管的漏极与隔离岛相连。

在一种可能的实现方式中，所述电路结构中还包括目标稳压二极管；所述目标开关管的栅极通过目标稳压二极管与该目标开关管的漏极连接。

在一种可能的实现方式中，所述电压选择电路包括第一电流源、第一可控电流源、第一稳压二极管、第一电阻以及第二电阻；

所述接入电压端通过第一电阻以及第一电流源接地；

所述接入电压端通过第一可控电流源、第一稳压二极管以及第二电阻接地；

所述接入电压端通过第一可控电流源连接至所述第一开关管的栅极；

所述第一可控电流源的控制端连接至所述第一电阻的两端。

在一种可能的实现方式中，所述电压选择电路中还包括第二可控电流源、第三电阻、第三可控电流源、第四可控电流源、第四电阻、第二电流源以及第二稳压二极管；

所述接入电压端还依次通过第三电阻以及第二可控电流源接地；所述第二可控电流源的控制端连接至所述第二电阻的两端；

所述接入电压端还依次通过第四可控电流源以及第三可控电流源接地；

所述电压选择电路的偏置电压端还通过第二电流源以及第四电阻接地；

所述第三可控电流源的控制端分别与所述第四电阻的两端连接；

所述接入电压端还通过所述第二稳压二极管连接至所述第二开关管的栅极；

所述接入电压端还通过所述第四可控电流源与所述第二开关管的栅极连接。

在一种可能的实现方式中，所述接入电压端还通过第五电阻与所述第二开关管的栅极连接。

在一种可能的实现方式中，所述第一电流源与所述第二电流源的电流大小相同。

在一种可能的实现方式中，所述第一可控电流源、第二可控电流源、以及第三可控电流源的电流比例系数为1，所述第四可控电流源的电流比例系数为N，且N＞1。

本申请提供的技术方案可以包括以下有益效果：

在可降低输入输出电压差的电路结构中，目标开关管为具有隔离低阈值特性的MOS管，该目标开关管的栅源极电压差较小，因此在目标开关管、第一分压电阻、第二分压电阻以及目标运算放大器所构成的结构中，目标开关管的源极所连接的输出电压端的输出电压值更接近于目标开关管的栅极所接收到的电压值；并且，由于在本申请示出的电路结构中还分别存在第一开关管与第二开关管，当电压选择电路检测到接入电压端的电压值较大时，可以控制第一开关管的栅极电压从而使得第一开关管导通，以将第一开关管的源极上的电压值传输至目标开关管上，避免高电压损坏隔离低阈值特性的目标开关管；而当电压选择电路检测到接入电压端的电压值较小时，可以控制第二开关管的栅极电压从而使得第二开关管完全导通，以将接入电压端的电压值通过第二开关管传输至目标开关管的漏极，从而使得在输入电压较低的情况下，尽可能地提高目标开关管源极连接的输出电压端的输出电压值，提高了低压差线性稳压电路结构的供电可靠性；

当通过上述可降低输入输出电压差的电路结构作为电池供电电路时，当作为电源的电池电压慢慢下降后，该可降低输入输出电压差的高压电路可以降低输入电压与输出电压之间的压差，在不改变电池供电电路应用范围的同时，使得在低输入电压的时候可以提供相对较高的输出电压，从而更有效的利用电池电量，实现电池供电电路更长的工作时间；

当通过上述可降低输入输出电压差的电路结构作为电源芯片内部的供电电路时，当电源芯片供电电压不稳定时，该可降低输入输出电压差的电路可以降低输入电压与输出电压之间的压差，在不改变电源芯片应用范围的同时，使得在低输入电压的时候可以提供相对较高的输出电压，因此电源芯片可以在更低的输入电压下工作，从而进一步扩大电源芯片的应用范围，提高电源芯片工作的可靠性；

当通过上述可降低输入输出电压差的电路结构作为电源芯片内部的供电电路时，当电源芯片处于低电压启动阶段时，该可降低输入输出电压差的高压电路可以降低输入电压与输出电压之间的压差，在不改变电源芯片应用范围的同时，使得在低输入电压的时候可以提供相对较高的输出电压，从而电源芯片可实现低电压启动，高电压工作的工作模式。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是常见的低压差线性稳压电路的结构示意图。

图2是根据本申请一个示例性实施例示出的一种可降低输入输出电压差的电路结构的结构示意图。

图3是根据本申请一个示例性实施例示出的一种可降低输入输出电压差的电路结构的结构示意图。

图4示出了本申请实施例涉及的第一简化电路的结构示意图。

图5示出了本申请实施例涉及的第二简化电路的结构示意图。

具体实施方式

下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请实施例的描述中，术语“对应”可表示两者之间具有直接对应或间接对应的关系，也可以表示两者之间具有关联关系，也可以是指示与被指示、配置与被配置等关系。

图2是根据本申请一个示例性实施例示出的一种可降低输入输出电压差的电路结构的结构示意图。如图2所示，该电路结构包括目标开关管M15、第一分压电阻Ra、第二分压电阻Rb、目标运算放大器以及电压选择电路；

该目标运算放大器的同相输入端接入参考电压V_REF；

该目标开关管的源极依次通过该第一分压电阻Ra以及该第二分压电阻Rb接地；该目标开关管为隔离低阈值的MOS管。

在一种可能的实现方式中，该目标开关管的背栅与源极相连；该目标开关管的漏极与隔离岛iso相连，此时目标开关管在本申请所示的电路结构中为隔离低阈值的N型MOS管。

该目标运算放大器的输出端连接至该目标开关管M15的栅极；

该电压选择电路与接入电压端V_IN连接；

该电压选择电路的第一端与第一开关管M1的栅极连接；该第一开关管M1的漏极与该接入电压端V_IN连接；该第一开关管M1的源极与该目标开关管M15的漏极连接；

该电压选择电路的第二端与第二开关管M2的栅极连接；该第二开关管M2的源极与该接入电压端V_IN连接；该第二开关管M2的漏极与该目标开关管M15的漏极连接；

该电压选择电路用于根据该接入电压端的电压值，控制该第一端以及第二端的输出电压值。

在一种可能的实现方式中，该第一开关管为NMOS管，该第二开关管为PMOS管；该第一开关管与第二开关管为耐高压的MOS管。

在一种可能的实现方式中，该电路结构中还包括第一电容C1，目标开关管M15的栅极通过第一电容接地。

以下对本申请实施例所涉及的电路结构的电路原理进行解释说明。

由运算放大器的虚短虚断特性可得：

，因此，可得输出电压V_out为：

。

一方面，当V_IN的电压大于电压选择电路的目标阈值时，此时电压选择电路控制第一端输出的电压值V₁，使第一开关管导通，此时第一开关管上的源极上的电压则为V₁-V_GS1（V_GS1为第一开关管的栅极电压与源极电压之差）；因此目标开关管M15的漏极上的电压也为V₁-V_GS1；而由于目标开关管M15为隔离低阈值的N型MOS管，因此M15的开启电压V_TH15近似为0，且以V_out的输出电压值为4V举例，当电路达到最终稳态时，目标开关管M15上的栅极电压V_G15=V_out=4V，而又由于第一开关管上的源极电压V_S1为V₁-V_GS1，由于M1为耐高压的N型MOS开关管，因此其漏极和栅极的电压差V_DG1可以很大，故其可承受V_IN的高电压，同时，因为目标开关管M15的漏极电压被钳位在V₁-V_GS1，所以目标开关管M15的漏极与栅极之间的电压差V_DG15为V₁-4-V_GS1，因此当设计电压选择电路时，控制在检测到V_IN的电压大于目标阈值时第一端输出的电压值（以此时第一端输出的电压值为7V举例），此时目标开关管M15漏极与栅极之间的电压差V_DG15为3-V_GS1，小于其一般耐压值5V，因此此时该可降低输入输出电压差的电路结构即等效为普通NMOS型LDO供电电路，且该供电电路可以承受高输入电压。

另一方面，当V_IN的电压小于电压选择电路的目标阈值时，此时电压选择电路控制第二端输出的电压值V₂，使第二开关管处于完全导通状态，此时第二开关管M2可以被看作一个小电阻，因此，此时可降低输入输出电压差的电路结构也可以等效为普通NMOS型LDO供电电路；

特别地，当接入电压端V_IN的电压降低至输出电压V_out附近或者更低时，V_G15被拉到其能达到的最大值V_IN，输出电压V_out稳定在V_IN-V_GS15（V_GS15为目标开关管M15的栅极与源极之间的电压差），而由于目标开关管M15为隔离低阈值的N型MOS管，故目标开关管M15的开启电压V_TH15近似为0，因此正常工作时,目标开关管M15的栅极与源极之间的电压差V_GS15也近似为0。同时，由于第二开关管M2处于完全导通状态，从而使得第二开关管M2的源极电压V_S2=第二开关管的漏极电压V_D2=目标开关管的漏极电压V_D15=V_IN，因此目标开关管M15的漏极与栅极之间的电压差V_DG15近似为0，符合设计要求，且此时通过上述电路结构，可以使得在接入电压端V_IN的电压低于电压选择电路的目标阈值时，将输出电压V_out近似等于接入电压端V_IN的电压，从而降低了V_IN与V_out之间的电压差，即输入输出电压差。

因此，通过上述电路结构，即可以使当接入电压端V_IN的电压较高时，电路可承受高电压，当接入电压端V_IN的电压较低时，输出电压V_out近似等于接入电压端V_IN的电压，从而实现一种在输入高电压情况下可以正常工作、且在输入低电压情况下可以降低输入输出电压差的电路结构。

在一种可能的实现方式中，该电路结构中还包括目标稳压二极管D3，目标开关管M15的栅极通过目标稳压二极管D3与该目标开关管的漏极连接，从而保护隔离低阈值的目标开关管M15，以确保目标开关管M15的漏极和栅极的电压差不超过耐压值。

综上所述，在可降低输入输出电压差的电路结构中，目标开关管为具有隔离低阈值特性的MOS管，该目标开关管的栅源极电压差较小，因此在目标开关管、第一分压电阻、第二分压电阻以及目标运算放大器所构成的结构中，目标开关管的源极所连接的输出电压端的输出电压值更接近于目标开关管的栅极所接收到的电压值；并且，由于在本申请示出的电路结构中还分别存在第一开关管与第二开关管，当电压选择电路检测到接入电压端的电压值较大时，可以控制第一开关管的栅极电压从而使得第一开关管导通，以将第一开关管的源极上的电压值传输至目标开关管上，避免高电压损坏隔离低阈值特性的目标开关管；而当电压选择电路检测到接入电压端的电压值较小时，可以控制第二开关管的栅极电压从而使得第二开关管完全导通，以将接入电压端的电压值通过第二开关管传输至目标开关管的漏极，从而使得在输入电压较低的情况下，尽可能地提高目标开关管源极连接的输出电压端的输出电压值，提高了低压差线性稳压电路结构的供电可靠性；

当通过上述可降低输入输出电压差的电路结构作为电池供电电路时，当作为电源的电池电压慢慢下降后，该可降低输入输出电压差的电路可以降低输入电压与输出电压之间的压差，在不改变电池供电电路应用范围的同时，使得在低输入电压的时候可以提供相对较高的输出电压，从而更有效的利用电池电量，实现电池供电电路更长的工作时间；

当通过上述可降低输入输出电压差的电路结构作为电源芯片内部的供电电路时，当电源芯片处于低电压启动阶段时，该可降低输入输出电压差的电路可以降低输入电压与输出电压之间的压差，在不改变电源芯片应用范围的同时，使得在低输入电压的时候可以提供相对较高的输出电压，从而电源芯片可实现低电压启动，高电压工作的工作模式。

图3是根据本申请一个示例性实施例示出的一种可降低输入输出电压差的电路结构的结构示意图。如图3所示，

该电路结构包括目标开关管M15、第一分压电阻Ra、第二分压电阻Rb、目标运算放大器以及电压选择电路；

该目标运算放大器的同相输入端接入参考电压V_REF；

该目标开关管的源极依次通过该第一分压电阻Ra以及该第二分压电阻Rb接地；该目标开关管的背栅与源极相连；该目标开关管的漏极与隔离岛iso相连；

该目标运算放大器的输出端连接至该目标开关管M15的栅极；

该电压选择电路与接入电压端V_IN连接；

该电压选择电路的第二端与第二开关管M2的栅极连接；该第二开关管M2的源极与该接入电压端V_IN连接；该第二开关管M2的漏极与该目标开关管M15的漏极连接。

在本申请实施例的一种可能的实现方式中，该电压选择电路包括第一电流源I1、第一可控电流源G1、第一稳压二极管D1、第一电阻R1以及第二电阻R2；

该接入电压端通过第一电阻R1以及第一电流源I1接地；

该接入电压端通过第一可控电流源G1、第一稳压二极管D1以及第二电阻R2接地；

该接入电压端通过第一可控电流源G1连接至该第一开关管M1的栅极；

该第一可控电流源G1的控制端连接至该第一电阻R1的两端。

此时第一可控电流源G1与第一稳压二极管D1的连接端作为电压选择电路的第一端。

在一种可能的实现方式中，该电压选择电路中还包括第二电容C2，该第一开关管M1的栅极通过该第二电容C2与该第一开关管M1的源极连接。

当通过上述结构实现电压选择电路对第一开关管M1的控制功能时，电压选择电路的目标阈值即为第一稳压二极管D1的反向击穿电压（本申请设计为6V）以及第二电阻R2两端的电压之和，第二电阻R2两端的电压大小由第一电流源I1的电流值和第二电阻R2的阻值决定，可选的，本申请可将该第二电阻R2两端的电压设计为1V。

此时第一电流源I1的电流流过第一电阻R1，此时第一可控电流源G1生成第一电流，此时，由于V_IN>V_D1+V_R2，因此，第一稳压二极管D1被反向击穿，第一电流流过第二电阻R2，因此，耐高压的N型MOS开关管，也就是第一开关管M1的栅极电压V_G1为第一稳压二极管D1的反向击穿电压加上第二电阻R2两端的电压，即为7V，第一开关管M1处于导通状态；

在一种可能的实现方式中，该电压选择电路还包括第二可控电流源G2、第三电阻R3、第三可控电流源G3、第四可控电流源G4、第四电阻R4、第二电流源I2；以及第二稳压二极管D2；

该接入电压端V_IN还依次通过第三电阻R3以及第二可控电流源G2接地；该第二可控电流源G2的控制端连接至该第二电阻R2的两端；

该接入电压端还依次通过第四可控电流源G4以及第三可控电流源G3接地；

该电压选择电路的偏置电压端V_BIAS通过第二电流源I2以及第四电阻R4接地；

该第三可控电流源G3的控制端与该第四电阻R4的两端连接；

该接入电压端还通过该第二稳压二极管连接至该第二开关管的栅极；

该接入电压端V_IN还通过该第四可控电流源G4与该第二开关管M2的栅极连接。

此时第四可控电流源G4与第三可控电流源G3的连接端作为电压选择电路的第二端。

在一种可能的实现方式中，该接入电压端V_IN还通过第五电阻R5与第二开关管M2的栅极连接。在一种可能的实现方式中，该第一电流源I1与该第二电流源I2的电流大小相同。

在一种可能的实现方式中，该第一可控电流源G1、第二可控电流源G2、以及第三可控电流源G3的电流比例系数为1，该第四可控电流源G4的电流比例系数为N，且N＞1，本申请优选为4。

此时，当V_IN>V_D1+V_R2时，第一电流源I1的电流流过第一电阻R1，此时第一可控电流源G1生成第一电流，此时，由于V_IN>V_D1+V_R2，因此，第一稳压二极管D1被反向击穿，第一电流流过第二电阻R2，第二可控电流源G2生成第二电流，且第一电流源I1的电流=第一电流=第二电流=I，第二电流流过第三电阻R3后，第四可控电流源G4生成第四电流，且第四电流大小为4I，同时，第二电流源I2的电流流过第四电阻R4，此时第三可控电流源生成第三电流，第三电流大小为I。

因此，当V_IN>V_D1+V_R2时，第四可控电流源G4生成的第四电流大于第三可控电流源G3生成的第三电流，而由于第四可控电流源G4与第三可控电流源G3串联连接，此时，为了使得第四可控电流源G4与第三可控电流源G3流过的电流大小相等，第二开关管M2（耐高压的P型MOS开关管）的栅极电压被拉高至接近V_IN，故此时，第二开关管M2的栅极电压与源极电压近似相等，第二开关管M2一直处于关断状态，从而使得第一开关管导通的同时，第二开关管处于关断状态。

因此图3中的可降低输入输出电压差的电路结构中与电压选择电路的第一端对应的电路结构可以等效为如图4所示的简化电路图。

请参考图4，其示出了本申请实施例涉及的第一简化电路的结构示意图。

本领域中，NMOS型LDO供电电路的输出电压V_out为4V，以满足大部分负载的供电需求，同时，由于目标开关管M15为隔离低阈值的N型MOS管，因此，M15的开启电压V_TH15近似为0，故此时，当V_IN>V_D1+V_R2（如7V，其中V_D1为第一稳压二极管D1的反向击穿电压，V_R2是第二电阻R2两端的电压），且电路达到最终稳态时，目标开关管栅极电压V_G15=V_out=4V，因此，V_S1=V_D15=V_G1-V_GS1=7-V_GS1（其中，V_S1为第一开关管的源极电压，V_D15为目标开关管的漏极电压，V_G1为第一开关管的栅极电压，V_GS1为第一开关管的栅极电压与源极电压之差），此时，由于第一开关管M1为耐高压的N型MOS开关管，因此其漏极和栅极的电压差V_DG1可以很大，故其可承受V_IN的高电压，同时，因为目标开关管M15的漏极电压被钳位在7-V_GS1，所以，目标开关管M15的漏极与栅极之间的电压差V_DG15为3-V_GS1，小于其一般耐压值5V，因此，此时该可降低输入输出电压差的电路结构即等效为普通NMOS型LDO供电电路，且该电路可以承受高输入电压。

当V_IN<V_D1+V_R2（如7V）时：

第一电流源I1的电流流过第一电阻R1，此时第一可控电流源G1生成第一电流，此时，由于V_IN<V_D1+V_R2，因此，第一稳压二极管D1未被反向击穿，故第一电流不存在电流通路，因此，为了减小第一可控电流源G1中生成的第一电流，第一开关管M1的栅极电压被拉到V_IN；同时，由于第一稳压二极管D1未被反向击穿，第二电阻R2中没有电流流过，故此时，第二可控电流源G2、第三电阻R3和第四可控电流源中均没有流过电流或生成电流；但是，此时第二电流源I2的电流流过第四电阻R4，故第三可控电流源G3生成第三电流，若此时V_IN>V_D2（其中V_D2为第二稳压管的反向击穿电压，约为6V），则第二开关管M2的栅极电压被拉低至V_IN-V_D2，若此时V_IN<V_D2，则第二开关管M2的栅极电压被拉低至0，故此时第二开关管M2的源极和栅极的电压差为6V或者V_IN，大于第二开关管M2的开启电压V_TH2，因此，第二开关管M2完全导通，第一开关管M1的源极电压被拉至接近V_IN，此时，第一开关管M1的栅极和源极的电压差近似为0，第一开关管M1一直处于关断状态，图3中的可降低输入输出电压差的电路结构可以简化为图5中的第二简化电路图结构。

请参考图5，其示出了本申请实施例涉及的第二简化电路的结构示意图。如图5所示，根据上文记载可知，第二开关管M2的源极和栅极的电压差为6V，此时第二开关管M2处于完全导通状态，故第二开关管M2可以看作一个小电阻，因此，此时可降低输入输出电压差的电路结构也可等效为普通NMOS型LDO供电电路；

因此，当V_IN<V_D1+V_R2，特别地，当接入电压端V_IN的电压降到输出电压V_out附近或者更低时，V_G15被拉到其能达到的最大值V_IN，输出电压V_out稳定在V_IN-V_GS15，而由于目标开关管M15为隔离低阈值的N型MOS管，故M15的开启电压V_TH15近似为0，故其正常工作时，V_GS15也近似为0；同时，由于M2处于完全导通状态，从而使得V_S2=V_D2=V_D15=V_IN（其中V_S2为第二开关管M2的源极电压，V_D2为第二开关管的漏极电压），故目标开关管M15的漏极与栅极之间的电压差V_DG15近似为0，符合设计要求，第二简化电路图结构即可使输出电压V_out近似等于接入电压端V_IN的电压。

综上，第一简化电路图结构即可使当接入电压端V_IN的电压较高时，电路可以承受高电压，第二简化电路图结构即可使当接入电压端V_IN的电压较低时，输出电压V_out近似等于接入电压端V_IN的电压，从而得到一种可降低输入输出电压差的高压电路结构。

无论第一简化电路图结构还是第二简化电路图结构，接入电压端V_IN的电压都是通过第一开关管M1或者第二开关管M2与目标开关管M15相连，此时虽然目标开关管M15是隔离低阈值MOS管，但是由于第一开关管M1和者第二开关管M2均为耐高压MOS管，因此，该可降低输入输出电压差的高压电路结构仍能适用于高供电电压应用场合，故本申请提出的可降低输入输出电压差的高压电路结构，在不改变可适应高供电电压应用场合的同时，在接入电压端V_IN的电压降到输出电压V_out附近或者更低时，使输出电压V_out近似等于接入电压端V_IN的电压。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims

1.一种可降低输入输出电压差的电路结构，其特征在于，所述电路结构包括目标开关管、第一分压电阻、第二分压电阻、目标运算放大器以及电压选择电路；

所述目标运算放大器的同相输入端接入参考电压；

所述电压选择电路与接入电压端连接；

2.根据权利要求1所述的电路结构，其特征在于，所述第一开关管为NMOS管；所述第二开关管为PMOS管；

所述第一开关管以及所述第二开关管为耐高压的MOS管。

3.根据权利要求2所述的电路结构，其特征在于，所述目标开关管的背栅与源极相连；所述目标开关管的漏极与隔离岛相连。

4.根据权利要求3所述的电路结构，其特征在于，所述电路结构中还包括目标稳压二极管；所述目标开关管的栅极通过目标稳压二极管与该目标开关管的漏极连接。

5.根据权利要求1至4任一所述的电路结构，其特征在于，所述电压选择电路包括第一电流源、第一可控电流源、第一稳压二极管、第一电阻以及第二电阻；

所述接入电压端通过第一电阻以及第一电流源接地；

所述第一可控电流源的控制端连接至所述第一电阻的两端。

6.根据权利要求5所述的电路结构，其特征在于，所述电压选择电路中还包括第二电容；所述第一开关管的栅极通过所述第二电容与所述第一开关管的源极连接。

7.根据权利要求6所述的电路结构，其特征在于，所述电压选择电路还包括第二可控电流源、第三电阻、第三可控电流源、第四可控电流源、第四电阻、第二电流源以及第二稳压二极管；

所述电压选择电路的偏置电压端通过第二电流源以及第四电阻接地；

所述第三可控电流源的控制端与所述第四电阻的两端连接；

8.根据权利要求7所述的电路结构，其特征在于，所述接入电压端还通过第五电阻与所述第二开关管的栅极连接。

9.根据权利要求8所述的电路结构，其特征在于，所述第一电流源与所述第二电流源的电流大小相同。

10.根据权利要求7所述的电路结构，其特征在于，所述第一可控电流源、第二可控电流源、以及第三可控电流源的电流比例系数为1，所述第四可控电流源的电流比例系数为N，且N＞1。