CN115756057A - 一种瞬态响应增强型ldo线性稳压器 - Google Patents

Abstract

本发明公开了一种瞬态响应增强型LDO线性稳压器，包括误差放大器、超级源随器电路、数字修调频率补偿电路、瞬态响应增强电路、反馈电阻R1、反馈电阻R2以及功率管PM7，其中，误差放大器的负输入端输入基准电压，正输入端连接在反馈电阻R1与反馈电阻R2之间，输出端连接至超级源随器电路；超级源随器电路连接在误差放大器的输出端与功率管PM7的栅极之间；数字修调频率补偿电路的一端连接在误差放大器与超级源随器电路之间，另一端连接在功率管PM7的漏极；瞬态响应增强电路连接在功率管PM7的栅极与漏极之间。本发明利用数字修调技术进行频率补偿，针对不同的负载电流对补偿电阻进行数字修调，提升环路的相位裕度，提高电路稳定性。

Description

一种瞬态响应增强型LDO线性稳压器

技术领域

本发明属于模拟集成电路技术领域，具体涉及一种瞬态响应增强型LDO线性稳压器。

背景技术

低压差线性稳压器(LDO)是电源管理电路中很常见的电路。传统的LDO结构包括误差放大器、功率管、反馈网络和输出电容，LDO采用外接微法级大电容用于快速瞬态响应和频率补偿,实现整体电路的稳定性。

传统的LDO有一个微法级的输出电容，电容的等效电阻(ESR)为LDO环路提供一个左半平面的零点，该零点提高了系统的增益和相位裕度，使系统的稳定性得到保证。在负载电流突然跳变时，传统的LDO的调整管来不及调节，使得输出电压或多或少出现过冲和下冲电压，这便是LDO的瞬态响应过程。某些情况下，调整时间过长，过冲和下冲电压过大会影响整个电路系统的性能。无片外电容LDO去掉了片外的大电容，节省了芯片的面积，但是牺牲了系统的稳定性。

与传统的LDO相比，无片外电容LDO节省了PCB面积和组件的成本。由于缺少片外电容,环路稳定性和瞬态响应被认为是两个最重要的指标。针对不同的应用场景，低压差线性稳压器(LDO)的设计指标也不尽相同。总体上来说，在设备小型化，多功能化的总发展趋势下，电子产品需要不断提高芯片的集成度。片上集成程度愈高，体积愈小，片外元件的数目愈少。这种需求使得无片外电容LDO的研究具有很大的实际应用意义，而对于无片外电容LDO，提升其瞬态响应特性和稳定性就成为关键的技术难题。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种瞬态响应增强型LDO线性稳压器。本发明要解决的技术问题通过以下技术方案实现：

本发明提供了一种瞬态响应增强型LDO线性稳压器，包括误差放大器、超级源随器电路、数字修调频率补偿电路、瞬态响应增强电路、反馈电阻R1、反馈电阻R2以及功率管PM7，其中，

所述功率管PM7的源极连接至电源端，所述反馈电阻R1和所述反馈电阻R2串联在所述功率管PM7的漏极与接地端之间，所述功率管PM7的漏极作为电压输出端；

所述误差放大器的负输入端输入基准电压VREF，正输入端连接在所述反馈电阻R1与所述反馈电阻R2之间，输出端连接至所述超级源随器电路，所述误差放大器用于构成负反馈环路，以使输出电压保持在稳定值；

所述超级源随器电路连接在所述误差放大器的输出端与所述功率管PM7的栅极之间，用于隔离所述误差放大器的输出与所述功率管PM7栅极，控制所述功率管PM7调整输出电流的大小；

所述数字修调频率补偿电路的一端连接在所述误差放大器与所述超级源随器电路之间，另一端连接在所述功率管PM7的漏极，用于利用数字校准电阻trim进行阻值调整，随着负载电流的变化补偿所述负反馈环路的相位裕度，以提高负反馈环路的稳定性；

所述瞬态响应增强电路连接在所述功率管PM7的栅极与漏极之间，用于检测电压输出端的输出电压VOUT随负载的瞬态变化，从而控制所述功率管PM7的栅端进行充放电。

在本发明的一个实施例中，所述误差放大器具体包括PMOS管OP1-PM1、PMOS管OP1-PM2、PMOS管OP1-PM3、PMOS管OP1-PM4、PMOS管OP1-PM5、PMOS管OP1-PM6、NMOS管OP1-NM1、NMOS管OP1-NM2、NMOS管OP1-NM3、NMOS管OP1-NM4、NMOS管OP1-NM5、电阻OP1-R1、电阻OP1-R2和电容OP1-C1，其中，

所述PMOS管OP1-PM1的源极、所述PMOS管OP1-PM2的源极、所述PMOS管OP1-PM3的源极和所述PMOS管OP1-PM6的源极连接电源端VDD，

所述PMOS管OP1-PM1的栅极、所述PMOS管OP1-PM2的栅极、所述PMOS管OP1-PM3的栅极和所述PMOS管OP1-PM6的栅极均连接所述PMOS管OP1-PM1的漏极，所述PMOS管OP1-PM2的漏极连接所述NMOS管OP1-NM2的漏极、所述NMOS管OP1-NM1的栅极和所述NMOS管OP1-NM2的栅极；

所述PMOS管OP1-PM3的漏极连接所述PMOS管OP1-PM4的源极和所述PMOS管OP1-PM5的源极，所述PMOS管OP1-PM4的漏极连接所述NMOS管OP1-NM3的漏极、所述NMOS管OP1-NM3的栅极和所述NMOS管OP1-NM4的栅极；

所述PMOS管OP1-PM5的漏极连接所述NMOS管OP1-NM4的漏极和所述NMOS管OP1-NM5的栅极，所述PMOS管OP1-PM6的漏极连接所述NMOS管OP1-NM5的漏极；

所述电阻OP1-R1连接在所述NMOS管OP1-NM1的源极与接地端之间，所述NMOS管OP1-NM2的源极、所述NMOS管OP1-NM3的源极、所述NMOS管OP1-NM4的源极和所述NMOS管OP1-NM5的源极均连接接地端，所述电阻OP1-R2和所述电容OP1-C1串联在所述PMOS管OP1-PM5的漏极与所述NMOS管OP1-NM5的漏极之间；

所述PMOS管OP1-PM4的栅极作为所述运算放大器的负输入端，所述PMOS管OP1-PM5的栅极作为所述运算放大器的正输入端，所述NMOS管OP1-NM5的漏极作为所述运算放大器的输出端。

在本发明的一个实施例中，所述超级源随器电路包括PMOS管PM1、PMOS管PM2、PMOS管PM3、PMOS管PM4、PMOS管PM5、PMOS管PM6、NMOS管NM1和NMOS管NM2，其中，

所述PMOS管PM1的源极、所述PMOS管PM2的源极、所述PMOS管PM3的源极和所述PMOS管PM5的源极均连接电源端VDD，所述PMOS管PM1的栅极外接偏置电压VB1，所述PMOS管PM1的漏极连接所述PMOS管PM2的漏极、所述NMOS管NM1的漏极、所述NMOS管NM1的栅极以及所述NMOS管NM2的栅极；

所述PMOS管PM2的栅极连接所述PMOS管PM3的漏极、所述PMOS管PM4的源极、所述PMOS管PM5的漏极、所述PMOS管PM6的源极、所述PMOS管PM5的栅极以及所述功率管PM7的栅极；

所述PMOS管PM3的栅极外接偏置电压VB2，所述PMOS管PM4的栅极连接所述误差放大器的输出端和所述数字修调频率补偿电路，所述PMOS管PM4的漏极连接所述NMOS管NM2的漏极以及所述PMOS管PM6的栅极；

所述PMOS管PM6的漏极、所述NMOS管NM1的源极和所述NMOS管NM2的源极均连接接地端GND。

在本发明的一个实施例中，所述数字修调频率补偿电路包括PMOS管PM8、PMOS管PM9、PMOS管PM10、NMOS管NM3、数字修调电阻trim、电容C1、电阻R3和多个数字检测电路，其中，

所述PMOS管PM8的源极和所述PMOS管PM9的源极连接电源端VDD，所述PMOS管PM8的漏极连接所述PMOS管PM8的栅极、所述PMOS管PM10的栅极和所述NMOS管NM3的漏极；

所述PMOS管PM9的栅极连接所述功率管PM7的栅极，所述PMOS管PM9的漏极连接所述PMOS管PM10的源极；

所述NMOS管NM3的源极连接接地端，所述电阻R3连接在所述PMOS管PM10的漏极与接地端之间；

所述数字修调电阻trim和所述电容C1串联在所述PMOS管PM4的栅极与所述电压输出端之间，所述多个数字检测电路的VO端均连接至所述PMOS管PM10的漏极，所述多个数字检测电路的基准电压输入端分别输入固定的基准电压，所述多个数字检测电路的控制端分别连接所述数字修调电阻trim的控制端。

在本发明的一个实施例中，所述数字修调频率补偿电路包括第一数字检测电路、第二数字检测电路、第三数字检测电路、第四数字检测电路和第五数字检测电路，其中，

所述第一数字检测电路、所述第二数字检测电路、所述第三数字检测电路、所述第四数字检测电路和所述第五数字检测电路的VO端均连接至所述PMOS管PM10的漏极；

所述第一数字检测电路的准电压输入端输入固定的基准电压VREF1，所述第一数字检测电路的控制端S1连接所述数字修调电阻trim的第一控制端S1；

所述第二数字检测电路的准电压输入端输入固定的基准电压VREF2，所述第二数字检测电路的控制端S2连接所述数字修调电阻trim的第二控制端S2；

所述第三数字检测电路的准电压输入端输入固定的基准电压VREF3，所述第三数字检测电路的控制端S3连接所述数字修调电阻trim的第三控制端S3；

所述第四数字检测电路的准电压输入端输入固定的基准电压VREF4，所述第四数字检测电路的控制端S4连接所述数字修调电阻trim的第四控制端S4；

所述第五数字检测电路的准电压输入端输入固定的基准电压VREF5，所述第五数字检测电路的控制端S5连接所述数字修调电阻trim的第五控制端S5。

在本发明的一个实施例中，所述数字检测电路包括PMOS管DET-PM1、PMOS管DET-PM2、NMOS管DET-NM1、NMOS管DET-NM2、NMOS管DET-NM3、反相器INV1和反相器INV2，其中，

所述PMOS管DET-PM1的源极和所述PMOS管DET-PM2的源极均连接电源端，所述PMOS管DET-PM1的栅极连接所述PMOS管DET-PM2的栅极、所述NMOS管DET-NM1的漏极和所述PMOS管DET-PM1的漏极，所述PMOS管DET-PM2的漏极连接至所述NMOS管DET-NM2的漏极，所述反相器INV1和所述反相器INV2串联在所述PMOS管DET-PM2的漏极与所述数字检测电路的控制端之间；

所述NMOS管DET-NM1的源极和所述NMOS管DET-NM2的源极均连接所述NMOS管DET-NM3的漏极，所述NMOS管DET-NM3的栅极连接外接偏置电压Vbias，所述NMOS管DET-NM3的源极连接接地端；

所述NMOS管DET-NM1的栅极连接所述PMOS管PM10的漏极，所述NMOS管DET-NM2的栅极连接外接基准电压。

在本发明的一个实施例中，所述瞬态响应增强电路包括PMOS管PM11、PMOS管PM12、PMOS管PM13、PMOS管PM14、PMOS管PM15、PMOS管PM16、PMOS管PM17、PMOS管PM18、PMOS管PM19、PMOS管PM20、NMOS管NM4、NMOS管NM5、NMOS管NM6、NMOS管NM7、NMOS管NM8、NMOS管NM9、NMOS管NM10、NMOS管NM11、NMOS管NM12、NMOS管NM13、电容C2、电容C3和电阻R4，其中，

所述PMOS管PM11的源极、所述PMOS管PM12的源极、所述PMOS管PM13的源极、所述PMOS管PM14的源极、所述PMOS管PM15的源极、所述PMOS管PM16的源极、所述PMOS管PM17的源极、所述PMOS管PM18的源极、所述PMOS管PM19的源极和所述PMOS管PM20的源极均连接电源端；

所述PMOS管PM11的漏极连接所述NMOS管NM4的漏极、所述PMOS管PM12的栅极和所述NMOS管NM5的栅极，所述PMOS管PM12的漏极连接所述NMOS管NM5的漏极和所述NMOS管NM12的栅极；所述NMOS管NM4的栅极外接偏置电压VB4；

所述PMOS管PM13的栅极外接偏置电压VB3，所述PMOS管PM13的漏极连接所述NMOS管NM6的漏极、所述PMOS管PM14的栅极和所述NMOS管NM7的栅极，所述PMOS管PM14的漏极连接所述NMOS管NM7的漏极和所述PMOS管PM19的栅极；

所述PMOS管PM15的漏极连接所述NMOS管NM8的漏极、所述NMOS管NM8的栅极、所述NMOS管NM9的栅极以及所述NMOS管NM13的栅极，所述PMOS管PM15的栅极连接所述PMOS管PM16的栅极、所述PMOS管PM17的栅极、所述PMOS管PM16的漏极和所述NMOS管NM9的漏极；

所述PMOS管PM17的漏极连接所述NMOS管NM10的漏极、所述NMOS管NM10的栅极、所述NMOS管NM11的栅极以及所述NMOS管NM12的漏极，所述NMOS管NM11的漏极连接所述PMOS管PM20的漏极并同时连接至所述功率管PM7的栅极；

所述PMOS管PM18的漏极连接所述NMOS管NM13的漏极、所述PMOS管PM18的栅极、所述PMOS管PM19的漏极和所述PMOS管PM20的栅极；

所述电容C2和所述电容C3串联在所述PMOS管PM11的栅极与所述NMOS管NM6的栅极之间，所述电容C2和所述电容C3之间的节点连接至所述电压输出端VOUT，所述电阻R4连接在所述NMOS管NM9的源极与接地端之间；

所述NMOS管NM4的源极、所述NMOS管NM5的源极、所述NMOS管NM6的源极、所述NMOS管NM7的源极、所述NMOS管NM8的源极、所述NMOS管NM10的源极、所述NMOS管NM11的源极、所述NMOS管NM12的源极和所述NMOS管NM13的源极均连接接地端。

与现有技术相比，本发明的有益效果在于：

1、传统的LDO有一个微法级的输出电容，电容的等效电阻(ESR)为LDO环路提供一个左半平面的零点，该零点提高了系统的增益和相位裕度，使系统的稳定性得到保证。然而无片外电容LDO去掉了片外的大电容，节省了芯片的面积，但是牺牲了系统的稳定性。因此针对环路的稳定性，本发明提出了一种利用数字修调技术进行频率补偿的技术，针对不同的负载电流对补偿电阻进行数字修调，提升环路的相位裕度，保证其不随负载电流的变化而出现不稳定的现象。同时将功率管的电流采样后注入到超级源随器，使得超级源随器的电流随着负载电流的增加而增加，减小其输出电阻，将环路次极点推到更远的位置，得到更充分的相位裕度。

2、在负载电流突然跳变时，传统的LDO调整管来不及调节，使得输出电压或多或少出现过冲和下冲电压，这便是LDO的瞬态响应过程。某些情况下，调整时间过长，过冲和下冲电压过大会影响整个电路系统的性能，本发明提出了一种快速瞬态响应电路，通过电容耦合检测输出电压随负载电流的变化，利用Widlar电流源对功率管栅极进行相应的充电或放电，有效减小过冲电压和下冲电压，避免了调整时间过慢。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的一种瞬态响应增强型LDO线性稳压器的模块示意图；

图2是本发明实施例提供的一种瞬态响应增强型LDO线性稳压器的电路结构示意图；

图3是本发明实施例提供的一种运算放大器的电路图；

图4是本发明实施例提供的一种数字检测电路的电路图；

图5是本发明实施例提供的一种数字修调电阻的电路图；

图6a至图6f是本发明实施例的瞬态响应增强型LDO线性稳压器的环路相位裕度随负载变化的测试结果图；

图7是本发明实施例的瞬态响应增强型LDO线性稳压器的负载瞬态响应仿真测试图。

具体实施方式

为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种瞬态响应增强型LDO线性稳压器进行详细说明。

有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。

实施例一

本发明实施例提出了一种利用数字修调技术进行频率补偿的瞬态响应增强型LDO线性稳压器，请参见图1，图1是本发明实施例提供的一种瞬态响应增强型LDO线性稳压器的模块示意图。该瞬态响应增强型LDO线性稳压器包括误差放大器、超级源随器电路、数字修调频率补偿电路、瞬态响应增强电路、反馈电阻R1、反馈电阻R2以及功率管PM7，其中，功率管PM7的源极连接至电源端，反馈电阻R1和反馈电阻R2串联在功率管PM7的漏极与接地端之间，功率管PM7的漏极作为电压输出端；误差放大器的负输入端输入基准电压VREF，正输入端连接在反馈电阻R1与反馈电阻R2之间，输出端连接至超级源随器电路，误差放大器用于构成负反馈环路，以使输出电压保持在稳定值；超级源随器电路连接在误差放大器的输出端与功率管PM7的栅极之间，用于隔离误差放大器的输出与功率管PM7栅极，控制功率管PM7调整输出电流的大小，使得LDO线性稳压器的负载响应速度增强，有效减小其过冲电压和下冲电压。

数字修调频率补偿电路的一端连接在误差放大器与超级源随器电路之间，另一端连接在功率管PM7的漏极，用于利用数字校准电阻trim进行阻值调整，随着负载电流的变化补偿负反馈环路的相位裕度，以提高负反馈环路的稳定性；瞬态响应增强电路连接在功率管PM7的栅极与漏极之间，用于检测电压输出端的输出电压VOUT随负载的瞬态变化，从而控制功率管PM7的栅端进行充放电。

进一步地，请参见图3，图3是本发明实施例提供的一种运算放大器的电路图。本实施例的误差放大器具体包括PMOS管OP1-PM1、PMOS管OP1-PM2、PMOS管OP1-PM3、PMOS管OP1-PM4、PMOS管OP1-PM5、PMOS管OP1-PM6、NMOS管OP1-NM1、NMOS管OP1-NM2、NMOS管OP1-NM3、NMOS管OP1-NM4、NMOS管OP1-NM5、电阻OP1-R1、电阻OP1-R2和电容OP1-C1。

PMOS管OP1-PM1的源极、PMOS管OP1-PM2的源极、PMOS管OP1-PM3的源极和PMOS管OP1-PM6的源极连接电源端VDD，PMOS管OP1-PM1的栅极、PMOS管OP1-PM2的栅极、PMOS管OP1-PM3的栅极和PMOS管OP1-PM6的栅极均连接PMOS管OP1-PM1的漏极，PMOS管OP1-PM2的漏极连接NMOS管OP1-NM2的漏极、NMOS管OP1-NM1的栅极和NMOS管OP1-NM2的栅极。

PMOS管OP1-PM3的漏极连接PMOS管OP1-PM4的源极和PMOS管OP1-PM5的源极，PMOS管OP1-PM4的漏极连接NMOS管OP1-NM3的漏极、NMOS管OP1-NM3的栅极和NMOS管OP1-NM4的栅极；PMOS管OP1-PM5的漏极连接NMOS管OP1-NM4的漏极和NMOS管OP1-NM5的栅极，PMOS管OP1-PM6的漏极连接NMOS管OP1-NM5的漏极；电阻OP1-R1连接在NMOS管OP1-NM1的源极与接地端之间，NMOS管OP1-NM2的源极、NMOS管OP1-NM3的源极、NMOS管OP1-NM4的源极和NMOS管OP1-NM5的源极均连接接地端，电阻OP1-R2和电容OP1-C1串联在PMOS管OP1-PM5的漏极与NMOS管OP1-NM5的漏极之间；PMOS管OP1-PM4的栅极作为运算放大器的负输入端，PMOS管OP1-PM5的栅极作为运算放大器的正输入端，NMOS管OP1-NM5的漏极作为运算放大器的输出端。

进一步地，请参见图2，图2是本发明实施例提供的一种瞬态响应增强型LDO线性稳压器的电路结构示意图。超级源随器电路包括PMOS管PM1、PMOS管PM2、PMOS管PM3、PMOS管PM4、PMOS管PM5、PMOS管PM6、NMOS管NM1和NMOS管NM2。

PMOS管PM1的源极、PMOS管PM2的源极、PMOS管PM3的源极和PMOS管PM5的源极均连接电源端VDD，PMOS管PM1的栅极外接偏置电压VB1，PMOS管PM1的漏极连接PMOS管PM2的漏极、NMOS管NM1的漏极、NMOS管NM1的栅极以及NMOS管NM2的栅极；PMOS管PM2的栅极连接PMOS管PM3的漏极、PMOS管PM4的源极、PMOS管PM5的漏极、PMOS管PM6的源极、PMOS管PM5的栅极以及功率管PM7的栅极。

PMOS管PM3的栅极外接偏置电压VB2，PMOS管PM4的栅极连接误差放大器的输出端和数字修调频率补偿电路，PMOS管PM4的漏极连接NMOS管NM2的漏极以及PMOS管PM6的栅极；PMOS管PM6的漏极、NMOS管NM1的源极和NMOS管NM2的源极均连接接地端GND。

本实施例的数字修调频率补偿电路包括PMOS管PM8、PMOS管PM9、PMOS管PM10、NMOS管NM3、数字修调电阻trim、电容C1、电阻R3和多个数字检测电路。PMOS管PM8的源极和PMOS管PM9的源极连接电源端VDD，PMOS管PM8的漏极连接PMOS管PM8的栅极、PMOS管PM10的栅极和NMOS管NM3的漏极。

PMOS管PM9的栅极连接功率管PM7的栅极，PMOS管PM9的漏极连接PMOS管PM10的源极；NMOS管NM3的源极连接接地端，电阻R3连接在PMOS管PM10的漏极与接地端之间；数字修调电阻trim和电容C1串联在PMOS管PM4的栅极与电压输出端之间，多个数字检测电路的VO端均连接至PMOS管PM10的漏极，多个数字检测电路的基准电压输入端分别输入固定的基准电压，多个数字检测电路的控制端分别连接数字修调电阻trim的控制端。

具体地，本实施例的数字修调频率补偿电路包括第一数字检测电路、第二数字检测电路、第三数字检测电路、第四数字检测电路和第五数字检测电路，其中，第一数字检测电路、第二数字检测电路、第三数字检测电路、第四数字检测电路和第五数字检测电路的VO端均连接至PMOS管PM10的漏极；第一数字检测电路的准电压输入端输入固定的基准电压VREF1，第一数字检测电路的控制端S1连接数字修调电阻trim的第一控制端S1；第二数字检测电路的准电压输入端输入固定的基准电压VREF2，第二数字检测电路的控制端S2连接数字修调电阻trim的第二控制端S2；第三数字检测电路的准电压输入端输入固定的基准电压VREF3，第三数字检测电路的控制端S3连接数字修调电阻trim的第三控制端S3；第四数字检测电路的准电压输入端输入固定的基准电压VREF4，第四数字检测电路的控制端S4连接数字修调电阻trim的第四控制端S4；第五数字检测电路的准电压输入端输入固定的基准电压VREF5，第五数字检测电路的控制端S5连接数字修调电阻trim的第五控制端S5。其中，本实施例的数字修调电阻trim的具体电路如图5所示。

请参见图4，图4是本发明实施例提供的一种数字检测电路的电路图，本实施例的数字检测电路包括PMOS管DET-PM1、PMOS管DET-PM2、NMOS管DET-NM1、NMOS管DET-NM2、NMOS管DET-NM3、反相器INV1和反相器INV2。

PMOS管DET-PM1的源极和PMOS管DET-PM2的源极均连接电源端，PMOS管DET-PM1的栅极连接PMOS管DET-PM2的栅极、NMOS管DET-NM1的漏极和PMOS管DET-PM1的漏极，PMOS管DET-PM2的漏极连接至NMOS管DET-NM2的漏极，反相器INV1和反相器INV2串联在PMOS管DET-PM2的漏极与数字检测电路的控制端之间；NMOS管DET-NM1的源极和NMOS管DET-NM2的源极均连接NMOS管DET-NM3的漏极，NMOS管DET-NM3的栅极连接外接偏置电压Vbias，NMOS管DET-NM3的源极连接接地端；NMOS管DET-NM1的栅极连接PMOS管PM10的漏极，NMOS管DET-NM2的栅极连接外接基准电压。

继续参见图2，本实施例的瞬态响应增强电路包括PMOS管PM11、PMOS管PM12、PMOS管PM13、PMOS管PM14、PMOS管PM15、PMOS管PM16、PMOS管PM17、PMOS管PM18、PMOS管PM19、PMOS管PM20、NMOS管NM4、NMOS管NM5、NMOS管NM6、NMOS管NM7、NMOS管NM8、NMOS管NM9、NMOS管NM10、NMOS管NM11、NMOS管NM12、NMOS管NM13、电容C2、电容C3和电阻R4。

PMOS管PM11的源极、PMOS管PM12的源极、PMOS管PM13的源极、PMOS管PM14的源极、PMOS管PM15的源极、PMOS管PM16的源极、PMOS管PM17的源极、PMOS管PM18的源极、PMOS管PM19的源极和PMOS管PM20的源极均连接电源端；PMOS管PM11的漏极连接NMOS管NM4的漏极、PMOS管PM12的栅极和NMOS管NM5的栅极，PMOS管PM12的漏极连接NMOS管NM5的漏极和NMOS管NM12的栅极；NMOS管NM4的栅极外接偏置电压VB4。

PMOS管PM13的栅极外接偏置电压VB3，PMOS管PM13的漏极连接NMOS管NM6的漏极、PMOS管PM14的栅极和NMOS管NM7的栅极，PMOS管PM14的漏极连接NMOS管NM7的漏极和PMOS管PM19的栅极；PMOS管PM15的漏极连接NMOS管NM8的漏极、NMOS管NM8的栅极、NMOS管NM9的栅极以及NMOS管NM13的栅极，PMOS管PM15的栅极连接PMOS管PM16的栅极、PMOS管PM17的栅极、PMOS管PM16的漏极和NMOS管NM9的漏极；PMOS管PM17的漏极连接NMOS管NM10的漏极、NMOS管NM10的栅极、NMOS管NM11的栅极以及NMOS管NM12的漏极，NMOS管NM11的漏极连接PMOS管PM20的漏极并同时连接至所述功率管PM7的栅极。

PMOS管PM18的漏极连接NMOS管NM13的漏极、PMOS管PM18的栅极、PMOS管PM19的漏极和PMOS管PM20的栅极；电容C2和电容C3串联在PMOS管PM11的栅极与NMOS管NM6的栅极之间，电容C2和电容C3之间的节点连接至电压输出端VOUT，电阻R4连接在NMOS管NM9的源极与接地端之间；NMOS管NM4的源极、NMOS管NM5的源极、NMOS管NM6的源极、NMOS管NM7的源极、NMOS管NM8的源极、NMOS管NM10的源极、NMOS管NM11的源极、NMOS管NM12的源极和NMOS管NM13的源极均连接接地端。

具体地，本实施例的误差放大器的负输入端输入基准电压VREF，正输入端连接在反馈电阻R1与反馈电阻R2之间，以输入反馈电压VFB，输出端连接至超级源随器电路，误差放大器用于构成负反馈环路，以输出电压保持在稳定值。误差放大器OP1的输出电压经过超级源随器电路后接在功率管PM7的栅极Vgate端，其目的是通过用带隙基准电压VREF和反馈电压VFB来控制功率管PM7调整输出电流的大小，使系统的输出电压VOUT保持在稳定值：

数字修调频率补偿电路包括五个数字检测电路模块，VREF1-VREF5由带隙基准电压源进行电阻分压提供，将功率管的输出电流经过电流镜镜像后流过电阻R3，得到稳定的电压VO，不同的负载电流会产生相对应的电压VO，将电压VO输入到并联的五个数字检测电路中，分别得到数字码S1、S2、S3、S4和S5，利用数字码控制数字修调电阻trim，当负载电流减小时，功率管PM7的输入电阻变小，使得环路的主极点变大，相位裕度降低，电压VO增加，输出数字码变化，使得数字校准电阻的阻值增加，产生的左半平面零点可以达到跟踪补偿的作用，保证环路不随负载电流的变化而出现不稳定的现象。

所述瞬态响应增强电路通过电容耦合的方式，检测输出电压VOUT随负载的瞬态变化，经过反相器的驱动后产生数字码vcont1和vcont2，控制由PMOS管PM15、PMOS管PM16、NMOS管NM8、NMOS管NM9共同组成的Widlar电流源对功率管PM7的栅端进行充放电，使得LDO线性稳压器的负载响应速度增强，有效减小了过充电压和下充电压。

当负载由轻载变为重载时，输出电压产生低于LDO稳定值的下冲电压，使得PMOS管PM11导通，vcont1由高电平变为低电平，使得NMOS管NM12关断，Widlar电流源通过镜像由NMOS管NM11为功率管PM7的栅端Vgate提供放电通路，快速拉低Vgate端的电压，通过功率管PM7的电流增大，使得输出电压快速上升恢复到正常状态。

当负载由重载变为轻载时，输出电压产生高于LDO稳定值的过充电压，使得NMOS管NM6导通，vcont2由低电平变为高电平，使得PMOS管PM19关断，Widlar电流源通过镜像由PMOS管PM20为功率管PM7的栅端Vgate提供充电通路，快速拉高Vgate端的电压，通过功率管PM7的电流减小，使得输出电压快速下降恢复到正常状态。

输出电压恢复正常时，NMOS管NM12与PMOS管PM19均导通，使得Vgate栅端的充放电电流为零，瞬态增强电路不对LDO线性稳压器主电路产生影响。

请参见图6a至图6f，图6a至图6f是本发明实施例的瞬态响应增强型LDO线性稳压器的相位裕度随负载变化的测试结果图，其中，横坐标表示频率，纵坐标左侧表示环路增益(deg)，右侧是环路增益(dB)，图中表示的是环路增益(deg)与环路增益(dB)与频率的关系，本实施例选取了6个负载电流的典型值：1mA、10mA、20mA、30mA、40mA、50mA，从图中可以看出，在以上不同负载电流的条件下，环路的相位裕度分别为：83.57°、84.81°、85.61°、86.56°、87.64°、89.06°，均大于60°的基本要求，说明经过电阻修调以后环路稳定性得到了提升。

进一步地，请参见图7，图7是本发明实施例的瞬态响应增强型LDO线性稳压器的负载瞬态响应仿真测试图。可以看出，当负载电流由50mA调整到0mA时，不加瞬态增强电路有一个25mA的过充电压，而本发明实施例的瞬态增强电路对其进行了改进，降为了仅有不到7mA的过充电压。

本发明提出了一种利用数字修调技术进行频率补偿的技术，针对不同的负载电流对补偿电阻进行数字修调，提升环路的相位裕度，保证其不随负载电流的变化而出现不稳定的现象。在负载电流突然跳变时，LDO的调整管来不及调节，使得输出电压或多或少出现过冲和下冲电压，这便是LDO的瞬态响应过程。某些情况下，调整时间过长，过冲和下冲电压过大会影响整个电路系统的性能，本发明设计了快速瞬态响应电路，通过电容耦合检测输出电压随负载电流的变化，利用Widlar电流源对功率管栅极进行相应的充电或放电，有效减小过冲电压和下冲电压，避免了调整时间过慢。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种瞬态响应增强型LDO线性稳压器，其特征在于，包括误差放大器、超级源随器电路、数字修调频率补偿电路、瞬态响应增强电路、反馈电阻R1、反馈电阻R2以及功率管PM7，其中，

所述功率管PM7的源极连接至电源端，所述反馈电阻R1和所述反馈电阻R2串联在所述功率管PM7的漏极与接地端之间，所述功率管PM7的漏极作为电压输出端；

所述误差放大器的负输入端输入基准电压VREF，正输入端连接在所述反馈电阻R1与所述反馈电阻R2之间，输出端连接至所述超级源随器电路，所述误差放大器用于构成负反馈环路，以使输出电压保持在稳定值；

所述超级源随器电路连接在所述误差放大器的输出端与所述功率管PM7的栅极之间，用于隔离所述误差放大器的输出与所述功率管PM7栅极，控制所述功率管PM7调整输出电流的大小；

所述数字修调频率补偿电路的一端连接在所述误差放大器与所述超级源随器电路之间，另一端连接在所述功率管PM7的漏极，用于利用数字校准电阻trim进行阻值调整，随着负载电流的变化补偿所述负反馈环路的相位裕度，以提高负反馈环路的稳定性；

所述瞬态响应增强电路连接在所述功率管PM7的栅极与漏极之间，用于检测电压输出端的输出电压VOUT随负载的瞬态变化，从而控制所述功率管PM7的栅端进行充放电。

2.根据权利要求1所述的瞬态响应增强型LDO线性稳压器，其特征在于，所述误差放大器具体包括PMOS管OP1-PM1、PMOS管OP1-PM2、PMOS管OP1-PM3、PMOS管OP1-PM4、PMOS管OP1-PM5、PMOS管OP1-PM6、NMOS管OP1-NM1、NMOS管OP1-NM2、NMOS管OP1-NM3、NMOS管OP1-NM4、NMOS管OP1-NM5、电阻OP1-R1、电阻OP1-R2和电容OP1-C1，其中，

所述PMOS管OP1-PM1的源极、所述PMOS管OP1-PM2的源极、所述PMOS管OP1-PM3的源极和所述PMOS管OP1-PM6的源极连接电源端VDD，

所述PMOS管OP1-PM1的栅极、所述PMOS管OP1-PM2的栅极、所述PMOS管OP1-PM3的栅极和所述PMOS管OP1-PM6的栅极均连接所述PMOS管OP1-PM1的漏极，所述PMOS管OP1-PM2的漏极连接所述NMOS管OP1-NM2的漏极、所述NMOS管OP1-NM1的栅极和所述NMOS管OP1-NM2的栅极；

所述PMOS管OP1-PM3的漏极连接所述PMOS管OP1-PM4的源极和所述PMOS管OP1-PM5的源极，所述PMOS管OP1-PM4的漏极连接所述NMOS管OP1-NM3的漏极、所述NMOS管OP1-NM3的栅极和所述NMOS管OP1-NM4的栅极；

所述PMOS管OP1-PM5的漏极连接所述NMOS管OP1-NM4的漏极和所述NMOS管OP1-NM5的栅极，所述PMOS管OP1-PM6的漏极连接所述NMOS管OP1-NM5的漏极；

所述电阻OP1-R1连接在所述NMOS管OP1-NM1的源极与接地端之间，所述NMOS管OP1-NM2的源极、所述NMOS管OP1-NM3的源极、所述NMOS管OP1-NM4的源极和所述NMOS管OP1-NM5的源极均连接接地端，所述电阻OP1-R2和所述电容OP1-C1串联在所述PMOS管OP1-PM5的漏极与所述NMOS管OP1-NM5的漏极之间；

所述PMOS管OP1-PM4的栅极作为所述运算放大器的负输入端，所述PMOS管OP1-PM5的栅极作为所述运算放大器的正输入端，所述NMOS管OP1-NM5的漏极作为所述运算放大器的输出端。

3.根据权利要求1所述的瞬态响应增强型LDO线性稳压器，其特征在于，所述超级源随器电路包括PMOS管PM1、PMOS管PM2、PMOS管PM3、PMOS管PM4、PMOS管PM5、PMOS管PM6、NMOS管NM1和NMOS管NM2，其中，

所述PMOS管PM1的源极、所述PMOS管PM2的源极、所述PMOS管PM3的源极和所述PMOS管PM5的源极均连接电源端VDD，所述PMOS管PM1的栅极外接偏置电压VB1，所述PMOS管PM1的漏极连接所述PMOS管PM2的漏极、所述NMOS管NM1的漏极、所述NMOS管NM1的栅极以及所述NMOS管NM2的栅极；

所述PMOS管PM2的栅极连接所述PMOS管PM3的漏极、所述PMOS管PM4的源极、所述PMOS管PM5的漏极、所述PMOS管PM6的源极、所述PMOS管PM5的栅极以及所述功率管PM7的栅极；

所述PMOS管PM3的栅极外接偏置电压VB2，所述PMOS管PM4的栅极连接所述误差放大器的输出端和所述数字修调频率补偿电路，所述PMOS管PM4的漏极连接所述NMOS管NM2的漏极以及所述PMOS管PM6的栅极；

所述PMOS管PM6的漏极、所述NMOS管NM1的源极和所述NMOS管NM2的源极均连接接地端GND。

4.根据权利要求3所述的瞬态响应增强型LDO线性稳压器，其特征在于，所述数字修调频率补偿电路包括PMOS管PM8、PMOS管PM9、PMOS管PM10、NMOS管NM3、数字修调电阻trim、电容C1、电阻R3和多个数字检测电路，其中，

所述PMOS管PM8的源极和所述PMOS管PM9的源极连接电源端VDD，所述PMOS管PM8的漏极连接所述PMOS管PM8的栅极、所述PMOS管PM10的栅极和所述NMOS管NM3的漏极；

所述PMOS管PM9的栅极连接所述功率管PM7的栅极，所述PMOS管PM9的漏极连接所述PMOS管PM10的源极；

所述NMOS管NM3的源极连接接地端，所述电阻R3连接在所述PMOS管PM10的漏极与接地端之间；

所述数字修调电阻trim和所述电容C1串联在所述PMOS管PM4的栅极与所述电压输出端之间，所述多个数字检测电路的VO端均连接至所述PMOS管PM10的漏极，所述多个数字检测电路的基准电压输入端分别输入固定的基准电压，所述多个数字检测电路的控制端分别连接所述数字修调电阻trim的控制端。

5.根据权利要求4所述的瞬态响应增强型LDO线性稳压器，其特征在于，所述数字修调频率补偿电路包括第一数字检测电路、第二数字检测电路、第三数字检测电路、第四数字检测电路和第五数字检测电路，其中，

所述第一数字检测电路、所述第二数字检测电路、所述第三数字检测电路、所述第四数字检测电路和所述第五数字检测电路的VO端均连接至所述PMOS管PM10的漏极；

所述第一数字检测电路的准电压输入端输入固定的基准电压VREF1，所述第一数字检测电路的控制端S1连接所述数字修调电阻trim的第一控制端S1；

所述第二数字检测电路的准电压输入端输入固定的基准电压VREF2，所述第二数字检测电路的控制端S2连接所述数字修调电阻trim的第二控制端S2；

所述第三数字检测电路的准电压输入端输入固定的基准电压VREF3，所述第三数字检测电路的控制端S3连接所述数字修调电阻trim的第三控制端S3；

所述第四数字检测电路的准电压输入端输入固定的基准电压VREF4，所述第四数字检测电路的控制端S4连接所述数字修调电阻trim的第四控制端S4；

所述第五数字检测电路的准电压输入端输入固定的基准电压VREF5，所述第五数字检测电路的控制端S5连接所述数字修调电阻trim的第五控制端S5。

6.根据权利要求4所述的瞬态响应增强型LDO线性稳压器，其特征在于，所述数字检测电路包括PMOS管DET-PM1、PMOS管DET-PM2、NMOS管DET-NM1、NMOS管DET-NM2、NMOS管DET-NM3、反相器INV1和反相器INV2，其中，

所述PMOS管DET-PM1的源极和所述PMOS管DET-PM2的源极均连接电源端，所述PMOS管DET-PM1的栅极连接所述PMOS管DET-PM2的栅极、所述NMOS管DET-NM1的漏极和所述PMOS管DET-PM1的漏极，所述PMOS管DET-PM2的漏极连接至所述NMOS管DET-NM2的漏极，所述反相器INV1和所述反相器INV2串联在所述PMOS管DET-PM2的漏极与所述数字检测电路的控制端之间；

所述NMOS管DET-NM1的源极和所述NMOS管DET-NM2的源极均连接所述NMOS管DET-NM3的漏极，所述NMOS管DET-NM3的栅极连接外接偏置电压Vbias，所述NMOS管DET-NM3的源极连接接地端；

所述NMOS管DET-NM1的栅极连接所述PMOS管PM10的漏极，所述NMOS管DET-NM2的栅极连接外接基准电压。

7.根据权利要求1至6中任一项所述的瞬态响应增强型LDO线性稳压器，其特征在于，所述瞬态响应增强电路包括PMOS管PM11、PMOS管PM12、PMOS管PM13、PMOS管PM14、PMOS管PM15、PMOS管PM16、PMOS管PM17、PMOS管PM18、PMOS管PM19、PMOS管PM20、NMOS管NM4、NMOS管NM5、NMOS管NM6、NMOS管NM7、NMOS管NM8、NMOS管NM9、NMOS管NM10、NMOS管NM11、NMOS管NM12、NMOS管NM13、电容C2、电容C3和电阻R4，其中，

所述PMOS管PM11的源极、所述PMOS管PM12的源极、所述PMOS管PM13的源极、所述PMOS管PM14的源极、所述PMOS管PM15的源极、所述PMOS管PM16的源极、所述PMOS管PM17的源极、所述PMOS管PM18的源极、所述PMOS管PM19的源极和所述PMOS管PM20的源极均连接电源端；

所述PMOS管PM11的漏极连接所述NMOS管NM4的漏极、所述PMOS管PM12的栅极和所述NMOS管NM5的栅极，所述PMOS管PM12的漏极连接所述NMOS管NM5的漏极和所述NMOS管NM12的栅极；所述NMOS管NM4的栅极外接偏置电压VB4；

所述PMOS管PM13的栅极外接偏置电压VB3，所述PMOS管PM13的漏极连接所述NMOS管NM6的漏极、所述PMOS管PM14的栅极和所述NMOS管NM7的栅极，所述PMOS管PM14的漏极连接所述NMOS管NM7的漏极和所述PMOS管PM19的栅极；

所述PMOS管PM15的漏极连接所述NMOS管NM8的漏极、所述NMOS管NM8的栅极、所述NMOS管NM9的栅极以及所述NMOS管NM13的栅极，所述PMOS管PM15的栅极连接所述PMOS管PM16的栅极、所述PMOS管PM17的栅极、所述PMOS管PM16的漏极和所述NMOS管NM9的漏极；

所述PMOS管PM17的漏极连接所述NMOS管NM10的漏极、所述NMOS管NM10的栅极、所述NMOS管NM11的栅极以及所述NMOS管NM12的漏极，所述NMOS管NM11的漏极连接所述PMOS管PM20的漏极并同时连接至所述功率管PM7的栅极；

所述PMOS管PM18的漏极连接所述NMOS管NM13的漏极、所述PMOS管PM18的栅极、所述PMOS管PM19的漏极和所述PMOS管PM20的栅极；

所述电容C2和所述电容C3串联在所述PMOS管PM11的栅极与所述NMOS管NM6的栅极之间，所述电容C2和所述电容C3之间的节点连接至所述电压输出端VOUT，所述电阻R4连接在所述NMOS管NM9的源极与接地端之间；

所述NMOS管NM4的源极、所述NMOS管NM5的源极、所述NMOS管NM6的源极、所述NMOS管NM7的源极、所述NMOS管NM8的源极、所述NMOS管NM10的源极、所述NMOS管NM11的源极、所述NMOS管NM12的源极和所述NMOS管NM13的源极均连接接地端。

Images