CN115756058A - 低压差线性稳压器以及用于其的使能控制电路 - Google Patents

Abstract

本公开的实施例提供一种用于低压差线性稳压器的使能控制电路，其包括：电压转换电路以及迟滞比较电路。电压转换电路根据外部使能信号和电源电压生成内部使能信号。在外部使能信号的电压值低于电源电压时，内部使能信号的电压值跟随外部使能信号变化。在外部使能信号的电压值等于或者高于电源电压时，内部使能信号的电压值等于电源电压以使得迟滞比较电路的静态电流为零。迟滞比较电路由电源电压供电。迟滞比较电路根据内部使能信号生成使能控制信号。在内部使能信号的电压值升高至第一阈值时，使能控制信号翻转为第一电平。在内部使能信号的电压值降低至第二阈值时，使能控制信号翻转为第二电平。电源电压高于第一阈值。第一阈值高于第二阈值。

Description

低压差线性稳压器以及用于其的使能控制电路

技术领域

本公开的实施例涉及集成电路技术领域，具体地，涉及用于低压差线性稳压器的使能控制电路及低压差线性稳压器。

背景技术

低压差线性稳压器(Low Dropout Regulator，简称LDO)被广泛应用于集成电路中，用于提供集成电路内部所需的电源电压。在一些应用中期望LDO具有低静态电流，以降低集成电路的功耗。

发明内容

本文中描述的实施例提供了一种用于低压差线性稳压器的使能控制电路，以及低压差线性稳压器。

根据本公开的第一方面，提供了一种用于低压差线性稳压器的使能控制电路。该使能控制电路包括：电压转换电路、以及迟滞比较电路。其中，电压转换电路被配置为：根据来自使能信号端的外部使能信号和来自电源电压端的电源电压生成内部使能信号。其中，在外部使能信号的电压值低于电源电压的情况下，内部使能信号的电压值跟随外部使能信号变化。在外部使能信号的电压值等于或者高于电源电压的情况下，内部使能信号的电压值等于电源电压以使得迟滞比较电路的静态电流为零。迟滞比较电路由电源电压供电。迟滞比较电路被配置为：根据内部使能信号生成使能控制信号。其中，在内部使能信号的电压值升高至第一阈值时，使能控制信号从第二电平翻转为第一电平。在内部使能信号的电压值降低至第二阈值时，使能控制信号从第一电平翻转为第二电平。其中，电源电压高于第一阈值。第一阈值高于第二阈值。使能控制信号用于使能低压差线性稳压器。

在本公开的一些实施例中，电压转换电路包括：第一晶体管、第一电阻器、以及内部负载电路。其中，第一晶体管的控制极耦接第一电阻器的第一端和电源电压端。第一晶体管的第一极耦接第一电阻器的第二端、内部负载电路和迟滞比较电路。第一晶体管的第二极耦接使能信号端。从第一晶体管的第一极向迟滞比较电路提供内部使能信号。

在本公开的一些实施例中，第一电阻器的电阻值大于第一晶体管处于开关导通区的导通电阻值的十倍。

在本公开的一些实施例中，第一电阻器的电阻值大于第一晶体管处于开关导通区的导通电阻值的一百倍。

在本公开的一些实施例中，第一电阻器的电阻值小于第一晶体管处于饱和导通区的导通电阻值的十分之一。

在本公开的一些实施例中，第一电阻器的电阻值小于第一晶体管处于饱和导通区的导通电阻值的百分之一。

在本公开的一些实施例中，内部负载电路包括：第一电流源。其中，第一电流源的第一端耦接第一晶体管的第一极。第一电流源的第二端耦接第二电压端。第一电流源输出的第一电流小于流过所述第一电阻器的电流值的十分之一。

在本公开的一些实施例中，内部负载电路包括：内部负载电阻器。其中，内部负载电阻器的第一端耦接第一晶体管的第一极。内部负载电阻器的第二端耦接第二电压端。内部负载电阻器的电阻值大于第一电阻器的电阻值的十倍。

在本公开的一些实施例中，内部负载电阻器的电阻值大于第一电阻器的电阻值的一百倍。

在本公开的一些实施例中，迟滞比较电路包括：第二晶体管至第九晶体管。其中，第二晶体管的控制极被提供内部使能信号。第二晶体管的第一极耦接电源电压端。第二晶体管的第二极耦接第三晶体管的第一极和第四晶体管的第一极。第三晶体管的控制极耦接第二晶体管的控制极。第三晶体管的第二极耦接第四晶体管的控制极、第五晶体管的第二极、第七晶体管的控制极、第八晶体管的控制极、以及第九晶体管的控制极。第四晶体管的第二极耦接第二电压端。第五晶体管的控制极耦接第二晶体管的控制极。第五晶体管的第一极耦接第六晶体管的第二极和第七晶体管的第一极。第六晶体管的控制极耦接第二晶体管的控制极。第六晶体管的第一极耦接第二电压端。第七晶体管的第二极耦接电源电压端。第八晶体管的第一极耦接电源电压端。第八晶体管的第二极耦接第九晶体管的第二极和迟滞比较电路的输出端。第九晶体管的第一极耦接第二电压端。

在本公开的一些实施例中，第二晶体管至第四晶体管和第八晶体管是P型晶体管。第五晶体管至第七晶体管和第九晶体管是N型晶体管。第二电压端接地。

在本公开的一些实施例中，低压差线性稳压器包括：使能控制电路、带隙基准电路、以及误差放大器。其中，在使能控制信号处于第二电平的情况下，带隙基准电路和误差放大器停止工作。在使能控制信号处于第一电平的情况下，带隙基准电路和误差放大器被使能。

根据本公开的第二方面，提供了一种低压差线性稳压器。该低压差线性稳压器包括根据本公开的第一方面所述的使能控制电路，次级稳压器、带隙基准电路、误差放大器、功率调整管、第一反馈电阻器、以及第二反馈电阻器。其中，次级稳压器被配置为将来自输入电压端的输入电压转换成电源电压。带隙基准电路被配置为根据输入电压生成带隙基准电压。误差放大器的同相输入端耦接第一反馈电阻器的第一端和第二反馈电阻器的第一端。误差放大器的反相输入端耦接带隙基准电路的输出端。误差放大器的输出端耦接功率调整管的控制极。功率调整管的第一极耦接输入电压端。功率调整管的第二极耦接第一反馈电阻器的第二端和输出电压端。第二反馈电阻器的第二端耦接第二电压端。使能控制电路的输出端耦接带隙基准电路和误差放大器的使能端。

附图说明

为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：

图1是一种低压差线性稳压器的示例性电路图；

图2是根据本公开的实施例的低压差线性稳压器的示例性电路图；

图3是图2的示例中的使能控制电路的示例性电路图；

图4是图3的示例中的迟滞比较电路的示例性电路图；

图5是用于图3的使能控制电路的一些信号的时序图；

图6是用于图3的使能控制电路的一些信号的关系图；

图7是根据本公开的实施例的使能控制电路的示意性框图；

图8是图7中的使能控制电路的示例性电路图；以及

图9是用于图7的使能控制电路的一些信号的时序图。

需要注意的是，附图中的元素是示意性的，没有按比例绘制。

具体实施方式

为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。

除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。

在本公开的所有实施例中，由于金属氧化物半导体(MOS)晶体管的源极和漏极是对称的，并且N型晶体管和P型晶体管的源极和漏极之间的导通电流方向相反，因此在本公开的实施例中，将MOS晶体管的受控中间端称为控制极，将MOS晶体管的其余两端分别称为第一极和第二极。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。

图1示出一种低压差线性稳压器(LDO)100的示例性电路图。LDO能够将输入电压Vin转换成输出电压Vout。该LDO包括带隙基准电路BGR，误差放大器EA，功率调整管Mp、第一反馈电阻器Rf1以及第二反馈电阻器Rf2。第一反馈电阻器Rf1以及第二反馈电阻器Rf2构成电阻反馈网络。电阻反馈网络可对LDO的输出电压Vout进行采样，得到反馈电压Vfb。误差放大器EA对反馈电压Vfb与带隙基准电路BGR产生的带隙基准电压Vref进行比较，二者的差值经过误差放大器EA放大，然后被用于控制功率调整管Mp的电流，从而控制输出电压Vout的稳定。图1中的功率调整管Mp是MOS晶体管。

在实际应用中，很多LDO的输入电压Vin是高压的。虽然常规的高压MOS晶体管的漏源电压可以抗高压，但栅源电压一般只能承受到5.5V。因此高压产品中，通常需要将高压的输入电压Vin转化成5.5V以内的电压来使用。

图2示出根据本公开的实施例的低压差线性稳压器200的示例性电路图。在图1的基础上，图2所示的LDO 200增加了将高压的输入电压Vin转换成低压的电源电压Vcc的次级稳压器(sub-regulator)210。此外，LDO200还增加了使能控制电路220。使能控制电路220耦接使能信号端Ven。使能控制电路的输出端耦接带隙基准电路BRG和误差放大器EA的使能端。在使能信号端Ven被输入低电平的外部使能信号Ven的情况下，使能控制电路220输出低电平的使能控制信号Vo，用于控制带隙基准电路BRG和误差放大器EA停止工作，从而控制LDO进入待机状态同时关闭功率调整管Mp。这样，当LDO不需要对外提供输出电压Vout时，可以降低LDO的整机功耗。比如LDO正常输出时，流过输入电压端Vin处的电流为100uA，而LDO进入待机状态时，流过输入电压端Vin处的电流为1uA。

图3示出图2的示例中的使能控制电路320的示例性电路图。使能控制电路320包括：第一晶体管M1、第一电流源I1、以及迟滞比较电路321。其中，第一晶体管M1的控制极耦接电源电压端Vcc。第一晶体管M1的第一极耦接第一电流源I1和迟滞比较电路321。第一晶体管M1的第二极耦接使能信号端Ven。从第一晶体管M1的第一极向迟滞比较电路321提供内部使能信号Ven2。

迟滞比较电路321被配置为：根据内部使能信号Ven2生成使能控制信号Vo。其中，在内部使能信号Ven2的电压值升高至第一阈值VIH时，使能控制信号Vo从第二电平翻转为第一电平。在内部使能信号Ven2的电压值降低至第二阈值VIL时，使能控制信号Vo从第一电平翻转为第二电平。其中，电源电压Vcc高于第一阈值VIH。第一阈值VIH高于第二阈值VIL。在图3中Ivcc表示迟滞比较电路321内部的静态电流。

图4示出图3的示例中的迟滞比较电路421的示例性电路图。迟滞比较电路421可包括：第二晶体管M2至第九晶体管M9。其中，第二晶体管M2的控制极被提供内部使能信号Ven2。第二晶体管M2的第一极耦接电源电压端Vcc。第二晶体管M2的第二极耦接第三晶体管M3的第一极和第四晶体管M4的第一极。第三晶体管M3的控制极耦接第二晶体管M2的控制极。第三晶体管M3的第二极耦接第四晶体管M4的控制极、第五晶体管M5的第二极、第七晶体管M7的控制极、第八晶体管M8的控制极、以及第九晶体管M9的控制极。第四晶体管M4的第二极耦接第二电压端V2。第五晶体管M5的控制极耦接第二晶体管M2的控制极。第五晶体管M5的第一极耦接第六晶体管M6的第二极和第七晶体管M7的第一极。第六晶体管M6的控制极耦接第二晶体管M2的控制极。第六晶体管M6的第一极耦接第二电压端V2。第七晶体管M7的第二极耦接电源电压端Vcc。第八晶体管M8的第一极耦接电源电压端Vcc。第八晶体管M8的第二极耦接第九晶体管M9的第二极和迟滞比较电路421的输出端。第九晶体管M9的第一极耦接第二电压端V2。

在图4的示例中，第二晶体管M2至第四晶体管M4和第八晶体管M8是P型晶体管。第五晶体管M5至第七晶体管M7和第九晶体管M9是N型晶体管。第二电压端V2接地。

图5示出用于图3的使能控制电路的一些信号的时序图。从图5中可以看出，当外部使能信号Ven的电压从0V上升时，第一晶体管M1处于开关导通区，因此内部使能信号Ven2的电压等于外部使能信号Ven的电压，即，Ven2＝Ven。当内部使能信号Ven2达到第一阈值VIH时，使能控制信号Vo从低电平翻转为高电平。在外部使能信号Ven继续升高到使得Ven2＝Vcc-Vth后，第一晶体管M1逐渐进入饱和导通区，内部使能信号Ven2的电压会被电源电压Vcc钳制到Vcc-Vth。其中，Vth为第一晶体管M1的阈值电压。在外部使能信号Ven继续升高的情况下，内部使能信号Ven2的电压仍然被保持为Vcc-Vth。

图6示出内部使能信号Ven2与迟滞比较电路的静态电流Ivcc的关系图。当内部使能信号Ven2的电压达到第一阈值VIH时，迟滞比较电路的静态电流Ivcc达到最大值。随着内部使能信号Ven2的电压的继续增大，迟滞比较电路的静态电流Ivcc逐渐降低。当内部使能信号Ven2的电压达到电源电压Vcc时，迟滞比较电路的静态电流Ivcc降低到零。从图6中可以看出，在内部使能信号Ven2的电压等于Vcc-Vth时，迟滞比较电路的静态电流Ivcc大于零。

为了降低迟滞比较电路的静态电流Ivcc，本公开的实施例提出了图7所示的使能控制电路720。该使能控制电路720可包括：电压转换电路722、以及迟滞比较电路721。

电压转换电路722可耦接使能信号端Ven、电源电压端Vcc和迟滞比较电路721。电压转换电路722可被配置为：根据来自使能信号端Ven的外部使能信号Ven和来自电源电压端Vcc的电源电压Vcc生成内部使能信号Ven2，并向迟滞比较电路721提供内部使能信号Ven2。其中，在外部使能信号Ven的电压值低于电源电压Vcc的情况下，内部使能信号Ven2的电压值跟随外部使能信号Ven变化。在外部使能信号Ven的电压值等于或者高于电源电压Vcc的情况下，内部使能信号Ven2的电压值等于电源电压Vcc以使得迟滞比较电路721的静态电流为零。

电压转换电路722可耦接电源电压端Vcc，并由来自电源电压端Vcc的电源电压Vcc供电。迟滞比较电路721可被配置为：根据内部使能信号Ven2生成使能控制信号Vo。其中，在内部使能信号Ven2的电压值升高至第一阈值VIH时，使能控制信号Vo从第二电平翻转为第一电平。在内部使能信号Ven2的电压值降低至第二阈值VIL时，使能控制信号Vo从第一电平翻转为第二电平。其中，电源电压Vcc高于第一阈值VIH。第一阈值VIH高于第二阈值VIL。使能控制信号Vo用于使能低压差线性稳压器。在本公开的一些实施例中，第一电平是高电平，第二电平是低电平。在本公开的一些实施例中，迟滞比较电路721包括施密特触发器。

图8示出图7中的使能控制电路822的示例性电路图。电压转换电路822可包括：第一晶体管M1、第一电阻器R1、以及内部负载电路8221。其中，第一晶体管M1的控制极耦接第一电阻器R1的第一端和电源电压端Vcc。第一晶体管M1的第一极耦接第一电阻器R1的第二端、内部负载电路8221和迟滞比较电路821。第一晶体管M1的第二极耦接使能信号端Ven。从第一晶体管M1的第一极向迟滞比较电路821提供内部使能信号Ven2。

在本公开的一些实施例中，第一电阻器R1的电阻值大于第一晶体管M1处于开关导通区的导通电阻值的十倍。进一步地，第一电阻器R1的电阻值可大于第一晶体管M1处于开关导通区的导通电阻值的一百倍。可以认为第一电阻器R1的电阻值远大于第一晶体管M1处于开关导通区的导通电阻值。

在本公开的一些实施例中，第一电阻器R1的电阻值小于第一晶体管M1处于饱和导通区的导通电阻值的十分之一。进一步地，第一电阻器R1的电阻值小于第一晶体管M1处于饱和导通区的导通电阻值的百分之一。可以认为第一电阻器R1的电阻值远小于第一晶体管M1处于饱和导通区的导通电阻值。

在图8的示例中，内部负载电路8221可包括：第一电流源I1。其中，第一电流源I1的第一端耦接第一晶体管M1的第一极。第一电流源I1的第二端耦接第二电压端V2。第一电流源I1输出的第一电流小于流过所述第一电阻器R1的电流值I_R1的十分之一。进一步地，第一电流源I1输出的第一电流小于流过所述第一电阻器R1的电流值I_R1的百分之一。可以认为第一电流源I1输出的第一电流远小于流过所述第一电阻器R1的电流值I_R1。

在本公开的一些替代实施例中，图8中的第一电流源I1可被替换成内部负载电阻器。其中，内部负载电阻器的第一端耦接第一晶体管M1的第一极。内部负载电阻器的第二端耦接第二电压端V2。内部负载电阻器的电阻值大于所述第一电阻器R1的电阻值的十倍。进一步地，内部负载电阻器的电阻值可大于所述第一电阻器R1的电阻值的一百倍。可以认为内部负载电阻器的电阻值远大于所述第一电阻器R1的电阻值，这样，流过内部负载电阻器的电流远小于流过所述第一电阻器R1的电流值I_R1。

图9示出用于图7的使能控制电路的一些信号的时序图。从图9中可以看出，当外部使能信号Ven的电压从0V上升时，第一晶体管处于开关导通区。流过第一电阻器R1的电流I_R1等于来自第一电流源I1的第一电流I1与流过第一晶体管M1的电流I_M1之和。由于来自第一电流源I1的第一电流I1相比于流过第一电阻器R1的电流I_R1可忽略不计，因此

Ven2＝Ven+(Vcc-Ven)/(R1+Ron)×Ron (1)，

其中，Ron表示第一晶体管M1的导通电阻值，R1表示第一电阻器R1的电阻值，Ven2表示内部使能信号Ven2的电压值，Ven表示外部使能信号Ven的电压值，Vcc表示电源电压Vcc的电压值。

如上所述，第一电阻器R1的电阻值可远大于第一晶体管M1处于开关导通区的导通电阻值，从而式(1)可被等效成Ven2＝Ven。随着外部使能信号Ven的电压上升，内部使能信号Ven2的电压跟随上升。当内部使能信号Ven2的电压上升到Vcc-Vth(Vth表示第一晶体管M1的阈值电压)时，第一晶体管M1逐渐进入饱和导通区，阻抗逐渐变大，直到第一晶体管M1的导通电阻值Ron远远大于第一电阻器R1的电阻值R1后，式(1)可被等效成Ven2＝Vcc。当Ven2＝Vcc时，第一晶体管M1的栅源电压等于0V，第一晶体管M1处于截止区。参考图9可以看到，最后Ven2近似等于Vcc。参考图6可知，在这种情况下迟滞比较电路721中无静态电流出现，因此LDO的功耗更低。

在图8的示例中，第二电压端V2接地。第一晶体管M1是NMOS晶体管。本领域技术人员应理解，基于上述发明构思对图8所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中，上述晶体管和电压端也可以具有与图8所示的示例不同的设置。

综上所述，根据本公开的实施例的用于低压差线性稳压器的使能控制电路能够使得内部使能信号的最大电压值达到电源电压，以使得使能控制电路中的迟滞比较电路的静态电流为零，从而降低低压差线性稳压器的功耗。根据本公开的实施例的低压差线性稳压器能够在外部使能信号的控制下进入待机状态以降低功耗。

除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。

适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。

以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。

Claims (10)

1.一种用于低压差线性稳压器的使能控制电路，包括：电压转换电路、以及迟滞比较电路，

其中，所述电压转换电路被配置为：根据来自使能信号端的外部使能信号和来自电源电压端的电源电压生成内部使能信号；其中，在所述外部使能信号的电压值低于所述电源电压的情况下，所述内部使能信号的电压值跟随所述外部使能信号变化；在所述外部使能信号的电压值等于或者高于所述电源电压的情况下，所述内部使能信号的电压值等于所述电源电压以使得所述迟滞比较电路的静态电流为零；

所述迟滞比较电路由所述电源电压供电，所述迟滞比较电路被配置为：根据所述内部使能信号生成使能控制信号；其中，在所述内部使能信号的电压值升高至第一阈值时，所述使能控制信号从第二电平翻转为第一电平；在所述内部使能信号的电压值降低至第二阈值时，所述使能控制信号从所述第一电平翻转为所述第二电平；

其中，所述电源电压高于所述第一阈值，所述第一阈值高于所述第二阈值，所述使能控制信号用于使能所述低压差线性稳压器。

2.根据权利要求1所述的使能控制电路，其中，所述电压转换电路包括：第一晶体管、第一电阻器、以及内部负载电路，

其中，所述第一晶体管的控制极耦接所述第一电阻器的第一端和所述电源电压端，所述第一晶体管的第一极耦接所述第一电阻器的第二端、所述内部负载电路和所述迟滞比较电路，所述第一晶体管的第二极耦接所述使能信号端，从所述第一晶体管的所述第一极向所述迟滞比较电路提供所述内部使能信号。

3.根据权利要求2所述的使能控制电路，其中，所述第一电阻器的电阻值大于所述第一晶体管处于开关导通区的导通电阻值的十倍。

4.根据权利要求2或3所述的使能控制电路，其中，所述第一电阻器的电阻值小于所述第一晶体管处于饱和导通区的导通电阻值的十分之一。

5.根据权利要求2或3所述的使能控制电路，其中，所述内部负载电路包括：第一电流源，

其中，所述第一电流源的第一端耦接所述第一晶体管的所述第一极，所述第一电流源的第二端耦接第二电压端，所述第一电流源输出的第一电流小于流过所述第一电阻器的电流值的十分之一。

6.根据权利要求2或3所述的使能控制电路，其中，所述内部负载电路包括：内部负载电阻器，

其中，所述内部负载电阻器的第一端耦接所述第一晶体管的所述第一极，所述内部负载电阻器的第二端耦接第二电压端，所述内部负载电阻器的电阻值大于所述第一电阻器的电阻值的十倍。

7.根据权利要求1所述的使能控制电路，其中，所述迟滞比较电路包括：第二晶体管至第九晶体管，

其中，所述第二晶体管的控制极被提供所述内部使能信号，所述第二晶体管的第一极耦接所述电源电压端，所述第二晶体管的第二极耦接第三晶体管的第一极和第四晶体管的第一极；

所述第三晶体管的控制极耦接所述第二晶体管的所述控制极，所述第三晶体管的第二极耦接所述第四晶体管的控制极、第五晶体管的第二极、第七晶体管的控制极、第八晶体管的控制极、以及所述第九晶体管的控制极；

所述第四晶体管的第二极耦接第二电压端；

所述第五晶体管的控制极耦接所述第二晶体管的所述控制极，所述第五晶体管的第一极耦接第六晶体管的第二极和所述第七晶体管的第一极；

所述第六晶体管的控制极耦接所述第二晶体管的所述控制极，所述第六晶体管的第一极耦接所述第二电压端；

所述第七晶体管的第二极耦接所述电源电压端；

所述第八晶体管的第一极耦接所述电源电压端，所述第八晶体管的第二极耦接所述第九晶体管的第二极和所述迟滞比较电路的输出端；

所述第九晶体管的第一极耦接所述第二电压端。

8.根据权利要求7所述的使能控制电路，其中，所述第二晶体管至所述第四晶体管和第八晶体管是P型晶体管，所述第五晶体管至所述第七晶体管和第九晶体管是N型晶体管，所述第二电压端接地。

9.根据权利要求1所述的使能控制电路，其中，所述低压差线性稳压器包括：所述使能控制电路、带隙基准电路、以及误差放大器，

其中，在所述使能控制信号处于所述第二电平的情况下，所述带隙基准电路和所述误差放大器停止工作；在所述使能控制信号处于所述第一电平的情况下，所述带隙基准电路和所述误差放大器被使能。

10.一种低压差线性稳压器，包括根据权利要求1至9中任一项所述的使能控制电路，次级稳压器、带隙基准电路、误差放大器、功率调整管、第一反馈电阻器、以及第二反馈电阻器，

其中，所述次级稳压器被配置为将来自输入电压端的输入电压转换成所述电源电压；

所述带隙基准电路被配置为根据所述输入电压生成带隙基准电压；

所述误差放大器的同相输入端耦接所述第一反馈电阻器的第一端和所述第二反馈电阻器的第一端，所述误差放大器的反相输入端耦接所述带隙基准电路的输出端，所述误差放大器的输出端耦接所述功率调整管的控制极；

所述功率调整管的第一极耦接所述输入电压端，所述功率调整管的第二极耦接所述第一反馈电阻器的第二端和输出电压端；

所述第二反馈电阻器的第二端耦接第二电压端；

所述使能控制电路的输出端耦接所述带隙基准电路和所述误差放大器的使能端。

Images