DE19904344A1

DE19904344A1 - Spannungsregler

Info

Publication number: DE19904344A1
Application number: DE19904344A
Authority: DE
Inventors: Karim-Thomas Taghizad Kaschani
Original assignee: Siemens AG
Current assignee: Infineon Technologies AG
Priority date: 1999-02-03
Filing date: 1999-02-03
Publication date: 2000-08-31
Also published as: EP1026569B1; DE50003777D1; US6150804A; EP1026569A1

Abstract

Es wird ein Spannungsregler vorgeschlagen, dessen Eingang mit einer ersten Versorgungsspannung verbunden ist und dessen Ausgangsspannung an einem Ausgang im Normalbetrieb über eine Rückkoppelleitung einem Eingang einer integrierten Schaltung mit einer Ansteuerung zugeführt wird zur Überwachung und Regelung der Ausgangsspannung auf einem vorgegebenen ersten Spannungswert durch die Ansteuerung, wobei eine Schaltungsanordnung zum Detektieren einer Unterbrechung der Rückkoppelleitung vorgesehen ist und wobei am Ausgang bei einer Unterbrechung von dem vorgegebenen ersten Spannungswert auf einen vorgegebenen zweiten Spannungswert umgeschaltet wird.

Description

Die Erfindung betrifft einen Spannungsregler, dessen Eingang mit einer ersten Versorgungsspannung verbunden ist und dessen Ausgangsspannung an einem Ausgang im Normalbetrieb über eine Rückkoppelleitung einem Eingang einer integrierten Schaltung mit einem Schaltungsblock zur Ansteuerung des Stellgliedes zugeführt wird, um so die Überwachung und Regelung der Aus gangsspannung auf einen vorgegebenen ersten Spannungswert zu gewährleisten.

Sowohl bei getakteten als auch bei linearen Spannungsreglern ist es erforderlich, daß die geregelte Ausgangsspannung stän dig von einem Regler überwacht wird, um bei einer Abweichung von einem Sollwert sofort korrigierend eingreifen zu können. Somit kann die Ausgangsspannung konstant gehalten werden. Li neare Spannungsregler sind zum Beispiel aus Tietze, Schenk; Halbleiterschaltungstechnik, 10. Auflage, Springer-Verlag, 1993, Seiten 542 bis 555 bekannt. Getaktete Spannungsregler zum Beispiel in Form eines Aufwärts- oder eines Abwärtswand lers sind an der gleichen Literaturstelle auf den Seiten 563 bis 571 beschrieben.

Sinkt bei einem getakteten Spannungsregler die Ausgangsspan nung unter einen vorgegebenen Wert ab, so wird das Einschalt verhältnis ("duty cycle") des Schalters durch eine Ansteue rung erhöht, so daß sich die Ausgangsspannung dem vorgegebe nen Sollwert wiederum annähert. Das Erzeugen einer konstanten Ausgangsspannung auf einen vorgegebenen Sollwert basiert so mit auf einem ständig arbeitenden Regelkreis. Ein Problem tritt dann auf, wenn die Leitung, mit welcher der Spannungs regler die Ausgangsspannung überwacht, unterbrochen ist. In der Regel ist der Eingangsknoten der Ansteuerschaltung intern ohmsch mit Masse verbunden, so daß die Spannung am Eingangs knoten im Fall einer Leitungsunterbrechung auf Null absinkt. Der Spannungsregler muß dann davon ausgehen, daß seine Aus gangsspannung zu klein ist. Er versucht deshalb, ohne Rück sicht auf etwaige angeschlossene Verbraucher, die Ausgangs spannung auch über den Sollwert hinaus zu erhöhen. Dies führt jedoch unweigerlich zu einer Schädigung der angeschlossenen Verbraucher, sofern nicht zusätzliche externe Schutzmaßnahmen an den Verbrauchern vorgesehen sind.

Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, einen Spannungsregler der eingangs beschriebenen Art vorzuse hen, der einen vom Normalbetrieb abweichenden Zustand, insbe sondere eine Unterbrechung der Rückkoppelleitung vom Ausgang zu einer Ansteuerung erkennt und die mit dem Ausgang des Spannungsreglers verbundene Verbraucher sicher vor Fehlfunk tion oder Zerstörung schützt.

Erfindungsgemäß ist in dem Spannungsregler eine Schaltungsan ordnung zum Detektieren einer Unterbrechung der Rückkoppel leitung vorgesehen, wobei am Ausgang des Spannungsreglers bei einer Unterbrechung der Rückkoppelleitung von einem vorgege benen ersten Spannungswert auf einen vorgegebenen zweiten Spannungswert umgeschaltet wird. Vorteilhafterweise ist der Ausgang des Spannungsreglers mit einem massebezogenen La dungsspeicher verbunden, der in einer ersten Zeitspanne eine erste Ladungsquantität speichern kann, wobei die an dem La dungsspeicher abfallende Spannung der Ansteuerung und im Nor malbetrieb der Schaltungsanordnung zum Detektieren einer Un terbrechung der Rückkoppelleitung zugeführt wird. Die Schal tungsanordnung zum Detektieren einer Unterbrechung der Rück koppelleitung ist dabei vorteilhafterweise mit ihrem Ausgang mit der Ansteuerung verbunden. Hierdurch wird erzielt, daß im Falle einer Unterbrechung der Rückkoppelleitung das Hochre geln der Spannung am Ausgang der Spannungsreglers verhindert werden kann, so daß eine Fehlfunktion oder Zerstörung der an geschlossenen Verbraucher nicht auftreten kann. Die Schal tungsanordnung zum Detektieren einer Unterbrechung der Rück koppelleitung ist sowohl in einem linearen als auch in einem getakteten Spannungsregler einsetzbar.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Un teransprüchen angegeben.

Die Schaltungsanordnung zum Detektieren einer Unterbrechung eines vorgegebenen ersten Spannungswertes in dem erfindungs gemäßen Spannungsregler ist derart, daß im Falle einer Unter brechung am Eingang der Schaltungsanordnung innerhalb einer zweiten Zeitspanne ein zweiter kleinerer, vorgegebener Span nungswert als die im Normalbetrieb an dem Ladungsspeicher ab fallende Spannung anliegt, der mit einem innerhalb einer dritten Zeitspanne ab dem Eintreten der Unterbrechung erzeug ten Referenzspannungswert jeweils einem Eingang einer Auswer tung zugeführt wird, die ein Signal am Ausgang der Schal tungsanordnung erzeugt, das der Ansteuerung zugeführt wird. Der Vorteil der erfindungsgemäßen Schaltungsanordnung besteht darin, daß die eigentliche Funktion der Rückkoppelleitung nicht beeinträchtigt wird, nämlich die am Ausgang anliegende Spannung einer Ansteuerung zuzuführen, die die Ausgangsspan nung auf einem konstanten, vorgegebenen ersten Spannungswert hält.

Zur Erzeugung des zweiten Spannungswertes ist vorteilhafter weise eine Serienschaltung aus einer Stromquelle, einer Schaltvorrichtung und einem Widerstand zwischen Versorgungs potentialanschlüssen vorgesehen, wobei der Verbindungspunkt zwischen dem Widerstand und der Schaltvorrichtung einerseits mit dem Eingang der Schaltungsanordnung und andererseits mit dem ersten Eingang der Auswertung verschalten ist. Zur Erzeu gung des Referenzsspannungswertes ist vorteilhafterweise eine Serienschaltung einer zweiten Stromquelle, einer zweiten Schaltungsvorrichtung und einem Ladungsspeicher zwischen den Versorgungspotentialanschlüssen vorgesehen, wobei der Verbin dungspunkt zwischen dem zweiten Ladungsspeicher und der zwei ten Schaltvorrichtung mit dem zweiten Eingang der Auswertung verschalten ist und wobei dem Ladungsspeicher zumindest ein Halbleiterschalter mit seiner Laststrecke parallel geschalten ist.

Durch das Einprägen eines definierten, internen Stromes in den Eingangsknoten der Schaltungsanordnung und dem Vergleich des resultierenden Spannungsabfalles an dem Widerstand mit der Spannung, die durch das Einprägen eines Referenzstromes über dem zweiten Ladungsspeicher entsteht, kann festgestellt werden, ob eine Unterbrechung in der Rückkoppelleitung vor liegt oder nicht. Der erste und der zweite Ladungsspeicher sind derart dimensioniert, daß im Normalbetrieb die Spannung am Eingang der Schaltungsanordnung deutlich langsamer an steigt als die Spannung über dem zweiten Ladungsspeicher. Bei einer Unterbrechung der Rückkoppelleitung bestimmt nicht der erste Ladungsspeicher die Spannung am Eingang der Schaltungs anordnung, sondern die über dem Widerstand sofort abfallende Spannung, die wesentlich kleiner als die an dem ersten La dungsspeicher abfallende Soll-Spannung ist.

Die Auswertung der Schaltungsanordnung zum Detektieren einer Unterbrechung eines vorgegebenen ersten Spannungswertes in dem erfindungsgemäßen Spannungsregler ist derart, daß sie ei nem ersten und einen zweiten Differenzverstärker aufweist, deren positive Eingänge miteinander und mit dem Eingang der Schaltungsanordnung verbunden sind und den ersten Eingang der Auswertung bilden. Der negative Eingang des ersten Differenz verstärkers ist mit einer zwischen zwei Spannungswerten schaltbaren Vorrichtung verbunden. Der negative Eingang des zweiten Differenzverstärkers ist dem Verbindungspunkt zwi schen dem zweiten Ladungsspeicher und der zweiten Schaltvor richtung verbunden. Der Ausgang des ersten Differenzverstär kers steuert einerseits die erste und die zweite Schaltvor richtung im Fehlerfall leitend, andererseits den dem zweiten Ladungsspeicher parallel geschalteten Halbleiterschalter im Fehlerfall sperrend und ist weiterhin mit einem ersten Ein gang eines logischen Verknüpfungselementes verbunden. Der Ausgang des zweiten Differenzverstärkers ist mit einem zwei ten Eingang des logischen Verknüpfungsgliedes verbunden und der Ausgang des logischen Verknüpfungsgliedes mit dem Ausgang der Schaltungsanordnung zum Detektieren einer Unterbrechung eines vorgegebenen ersten Spannungswertes. Beim Auftreten ei nes Fehlerfalles schaltet der Ausgang des logischen Verknüp fungsgliedes die zweite Schaltvorrichtung sperrend. Die zwei te Schaltvorrichtung weist vorteilhafterweise zwei mit ihrer Laststrecke seriell verschaltete Halbleiterschalter auf. Das logische Verknüpfungsglied ist vorteilhafterweise ein UND- Gatter, wobei der erste Eingang invertierend ausgeführt ist. Der erste und der zweite Ladungsspeicher sind vorteilhafter weise Kondensatoren, wobei das Speichervermögen des ersten Ladungsspeicher sehr viel größer als das Speichervermögen des zweiten Ladungsspeichers ist. Vorteilhafterweise ist zwischen dem negativen Eingang des zweiten Differenzverstärkers und dem zweiten Ladungsspeicher eine Spannungsquelle geschalten.

Die Schaltungsanordnung in dem erfindungsgemäßen Spannungs regler weist die vorteilhafte Eigenschaft auf, daß ein Fehler in der Rückkoppelleitung von einem Hochlauf des Spannungsreg lers unterschieden werden kann. Unter einem Hochlauf des Spannungsreglers ist hierbei zu verstehen, daß am Eingang des Spannungsreglers erstmalig eine von Null unterschiedliche Spannung angelegt wird, so daß der Spannungsregler am Ausgang die vorgegebene Sollwertspannung zu erreichen versucht. Ein undefiniertes Wechseln des Statusausganges ist somit unter bunden, das heißt es ist zweifelsfrei feststellbar, ob ein Fehler vorliegt oder nicht. Ansonsten weist der Statusausgang der Schaltungsanordnung ein Signal auf, welches der Ansteue rung oder aber auch über eine Signalvorrichtung die korrekte Funktionsweise des Spannungsreglers anzeigt. Durch die beson dere Ausgestaltung der Schaltungsanordnung wird weiterhin er zielt, daß diese im Normalbetrieb einen nur geringen Strom verbrauch aufweist, da die Stromquellen durch die besondere Arbeitsweise der Auswertung abgeschaltet werden. Diese erzeu gen folglich nur dann Strom, welcher sich in einem Spannungs abfall an dem Widerstand beziehungsweise dem zweiten Ladungs speicher bemerkbar macht, wenn die Schaltungsanordnung über prüft, ob ein Fehlerfall vorliegen könnte. Weiterhin ist eine monolithische Integration der Schaltungsanordnung zum Detek tieren einer Unterbrechung eines vorgegebenen ersten Span nungswertes zusammen mit der Ansteuerung möglich.

Die Erfindung wird anhand der nachfolgenden Figuren weiter erläutert.

Es zeigen:

Fig. 1 ein erfindungsgemäßer getakteter Spannungsregler in Form eines Abwärtswandlers,

Fig. 2 die erfindungsgemäße Schaltungsanordnung zum Detek tieren einer Unterbrechung der Rückkoppelleitung,

Fig. 3a die Arbeitsweise der Schaltungsanordnung beim Hochlaufen des Spannungsreglers sowie während eines Betriebes des Spannungsreglers im Normalbetrieb,

Fig. 3b die Arbeitsweise der Schaltungsanordnung des Span nungsreglers, wenn beim Hochlauf ein Fehler auf tritt und

Fig. 3c die Arbeitsweise der Schaltungsanordnung des Span nungsreglers beim Auftreten eines Fehlers während des Betriebes des Spannungsreglers.

Fig. 1 zeigt den prinzipiellen Aufbau eines erfindungsgemä ßen getakteten Spannungsreglers, wobei der Spannungsregler SR1 in Form eines Abwärtswandlers ausgeführt ist. Der Span nungsregler wird an seinem Eingang IN, welcher gleichzeitig einen ersten Versorgungspotentialanschluß 1 darstellt, mit einer in der Regel positiven Versorgungsspannung Vbb ver sorgt. Der Spannungsregler SR1 beinhaltet einen Halbleiter schalter S1, der beispielsweise als MOSFET ausgeführt sein kann. Es ist jedoch auch jeder andere steuerbare Schalter denkbar. Der Halbleiterschalter S1 ist mit seinem Drain mit dem Eingang IN verbunden, während sein Sourceanschluß S mit dem Kathodenanschluß einer gegen Bezugspotential verschalte ten Diode D1 verbunden ist. Das Bezugspotential GND stellt gleichzeitig einen zweiten Versorgungspotentialanschluß 2 dar. Weiterhin ist mit dem Sourceanschluß S des Halbleiter schalters S1 ein Anschluß einer Induktivität verbunden, deren anderer Anschluß mit dem Ausgang OUT in Verbindung steht und mit einem Ladungsspeicher LS verbunden ist, der gegen Bezugs potential verschalten ist. Der Ladungsspeicher LS ist als Kondensator ausgeführt, der eine Kapazität C1 besitzt. Um ei ne geregelte Spannung am Ausgang OUT zu erhalten, weist der Spannungsregler eine Rückkoppelleitung RL auf, die einerseits mit dem Ausgang OUT und andererseits mit dem Eingang IN1 ei ner integrierten Schaltung IC verbunden ist. Die integrierte Schaltung IC weist eine Ansteuerung AN auf, die abhängig von der Ausgangsspannung Ua die Taktfrequenz des Gates 6 des Halbleiterschalters S1 steuert. Die integrierte Schaltung ist weiterhin mit dem Eingang IN sowie dem Bezugspotential GND verbunden. Die integrierte Schaltung IC weist weiterhin eine Schaltungsanordnung SDU zum Detektieren einer Unterbrechung der Rückkoppelleitung RL auf. Die Schaltungsanordnung SDU ist deshalb ebenfalls über den Eingang IN1 mit der Rückkoppellei tung RL verbunden. Sie weist weiterhin einen Ausgang ST auf, der einerseits mit der Ansteuerung AN verbunden ist, um bei einem auftretenden Defekt den Spannungsregler abschalten zu können. Andererseits ist der Ausgang ST der Schaltungsanord nung SDU aus der integrierten Schaltung IC herausgeführt.

Der getaktete Spannungsregler SR1 könnte auch als Aufwärts wandler oder aber als linearer Spannungsregler ausgeführt sein.

Fig. 2 zeigt das wesentliche Element des erfindungsgemäßen Spannungsreglers, nämlich die Schaltungsanordnung SDU zum De tektieren einer Unterbrechung der Rückkoppelleitung. Die Schaltungsanordnung SDU kann zusammen mit der Ansteuerung des Schalters S1 monolithisch integriert auf der integrierten Schaltung IC vorliegen. Die Schaltungsanordnung SDU weist ei nen Eingang IN1 auf, an dem im Normalbetrieb die Ausgangs spannung Ua über die Rückkoppelleitung RL anliegt. Der Ein gang IN1 der Schaltungsanordnung SDU ist mit einem ersten Eingang 51 einer Auswertung 5 verbunden. Weiterhin ist eine Serienschaltung aus einer ersten Stromquelle 3, einem Halb leiterschalter M2 sowie einem Widerstand R vorgesehen, die mit einem ersten Versorgungspotentialanschluß 1, an welchem üblicherweise die Versorgungsspannung Vbb oder eine daraus abgeleitete Spannung anliegt, und einem zweiten Versorgungs potentialanschluß 2, welches das Bezugspotential darstellt, verbunden ist. Der Halbleiterschalter M2 ist im vorliegenden Beispiel als p-Kanal-Enhancement-MOSFET ausgeführt, es könnte jedoch beispielsweise auch ein Bipolartransistor oder ein be liebiger steuerbarer Schalter eingesetzt werden. Der Verbin dungspunkt 7 zwischen dem Widerstand R und dem Drainanschluß des Halbleiterschalters M2 ist mit dem Eingang IN1 der Schal tungsanordnung SDU verbunden. Die Schaltungsanordnung SDU weist eine weitere Reihenschaltung aus einer zweiten Strom quelle 4, zwei Halbleiterschaltern M1 und M3 deren Laststrec ken in Serie miteinander verschalten sind, sowie einen Kon densator C auf. Diese Serienschaltung ist wiederum zwischen dem ersten 1 und dem zweiten Versorgungspotentialanschluß 2 gelegen. Der erste Versorgungspotentialanschluß 1 steht dabei jeweils mit der ersten beziehungsweise mit der zweiten Strom quelle 4 in Verbindung. Dem Ladungsspeicher C sind zwei wei tere Halbleiterschalter M4 und M5 mit ihrer Laststrecke par allel geschaltet. Die Halbleiterschalter M1 und M3 sind als p-Kanal-Enhancement-MOSFETs ausgeführt, während der Halblei terschalter M4 und M5 n-Kanal-Enhancement-MOSFETs sind. Auch an die Stelle der Halbleiterschalter M1, M3, M4 und M5 könn ten beliebige steuerbare Schalter treten. Der Verbindungs punkt 8 zwischen dem Kondensator C und dem Drainanschluß des Halbleiterschalters M3 ist über eine Spannungsquelle 6, die die voreingestellte Spannung V3 liefert, mit einem zweiten Eingang 52 der Auswertung 5 verbunden.

Die Auswertung 5 umfaßt einen ersten 53 und einen zweiten Differenzverstärker 54, wobei deren positive Eingänge mitein ander verbunden sind. Diese stehen wiederum mit dem ersten Eingang 51 und somit mit dem Eingang IN1 der Schaltungsanord nung SDU in Verbindung. Der erste Differenzverstärker 53 ist vorteilhafterweise mit Eingangshysterese ausgeführt, das heißt an seinem negativen Eingang werden zwei verschieden große, positive Spannungen V1 beziehungsweise V2 angelegt. Hierzu können beispielsweise zwei separate Spannungsquellen V1 beziehungsweise V2 zur Erzeugung vorgesehen sein. Der zweite Eingang 52 der Auswertung 5 steht in direkter Verbin dung zum negativem Eingang des zweiten Differenzverstärkers 54. Die Auswertung 5 weist weiterhin ein logisches Verknüp fungselement 55 auf, welches als UND-Gatter ausgeführt ist. Dieses weist einen invertierenden Eingang auf, welcher mit dem Ausgang des ersten Differenzverstärkers 53 verbunden ist. Der nichtinvertierende, zweite Eingang steht mit dem Ausgang des zweiten Differenzverstärkers 54 in Verbindung. Der Aus gang ST des logischen Verknüpfungselementes 55 stellt gleich zeitig den Ausgang ST der Schaltungsanordnung SDU dar. Der Ausgang des ersten Differenzverstärkers 53 ist weiterhin mit den Gateanschlüssen der Halbleiterschalter M2, M3 sowie M4 verbunden. Der Ausgang ST des logischen Verknüpfungselementes 55, das im Normalfall einen logischen Low-Pegel annimmt oder aber im Fehlerfall einen logischen High-Pegel annimmt, steu ert das Gate der Halbleiterschalter M1 und M5.

Die Stromquellen 3 und 4, der Kondensator C sowie die Span nungsquellen V1, V2 und V3 sind so dimensioniert, daß die Spannung am Eingangsknoten INl im Normalfall, das heißt bei einem korrekt angeschlossenen externen Kondensator LS; deut lich langsamer ansteigt als die Spannung über dem Kondensator C. Hierzu ist folgende Dimensionierung vorgesehen:

V2 < V3 < I1 . R < V1 < V_IN1,Soll.

Diese Dimensionierung hat zur Folge, daß der Ausgang des zweiten Differenzverstärkers 54 im Normalfall am Ausgang ein logisches L liefert und somit auch der Ausgang ST mit einem logischen L die korrekte Funktionsweise Spannungsreglers si gnalisiert. Die Diagnose, ob eine Unterbrechung der Rückkop pelleitung RL vorliegt, wird im Normalfall abgebrochen, so bald die Spannung am Eingang IN1 über die Referenzspannung V1 angestiegen ist. In diesem Fall wechselt der erste Differenz verstärker 53 von einem logischen L auf ein logisches H, so daß die Stromquellen 3 und 4 mit Hilfe der Halbleiterschalter M2 und M3 abgeschaltet werden. Die im Kondensator C enthalte ne Ladung wird durch das Schließen des Halbleiterschalters M4 entladen.

Durch das Abschalten der Stromquellen 3 und 4 ist ein gerin ger Stromverbrauch des Spannungsreglers im Normalbetrieb si chergestellt.

Beim Auftreten eines Fehlers wechselt die Spannung am Eingang IN1 mangels des externen Ladungsspeichers LS sofort auf einen Spannungswert UR, der sich aus dem Produkt des Stromes 11 und des Widerstandes R ergibt. Dies hat zur Folge, daß der zweite Differenzverstärker 54 an seinem Ausgang von einem logischen L auf ein logisches H wechselt, während der Zustand des er sten Differenzverstärkers 53 unverändert auf einem logischen L verharrt. Dies hat nun zur Folge, daß auch der Ausgang ST von einem logischen L auf ein logisches H wechselt, so daß ein Fehler signalisiert wird. Ist die Schaltungsanordnung SDU mit der Ansteuerung AN verbunden, so kann der Spannungsreg lers z. B. sofort abgeschaltet werden. Hat der Ausgang ST von einem logischem L auf ein logisches H gewechselt, so wird der Ladevorgang des Ladungsspeichers C durch das Öffnen des Lei stungsschalters M1 unterbrochen und eine eventuell vorhandene Ladung durch Schließen von M5 wieder entfernt. Dieser Zustand bleibt solange erhalten, bis die Unterbrechung in der Rück koppelleitung behoben ist. Der erste Differenzverstärker 53, der vorteilhafterweise als Schmitt-Trigger ausgeführt ist, ist zur Unterdrückung transienter Störsignale mit einer gro ßen Hysterese auszuführen, das heißt:

V1 - V2 < I1 . R.

Die Arbeitsweise und die Vorteile des erfindungsgemäßen Span nungsreglers werden anhand drei verschiedener Betriebszustän de genauer erklärt. Die Fig. 3a bis 3c zeigen hierzu die am Eingang IN1 anliegenden Spannungswerte sowie die logischen Signalwerte der zwei Differenzverstärker 53 und 54 sowie die Schaltzustände der Halbleiterschalter M1 bis M5.

Fig. 3a veranschaulicht die Arbeitsweise der Schaltungsan ordnung SDU beim Hochlaufen des Spannungsreglers sowie wäh rend eines Betriebes des Spannungsreglers im Normalbetrieb. Der Spannungsregler wird zum Zeitpunkt t' eingeschaltet. Vor dem Erreichen des Zeitpunktes t' weisen beide Differenzver stärker 53 und 54 ein logisches L am Ausgang auf. Hierdurch bedingt sind die Halbleiterschalter M1 und M3 leitend ge schalten, während die Halbleiterschalter M4 und M5 sperren. Das logische L des ersten Differenzverstärkers 53 wird inver tiert, so daß am Ausgang ST des logischen Verknüpfungselemen tes ein logisches L anliegt. Dieses hat wiederum zu Folge, daß der Halbleiterschalter M1 eingeschaltet ist.

Zum Zeitpunkt t' wird an den ersten Versorgungspotentialan schluß 1 die Versorgungsspannung Vbb angelegt. Der Hochlauf des Spannungsreglers beginnt, das heißt die Spannung am Ein gang IN1, welcher über die Rückkoppelleitung RL mit dem Aus gang OUT des Spannungsreglers verbunden ist beginnt kontinu ierlich bis auf einen Wert ULS zu steigen. Der Spannungswert ULS ist durch den Regelkreis vorgegeben. Bis zum Zeitpunkt t" verändern sich die Zustände der einzelnen Bauelemente nicht. Nach dem Erreichen des Zeitpunktes t" übersteigt die am Eingang IN1 anliegende Spannung den Spannungswert V1. Dies hat zur Folge, daß der Ausgang des ersten Differenzverstär kers 53 von einem logischen L auf ein logisches H wechselt. Die Halbleiterschalter M2 und M3 werden hierdurch sperrend geschaltet, das heißt der weitere Stromfluß durch den Wider stand R beziehungsweise ein weiteres Ansteigen der Spannung am Verbindungspunkt 8 wird unterbunden. Gleichzeitig wird der Halbleiterschalter M4 leitend geschalten, so daß die in dem Ladungsspeicher C gespeicherte Ladung abfließen kann und sich am Verbindungspunkt 8 einen Spannung von 0 V einstellt. M5 bleibt unverändert im gesperrten Zustand.

Bedingt durch die Schaltverzögerung von M4, wechselt der Aus gang des zweiten Differenzverstärkers 54 erst kurz nach dem Zeitpunkt t" von einem logischen L auf ein logisches H. Dies ist durch den Spannungsverlauf (U52) am zweiten Eingang 52 der Auswertung 5 bedingt. Zur Erklärung ist der Spannungsver lauf U52 mit eingezeichnet. Zum Zeitpunkt t' beginnt sich der Kondensator C aufzuladen. Durch das Öffnen des Halbleiter schalters M4 sinkt U52 auf den konstanten Spannungswert V3 ab. Beim Schnittpunkt der Spannungsverläufe von U52 und IN1 wechselt der Ausgang des zweiten Differenzverstärkers dann seinen Wert. Dieses Verhalten hat jedoch keine Folge auf das am Ausgang ST anliegende Signal, welches weiterhin auf einem logischen L verbleibt. Dieses signalisiert eine korrekte Funktionsfähigkeit des Spannungsreglers. Die am Eingang IN1 anliegende Spannung steigt bis zum Zeitpunkt t1 + t' auf den Wert ULS. Der Ladungsspeicher LS hat seine vollständige La dung aufgenommen und am Ausgang OUT liegt die vorgegebene Sollspannung an.

Fig. 3b zeigt die Arbeitsweise des erfindungsgemäßen Span nungsreglers bei einem Hochlauf, wenn die Rückkoppelleitung unterbrochen ist. Der Hochlauf beginnt zum Zeitpunkt t'. Bis zum Zeitpunkt t' weisen die Differenzverstärker 53 und 54 an ihren Ausgängen ein logisches L auf. Die Halbleiterschalter M2 und M3 sind leitend geschalten während die Halbleiter schalter M4 und M5 sperren. Der Statusausgang ST weist bis zum Zeitpunkt t' ebenfalls ein logisches L auf. Der Halblei terschalter M1 ist deshalb leitend geschalten.

Ab dem Zeitpunkt t' liegt am ersten Versorgungspotentialan schluß 1 die positive Versorgungsspannung Vbb an, das heißt der Hochlauf beginnt. Da der externe Ladungsspeicher LS auf grund der Unterbrechung der Rückkoppelleitung RL nicht mit den Eingang IN1 verbunden ist wird durch die Stromquelle 3 über den geschlossenen Schalter M2 im Widerstand R eine Span nung UR eingeprägt, die am Eingang IN1 und somit am ersten Eingang 51 der Auswertung anliegt. Diese Spannung steht so fort zur Verfügung. Die am Widerstand abfallende Spannung UR ist betragsmäßig größer als die Spannungen V2, die am negati ven Eingang des ersten Differenzverstärkers 53 anliegt und größer äls V3, die am negativen Eingang des zweiten Diffe renzverstärkers 54 anliegt. Überschreitet die am Eingang IN1 anliegende Spannung den Wert U52 zum Zeitpunkt t", so wech selt der zweite Differenzverstärker 54 am Ausgang sein Signal von L auf ein logisches H. Der Ausgang des ersten Differenz verstärkers 53 verbleibt unverändert auf einem logischen L. Da dieses durch den invertierenden Eingang im logischen Ver knüpfungselement 55 zu einem logischen H wird, wechselt am Ausgang ST das Signal von einem logischen L auf ein logisches H und signalisiert einen Fehler; Dies hat zur Folge, daß der Halbleiterschalter M1 ausgeschaltet und M5 eingeschaltet wird und somit eine Entladung des Ladungsspeichers C durchgeführt wird. Die Halbleiterschalter M2 und M3 verbleiben leitend, während der Halbleiterschalter M4 weiterhin im ausgeschalte ten Zustand verbleibt. Das Durchschalten von M5 hat weiterhin den Vorteil, daß der Verbindungspunkt 8 definiert auf Bezugs potential liegt. Ein Spannungsanstieg am Verbindungspunkt 8 durch Leckströme durch M1 ist somit verhindert.

Aus der Beschreibung wird ersichtlich, daß ein Vorteil der erfindungsgemäßen Schaltungsanordnung SDU darin besteht, daß ein Fehler in der Rückkoppelleitung RL von einem Hochlauf des Spannungsreglers unterschieden werden kann.

In Fig. 3c wird die Arbeitsweise der Schaltungsanordnung des erfindungsgemäßen Spannungsreglers beim Auftreten eines Feh lers während des Betriebes erläutert. Der Fehler tritt zum Zeitpunkt tF auf. Bis zu diesem Zeitpunkt liegt am Eingang IN1 die Spannung ULS an. Die beiden Differenzverstärker 53 und 54 erzeugen an ihren Ausgängen ein logisches H. Die Halb leiterschalter M2 und M3 sind ausgeschaltet, während der Halbleiterschalter M4 leitend geschalten ist. Aufgrund der an den Ausgängen der beiden Differenzverstärker 53 und 54 anlie genden logischen H weist der Ausgang ST ein logisches L auf. Dies hat zur Folge, daß der Halbleiterschalter M1 eingeschal ten ist und M5 ausgeschaltet.

Zum Zeitpunkt tF findet eine Unterbrechung in der Rückkoppel leitung RL statt. Dies hat zur Folge, daß die Spannung am Eingang IN1 von ULS auf den Wert 0 abzusinken beginnt. Sinkt die Spannung am Eingang IN1 unter den Wert V3 zum Zeitpunkt t54 ab, so ändert sich am Ausgang des zweiten Differenzver stärkers 54 das logische H zu einem logischen L. Die Spannung am Eingang IN1 sinkt bis zum Zeitpunkt t53 auf den Wert V2 ab, bei welchem sich das Signal am Ausgang des ersten Diffe renzverstärkers 53 auf ein logisches L verändert. Zu diesem Zeitpunkt t53 werden die Halbleiterschalter M2 und M3 leitend geschalten, so daß ein Strom 11 durch den Widerstand R flie ßen kann, welcher am Eingang IN1 eine Spannung UR erzeugt. Die Spannung am Eingang IN1 beginnt folglich von einem Wert V2 auf einen Wert UR anzusteigen. Dies hat in der Praxis ei nen sehr steilen Gratienten zur Folge. Dies ist in der Zeich nung der übersichtlichkeithalber jedoch mit einer leichten Rampe dargestellt. Gleichzeitig kann nun auch ein Strom 12 durch M1 und M3 fließen und den Kondensator C laden. Der da mit an 8 verbundene Spannungsanstieg erfolgt jedoch deutlich langsamer als der an 7, so daß die Spannung an IN1 sehr schnell die Spannung U52 übersteigt. Übersteigt die am Ein gang IN1 anliegende Spannung den Spannungswert V3, so ändert sich das am Ausgang des zweiten Differenzverstärkers anlie gende Signal wiederum auf ein logisches H. Das Signal am Aus gang ST des logischen Verknüpfungselement 55 ändert sich dem zufolge von einem logischen L auf ein logisches H und signa lisiert einen Fehler. Gleichzeitig wird der Stromfluß im Re ferenzspannungszweig durch des Öffnen des Halbleiterschalters M1 unterbunden und C durch Einschalten von M5 entladen. Erst nachdem die Unterbrechung in der Rückkoppelleitung behoben ist, ändert sich das am Ausgang ST anliegende Signal wieder auf ein logisches L.

Bezugszeichenliste

IN Eingang Spannungsregler
OUT Ausgang Spannungsregler
LS Ladungsspeicher
ULS Ausgangsspannung
t1 Zeitspanne
RL Rückkoppelleitung
IC integrierte Schaltung
IN1 Eingang integrierte Schaltung
AN Ansteuerung
SDU Schaltungsanordnung zum Detektieren einer Unterbrechung in der Rückkoppelleitung
Vbb positives Versorgungspotential
GND Bezugspotential/Masse
SRl Spannungsregler
S1 Halbleiterschalter (MOSFET)
D1 Diode
L1 Induktivität

1

erster Versorgungspotentialanschluß

2

zweiter Versorgungspotentialanschluß

3

erste Stromquelle

4

zweite Stromquelle

5

Auswertung

6

Spannungsquelle

7

Verbindungspunkt

8

Verbindungspunkt

51

erster Eingang

52

zweiter Eingang

53

erster Differenzverstärker

54

zweiter Differenzverstärker

55

logisches Verknüpfungselement

56

Verbindungspunkt
M1 Halbleiterschalter (zweite Schaltvorrichtung)
M3 Halbleiterschalter (zweite Schaltvorrichtung)
M2 Halbleiterschalter (erste Schaltvorrichtung)
M4 Halbleiterschalter (erste Schaltvorrichtung)
M5 Halbleiterschalter
R Widerstand
UR Spannung (an R)
ST Ausgang von SDU
C Ladungsspeicher

Claims

1. Spannungsregler (SR1), dessen Eingang (IN) mit einer er sten Versorgungsspannung (Vbb) verbunden ist und dessen Aus gangsspannung (Ua) an einem Ausgang (OUT) im Normalbetrieb über eine Rückkoppelleitung (RL) einem Eingang (IN1) einer integrierten Schaltung (IC) mit einer Ansteuerung (AN) zuge führt wird zur Überwachung und Regelung der Ausgangsspannung (Ua) auf einen vorgegebenen ersten Spannungswert durch die Ansteuerung (AN), dadurch gekennzeichnet,
daß eine Schaltungsanordnung (SDU) zum Detektieren einer.Un terbrechung der Rückkoppelleitung (RL) vorgesehen ist und,
daß am Ausgang (OUT) bei einer Unterbrechung von dem vorgege benen ersten Spannungswert auf einen vorgegebenen zweiten Spannungswert umgeschaltet wird.

2. Spannungsregler nach Patentanspruch 1, dadurch gekennzeichnet, daß der Ausgang (OUT) mit einem massebezogenen, ersten La dungsspeicher (LS) verbunden ist, wobei die an dem Ladungs speicher (LS) abfallende Spannung (ULS) im Normalbetrieb der Ansteuerung und der Schaltungsanordnung (SDU) zum Detektieren einer Unterbrechung der Rückkoppelleitung (RL) zugeführt wird.

3. Spannungsregler nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, daß die Schaltungsanordnung (SDU) zum Detektieren einer Un terbrechung der Rückkoppelleitung (RL) mit ihrem Ausgang (ST) mit der Ansteuerung (AN) verbunden ist.

4. Schaltungsanordnung (SDU) zum Detektieren einer Unterbre chung eines vorgegebenen ersten Spannungswertes nach einem der Patentansprüche 1 bis 3, dadurch gekennzeichnet, daß im Falle einer Unterbrechung am Eingang (IN1) innerhalb einer zweiten Zeitspanne (t2) ein zweiter kleinerer, vorgege bener Spannungswert (UR) als die im Normalbetrieb abfallende Spannung (ULS) anliegt, der mit einem innerhalb einer dritten Zeitspanne (t3) ab dem Eintreten der Unterbrechung erzeugten Referenzspannungswert (Uref) jeweils einem Eingang (51, 52) einer Auswertung (5) zugeführt wird, die ein Signal am Aus gang (ST) erzeugt, das der Auswertung (AN) zugeführt wird.

5. Schaltungsanordnung (SDU) zum Detektieren einer Unterbre chung eines vorgegebenen ersten Spannungswertes nach Patent anspruch 4, dadurch gekennzeichnet, daß zur Erzeugung des zweiten Spannungswertes (UR) zwischen Versorgungspotentialanschlüssen (Vbb, GND) eine Serienschal tung aus einer ersten Stromquelle (3), einer ersten Schalt vorrichtung (M2) und einem Widerstand (R) vorgesehen ist, wo bei der Verbindungspunkt (7) zwischen dem Widerstand (R) und der ersten Schaltungsvorrichtung (M2) einerseits mit dem Ein gang (IN1) und andererseits mit dem ersten Eingang (51) der Auswertung (5) verschalten ist.

6. Schaltungsanordnung (SDU) zum Detektieren einer Unterbre chung eines vorgegebenen ersten Spannungswertes nach einem der Patentansprüche 4 oder 5, dadurch gekennzeichnet, daß zur Erzeugung des Referenzspannungswertes (Uref) eine Se rienschaltung aus einer zweiten Stromquelle (4), einer zwei ten Schaltungsvorrichtung (M1, M3) und einem zweiten Ladungs speicher (C) zwischen den Versorgungspotentialanschlüssen (Vbb, GND) vorgesehen ist, wobei der Verbindungspunkt zwi schen dem zweiten Ladungsspeicher (C) und der zweiten Schalt vorrichtung (M1, M3) mit dem zweiten Eingang (52) der Auswer tung (5) verschalten ist und wobei dem Ladungsspeicher (C) zumindest ein Halbleiterschalter (M4, M5) mit seiner Last strecke parallel geschaltet ist.

7. Schaltungsanordnung (SDU) zum Detektieren einer Unterbre chung eines vorgegebenen ersten Spannungswertes Patentan spruch 6, dadurch gekennzeichnet, daß die zweite Schaltvorrichtung (M1, M3) zwei mit ihrer Laststrecke seriell verschaltete Halbleiterschalter aufweist.

8. Schaltungsanordnung (SDU) zum Detektieren einer Unterbre chung eines vorgegebenen ersten Spannungswertes nach einem der Patentansprüche 4 bis 7, dadurch gekennzeichnet,
daß die Auswertung einen ersten (53) und einen zweiten Diffe renzverstärker (54) aufweist, deren positive Eingänge mitein ander und mit dem Eingang (IN1) verbunden sind und den ersten Eingang der Auswertung bilden,
daß der negative Eingang des ersten Differenzverstärkers (53) mit einer zwei Spannungswerten (V1, V2) bereitstellende Vor richtung verbunden ist und
daß der negative Eingang des zweiten Differenzverstärkers (54) mit dem Verbindungspunkt zwischen dem zweiten Ladungs speicher (C) und der zweiten Schaltvorrichtung (M1, M3) ver bunden ist,
wobei der Ausgang des ersten Differenzverstärkers (53) einer seits die erste (M2) und die zweite Schaltvorrichtung (M3) im Fehlerfall leitend steuert, andererseits den Halbleiterschal ter (M4) im Fehlerfall sperrend schaltet und weiterhin mit einem ersten Eingang eines logischen Verknüpfungsgliedes ver bunden ist
und wobei der Ausgang des zweiten Differenzverstärker (54) mit einem zweiten Eingang des logischen Verknüpfungsgliedes (55) verbunden ist und der Ausgang des logischen Verknüp fungsgliedes (55) mit dem Ausgang (ST) in Verbindung ist.

9. Schaltungsanordnung (SDU) zum Detektieren einer Unterbre chung eines vorgegebenen ersten Spannungswertes nach Patent anspruch 8, dadurch gekennzeichnet, daß der Ausgang (ST) des logischen Verknüpfungsgliedes (55) im Fehlerfall die zweite Schaltvorrichtung (M1) sperrend und den Halbleiterschalter (M5) leitend schaltet.

10. Schaltungsanordnung (SDU) zum Detektieren einer Unterbre chung eines vorgegebenen ersten Spannungswertes nach einem der Patentansprüche 8 oder 9, dadurch gekennzeichnet, daß der erste Eingang des logischen Verknüpfungsgliedes (55) invertierend ist und das logische Verknüpfungsglied (55) an sonsten ein UND-Gatter ist.

11. Schaltungsanordnung (SDU) zum Detektieren einer Unterbre chung eines vorgegebenen ersten Spannungswertes nach einem der Patentansprüche 6 bis 10, dadurch gekennzeichnet, daß der erste Ladungsspeicher (LS) und der zweite Ladungs speicher (C) Kondensatoren sind, wobei die Kapazität (C1) des ersten Ladungsspeichers (LS) größer als Kapazität (C2) des zweiten Ladungsspeichers (C) ist.

12. Schaltungsanordnung (SDU) zum Detektieren einer Unterbre chung eines vorgegebenen ersten Spannungswertes nach einem der Patentansprüche 8 bis 11, dadurch gekennzeichnet, daß zwischen den negativen Eingang des zweiten Differenzver stärkers (54) und den Ladungsspeicher (C) eine Spannungsquel le (6) geschalten ist.

13. Schaltungsanordnung (SDU) zum Detektieren einer Unterbre chung eines vorgegebenen ersten Spannungswertes nach einem der Patentansprüche 8 bis 12, dadurch gekennzeichnet, daß über ein externes Signal () die Schaltungsanordnung in den Stand-by-Betrieb geschalten werden kann.

14. Schaltungsanordnung (SDU) zum Detektieren einer Unterbre chung eines vorgegebenen ersten Spannungswertes nach einem der Patentansprüche 8 bis 13, dadurch gekennzeichnet, daß der erste Differenzverstärker (53) als Schmitt-Trigger ausgeführt ist.