DE102005020803A1

DE102005020803A1 - Schaltungsanordnung mit einer Verstärkeranordnung und einer Offset-Kompensationsanordnung

Info

Publication number: DE102005020803A1
Application number: DE102005020803A
Authority: DE
Inventors: Marcus Nübling; Heiko Gutzki
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-05-04
Filing date: 2005-05-04
Publication date: 2006-11-16
Anticipated expiration: 2025-05-05
Also published as: US20070013439A1; DE102005020803B4; US7405614B2

Abstract

Die Erfindung betrifft eine Schaltungsanordnung, die folgende Merkmale aufweist: DOLLAR A - eine Verstärkerschaltung (10) mit Eingängen zur Zuführung eines Eingangssignals (Vin), einem Ausgang (OUT) zur Bereitstellung eines Ausgangssignals (Vout) und mit einem ersten Operationsverstärker (11), der Eingänge (111, 112), die an die Eingänge der Verstärkeranordnung (10) gekoppelt sind, einen Ausgang (113), der an den Ausgang (OUT) der Verstärkeranordnung (10) gekoppelt ist, und einen ersten Kompensationseingang (114) zur Zuführung eines Offset-Kompensationssignals aufweist, DOLLAR A - eine erste Kompensationsschaltung (20, 12), die an die Eingänge (111, 112) des ersten Operationsverstärkers (11) gekoppelt ist und die das Offset-Kompensationssignal (V12) bereitstellt, DOLLAR A - eine Deaktivierungsschaltung (31, 32; 31, 33; 31, 60), die dazu ausgebildet ist, die erste Kompensationsanordnung (20, 12) zeitweise zu deaktivieren.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung mit einer Verstärkeranordnung, die einen Operationsverstärker aufweist, und einer an die Verstärkeranordnung angeschlossenen Offset-Kompensationsanordnung zur Offset-Kompensation des Operationsverstärkers.

Eine solche Schaltungsanordnung ist beispielsweise in Finvers et al: "A High Temperature Precision Amplifier", IEEE Journal of Solid-State Circuits, Vol. 30, No. 2, Februar 1995, Seiten 120–128, beschrieben. Operationsverstärker in Verstärkerschaltungen werden üblicherweise so beschaltet, dass eine Spannung zwischen den Eingängen des Operationsverstärkers im Idealfall Null ist. Ist der Operationsverstärker mit einem Offset behaftet, so stellt sich zwischen dessen Eingängen eine Offsetspannung ungleich Null ein, was zu einer Verfälschung des Messergebnisses führt. Die Offset-Kompensationsanordnung dient bei solchen Schaltungen dazu, eine solche zwischen den Eingängen des Operationsverstärkers anliegende Offset-Spannung zu erfassen und ein Offset-Kompensationssignal zu erzeugen. Dieses Kompensationssignal wird einem Offset-Kompensationseingang des Operationsverstärkers zugeführt wird, um die Offset-Spannung zwischen den Eingängen des Operationsverstärkers auf Null zu regeln.

Diese Offset-Kompensation durch Erfassen der Eingangsspannung des Operationsverstärkers und Erzeugen des Kompensationssignals abhängig von der Eingangsspannung kann dann zu Problemen führen, wenn dem Operationsverstärker ein häufig wechselndes Eingangssignal zugeführt wird. Denn, bei einer Pegeländerung des Eingangssignals ist die Eingangsspannungsdifferenz des Operationsverstärkers zunächst nicht Null, bis der Operationsverstärker wieder einen eingeschwungenen Zustand erreicht hat. Diese Eingangsspannungsdifferenz ungleich Null wird von der Offset-Kompensationsanordnung als Offset registriert und führt fälschlicherweise zu einer Änderung bzw. Anpassung des Kompensationssignals.

Offset-Kompensationsanordnungen besitzen üblicherweise ein integrierendes Verhalten, was dazu führt, dass das Offset-Kompensationssignal mit der Anzahl der Pegeländerungen des Eingangssignals bzw. mit der Anzahl der Einschwingvorgänge des Operationsverstärkers zunimmt. Dies hat zur Folge, dass der Operationsverstärker "überkompensiert" wird, so dass gerade während des eingeschwungenen Zustands des Operationsverstärkers einen Offset vorhanden ist, der mit zunehmender Anzahl der Pegeländerungen des Eingangssignals bzw. mit zunehmender Anzahl der Einschwingvorgänge des Operationsverstärkers zunimmt.

Ziel der vorliegenden Erfindung ist es, eine Schaltungsanordnung mit einer einen Operationsverstärker aufweisenden Verstärkeranordnung und einer Offset-Kompensationsanordnung zur Verfügung zu stellen, die diese Nachteile nicht aufweist.

Dieses Ziel wird durch eine Schaltungsanordnung mit den Merkmalen des Patentanspruchs 1 erreicht. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Die Schaltungsanordnung umfasst eine Verstärkeranordnung mit Eingängen zur Zuführung eines Eingangssignals, einem Ausgang zur Bereitstellung eines Ausgangssignals und mit einem ersten Operationsverstärker. Der Operationsverstärker weist Eingänge, die an die Eingänge der Verstärkeranordnung gekoppelt sind, einen Ausgang, der an den Ausgang der Verstärkeranordnung gekoppelt ist, und einen ersten Kompensationseingang zur Zuführung eines Offset-Kompensationssignals auf. Die Schaltungsanordnung weist außerdem eine erste Kompensationsanordnung auf, die an die Eingänge des ersten Operationsverstärkers gekoppelt sind und die das Offset-Kompensationssignal bereitstellt. Außerdem ist eine Deaktivierungsschaltung vorhanden, die dazu ausgebildet ist, die erste Kompensationsanordnung zeitweise zu deaktivieren.

Durch die zeitweise Deaktivierung der Kompensationsanordnung durch die Deaktivierungsschaltung wird bei der erfindungsgemäßen Schaltungsanordnung verhindert, dass während solcher Zeitdauern, während derer der erste Operationsverstärker nach einem Pegelwechsel des Eingangssignals einschwingt, eine Spannungsdifferenz zwischen den Eingängen des ersten Operationsverstärkers von der Kompensationsanordnung als Offset erfasst wird. Eine solche Erfassung der Eingangsspannungsdifferenz als Offset während der Einschwingvorgänge des ersten Operationsverstärkers würde in der oben erläuterten Weise zu einer fehlerhaften Erzeugung des Kompensationssignals führen.

Die Deaktivierungsschaltung ist vorzugsweise dazu ausgebildet, die erste Kompensationsanordnung abhängig von dem Eingangssignal zu deaktivieren. Vorzugsweise deaktiviert die Deaktivierungsschaltung die erste Kompensationsanordnung jeweils für eine vorgegebene Zeitdauer nach einem Pegelwechsel des Eingangssignals.

Die vorliegende Erfindung wird nachfolgend anhand von Figuren näher erläutert:
1 zeigt ein erstes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung mit einer Verstärkerschaltung, einer Offset-Kompensationsschaltung und einer Deaktivierungsschaltung für die Offset-Kompensationsschaltung,
2 zeigt beispielhaft zeitliche Verläufe für ein Eingangssignal der Verstärkeranordnung, das eine über einem Messwiderstand anliegende Spannung ist,
3 zeigt ein schaltungstechnisches Realisierungsbeispiel für einen Operationsverstärker mit einem Offset-Kompensationseingang,
4 zeigt ein zweites Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung,
5 zeigt zeitliche Verläufe ausgewählter, in der Schaltung nach 4 vorkommender Signale,
6 zeigt ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung,
7 zeigt ein schaltungstechnisches Realisierungsbeispiel für einen Operationsverstärker mit zwei Off1set-Kompensationseingängen,
8 zeigt ein weiteres Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung,
9 zeigt beispielhaft zeitliche Verläufe ausgewählter in der Schaltungsanordnung nach 8 vorkommender Signale.
In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Schaltungskomponenten und Signale mit gleicher Bedeutung.
Die in 1 dargestellte erfindungsgemäße Schaltungsanordnung weist eine Verstärkeranordnung 10 mit Eingängen 101, 102 zur Zuführung eines Eingangssignals Vin und mit Ausgängen 103, 104 zum Bereitstellen eines Ausgangssignals Vout auf. Das Eingangssignal Vin und das Ausgangssignal Vout sind in dem Beispiel Spannungen, die jeweils auf ein Bezugspotential GND bezogen sind. Der Eingang 102 und der Ausgang 104 liegen auf diesem Bezugspotential GND. Die Verstärkeranordnung 10 weist einen ersten Operationsverstärker 11 mit Eingängen 111, 112 und einem Ausgang 113 auf. Der Plus-Eingang 111 des Operationsverstärkers 11 ist in dem Beispiel über einen Widerstand 14 an den Eingang 101 der Verstärkeranordnung 10 angeschlossen, und der Minus-Eingang 112 des Operationsverstärkers 11 ist über einen weiteren Eingangswiderstand 15 an den Eingang 102 der Verstärkeranordnung 10 angeschlossen. Der Ausgang 113 des ersten Operationsverstärkers 11 ist an den Ausgang 103 der Verstärkeranordnung 10 angeschlossen. Der Ausgang 113 des Operationsverstärkers 11 ist darüber hinaus über einen Rückkopplungswiderstand 13 auf dessen Minus-Eingang 112 zurückgekoppelt. Nach Anlegen einer Eingangsspannung Vin stellt sich nach Ablauf eines Einschwingvorganges zwischen den Eingängen 111, 112 des Operationsverstärkers 11 eine Differenzspannung Vdiff = 0 ein. Für die Ausgangsspannung Vout des Operationsverstärkers 11 gilt bei der dargestellten Beschaltung: Vout = R2/R1 (1)
Mit R1 sind dabei die Widerstandswerte der Eingangswiderstände 14, 15 und mit R2 ist der Widerstandswert des Rückkopplungswiderstandes 13 bezeichnet.
Beispielsweise bedingt durch Temperatureinflüsse oder auch bedingt durch herstellungsbedingte Variationen der Parameter der in dem Operationsverstärker 11 vorhandenen Bauelemente (nicht näher dargestellt) kann in eingeschwungenen Zustand des Operationsverstärkers 11 ein Offset, das heißt eine Eingangsdifferenz Vdiff ungleich Null vorhanden sein. Zur Kompensation eines solchen Eingangs-Offset weist der erste Operationsverstärker 11 einen Kompensationseingang 114 zur Zuführung eines Kompensationssignals auf. Dieses Kompensationssignal ist in dem Beispiel eine Spannung V12, die über einem ersten kapazitiven Speicherelement anliegt, das in dem Beispiel zwischen dem Kompensationseingang 114 und Bezugspotential GND geschaltet ist.
Dieses Kompensationssignal V12 wird durch eine Kompensationsschaltung 20 erzeugt, die an die Eingänge 111, 112 des ersten Operationsverstärkers 11 angeschlossen ist, um dessen Eingangsspannungsdifferenz Vdiff zu erfassen und abhängig von dieser Eingangsspannungsdifferenz Vdiff in Verbindung mit dem kapazitiven Speicherelement 12 das Kompensationssignal V12 zu erzeugen. Die Kompensationsschaltung 20 weist einen zweiten Operationsverstärker 21 auf, der in dem Beispiel als Transkonduktanzverstärker ausgebildet ist, und der somit einen von der Eingangsspannungsdifferenz Vdiff abhängigen Ausgangsstrom I20 erzeugt, um das kapazitive Speicherelement 12 zu laden. Grundsätzlich erzeugt die Kompensationsanordnung 20 so lange einen Ausgangsstrom I20, so lange die Eingangsdifferenz Vdiff des ersten Operationsverstärkers 11 ungleich Null ist, um dadurch das Kompensationssignal V12 so lange zu ändern bis es auf einen Wert eingeregelt ist, bei welchem der Offset bzw. die Eingangsspannungsdifferenz Vdiff Null ist.
Da auch der Transkonduktanzverstärkers 21 der Kompensationsanordnung 20 mit einem Offset behaftet sein kann, weist die Kompensationsanordnung 20 eine weitere Kompensationsanordnung auf, die zur Offset-Kompensation des Transkonduktanzverstärkers 21 dient. Der Transkonduktanzverstärker 21 weist entsprechend dem ersten Operationsverstärker 11 der Verstärkeranordnung 10 einen Kompensationseingang 214 zur Zuführung eines Offset-Kompensationssignals V22 auf. Zwischen diesem Kompensationseingang 214 und Bezugspotential GND ist ein zweites kapazitives Speicherelement 22 geschaltet, über welchem das Offset-Kompensationssignal V22 dieses Transkonduktanzverstärkers 21 anliegt. Dieses zweite kapazitive Speicherelement 22 ist Teil der Kompensationsanordnung dieses Transkonduktanzverstärkers 21.
Diese Kompensationsanordnung weist außerdem einen ersten Schalter 23 zum Unterbrechen der Verbindung zwischen dem ersten Eingang 211 des Transkonduktanzverstärkers 21 und dem ersten Eingang 111 des Operationsverstärkers 11, einen zwei ten Schalter 24 zum Kurzschließen der Eingänge 211, 212 des Transkonduktanzverstärkers 21, einen dritten Schalter 25 zum Anschließen des Ausgangs 213 des Transkonduktanzverstärkers 21 an das erste kapazitive Speicherelement 12, sowie einen vierten Schalter 26 zum Anschließen des Ausgangs 213 des Transkonduktanzverstärkers 21 an das zweite kapazitive Speicherelement 22 auf. Diese Schalter 23, 24, 25, 26 der Kompensationsanordnung des Transkonduktanzverstärkers 21 sind durch Schaltsignale p1, p2 angesteuert, die durch eine lediglich schematisch dargestellte Steuerschaltung 200 erzeugt werden. Diese Steuersignale p1, p2 sind komplementär zueinander und so gewählt, dass stets der erste und vierte Schalter 23, 25 gemeinsam geöffnet und geschlossen und dass stets der zweite und vierte Schalter 24, 26 gemeinsam geöffnet und geschlossen werden. Der erste und dritte Schalter 23, 25 einerseits und der zweite und vierte Schalter 24, 26 andererseits sind dabei stets komplementär zueinander angesteuert.
Die Steuerschaltung 200 steuert die Offset-Kompensation des Transkonduktanzverstärkers 21 durch die zweite Kompensationsanordnung. Während eines Kompensationsvorganges, bei dem das Kompensationssignal V22 erzeugt wird, werden der erste und dritte Schalter 23, 25 geöffnet, um den Transkonduktanzverstärker 21 von dem ersten Operationsverstärker 11 abzukoppeln. Der zweite und vierte Schalter 24, 26 werden geschlossen, um die Eingänge 211, 212 des Transkonduktanzverstärkers 21 kurzzuschließen und um den Ausgang 213 des Transkonduktanzverstärkers 21 an das zweite kapazitive Speicherelement 22 anzuschließen. Weist der Transkonduktanzverstärker 21 einen Offset auf, so steht an seinem Ausgang 213 trotz kurzgeschlossenen Eingängen 211, 212 ein Ausgangsstrom zur Verfügung, welcher über den vierten Schalter 26 den Kondensator 22 lädt, um das zweite Kompensationssignal V22 zu vergrößern. Dieses Kompensationssignal V22 dient intern in dem Transkonduktanzverstärker 21 zur Offset-Kompensation.
Der Offset des Transkonduktanzverstärkers 21 ist dann vollständig kompensiert, wenn dessen Ausgangsstrom zu Null wird, und das Kompensationssignal V22 dadurch nicht weiter ansteigt. Nach Abschluss des Kompensationsvorganges werden der zweite und vierte Schalter 24, 26 geöffnet und der erste und dritte Schalter 23, 25 der Kompensationsanordnung des Transkonduktanzverstärkers 21 werden geschlossen.
Der zuvor erläuterte Kompensationsvorgang für den Transkonduktanzverstärker 21 wird vorzugsweise in regelmäßigen Zeitabständen wiederholt, wobei während des Kompensationsvorganges in erläuterter Weise der zweite und vierte Schalter 24, 26 beispielsweise für eine fest vorgegebene Zeitdauer geschlossen und die beiden anderen Schalter 23, 25 für diese Zeitdauer geöffnet werden. In nicht näher dargestellter Weise besteht in diesem Zusammenhang auch die Möglichkeit, eine Entladeschaltung für das kapazitive Speicherelement 22 vorzusehen, welche das kapazitive Speicherelement 22 jeweils vor Beginn eines Kompensationsvorganges vollständig entlädt, um anschließend bei geschlossenem zweiten und vierten Schalter 24, 26 erneut ein zweites Kompensationssignal V22 zu erzeugen. In diesem Zusammenhang sei darauf hingewiesen, dass das Kompensationssignal V22 nach Öffnen des vierten Schalters 26 erhalten bleibt, so dass während des Kompensationsvorgangs nur eine Änderung des ersten Kompensationssignal V12 erfolgt.
Ein Betriebszustand des Transkonduktanzverstärkers, bei dem der zweite und vierte Schalter 24, 26 geschlossen sind, wird nachfolgend als "Kompensations-Betriebszustand", bezeichnet, während ein Betriebszustand, bei dem diese Schalter 24, 26 geöffnet und die beiden anderen Schalter 23, 25 geschlossen sind, als "Normalbetriebszustand" bezeichnet wird.
Aufgabe der ersten Kompensationsanordnung 20 ist es, in Verbindung mit dem an den Offset-Kompensationseingang 114 des Operationsverstärkers 11 angeschlossenen ersten kapazitiven Speicherelement 12 ein Offset-Kompensationssignal V12 für den Operationsverstärker 11 zu erzeugen.
Zur Erzeugung des ersten Offset-Kompensationssignals V12 wird der Transkonduktanzverstärker 21 im Normalbetrieb betrieben. Der Transkonduktanzverstärker 21 erfasst dann die zwischen den Eingängen 111, 112 des Operationsverstärkers 11 anliegende Spannung Vdiff und erzeugt an dessen Ausgang 213 einen Ausgangsstrom I20, der von dieser Spannungsdifferenz Vdiff abhängig ist. Im Idealfall, wenn der Operationsverstärker 11 nicht mit einem Offset behaftet ist, ist diese Eingangsspannungsdifferenz Vdiff in eingeschwungenem Zustand des Operationsverstärkers 11 Null. Der Ausgangsstrom I20 des Transkonduktanzverstärkers 21 ist in diesem Fall ebenfalls Null, sofern der Transkonduktanzverstärker 21 nicht selbst mit einem Offset behaftet ist, wovon nachfolgend ausgegangen wird.
Ist der erste Operationsverstärker 11 mit einem Offset behaftet, so ist die Eingangsspannungsdifferenz Vdiff ungleich Null und der Transkonduktanzverstärker 21 liefert einen Ausgangsstrom I20 ungleich Null, der das kapazitive Speicherelement 12 lädt, um dadurch die Offset-Kompensationsspannung V12 zu erhöhen. Die Kompensationsspannung V12 wird dabei so lange erhöht, bis die Eingangsspannung Vdiff des ersten Operationsverstärkers Null ist und der Offset des ersten Operationsverstärkers 11 damit kompensiert ist. Das erste Kompensationssignal V12 bleibt erhalten, wenn der Transkonduktanzverstärker 21 vom Normalbetriebszustand in den Kompensations-Betriebszustand übergeht und der dritte Schalter 25 geöffnet wird.
Wie bereits erläutert, ist die Eingangsspannungsdifferenz Vdiff des Operationsverstärkers 11 normalerweise Null. Insbesondere während einer Einschwingphase nach einer Änderung des Eingangssignals Vin kann diese Eingangsspannungsdifferenz Vdiff allerdings einen Wert ungleich Null annehmen. Sofern keine zusätzlichen Maßnahmen getroffen werden, würde diese Eingangsspannungsdifferenz Vdiff während der Einschwingphase durch die Kompensationsanordnung 20 als Offset interpretiert, was zu einer Erhöhung des Offset-Kompensationssignals V12 des Operationsverstärkers 11 führen würde.
Die Kompensationsanordnung 20 mit dem kapazitiven Speicherelement 12 besitzt ein integrierendes Verhalten, was gleichbedeutend damit ist, dass solche Eingangsspannungsdifferenzen Vdiff, die ungleich Null sind, während der erläuterten Einschwingvorgänge aufintegriert würden und zu einer stetigen Erhöhung des Offset-Kompensationssignals V12 führen würden, sofern keine zusätzlichen Maßnahmen ergriffen werden.
Eingangsspannungsdifferenzen Vdiff ungleich Null können darüber hinaus auch durch die die Eingangsspannung Vin erzeugende Eingangsspannungsquelle erzeugt werden, wie nachfolgend anhand von 2 erläutert ist.
2 zeigt im linken Teil eine Vorrichtung zur Erzeugung einer Eingangsspannung Vin der Verstärkeranordnung 20. Diese Anordnung 50 umfasst einen Messwiderstand bzw. Shunt-Widerstand, der von einem Messstrom I50 durchflossen ist. Es sei angenommen, dass dieser Messstrom I50 ein getakteter Strom ist, der an- und abgeschaltet wird. Die Verstärkeranordnung 10 erzeugt über den Messwiderstand 50 ein von diesem Messstrom I50 abhängiges Ausgangssignal Vout. Der Messwiderstand 50 umfasst einen Ohmschen Widerstandsanteil R50 und einen parasitären Induktivitätsanteil L50. Wie im rechten Teil von 2 dargestellt ist, führt dieser parasitäre Induktivitätsanteil sowohl beim Einschalten des Messstromes I50 als auch beim Abschalten des Messstromes I50 zu Spannungsspitzen der Eingangsspannung Vin. Diese Spannungsspitzen führen ebenfalls zu einer Eingangsspannungsdifferenz Vdiff ungleich Null und würden durch die Kompensationsanordnung 20 aufintegriert, sofern keine weiteren Maßnahmen ergriffen werden.
Um zu vermeiden, dass Eingangsspannungsdifferenzen Vdiff ungleich, die durch die erläuterten parasitären Effekte oder durch Einschwingvorgänge des Operationsverstärkers 11 bedingt sind, zu einer Verfälschung des Offset-Kompensationssignals V12 führen, weist die Schaltungsanordnung erfindungsgemäß eine Deaktivierungsschaltung 30 auf, die dazu ausgebildet ist, die erste Kompensationsschaltung 20 zeitweise zu deaktivieren. Diese Deaktivierungsschaltung 30 weist in dem Beispiel einen Schalter 31 auf, der einem Ausgang der Kompensationsanordnung 20 nachgeschaltet ist und der in geöffnetem Zustand eine Änderung des Offset-Kompensationssignals V12 durch die Kompensationsanordnung 20 verhindert. Zur Ansteuerung dieses Schalters 31 ist eine Ansteuerschaltung 32 vorhanden, die dazu ausgebildet ist, den Schalter 31 zeitweise, vorzugsweise während Einschwingvorgängen des Operationsverstärkers 11 oder während vorgegebener Zeitdauern nach Änderungen des Eingangssignals Vin, zu öffnen. Eingangsspannungsdifferenzen Vdiff ungleich Null, die während dieser Zeitdauern auftreten, können somit keine Auswirkung auf das Offset-Kompensationssignal V12 des Operationsverstärkers 11 haben.
Die Kompensationsanordnung 20 ist in dem Beispiel dann deaktiviert, wenn sie kein Ausgangssignal liefert, welches das bis dahin erzeugte Kompensationssignal V21 ändern kann.
Zum besseren Verständnis der Funktion des Offset-Kompensationssignals V12 zeigt 3 ein einfaches schaltungstechnisches Realisierungsbeispiel für einen Operationsverstärker mit Offset-Kompensationseingang 114. Dieser Operationsverstärker besitzt eine Differenz-Verstärkerstufe mit ersten und zweiten Eingangstransistoren 121, 122, deren Steueranschlüsse die Eingänge 111, 112 des Operationsverstärkers bilden. Diese Transistoren 121, 122 sind in dem Beispiel als n-Kanal-MOSFET ausgebildet, deren Source-Anschlüsse miteinander verbunden und über eine als Last dienende Stromquelle 126 an Bezugspotential GND angeschlossen sind. Die Drain-Anschlüsse dieser MOSFET 121, 122 sind über einen Stromspiegel, der zwei weite re Transistoren 124, 125 aufweist, an ein Versorgungspotential Vbb angeschlossen. Dieser Stromspiegel 124, 125 umfasst zwei p-Kanal-Transistoren, von denen ein erster Stromspiegeltransistors 124 als Diode verschaltet ist. Der Stromspiegel 124, 125 bildet einen durch den ersten Eingangstransistor 121 fließenden Strom auf einen den zweiten Stromspiegeltransistor 125 durchfließenden Strom ab. Eine Ausgangsstufe dieses Operationsverstärkers wird durch eine Reihenschaltung eines weiteren n-Kanal-MOSFET 123 und einer weiteren Stromquelle 127 gebildet. Der Ausgang 113 des Operationsverstärkers 11 wird dabei durch einen dem weiteren Transistor 123 und der Stromquelle 127 gemeinsamen Knoten gebildet. Ein Steueranschluss dieses weiteren n-Kanal-Transistors 123 ist an einen dem zweiten Stromspiegeltransistor 125 und dem zweiten Eingangstransistor 122 gemeinsamen Knoten angeschlossen.
Der Operationsverstärker weist eine Kompensationsstufe mit einem ersten Kompensationstransistor 126, der in dem Beispiel als p-Kanal-Transistor 126 ausgebildet ist, und einem zweiten Kompensationstransistor 127, der in dem Beispiel als n-Kanal-Transistor ausgebildet ist, auf. Die beiden Kompensationstransistoren 126, 127 sind gemeinsam durch das an dem Kompensationseingang 114 anliegende Kompensationssignal V12 angesteuert. Die Gate-Anschlüsse dieser beiden Transistoren 126, 127 sind hierzu an den Kompensationseingang 114 angeschlossen. Aufgabe der Kompensationstransistoren 126, 127 ist es, nach Maßgabe des Kompensationssignals V12 den Strom I122 durch den Eingangstransistor 122 zu verringern oder zu erhöhen. Ein den beiden Kompensationstransistoren 126, 127 gemeinsamer Knoten ist hierzu an einen dem Stromspiegeltransistor 125 und dem Eingangstransistor 122 gemeinsamen Knoten angeschlossen.
Die Funktionsweise des dargestellten Operationsverstärkers mit der Kompensationsstufe wird nachfolgend erläutert:
Dieser Operationsverstärker ist dann nicht mit einem Offset behaftet, wenn die Ströme I121, I122 durch die Eingangstransistoren 121, 122 bei gleichen Eingangsspannungen an den Eingängen 111, 112 gleich groß sind. Gleiche Eingangsspannungen liegen dann vor, wenn die Spannung zwischen den beiden Eingängen 111, 112 Null ist.
Der Operationsverstärker ist mit einem Offset behaftet, wenn diese beiden Ströme I121, I122 bei gleichen Eingangsspannungen ungleich sind. Bei einer Eingangsspannungsdifferenz gleich Null steht eine Ausgangsspannung ungleich Null zur Verfügung. Wird ein solcher mit einem Offset behafteter Operationsverstärker in der in 1 dargestellten Weise so beschaltet, dass der Ausgang auf einen der Eingänge zurückgekoppelt ist, so wirkt sich ein solcher Offset dadurch aus, dass sich eine Eingangsspannungsdifferenz ungleich Null einstellt. Ein solcher Offset wird durch die Kompensationsstufe 126, 127 kompensiert, indem nach Maßgabe des Kompensationssignals V12 der Strom durch den zweiten Eingangstransistor 122 vergrößert oder verkleinert wird, um den Strom I122 durch diesen Eingangstransistor 122 an den Strom I121 durch den anderen Eingangstransistor 121 anzupassen.
Nimmt das Kompensationssignal V12 bei dieser Anordnung einen ersten Wert an, bei dem die beiden Kompensationstransistoren 126, 127 gleich angesteuert sind, so ist ein aus der Kompensationsstufe 126, 127 fließender Strom gleich Null. Der Kompensationsstrom Ik ist positiv, um den Strom durch den Eingangstransistor 122 zu erhöhen, wenn das Kompensationssignal V12 unter den ersten Wert absinkt. In diesem Fall wird der erste Kompensationstransistor 126 stärker als der zweite Kompensationstransistor 127 angesteuert. Der Kompensationsstrom Ik ist negativ, um den Strom durch den Eingangstransistor 122 zu verringern, wenn das Kompensationssignal V12 über den ersten Wert ansteigt. In diesem Fall ist der zweite Kompensationstransistor 127 stärker als der erste Kompensationstransistor 127 angesteuert.
4 veranschaulicht eine Verwendung der erfindungsgemäßen Schaltungsanordnung zur Ermittlung eines einen Halbleiterschalter 52 einer Halbbrückenschaltung durchfließenden Laststromes I50. Die Halbbrückenschaltung weist in dem Beispiel zwei in Reihe zwischen ein Versorgungspotential Vcc und Bezugspotential GND geschaltete erste und zweite Halbleiterschalter 51, 52 auf. Diese Halbbrückenschaltung dient in dem Beispiel zur Ansteuerung einer zwischen einem Ausgang 58 der Halbbrückenschaltung und Bezugspotential GND geschalteten Last 56. Ein Strommesswiderstand 50 ist in Reihe zu dem zweiten Halbleiterschalter 52 geschaltet. Dieser Messwiderstand 50 liefert die Eingangsspannung Vin für die Verstärkeranordnung 10.
Die Ansteuerung der beiden Halbleiterschalter 51, 52 erfolgt nach Maßgabe von Steuersignalen S53, S54, die durch eine Steuerschaltung 55 bereitgestellt werden. Treiberschaltungen 53, 54 dienen zur Verstärkung dieser Steuersignale S53, S54 bzw. zur Umsetzung der Pegel dieser Steuersignale S53, S54 auf zur Ansteuerung der Halbleiterschalter 51, 52 geeignete Pegel.
5 zeigt beispielhaft den zeitlichen Verlauf des Ansteuersignals S54 des Halbleiterschalters 52. Der zeitliche Verlauf dieses Steuersignals S54 entspricht dabei qualitativ dem zeitlichen Verlauf des Stromes I50, der den zweiten Halbleiterschalter 52 durchfließt, wenn die Last 56 eine induktive Last, wie beispielsweise ein Motor, ist. 5 zeigt außerdem den zeitlichen Verlauf der über dem Messwiderstand 50 anliegenden Eingangsspannung Vin unter der Annahme, dass der Messwiderstand 50 eine parasitäre Induktivität aufweist.
Die Deaktivierungsschaltung 30 weist in dem Beispiel eine Flankendetektionsschaltung 33 auf, der das Steuersignal S54, nach dessen Maßgabe der Laststrom I50 erzeugt wird, zugeführt ist. Die Flankendetektionsschaltung 33 ist dazu ausgebildet, ansteigende und abfallende Flanken dieses Steuersignals S54 zu detektieren und den Schalter 31 nach einer steigenden und einer fallenden Flanke des Steuersignals S54 jeweils für eine vorgegebene Zeitdauer zu öffnen, um dadurch die Kompensationsanordnung 20 zu deaktivieren. Das Ausgangssignal S33 dieser Flankendetektionsschaltung 33 ist ebenfalls in 5 dargestellt. In dem Beispiel wird davon ausgegangen, dass der Schalter 31 bei einem High-Pegel dieses Ausgangssignals S33 geschlossen und bei einem Low-Pegel dieses Ausgangssignals S33 geöffnet ist. Die Zeitdauern, für welche das Ausgangssignal S33 des Flankendetektors 33 nach einer steigenden bzw. fallenden Flanke des Steuersignals S54 jeweils einen Low-Pegel annimmt, um die Kompensationsanordnung zu deaktivieren, sind vorzugsweise an die Zeitdauern angepasst, während derer die Eingangsspannung Vin aufgrund der parasitären Induktivität des Messwiderstandes 50 Spannungsspitzen aufweist, bzw. diese Zeitdauern sind an Einschwingdauern des Operationsverstärkers 11 nach einem Pegelwechsel des Eingangssignals Vin angepasst.
Beim Öffnen und Schließen des die zweite Kompensationsanordnung 20 deaktivierenden Schalters 31 können Störsignale entstehen, die als sogenanntes "Schaltrauschen" bezeichnet werden. Um negative Auswirkungen dieses Schaltrauschens auf die Erzeugung des Offset-Kompensationssignals V12 zu vermeiden, ist der Operationsverstärker 11 vorzugsweise als Operationsverstärker mit differentieller Offset-Kompensation ausgebildet.
6 zeigt eine Abwandlung der in 1 dargestellten Schaltungsanordnung, bei welcher der Operationsverstärker 11 als Operationsverstärker mit differentieller Offset-Kompensation ausgebildet ist. Der Operationsverstärker 11 besitzt zwei Offset-Kompensationseingänge 114-1, 114-2. An den ersten Kompensationseingang 114_1 ist dabei das bereits erläuterte kapazitive Speicherelement 12 angeschlossen, das an den Ausgang der ersten Kompensationsanordnung 20 angeschlossen ist.
Ein weiteres kapazitives Speicherelement 17 ist zwischen den zweiten Kompensationseingang 114-2 und Bezugspotential GND geschaltet. Dieses weitere kapazitive Speicherelement 17 ist über einen zweiten Schalter 34 der Deaktivierungsschaltung an eine Klemme für ein Referenzpotential Vref2 angeschlossen. Dieser weitere Schalter 34 wird gemeinsam mit dem zwischen die Kompensationsanordnung 20 und das erste kapazitive Speicherelement 12 geschalteten Schalter 31 geöffnet und geschlossen.
Ein schaltungstechnisches Realisierungsbeispiel für einen Operationsverstärker mit differentieller Offset-Kompensation ist in 7 dargestellt. Der grundsätzliche Aufbau dieses Operationsverstärkers entspricht dem Aufbau des in 3 dargestellten Operationsverstärkers mit dem Unterschied, die Kompensationsstufe als differentielle Kompensationsstufe ausgebildet ist.
Die Kompensationsstufe umfasst bei diesem Operationsverstärker einen ersten und zweiten Kompensationstransistor 128, 129. Der erste Kompensationstransistor 128 ist durch das erste Kompensationssignal V12 angesteuert und dessen Laststrecke ist zwischen einen dem Stromspiegeltransistor 125 und dem zweiten Eingangstransistor 122 gemeinsamen Knoten und Bezugspotential geschaltet. Der zweite Kompensationstransistor 129 ist durch ein über dem zweiten kapazitiven Speicherelement (17 in 6) anliegendes Kompensationssignal V17 angesteuert und dessen Laststrecke ist zwischen einen dem Stromspiegeltransistor 125 und dem zweiten Eingangstransistor 122 gemeinsamen Knoten und Bezugspotential geschaltet. Das an dem Eingang des zweiten Kompensationstransistors 129 anliegende Kompensationssignal, das bei geschlossenen Schaltern 28, 34 dem zweiten Referenzpotential entspricht, wird nachfolgend als konstantes Kompensationssignal bezeichnet.
Bei dem dargestellten Operationsverstärker erfolgt eine Änderung des Stromes I122 durch den zweiten Eingangstransistor 122 gegenüber dem Strom durch den ersten Eingangstransistor 121 durch eine Änderung des Kompensationssignals V12 im Vergleich zu dem festen Kompensationssignal V17. Dieses feste Kompensationssignal bewirkt, dass ein Teil des den Stromspiegeltransistor 124 durchfließenden Stromes I124 über den zweiten Kompensationstransistor 129 nach Bezugspotential abfließt. Entspricht das Kompensationssignal V12 dem festen Kompensationssignal V17, so entspricht der den ersten Kompensationstransistor 128 durchfließende Strom I128 dem den zweiten Kompensationstransistor 129 durchfließenden Strom I129. Bei nicht vorhandenem Offset sind die Ströme I121, I122 durch die Eingangstransistoren dann gleich.
Der Operationsverstärker ist mit einem Offset behaftet, wenn die Ströme I121, I122 durch die Eingangstransistoren 121, 122 ungleich sind. Je nach Art des Offset ist es zur Kompensation dieses Offset erforderlich, den Strom I122 durch den zweiten Eingangstransistor 122 im Vergleich zu dem Strom 121 durch den ersten Eingangstransistor 121 zu vergrößern oder zu verringern.
Um den Strom I122 durch den zweiten Eingangstransistor 122 gegenüber dem Strom I121 durch den ersten Eingangstransistor 121 zu erhöhen wird das Kompensationssignal V12 im Vergleich zu dem festen Kompensationssignal V17 vergrößert. In diesem Fall wird der erste Kompensationstransistor 128 abgeregelt. Um den Strom I122 durch den zweiten Eingangstransistor 122 gegenüber dem Strom I121 durch den ersten Eingangstransistor 121 zu verringern wird das Kompensationssignal V12 im Vergleich zu dem festen Kompensationssignal V17 verringert. In diesem Fall wird der erste Kompensationstransistor 128 aufgesteuert.
Gleichtaktstörsignale, die sich den beiden Kompensationssignalen V12, V17 überlagern, wirken sich bei dieser Kompensationsanordnung 128, 129 nicht auf die Offset-Kompensation. Überlagert sich den beiden Kompensationssignalen V12, V17 ein gleiches Störsignal, so werden die beiden Kompensationstransistoren 128, 129 in gleicher Weise abgeregelt oder aufgesteuert mit dem Ergebnis, dass sich der Strom I122 durch den zweiten Eingangstransistor 122 im Vergleich zu dem Strom I121 durch den ersten Eingangstransistor 121 nicht ändert; eine Differenz dieser beiden Ströme I122, I121 bleibt gleich und ist bei vollständiger Offset-Kompensation gleich Null. Ein Störsignal, das sich den beiden Kompensationssignalen V12, V17 überlagert, kann beispielsweise ein Schaltrauschen sein, das durch gleichzeitiges Schalten der Schalter 31, 34 entsteht.
Bezugnehmend auf 6 ist zwischen das weitere kapazitive Speicherelement 117 und die Klemme für Referenzpotential Vref2 vorzugsweise ein fünfter Schalter 28 der Kompensationsanordnung 20 geschaltet. Dieser Schalter 28 wird über das Steuersignal p2 gemeinsam mit dem zwischen den Ausgang des Transkonduktanzverstärkers 21 und das erste kapazitive Speicherelement 12 geschalteten vierten Schalter 25 angesteuert. Bei geschlossenen Schaltern 31, 34 der Deaktivierungsschaltung und Umschalten der Kompensationsanordnung 20 vom Kompensationszustand in den Normalzustand und umgekehrt, wird in erläuterter Weise der vierte Schalter 25 geöffnet oder geschlossen. Um negative Auswirkungen eines beim Öffnen und Schließen dieses vierten Schalters 25 auftretenden Schaltrauschens auf die Offset-Kompensation des Operationsverstärkers 11 zu vermeiden, wird der fünfte Schalter 28 entsprechend dieses vierten Schalters 25 geöffnet und geschlossen.
Entsprechend des ersten Operationsverstärkers 11 der Verstärkeranordnung 10 kann auch der Transkonduktanzverstärker 21 der Kompensationsanordnung 20 als Operationsverstärker mit differentieller Offset-Kompensation ausgeführt sein. Das bereits zuvor erläuterte kapazitive Speicherelement 22 ist dabei an einen ersten Offset-Kompensationseingang 214_2 des Transkonduktanzverstärkers 21 angeschlossen, und ein zweites kapazitives Speicherelement 27 ist an einen zweiten Offset- Kompensationseingang 214_2 dieses Transkonduktanzverstärkers 21 angeschlossen. Das zweite kapazitive Speicherelement 27 ist über einen sechsten Schalter 29 an ein Referenzpotential Vref1 angeschlossen. Dieser sechste Schalter 29 wird synchron zu dem vierten Schalter 26 über das Steuersignal p1 geöffnet und geschlossen. Ein Schaltrauschen, das durch Öffnen und Schließen des vierten Schalters 26 entsteht und das negative Auswirkungen auf die Erzeugung des zweiten Kompensationssignals V22 haben könnte, wird durch synchrones Öffnen und Schließen des sechsten Schalters 29, der an das zweite kapazitive Speicherelement 27 angeschlossen ist, so kompensiert, dass das Schaltrauschen keine Auswirkung auf die Offset-Kompensation des Transkonduktanzverstärkers 21 hat.
Der Plus-Eingang des Operationsverstärkers 11 ist über einen weiteren Widerstand 16 an ein weiteres Referenzpotential Vref1 angeschlossen. Dieser weitere Widerstand 16 besitzt in dem Beispiel denselben Widerstandswert R2 wie der Rückkopplungswiderstand 13 des Operationsverstärker 11. Über das Verhältnis dieser beiden Widerstände 13, 16 wird der Ruhewert Ausgangsspannung Vout eingestellt, also der Wert, auf welchen sich die Ausgangsspannung Vout bei einer Eingangsspannung Vin = 0 einstellt. Bei gleichen Widerständen 13, 16 entspricht dieser Ruhewert dem weiteren Referenzpotential. Bei Anlegen einer Eingangsspannung Vin ungleich Null ändert sich die Ausgangsspannung Vout dann ausgehend von diesem Ruhewert.
Das weitere Referenzpotential Vref2 kann dem zu Kompensationszwecken vorhandenen Referenzpotential Vref1 entsprechen.
Bei den zuvor anhand der 4 und 6 erläuterten Ausführungsbeispielen wird die Kompensationsanordnung 20 abhängig von einem Signal S54 deaktiviert, welches einen Pegelwechsel der Eingangsspannung Vin der Verstärkeranordnung 10 auslöst.
8 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung, die eine Deaktivierungsschaltung 31, 60 aufweist, bei welcher zur Deaktivierung der ersten Kompensationsanordnung 20 keine "Vorabinformationen" über einen bevorstehenden Pegelwechsel der Eingangsspannung Vin erforderlich sind. Die Deaktivierungsschaltung weist den zuvor erläuterten Schalter 31 auf, der zwischen den Ausgang 20 der Kompensationsanordnung und das erste kapazitive Speicherelement 12 geschaltet ist. Ein Ansteuersignal S31 wird durch eine Detektorschaltung 60 erzeugt, die Pegelwechsel der Eingangsspannung Vin detektiert. Diese Detektorschaltung 60 weist eine Verstärkeranordnung auf, die entsprechend der Verstärkeranordnung 10 aufgebaut ist. Diese Verstärkeranordnung der Detektorschaltung 60 umfasst einen Hilfs-Operationsverstärker 61 mit Eingängen 611, 612 und einem Ausgang 613. Die Eingänge 611, 612 dieses Hilfs-Operationsverstärkers 61 sind über Eingangswiderstände 64, 65 an die Eingänge 101, 102 der Verstärkeranordnung 10 angeschlossen. Die Eingangswiderstände 64, 65 sind vorzugsweise entsprechend der Eingangswiderstände 14, 15 der Verstärkeranordnung 10 dimensioniert und weisen einen Widerstandswert R1 auf. Der Hilfs-Operationsverstärker 61 ist entsprechend des Operationsverstärkers 11 der Verstärkeranordnung verschaltet. Hierzu ist dessen Ausgang 613 über einen Rückkopplungswiderstand 63, der entsprechend des Rückkopplungswiderstandes 13 des Operationsverstärkers 11 dimensioniert ist, auf den Minus-Eingang 612 des Hilfs-Operationsverstärkers 61 zurückgekoppelt.
Der erste Operationsverstärker 11 und der Hilfs-Operationsverstärker 61 sind so dimensioniert, dass sie unterschiedliche Zeitkonstanten besitzen, dass sie auf Änderungen der Eingangsspannung Vin also unterschiedlich rasch reagieren. Dies wird anhand zeitlicher Verläufe der Ausgangsspannungen Vout des Operationsverstärkers 11 und Vout' des Hilfs-Operationsverstärkers 61 anhand von 9 erläutert.
9 zeigt beispielhaft einen zeitlichen Verlauf der Eingangsspannung Vin, die zu einem Zeitpunkt t1 eine steigende Flanke und zu einem Zeitpunkt t2 eine fallende Flanke auf weist und die zwischen diesen beiden Zeitpunkten t1, t2 einen konstanten Signalpegel aufweist. Mit der steigenden Flanke des Eingangssignals Vin beginnen die Ausgangsspannungen Vout, Vout' der beiden Verstärker 11, 61 anzusteigen, aufgrund der unterschiedlichen Zeitkonstanten jedoch mit unterschiedlicher Geschwindigkeit. Die Zeitkonstante des Hilfs-Operationsverstärkers 61 ist in dem Beispiel kürzer als die Zeitkonstante des ersten Operationsverstärkers 11, so dass die Ausgangsspannung Vout' des Hilfs-Operationsverstärkers 61 nach einer steigenden Flanke der Eingangsspannung Vin schneller als die Ausgangsspannung Vout des Operationsverstärkers 11 ansteigt, und nach einer fallenden Flanke der Eingangsspannung Vin schneller als die Ausgangsspannung Vout des Operationsverstärkers 11 absinkt. Die Operationsverstärker 11, 61 sind so dimensioniert und beschaltet, dass die Ausgangsspannung Vout des Operationsverstärkers 11 in eingeschwungenem Zustand der Ausgangsspannung Vout' des Hilfs-Operationsverstärkers 61 entspricht. Nach einer steigenden Flanke der Eingangsspannung Vin und nach einer fallenden Flanke der Eingangsspannung Vin unterscheiden sich die Ausgangsspannungen Vout, Vout' aufgrund der unterschiedlichen Zeitkonstanten jeweils für Zeitdauern Δt1, Δt2.
Eine Auswerteschaltung mit zwei Komparatoren 66, 67 und einem Logikgatter 68 wertet die Ausgangsspannungen Vout, Vout' der beiden Verstärker 11, 61 aus, um daraus das Ansteuersignal S31 des Schalters 31 zu erzeugen. Aufgabe dieser Auswerteschaltung 66, 67, 68 ist es, den Schalter 31 während der Zeitdauern Δt1, Δt2 nach steigenden bzw. fallenden Flanken der Eingangsspannung Vin zu öffnen. Den Komparatoren 66, 67 ist hierzu jeweils die Ausgangsspannung Vout des Operationsverstärkers 11 und die Ausgangsspannung Vout' des Hilfs-Operationsverstärkers 61 zugeführt. Während der Zeitdauern Δt1, Δt2, während der diese beiden Spannungen Vout, Vout' voneinander abweichen, weist das Ausgangssignal jeweils eines dieser beiden Komparatoren 66, 67 einen High-Pegel auf. Das Logikgatter 68 ist in diesem Beispiel als XOR-Gatter ausge bildet, das an seinem Ausgang jeweils dann einen High-Pegel liefert, wenn die beiden Komparatorausgangssignale voneinander abweichen. Dieses Ausgangssignal des XOR-Gatters wird mittels eines Inverters 69 invertiert. Am Ausgang dieses Inverters 69 liegt das Steuersignal S31 für den Schalter 31 an. Dieses Steuersignal S31 nimmt jeweils während der Zeitdauern Δt1, Δt2 einen Low-Pegel an, um den Schalter 31 zu öffnen und dadurch die Kompensationsanordnung 20 zu deaktivieren.
Durch die erläuterte Deaktivierungsschaltung 60, 31 ist sichergestellt, dass die Kompensationsanordnung 20 jeweils nach steigenden bzw. fallenden Flanken der Eingangsspannung Vin deaktiviert ist, wodurch sich Einschwingvorgänge des Operationsverstärkers 11, die sich an einen solchen Pegelwechsel der Eingangsspannung Vin anschließen, über die Kompensationsanordnung 20 nicht auf die Erzeugung des Offset-Kompensationssignals V21 auswirken.

10: Verstärkeranordnung
101, 102: Eingänge der Verstärkeranordnung
103, 104: Ausgänge der Verstärkeranordnung
11: Operationsverstärker
111, 112: Eingänge des Operationsverstär
: kers
113: Ausgang des Operationsverstärkers
114: Offset-Kompensationseingang
114_1, 114_2: Offset-Kompensationseingänge
12, 22: kapazitive Speicherelemente
121, 122, 123: n-Kanal-MOSFET
124, 125: p-Kanal-MOSFET
126, 127: Stromquellen
13: Rückkopplungswiderstand
14, 15: Eingangswiderstand
17, 27: Kapazitive Speicherelemente
20: Offset-Kompensationsanordnung
200: Steuerschaltung
21: Operationsverstärker, Transkonduktanz
: verstärker
211, 212: Eingänge des Operationsverstärkers
213: Ausgang des Operationsverstärkers
214: Offset-Kompensationseingang
22, 23, 24, 25: Schalter
28, 29: Schalter
31: Schalter der Deaktivierungsschaltung
32: Ansteuerschaltung
33: Steuerschaltung
34: Schalter der Deaktivierungsschaltung
50: Messwiderstand
51, 52: Halbleiterschalter einer Halbbrücke
53, 54: Treiberschaltungen
55: Steuerschaltung
56: Last
58: Ausgangsklemme der Halbbrücke
61: Hilfs-Operationsverstärker
611, 612: Eingänge des Hilfs-Operationsverstärkers
613: Ausgang des Hilfs-Operationsverstärkers
63: Rückkopplungswiderstand
64, 65: Eingangswiderstände
66, 67: Komparatoren
68: Logikgatter, XOR-Gatter
69: Inverter
GND: Bezugspotential
I20: Ausgangsstrom des Transkonduktanzverstär
: kers
I50: Messstrom
L50: parasitärer Induktivitätsanteil des Mess
: widerstandes
p1, p2: Schalter-Steuersignale
R1, R2: Widerstandswerte
R50: ohmscher Widerstandsanteil des Messwider
: standes
S31: Ansteuersignal
S53, S54: Steuersignale
V12, V22: Offset-Kompensationssignale,
: Offset-Kompensationsspannung
Vbb: Versorgungspotential
Vin: Eingangsspannung
Vout: Ausgangsspannung
Vref1, Vref2: Referenzpotentiale

Claims

Schaltungsanordnung, die folgende Merkmale aufweist: – eine Verstärkerschaltung (10) mit Eingängen zur Zuführung eines Eingangssignals (Vin), einem Ausgang (OUT) zur Bereitstellung eines Ausgangssignals (Vout) und mit einem ersten Operationsverstärker (11), der Eingänge (111, 112), die an die Eingänge der Verstärkeranordnung (10) gekoppelt sind, einen Ausgang (113), der an den Ausgang (OUT) der Verstärkeranordnung (10) gekoppelt ist, und einen ersten Kompensationseingang (114) zur Zuführung eines Offset-Kompensationssignals aufweist, – eine erste Kompensationsschaltung (20, 12), die an die Eingänge (111, 112) des ersten Operationsverstärkers (11) gekoppelt ist und die das Offset-Kompensationssignal (V12) bereitstellt, – eine Deaktivierungsschaltung (31, 32; 31, 33; 31, 60), die dazu ausgebildet ist, die erste Kompensationsanordnung (20, 12) zeitweise zu deaktivieren.
Schaltungsanordnung nach Anspruch 1, bei dem die Deaktivierungsschaltung (31, 33; 31, 60) dazu ausgebildet ist, die erste Kompensationsanordnung (20, 12) abhängig von dem Eingangssignal (Vin) zu deaktivieren.
Schaltungsanordnung nach Anspruch 2, bei dem die Deaktivierungsschaltung dazu ausgebildet ist, die erste Kompensationsanordnung (20) jeweils für eine Zeitdauer nach einem Pegelwechsel des Eingangssignals (Vin) zu deaktivieren.
Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei der die Deaktivierungsschaltung (31, 60) folgende Merkmale aufweist: – eine Hilfs-Verstärkeranordnung (60) mit Eingängen, die an die Eingänge der Verstärkeranordnung (10) angeschlossen sind, einem Ausgang (OUT) zur Bereitstellung eines Hilfs-Ausgangssignals (Vout') und mit einem Hilfs-Operationsverstärker (61), der Eingänge (611, 612), die an die Eingänge der Hilfs-Verstärkeranordnung (10) gekoppelt sind, und einen Ausgang (113), der an den Ausgang der Hilfs-Verstärkeranordnung (60) gekoppelt ist, aufweist, – eine Verknüpfungsschaltung (68), der das Ausgangssignal (Vout) und das Hilfs-Ausgangssignal zugeführt sind und die ein Deaktivierungssignal (S32) abhängig von einem Vergleich des Ausgangssignals (Vout) und des Hilfs-Ausgangssignals (Vout') erzeugt, – wobei der Hilfs-Operationsverstärker (61) und der Operationsverstärker (11) unterschiedliche Zeitkonstanten aufweisen.
Schaltungsanordnung nach Anspruch 4, bei der die Verknüpfungsschaltung (68) ein XOR-Gatter ist.
Schaltungsanordnung nach Anspruch 1, bei der die erste Kompensationsanordnung (20) folgende Merkmale aufweist: – einen zweiten Operationsverstärker (21) mit Eingängen (211, 212), die an die Eingänge des ersten Operationsverstärkers (11) gekoppelt sind, einem Ausgang (213) und einem Kompensationseingang (214), – eine zweite Kompensationsanordnung (22, 23, 24, 26), die an den zweiten Kompensationseingang (214) angeschlossen ist und die dazu ausgebildet ist, ein Kompensationssignal für den zweiten Operationsverstärker (21) zu erzeugen.
Schaltungsanordnung nach Anspruch 2, bei der der zweite Operationsverstärker (21) ein Transkonduktanzverstärker ist und bei der die erste Kompensationsanordnung (20, 12) ein ka pazitives Speicherelement (12) aufweist, das an den Ausgang (213) des zweiten Operationsverstärkers (21) und an den Kompensationseingang (214) des ersten Operationsverstärkers angeschlossen ist und über dem das Kompensationssignal (V12) des ersten Operationsverstärkers anliegt.
Schaltungsanordnung nach Anspruch 6 oder 7, bei der die Deaktivierungsschaltung (31, 32; 31, 33; 31, 60) einen Schalter (31) aufweist, der zwischen den zweiten Operationsverstärker (21) und das kapazitive Speicherelement (12) geschaltet ist.
Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei der der Ausgang des ersten Operationsverstärkers (11) auf einen seiner Eingänge zurückgekoppelt ist.
Schaltungsanordnung nach einem der vorangehenden Ansprüche, die eine Messwiderstand (50) aufweist, der zwischen die Eingänge der Verstärkeranordnung (10) geschaltet ist und der nach Maßgabe eines Steuersignals (S54) von einem Messstrom durchflossen ist, wobei die Deaktivierungsschaltung (31, 33) dazu ausgebildet ist, die erste Kompensationsanordnung (20) nach Maßgabe dieses Steuersignals (S54) zu deaktivieren.