CN112737565B - 接口电路及芯片 - Google Patents
接口电路及芯片 Download PDFInfo
- Publication number
- CN112737565B CN112737565B CN202110358655.6A CN202110358655A CN112737565B CN 112737565 B CN112737565 B CN 112737565B CN 202110358655 A CN202110358655 A CN 202110358655A CN 112737565 B CN112737565 B CN 112737565B
- Authority
- CN
- China
- Prior art keywords
- voltage
- interface
- interface pin
- driving
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本发明涉及脉冲技术领域,公开一种接口电路及芯片。接口电路包括第一驱动级、第二驱动级及电平控制模块,第一驱动级被配置为:在第一输出状态时,驱动接口引脚达到第一电压。第二驱动级被配置为:在第二输出状态时,驱动接口引脚的电压提升;电平控制模块被配置为:在第二输出状态时,检测接口引脚的电压,并且在接口引脚的电压提升至第二电压时,控制第二驱动级停止提升接口引脚的电压,第一电压高于第二电压。本实施例提供的接口电路只需要使用一组供电电压即可实现多电压输出,因此,接口电路在有效减少电路设计面积的前提下,一方面,减少电元器件的使用而减少热源,另一方面,还兼容输出多种脉冲信号,能够兼容控制各种类型外部设备。
Description
技术领域
本发明涉及脉冲技术领域,尤其涉及一种接口电路及芯片。
背景技术
芯片与外部设备交互数据时,通常需要接口电路。如图1所示,在芯片中可能根据实际情况的需要,设置有一个或者多个的接口电路,以实现芯片与外部设备之间的交互。
图2为典型接口电路的结构示意图,如图2所示,典型接口电路由缓冲级和驱动级组成。其中,缓冲级负责接收逻辑信号,进行电平转换,以及非交叠信号产生等功能。驱动级负责输出高低电平、推动片外负载、也兼具ESD保护功能。通过控制输入信号, 可以在输出引脚上得到“1”或者“0”。
在一些特定的情况下,接口电路有时需要输出的不同的电压。例如,如图3所示,在需要输出两种电压时,每个接口电路可以设置有驱动级1和驱动级2,驱动级1需要第一供电电压,驱动级2需要第二供电电压,根据输入信号和选择信号选择启用相应驱动级,在输出引脚上输出不同的电压。
惯常的,在实际的芯片中不同的供电电压要有完整的ESD系统。亦即,每组电源都需要设计ESD保护电路,如图4所示,需要第一供电电压和第二供电电压时,其需要设计第一ESD保护电路和第二ESD保护电路。进一步地,若第一供电电压和第二供电电压是芯片内部产生的电压,则还需要分别设置第一电源产生电路和第二电源产生电路。
上述为实现多电压输出而额外增加的ESD保护电路、电源产生电路等电路功能模块,占用了芯片面积以及芯片IO的位置并导致了芯片成本的上升。
发明内容
本发明实施例旨在提供一种接口电路及其芯片,能够解决现有技术所存在的缺陷。
为解决上述技术问题,本发明实施例提供以下技术方案:
提供一种接口电路,其中,该接口电路包括:
与提供第一电压的供电电源耦合的第一驱动级,所述第一驱动级被配置为:在第一输出状态时,驱动接口引脚达到第一电压;
与所述供电电源耦合的第二驱动级,所述第二驱动级被配置为:在第二输出状态时,驱动所述接口引脚的电压提升;
分别与所述第二驱动级和所述接口引脚连接的电平控制模块,所述电平控制模块被配置为:在所述第二输出状态时,检测所述接口引脚的电压,并且在所述接口引脚的电压提升至第二电压时,控制所述第二驱动级停止提升所述接口引脚的电压;
所述第一电压高于所述第二电压。
可选地,所述电平控制模块包括:
与所述接口引脚连接的检测单元,所述检测单元被配置为:检测所述接口引脚的电压,并且在所述接口引脚的电压达到至第二电压时,切换运行状态;
与所述第二驱动级连接的驱动单元,所述驱动单元被配置为:在第二输出状态时,启用所述第二驱动级以使所述接口引脚的电压提升;
所述驱动单元耦合至所述检测单元,以使所述驱动单元在所述检测单元的运行状态切换时,控制所述第二驱动级停止提升所述接口引脚的电压。
可选地,所述检测单元包括:第一MOS管;
所述第一MOS管的源极连接到所述接口引脚,所述第一MOS管的栅极耦合至参考电压;
所述参考电压为所述第一MOS管的栅源电压与所述第二电压之和。
可选地,所述驱动单元包括:第二MOS管和负载电阻;
所述负载电阻的一端耦合至所述供电电源,所述负载电阻的另一端分别与所述第二驱动级和所述第二MOS管的源极连接;
所述第二MOS管的栅极用于接收输入信号,所述第二MOS管的漏极与所述第一MOS管的漏极连接;
所述第二MOS管被配置为:在接收到与第二输出状态对应的第一输入信号时,处于导通态;并且在接收到与所述第一输入信号相反的第二输入信号时,处于关断态;
所述负载电阻被配置为:在所述检测单元切换状态时,提供对应的电平信号,所述电平信号用于控制所述第二驱动级停止提升所述接口引脚的电压。
可选地,所述电平控制模块还包括:与所述检测单元连接的偏置单元,所述偏置单元被配置为:为所述第一MOS管提供偏置电流。
为解决上述技术问题,本发明实施例还提供以下技术方案:一种芯片,其中,该芯片包括:
若干个如上所述的接口电路,所述接口电路被配置为:至少具有第一输出状态和第二输出状态;
在所述第一输出状态时,所述接口电路的接口引脚输出第一电压,在所述第二输出状态时,所述接口电路的接口引脚输出第二电压;
与所述接口电路耦合的控制信号源,所述控制信号源被配置为:提供控制信号,所述控制信号用于控制所述接口电路的输出状态;以及产生第一电压的供电电源,所述第一电压高于所述第二电压。
可选地,所述接口电路的电平控制模块包括:
与所述接口引脚连接的检测单元,所述检测单元被配置为:获取所述接口引脚的电压,根据参考电压判断所述接口引脚的电压是否达到第二电压,并且在所述接口引脚的电压达到至所述第二电压时,切换运行状态;
与所述第二驱动级连接的驱动单元,所述驱动单元被配置为:在第二输出状态时,启用所述第二驱动级以使所述接口引脚的电压提升;
所述驱动单元耦合至所述检测单元,以使所述驱动单元在所述检测单元的运行状态切换时,控制所述第二驱动级停止提升所述接口引脚的电压。
可选地,所述芯片还包括:产生所述参考电压的参考电压电路;若干个所述接口电路均耦合至同一个所述参考电压产生电路。
可选地,所述参考电压电路包括:运算器、第二电源以及第三MOS管;
所述运算器的同向输入端与所述第二电源连接,所述运算器的反向输入端接地,所述第三MOS管漏极耦合至所述供电电源,所述第三MOS管的栅极与所述运算器的输出端连接,所述第三MOS管的源极接地,在所述第三MOS管的衬底电极形成所述参考电压。
可选地,所述参考电压决定所述接口引脚输出的所述第二电压;通过改变所述运算放大器的放大系数以形成不同的所述参考电压。
可选地,所述芯片还包括:耦合至所述供电电源的保护电路;所述保护电路被配置为:为所述供电电源提供静电保护。
与现有技术相比较,接口电路包括第一驱动级、第二驱动级及电平控制模块,第一驱动级与提供第一电压的供电电源耦合,被配置为:在第一输出状态时,驱动接口引脚达到第一电压。第二驱动级与供电电源耦合,被配置为:在第二输出状态时,驱动接口引脚的电压提升。电平控制模块分别与第二驱动级和接口引脚连接,被配置为:在第二输出状态时,检测接口引脚的电压,并且在接口引脚的电压提升至第二电压时,控制第二驱动级停止提升接口引脚的电压,第一电压高于第二电压,本实施例提供的接口电路只需要使用一组供电电压即可实现多电压输出,因此,接口电路在有效减少电路设计面积的前提下,一方面,减少电元器件的使用而减少热源,另一方面,还兼容输出多种脉冲信号,从而能够有效兼容控制各种类型外部设备。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制。
图1为现有芯片的结构示意图;
图2与图3都为现有接口电路的结构示意图;
图4为现有芯片的结构示意图;
图5为本发明实施例提供的多电压接口输出电路的示意图;
图6为本发明实施例提供的电平控制模块的电路原理图;
图7为图6所示的电平控制模块的工作流程图;
图8为本发明实施例提供的芯片的结构示意图;
图9为本发明实施例提供的参考电压电路的电路原理图。
具体实施方式
为了便于理解本发明,下面结合附图和具体实施例,对本发明进行更详细的说明。需要说明的是,当元件被表述“固定于”另一个元件,它可以直接在另一个元件上、或者其间可以存在一个或多个居中的元件。当一个元件被表述“连接”另一个元件,它可以是直接连接到另一个元件、或者其间可以存在一个或多个居中的元件。本说明书所使用的术语“上”、“下”、“内”、“外”、“底部”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”“第三”等仅用于描述目的,而不能理解为指示或暗示相对重要性。
除非另有定义,本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本说明书中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是用于限制本发明。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
此外,下面所描述的本发明不同实施例中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本文提供的接口电路可以生成和输出多种类型脉冲信号,由于相同外部设备处于控制策略的需求,其需要得到不同宽度和幅度的脉冲信号,或者,不同外部设备对脉冲信号的宽度和幅度亦存在不同,本文提供的接口电路通过输出多种类型脉冲,从而满足相同外部设备在不同控制阶段的控制需求或不同外部设备的控制需求。其中,外部设备可以为任意合适电路负载,诸如驱动电路、电机、整流电路、逆变电路、PFC电路、时钟电路或其它微电子电路。
因此,本文提供的接口电路可以适用于任意合适电子系统,诸如计算机系统、单片机系统、微控制器系统,也可以适用于任意合适的业务应用场景,诸如车载驱动控制系统、电脑系统等。
图5为本发明实施例提供的接口电路的结构示意图。如图5所示,接口电路500包括缓冲级50、第一驱动级51,第二驱动级52以及电平控制模块53。
缓冲级50由一系列的缓冲器等部件组成,用于实现接收逻辑信号进行电平转换以及具有非交叠信号产生等功能,其具体可以采用任何合适类型电路结构的缓冲级,可以根据实际业务需求决定。
缓冲级50可以接收来自处理器等类似功能模块的控制信号,其中,控制信号包括选择信号和输入信号。缓冲级50可以根据选择信号选择启用第一驱动级51或者第二驱动级52,根据输入信号在接口引脚50a上输出相应的电压信号,从而得到不同幅度的脉冲信号。
举例而言,输入信号可以决定在接口引脚50a输出高电平还是低电平。选择信号可以决定在接口引脚50a输出高电平的情况下,是启用第一驱动级51在接口引脚50a上输出第一电压,还是启用第二驱动级52在接口引脚50a上输出第二电压,亦即,在接口引脚50a上可以输出以第一电压为幅度的脉冲信号,以及以第二电压为幅度的脉冲信号。
在本实施例中,为陈述简便,将接口电路500根据接收到的输入信号和选择信号,在接口引脚50a输出第一电压的情况称为“第一输出状态”。将接口电路500根据接收到的输入信号和选择信号,在接口引脚50a输出第二电压的情况称为“第二输出状态”。
第一驱动级51和第二驱动级52是分别用于驱动接口引脚50a达到相应电压的驱动电路模块,其具体可以采用任何合适类型的驱动电路,只需要能够满足实际使用需求即可,例如,图5所示,驱动级由两个MOS管组成。
当接口电路500处于不同输出状态时,将启动不同的驱动级。例如,在第一输出状态时,启用第一驱动级51,以使得接口引脚50a输出第一电压;在第二输出状态时,启用第二驱动级52,以使得接口引脚50a输出第二电压。
在本实施例中,第一驱动级51和第二驱动级52均耦合至同一个供电电源,供电电源用于分别为第一驱动级51和第二驱动级52提供相同供电电压。
第一驱动级51耦合供电电源54,供电电源54用于提供第一电压,第一驱动级51被配置为:在第一输出状态时,驱动接口引脚50a达到第一电压。第二驱动级52耦合供电电源54,第二驱动级52被配置为:在第二输出状态时,驱动接口引脚50a的电压提升。
电平控制模块53分别与第二驱动级52和接口引脚50a连接,电平控制模块53被配置为:在第二输出状态时,检测接口引脚50a的电压,并且在接口引脚50a的电压提升至第二电压时,控制第二驱动级52停止提升接口引脚50a的电压,其中,第一电压高于第二电压。
举例而言,电平控制模块53具有电压检测功能,可以检测接口引脚50a处的电压,并判断该电压是否达到了第二电压。另外,该电平控制模块53还具有驱动控制功能,其与第二驱动级52的控制端连接,可以在接口引脚50a处的电压达到第二电压时,关断或者减弱第二驱动级52以阻止接口引脚50a的电压继续上升。
依据接口引脚50a所具有的负载情况的不同,电平控制模块53对第二驱动级的的控制情况大致如下:当接口引脚50a上具有一个恒定的电阻负载时,该电阻负载要持续消耗电流,整体来看该第二驱动级52处于模拟电路工作的状态(半导通态),其导通量刚好使接口引脚50a的电压达到设定值。此时,提供到第二驱动级52的电平信号PG半高不低,电平控制模块53和第二驱动级52组成的环路形成闭环负反馈控制,从而令接口引脚50a维持在第二电压。
当接口引脚50a上具有的是电容负载时,提供到第二驱动级52的电平信号PG可以被简单的认为控制第二驱动级52从导通切换为关断,令接口引脚50a输出第二电压。
在一些实施例中,缓冲级50缓冲高电平的输入信号和低电平的选择信号作缓冲,并将上述两者信号作逻辑运算,以控制第一驱动级51驱动接口引脚50a达到第一电压,即接口电路500此时处于第一输出状态。
在一些实施例中,缓冲级50缓冲高电平的输入信号和高电平的选择信号,并将上述两者信号作逻辑运算,以控制第二驱动级52驱动接口引脚50a的电压上升。电平控制模块53同时保持检测接口引脚50a的电压。当接口引脚50a的电压达到第二电压时,电平控制模块53控制第二驱动级52减弱或者关断,令电压不会继续上升,从而将接口引脚50a的电压控制在第二电压,即接口电路500此时处于第二输出状态。
应当说明的是,本实施例中的“第一电压”和“第二电压”并不用于限定具体的输出电压,而仅用于区分说明在接口引脚上输出的不同电压以及与驱动级之间的对应关系。本领域技术人员基于本发明实施例提供的思路,对“第一”和“第二”进行互换、调整或者替代所形成的技术方案是容易实现的,均属于本发明的保护范围。
本实施例提供的接口电路500只需要使用一组供电电压即可实现多电压输出,因此,接口电路500在有效减少电路设计面积的前提下,一方面,减少电元器件的使用而减少热源,另一方面,还兼容输出多种脉冲信号,例如输出以第一电压为幅度的脉冲信号,或者以第二电压为幅度的脉冲信号,从而能够有效兼容控制各种类型外部设备,并且还具有显著的成本优势。
在一些实施例中,电平控制模块53可以包括检测单元531和驱动单元532,分别用以执行相应的电压检测功能和驱动控制功能。
检测单元531与接口引脚50a连接,可以根据接口引脚50a的电压变化情况,在两种不同的运行状态之间切换。在一些实施例中,检测单元531被配置为:检测接口引脚50a的电压,并且在接口引脚50a的电压达到至第二电压时,切换运行状态。其中,该运行状态是指检测单元531响应于接口引脚50a的电压变化所处的具体工作情况,具体可以取决于检测单元531的实现方式。例如,运行状态可以是导通态和关断态,或者是触发不同的电平信号等。
驱动单元532与第二驱动级52连接,可以根据检测单元531的运行状态切换情况,控制第二驱动级52的运行。在一些实施例中,驱动单元532被配置为:在第二输出状态时,启用第二驱动级52以使接口引脚50a的电压提升。
驱动单元532耦合至检测单元531,在检测单元531的运行状态切换时,驱动单元532控制第二驱动级52停止提升接口引脚50a的电压。
在一些实施例中,电平控制模块53可以由若干MOS管及相关的电路元件组成,用以实现所需要的电压检测和驱动控制功能。图6为本发明实施例提供的电平控制模块53的电路原理图。
如图6所示,检测单元531包括第一MOS管MN1,其中,第一MOS管MN1的源极连接到接口引脚50a,其栅极耦合至参考电压。参考电压为一个根据第二电压预先设置的电压值,其用于提供参考标准,使得第一MOS管MN1在接口引脚50a的电压达到第二电压时,发生运行状态的切换,亦即,通过调整设置不同的参考电压,可以令接口引脚50a输出的第二电压相应的发生改变。
举例而言,该参考电压大致上可以等于第二电压与第一MOS管MN1的栅源电压之和。由此,当第一MOS管MN1的源极(即接口引脚50a)的电压达到第二电压时,第一MOS管MN1将从导通态切换为关断态。
在一些实施例中,参考电压可以根据具体所需要的第二电压而变化。亦即,在接口电路需要在接口引脚50a提供的第二电压发生变化时,可以通过改变或者调整参考电压的方式来实现。
请继续参阅图6,驱动单元532包括第二MOS管MP1和负载电阻R1。
第二MOS管MP1的栅极用于接收输入信号,其漏极与第一MOS管MN1的漏极连接,负载电阻R1的一端耦合至供电电源54,其另一端分别与第二驱动级52的P型MOS管的栅极和第二MOS管MP1的源极连接。
第二MOS管MP1被配置为:在接收到与第二输出状态对应的第一输入信号时,处于导通态;并且在接收到与第一输入信号相反的第二输入信号时,处于关断态。负载电阻R1被配置为:在检测单元531切换状态时,提供对应的电平信号,电平信号用于控制第二驱动级52停止提升接口引脚50a的电压,例如,当第一MOS管MN1从导通态切换到关断态时,负载电阻R1提供的电平信号PG可以令第二驱动级52的P型MOS管关断,控制第二驱动级52停止提升接口引脚50a的电压。
在接收到为高电平“1”的开关信号时,第二MOS管MP1处于导通态,可以被视作导线,不影响电平控制模块53的运行。而在接收到为低电平“0”的开关信号时,第二MOS管MP1可以阻断供电电源54、负载电阻R1、第二MOS管MP1、第一MOS管MN1至第二驱动级52中的N型MOS管形成的漏电路径(即避免在第二输入信号时,电平控制模块53发生漏电)。其中,开关信号为缓冲级50根据输入信号与选择信号作逻辑运算后得到的输出信号。
请继续参阅图6,电平控制模块53还包括偏置单元533,偏置单元533与检测单元531连接,偏置单元533被配置为:为第一MOS管MN1提供偏置电流。
可以理解的是,偏置单元533具体可以采用任何类型的偏置电路实现。具体的,如图6所示,该偏置单元533可以是由第四MOS管MN3和第五MOS管MN2组成的电流镜电路,为第一MOS管MN1提供合适的偏置电流,使其作为单管放大器使用。
在电平控制模块53的实际运行过程中,第四MOS管MN3和第五MOS管MN2组成的电流镜为第一MOS管MN1提供合适的偏置,第一MOS管MN1为放大器,负载电阻R1作为放大器的负载。
图7为图6所示的电平控制模块53在接收到与第二输出状态相对应的选择信号和输入信号时的运行流程图。如图7所示,电平控制模块53的具体运行流程包括:
S71、第二MOS管MP1的栅极接收到第一输入信号“1”时,第二MOS管处于导通态,第二驱动级启用,令接口引脚处的电压开始上升。
S72、第一MOS管的源极检测接口引脚处的电压变化情况,判断是否达到第二电压。若是,执行步骤S73,若否,继续执行步骤S71。
S73、第一MOS管从导通态切换为关断态。
S74、随着第一MOS管的关断,负载电阻提供电平信号,将第二驱动级的P型MOS管关断或减弱,令接口引脚的电压被控制在第二电压,无法继续上升。
基于以上实施例提供的接口电路,本发明实施例还进一步提供了一种应用上述接口电路的芯片。图8为本发明实施例提供的芯片的结构示意图。如图8所示,该芯片800可以包括:若干个接口电路81、控制信号源82以及供电电源83。
接口电路81为上述各个实施例所阐述的接口电路,在此不对接口电路81作出详细阐述,n路接口电路81可以在芯片形成对应的接口引脚1至接口引脚n。
接口电路81至少具有在接口引脚输出第一电压的第一输出状态,以及在接口引脚输出第二电压的第二输出状态。可以理解的是,接口电路81还可以具有除第一和第二输出状态之外的,其他更多不同的输出状态以满足实际的控制需要。例如在接收到第二输入信号“0”的情况下,在接口引脚输出低电平信号的输出状态。
可以理解的是,接口电路81的数量可以根据芯片的实际使用需要而进行设置,例如3个,或者更多更少的接口电路。
控制信号源82与接口电路81耦合,控制信号源82被配置为:提供控制信号,控制信号用于控制接口电路81的输出状态。控制信号源82可以采用任何合适类型的处理器或者类似的功能模块。
在本实施例中,“控制信号”是指用于控制接口电路81的输出状态的信号的总称,其具体可以根据实际情况的需要,包括输入信号和选择信号。
控制信号源82可以通过向接口电路提供相应的输入信号和选择信号,控制对应的接口引脚输出第一电压、第二电压或者低电平信号等,实现芯片与一个或者多个外部设备之间的交互。
供电电源83内置在芯片内,用于为芯片中的一个或者多个功能模块(如上述的接口电路)和/或外部设备提供特定的电压的电源产生电路。供电电源83可以产生第一电压,其具体可以采用任何类型的,能够提供满足使用需要的稳定电压的电路模块,例如低压差线性稳压器。
为陈述简便,在本实施例中以供电电源83提供“第一电压”为例进行描述。具体而言,供电电源83产生第一电压,第一电压是接口电路多个输出电压中较高的电压。
在一些实施例中,芯片800还可以根据实际情况的需要,包括更多或者更少的功能模块,以使集成实现更多的功能,在不同的场景中使用或者达到更好的使用效果。
在一些实施例中,如图8所示,芯片800还可以包括保护电路84,保护电路84耦合至供电电源83,用于为供电电源提供静电保护,避免芯片内置的供电电源遭到冲击而损坏。
本发明实施例提供的芯片800只需要使用一个供电电源就可以实现多个接口电路的多电压输出。由此,芯片内所需要设置的相关电路模块,如起到静电保护作用的保护电路,产生第二电压的供电电源等,均得以减少,有效的降低了占用的芯片面积,具有显著的成本优势。
在一些实施例中,如图8所示,芯片800中还可以包括用于产生参考电压的参考电压电路85,若干接口电路81均耦合至参考电压产生电路85。参考电压电路85可以使用任何类型或者结构,能够提供恒定电压的电路或者类似的功能模块,将参考电压提供至上述各个接口电路的电平控制模块53,使其实现对第二驱动级的有序控制。
参考电压可以根据实际使用的电平控制模块53而设置。例如,针对图6所示的电平控制模块,可以将参考电压设置为大致等于第二电压与栅源电压之和。由此,第一MOS管的源极电压(即接口引脚50a的电压)大致达到第二电压时,第一MOS管的栅极电压(即参考电压)与其接近,两者之间的压差无法达到栅源电压,从而令第一MOS管切换至关断态。
本领域技术人员可以理解的是,在电平控制模块53采用如图6所示或者类似的电路结构时,由于参考电压只是耦合到第一MOS管的栅极的控制信号。因此,参考电压电路85不需要提供太强的驱动(相对于供电电源等类似的电源产生电路而言),其所占用的芯片面积远小于供电电源,也不需要额外设置与供电电源相关,或者配套的功能模块(如静电保护电路)。
在一些实施例中,芯片800中的多个接口电路还可以共用同一个参考电压电路85,而不需要为各个接口电路设计独立的参考电压电路。亦即,多个接口电路均耦合到同一个参考电压产生电路,获得相应的参考电压作为栅极控制信号。
通过图8与图4的对比可以看到,本发明实施例提供的多电压输出的接口电路只需要使用一组供电电源和参考电压电路,从而有效的减少了占用的芯片面积,很好的降低了实现的成本,具有良好的应用前景。
图9为本发明实施例提供的参考电压电路85的电路原理图,可以提供大致等于第二电压与栅源电压之和的参考电压。如图9所示,参考电压电路85包括:第二电源851、运算放大器852以及第三MOS管MN4。
第二电源851提供低于第一电压的第二电压。运算放大器852的同相输入端与第二电源851连接,运算放大器852的反相输入端接地,形成类似电压跟随器的结构,在输出端提供稳定的第二电压。
第三MOS管MN4的漏极耦合至供电电源83,其源极接地,由供电电源提供合适的偏置。另外,第三MOS管MN4的栅极与运算放大器852的输出端连接,从而在第三MOS管MN4的衬底电极形成所需要的参考电压(即第二电压与栅源电压之和)。
在一些实施例中,接口引脚输出的第二电压由参考电压决定,通过改变运算放大器的放大系数以形成不同的参考电压,例如通过向检测单元提供不同的参考电压最终使接口电路的接口引脚输出的第二电压相应的发生变化。
在一些实施例中,参考电压电路85提供的参考电压还具有可调整的特性。在不改变第二电源851的情况下,其可以采用改变运算放大器852的放大系数的方式来改变或者调整最终输出的参考电压,并提供至电平控制模块53的检测单元。
本发明实施例公开的接口电路及其工作原理的基础上,所有对该接口电路的具体实现所进行的调整、替换或者变更以使其适用于其他任何类型的,具有与多电压输出接口电路相同或者相类似功能的芯片所获得的技术方案均属于本发明的保护范围之内。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;在本发明的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,步骤可以以任意顺序实现,并存在如上所述的本发明的不同方面的许多其它变化,为了简明,它们没有在细节中提供;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (11)
1.一种接口电路,其特征在于,包括:
与提供第一电压的供电电源耦合的第一驱动级,所述第一驱动级被配置为:在第一输出状态时,驱动接口引脚达到第一电压;
与所述供电电源耦合的第二驱动级,所述第二驱动级被配置为:在第二输出状态时,驱动所述接口引脚的电压提升;
分别与所述第二驱动级和所述接口引脚连接的电平控制模块,所述电平控制模块被配置为:在所述第二输出状态时,检测所述接口引脚的电压,并且在所述接口引脚的电压提升至第二电压时,控制所述第二驱动级停止提升所述接口引脚的电压;
所述第一电压高于所述第二电压。
2.根据权利要求1所述的接口电路,其特征在于,所述电平控制模块包括:
与所述接口引脚连接的检测单元,所述检测单元被配置为:检测所述接口引脚的电压,并且在所述接口引脚的电压达到至第二电压时,切换运行状态;
与所述第二驱动级连接的驱动单元,所述驱动单元被配置为:在第二输出状态时,启用所述第二驱动级以使所述接口引脚的电压提升;
所述驱动单元耦合至所述检测单元,以使所述驱动单元在所述检测单元的运行状态切换时,控制所述第二驱动级停止提升所述接口引脚的电压。
3.根据权利要求2所述的接口电路,其特征在于,所述检测单元包括:第一MOS管;
所述第一MOS管的源极连接到所述接口引脚,所述第一MOS管的栅极耦合至参考电压;
所述参考电压为所述第一MOS管的栅源电压与所述第二电压之和。
4.根据权利要求3所述的接口电路,其特征在于,所述驱动单元包括:第二MOS管和负载电阻;
所述负载电阻的一端耦合至所述供电电源,所述负载电阻的另一端分别与所述第二驱动级和所述第二MOS管的源极连接;
所述第二MOS管的栅极用于接收输入信号,所述第二MOS管的漏极与所述第一MOS管的漏极连接;
所述第二MOS管被配置为:在接收到与第二输出状态对应的第一输入信号时,处于导通态;并且在接收到与所述第一输入信号相反的第二输入信号时,处于关断态;
所述负载电阻被配置为:在所述检测单元切换状态时,提供对应的电平信号,所述电平信号用于控制所述第二驱动级停止提升所述接口引脚的电压。
5.根据权利要求3或4所述的接口电路,其特征在于,所述电平控制模块还包括与所述检测单元连接的偏置单元,所述偏置单元被配置为:为所述第一MOS管提供偏置电流。
6.一种芯片,其特征在于,包括:
若干个如权利要求1所述的接口电路,所述接口电路被配置为:至少具有第一输出状态和第二输出状态;
在所述第一输出状态时,所述接口电路的接口引脚输出第一电压,在所述第二输出状态时,所述接口电路的接口引脚输出第二电压;
与所述接口电路耦合的控制信号源,所述控制信号源被配置为:提供控制信号,所述控制信号用于控制所述接口电路的输出状态;以及
产生第一电压的供电电源,所述第一电压高于所述第二电压。
7.根据权利要求6所述的芯片,其特征在于,所述电平控制模块包括:
与所述接口引脚连接的检测单元,所述检测单元被配置为:获取所述接口引脚的电压,根据参考电压判断所述接口引脚的电压是否达到第二电压,并且在所述接口引脚的电压达到至所述第二电压时,切换运行状态;
与所述第二驱动级连接的驱动单元,所述驱动单元被配置为:在第二输出状态时,启用所述第二驱动级以使所述接口引脚的电压提升;
所述驱动单元耦合至所述检测单元,以使所述驱动单元在所述检测单元的运行状态切换时,控制所述第二驱动级停止提升所述接口引脚的电压。
8.根据权利要求7所述的芯片,其特征在于,还包括产生所述参考电压的参考电压电路,若干个所述接口电路均耦合至同一个所述参考电压产生电路。
9.根据权利要求8所述的芯片,其特征在于,
所述参考电压电路包括:运算放大器、第二电源以及第三MOS管;
所述运算放大器的同相输入端与所述第二电源连接,所述运算放大器的反相输入端接地,所述第三MOS管漏极耦合至所述供电电源,所述第三MOS管的栅极与所述运算放大器的输出端连接,所述第三MOS管的源极接地,在所述第三MOS管的衬底电极形成所述参考电压。
10.根据权利要求9所述的芯片,其特征在于,所述接口引脚输出的所述第二电压由所述参考电压决定;通过改变所述运算放大器的放大系数以形成不同的所述参考电压。
11.根据权利要求6所述的芯片,其特征在于,还包括耦合至所述供电电源的保护电路,所述保护电路被配置为:为所述供电电源提供静电保护。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110358655.6A CN112737565B (zh) | 2021-04-02 | 2021-04-02 | 接口电路及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110358655.6A CN112737565B (zh) | 2021-04-02 | 2021-04-02 | 接口电路及芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112737565A CN112737565A (zh) | 2021-04-30 |
CN112737565B true CN112737565B (zh) | 2021-06-25 |
Family
ID=75596295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110358655.6A Active CN112737565B (zh) | 2021-04-02 | 2021-04-02 | 接口电路及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112737565B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1020974A (ja) * | 1996-07-03 | 1998-01-23 | Fujitsu Ltd | バス構造及び入出力バッファ |
US5732027A (en) * | 1996-12-30 | 1998-03-24 | Cypress Semiconductor Corporation | Memory having selectable output strength |
KR20080065100A (ko) * | 2007-01-08 | 2008-07-11 | 주식회사 하이닉스반도체 | 반도체 메모리 소자와 그의 구동 방법 |
CN104270138B (zh) * | 2014-10-20 | 2017-05-17 | 深圳芯邦科技股份有限公司 | 多电压域的输入/输出缓冲器 |
CN104852725A (zh) * | 2015-05-13 | 2015-08-19 | 灿芯半导体(上海)有限公司 | 芯片上的接口电路中的输出驱动电阻 |
CN107525828A (zh) * | 2016-06-21 | 2017-12-29 | 李征 | 一种c/v集成电容型湿度传感器接口电路 |
-
2021
- 2021-04-02 CN CN202110358655.6A patent/CN112737565B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112737565A (zh) | 2021-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10715132B2 (en) | Gate driver circuit of power transistor, and motor driver circuit | |
US7541859B2 (en) | Charge pump circuit | |
US6191615B1 (en) | Logic circuit having reduced power consumption | |
US7420356B2 (en) | Current direction detection circuit and switching regulator having the same | |
US7388422B2 (en) | Charge pump circuit for high side drive circuit and driver driving voltage circuit | |
US7382158B2 (en) | Level shifter circuit | |
US20080018174A1 (en) | Power control apparatus and method thereof | |
JP4951907B2 (ja) | 半導体回路、インバータ回路および半導体装置 | |
US20060255781A1 (en) | Constant voltage power supply | |
US9024660B2 (en) | Driving circuit with zero current shutdown and a driving method thereof | |
CN108599544B (zh) | 应用于dc-dc变换器的高压使能电路 | |
US20070001652A1 (en) | Multi-power supply circuit and multi-power supply method | |
US9531259B2 (en) | Power supply circuit | |
KR100334363B1 (ko) | 전원 장치 | |
CN109814650A (zh) | 一种低压差线性稳压器用箝位晶体管结构 | |
JP2001067133A (ja) | 電源回路 | |
KR100270033B1 (ko) | 충전 장치, 전류 검출 회로 및 전압 검출 회로 | |
JP2003187988A (ja) | 白色発光ダイオードの駆動装置 | |
CN101552598B (zh) | 切换式功率晶体管的栅极驱动电路 | |
CN112737565B (zh) | 接口电路及芯片 | |
US20090167359A1 (en) | Current mode logic circuit and control apparatus therefor | |
US20140354345A1 (en) | Switch control circuit, switching power supply, and electronic apparatus | |
CN113241944A (zh) | 同步升压dc-dc转换器的真关断电路及控制方法 | |
US8149021B2 (en) | Current detection circuit and voltage converter using the current detection circuit | |
US20100295835A1 (en) | Voltage Boosting Circuit and Display Device Including the Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |