JP5103947B2 - 突入電流防止回路 - Google Patents

突入電流防止回路 Download PDF

Info

Publication number
JP5103947B2
JP5103947B2 JP2007054381A JP2007054381A JP5103947B2 JP 5103947 B2 JP5103947 B2 JP 5103947B2 JP 2007054381 A JP2007054381 A JP 2007054381A JP 2007054381 A JP2007054381 A JP 2007054381A JP 5103947 B2 JP5103947 B2 JP 5103947B2
Authority
JP
Japan
Prior art keywords
transistor
terminal
voltage
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007054381A
Other languages
English (en)
Other versions
JP2008220056A (ja
Inventor
剛 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007054381A priority Critical patent/JP5103947B2/ja
Publication of JP2008220056A publication Critical patent/JP2008220056A/ja
Application granted granted Critical
Publication of JP5103947B2 publication Critical patent/JP5103947B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、突入電流防止回路に関する。
突入電流防止回路は、直流電流印加時に発生する突入電流を抑制するために、電源回路等に設けられる。この種の突入電流防止回路として、例えば特許文献1(特開2005−45957号公報)には、簡単な構成により突入電流を低く抑えるために、図3に示すような構成が開示されている。
図3を参照すると、直流電源16に接続された負荷25と、負荷25と並列に接続された入力コンデンサ26と、を備え、突入電流防止回路201は、入力コンデンサ26への突入電流を抑制するMOSFET(MOS電界効果トランジスタ)20と、MOSFET20のゲート電圧を生成するためのバイアス抵抗17、18とコンデンサ19を有する時定数回路と、MOSFET20のドレイン端子とゲート端子間に直列に接続された、コンデンサ21と抵抗22を備えている。
図3に示した突入電流防止回路201の動作の概略を説明する。スイッチ27が閉じ、直流電源の印加時、MOSFET20のゲート電圧は抵抗17からコンデンサ19への充電動作により徐々に上昇する。MOSFET20のゲート電圧が閾値(VTH)に達すると、MOSFET20がオンとなり、ドレイン・ソース間に電流が流れ始めると共に、ドレイン・ソース間電圧(VDS)が低下し始める。このとき、MOSFET20のゲート端子には、コンデンサ21と抵抗22の帰還回路を介してドレイン端子の電圧低下の変動が帰還され、MOSFET20のゲート電圧はほぼ一定値に保たれる。この結果、MOSFET20に流れる電流(ドレイン・ソース間電流)はほぼ一定値に制御され、入力コンデンサ26の端子電圧波形もランプ波形にて徐々に充電される。
次に、入力コンデンサへの充電完了を示す充電完了信号をDC/DCコンバータに供給する構成として、例えば特許文献2には、図4に示すような構成が示されている。図4を参照すると、このスイッチング電源装置において、直流・直流コンバータ(DC/DCコンバータ)41に電源を与える投入回路は、直流・直流コンバータ41の正負電子入力端子に並列に接続されたコンデンサ39(入力コンデンサ)を有し、直流・直流コンバータ41は、コンデンサ39を充電完了を示す充電完了信号を入力する信号入力端子dを有する。投入回路は、直流電源40の正負電位端子間に直列に接続された抵抗31及びツェナーダイオード36と、ツェナーダイオード36の端子間に並列に接続された、フォトカプラの一次側素子37とNPN型のバイポーラトランジスタ34の直列回路と、直流電源40の負電位端子と投入回路の負電位端子間に接続されたMOSFET35と、MOSFET35のドレイン・ソース間に接続された抵抗33を備えている。トランジスタ34のベースは抵抗32を介してコンデンサ39に負側端子に接続され、フォトカプラの二次素子38の出力が充電完了信号として直流・直流コンバータ41の充電完了信号端子に接続されている。
図4に示した投入回路の動作の概略を以下に説明する。スイッチング電源装置にステップ状の直流電圧を印加すると、図4のc点には、ステップ状の直流電圧を微分した電圧波形が現れ、トランジスタ34がオンし、MOSFET35のゲート端子を閾値以下とし、MOSFET35がオフする。トランジスタ34によりフォトカプラ(37、38)はオン状態となり、直流・直流コンバータ41の充電完了信号端子をLOWレベルに保持し、コンデンサ39の充電が未了であることを伝達する。c点の電位が減少し、トランジスタ34のベース・エミッタ間電圧(VBE)よりも低下した時点でトランジスタ34はオフし、抵抗31を通してツェナーダイオード36に電流が供給され、ツェナーダイオード36の端子間電圧(ツェナー電圧)がMOSFET35のゲート・ソース間電圧として印加される。このときコンデンサ39の充電は完了しており、トランジスタ34がオフになった時点で、フォトカプラ(37、38)もオフ状態となり、直流・直流コンバータ41の充電完了信号端子をHIGHレベルとする。
特開2005−45957号公報 特開平4−88827号公報
しかしながら、上記した従来の回路は下記記載の問題点を有している。
図3の構成において、負荷25がDC/DCコンバータ等の場合、突入電流防止回路201が入力コンデンサ26へ充電動作中であり、入力コンデンサ26の端子電圧が入力電圧(直流電源電圧)に達していない状態で、負荷25が動作を開始することがある。このとき、突入電流防止回路201のMOSFET20は、入力コンデンサ26の充電電流を制限する動作を行っており、負荷25(DC/DCコンバータ)の動作により、MOSFET20の制限電流以上の電流が発生した場合、負荷25(DC/DCコンバータ)の動作に十分な電流を供給することはできず、入力コンデンサ26の端子電圧の低下が発生し、この結果、負荷25(DC/DCコンバータ)が正常動作しない、あるいは、低電圧からの動作開示によって起動に失敗する、というという問題が生じる。
また、図3の構成において、MOSFET20のゲート・ソース間電圧は、直流電源16からの入力電圧に応じて変動する。すなわち、入力電圧にしたがってMOSFET20の動作点が変動してしまい、動作の安定性等の点で問題がある。特に、入力電圧の異常上昇等により、MOSFET20のゲート電圧の絶対最大定格を超え、破損する可能性もある。
一方、図4に示した構成の場合、直流電源40から、直流・直流コンバータ41への電源端子への電圧印加時に、直流・直流コンバータ41の内部回路へのバイアス電流等による微小電流が流れていると、該電流が、投入回路の抵抗32を介して、トランジスタ34のベースに流れ込み、トランジスタ34をオンさせる可能性がある。この場合、コンデンサ39の充電後もトランジスタ34はオフとはならず、フォトカプラ(37、38)はオン状態とされ、充電完了信号端子がLOWレベルを保持する、という誤動作が生じることになる。すなわち、コンデンサ39の充電後にも、充電完了信号が活性状態(HIGHレベル)に設定されない可能性がある。
したがって、本発明の目的は、負荷が正常に起動しない、あるいは起動に失敗する、という問題を解消する突入電流防止回路を提供することにある。
本発明の他の目的は、上記目的を解消しながら、入力電圧が広範囲に変化した場合にも安定動作を実現する突入電流防止回路を提供することにある。
本発明のさらに他の目的は、上記目的を解消しながら、負荷側で発生する微小電流等による誤動作を回避し、信頼性を向上する突入電流防止回路を提供することにある。
本願で開示される発明は、前記課題を解決するため、概略以下の構成とされる。
本発明に係る突入電流防止回路は、直流電源から電源供給を受ける負荷に並列に接続された入力コンデンサへの突入電流を制限する第1のトランジスタと、
前記直流電源からの入力電圧を分圧し時定数を設けて出力する、分圧抵抗及び第1のコンデンサを有する時定数回路と、
を備え、
前記第1のトランジスタの制御端子は、前記時定数回路の出力に接続されるとともに、第2のコンデンサを含む帰還回路を介して、前記第1のトランジスタの前記負荷に接続する側の端子に接続され、
突入電流の制限動作が完了し前記第1のトランジスタの制御端子の電圧が所定の電圧に達したときに、オン状態とされ、前記負荷を起動するための起動信号を活性状態として出力する第2のトランジスタをさらに備えている。
本発明において、活性状態の前記起動信号が出力された後に、前記第1のトランジスタの制御端子の電圧を所定の電圧に保つように制御する回路を備えている。
前記第1のトランジスタの制御端子と前記第2のトランジスタの制御端子との間に挿入された定電圧素子と、
本発明において、前記第2のトランジスタの制御端子と、前記第1のトランジスタの前記直流電源に接続する側の端子との間に接続された抵抗と、を備えている。
本発明に係る突入電流防止回路は、直流電源の第1と第2の電源出力端子にそれぞれ接続される第1と第2の入力端子と、負荷の第1と第2の電源入力端子にそれぞれ接続される第1と第2の出力端子と、前記負荷に起動信号を供給する起動信号端子と、を備え、前記負荷の前記第1と第2の電源入力端子に並列に入力コンデンサが接続され、前記第1の入力端子と前記第1の出力端子同士が接続されている。本発明は、前記第2の入力端子と前記第2の出力端子との間に接続された第1のトランジスタと、前記第1と第2の入力端子間の入力電圧を分圧し時定数を設けて出力する、分圧抵抗及び第1のコンデンサを有する時定数回路と、をさらに備え、前記第1のトランジスタの制御端子は、前記時定数回路の出力に接続されるとともに、第2のコンデンサを含む帰還回路を介して、前記第1のトランジスタの前記第2の出力端子に接続する側の端子に接続されている。本発明は、さらに、前記第1のトランジスタの制御端子に一端が接続された定電圧素子と、前記定電圧素子の他端と前記第2の入力端子の間に接続された抵抗と、前記起動信号端子と前記第2の入力端子間に挿入され、制御端子が前記定電圧素子と前記抵抗の接続点に接続された第2のトランジスタと、を備えている。
本発明において、前記第1のトランジスタの制御端子の電圧から前記定電圧素子の端子間電圧を差し引いた電圧が、前記第2のトランジスタがオンする電圧に達すると前記第2のトランジスタがオンし、前記起動信号端子から、前記負荷に対して出力される起動信号が活性化される。
本発明において、直流電源の印加時、前記第1のトランジスタの制御端子には、前記時定数回路により生成される分圧電圧波形が印加され、前記第1のトランジスタの制御端子の電圧が閾値に達すると前記第1のトランジスタがオンし、前記第1のトランジスタの前記第2の出力端子に接続する側の端子の電圧が低下し始めると、前記帰還回路を介して、前記第1のトランジスタの制御端子が一定に保たれる制御が行われ、前記第1のトランジスタに流れる電流は一定値に制御される。
本発明において、前記第1のトランジスタがMOSFETよりなる。
本発明において、前記第2のトランジスタがバイポーラトランジスタよりなる。
本発明において、前記帰還回路が、前記第2のコンデンサに直列に接続された抵抗を含む。
本発明に係る方法は、直流電源から電源供給を受ける負荷に並列に接続された入力コンデンサへの突入電流を制限する突入電流防止方法であって、
前記直流電源と前記負荷の間に挿入され前記入力コンデンサへの突入電流を制限する第1のトランジスタの制御端子に、直流電源からの電圧を分圧し時定数を設けた分圧電圧を与え、
前記入力コンデンサと前記負荷の接続点に接続する、前記第1のトランジスタの端子電圧が、前記第1のトランジスタの制御端子に負帰還され、
突入電流の制限動作が完了し前記第1のトランジスタの制御端子の電圧が所定の電圧に達したときに、前記負荷を起動するための起動信号を出力する、
各工程を含む。
本発明に係る方法において、前記起動信号が出力された後に、前記第1のトランジスタの制御端子の電圧を所定の電圧に保つように制御する工程を含む。
本発明によれば、入力コンデンサの充電動作中に負荷の動作が開始し負荷が正常起動しない、あるいは起動に失敗する、という問題を回避することができる。これは、本発明においては、突入電流防止回路による突入電流制限動作が完了した後に負荷を起動する構成としたためである。
また、本発明によれば、入力電圧が広範囲に変化した場合にも安定動作を実現している。
さらに本発明によれば、負荷側で発生する微小電流等により起動信号が送出されないという誤動作を回避し、動作の信頼性を向上している。
上記した本発明についてさらに詳細に説明すべく添付図面を参照して説明する。本発明に係る突入電流防止回路は、直流電源(1)の第1と第2の電源出力端子にそれぞれ接続される第1と第2の入力端子と、負荷(14)の第1と第2の電源入力端子にそれぞれ接続される第1と第2の出力端子(11、12)と、負荷(14)に起動信号を供給する起動信号端子(13)と、を備え、負荷(14)の第1と第2の電源入力端子に並列に入力コンデンサ(15)が接続され、自回路の第1の入力端子と第1の出力端子(11)同士が接続され、自回路の第2の入力端子と第2の出力端子(12)との間に接続され、第1のトランジスタをなすMOSFET(8)と、自回路の第1と第2の入力端子間の入力電圧を分圧し時定数を設けて出力する、分圧抵抗(2、3)及び第1のコンデンサ(4)を有する時定数回路とを備えている。MOSFET(8)のゲート端子(制御端子)は、時定数回路(2、3、4)の出力に接続されるとともに、第2のコンデンサ(9)を含む帰還回路を介して、MOSFET(8)の第2の出力端子(12)に接続する側の端子(ドレイン)に接続されている。さらに、MOSFET(8)のゲート端子に一端が接続された定電圧素子(5)と、定電圧素子(5)の他端と、MOSFET(8)の第2の入力端子に接続する側の端子(ソース)との間に接続された抵抗(6)と、起動信号端子(13)と、MOSFET(8)の第2の入力端子に接続する側の端子(ソース)との間に挿入され、ベース(制御端子)が定電圧素子(5)と抵抗(6)の接続点に接続され、第2のトランジスタをなすバイポーラトランジスタ(7)と、を備えている。
本発明の突入電流防止回路は、入力直流電源の印加時に、入力コンデンサ(15)に対して発生する突入電流を制限すると共に、入力コンデンサ(15)への充電が完全に完了してから、負荷(14)に対して、信号端子(13)から起動信号を送出する。以下実施例に即して説明する。
図1は、本発明の一実施例の構成を示す図である。本実施例の突入電流防止回路101は、直流電源1の負電位端子に接続される側の端子と、負電位の出力端子12間に接続され、入力コンデンサ15への突入電流を制限するためのMOSFET8と、直流電源1の電圧を分圧し時定数を設けて、MOSFET8のゲート電圧を生成する、抵抗2及び抵抗3とコンデンサ4よりなる時定数回路と、時定数回路の出力(抵抗2、3とコンデンサ4の接続点)とMOSFET8のゲートとの接続点にカソードが接続されたツェナーダイオード5と、ツェナーダイオード5のアノードに一端が接続され、他端が、自回路の負電位端子(MOSFET8のソース)に接続される抵抗6と、エミッタがMOSFET8のソースに接続され、ベースがツェナーダイオード5と抵抗6の接続点に接続されたNPN型のバイポーラトランジスタ7と、MOSFET8のドレインとゲート間に直列に接続され、ドレインの電圧をゲートに帰還するコンデンサ9、抵抗10とを備えている。直流電源1の正電位端子は、出力端子11に接続されている。バイポーラトランジスタ7のコレクタは、起動信号端子13に接続されている。負荷14は、突入電流防止回路101の出力端子11、12に正電位端子、負電位端子が接続され、端子13を起動信号として入力する。なお、図1において、図3と同様、抵抗3と直流電源1の負電位端子間にスイッチを備えている構成としてもよい。MOSFET8のドレインとゲート間の帰還回路として、コンデンサ9のみを備えた構成としてもよい。
抵抗2、3とコンデンサ4からなる時定数回路はMOSFET8のゲート電圧を生成する。
ツェナーダイオード5と抵抗6とトランジスタ7は、MOSFET8のゲート電圧が十分にバイアスされたことを検出して、起動信号eを送出する。
本実施例においては、直流電源1からの直流電圧の印加時に、入力コンデンサ15に対して発生する突入電流を制限すると共に、入力コンデンサ15への充電が完了してから、負荷14に対して起動信号を送出する。すなわち、突入電流を制限するMOSFET8のゲート電圧をツェナーダイオード5、抵抗6、トランジスタ7で検出し、MOSFET8において、突入電流制限動作が完了し、MOSFET8のゲート電圧が十分に、バイアスされ、突入電流防止回路の動作が完了してから、起動信号を送出する構成としたことにより、突入電流防止回路の動作途中で負荷が動作して負荷が正常起動しない、起動が失敗する、という事態の発生を抑止することができる。
次に、図1に示した、本実施例の回路の動作について、図2に示すタイムチャートを参照して説明する。直流電源の印加時、突入電流防止回路101の入力には、図2のaのようなステップ状の電圧が印加されるが、MOSFET8のゲート電圧は、抵抗2からコンデンサ4への充電動作により、図2のbに示すようなランプ波形となる(図2のT1期間の電圧波形b参照)。
次に、MOSFET8のゲート電圧が閾値(VTH)に達すると、MOSFET8はオン状態となり、ドレイン・ソース間に電流が流れ始めると共に、MOSFET8のオン抵抗の減少に伴いMOSFET8のドレイン・ソース間電圧が低下し始める(図2のT2期間の電圧波形c参照)。その際、MOSFET8のゲート端子には、コンデンサ9と抵抗10を介して、ドレイン・ソース間電圧の低下変動が帰還され、MOSFET8のゲート電圧はほぼ一定値に保たれる(図2の期間T2の電圧波形b参照)。よって、MOSFET8のドレイン・ソース間電流はほぼ一定値に制御されることになり(図2の期間T2の電流波形d参照)、入力コンデンサ15への充電電流は一定に保たれる(突入電流制限動作)。この結果、入力コンデンサ15の充電電圧波形もランプ波形となる。
突入電流制限動作の後、MOSFET8のゲート電圧は再び上昇を開始し(図2の期間T3の電圧波形b参照)、MOSFET8のゲート電圧がツェナーダイオード5の動作電圧(ツェナー電圧VZ)とトランジスタ7のベース−エミッタ間電圧(VBE)の和の値に達すると(図2の期間T4以降)、バイポーラトランジスタ7がオンし、起動信号端子13の電位をLOWレベルとし、負荷14に対して、LOWレベル(活性状態)の起動信号が送出される。なお、特に制限されないが、この例では、バイポーラトランジスタ7のコレクタが接続する起動信号端子13は、例えば負荷14側でHIGH電位にプルアップされているものとし、バイポーラトランジスタ7のオン時に起動信号端子13はLOWレベルに遷移するものとする。なお、図1の回路構成を適宜変形し、起動信号の活性状態をHIGHレベルとする構成としてもよいことは勿論である。
以上説明したように、本発明においては、突入電流を制限するMOSFET8のゲート電圧をツェナーダイオード5、抵抗6、トランジスタ7で検出し、MOSFET8での突入電流制限動作が完了し、MOSFET8のゲート電圧が十分にバイアスされ突入電流防止回路の動作が完了した後、負荷14に対して起動信号eを送出することにより、突入電流防止回路の動作途中で負荷が動作することを防止し、負荷が正常起動しない、起動失敗するということを防ぐことができる。例えば負荷14として、DC/DCコンバータを用いた場合に、入力電圧が低電圧であるために起動しないといった問題を回避することができる。起動信号を受ける負荷14側では、該起動信号を、負荷14内の図示されない内部回路(アナログ回路等)の活性化制御信号(動作イネーブル信号)等として用いてもよいし、負荷14内の図示されないロジック回路のリセット信号として用いてもよいし、あるいは、負荷14内の図示されないスタートアップ回路に入力して起動動作させる構成としてもよい。なお、本発明において、負荷14はDC/DCコンバータに限定されるものでないことは勿論である。
前述したように、前記特許文献1の構成では、入力電圧の異常上昇等によりMOSFET20のゲート電圧の絶対最大定格を超えて破損する可能性がある。これに対して、本発明では、ツェナーダイオード5のツェナー電圧とトランジスタ7のベース・エミッタ間電圧による定電圧機能を備え、入力電圧が広範囲に変動しても、MOSFET5のゲート・ソース間電圧を定電圧に保ち、これにより、安定動作を確保している。
また、前記特許文献2の構成では、負荷側の微小電流の影響で、入力コンデンサへの充電完了後も、充電完了信号(起動信号)を活性化することができないという誤動作が生じる可能性がある。これに対して、本発明によれば、MOSFET8を定電流動作させて入力コンデンサ15を充電しているため、負荷14の内部回路で微小電流が発生しても、MOSFET8が充電電流と併せて電流を供給し、充電完了後は、MOSFET8が完全にオンとなり、負荷14の微小電流の供給を継続することができる。さらに、本発明においては、起動信号を送出するための回路(トランジスタ7、ツェナーダイオード5)は、微小電流が流れる回路とは分離されており、また、MOSFET8のゲート電圧(負荷14側の微小電流から分離されている)に応じて、活性状態の起動信号を出力するため、負荷14に流れる微小電流等の影響により、コンデンサ15が充電された後に起動信号が活性化されない、という誤動作を抑止している。
なお、図1の構成では、MOSFET8をNチャネル型MOSFETとして、自回路の負電位入力端子(直流電源1の負電位端子に接続する入力端子)と出力端子12とにソースとドレインとをそれぞれ接続し、トランジスタ7をNPN型バイポーラトランジスタとする構成としたが、トランジスタの極性を変えてもよいことは勿論である。例えば、MOSFET8をPチャネル型として、自回路の正電位入力端子(直流電源1の正電位端子に接続する入力端子)と出力端子11間にソース、ドレインをそれぞれ接続し、自回路の負電位入力端子と出力端子12同士を接続し、トランジスタ7をPNP型バイポーラトランジスタとしてエミッタを自回路の正電位入力端子に接続し、抵抗2の一端を負電位入力端子に接続し、抵抗3の一端を正電位入力端子(Pチャネル型MOSFETのソースが接続する)に接続し、コンデンサ4、抵抗6の一端も正電位入力端子に接続し、抵抗10の一端を接続する出力端子11(Pチャネル型MOSFETのドレインが接続する)に接続する構成としてもよい。
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
本発明の一実施例の構成を示す図である。 本発明の一実施例の動作を説明する波形図である。 特許文献1(特開2005−45957号公報)の突入電流防止回路の構成を示す図である。 特許文献2(特開平4−88827号公報)の投入回路の構成を示す図である。
符号の説明
1、16 直流電源
2、3、6、10、17、18、22 抵抗
4、9、19、21 コンデンサ
5 ツェナーダイオード
7 NPN型バイポーラトランジスタ
8、20 MOSFET
11、23 正電位端子
12、24 負電位端子
13 起動信号端子
14、25 負荷
15、26 入力コンデンサ
27 スイッチ
31、32、33、36 抵抗
34 NPN型バイポーラトランジスタ
35 MOSFET(Nチャネル型MOSFET)
36 ツェナーダイオード
37、38 フォトカプラ
39 コンデンサ
40 直流電源
41 直流・直流コンバータ
42 負荷
101、201 突入電流防止回路

Claims (5)

  1. 直流電源の第1と第2の電源出力端子にそれぞれ接続される第1と第2の入力端子と、
    負荷の第1と第2の電源入力端子にそれぞれ接続される第1と第2の出力端子と、
    前記負荷に起動信号を供給する起動信号端子と、
    を備え、
    前記負荷の前記第1と第2の電源入力端子に並列に入力コンデンサが接続され、
    前記第1の入力端子と前記第1の出力端子同士が接続され、
    前記第2の入力端子と前記第2の出力端子との間に接続された第1のトランジスタと、
    前記第1と第2の入力端子間の入力電圧を分圧し時定数を設けて出力する、分圧抵抗及び第1のコンデンサを有する時定数回路と、
    を備え、
    前記第1のトランジスタの制御端子は、前記時定数回路の出力に接続されるとともに、第2のコンデンサを含む帰還回路を介して、前記第1のトランジスタの前記第2の出力端子に接続する側の端子に接続されており、
    前記第1のトランジスタの制御端子に一端が接続された定電圧素子と、
    前記定電圧素子の他端と前記第2の入力端子の間に接続された抵抗と、
    前記起動信号端子と前記第2の入力端子間に挿入され、制御端子が前記定電圧素子と前記抵抗の接続点に接続された第2のトランジスタと、
    を備え
    直流電源の印加時、前記第1のトランジスタの制御端子には、前記時定数回路により生成される分圧電圧波形が印加され、前記第1のトランジスタの制御端子の電圧が閾値に達すると前記第1のトランジスタがオンし、前記第1のトランジスタの前記第2の出力端子に接続する側の端子の電圧が低下し始めると、前記帰還回路を介して、前記第1のトランジスタの制御端子が一定に保たれる制御が行われ、前記第1のトランジスタに流れる電流は一定値に制御される、ことを特徴とする突入電流防止回路。
  2. 前記第1のトランジスタの制御端子の電圧から前記定電圧素子の端子間電圧を差し引いた電圧が、前記第2のトランジスタがオンする電圧に達すると前記第2のトランジスタがオンし、前記起動信号端子から、前記負荷に対して出力される起動信号が活性化される、ことを特徴とする請求項記載の突入電流防止回路。
  3. 前記第1のトランジスタがMOSFETよりなる、ことを特徴とする請求項記載の突入電流防止回路。
  4. 前記第2のトランジスタがバイポーラトランジスタよりなる、ことを特徴とする請求項記載の突入電流防止回路。
  5. 前記帰還回路が、前記第2のコンデンサに直列に接続された抵抗を含む、ことを特徴とする請求項記載の突入電流防止回路。
JP2007054381A 2007-03-05 2007-03-05 突入電流防止回路 Expired - Fee Related JP5103947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007054381A JP5103947B2 (ja) 2007-03-05 2007-03-05 突入電流防止回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007054381A JP5103947B2 (ja) 2007-03-05 2007-03-05 突入電流防止回路

Publications (2)

Publication Number Publication Date
JP2008220056A JP2008220056A (ja) 2008-09-18
JP5103947B2 true JP5103947B2 (ja) 2012-12-19

Family

ID=39839414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007054381A Expired - Fee Related JP5103947B2 (ja) 2007-03-05 2007-03-05 突入電流防止回路

Country Status (1)

Country Link
JP (1) JP5103947B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101111711B1 (ko) * 2009-05-08 2012-02-10 김병구 복부비만의 개선 및 예방용 한약재를 이용한 드링크 액 제조방법 및 그에 의해 제조된 드링크 액
KR200469552Y1 (ko) 2011-10-20 2013-10-17 에릭슨 엘지 주식회사 돌입전류 방지 장치
TWI455432B (zh) * 2012-01-20 2014-10-01 Macroblock Inc 動態阻尼模組及其應用之驅動電路
CN103532366A (zh) * 2013-09-26 2014-01-22 深圳市三旺通信技术有限公司 一种直流电源的启动方法和启动电路
KR102199290B1 (ko) * 2014-05-28 2021-01-06 엘지이노텍 주식회사 전원 공급 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106057B2 (ja) * 1989-12-04 1995-11-13 日本電気株式会社 スイッチング電源回路
JP2004304908A (ja) * 2003-03-31 2004-10-28 Densei Lambda Kk 複合ノイズフィルタ
JP4186739B2 (ja) * 2003-07-24 2008-11-26 三菱電機株式会社 突入電流防止回路

Also Published As

Publication number Publication date
JP2008220056A (ja) 2008-09-18

Similar Documents

Publication Publication Date Title
JP5217544B2 (ja) スイッチング電源制御用半導体装置、起動回路、およびスイッチング電源装置の起動方法
CN1900875B (zh) 电压调节器
JP5722697B2 (ja) 保護回路
JP3710469B1 (ja) 電源装置、及び携帯機器
JP4783220B2 (ja) 過電圧保護回路、電子装置
JP5148537B2 (ja) 電源電圧検出回路
JP4774932B2 (ja) スイッチング電源制御用半導体装置およびスイッチング電源制御用回路
KR101714099B1 (ko) 볼티지 레귤레이터
JP2008172940A (ja) 電力用半導体装置
JP5103947B2 (ja) 突入電流防止回路
JP2021518061A (ja) 低静止電流負荷スイッチ
JP2005291865A (ja) 電源電圧監視回路
JP2011234241A (ja) パワーオンリセット回路
JP4225630B2 (ja) 電圧発生回路
JP5637096B2 (ja) バンドギャップ基準電圧回路及びこれを用いたパワーオンリセット回路
JP2005278056A (ja) 電源電圧低下検出回路
JP2010124032A (ja) レベルシフト回路
JP2010028522A (ja) 半導体装置
KR20120086256A (ko) 출력 회로, 온도 스위치 ic, 및 전지 팩
US20140241017A1 (en) Input circuit and power supply circuit
JP2012222715A (ja) ドライバ回路
JP6585827B2 (ja) センサ装置
JP6378230B2 (ja) 半導体装置
JP4961739B2 (ja) 電源回路及びその起動方法
JP5687091B2 (ja) 電源電圧検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees