JPS6192005A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS6192005A JPS6192005A JP21351684A JP21351684A JPS6192005A JP S6192005 A JPS6192005 A JP S6192005A JP 21351684 A JP21351684 A JP 21351684A JP 21351684 A JP21351684 A JP 21351684A JP S6192005 A JPS6192005 A JP S6192005A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- transistor
- voltage
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＯＡ機器や音響映像機器などに、基準発振源
として使用される発振回路に関するものである。
として使用される発振回路に関するものである。
従来例の構成とその問題点
近年、ＯＡ機器や音響映像機器を制御する際、より安定
した制御を行なうために、その基準発振源としてよシ安
定した出力を得ることができる発振回路が必要となって
きた。
した制御を行なうために、その基準発振源としてよシ安
定した出力を得ることができる発振回路が必要となって
きた。
以下、図面を参照しながら従来の発振回路について説明
する。
する。
第３図は従来の発振回路の回路結線図であり、６０は基
準電圧源で、その出力は抵抗６１および６２を介してト
ランジスタ６３および６４のベースに接続され、前記ト
ランジスタ６３および６４のコレクタはそれぞれトラン
ジスタ６６および６６のコレクタに接続されている。前
記トランジスタ６５．６６のベースは共通とな９、前記
トランジスタ６６のコレクタに接続され、前記トランジ
スタ６５．６６のエミッタは共に正側電源線路に接続さ
れている。前記トランジスタ６６のコレクタはトランジ
スタ６７のベースに接続され、前記トランジスタ６７の
コレクタは正側電源線路に接続されている。トランジス
タ６９のコレクタは定電流源ｅ８を介して正側電源線路
に接続されると共に同トランジスタのベースに接続され
ている。
準電圧源で、その出力は抵抗６１および６２を介してト
ランジスタ６３および６４のベースに接続され、前記ト
ランジスタ６３および６４のコレクタはそれぞれトラン
ジスタ６６および６６のコレクタに接続されている。前
記トランジスタ６５．６６のベースは共通とな９、前記
トランジスタ６６のコレクタに接続され、前記トランジ
スタ６５．６６のエミッタは共に正側電源線路に接続さ
れている。前記トランジスタ６６のコレクタはトランジ
スタ６７のベースに接続され、前記トランジスタ６７の
コレクタは正側電源線路に接続されている。トランジス
タ６９のコレクタは定電流源ｅ８を介して正側電源線路
に接続されると共に同トランジスタのベースに接続され
ている。
前記トランジスタ６９およびトランジスタ７０゜７ Ｉ
Ｏヘー スは共通となシ、前記トランジスタ６９．７
０．７１のエミッタは共に接地されている。前記トラン
ジスタ７ｏのコレクタは前記トランジスタ６３および６
４の共通エミッタに接続され、前記トランジスタ７１の
コレクタは前記トランジスタ６７のエミッタに接続され
ると共にトランジスタ８ｏのベースに接続されている。
Ｏヘー スは共通となシ、前記トランジスタ６９．７
０．７１のエミッタは共に接地されている。前記トラン
ジスタ７ｏのコレクタは前記トランジスタ６３および６
４の共通エミッタに接続され、前記トランジスタ７１の
コレクタは前記トランジスタ６７のエミッタに接続され
ると共にトランジスタ８ｏのベースに接続されている。
前記トランジスタ８ｏのコレクタは正側給電線路に接続
され同エミッタは抵抗８１を介して接地されると共に出
力端子１ｏＯに接続されている。前記トランジスタ６３
０ベースはコンデンサ９ｏおよヒ発振子９１の直列回路
を介してｍｌ前記ランジスタ６７のエミッタに接続され
ている。なお、前記各構成要素６１〜７１により増幅回
路６０を構成している。
され同エミッタは抵抗８１を介して接地されると共に出
力端子１ｏＯに接続されている。前記トランジスタ６３
０ベースはコンデンサ９ｏおよヒ発振子９１の直列回路
を介してｍｌ前記ランジスタ６７のエミッタに接続され
ている。なお、前記各構成要素６１〜７１により増幅回
路６０を構成している。
以上のように構成された従来例の発振回路についてその
動作を説明する。
動作を説明する。
第３図において、Ａ点は増幅回路６ｏの非反転入力であ
υ、Ｂ点は出力である。従ってコンデンサ９０２発振子
９１の直列回路と前記増幅回路６ｏは正帰還ループを形
成し、前記コンデンサ９０と前記発振子９１の直列共振
周波数で発振する。発振出力は、トランジスタ８０によ
りインピーダンス変換され、出力端子１００より出力さ
れる。
υ、Ｂ点は出力である。従ってコンデンサ９０２発振子
９１の直列回路と前記増幅回路６ｏは正帰還ループを形
成し、前記コンデンサ９０と前記発振子９１の直列共振
周波数で発振する。発振出力は、トランジスタ８０によ
りインピーダンス変換され、出力端子１００より出力さ
れる。
しかしながら、上記のような構成においては、電源電圧
や温度が変動すると、コンデンサ９０と発振子９１の直
列回路の印加電圧が変動し、発振周波数や発振振幅が変
動し、安定した発振出力が得られ彦いという問題を有し
ていた。
や温度が変動すると、コンデンサ９０と発振子９１の直
列回路の印加電圧が変動し、発振周波数や発振振幅が変
動し、安定した発振出力が得られ彦いという問題を有し
ていた。
発明の目的
本発明の目的は、従来の発振回路における上記のような
不都合に鑑みてなされたものであり、電源電圧あるいは
周囲温度の変動に対して、発振周波数や発振振幅の変動
が無く、極めて安定した発振出方を得ることができる発
振回路を提供することである。
不都合に鑑みてなされたものであり、電源電圧あるいは
周囲温度の変動に対して、発振周波数や発振振幅の変動
が無く、極めて安定した発振出方を得ることができる発
振回路を提供することである。
発明の構成
本発明の発振回路は、増幅回路と前記増幅回路の正帰還
ループに挿入された容量性素子と誘導性素子の直列回路
と、前記増幅回路の入力にバイアス電位を与えるバイア
ス電位発生回路とを備え、前記バイアス電位発生回路を
温度補償された定電圧源と、前記定電圧源出力をレベル
シフトするための複数のダイオードおよびトランジスタ
にょシ構成し、前記増幅回路の出力は、前記バイアス電
位発生回路出力に対して温度補償されるように構成し、
前記増幅回路出方の振幅は、前記温度補償された定電圧
源出方に対応して得られるように構成したものであシ、
これにょシミ源電圧変劾や周囲温度の変動に対して極め
て安定した発振出方を得ることができる。
ループに挿入された容量性素子と誘導性素子の直列回路
と、前記増幅回路の入力にバイアス電位を与えるバイア
ス電位発生回路とを備え、前記バイアス電位発生回路を
温度補償された定電圧源と、前記定電圧源出力をレベル
シフトするための複数のダイオードおよびトランジスタ
にょシ構成し、前記増幅回路の出力は、前記バイアス電
位発生回路出力に対して温度補償されるように構成し、
前記増幅回路出方の振幅は、前記温度補償された定電圧
源出方に対応して得られるように構成したものであシ、
これにょシミ源電圧変劾や周囲温度の変動に対して極め
て安定した発振出方を得ることができる。
実施例の説明
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例における発振回路の回路結線
図であり、１は定電流源でその出力はバイアス電位発生
回路１ｏに供給されている。２は湿度補償された定電圧
源であり、その出力はダイオード１１，１２．１３を介
して前記定電流源１に接続されると共にトランジスタ１
４．２４のベースに接続されている。前記トランジスタ
１４゜２４のコレクタは共に正側電源線路に接続され、
前記トランジスタ１４のエミッタはトランジスタ１６０
ベースに接続されると共に抵抗１６を介してトランジス
タ１７のコレクタおよびトランジスタ１９０ベースに接
続されている。前記トランジスタ１９のコレクタは正側
電源線路に接続され、同エミッタは前記トランジスタ１
７のベースおよびトランジスタ１ Ｂ 、 ２７ 、２
８のベースに接続されている。前記トランジスタ１７．
１８，２７゜２８のエミッタは全て接地され、前記トラ
ンジスタ１８のコレクタは前記トランジスタ１５のエミ
ッタに接続され、前記トランジスタ１５のコレクタは正
側電源線路に接続されている。前記トランジスタ１６の
エミッタは抵抗２１および２２を介してトランジスタ２
９および３０のベースに接続され、ｍＪ記トランジスタ
２９．３０のエミッタは共通となり前記トランジスタ２
７のコレクタに接続されている。前記トランジスタ２９
のコレクタは前記トランジスタ２４のエミッタに接続さ
れ、前記トランジスタ３０のコレクタは抵抗２６を介し
て前記トランジスタ２４のエミッタに接続されると共に
トランジスタ２６０ベースに接続されている。前記トラ
ンジスタ２６のコレクタは正９１１’Ｅ源線路に接続さ
れ、同エミッタは前記トランジスタ２８のコレクタに接
続されると共にトランジスタ８０のベースに接続されて
いる。前記トランジスタ８ｏのコレクタは正側電源線路
に接続され、同エミッタは抵抗８１を介して接地される
と共に出力端子１００に接続されている。前記トランジ
スタ２９のベースはコンデンサ９ｏおよび発振子９１の
直列回路を介して前記トランジスタ２６のエミッタに接
続されている。なお、前記各構成要素２１〜２８により
増幅回路２ｏを構成している。
図であり、１は定電流源でその出力はバイアス電位発生
回路１ｏに供給されている。２は湿度補償された定電圧
源であり、その出力はダイオード１１，１２．１３を介
して前記定電流源１に接続されると共にトランジスタ１
４．２４のベースに接続されている。前記トランジスタ
１４゜２４のコレクタは共に正側電源線路に接続され、
前記トランジスタ１４のエミッタはトランジスタ１６０
ベースに接続されると共に抵抗１６を介してトランジス
タ１７のコレクタおよびトランジスタ１９０ベースに接
続されている。前記トランジスタ１９のコレクタは正側
電源線路に接続され、同エミッタは前記トランジスタ１
７のベースおよびトランジスタ１ Ｂ 、 ２７ 、２
８のベースに接続されている。前記トランジスタ１７．
１８，２７゜２８のエミッタは全て接地され、前記トラ
ンジスタ１８のコレクタは前記トランジスタ１５のエミ
ッタに接続され、前記トランジスタ１５のコレクタは正
側電源線路に接続されている。前記トランジスタ１６の
エミッタは抵抗２１および２２を介してトランジスタ２
９および３０のベースに接続され、ｍＪ記トランジスタ
２９．３０のエミッタは共通となり前記トランジスタ２
７のコレクタに接続されている。前記トランジスタ２９
のコレクタは前記トランジスタ２４のエミッタに接続さ
れ、前記トランジスタ３０のコレクタは抵抗２６を介し
て前記トランジスタ２４のエミッタに接続されると共に
トランジスタ２６０ベースに接続されている。前記トラ
ンジスタ２６のコレクタは正９１１’Ｅ源線路に接続さ
れ、同エミッタは前記トランジスタ２８のコレクタに接
続されると共にトランジスタ８０のベースに接続されて
いる。前記トランジスタ８ｏのコレクタは正側電源線路
に接続され、同エミッタは抵抗８１を介して接地される
と共に出力端子１００に接続されている。前記トランジ
スタ２９のベースはコンデンサ９ｏおよび発振子９１の
直列回路を介して前記トランジスタ２６のエミッタに接
続されている。なお、前記各構成要素２１〜２８により
増幅回路２ｏを構成している。
以上のように構成された本実施例の発振回路について以
下その動作を説明する。
下その動作を説明する。
第１図において、増幅回路２ｏの非反転入力と出力の間
にコンデンサ９０と発振子９１の直列回路が挿入されて
おυ、前記直列回路の直列共振周波数で正帰還がかかり
発振動作を行なうが、このとき、前記直列回路の端子間
電圧ｖｒおよび出力端子１００に現われる電圧Ｖｏは次
のようになる。
にコンデンサ９０と発振子９１の直列回路が挿入されて
おυ、前記直列回路の直列共振周波数で正帰還がかかり
発振動作を行なうが、このとき、前記直列回路の端子間
電圧ｖｒおよび出力端子１００に現われる電圧Ｖｏは次
のようになる。
ｖｆ＝ ＶＢＲ（２５） ＋ ＶＲ（２６） ＋ ＶＲ
ＩＩＩ（２４） −ＷＢｘ（＋ａ）ＶＢｘ（＋５）
ＶＲ（２１） ”°°８−”１０°−°−−−−−（
１）ＶＯ＝Ｖｒ＋Ｖｎ（＋＋）＋Ｖｏ（＋ｇ＋Ｖｎ（＋
ｓ） ”１’ＢＩ＋（２４）ＶＲ（２６） −Ｖ＋Ｂ
ｚｓ） −ＶａＢａｏ） −−゛°ｆ２）ここで、Ｗａ
ｘ（ｎ） はトランジスタｎのベース・エミッタ間電
圧、ＶＲ（Ｌ）は抵抗Ｅの端子間電圧、’ｈｓ＜ｍ）は
ダイオードｍの順方向電圧、Ｖｒは温度補償された定電
圧源２の出力電圧を示す。
ＩＩＩ（２４） −ＷＢｘ（＋ａ）ＶＢｘ（＋５）
ＶＲ（２１） ”°°８−”１０°−°−−−−−（
１）ＶＯ＝Ｖｒ＋Ｖｎ（＋＋）＋Ｖｏ（＋ｇ＋Ｖｎ（＋
ｓ） ”１’ＢＩ＋（２４）ＶＲ（２６） −Ｖ＋Ｂ
ｚｓ） −ＶａＢａｏ） −−゛°ｆ２）ここで、Ｗａ
ｘ（ｎ） はトランジスタｎのベース・エミッタ間電
圧、ＶＲ（Ｌ）は抵抗Ｅの端子間電圧、’ｈｓ＜ｍ）は
ダイオードｍの順方向電圧、Ｖｒは温度補償された定電
圧源２の出力電圧を示す。
全てのトランジスタの特性は同じであるとすると、トラ
ンジスタ１４．２４およびトランジスタ１５．２５のエ
ミッタ電流は同じであるからＶＢＩ（＋４）”” ＶＯ
（２４） ｌ ｖ！ＩＩ（１５）” ＶＢＩ（２５
）またＶＲ（２１） は微少であり、無視すると、（
１）式は（３）式となる。
ンジスタ１４．２４およびトランジスタ１５．２５のエ
ミッタ電流は同じであるからＶＢＩ（＋４）”” ＶＯ
（２４） ｌ ｖ！ＩＩ（１５）” ＶＢＩ（２５
）またＶＲ（２１） は微少であり、無視すると、（
１）式は（３）式となる。
Ｖｆ ＝ ＶＲ（２６） ・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・（３）
また、ダイオードの順方向電圧とトランジスタのベース
・エミッタ間電圧は等しいとすると（２）式は（４）式
となる。
・・・・・・・・・・・・・・・・・・・・・・（３）
また、ダイオードの順方向電圧とトランジスタのベース
・エミッタ間電圧は等しいとすると（２）式は（４）式
となる。
ｖｏ ” ｖｒ ＶＲ（２６） ・・・・・・・・
・・・・・・・・・・・・・・・・・・・（４）ここで
、ＶＲ（２６） は、差動トランジスタ対２９゜３０
において、トランジスタ２９がＯＮ、トランジスタ３０
カＯＦ Ｆ ＣＩとき５ＶＲ（２６） ＝ Ｏｆあり
１トランジスタ２９がＯＦＦ、）ランジスタ３０がＯＮ
のとき、ＶＲ（２ｂ ） はトランジスタ２７のコレ
クタ電流ＩＣ２７によって定まる。ＩＣ２７はトランジ
スタ１７のコレクタ電流ＩＣＲのミラー電流であるから
、 Ｉ（２７＝ ｒｃｌｙである０また・工Ｃ１７はＶ
ｒ ′Ｒ１６ （Ｒ１６は抵抗１６の値） 化することになる。（Ｒ２６は抵抗２６の値）故に（３
）式、（４）式、（６）式、（６）式となる。
・・・・・・・・・・・・・・・・・・・（４）ここで
、ＶＲ（２６） は、差動トランジスタ対２９゜３０
において、トランジスタ２９がＯＮ、トランジスタ３０
カＯＦ Ｆ ＣＩとき５ＶＲ（２６） ＝ Ｏｆあり
１トランジスタ２９がＯＦＦ、）ランジスタ３０がＯＮ
のとき、ＶＲ（２ｂ ） はトランジスタ２７のコレ
クタ電流ＩＣ２７によって定まる。ＩＣ２７はトランジ
スタ１７のコレクタ電流ＩＣＲのミラー電流であるから
、 Ｉ（２７＝ ｒｃｌｙである０また・工Ｃ１７はＶ
ｒ ′Ｒ１６ （Ｒ１６は抵抗１６の値） 化することになる。（Ｒ２６は抵抗２６の値）故に（３
）式、（４）式、（６）式、（６）式となる。
０ 〔最小〕
Ｖｒ Ｃ最大〕
ンサ９０と発振子９１の直列＠ｌ路に印加される電圧ｖ
ｒは交流的に一定である。従って発振周波数は変化しな
い。また、出力電圧ｖＯの振幅ＶＯＰＰは となシ、変化しない。
ｒは交流的に一定である。従って発振周波数は変化しな
い。また、出力電圧ｖＯの振幅ＶＯＰＰは となシ、変化しない。
以上のように本実施例によれば、増幅回路の入力に与え
られるバイアス電位を温度補償された定電圧源を基に構
成し、増幅回路はその出力が入力に与えられるバイアス
電位に対して温度補償されるように構成したことにより
、湿度変化や電源電圧変動に対する発振出力周波数や発
振振幅の変動を無くすることを実現している。
られるバイアス電位を温度補償された定電圧源を基に構
成し、増幅回路はその出力が入力に与えられるバイアス
電位に対して温度補償されるように構成したことにより
、湿度変化や電源電圧変動に対する発振出力周波数や発
振振幅の変動を無くすることを実現している。
次に本発明の第２の実施例について図面を参照しながら
説明する。
説明する。
第２図は本発明の第２の実施例における発振回路の回路
結線図であシ、第１の実施例に対し、増幅回路２ｏの出
力段であるトランジスタ２５のエミッタとトランジスタ
２８のコレクタの間にダイオード４０を順方向に挿入し
、前記ダイオード４０のカソードと前記増幅回路２０の
非反転入力端子との間にコンデンサ９０と発振子９１の
直列回路が挿入されるように構成している。
結線図であシ、第１の実施例に対し、増幅回路２ｏの出
力段であるトランジスタ２５のエミッタとトランジスタ
２８のコレクタの間にダイオード４０を順方向に挿入し
、前記ダイオード４０のカソードと前記増幅回路２０の
非反転入力端子との間にコンデンサ９０と発振子９１の
直列回路が挿入されるように構成している。
以上のように構成された第２の実施例の発振回路におい
て、コンデンサ９ｏと発振子９１の直列はダイオードの
順電圧）となる。ここでｖＤは約−２ｍＶ／°Ｃの温度
特性を持っているので、前記直列回路に印加される電圧
も同様の温度特性を持って変化する。
て、コンデンサ９ｏと発振子９１の直列はダイオードの
順電圧）となる。ここでｖＤは約−２ｍＶ／°Ｃの温度
特性を持っているので、前記直列回路に印加される電圧
も同様の温度特性を持って変化する。
以上のように第２の実施例によれば、コンデン −サ９
０と発振子９１の直列回路の印加電圧に温度特性を持た
せることによυ、前記コンデンサ９０と前記発振子９１
の直列回路に温度特性が存在する場合、その温度特性を
補償することが可能となる。
０と発振子９１の直列回路の印加電圧に温度特性を持た
せることによυ、前記コンデンサ９０と前記発振子９１
の直列回路に温度特性が存在する場合、その温度特性を
補償することが可能となる。
なお、本発明の発振回路の実施例において、出力端子１
００に出力される電位の最大値および最小値は、温度補
償された定電圧源出力Ｖｒと抵抗１６．２６の比によっ
てのみ決定する。従ってその直流成分のレベルも前記定
電圧源出力ｖｒと抵抗１６．２６の比によってのみ決定
し、温度や電源電圧によって変動しないことは言うまで
もない。
００に出力される電位の最大値および最小値は、温度補
償された定電圧源出力Ｖｒと抵抗１６．２６の比によっ
てのみ決定する。従ってその直流成分のレベルも前記定
電圧源出力ｖｒと抵抗１６．２６の比によってのみ決定
し、温度や電源電圧によって変動しないことは言うまで
もない。
発明の効果
以上の説明から明らかなように、本発明は増幅回路の非
反転入力に加えるバイアス電位を温度補償された定電圧
源を基に発生し、ｍ記増幅回路の非反転入力に対し出力
が温度補償されるように構成しているので、周波数、振
幅共に極めて安定した発振出力を得ることができるとい
う優れた効果が得られる。
反転入力に加えるバイアス電位を温度補償された定電圧
源を基に発生し、ｍ記増幅回路の非反転入力に対し出力
が温度補償されるように構成しているので、周波数、振
幅共に極めて安定した発振出力を得ることができるとい
う優れた効果が得られる。
第１図は本発明の一実施例における発振回路の回路結線
図、第２図は本発明の第２の実施例における発振回路の
回路結線図、第３図は従来の発振回路における回路結線
図である。 １・・・・・・定電流源、２・・・・・・温度補償され
た定電圧源、１０・・・・・・バイアス電位発生回路゛
、２０・・・・・・増幅回路、４０・・・・・・ダイオ
ード、５０・・・・・・基準電圧源、６０・・・・・・
増幅回路、９ｏ・・・・・・容量性素子（コンデンサ）
、９１・・・・・・誘導性素子（発振子）、１００・・
・・・・出力端子。
図、第２図は本発明の第２の実施例における発振回路の
回路結線図、第３図は従来の発振回路における回路結線
図である。 １・・・・・・定電流源、２・・・・・・温度補償され
た定電圧源、１０・・・・・・バイアス電位発生回路゛
、２０・・・・・・増幅回路、４０・・・・・・ダイオ
ード、５０・・・・・・基準電圧源、６０・・・・・・
増幅回路、９ｏ・・・・・・容量性素子（コンデンサ）
、９１・・・・・・誘導性素子（発振子）、１００・・
・・・・出力端子。
Claims (1)
- 増幅回路と、前記増幅回路の正帰還ループに挿入された
容量性素子と誘導性素子の直列回路と、前記増幅回路の
入力にバイアス電位を与えるバイアス電位発生回路とを
備え、前記バイアス電位発生回路を温度補償された定電
圧源と、前記定電圧源出力をレベルシフトするための複
数のダイオードおよびトランジスタにより構成し、前記
増幅回路の出力は、前記バイアス電位発生回路出力に対
して温度補償されるように構成し、前記増幅回路出力の
振幅は、前記温度補償された定電圧源出力に対応して得
られるように構成した発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59213516A JPH0644690B2 (ja) | 1984-10-11 | 1984-10-11 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59213516A JPH0644690B2 (ja) | 1984-10-11 | 1984-10-11 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6192005A true JPS6192005A (ja) | 1986-05-10 |
| JPH0644690B2 JPH0644690B2 (ja) | 1994-06-08 |
Family
ID=16640481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59213516A Expired - Lifetime JPH0644690B2 (ja) | 1984-10-11 | 1984-10-11 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644690B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151667A (en) * | 1990-05-17 | 1992-09-29 | Nec Corporation | Temperature compensated oscillation circuit |
| JP2005269083A (ja) * | 2004-03-17 | 2005-09-29 | Sony Ericsson Mobilecommunications Japan Inc | 発振回路及び通信装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48103159A (ja) * | 1972-04-11 | 1973-12-25 |
-
1984
- 1984-10-11 JP JP59213516A patent/JPH0644690B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48103159A (ja) * | 1972-04-11 | 1973-12-25 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151667A (en) * | 1990-05-17 | 1992-09-29 | Nec Corporation | Temperature compensated oscillation circuit |
| JP2005269083A (ja) * | 2004-03-17 | 2005-09-29 | Sony Ericsson Mobilecommunications Japan Inc | 発振回路及び通信装置 |
| JP4507070B2 (ja) * | 2004-03-17 | 2010-07-21 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0644690B2 (ja) | 1994-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437023A (en) | Current mirror source circuitry | |
| US4560920A (en) | Voltage to current converting circuit | |
| US3940708A (en) | Gain control circuit | |
| US4219781A (en) | Transistor amplifier circuit | |
| KR950001579B1 (ko) | 비대칭신호 생성회로 | |
| JPS6192005A (ja) | 発振回路 | |
| US4485313A (en) | Low-value current source circuit | |
| US4633195A (en) | Balanced oscillator with constant emitter voltage level | |
| US5155429A (en) | Threshold voltage generating circuit | |
| GB2263207A (en) | Voltage controlled oscillator using negative - resistive feedback | |
| JPS60248006A (ja) | 発振器 | |
| KR960011730B1 (ko) | 레벨 이동기를 포함한 전원 공급 장치 | |
| US5017858A (en) | Constant-current regulated power circuit | |
| KR0150196B1 (ko) | BiCMOS 기준 전압 발생기 | |
| JPH03117015A (ja) | エミッタ結合マルチバイブレータ回路 | |
| KR930005215B1 (ko) | 정전압원 집적회로 | |
| US4596960A (en) | Current mirror circuit | |
| JP2755219B2 (ja) | 発振回路 | |
| JPH09121143A (ja) | 温度補償形可変周波発振器 | |
| JP3204387B2 (ja) | 発振回路 | |
| JPH05243877A (ja) | 電流制御型可変利得回路 | |
| JPH11308049A (ja) | 水晶発振回路 | |
| JPH03226809A (ja) | 定電圧回路 | |
| JPH04117019A (ja) | 発振回路 | |
| SU1737428A1 (ru) | Стабилизатор напр жени |