KR930005215B1 - 정전압원 집적회로 - Google Patents

정전압원 집적회로 Download PDF

Info

Publication number
KR930005215B1
KR930005215B1 KR1019900014587A KR900014587A KR930005215B1 KR 930005215 B1 KR930005215 B1 KR 930005215B1 KR 1019900014587 A KR1019900014587 A KR 1019900014587A KR 900014587 A KR900014587 A KR 900014587A KR 930005215 B1 KR930005215 B1 KR 930005215B1
Authority
KR
South Korea
Prior art keywords
voltage
transistors
current
constant voltage
circuit
Prior art date
Application number
KR1019900014587A
Other languages
English (en)
Other versions
KR920006829A (ko
Inventor
이상오
최두환
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019900014587A priority Critical patent/KR930005215B1/ko
Publication of KR920006829A publication Critical patent/KR920006829A/ko
Application granted granted Critical
Publication of KR930005215B1 publication Critical patent/KR930005215B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

내용 없음.

Description

정전압원 집적회로
제1도는 종래 정전압회로의 기준전압발생부를 도시한 도면.
제2도는 종래 정전압회로의 회로도.
제3도는 본 발명 정전압원 집적회로의 블록구성도.
제4도는 본 발명의 정전압원 집적회로의 일예를 구체적으로 상세하게 도시한 회로도.
제5도는 전원전압(Vcc)과 기준전압(Vref)의 관계를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 기준전압발생부 2 : 캐스코우드증폭부
3 : 전류/전압증폭부 4 : 궤한이득회로
A : 연산증폭기 SC : 여기회로
본 발명은 정전압원 집적회로에 관한 것으로서, 특히 기준전압의 베이스폭 변조현상(Early Effect)에 의한 전원전압 의존도와 공정변수를 제거하여 전원과 온도 및 공정변수의 변동에 무관하게 일정전압을 유지하도록 함으로써 넓은 동작범위를 가지면서 양호한 온도특성을 갖는 정교한 정전압원 집적회로에 관한 것이다.
일반적으로 일정한 전압을 제공하는 종래의 정전압회로는 제2도에 도시한 바와같이 트랜지스터(Q1, Q2)로 이루어지는 하측 전류미러회로와 트랜지스터(Q3, Q4)로 이루어지는 상측 전류미러회로 및 저항(R1, R2)으로 구성되는 기준전압발생부(1 ; 제1도)와 연산증폭기(A) 및 저항(Rf1, Rf2)으로 구성되고 그 동작은 다음과 같다.
제1도에서 도시하지 않은 별도의 여기회로(start-up)가 동작을 시작하게 되면, 하측 전류미러회로의 트랜지스터(Q1)에 전류가 흐르게 되고, 그러면 트랜지스터(Q3, Q4)로 구성된 상측 전류미러회로를 통해 하측 전류미러회로의 트랜지스터(Q2)에도 전류가 공급된다.
그에따라 트랜지스터 Q1-Q3-Q4-Q2로 구성된 루우프를 통해 전압(Vref)은 증가하다가 저항(R1)에 의해 제한되어 안정화상태로 들어가게 된다. 이때 발생된 기준전압(Vref)은
Figure kpo00001
로 된다.
Figure kpo00002
이다. 따라서
Figure kpo00003
로 되고, (1)식에서 VBE2는 음의 온도계수(
Figure kpo00004
-2mV/℃)를 갖고, VT는 양의 온도계수(
Figure kpo00005
0.086mV/℃)를 가지므로 k값을 조정하여 온도변화에 안정한 기준전압(Vref)을 얻게 된다. 그러나 (1')식에서 k값이 βN, βP, VAP와 Vcc의 함수이므로 기준전압(Vref)은 공정변수와 전원전압 의존도를 갖게 된다.
그러므로 이와같은 기준전압발생부를 구비한 종래의 정전압회로는 제2도에 도시한 바와같이 구성되어 출력전압(Vp)은
Figure kpo00006
로 되는데, 전원전압(Vcc)의 변동이나 베이스폭 변조현상(Early Effect)등으로 기준전압(Vref)이 심하게 변동하게 되면, 안정되고 정교한 출력전압(Vo)을 얻을 수 없다고 하는 결점이 있었다.
본 발명은 상기한 종래 정전압회로가 갖는 결점을 제거하기 위해 발명된 것으로, 상측 전류미러회로를 전류/전압증폭부와 캐스코우드증폭부 및 궤환이득회로로 구성하여 하측 전류미러회로에 있는 트랜지스터 각각의 컬렉터와 에미커간 전압을 전원전압의 변동과 베이스폭 변조현상의 영향에 무관하게 일정전압으로 유지시켜 줌으로서 전원과 온도 및 공정변수의 변동에 관계없이 안정된 일정전압을 공급할 수 있는 정전압원 집적회로를 제공함에 그 목적이 있다.
이하 본 발명의 구성 및 작용, 효과를 첨부도면을 참조하여 상세하게 설명한다.
상기한 목적을 달성하기 위한 본 발명 정전압원 집적회로는 트랜지스터(Q1, Q2)로 이루어지는 전류미러회로와 저항(R1, R2)으로 구성되어 기준전압(Vref)을 발생하는 기준전압발생부(1)와 상기 트랜지스터(Q1,Q2) 각각의 컬렉터ㆍ에미터간 전압을 전원전압에 무관하게 일정하게 유지시킴과 더불어 트랜지스터(Q1, Q2)에 흐르는 전류를 감쇄없이 전달하는 캐스코우드증폭부(2), 상기 트랜지스터(Q1, Q2)에 흐르는 전류의 차를 전압으로 변환하여 증폭하는 전류/전압증폭부(3) 및 전류/전압증폭부(3)의 출력에 대응되는 궤환량을 궤환시켜 상기 트랜지스터(Q1, Q2)에 동일전류를 흐르게 하는 궤환이득회로(4)로 구성된다.
제3도는 본 발명 정전압원 집적회로의 블록구성도, 제4도는 본 발명의 일실시예를 나타낸 도면, 제5도는 전원전압(Vcc)과 기준전압(Vref)의 관계를 도시한 도면으로서, 기준전압(Vref)이 안정화되는 과정, 전류(IC7, IC8)가 서로 같아지는 과정 및 트랜지스터(Q1, Q2)의 컬렉터와 에미터간의 전압이 전원전압에 무관하게 일정하게 유지되는 과정은 다음과 같다.
기준전압(Vref)이 안정화되는 과정은 전원전압(Vcc)에 의해 여기회로(SC)가 동작하게 되면, 트랜지스터(QB2)가 동작하게 되어 트랜지스터(Q3, Q5)를 통해, 전류/전압증폭부(3)에 있는 트랜지스터(Q16)의 베이스에 전류를 공급하게 된다. 이 전류는 트랜지스터(Q16)와 트랜지스터(Q17)로 구성된 전류증폭기에서 증폭되어 출력되므로 출력전압(V0)을 상승하게 하여 결국 기준전압(Vref)도 상승하게 된다.
따라서 기준전압(Vref)이 상승함에 따라 트랜지스터(QB2)가 턴오프되어 여기회로(SC)는 정전압회로와 분리되게 된다.
이후 기준전압(Vref)의 안정화는 두개의 궤환루우프에 의해 일어난다. 즉, 트랜지스터 Q2-Q8-Q4-Q6-Q14-Q15-Q16-Q17로 구성된 부궤환루우프와 트랜지스터 Q1-Q7-Q3-Q5-Q16-Q17과 저항(R1)으로 구성된 정궤환루우프가 존재한다.
초기 과도상태에서 전류(IC7, IC8)가 작게 흐를때는 정궤환루우프 이득이 부궤환루우프 이득보다 크게되어 기준전압(Vref)은 상승하게 되나, 기준전압(Vref)의 상승으로 전류(IC7, IC8)가 증가함에 따라 정궤환루우프 이득이 저항(R1)의 부궤환효과에 의해 떨어지게 되고, 부궤환이득이 증가하게 되어 전체적으로 부궤환이 걸리게 되므로 결국 안정화상태에 들어가게 되고, 기준전압(Vref)은 일정하게 유지된다.
전류(IC7)와 전류(IC8)가 같아지는 과정은 전류/전압증폭부(3)의 이득(GM)이 충분히 크다고 하면 두 전류(IC7, IC8) 사이의 에러는 전체적인 부궤환효과에 의해 무시할 수 있게 되어 전류(IC7)와 전류(IC8)는 같게 된다.
또한 트랜지스터(Q1, Q2)의 컬렉터와 에미터간의 전압이 전원전압(Vcc)에 무관하게 일정하게 유지되는 과정은 기준전압(Vref)이 일정한 안정상태에 들어간후에 기준전압발생부(1)에 있는 트랜지스터(Q1, Q2) 각각의 컬렉터ㆍ에미터간 전압은 (Vref-VBE)로
Figure kpo00007
일정하게 유지된다.
트랜지스터(Q7, Q8)는 트랜지스터(Q1, Q2)의 컬렉터ㆍ에미터간 전압을 전원전압(Vcc)에 무관하게 일정한 전압으로 유지시켜주는 역할을 하며, 나머지 전압변동분을 흡수하는 완충작용을 한다.
제4도에서 전류/전압증폭부(3)의 캐패시터(C)는 위상보정용이다.
여기서 전류/전압증폭부(3)의 이득(GM)이 충분히 크다고 하여 트랜지스터(Q1, Q2) 각각의 컬렉터전류(IC1, IC2)가 같다고 하고, 트랜지스터(Q1, Q2)간의 면적비를 n이라 하면, 기준전압(Vref)은
Vref＝VBE2＋KVT………………………………(2)
으로 되고, 출력전압(Vo)은
Figure kpo00008
로 된다.
여기서
Figure kpo00009
이고,
Figure kpo00010
이다.
상기 식(2)에서 VBE2는 음의 온도계수를, VT는 양의 온도계수를 각각 갖는 것이므로, K값을 조절함으로써 온도변화에 무관한 기준전압(Vref)을 얻을 수 있고, 따라서 (3)식에서 온도변화에 무관한 정전압을 얻게 된다. 뿐만아니라 종래회로와는 달리 (2)식에서 K가 저항비와 트랜지스터(Q1, Q2)간의 면적비에만 의존하므로 공정변수나 전원전압변동에 무관하게 되어 전원에 안정한 정전압원을 얻게 된다.
제5도는 전원전압(Vcc)의 변동과 온도변화에 따른 종래회로와 본 발명의 기준전압(Vref)을 비교한 것이다(SPICE Simulation 결과). 제5도에서 분명한 바와같이 (2)식의 K값을 조정하여 온도계수를 0으로 조정하였을때 동질조건에서 본 발명회로가 종래의 그것보다 훨씬 우수한 특성을 나타냄을 알 수 있다.
상기한 바와같이 작용하는 본 발명 정전압원 집적회로는 기준전압의 베이스폭 변조현상(Early Effect)에 의한 전원전압 의존도 및 공정변수를 제거하여 전원과 온도 및 고정변수의 변동에 무관하게 넓은 동작범위를 가지면서 양호한 온도특성을 갖는 정교한 일정전압을 얻을 수 있는 장점이 있다.

Claims (3)

  1. 트랜지스터(Q1, Q2)로 이루어지는 전류미러회로와 저항(R1, R2)으로 구성되어 기준전압(Vref)을 발생하는 기준전압발생부(1)와, 상기 트랜지스터(Q1, Q2) 각각의 컬렉터ㆍ에미터간 전압을 전원전압에 무관하게 일정하여 유지시킴과 더불어 트랜지스터(Q1, Q2)에 흐르는 전류를 감쇄없이 전달하는 캐스코우드증폭부(2), 상기 트랜지스터(Q1, Q2)에 흐르는 전류의 차를 전압으로 변환하여 증폭하는 전류/전압증폭부(3) 및 전류/전압증폭부(3)의 출력에 대응되는 궤환량을 궤환시켜 상기 트랜지스터(Q1, Q2)에 동일전류를 흐르게 하는 궤환이득회로(4)로 구성된 정전압원 집적회로.
  2. 제1항에 있어서, 캐스코우드증폭부(2)가 트랜지스터(Q10, Q11)로 이루어지는 전류미러회로와 저항(R3, R4), 트랜지스터(Q7, Q8, Q9, Q13)로 구성된 정전압원 집적회로.
  3. 제1항에 있어서, 전류/전압증폭부(3)가 트랜지스터(Q3, Q5)와 트랜지스터(Q4, Q5)및 트랜지스터(Q14, Q15) 각각으로 이루어지는 전류미러회로와 저항(R5), 콘덴서(C), 트랜지스터(Q16, Q17)로 구성된 정전압원 집적회로.
KR1019900014587A 1990-09-14 1990-09-14 정전압원 집적회로 KR930005215B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900014587A KR930005215B1 (ko) 1990-09-14 1990-09-14 정전압원 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900014587A KR930005215B1 (ko) 1990-09-14 1990-09-14 정전압원 집적회로

Publications (2)

Publication Number Publication Date
KR920006829A KR920006829A (ko) 1992-04-28
KR930005215B1 true KR930005215B1 (ko) 1993-06-16

Family

ID=19303632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014587A KR930005215B1 (ko) 1990-09-14 1990-09-14 정전압원 집적회로

Country Status (1)

Country Link
KR (1) KR930005215B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199433B2 (en) 1995-07-18 2007-04-03 Renesas Technology Corp. Method of manufacturing semiconductor integrated circuit device having capacitor element

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4732617B2 (ja) * 2001-06-08 2011-07-27 セイコーインスツル株式会社 ボルテージ・レギュレータ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199433B2 (en) 1995-07-18 2007-04-03 Renesas Technology Corp. Method of manufacturing semiconductor integrated circuit device having capacitor element
US7323735B2 (en) 1995-07-18 2008-01-29 Renesas Technology Corp. Method of manufacturing semiconductor integrated circuit device having capacitor element
US7598558B2 (en) 1995-07-18 2009-10-06 Renesas Technology Corp. Method of manufacturing semiconductor integrated circuit device having capacitor element

Also Published As

Publication number Publication date
KR920006829A (ko) 1992-04-28

Similar Documents

Publication Publication Date Title
US5596265A (en) Band gap voltage compensation circuit
US4350904A (en) Current source with modified temperature coefficient
US5581174A (en) Band-gap reference current source with compensation for saturation current spread of bipolar transistors
US4797577A (en) Bandgap reference circuit having higher-order temperature compensation
US6259238B1 (en) Brokaw transconductance operational transconductance amplifier-based micropower low drop out voltage regulator having counterphase compensation
US4506208A (en) Reference voltage producing circuit
US5506496A (en) Output control circuit for a voltage regulator
KR100233761B1 (ko) 밴드 갭 기준 회로
US6294902B1 (en) Bandgap reference having power supply ripple rejection
JPH04250509A (ja) 電源独立型電流源を使用するバンドギャップ電圧基準回路およびその方法
US4348633A (en) Bandgap voltage regulator having low output impedance and wide bandwidth
US4091321A (en) Low voltage reference
US5488329A (en) Stabilized voltage generator circuit of the band-gap type
US4063120A (en) Constant voltage circuit
JPH07271461A (ja) 安定化電圧発生制御回路
US4958122A (en) Current source regulator
US6144250A (en) Error amplifier reference circuit
KR930005215B1 (ko) 정전압원 집적회로
JPH09244758A (ja) 電圧および電流基準回路
US7345526B2 (en) Linear-in-decibel current generators
JPH0526208B2 (ko)
CN110262622A (zh) 一种具有快速启动和高psrr的带隙基准源
US4571536A (en) Semiconductor voltage supply circuit having constant output voltage characteristic
JPH11205045A (ja) 電流供給回路およびバイアス電圧回路
KR0150196B1 (ko) BiCMOS 기준 전압 발생기

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19900914

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19900914

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19930524

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19930827

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19930906

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19930906

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19960528

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19970529

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19980601

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19990515

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20000515

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20010508

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20020507

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20030509

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20040329

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20050506

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20060607

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20070514

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20070514

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee