JPH05243877A - 電流制御型可変利得回路 - Google Patents
電流制御型可変利得回路Info
- Publication number
- JPH05243877A JPH05243877A JP4043862A JP4386292A JPH05243877A JP H05243877 A JPH05243877 A JP H05243877A JP 4043862 A JP4043862 A JP 4043862A JP 4386292 A JP4386292 A JP 4386292A JP H05243877 A JPH05243877 A JP H05243877A
- Authority
- JP
- Japan
- Prior art keywords
- equation
- transistor
- circuit
- transistors
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【構成】 入力端子５０から入力ｅｉを与えるとき、電
流ミラー回路１８によって駆動する差動対１４および電
流ミラー回路３６によって駆動する差動対３２がアンバ
ランスになると帰還電流Ｉ１〜Ｉ４が流れる。そして、
トランジスタＱ１１，Ｑ１２，Ｑ１８およびＱ１９の出
力を、フィードバック回路２４，２８，４８および４４
を介してトランジスタＱ１１，Ｑ１２，Ｑ１８およびＱ
１９にそれぞれ帰還する。したがって、接続点５４から
の出力ｅｏの直流電位が一定になる。 【効果】 出力の直流電位が電源電圧や温度によって変
化することなく、交流的な利得を変化させることができ
る。
流ミラー回路１８によって駆動する差動対１４および電
流ミラー回路３６によって駆動する差動対３２がアンバ
ランスになると帰還電流Ｉ１〜Ｉ４が流れる。そして、
トランジスタＱ１１，Ｑ１２，Ｑ１８およびＱ１９の出
力を、フィードバック回路２４，２８，４８および４４
を介してトランジスタＱ１１，Ｑ１２，Ｑ１８およびＱ
１９にそれぞれ帰還する。したがって、接続点５４から
の出力ｅｏの直流電位が一定になる。 【効果】 出力の直流電位が電源電圧や温度によって変
化することなく、交流的な利得を変化させることができ
る。
Description
【０００１】
【産業上の利用分野】この発明は電流制御型可変利得回
路に関し、特にたとえばＩＣに内蔵されて出力信号の振
幅を電流源によって変化させる、電流制御型可変利得回
路に関する。
路に関し、特にたとえばＩＣに内蔵されて出力信号の振
幅を電流源によって変化させる、電流制御型可変利得回
路に関する。
【０００２】
【従来の技術】入力信号の振幅を外部から制御して出力
する利得可変回路としては、たとえば三洋電機株式会社
製ＩＣの「ＬＡ７４５０」（８ミリＶＴＲ，ＦＭオーデ
ィオ用ＩＣ）に採用された図４に示す可変利得回路１が
ある。可変利得回路１の入力（トランジスタＱ５のベー
スに与えられる）の直流電位をＶｏとおく。また、定電
流源として動作するトランジスタＱ６のバイアスを同じ
くＶｏとし、さらに抵抗Ｒ１＝Ｒ２とすると、トランジ
スタＱ５およびＱ６を流れる電流ＩC(Q5) およびＩC(Q
6) は、それぞれ数１および数２によって表される。
する利得可変回路としては、たとえば三洋電機株式会社
製ＩＣの「ＬＡ７４５０」（８ミリＶＴＲ，ＦＭオーデ
ィオ用ＩＣ）に採用された図４に示す可変利得回路１が
ある。可変利得回路１の入力（トランジスタＱ５のベー
スに与えられる）の直流電位をＶｏとおく。また、定電
流源として動作するトランジスタＱ６のバイアスを同じ
くＶｏとし、さらに抵抗Ｒ１＝Ｒ２とすると、トランジ
スタＱ５およびＱ６を流れる電流ＩC(Q5) およびＩC(Q
6) は、それぞれ数１および数２によって表される。
【０００３】
【数１】
【０００４】
【数２】
【０００５】ただし、Ｉ０は直流電流，Ｉ(t) は時間に
よって変化する交流電流である。ここで、差動対２のト
ランジスタＱ１およびＱ２のベースの電位差ならびに差
動対３のトランジスタＱ３およびＱ４のベースの電位差
が数３であるとする。
よって変化する交流電流である。ここで、差動対２のト
ランジスタＱ１およびＱ２のベースの電位差ならびに差
動対３のトランジスタＱ３およびＱ４のベースの電位差
が数３であるとする。
【０００６】
【数３】
【０００７】すると、トランジスタＱ２およびＱ４を流
れる電流ＩC(Q2) およびＩC(Q4) は、リニア領域ではそ
れぞれ数４および数５のようになる。
れる電流ＩC(Q2) およびＩC(Q4) は、リニア領域ではそ
れぞれ数４および数５のようになる。
【０００８】
【数４】
【０００９】
【数５】
【００１０】ただし、差動対２のエミッタ抵抗ｒe1およ
び差動対３のエミッタ抵抗ｒe2は、それぞれ数６および
数７のように表される。
び差動対３のエミッタ抵抗ｒe2は、それぞれ数６および
数７のように表される。
【００１１】
【数６】
【００１２】
【数７】
【００１３】したがって、抵抗Ｒ２を流れる電流Ｉ(R2)
は、数４〜数７を用いて数８によって表される。
は、数４〜数７を用いて数８によって表される。
【００１４】
【数８】
【００１５】数８からわかるように、抵抗Ｒ２を流れる
電流Ｉ(R2)の直流成分は、差動対２および３のバランス
に拘わらずＩ０であり、一定である。したがって、出力
（トランジスタＱ７のエミッタから取り出される）の直
流電位ＶE(Q7) は数９で表され、ΔＶＢに拘わらず一定
となる。
電流Ｉ(R2)の直流成分は、差動対２および３のバランス
に拘わらずＩ０であり、一定である。したがって、出力
（トランジスタＱ７のエミッタから取り出される）の直
流電位ＶE(Q7) は数９で表され、ΔＶＢに拘わらず一定
となる。
【００１６】
【数９】
【００１７】次いで、交流的な利得Ａを考える。入力お
よび出力の交流成分をそれぞれｅi(t)，ｅo(t)とおく
と、数１０および数１１が成り立つ。
よび出力の交流成分をそれぞれｅi(t)，ｅo(t)とおく
と、数１０および数１１が成り立つ。
【００１８】
【数１０】
【００１９】
【数１１】
【００２０】したがって、交流的な利得Ａは数１２のよ
うになる。
うになる。
【００２１】
【数１２】
【００２２】すなわち、可変利得回路１では、或る条件
下では差動対２および３のベースの電位差ΔＶB を変え
ることによって、直流電位を一定に保ったままで交流的
な利得Ａを変えることができる。
下では差動対２および３のベースの電位差ΔＶB を変え
ることによって、直流電位を一定に保ったままで交流的
な利得Ａを変えることができる。
【００２３】
【発明が解決しようとする課題】利得可変回路１では、
出力の直流電位は、数９からわかるように電源電圧Ｖｃ
ｃの変動に伴って上下してしまう。また、出力の直流電
位が入力の直流電位より高くなってしまい、これらを一
致させるには何らかの方法（直流レベルシフトや多段エ
ミッタフォロワによる直流シフトなど）で出力の直流電
位を下げる必要があるが、温度変化などによる直流電位
の変動が大きく、その結果次段との接続が困難になって
しまう。
出力の直流電位は、数９からわかるように電源電圧Ｖｃ
ｃの変動に伴って上下してしまう。また、出力の直流電
位が入力の直流電位より高くなってしまい、これらを一
致させるには何らかの方法（直流レベルシフトや多段エ
ミッタフォロワによる直流シフトなど）で出力の直流電
位を下げる必要があるが、温度変化などによる直流電位
の変動が大きく、その結果次段との接続が困難になって
しまう。
【００２４】それゆえに、この発明の主たる目的は、出
力の直流電位が安定する、利得可変回路を提供すること
である。
力の直流電位が安定する、利得可変回路を提供すること
である。
【００２５】
【作用】第１の発明では、第１の可変抵抗器に入力を与
えたとき第１および第２の差動対がアンバランスであれ
ば、帰還電流が流れる。そして第１〜第４のトランジス
タの出力は、それぞれ第１〜第４のフィードバック回路
を介して第１〜第４のトランジスタにそれぞれ帰還され
る。したがって、第１の可変抵抗器と第２の可変抵抗器
との接続点から取り出される出力の直流電位は一定にな
る。
えたとき第１および第２の差動対がアンバランスであれ
ば、帰還電流が流れる。そして第１〜第４のトランジス
タの出力は、それぞれ第１〜第４のフィードバック回路
を介して第１〜第４のトランジスタにそれぞれ帰還され
る。したがって、第１の可変抵抗器と第２の可変抵抗器
との接続点から取り出される出力の直流電位は一定にな
る。
【００２６】第２の発明では、同じく入力が与えられ、
第１および第２の差動対がアンバランスであれば帰還電
流が流れ、第２および第３の出力はフィードバック回路
によって、第２および第３のトランジスタにそれぞれ帰
還される。したがって、出力の直流電位は一定になる。
第１および第２の差動対がアンバランスであれば帰還電
流が流れ、第２および第３の出力はフィードバック回路
によって、第２および第３のトランジスタにそれぞれ帰
還される。したがって、出力の直流電位は一定になる。
【００２７】
【発明の効果】この発明によれば、出力の直流電位が電
源電圧や温度によって変化することなく、交流的な利得
を変化させることができる。この発明の上述の目的，そ
の他の目的，特徴および利点は、図面を参照して行う以
下の実施例の詳細な説明から一層明らかとなろう。
源電圧や温度によって変化することなく、交流的な利得
を変化させることができる。この発明の上述の目的，そ
の他の目的，特徴および利点は、図面を参照して行う以
下の実施例の詳細な説明から一層明らかとなろう。
【００２８】
【実施例】図１を参照して、この実施例の電流制御型可
変利得回路１０は、電流制御型の２つの可変抵抗器１２
ａおよび１２ｂを含む。可変抵抗器１２ａは、トランジ
スタＱ１１およびＱ１２を含む差動対１４を含む。トラ
ンジスタＱ１１およびＱ１２には、抵抗Ｒ３とＲ４とを
含むインピーダンス分割回路１６によって分圧された入
力が与えられる。インピーダンス分割回路１６によっ
て、差動対１４のベース間電位を抵抗分割し、差動対１
４のリニア領域を広げる。また、差動対１４には電流ミ
ラー回路１８が接続される。電流ミラー回路１８は、ト
ランジスタＱ１３，Ｑ１４およびＱ１５，抵抗Ｒ５，Ｒ
６およびＲ７ならびにＩａ／２の電流を流す定電流源２
０を含み、電流ミラー回路１８によって差動対１４に定
電流を流し込む。そして、トランジスタＱ１１およびＱ
１２のエミッタは共通接続され、電流Ｉａを流す定電流
源２２が形成される。
変利得回路１０は、電流制御型の２つの可変抵抗器１２
ａおよび１２ｂを含む。可変抵抗器１２ａは、トランジ
スタＱ１１およびＱ１２を含む差動対１４を含む。トラ
ンジスタＱ１１およびＱ１２には、抵抗Ｒ３とＲ４とを
含むインピーダンス分割回路１６によって分圧された入
力が与えられる。インピーダンス分割回路１６によっ
て、差動対１４のベース間電位を抵抗分割し、差動対１
４のリニア領域を広げる。また、差動対１４には電流ミ
ラー回路１８が接続される。電流ミラー回路１８は、ト
ランジスタＱ１３，Ｑ１４およびＱ１５，抵抗Ｒ５，Ｒ
６およびＲ７ならびにＩａ／２の電流を流す定電流源２
０を含み、電流ミラー回路１８によって差動対１４に定
電流を流し込む。そして、トランジスタＱ１１およびＱ
１２のエミッタは共通接続され、電流Ｉａを流す定電流
源２２が形成される。
【００２９】トランジスタＱ１１の出力はフィードバッ
ク回路２４によってトランジスタＱ１１に帰還される。
フィードバック回路２４は、トランジスタＱ１１のコレ
クタにそのベースが接続されるトランジスタＱ１６およ
びトランジスタＱ１６のエミッタに形成される定電流源
２６を含み、トランジスタＱ１６からの出力がインピー
ダンス分割回路１６を介して差動対１４に帰還される。
一方、トランジスタＱ１２の出力はフィードバック回路
２８によってトランジスタＱ１２に帰還される。フィー
ドバック回路２８は、トランジスタＱ１２のコレクタに
そのベースが接続されるトランジスタＱ１７およびトラ
ンジスタＱ１７のエミッタに形成される定電流源３０を
含み、トランジスタＱ１７からの出力が差動対１２に帰
還される。
ク回路２４によってトランジスタＱ１１に帰還される。
フィードバック回路２４は、トランジスタＱ１１のコレ
クタにそのベースが接続されるトランジスタＱ１６およ
びトランジスタＱ１６のエミッタに形成される定電流源
２６を含み、トランジスタＱ１６からの出力がインピー
ダンス分割回路１６を介して差動対１４に帰還される。
一方、トランジスタＱ１２の出力はフィードバック回路
２８によってトランジスタＱ１２に帰還される。フィー
ドバック回路２８は、トランジスタＱ１２のコレクタに
そのベースが接続されるトランジスタＱ１７およびトラ
ンジスタＱ１７のエミッタに形成される定電流源３０を
含み、トランジスタＱ１７からの出力が差動対１２に帰
還される。
【００３０】また、可変抵抗器１２ｂは可変抵抗器１２
ａと同様に構成されるので簡単に説明する。可変抵抗器
１２ｂは、トランジスタＱ１８およびＱ１９を含む差動
対３２，抵抗Ｒ８およびＲ９を含むインピーダンス分割
回路３４を含む。差動対３２には電流ミラー回路３６か
ら定電流が流し込まれる。電流ミラー回路３６はトラン
ジスタＱ２０，Ｑ２１およびＱ２２，抵抗Ｒ１０，Ｒ１
１およびＲ１２ならびにＩｂ／２の電流を流す定電流源
３８を含む。そして、トランジスタＱ１８およびＱ１９
のエミッタは共通接続され、電流Ｉｂを流す定電流源４
０が形成される。
ａと同様に構成されるので簡単に説明する。可変抵抗器
１２ｂは、トランジスタＱ１８およびＱ１９を含む差動
対３２，抵抗Ｒ８およびＲ９を含むインピーダンス分割
回路３４を含む。差動対３２には電流ミラー回路３６か
ら定電流が流し込まれる。電流ミラー回路３６はトラン
ジスタＱ２０，Ｑ２１およびＱ２２，抵抗Ｒ１０，Ｒ１
１およびＲ１２ならびにＩｂ／２の電流を流す定電流源
３８を含む。そして、トランジスタＱ１８およびＱ１９
のエミッタは共通接続され、電流Ｉｂを流す定電流源４
０が形成される。
【００３１】また、トランジスタＱ１９の出力は、トラ
ンジスタＱ２３および定電流源４２を含むフィードバッ
ク回路４４，インピーダンス分割回路３４を介してトラ
ンジスタＱ１９に帰還される。一方、トランジスタＱ１
８の出力は、トランジスタＱ２４および定電流源４６を
含むフィードバック回路４８によってトランジスタＱ１
８に帰還される。
ンジスタＱ２３および定電流源４２を含むフィードバッ
ク回路４４，インピーダンス分割回路３４を介してトラ
ンジスタＱ１９に帰還される。一方、トランジスタＱ１
８の出力は、トランジスタＱ２４および定電流源４６を
含むフィードバック回路４８によってトランジスタＱ１
８に帰還される。
【００３２】そして、トランジスタＱ１６のベースに入
力端子５０が接続され、トランジスタＱ２３のベースに
端子５２が接続され、トランジスタＱ１７およびＱ２４
のベースが接続される。このようにして形成される電流
制御型可変利得回路１０は、図３に示す等価回路のよう
に、入力端子５０から入力ｅｉを与え、接続点５４から
出力ｅｏを取り出し、端子５２に直流バイアスＶｏを与
える。直流バイアスＶｏは、交流的に接地される。
力端子５０が接続され、トランジスタＱ２３のベースに
端子５２が接続され、トランジスタＱ１７およびＱ２４
のベースが接続される。このようにして形成される電流
制御型可変利得回路１０は、図３に示す等価回路のよう
に、入力端子５０から入力ｅｉを与え、接続点５４から
出力ｅｏを取り出し、端子５２に直流バイアスＶｏを与
える。直流バイアスＶｏは、交流的に接地される。
【００３３】動作において、まず出力ｅｏの直流電位を
求める。可変利得回路１０は、上述のようにフィードバ
ック回路２４，２８，４４および４８を含み、帰還型に
構成されているので、差動対１４および３２のアンバラ
ンスにより帰還電流Ｉ１，Ｉ２，Ｉ３およびＩ４が流れ
る。帰還電流Ｉ１〜Ｉ４は、数１３および数１４によっ
て求められる。
求める。可変利得回路１０は、上述のようにフィードバ
ック回路２４，２８，４４および４８を含み、帰還型に
構成されているので、差動対１４および３２のアンバラ
ンスにより帰還電流Ｉ１，Ｉ２，Ｉ３およびＩ４が流れ
る。帰還電流Ｉ１〜Ｉ４は、数１３および数１４によっ
て求められる。
【００３４】
【数１３】
【００３５】
【数１４】
【００３６】ただし、ｒe3はトランジスタＱ１１および
Ｑ１２の微分抵抗であり、ｒe4はトランジスタＱ１８お
よびＱ１９の微分抵抗である。ここで、Ｉ２＝Ｉ３，Ｉ
１＝Ｉ４であり、かつＲ３＝Ｒ８，Ｒ４＝Ｒ９であるの
で、数１３と数１４とから数１５が得られる。
Ｑ１２の微分抵抗であり、ｒe4はトランジスタＱ１８お
よびＱ１９の微分抵抗である。ここで、Ｉ２＝Ｉ３，Ｉ
１＝Ｉ４であり、かつＲ３＝Ｒ８，Ｒ４＝Ｒ９であるの
で、数１３と数１４とから数１５が得られる。
【００３７】
【数１５】
【００３８】そして、入力ｅｉの直流電位を直流バイア
スＶｏと等しくなるようにｅｉ＝Ｖｏとすれば数１５か
ら数１６が得られる。
スＶｏと等しくなるようにｅｉ＝Ｖｏとすれば数１５か
ら数１６が得られる。
【００３９】
【数１６】
【００４０】したがって、出力ｅｏの直流電位は、電流
Ｉａ，Ｉｂの値に拘わらず一定となる。次に、電流制御
型可変利得回路１０の交流的な利得Ａを求める。ｅｉ−
ｅｏ間すなわち可変抵抗器１２ａ、およびｅｏ−Ｖｏ間
すなわち可変抵抗器１２ｂの抵抗分を、それぞれＲａお
よびＲｂとおくと、数１３および数１４によって数１７
および数１８が得られる。
Ｉａ，Ｉｂの値に拘わらず一定となる。次に、電流制御
型可変利得回路１０の交流的な利得Ａを求める。ｅｉ−
ｅｏ間すなわち可変抵抗器１２ａ、およびｅｏ−Ｖｏ間
すなわち可変抵抗器１２ｂの抵抗分を、それぞれＲａお
よびＲｂとおくと、数１３および数１４によって数１７
および数１８が得られる。
【００４１】
【数１７】
【００４２】
【数１８】
【００４３】さらに、Ｒ３＝Ｒ８，Ｒ４＝Ｒ９であり、
数１９および数２０を考慮すれば、数１７および数１８
は、それぞれ数２１および数２２となる。
数１９および数２０を考慮すれば、数１７および数１８
は、それぞれ数２１および数２２となる。
【００４４】
【数１９】
【００４５】
【数２０】
【００４６】
【数２１】
【００４７】
【数２２】
【００４８】すなわち、電流制御型可変利得回路１０は
図３に示す等価回路によって表される。また、電流制御
型可変利得回路１０の利得Ａは数２３によって定まり、
電流Ｉａ，Ｉｂの値によって変化する。
図３に示す等価回路によって表される。また、電流制御
型可変利得回路１０の利得Ａは数２３によって定まり、
電流Ｉａ，Ｉｂの値によって変化する。
【００４９】
【数２３】
【００５０】したがって、電流制御型可変利得回路１０
によって、電源電圧Ｖｃｃや温度によって出力ｅｏの直
流電位が変化しない回路が得られる。図２を参照して、
他の実施例の電流制御型可変利得回路１０は図１の電流
制御型可変利得回路１０を合理化して構成したものであ
る。すなわち、図２に示す電流制御型可変利得回路１０
は、差動対１４および３２ならびにインピーダンス分割
回路１６および３４を含む。差動対１４および３２はと
もに電流ミラー回路５６から定電流が流し込まれ、駆動
される。電流ミラー回路５６は、トランジスタＱ２５お
よびＱ２６ならびに抵抗Ｒ１３およびＲ１４を含む。ま
た、差動対１４のトランジスタＱ１２および差動対３２
のトランジスタＱ１８の出力は、ともにフィードバック
回路５８によって帰還される。すなわち、フィードバッ
ク回路５８はトランジスタＱ２７および定電流源６０を
含み、トランジスタＱ１２およびＱ１８のコレクタから
の出力がトランジスタＱ２７のベースに与えられ、トラ
ンジスタＱ２７のエミッタからの出力がトランジスタＱ
１２およびＱ１８のベースに帰還される。このように、
図２に示す電流制御型可変利得回路１０は、図１に示す
電流制御型可変利得回路１０の電流ミラー回路１８およ
び３６に代えて共通化した電流ミラー回路５６を用い、
フィードバック回路２８および４８に代えて共通化した
フィードバック回路５８を用い、さらにフィードバック
回路２４および４４を削除して構成される。また、入力
端子５０から入力ｅｉを与え、接続点６２から出力ｅｏ
を取り出し、端子５２に直流バイアスＶｏを与える。す
ると、図２に示す電流制御型可変利得回路１０も、図３
に示す等価回路のように可変抵抗器１２ａおよび１２ｂ
を直列接続した構成となる。
によって、電源電圧Ｖｃｃや温度によって出力ｅｏの直
流電位が変化しない回路が得られる。図２を参照して、
他の実施例の電流制御型可変利得回路１０は図１の電流
制御型可変利得回路１０を合理化して構成したものであ
る。すなわち、図２に示す電流制御型可変利得回路１０
は、差動対１４および３２ならびにインピーダンス分割
回路１６および３４を含む。差動対１４および３２はと
もに電流ミラー回路５６から定電流が流し込まれ、駆動
される。電流ミラー回路５６は、トランジスタＱ２５お
よびＱ２６ならびに抵抗Ｒ１３およびＲ１４を含む。ま
た、差動対１４のトランジスタＱ１２および差動対３２
のトランジスタＱ１８の出力は、ともにフィードバック
回路５８によって帰還される。すなわち、フィードバッ
ク回路５８はトランジスタＱ２７および定電流源６０を
含み、トランジスタＱ１２およびＱ１８のコレクタから
の出力がトランジスタＱ２７のベースに与えられ、トラ
ンジスタＱ２７のエミッタからの出力がトランジスタＱ
１２およびＱ１８のベースに帰還される。このように、
図２に示す電流制御型可変利得回路１０は、図１に示す
電流制御型可変利得回路１０の電流ミラー回路１８およ
び３６に代えて共通化した電流ミラー回路５６を用い、
フィードバック回路２８および４８に代えて共通化した
フィードバック回路５８を用い、さらにフィードバック
回路２４および４４を削除して構成される。また、入力
端子５０から入力ｅｉを与え、接続点６２から出力ｅｏ
を取り出し、端子５２に直流バイアスＶｏを与える。す
ると、図２に示す電流制御型可変利得回路１０も、図３
に示す等価回路のように可変抵抗器１２ａおよび１２ｂ
を直列接続した構成となる。
【００５１】動作において、まず出力ｅｏの直流電位を
求める。差動対１４のトランジスタＱ１１およびＱ１２
ならびに差動対３２のトランジスタＱ１８およびＱ１９
のそれぞれのコレクタ電流ＩC(Q11)，ＩC(Q12)，ＩC(Q1
8)およびＩC(Q19)は、数２４〜数２７のように表され
る。
求める。差動対１４のトランジスタＱ１１およびＱ１２
ならびに差動対３２のトランジスタＱ１８およびＱ１９
のそれぞれのコレクタ電流ＩC(Q11)，ＩC(Q12)，ＩC(Q1
8)およびＩC(Q19)は、数２４〜数２７のように表され
る。
【００５２】
【数２４】
【００５３】
【数２５】
【００５４】
【数２６】
【００５５】
【数２７】
【００５６】ただし、ＩａおよびＩｂは、それぞれ定電
流源２２および４０を流れる電流であり、ｒe3はトラン
ジスタＱ１１およびＱ１２，ｒe4はトランジスタＱ１８
およびＱ１９の微分抵抗である。ここで、数２８の関係
が成立するので、数２４〜数２７を数２８に代入し、さ
らに数２９を考慮して整理すると、数３０が得られる。
流源２２および４０を流れる電流であり、ｒe3はトラン
ジスタＱ１１およびＱ１２，ｒe4はトランジスタＱ１８
およびＱ１９の微分抵抗である。ここで、数２８の関係
が成立するので、数２４〜数２７を数２８に代入し、さ
らに数２９を考慮して整理すると、数３０が得られる。
【００５７】
【数２８】
【００５８】
【数２９】
【００５９】
【数３０】
【００６０】すなわち、入力ｅｉの直流電位を直流バイ
アスＶｏと等しくなるように、ｅｉ＝Ｖｏとすれば数３
１が得られ、電流ＩａおよびＩｂとは無関係に出力ｅｏ
の直流電位は一定となる。
アスＶｏと等しくなるように、ｅｉ＝Ｖｏとすれば数３
１が得られ、電流ＩａおよびＩｂとは無関係に出力ｅｏ
の直流電位は一定となる。
【００６１】
【数３１】
【００６２】次に、電流制御型可変増幅回路１０の交流
電位を求める。入力をｅｉ′，出力をｅｏ′とおくと、
差動対１４および３２のエミッタを流れる電流Ｉeaおよ
びＩebは、それぞれ数３２および数３３のようになる。
電位を求める。入力をｅｉ′，出力をｅｏ′とおくと、
差動対１４および３２のエミッタを流れる電流Ｉeaおよ
びＩebは、それぞれ数３２および数３３のようになる。
【００６３】
【数３２】
【００６４】
【数３３】
【００６５】したがって、ｅｉ′−ｅｏ′間すなわち可
変抵抗器１２ａ、およびｅｏ′−Ｖｏ間すなわち可変抵
抗器１２ｂの抵抗分を、それぞれＲａおよびＲｂとする
と、数３４および数３５が得られる。
変抵抗器１２ａ、およびｅｏ′−Ｖｏ間すなわち可変抵
抗器１２ｂの抵抗分を、それぞれＲａおよびＲｂとする
と、数３４および数３５が得られる。
【００６６】
【数３４】
【００６７】
【数３５】
【００６８】ここで、数３６および数３７の関係がある
ので、数２９，数３６および数３７を数３４および数３
５に代入すると、数３８および数３９が得られる。
ので、数２９，数３６および数３７を数３４および数３
５に代入すると、数３８および数３９が得られる。
【００６９】
【数３６】
【００７０】
【数３７】
【００７１】
【数３８】
【００７２】
【数３９】
【００７３】すなわち、図２に示す電流制御型可変利得
回路１０は、図１に示す電流制御型可変利得回路１０と
同様、図３の等価回路で表される。また図２に示す電流
制御型可変利得回路１０の利得Ａは数４０で求められ、
電流ＩａおよびＩｂによって変化することがわかる。
回路１０は、図１に示す電流制御型可変利得回路１０と
同様、図３の等価回路で表される。また図２に示す電流
制御型可変利得回路１０の利得Ａは数４０で求められ、
電流ＩａおよびＩｂによって変化することがわかる。
【００７４】
【数４０】
【００７５】したがって、電源電圧や温度によって出力
ｅｏの直流電位が変化しない回路が得られる。また、図
２に示す電流制御型可変利得回路１０では、図１に示す
電流制御型可変利得回路１０の素子を大幅に削除でき
る。また、利得Ａを変化させる際に、図１に示す電流制
御型可変利得回路１０の定電流源２０と２２や定電流源
３８と４０とのように電流比を１：２に保つ必要はな
く、自由に電流ＩａおよびＩｂを変化させることができ
る。
ｅｏの直流電位が変化しない回路が得られる。また、図
２に示す電流制御型可変利得回路１０では、図１に示す
電流制御型可変利得回路１０の素子を大幅に削除でき
る。また、利得Ａを変化させる際に、図１に示す電流制
御型可変利得回路１０の定電流源２０と２２や定電流源
３８と４０とのように電流比を１：２に保つ必要はな
く、自由に電流ＩａおよびＩｂを変化させることができ
る。
【図１】この発明の一実施例を示す回路図である。
【図２】この発明の他の実施例を示す回路図である。
【図３】図１および図２の実施例の等価回路図である。
【図４】従来技術を示す回路図である。
１０ …電流制御型可変利得回路 １２ａ，１２ｂ …可変抵抗器 １４，３２ …差動対 ２４，２８，４４，４８，５８ …フィードバック回路 １８，３６，５６ …電流ミラー回路 Ｑ１１〜Ｑ２７ …トランジスタ
【手続補正書】
【提出日】平成４年４月３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正内容】
【００７１】
【数３８】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正内容】
【００７２】
【数３９】
Claims (2)
- 【請求項１】第１の定電流源によって駆動される第１お
よび第２のトランジスタを含む第１の差動対、前記第１
のトランジスタの出力を前記第１のトランジスタに帰還
する第１のフィードバック回路、および前記第２のトラ
ンジスタの出力を前記第２のトランジスタに帰還する第
２のフィードバック回路を含む第１の可変抵抗器、およ
び第２の定電流源によって駆動される第３および第４の
トランジスタを含む第２の差動対、前記第３のトランジ
スタの出力を前記第３のトランジスタに帰還する第３の
フィードバック回路、および前記第４のトランジスタの
出力を前記第４のトランジスタに帰還する第４のフィー
ドバック回路を含み、かつ前記第１の可変抵抗器に直列
接続される第２の可変抵抗器を備える、電流制御型可変
利得回路。 - 【請求項２】共通の定電流源によって駆動されそれぞれ
第１，第２のトランジスタおよび第３，第４のトランジ
スタを含む第１および第２の差動対、および前記第２お
よび第３のトランジスタの出力をそれぞれ前記第２およ
び第３のトランジスタに帰還するフィードバック回路を
備える、電流制御型可変利得回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4043862A JPH05243877A (ja) | 1992-02-28 | 1992-02-28 | 電流制御型可変利得回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4043862A JPH05243877A (ja) | 1992-02-28 | 1992-02-28 | 電流制御型可変利得回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243877A true JPH05243877A (ja) | 1993-09-21 |
Family
ID=12675512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4043862A Pending JPH05243877A (ja) | 1992-02-28 | 1992-02-28 | 電流制御型可変利得回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243877A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998049770A1 (en) * | 1997-05-01 | 1998-11-05 | Raytheon Company | Differential pair gain control stage |
| KR20030057278A (ko) * | 2001-12-28 | 2003-07-04 | 미쓰비시덴키 가부시키가이샤 | 이득 제어 회로 |
| CN107800394A (zh) * | 2017-12-08 | 2018-03-13 | 成都前锋电子仪器有限责任公司 | 一种可变增益控制电路 |
-
1992
- 1992-02-28 JP JP4043862A patent/JPH05243877A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998049770A1 (en) * | 1997-05-01 | 1998-11-05 | Raytheon Company | Differential pair gain control stage |
| KR20030057278A (ko) * | 2001-12-28 | 2003-07-04 | 미쓰비시덴키 가부시키가이샤 | 이득 제어 회로 |
| CN107800394A (zh) * | 2017-12-08 | 2018-03-13 | 成都前锋电子仪器有限责任公司 | 一种可变增益控制电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04326408A (ja) | 基準電流発生回路 | |
| JPS62202606A (ja) | 相互コンダクタンス増幅回路 | |
| JPS6354006A (ja) | 電流ミラ−回路 | |
| JPH0681013U (ja) | 電流源回路 | |
| JPH0322723B2 (ja) | ||
| US4774478A (en) | Feedback amplifier compensation circuitry | |
| US6031414A (en) | Constant current circuit with small output current fluctuation | |
| JPH05243877A (ja) | 電流制御型可変利得回路 | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JP2946373B2 (ja) | 利得可変増幅器 | |
| JP4587540B2 (ja) | 定電流回路 | |
| US4524292A (en) | Analog arithmetic operation circuit | |
| JP3016317B2 (ja) | 可変利得増幅器 | |
| JPH10163770A (ja) | 直流制御差動ベース電圧発生回路 | |
| JP2621994B2 (ja) | 電圧制御可変利得増幅器 | |
| JPH05275942A (ja) | 差動増幅回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JPH09121143A (ja) | 温度補償形可変周波発振器 | |
| JP2935781B2 (ja) | 等価フローティング抵抗回路 | |
| JP2001509992A (ja) | 低電力高線形性対数線形制御の方法および装置 | |
| JP2694945B2 (ja) | 電流量制御回路 | |
| JPH0652855B2 (ja) | 可変インピ−ダンス回路 | |
| JPH0151207B2 (ja) | ||
| JP2567869B2 (ja) | 電圧／電流変換回路 | |
| JPH0537296A (ja) | 半導体インダクタンス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990420 |