JP2004159224A - ２バンド発振器 - Google Patents
２バンド発振器 Download PDFInfo
- Publication number
- JP2004159224A JP2004159224A JP2002324819A JP2002324819A JP2004159224A JP 2004159224 A JP2004159224 A JP 2004159224A JP 2002324819 A JP2002324819 A JP 2002324819A JP 2002324819 A JP2002324819 A JP 2002324819A JP 2004159224 A JP2004159224 A JP 2004159224A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- transistor
- circuit
- oscillation circuit
- buffer amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【課題】発振器自体に消費電流をカットできる機能を持たせて、使用されるセット製品の小型化とコスト低減を図る。
【解決手段】第一の周波数帯で発振する第一の発振回路１と、第二の周波数帯で発振する第二の発振回路２と、第一の周波数帯の発振信号又は第二の周波数帯の発振信号のいずれか一方を増幅するバッファアンプ４とを備え、第一の発振回路１と第二の発振回路２とバッファアンプ４とに通流する駆動電流を外部から入力される切替信号によって内部で同時に遮断できるように構成した。
【選択図】 図１
【解決手段】第一の周波数帯で発振する第一の発振回路１と、第二の周波数帯で発振する第二の発振回路２と、第一の周波数帯の発振信号又は第二の周波数帯の発振信号のいずれか一方を増幅するバッファアンプ４とを備え、第一の発振回路１と第二の発振回路２とバッファアンプ４とに通流する駆動電流を外部から入力される切替信号によって内部で同時に遮断できるように構成した。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、二つの周波数帯で発振するように構成され、携帯電話機等に使用される２バンド発振器に関する。
【０００２】
【従来の技術】
図３に従来の２バンド発振器を示す。第一の発振回路部４１はベースが高周波的に接地された第一の発振トランジスタ４１ａと、第一の共振回路４１ｂとを有し、第一の共振回路４１ｂは一端がコレクタに結合され、他端が接地される。また、第一の発振トランジスタ４１ａのベースには端子４２からバイアス電圧が印加され、エミッタは直流的に接地される。
【０００３】
一方、第二の発振回路部４３もベースが高周波的に接地された第二の発振トランジスタ４３ａと、第二の共振回路４３ｂとを有し、第二の共振回路４３ｂは一端がコレクタに結合され、他端が接地される。第二の発振トランジスタ４３ａのベースにも端子４４からバイアス電圧が印加され、エミッタは直流的に接地される。
第一の共振回路４１ｂ、第二の共振回路４３ｂはそれぞれ内部にバラクタダイオード（図示せず）を有し、これらバラクタダイオードには発振周波数を設定するための同調電圧が端子４５から印加される。
【０００４】
バッファアンプ部４６は増幅トランジスタ４６ａを有し、増幅トランジスタ４６ａのコレクタには端子４７から電源電圧が供給される。エミッタは高周波的に接地されると共に第一の発振トランジスタ４１ａのコレクタと第二の発振トランジスタ４３ａのコレクタとに直流的に接続される。よって、第一の発振トランジスタ４１ａと第二の発振トランジスタ４３ａとには増幅トランジスタ４６ａのエミッタから電源が供給される。そして、増幅トランジスタ４６ａのベースは第一の発振トランジスタ４１ａのエミッタと第二の発振トランジスタ４３ａのエミッタに結合される。
【０００５】
以上の構成において、端子４２と端子４４とにはいずれか一方にバイアス電圧が印加される。よって、端子４２に印加されたときは、第一の発振回路部４１が発振動作をして発振信号が第一の発振トランジスタ４１ａのエミッタから増幅トランジスタ４６ａのベースに入力される。また、端子４４に印加されたときは、第二の発振回路部４３が発振動作をして発振信号が第二の発振トランジスタ４３ａのエミッタから増幅トランジスタ４６ａのベースに入力される（例えば、特許文献１参照。）。
【０００６】
【特許文献１】
特開平９−２９４０１８号公報（図１）
【０００７】
【発明が解決しようとする課題】
以上のような２バンド発振器を使用する携帯電話機等はいずれの発振回路部も発振停止されるパワーセブモードに切り替えられる場合がある。このようなモードでは外部に設けたスイッチ回路等によって端子４７に印加されている電源電圧を遮断するようにしている。
【０００８】
一方で、携帯電話機等のセット製品はＩＣ（集積回路）化が進んでいるが、上記のような電源の開閉に耐え得るするスイッチ回路をＩＣ内に構成することは困難である。また、専用のスイッチ回路を設けてセット製品内に組み込むことは単に余分な部品の追加以上に小型化の観点から不利となると共に、コスト高になる欠点がある。
そこで、本発明は発振器自体に消費電流をカットできる機能を持たせて、使用されるセット製品の小型化とコスト低減を図る。
【０００９】
【課題を解決するための手段】
この課題のため、本発明は、第一の周波数帯で発振する第一の発振回路と、第二の周波数帯で発振する第二の発振回路と、前記第一の周波数帯の発振信号又は前記第二の周波数帯の発振信号のいずれか一方を増幅するバッファアンプとを備え、前記第一の発振回路と前記第二の発振回路と前記バッファアンプとに通流する駆動電流を外部から入力される切替信号によって内部で同時に遮断できるように構成した。
【００１０】
また、前記バッファアンプには前記切替信号によってオン／オフする第一のスイッチ手段を介して電源電圧を供給し、前記第一の発振回路と前記第二の発振回路とには前記バッファアンプを介して前記駆動電流を供給した。
【００１１】
また、前記バッファアンプに電源電圧を供給し、前記第一の発振回路と前記第二の発振回路とには前記バッファアンプを介して前記駆動電流を供給し、前記第一の発振回路に通流する前記駆動電流と前記第二の発振回路に通流する前記駆動電流とを同時に遮断できるようにした。
【００１２】
また、前記第一の発振回路は第一の発振トランジスタを有し、前記第二の発振回路は第二の発振トランジスタを有し、前記第一の発振トランジスタのベースには第二のスイッチ手段を介してバイアス電圧を供給し、前記第二の発振トランジスタのベースには第三のスイッチ手段を介してバイアス電圧を供給し、前記第二のスイッチ手段と前記第三のスイッチ手段とを前記切替信号によって同時にオフとした。
【００１３】
【発明の実施の形態】
図１及び図２は本発明の２バンド発振器の構成を示す。図１は第一の実施の形態を示し、第一の発振回路１は第一の発振トランジスタ１ａと第一の共振回路１ｂとを有して第一の周波数帯で発振する。第一の発振トランジスタ１ａのコレクタは高周波的に接地され、エミッタは抵抗を介して接地される。第一の共振回路１ｂは一端が第一の発振トランジスタ１ａのベースに結合され、他端は接地される。第一の共振回路１ｂ内にはバラクタダイオードＤ１が設けられ、同調電圧端子３からバラクタダイオードＤ１に印加される同調電圧によって発振周波数が設定される。よって、第一の発振回路１は電圧制御発振回路を構成する。
【００１４】
第二の発振回路２は第二の発振トランジスタ２ａと第一の共振回路２ｂとを有して第二の周波数帯で発振する。第二の発振トランジスタ２ａのコレクタは高周波的に接地され、エミッタは抵抗を介して接地される。第二の共振回路２ｂは一端が第二の発振トランジスタ２ａのベースに結合され、他端は接地される。第二の共振回路２ｂ内にはバラクタダイオードＤ２が設けられ、同調電圧端子３からバラクタダイオードＤ２に印加される同調電圧によって発振周波数が設定される。よって、第二の発振回路２も電圧制御発振回路を構成する。
【００１５】
バッファアンプ４の増幅トランジスタ４ａはエミッタが高周波的に接地されると共に第一の発振トランジスタ１ａのコレクタと第二の発振トランジスタのコレクタに接続される。また、増幅トランジスタ４ａのベースは第一の発振トランジスタ１ａのベースと第二の発振トランジスタ２ｂのベースとに結合される。さらに、増幅トランジスタ４ａのコレクタには電源端子５に印加された電源電圧が第一のスイッチ手段６を介して供給される。第一のスイッチ手段６はＰＮＰトランジスタからなり、そのコレクタと増幅トランジスタ４ａのコレクタとの間にはチョークインダクタ４ｂが介挿される。よって、第一の発振回路１と第二の発振回路２とにはバッファアンプ４を介して駆動電流が流れる。また、第一のスイッチ手段６は第一の切替端子７に入力される第一の切替信号によってオン／オフされる。
【００１６】
第一のスイッチ手段６とチョークインダクタ４ｂとの接続点と第一の発振トランジスタ１ａのベースとの間にはＰＮＰトランジスタからなる第二のスイッチ手段８と抵抗９との直列回路が接続される。第二のスイッチ手段８は第二の切替端子１０に入力される第二の切替信号によってオン／オフし、オンのときに第一の発振トランジスタ１ａのベースにバイアス電圧が印加される。
【００１７】
また、第一のスイッチ手段６とチョークインダクタ４ｂとの接続点と第二の発振トランジスタ２ａのベースとの間には第三のスイッチ手段１１と抵抗１２との直列回路が接続される。第三のスイッチ手段８はＰＮＰトランジスタからなり、そのベースが第二のスイッチ手段と抵抗９との接続点に接続される。よって第三のスイッチ手段１１も第二の切替端子１０に入力される第二の切替信号によってオン／オフし、オンのときに第二の発振トランジスタ２ａのベースにバイアス電圧が印加される。但し、第二のスイッチ手段８と第三のスイッチ手段１１とは相互のオン／オフが逆転する。
【００１８】
以上の構成において、第一の切替端子７に入力される第一の切替信号によって第一のスイッチ手段６をオンにした場合は、増幅トランジスタ４ａに電源電圧が給電され、そのうえで、第二の切替端子１０に入力された第二の切替信号によって第二のスイッチ手段８がオンになれば第一の発振トランジスタ１ａはベースにバイアス電圧が印加されてコレクタ・エミッタ間に駆動電流が流れ、第一の発振回路１は発振動作をする。反対に、第二の発振回路２は第二の発振トランジスタ２ａに駆動電流が流れないので発振動作は停止する。反対に、第二のスイッチ手段８がオフになれば第一の発振回路１は発振動作は停止し、第二の発振回路２が発振動作をする。つまり、第二の切替信号によっていずれか一方の発振回路が発振動作をする。いずれの発振信号も増幅トランジスタ４ａのベースに入力されて増幅された発振信号はコレクタから出力端子１３に出力される。
【００１９】
一方、第一の切替信号によって増幅トランジスタ４ａへの給電が遮断されれば、第二の切替信号の如何に関わらず第一の発振トランジスタ１ａおよび第二の発振トランジスタ２ａには駆動電流が流れないので、電流消費が無くなる。
【００２０】
図２は第二の実施の形態を示し、第一の発振回路１は第一の発振トランジスタ１ａと第一の共振回路１ｂとを有して第一の周波数帯で発振する。第一の発振トランジスタ１ａのコレクタは高周波的に接地され、エミッタは抵抗を介して接地される。第一の共振回路１ｂは一端が第一の発振トランジスタ１ａのベースに結合され、他端は接地される。第一の共振回路１ｂ内にはバラクタダイオードＤ１が設けられ、同調電圧端子３からバラクタダイオードＤ１に印加される同調電圧によって発振周波数が設定される。よって、第一の発振回路１は電圧制御発振回路を構成する。
【００２１】
第二の発振回路２は第二の発振トランジスタ２ａと第一の共振回路２ｂとを有して第二の周波数帯で発振する。第二の発振トランジスタ２ａのコレクタは高周波的に接地され、エミッタは抵抗を介して接地される。第二の共振回路２ｂは一端が第二の発振トランジスタ２ａのベースに結合され、他端は接地される。第二の共振回路２ｂ内にはバラクタダイオードＤ２が設けられ、同調電圧端子３からバラクタダイオードＤ２に印加される同調電圧によって発振周波数が設定される。よって、第二の発振回路２も電圧制御発振回路を構成する。
【００２２】
バッファアンプ４の増幅トランジスタ４ａはエミッタが高周波的に接地されると共に第一の発振トランジスタ１ａのコレクタと第二の発振トランジスタのコレクタに接続される。また、増幅トランジスタ４ａのベースは第一の発振トランジスタ１ａのベースと第二の発振トランジスタ２ｂのベースとに結合される。さらに、増幅トランジスタ４ａのコレクタには電源端子５に印加された電源電圧がチョークインダクタ４ｂを介して供給される。電源端子５とベースとの間にはバイアス抵抗１４が接続される。よって、第一の発振回路１と第二の発振回路２とにはバッファアンプ４を介して駆動電流が流れる。
【００２３】
増幅トランジスタ４ａのベースと第一の発振トランジスタ１ａのベースとの間にはＰＮＰトランジスタからなる第二のスイッチ手段８と抵抗９との直列回路が接続される。第二のスイッチ手段８は第二の切替端子１０に入力される第二の切替信号によってオン／オフし、オンのときに第一の発振トランジスタ１ａのベースにバイアス電圧が印加される。
【００２４】
また、増幅トランジスタ４ａのベースと第二の発振トランジスタ２ａのベースとの間には第三のスイッチ手段１１と抵抗１２との直列回路が接続される。第三のスイッチ手段８はＰＮＰトランジスタからなり、そのベースが第三の切替端子１５に接続される。よって第三のスイッチ手段１１は第三の切替端子１５に入力される第三の切替信号によってオン／オフし、オンのときに第二の発振トランジスタ２ａのベースにバイアス電圧が印加される。
但し、第二の切替信号と第三の切替信号とによって第二のスイッチ手段８と第三のスイッチ手段１１とは同時にオンとならないように制御される。従って、第一の発振トランジスタ１ａと第二の発振トランジスタ２ａとには同時にバイアス電圧が印加されない。
【００２５】
以上の構成において、第二の切替端子１０に入力された第二の切替信号によって第一の切替手段８がオンになれば第一の発振トランジスタ１ａはベースにバイアス電圧が印加されてコレクタ・エミッタ間に駆動電流が流れ、第一の発振回路１は発振動作をする。この時は、第三の切替端子１５に入力される第三の切替信号によって第三のスイッチ手段１１がオフとなるので、第二の発振トランジスタ２ａにバイアス電圧が印加されない。よって駆動電流が流れず第二の発振回路２は発振動作を停止する。反対に、第一の切替手段８がオフになれば第一の発振回路１は発振動作は停止し、第二の発振回路２が発振動作をする。つまり、第二の切替信号によっていずれか一方の発振回路が発振動作をする。
【００２６】
一方、第二の切替端子１０に入力される第二の切替信号によって第一のスイッチ手段８がオフとなり、同時に第三の切替端子１５に入力された第三の切替信号によって第二のスイッチ手段もオフとなれば発振トランジスタ１ａおよび第二の発振トランジスタ２ａには駆動電流が流れないので、電流消費が無くなる。
【００２７】
図２の構成では、第二のスイッチ手段８と第三のスイッチ手段１１との二つによって駆動電流の遮断が可能であり、回路が簡素化できる。またバイアス電圧の遮断だけで駆動電流を遮断できるのでそれらを構成するＰＮＰトランジスタも小電力用のものが使用できる。
【００２８】
【発明の効果】
以上説明したように、第一の発振回路と第二の発振回路とバッファアンプとに通流する駆動電流を外部から入力される切替信号によって内部で同時に遮断できるように構成したので、発振器自体でパワーセーブが可能となり、此を使用するセット製品の構成を簡素化して小型化と低コスト化が図れる。
【００２９】
また、バッファアンプには切替信号によってオン／オフする第一のスイッチ手段を介して電源電圧を供給し、第一の発振回路と第二の発振回路とにはバッファアンプを介して駆動電流を供給したので、第一のスイッチ手段によってバッファアンプのみならず二つの発振回路の駆動電流も遮断できる。
【００３０】
また、バッファアンプに電源電圧を供給し、第一の発振回路と第二の発振回路とにはバッファアンプを介して駆動電流を供給し、第一の発振回路に通流する駆動電流と第二の発振回路に通流する駆動電流とを同時に遮断できるようにしたので、二つの発振回路のみならずバッファアンプの駆動電流も遮断できる。
【００３１】
また、第一の発振回路は第一の発振トランジスタを有し、第二の発振回路は第二の発振トランジスタを有し、第一の発振トランジスタのベースには第二のスイッチ手段を介してバイアス電圧を供給し、第二の発振トランジスタのベースには第三のスイッチ手段を介してバイアス電圧を供給し、第二のスイッチ手段と第三のスイッチ手段とを切替信号によって同時にオフとしたので、二つのスイッチ手段によってそれぞれ発振回路を発振動作を切り替える以外に、発振動作を停止して全ての駆動電流を遮断できる。
【図面の簡単な説明】
【図１】本発明の２バンド発振器の構成を示す回路図である。
【図２】本発明の２バンド発振器の他の構成を示す回路図である。
【図３】従来の２バンド発振器の構成を示す回路図である。
【符号の説明】
１ 第一の発振回路
１ａ 第一の発振トランジスタ
１ｂ 第一の共振回路
２ 第二の発振回路
２ａ 第二の発振トランジスタ
２ｂ 第二の共振回路
３ 同調電圧端子
４ バッファアンプ
４ａ 増幅トランジスタ
４ｂ チョークインダクタ
５ 電源端子
６ 第一のスイッチ手段
７ 第一の切替端子
８ 第二のスイッチ手段
９ 抵抗
１０ 第二の切替端子
１１ 第三のスイッチ手段
１２ 抵抗
１３ 出力端子
１４ 抵抗
１５ 第三の切替端子
【発明の属する技術分野】
本発明は、二つの周波数帯で発振するように構成され、携帯電話機等に使用される２バンド発振器に関する。
【０００２】
【従来の技術】
図３に従来の２バンド発振器を示す。第一の発振回路部４１はベースが高周波的に接地された第一の発振トランジスタ４１ａと、第一の共振回路４１ｂとを有し、第一の共振回路４１ｂは一端がコレクタに結合され、他端が接地される。また、第一の発振トランジスタ４１ａのベースには端子４２からバイアス電圧が印加され、エミッタは直流的に接地される。
【０００３】
一方、第二の発振回路部４３もベースが高周波的に接地された第二の発振トランジスタ４３ａと、第二の共振回路４３ｂとを有し、第二の共振回路４３ｂは一端がコレクタに結合され、他端が接地される。第二の発振トランジスタ４３ａのベースにも端子４４からバイアス電圧が印加され、エミッタは直流的に接地される。
第一の共振回路４１ｂ、第二の共振回路４３ｂはそれぞれ内部にバラクタダイオード（図示せず）を有し、これらバラクタダイオードには発振周波数を設定するための同調電圧が端子４５から印加される。
【０００４】
バッファアンプ部４６は増幅トランジスタ４６ａを有し、増幅トランジスタ４６ａのコレクタには端子４７から電源電圧が供給される。エミッタは高周波的に接地されると共に第一の発振トランジスタ４１ａのコレクタと第二の発振トランジスタ４３ａのコレクタとに直流的に接続される。よって、第一の発振トランジスタ４１ａと第二の発振トランジスタ４３ａとには増幅トランジスタ４６ａのエミッタから電源が供給される。そして、増幅トランジスタ４６ａのベースは第一の発振トランジスタ４１ａのエミッタと第二の発振トランジスタ４３ａのエミッタに結合される。
【０００５】
以上の構成において、端子４２と端子４４とにはいずれか一方にバイアス電圧が印加される。よって、端子４２に印加されたときは、第一の発振回路部４１が発振動作をして発振信号が第一の発振トランジスタ４１ａのエミッタから増幅トランジスタ４６ａのベースに入力される。また、端子４４に印加されたときは、第二の発振回路部４３が発振動作をして発振信号が第二の発振トランジスタ４３ａのエミッタから増幅トランジスタ４６ａのベースに入力される（例えば、特許文献１参照。）。
【０００６】
【特許文献１】
特開平９−２９４０１８号公報（図１）
【０００７】
【発明が解決しようとする課題】
以上のような２バンド発振器を使用する携帯電話機等はいずれの発振回路部も発振停止されるパワーセブモードに切り替えられる場合がある。このようなモードでは外部に設けたスイッチ回路等によって端子４７に印加されている電源電圧を遮断するようにしている。
【０００８】
一方で、携帯電話機等のセット製品はＩＣ（集積回路）化が進んでいるが、上記のような電源の開閉に耐え得るするスイッチ回路をＩＣ内に構成することは困難である。また、専用のスイッチ回路を設けてセット製品内に組み込むことは単に余分な部品の追加以上に小型化の観点から不利となると共に、コスト高になる欠点がある。
そこで、本発明は発振器自体に消費電流をカットできる機能を持たせて、使用されるセット製品の小型化とコスト低減を図る。
【０００９】
【課題を解決するための手段】
この課題のため、本発明は、第一の周波数帯で発振する第一の発振回路と、第二の周波数帯で発振する第二の発振回路と、前記第一の周波数帯の発振信号又は前記第二の周波数帯の発振信号のいずれか一方を増幅するバッファアンプとを備え、前記第一の発振回路と前記第二の発振回路と前記バッファアンプとに通流する駆動電流を外部から入力される切替信号によって内部で同時に遮断できるように構成した。
【００１０】
また、前記バッファアンプには前記切替信号によってオン／オフする第一のスイッチ手段を介して電源電圧を供給し、前記第一の発振回路と前記第二の発振回路とには前記バッファアンプを介して前記駆動電流を供給した。
【００１１】
また、前記バッファアンプに電源電圧を供給し、前記第一の発振回路と前記第二の発振回路とには前記バッファアンプを介して前記駆動電流を供給し、前記第一の発振回路に通流する前記駆動電流と前記第二の発振回路に通流する前記駆動電流とを同時に遮断できるようにした。
【００１２】
また、前記第一の発振回路は第一の発振トランジスタを有し、前記第二の発振回路は第二の発振トランジスタを有し、前記第一の発振トランジスタのベースには第二のスイッチ手段を介してバイアス電圧を供給し、前記第二の発振トランジスタのベースには第三のスイッチ手段を介してバイアス電圧を供給し、前記第二のスイッチ手段と前記第三のスイッチ手段とを前記切替信号によって同時にオフとした。
【００１３】
【発明の実施の形態】
図１及び図２は本発明の２バンド発振器の構成を示す。図１は第一の実施の形態を示し、第一の発振回路１は第一の発振トランジスタ１ａと第一の共振回路１ｂとを有して第一の周波数帯で発振する。第一の発振トランジスタ１ａのコレクタは高周波的に接地され、エミッタは抵抗を介して接地される。第一の共振回路１ｂは一端が第一の発振トランジスタ１ａのベースに結合され、他端は接地される。第一の共振回路１ｂ内にはバラクタダイオードＤ１が設けられ、同調電圧端子３からバラクタダイオードＤ１に印加される同調電圧によって発振周波数が設定される。よって、第一の発振回路１は電圧制御発振回路を構成する。
【００１４】
第二の発振回路２は第二の発振トランジスタ２ａと第一の共振回路２ｂとを有して第二の周波数帯で発振する。第二の発振トランジスタ２ａのコレクタは高周波的に接地され、エミッタは抵抗を介して接地される。第二の共振回路２ｂは一端が第二の発振トランジスタ２ａのベースに結合され、他端は接地される。第二の共振回路２ｂ内にはバラクタダイオードＤ２が設けられ、同調電圧端子３からバラクタダイオードＤ２に印加される同調電圧によって発振周波数が設定される。よって、第二の発振回路２も電圧制御発振回路を構成する。
【００１５】
バッファアンプ４の増幅トランジスタ４ａはエミッタが高周波的に接地されると共に第一の発振トランジスタ１ａのコレクタと第二の発振トランジスタのコレクタに接続される。また、増幅トランジスタ４ａのベースは第一の発振トランジスタ１ａのベースと第二の発振トランジスタ２ｂのベースとに結合される。さらに、増幅トランジスタ４ａのコレクタには電源端子５に印加された電源電圧が第一のスイッチ手段６を介して供給される。第一のスイッチ手段６はＰＮＰトランジスタからなり、そのコレクタと増幅トランジスタ４ａのコレクタとの間にはチョークインダクタ４ｂが介挿される。よって、第一の発振回路１と第二の発振回路２とにはバッファアンプ４を介して駆動電流が流れる。また、第一のスイッチ手段６は第一の切替端子７に入力される第一の切替信号によってオン／オフされる。
【００１６】
第一のスイッチ手段６とチョークインダクタ４ｂとの接続点と第一の発振トランジスタ１ａのベースとの間にはＰＮＰトランジスタからなる第二のスイッチ手段８と抵抗９との直列回路が接続される。第二のスイッチ手段８は第二の切替端子１０に入力される第二の切替信号によってオン／オフし、オンのときに第一の発振トランジスタ１ａのベースにバイアス電圧が印加される。
【００１７】
また、第一のスイッチ手段６とチョークインダクタ４ｂとの接続点と第二の発振トランジスタ２ａのベースとの間には第三のスイッチ手段１１と抵抗１２との直列回路が接続される。第三のスイッチ手段８はＰＮＰトランジスタからなり、そのベースが第二のスイッチ手段と抵抗９との接続点に接続される。よって第三のスイッチ手段１１も第二の切替端子１０に入力される第二の切替信号によってオン／オフし、オンのときに第二の発振トランジスタ２ａのベースにバイアス電圧が印加される。但し、第二のスイッチ手段８と第三のスイッチ手段１１とは相互のオン／オフが逆転する。
【００１８】
以上の構成において、第一の切替端子７に入力される第一の切替信号によって第一のスイッチ手段６をオンにした場合は、増幅トランジスタ４ａに電源電圧が給電され、そのうえで、第二の切替端子１０に入力された第二の切替信号によって第二のスイッチ手段８がオンになれば第一の発振トランジスタ１ａはベースにバイアス電圧が印加されてコレクタ・エミッタ間に駆動電流が流れ、第一の発振回路１は発振動作をする。反対に、第二の発振回路２は第二の発振トランジスタ２ａに駆動電流が流れないので発振動作は停止する。反対に、第二のスイッチ手段８がオフになれば第一の発振回路１は発振動作は停止し、第二の発振回路２が発振動作をする。つまり、第二の切替信号によっていずれか一方の発振回路が発振動作をする。いずれの発振信号も増幅トランジスタ４ａのベースに入力されて増幅された発振信号はコレクタから出力端子１３に出力される。
【００１９】
一方、第一の切替信号によって増幅トランジスタ４ａへの給電が遮断されれば、第二の切替信号の如何に関わらず第一の発振トランジスタ１ａおよび第二の発振トランジスタ２ａには駆動電流が流れないので、電流消費が無くなる。
【００２０】
図２は第二の実施の形態を示し、第一の発振回路１は第一の発振トランジスタ１ａと第一の共振回路１ｂとを有して第一の周波数帯で発振する。第一の発振トランジスタ１ａのコレクタは高周波的に接地され、エミッタは抵抗を介して接地される。第一の共振回路１ｂは一端が第一の発振トランジスタ１ａのベースに結合され、他端は接地される。第一の共振回路１ｂ内にはバラクタダイオードＤ１が設けられ、同調電圧端子３からバラクタダイオードＤ１に印加される同調電圧によって発振周波数が設定される。よって、第一の発振回路１は電圧制御発振回路を構成する。
【００２１】
第二の発振回路２は第二の発振トランジスタ２ａと第一の共振回路２ｂとを有して第二の周波数帯で発振する。第二の発振トランジスタ２ａのコレクタは高周波的に接地され、エミッタは抵抗を介して接地される。第二の共振回路２ｂは一端が第二の発振トランジスタ２ａのベースに結合され、他端は接地される。第二の共振回路２ｂ内にはバラクタダイオードＤ２が設けられ、同調電圧端子３からバラクタダイオードＤ２に印加される同調電圧によって発振周波数が設定される。よって、第二の発振回路２も電圧制御発振回路を構成する。
【００２２】
バッファアンプ４の増幅トランジスタ４ａはエミッタが高周波的に接地されると共に第一の発振トランジスタ１ａのコレクタと第二の発振トランジスタのコレクタに接続される。また、増幅トランジスタ４ａのベースは第一の発振トランジスタ１ａのベースと第二の発振トランジスタ２ｂのベースとに結合される。さらに、増幅トランジスタ４ａのコレクタには電源端子５に印加された電源電圧がチョークインダクタ４ｂを介して供給される。電源端子５とベースとの間にはバイアス抵抗１４が接続される。よって、第一の発振回路１と第二の発振回路２とにはバッファアンプ４を介して駆動電流が流れる。
【００２３】
増幅トランジスタ４ａのベースと第一の発振トランジスタ１ａのベースとの間にはＰＮＰトランジスタからなる第二のスイッチ手段８と抵抗９との直列回路が接続される。第二のスイッチ手段８は第二の切替端子１０に入力される第二の切替信号によってオン／オフし、オンのときに第一の発振トランジスタ１ａのベースにバイアス電圧が印加される。
【００２４】
また、増幅トランジスタ４ａのベースと第二の発振トランジスタ２ａのベースとの間には第三のスイッチ手段１１と抵抗１２との直列回路が接続される。第三のスイッチ手段８はＰＮＰトランジスタからなり、そのベースが第三の切替端子１５に接続される。よって第三のスイッチ手段１１は第三の切替端子１５に入力される第三の切替信号によってオン／オフし、オンのときに第二の発振トランジスタ２ａのベースにバイアス電圧が印加される。
但し、第二の切替信号と第三の切替信号とによって第二のスイッチ手段８と第三のスイッチ手段１１とは同時にオンとならないように制御される。従って、第一の発振トランジスタ１ａと第二の発振トランジスタ２ａとには同時にバイアス電圧が印加されない。
【００２５】
以上の構成において、第二の切替端子１０に入力された第二の切替信号によって第一の切替手段８がオンになれば第一の発振トランジスタ１ａはベースにバイアス電圧が印加されてコレクタ・エミッタ間に駆動電流が流れ、第一の発振回路１は発振動作をする。この時は、第三の切替端子１５に入力される第三の切替信号によって第三のスイッチ手段１１がオフとなるので、第二の発振トランジスタ２ａにバイアス電圧が印加されない。よって駆動電流が流れず第二の発振回路２は発振動作を停止する。反対に、第一の切替手段８がオフになれば第一の発振回路１は発振動作は停止し、第二の発振回路２が発振動作をする。つまり、第二の切替信号によっていずれか一方の発振回路が発振動作をする。
【００２６】
一方、第二の切替端子１０に入力される第二の切替信号によって第一のスイッチ手段８がオフとなり、同時に第三の切替端子１５に入力された第三の切替信号によって第二のスイッチ手段もオフとなれば発振トランジスタ１ａおよび第二の発振トランジスタ２ａには駆動電流が流れないので、電流消費が無くなる。
【００２７】
図２の構成では、第二のスイッチ手段８と第三のスイッチ手段１１との二つによって駆動電流の遮断が可能であり、回路が簡素化できる。またバイアス電圧の遮断だけで駆動電流を遮断できるのでそれらを構成するＰＮＰトランジスタも小電力用のものが使用できる。
【００２８】
【発明の効果】
以上説明したように、第一の発振回路と第二の発振回路とバッファアンプとに通流する駆動電流を外部から入力される切替信号によって内部で同時に遮断できるように構成したので、発振器自体でパワーセーブが可能となり、此を使用するセット製品の構成を簡素化して小型化と低コスト化が図れる。
【００２９】
また、バッファアンプには切替信号によってオン／オフする第一のスイッチ手段を介して電源電圧を供給し、第一の発振回路と第二の発振回路とにはバッファアンプを介して駆動電流を供給したので、第一のスイッチ手段によってバッファアンプのみならず二つの発振回路の駆動電流も遮断できる。
【００３０】
また、バッファアンプに電源電圧を供給し、第一の発振回路と第二の発振回路とにはバッファアンプを介して駆動電流を供給し、第一の発振回路に通流する駆動電流と第二の発振回路に通流する駆動電流とを同時に遮断できるようにしたので、二つの発振回路のみならずバッファアンプの駆動電流も遮断できる。
【００３１】
また、第一の発振回路は第一の発振トランジスタを有し、第二の発振回路は第二の発振トランジスタを有し、第一の発振トランジスタのベースには第二のスイッチ手段を介してバイアス電圧を供給し、第二の発振トランジスタのベースには第三のスイッチ手段を介してバイアス電圧を供給し、第二のスイッチ手段と第三のスイッチ手段とを切替信号によって同時にオフとしたので、二つのスイッチ手段によってそれぞれ発振回路を発振動作を切り替える以外に、発振動作を停止して全ての駆動電流を遮断できる。
【図面の簡単な説明】
【図１】本発明の２バンド発振器の構成を示す回路図である。
【図２】本発明の２バンド発振器の他の構成を示す回路図である。
【図３】従来の２バンド発振器の構成を示す回路図である。
【符号の説明】
１ 第一の発振回路
１ａ 第一の発振トランジスタ
１ｂ 第一の共振回路
２ 第二の発振回路
２ａ 第二の発振トランジスタ
２ｂ 第二の共振回路
３ 同調電圧端子
４ バッファアンプ
４ａ 増幅トランジスタ
４ｂ チョークインダクタ
５ 電源端子
６ 第一のスイッチ手段
７ 第一の切替端子
８ 第二のスイッチ手段
９ 抵抗
１０ 第二の切替端子
１１ 第三のスイッチ手段
１２ 抵抗
１３ 出力端子
１４ 抵抗
１５ 第三の切替端子
Claims (4)
- 第一の周波数帯で発振する第一の発振回路と、第二の周波数帯で発振する第二の発振回路と、前記第一の周波数帯の発振信号又は前記第二の周波数帯の発振信号のいずれか一方を増幅するバッファアンプとを備え、前記第一の発振回路と前記第二の発振回路と前記バッファアンプとに通流する駆動電流を外部から入力される切替信号によって内部で同時に遮断できるように構成したことを特徴とする２バンド発振器。
- 前記バッファアンプには前記切替信号によってオン／オフする第一のスイッチ手段を介して電源電圧を供給し、前記第一の発振回路と前記第二の発振回路とには前記バッファアンプを介して前記駆動電流を供給したことを特徴とする請求項１に記載の２バンド発振器。
- 前記バッファアンプに電源電圧を供給し、前記第一の発振回路と前記第二の発振回路とには前記バッファアンプを介して前記駆動電流を供給し、前記第一の発振回路に通流する前記駆動電流と前記第二の発振回路に通流する前記駆動電流とを同時に遮断できるようにしたことを特徴とする請求項１に記載の２バンド発振器。
- 前記第一の発振回路は第一の発振トランジスタを有し、前記第二の発振回路は第二の発振トランジスタを有し、前記第一の発振トランジスタのベースには第二のスイッチ手段を介してバイアス電圧を供給し、前記第二の発振トランジスタのベースには第三のスイッチ手段を介してバイアス電圧を供給し、前記第二のスイッチ手段と前記第三のスイッチ手段とを前記切替信号によって同時にオフとしたことを特徴とする請求項３に記載の２バンド発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002324819A JP2004159224A (ja) | 2002-11-08 | 2002-11-08 | ２バンド発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002324819A JP2004159224A (ja) | 2002-11-08 | 2002-11-08 | ２バンド発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004159224A true JP2004159224A (ja) | 2004-06-03 |
Family
ID=32804250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002324819A Pending JP2004159224A (ja) | 2002-11-08 | 2002-11-08 | ２バンド発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004159224A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008061098A (ja) * | 2006-09-01 | 2008-03-13 | Alps Electric Co Ltd | ２バンド発振器 |
-
2002
- 2002-11-08 JP JP2002324819A patent/JP2004159224A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008061098A (ja) * | 2006-09-01 | 2008-03-13 | Alps Electric Co Ltd | ２バンド発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005303337A (ja) | 高周波スイッチ回路 | |
| US6498533B1 (en) | Bootstrapped dual-gate class E amplifier circuit | |
| US6665528B2 (en) | Dual band fet mixer | |
| JP2008035560A (ja) | 高周波スイッチ回路 | |
| JP2007053746A (ja) | 集積回路 | |
| US7375601B2 (en) | Dual-band oscillator | |
| JP2004159224A (ja) | ２バンド発振器 | |
| JP2005057725A (ja) | 高周波発振器 | |
| JP2004072700A (ja) | スルーレート増加装置 | |
| JP3965034B2 (ja) | 水晶発振器 | |
| KR100900107B1 (ko) | 송신기 칩의 믹싱 스테이지 및 그러한 송신기 칩 | |
| JP2002261543A (ja) | ２バンド発振器 | |
| JP3708869B2 (ja) | 高周波回路 | |
| JP2005323030A (ja) | スイッチ半導体集積回路 | |
| JP3601477B2 (ja) | 発振器およびそれを用いた電子装置 | |
| JP3113702U (ja) | 両電源駆動半導体集積回路 | |
| JP2004112376A (ja) | 電子回路及び電子機器 | |
| WO2021181751A1 (ja) | 電力増幅回路、高周波回路、及び通信装置 | |
| JP2003209439A (ja) | 発振器およびそれを用いた電子装置 | |
| US20050093639A1 (en) | Switching circuit and voltage-controlled oscillator including the same | |
| JPH09121231A (ja) | 変調器 | |
| JPH05343918A (ja) | 電圧制御発振器 | |
| JP2001345638A (ja) | ３バンド切替型発振器 | |
| JP3742269B2 (ja) | 発振装置 | |
| JPH09252218A (ja) | 間欠動作型発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050704 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Written amendment |
Effective date: 20080213 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080924 |