JP2003234619A - 折り返し型ミキサ回路 - Google Patents
折り返し型ミキサ回路Info
- Publication number
- JP2003234619A JP2003234619A JP2002030644A JP2002030644A JP2003234619A JP 2003234619 A JP2003234619 A JP 2003234619A JP 2002030644 A JP2002030644 A JP 2002030644A JP 2002030644 A JP2002030644 A JP 2002030644A JP 2003234619 A JP2003234619 A JP 2003234619A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- differential
- series
- series circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】ミキサ回路は二つの信号の積を求める回路であ
り、このため従来は、ギルバート回路のように、それぞ
れの信号用のトランジスタを２段重ねにした直列回路構
成が用いられていた。このため、電源電圧の低電圧化が
困難となっており、低電圧でも高周波動作が安定に行い
得るミキサ回路の実現が課題となっていた。 【解決手段】ミキシングを行う二つの差動信号入力に対
し、それぞれの入力回路を構成するトランジスタに逆極
性のトランジスタを使用し、これらを並列接続すること
により低電圧動作を可能としている。また、出力のコモ
ンモード電圧をフィードバックし、設定電圧と比較する
ことにより抵抗値、トランジスタ特性のばらつきを補正
しＤＣレベルの安定した中間周波出力が得られるように
した。
り、このため従来は、ギルバート回路のように、それぞ
れの信号用のトランジスタを２段重ねにした直列回路構
成が用いられていた。このため、電源電圧の低電圧化が
困難となっており、低電圧でも高周波動作が安定に行い
得るミキサ回路の実現が課題となっていた。 【解決手段】ミキシングを行う二つの差動信号入力に対
し、それぞれの入力回路を構成するトランジスタに逆極
性のトランジスタを使用し、これらを並列接続すること
により低電圧動作を可能としている。また、出力のコモ
ンモード電圧をフィードバックし、設定電圧と比較する
ことにより抵抗値、トランジスタ特性のばらつきを補正
しＤＣレベルの安定した中間周波出力が得られるように
した。
Description
【０００１】
【発明の属する技術分野】本発明は、無線通信等におけ
るキャリア信号の周波数変換を行うためのミキサ回路に
関するものである。
るキャリア信号の周波数変換を行うためのミキサ回路に
関するものである。
【０００２】
【従来の技術】無線通信送受信機における周波数変換に
はミキサ回路が使用されている。このミキサ回路の基本
動作は、２つのアナログ信号の乗算により周波数変換を
行うものであり、集積化したミキサ回路として、ギルバ
ートセル型のミキサ回路が広く使用されている。
はミキサ回路が使用されている。このミキサ回路の基本
動作は、２つのアナログ信号の乗算により周波数変換を
行うものであり、集積化したミキサ回路として、ギルバ
ートセル型のミキサ回路が広く使用されている。
【０００３】図９にＭＯＳＦＥＴを使用した従来用いら
れてきたギルバートセル型のミキサ回路の構成を示す。
ＭＮ１、ＭＮ２は第１の差動対１Ａを構成するＮｃｈＭ
ＯＳトランジスタであり、そのゲートに差動のローカル
信号ＬＯが印加される。ＭＮ３、ＭＮ４は第２の差動対
２Ａを構成するＮｃｈＭＯＳトランジスタであり、その
ゲートにも同じ差動のローカル信号ＬＯが印加される。
ＭＮ８、ＭＮ９は第３の差動対３Ｂを構成するＮｃｈＭ
ＯＳトランジスタであり、そのゲートに差動の高周波信
号ＲＦが印加される。ＭＮ２２は電流源として機能する
ＮｃｈＭＯＳトランジスタで、そのゲートには上記各差
動回路に流れる電流値を制御するバイアス電圧Ｖｂｉａ
ｓが印加されている。また、ＲＬ１、ＲＬ２は差動対１
Ａ、２Ａを構成するトランジスタで互に共通に接続され
ている負荷抵抗である。
れてきたギルバートセル型のミキサ回路の構成を示す。
ＭＮ１、ＭＮ２は第１の差動対１Ａを構成するＮｃｈＭ
ＯＳトランジスタであり、そのゲートに差動のローカル
信号ＬＯが印加される。ＭＮ３、ＭＮ４は第２の差動対
２Ａを構成するＮｃｈＭＯＳトランジスタであり、その
ゲートにも同じ差動のローカル信号ＬＯが印加される。
ＭＮ８、ＭＮ９は第３の差動対３Ｂを構成するＮｃｈＭ
ＯＳトランジスタであり、そのゲートに差動の高周波信
号ＲＦが印加される。ＭＮ２２は電流源として機能する
ＮｃｈＭＯＳトランジスタで、そのゲートには上記各差
動回路に流れる電流値を制御するバイアス電圧Ｖｂｉａ
ｓが印加されている。また、ＲＬ１、ＲＬ２は差動対１
Ａ、２Ａを構成するトランジスタで互に共通に接続され
ている負荷抵抗である。
【０００４】このように、従来のギルバートセル型のミ
キサ回路では、トランジスタＭＮ８、ＭＮ９が高周波信
号を差動電流信号に変換し、トランジスタＭＮ１〜ＭＮ
４がその電流パスをローカル信号に応じてスイッチング
することによって、高周波信号とローカル信号の乗算結
果が、負荷抵抗の一端に差動の中間周波信号ＩＦとして
出力される。
キサ回路では、トランジスタＭＮ８、ＭＮ９が高周波信
号を差動電流信号に変換し、トランジスタＭＮ１〜ＭＮ
４がその電流パスをローカル信号に応じてスイッチング
することによって、高周波信号とローカル信号の乗算結
果が、負荷抵抗の一端に差動の中間周波信号ＩＦとして
出力される。
【０００５】ところで、携帯無線端末は電池駆動である
ので、小型・軽量化のためには低電圧動作が望まれてい
るが、このギルバートセル型のミキサ回路は、電流源を
含めると、３段のトランジスタと負荷抵抗とが縦接続さ
れる形になることから、電源電圧ＶＤＤとして最低でも
１．５Ｖが必要であった。
ので、小型・軽量化のためには低電圧動作が望まれてい
るが、このギルバートセル型のミキサ回路は、電流源を
含めると、３段のトランジスタと負荷抵抗とが縦接続さ
れる形になることから、電源電圧ＶＤＤとして最低でも
１．５Ｖが必要であった。
【０００６】特に高周波信号を増幅するためには、ロー
カル信号ＬＯが印加されるＭＮ１〜ＭＮ４および高周波
信号ＲＦが印加されるＭＮ８、ＭＮ９にそれぞれ０．５
Ｖ程度の電圧印加が必要であり、更に電圧を下げようと
すると高周波動作が困難となり、無線通信には適用でき
なくなるという問題が生じる。
カル信号ＬＯが印加されるＭＮ１〜ＭＮ４および高周波
信号ＲＦが印加されるＭＮ８、ＭＮ９にそれぞれ０．５
Ｖ程度の電圧印加が必要であり、更に電圧を下げようと
すると高周波動作が困難となり、無線通信には適用でき
なくなるという問題が生じる。
【０００７】
【発明が解決しようとする課題】以上のように、電源電
圧が１．５Ｖ以下では動作不能となるため、携帯無線端
末に適用するとき、乾電池（１．５Ｖ）あるいはＮｉＣ
ｄ系の２次電池（１．２Ｖ）が直列に２本以上必要とな
り、小型・軽量化が困難となっていた。
圧が１．５Ｖ以下では動作不能となるため、携帯無線端
末に適用するとき、乾電池（１．５Ｖ）あるいはＮｉＣ
ｄ系の２次電池（１．２Ｖ）が直列に２本以上必要とな
り、小型・軽量化が困難となっていた。
【０００８】本発明は以上のような点に鑑みてなされた
ものであり、その目的は、１Ｖ程度の低い電圧のもとで
も正常動作が可能で、直流レベルの安定な出力が得られ
るミキサ回路を提供することである。
ものであり、その目的は、１Ｖ程度の低い電圧のもとで
も正常動作が可能で、直流レベルの安定な出力が得られ
るミキサ回路を提供することである。
【０００９】
【問題を解決するための手段】上記目的を達成するた
め、本発明においては請求項１においては、第１の差動
信号、例えばローカル信号、を受容する１対のトランジ
スタからなる差動トランジスタ対とトランジスタ電流源
とを直列接続した第１の直列回路と、前記第１の直列回
路と同一構成の第２の直列回路と、高周波信号等第２の
差動信号を受容し、前記の第１および第２の直列回路と
は極性の異なる１対のトランジスタからなる差動トラン
ジスタ対とトランジスタ電流源とを直列接続した第３の
直列回路とを有している。ここで、第１の電源端子、例
えば正の電源電圧、と第２の電源端子、例えば接地電
位、との間に前記第１の直列回路と前記第２の直列回路
をそれぞれ負荷抵抗を介して挿入し、前記第３の直列回
路における差動出力の一方を、前記第１の直列回路の差
動トランジスタ対と直列回路を構成しているトランジス
タ電流源との結合点に結合し、前記第３の直列回路にお
ける差動出力の他の一方を前記第２の直列回路の差動ト
ランジスタ対とトランジスタ電流源との結合点に結合す
る。ここで、前記各負荷抵抗と前記の第１および第２の
各直列回路との結合点から、前記第１の差動信号と前記
第２の差動信号との積を差動型で出力する構成としてい
る。
め、本発明においては請求項１においては、第１の差動
信号、例えばローカル信号、を受容する１対のトランジ
スタからなる差動トランジスタ対とトランジスタ電流源
とを直列接続した第１の直列回路と、前記第１の直列回
路と同一構成の第２の直列回路と、高周波信号等第２の
差動信号を受容し、前記の第１および第２の直列回路と
は極性の異なる１対のトランジスタからなる差動トラン
ジスタ対とトランジスタ電流源とを直列接続した第３の
直列回路とを有している。ここで、第１の電源端子、例
えば正の電源電圧、と第２の電源端子、例えば接地電
位、との間に前記第１の直列回路と前記第２の直列回路
をそれぞれ負荷抵抗を介して挿入し、前記第３の直列回
路における差動出力の一方を、前記第１の直列回路の差
動トランジスタ対と直列回路を構成しているトランジス
タ電流源との結合点に結合し、前記第３の直列回路にお
ける差動出力の他の一方を前記第２の直列回路の差動ト
ランジスタ対とトランジスタ電流源との結合点に結合す
る。ここで、前記各負荷抵抗と前記の第１および第２の
各直列回路との結合点から、前記第１の差動信号と前記
第２の差動信号との積を差動型で出力する構成としてい
る。
【００１０】請求項２においては、前記の第１および第
２の直列回路に含まれるそれぞれのトランジスタ電流源
の電流をカレントミラー回路により折り返すことで前記
第３の直列回路の電流量を設定する構成としている。
２の直列回路に含まれるそれぞれのトランジスタ電流源
の電流をカレントミラー回路により折り返すことで前記
第３の直列回路の電流量を設定する構成としている。
【００１１】請求項３においては、前記第１の差動信号
入力と前記第２の差動信号入力との積の差動出力におけ
るコモンモードＤＣレベルを、各差動出力毎に抵抗を介
して引き出し、前記引き出した差動出力をコモンモード
フィードバック回路を介して前記第３の直列回路の電流
源にフィードバックし、前記コモンモードフィードバッ
ク回路により前記第３の直列回路の電流量を設定する構
成としている。
入力と前記第２の差動信号入力との積の差動出力におけ
るコモンモードＤＣレベルを、各差動出力毎に抵抗を介
して引き出し、前記引き出した差動出力をコモンモード
フィードバック回路を介して前記第３の直列回路の電流
源にフィードバックし、前記コモンモードフィードバッ
ク回路により前記第３の直列回路の電流量を設定する構
成としている。
【００１２】請求項４においては、前記のコモンモード
フィードバック回路が、第４の差動トランジスタ対と、
前記第４の差動トランジスタ対を構成する各トランジス
タにトランジスタ電流源を直列接続した第４の直列回路
と、前記第４のトランジスタ対とは極性の異なる第５の
トランジスタ対とを有し、前記第５のトランジスタ対を
構成するそれぞれのトランジスタのゲートとドレインが
直結され、前記第４と第５のトランジスタ対のドレイン
どうしがそれぞれ接続される構成となっている。ここ
で、前記第４のトランジスタ対における第１のトランジ
スタのゲートに前記の積出力のコモンモードＤＣレベル
が入力され、前記第４のトランジスタ対における第２の
トランジスタのゲートに出力ＤＣレベルの目標値が設定
電圧として入力され、前記第４のトランジスタ対におけ
る第２のトランジスタのドレイン電圧を前記第３の直列
回路におけるトランジスタ電流源のゲートにフィードバ
ックする構成としている。
フィードバック回路が、第４の差動トランジスタ対と、
前記第４の差動トランジスタ対を構成する各トランジス
タにトランジスタ電流源を直列接続した第４の直列回路
と、前記第４のトランジスタ対とは極性の異なる第５の
トランジスタ対とを有し、前記第５のトランジスタ対を
構成するそれぞれのトランジスタのゲートとドレインが
直結され、前記第４と第５のトランジスタ対のドレイン
どうしがそれぞれ接続される構成となっている。ここ
で、前記第４のトランジスタ対における第１のトランジ
スタのゲートに前記の積出力のコモンモードＤＣレベル
が入力され、前記第４のトランジスタ対における第２の
トランジスタのゲートに出力ＤＣレベルの目標値が設定
電圧として入力され、前記第４のトランジスタ対におけ
る第２のトランジスタのドレイン電圧を前記第３の直列
回路におけるトランジスタ電流源のゲートにフィードバ
ックする構成としている。
【００１３】請求項５においては、請求項１乃至４のい
ずれか１項に記載の構成で、前記第１および第２の直列
回路を構成するトランジスタとしてＮｃｈＭＯＳＦＥＴ
を使用し、前記第３の直列回路を構成するトランジスタ
としてＰｃｈＭＯＳＦＥＴを使用する構成としている。
ずれか１項に記載の構成で、前記第１および第２の直列
回路を構成するトランジスタとしてＮｃｈＭＯＳＦＥＴ
を使用し、前記第３の直列回路を構成するトランジスタ
としてＰｃｈＭＯＳＦＥＴを使用する構成としている。
【００１４】請求項６においては、請求項１乃至４のい
ずれか１項に記載の構成で、前記第１および第２の直列
回路を構成するトランジスタとしてＰｃｈＭＯＳＦＥＴ
を使用し、前記第３の直列回路を構成するトランジスタ
としてＮｃｈＭＯＳＦＥＴを使用する構成としている。
ずれか１項に記載の構成で、前記第１および第２の直列
回路を構成するトランジスタとしてＰｃｈＭＯＳＦＥＴ
を使用し、前記第３の直列回路を構成するトランジスタ
としてＮｃｈＭＯＳＦＥＴを使用する構成としている。
【００１５】
【発明実施の形態】［第１の実施の形態］図１は本発明
による第１の実施の形態である折り返し型ミキサ回路を
示す。図９に示したものと同じものには同じ符号を付し
た。ＭＮ１、ＭＮ２は第１の差動対１Ａを構成するＮｃ
ｈＭＯＳトランジスタであり、そのゲートには差動のロ
ーカル信号ＬＯが印加される。ＭＮ３、ＭＮ４は第２の
差動対２Ａを構成するＮｃｈＭＯＳトランジスタであ
り、そのゲートにはＮｃｈＭＯＳトランジスタＭＮ１と
ＭＮ２の場合と同じ差動のローカル信号ＬＯが印加され
る。ＭＰ１、ＭＰ２は第３の差動対３Ａを構成するＰｃ
ｈＭＯＳトランジスタであり、そのゲートには差動の高
周波信号ＲＦが印加される。ＭＮ５、ＭＮ６は電流源と
して機能するＮｃｈＭＯＳトランジスタであり、ＭＰ３
はＭＰ４と共にカレントミラー回路を形成しており電流
源としての機能を有するＰｃｈＭＯＳトランジスタであ
る。また、ＲＬ１、ＲＬ２は差動対１Ａ、２Ａに共通の
負荷抵抗である。
による第１の実施の形態である折り返し型ミキサ回路を
示す。図９に示したものと同じものには同じ符号を付し
た。ＭＮ１、ＭＮ２は第１の差動対１Ａを構成するＮｃ
ｈＭＯＳトランジスタであり、そのゲートには差動のロ
ーカル信号ＬＯが印加される。ＭＮ３、ＭＮ４は第２の
差動対２Ａを構成するＮｃｈＭＯＳトランジスタであ
り、そのゲートにはＮｃｈＭＯＳトランジスタＭＮ１と
ＭＮ２の場合と同じ差動のローカル信号ＬＯが印加され
る。ＭＰ１、ＭＰ２は第３の差動対３Ａを構成するＰｃ
ｈＭＯＳトランジスタであり、そのゲートには差動の高
周波信号ＲＦが印加される。ＭＮ５、ＭＮ６は電流源と
して機能するＮｃｈＭＯＳトランジスタであり、ＭＰ３
はＭＰ４と共にカレントミラー回路を形成しており電流
源としての機能を有するＰｃｈＭＯＳトランジスタであ
る。また、ＲＬ１、ＲＬ２は差動対１Ａ、２Ａに共通の
負荷抵抗である。
【００１６】本第１の実施の形態では、ＰｃｈＭＯＳト
ランジスタＭＰ１、ＭＰ２により差動電流信号に変換さ
れた高周波信号ＲＦが、電流源であるＮｃｈＭＯＳトラ
ンジスタＭＮ５、ＭＮ６により折り返される。ＮｃｈＭ
ＯＳトランジスタＭＮ１〜ＭＮ４がその電流パスをロー
カル信号ＬＯに応じてスイッチングすることによって、
高周波信号ＲＦとローカル信号ＬＯの乗算結果が、負荷
抵抗の一端に差動の中間周波（ＩＦ）信号として出力さ
れる。
ランジスタＭＰ１、ＭＰ２により差動電流信号に変換さ
れた高周波信号ＲＦが、電流源であるＮｃｈＭＯＳトラ
ンジスタＭＮ５、ＭＮ６により折り返される。ＮｃｈＭ
ＯＳトランジスタＭＮ１〜ＭＮ４がその電流パスをロー
カル信号ＬＯに応じてスイッチングすることによって、
高周波信号ＲＦとローカル信号ＬＯの乗算結果が、負荷
抵抗の一端に差動の中間周波（ＩＦ）信号として出力さ
れる。
【００１７】本第１の実施の形態では、大きなＤＣ電圧
を必要とするローカル信号ＬＯが印加されるＮｃｈＭＯ
ＳトランジスタＭＮ１〜ＭＮ４、および高周波信号ＲＦ
が印加されているＰｃｈＭＯＳトランジスタＭＰ１〜Ｍ
Ｐ２が折り返されている。このため、１Ｖ程度の電源電
圧でもそれぞれに十分な電圧を供給することで高周波信
号ＲＦを増幅することができる。また、ＮｃｈＭＯＳト
ランジスタＭＮ７およびＰｃｈＭＯＳトランジスタＭＰ
３、ＭＰ４は折り返し型のカレントミラー回路を構成し
ており、これら各トランジスタＭＮ７、ＭＰ３、ＭＰ４
のサイズ比を調整することで、ＰｃｈＭＯＳトランジス
タＭＰ１、ＭＰ２およびＮｃｈＭＯＳトランジスタＭＮ
１〜ＭＮ４に流れる電流を最適に分配できる。［第２の
実施の形態］図２は本発明による第２の実施の形態であ
る折り返し型ミキサ回路である。
を必要とするローカル信号ＬＯが印加されるＮｃｈＭＯ
ＳトランジスタＭＮ１〜ＭＮ４、および高周波信号ＲＦ
が印加されているＰｃｈＭＯＳトランジスタＭＰ１〜Ｍ
Ｐ２が折り返されている。このため、１Ｖ程度の電源電
圧でもそれぞれに十分な電圧を供給することで高周波信
号ＲＦを増幅することができる。また、ＮｃｈＭＯＳト
ランジスタＭＮ７およびＰｃｈＭＯＳトランジスタＭＰ
３、ＭＰ４は折り返し型のカレントミラー回路を構成し
ており、これら各トランジスタＭＮ７、ＭＰ３、ＭＰ４
のサイズ比を調整することで、ＰｃｈＭＯＳトランジス
タＭＰ１、ＭＰ２およびＮｃｈＭＯＳトランジスタＭＮ
１〜ＭＮ４に流れる電流を最適に分配できる。［第２の
実施の形態］図２は本発明による第２の実施の形態であ
る折り返し型ミキサ回路である。
【００１８】本実施の形態は、前記の第１の実施の形態
の、全てのＮＭＯＳトランジスタをＰＭＯＳトランジス
タに置き換え、全てのＰＭＯＳトランジスタをＮＭＯＳ
トランジスタに置き換え、接地電位と電源電位の接続を
入れ替えたものである。本実施の形態は、第１の実施の
形態と同様の効果をもつ折り返し型ミキサ回路である。
の、全てのＮＭＯＳトランジスタをＰＭＯＳトランジス
タに置き換え、全てのＰＭＯＳトランジスタをＮＭＯＳ
トランジスタに置き換え、接地電位と電源電位の接続を
入れ替えたものである。本実施の形態は、第１の実施の
形態と同様の効果をもつ折り返し型ミキサ回路である。
【００１９】［第３の実施の形態］図３は本発明による
第３の実施の形態における折り返し型ミキサ回路を示
し、図４は図３に示すコモンモードフィードバック回路
部分を具体化した回路図である。
第３の実施の形態における折り返し型ミキサ回路を示
し、図４は図３に示すコモンモードフィードバック回路
部分を具体化した回路図である。
【００２０】本第３の実施の形態においては、前記第１
の実施の形態における差動中間周波信号ＩＦ出力のコモ
ンモードを値の等しい抵抗ＲＣ１、ＲＣ２により抽出し
ている。このコモンモード電圧Ｖｃｍが図４に示すコモ
ンモードフィードバック回路のＮｃｈＭＯＳトランジス
タＭＮ１２のゲートに入力され、フィードバック出力が
図３のＰｃｈＭＯＳトランジスタＭＰ３のゲートｇ３に
入力されることでコモンモード電圧が設定電圧Ｖｓと等
しくなるように制御される。ここで、ＮｃｈＭＯＳトラ
ンジスタＭＮ１４は本回路における定電流源を構成して
おり、バイアス電圧Ｖｂｉａｓで制御される。本第３の
実施の形態により、抵抗値およびトランジスタ特性がプ
ロセスによりばらついた場合でもＤＣレベルの安定した
差動中間周波出力ＩＦが得られる。
の実施の形態における差動中間周波信号ＩＦ出力のコモ
ンモードを値の等しい抵抗ＲＣ１、ＲＣ２により抽出し
ている。このコモンモード電圧Ｖｃｍが図４に示すコモ
ンモードフィードバック回路のＮｃｈＭＯＳトランジス
タＭＮ１２のゲートに入力され、フィードバック出力が
図３のＰｃｈＭＯＳトランジスタＭＰ３のゲートｇ３に
入力されることでコモンモード電圧が設定電圧Ｖｓと等
しくなるように制御される。ここで、ＮｃｈＭＯＳトラ
ンジスタＭＮ１４は本回路における定電流源を構成して
おり、バイアス電圧Ｖｂｉａｓで制御される。本第３の
実施の形態により、抵抗値およびトランジスタ特性がプ
ロセスによりばらついた場合でもＤＣレベルの安定した
差動中間周波出力ＩＦが得られる。
【００２１】また図５は図３に示すコモンモードフィー
ドバック回路を具体化した第２の回路例を示す回路図
で、本コモンモードフィードバック回路での同様の効果
が得られる。 ［第４の実施の形態］図６は本発明による第４の実施の
形態である折り返し型ミキサ回路を示し、図７および図
８は図６に示すコモンモードフィードバック回路を具体
化した回路図である。本第４の実施の形態は、前記第１
の実施の形態における差動中間周波出力ＩＦのコモンモ
ード電圧Ｖｃｍを値の等しい抵抗ＲＣ１、ＲＣ２により
抽出している。このコモンモード電圧Ｖｃｍが図７また
は図８に示すコモンモードフィードバック回路のＰｃｈ
ＭＯＳトランジスタＭＰ１６またはＭＰ１９のゲートに
入力され、フィードバック出力が図６のＮｃｈＭＯＳト
ランジスタＭＮ５、ＭＮ６のゲートに入力されることで
コモンモード電圧Ｖｃｍが設定電圧Ｖｓと等しくなるよ
うに制御される。本第４の実施の形態によっても、抵抗
値およびトランジスタ特性がプロセスによりばらついた
場合でもＤＣレベルの安定したＩＦ出力が得られる。
ドバック回路を具体化した第２の回路例を示す回路図
で、本コモンモードフィードバック回路での同様の効果
が得られる。 ［第４の実施の形態］図６は本発明による第４の実施の
形態である折り返し型ミキサ回路を示し、図７および図
８は図６に示すコモンモードフィードバック回路を具体
化した回路図である。本第４の実施の形態は、前記第１
の実施の形態における差動中間周波出力ＩＦのコモンモ
ード電圧Ｖｃｍを値の等しい抵抗ＲＣ１、ＲＣ２により
抽出している。このコモンモード電圧Ｖｃｍが図７また
は図８に示すコモンモードフィードバック回路のＰｃｈ
ＭＯＳトランジスタＭＰ１６またはＭＰ１９のゲートに
入力され、フィードバック出力が図６のＮｃｈＭＯＳト
ランジスタＭＮ５、ＭＮ６のゲートに入力されることで
コモンモード電圧Ｖｃｍが設定電圧Ｖｓと等しくなるよ
うに制御される。本第４の実施の形態によっても、抵抗
値およびトランジスタ特性がプロセスによりばらついた
場合でもＤＣレベルの安定したＩＦ出力が得られる。
【００２２】以上述べた第３および第４の実施の形態で
は、前記の第１の実施の形態による折り返し型ミキサ回
路にコモンモードフィードバック回路を付加したが、前
記の第２の実施形態の折り返し型ミキサ回路にコモンモ
ードフィードバック回路を付加することもできる。その
場合、コモンモードフィードバック回路に用いられる全
てのトランジスタの極性を反転し、ＶＤＤと接地への接
続を逆にすればよい。
は、前記の第１の実施の形態による折り返し型ミキサ回
路にコモンモードフィードバック回路を付加したが、前
記の第２の実施形態の折り返し型ミキサ回路にコモンモ
ードフィードバック回路を付加することもできる。その
場合、コモンモードフィードバック回路に用いられる全
てのトランジスタの極性を反転し、ＶＤＤと接地への接
続を逆にすればよい。
【００２３】
【発明の効果】以上述べた実施の形態第１乃至第４のい
ずれかによれば、大きな電源電圧を必要とする高周波信
号ＲＦおよびローカル信号ＬＯの入力トランジスタ対を
並列接続することで、１Ｖ程度の低電圧ミキサ回路が実
現できる。
ずれかによれば、大きな電源電圧を必要とする高周波信
号ＲＦおよびローカル信号ＬＯの入力トランジスタ対を
並列接続することで、１Ｖ程度の低電圧ミキサ回路が実
現できる。
【００２４】
【図１】第１の実施の形態による折り返し型ミキサ回路
の回路図。
の回路図。
【図２】第２の実施の形態による折り返し型ミキサ回路
の回路図。
の回路図。
【図３】第３の実施の形態によるコモンモードフィード
バック回路のついた折り返し型ミキサ回路の構成図。
バック回路のついた折り返し型ミキサ回路の構成図。
【図４】第３の実施の形態に用いる第１のコモンモード
フィードバック回路の回路図。
フィードバック回路の回路図。
【図５】第３の実施の形態に用いる第２のコモンモード
フィードバック回路の回路図。
フィードバック回路の回路図。
【図６】第４の実施の形態におけるコモンモードフィー
ドバック回路のついた折り返し型ミキサ回路の構成図。
ドバック回路のついた折り返し型ミキサ回路の構成図。
【図７】第４の実施の形態に用いる第３のコモンモード
フィードバック回路の回路図。
フィードバック回路の回路図。
【図８】第４の実施の形態に用いる第４のコモンモード
フィードバック回路の回路図。
フィードバック回路の回路図。
【図９】従来用いられてきたミキサ回路の回路図。
１Ａ、２Ａ、３Ａ、１Ｂ、２Ｂ、３Ｂ：トランジスタ対
ｇ３、ｇ５６：フィードバック出力
ＬＯ ：ローカル信号
ＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４、ＭＮ５、ＭＮ６、Ｍ
Ｎ７、ＭＮ８、ＭＮ９、ＭＮ１０、ＭＮ１１、ＭＮ１
２、ＭＮ１３、ＭＮ１４、ＭＮ１５、ＭＮ１６、ＭＮ１
７、ＭＮ１８、ＭＮ１９、ＭＮ２０、ＭＮ２１、ＭＮ２
２：ＮｃｈＭＯＳトランジスタ ＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４、ＭＰ５、ＭＰ６、Ｍ
Ｐ７、ＭＰ８、ＭＰ９、ＭＰ１０、ＭＰ１１、ＭＰ１
２、ＭＰ１３、ＭＰ１４、ＭＰ１５、ＭＰ１６、ＭＰ１
７、ＭＰ１８、ＭＰ１９、ＭＰ２０、ＭＰ２１：Ｐｃｈ
ＭＯＳトランジスタ ＲＣ１、ＲＣ２：コモンモード電圧引出し抵抗 ＲＬ１、Ｒｌ２：負荷抵抗 ＲＦ ：高周波信号 Ｖｂｉａｓ：バイアス電圧 Ｖｃｍ ：コモンモード電圧 ＶＤＤ ：電源電圧 Ｖｓ ：設定電圧
Ｎ７、ＭＮ８、ＭＮ９、ＭＮ１０、ＭＮ１１、ＭＮ１
２、ＭＮ１３、ＭＮ１４、ＭＮ１５、ＭＮ１６、ＭＮ１
７、ＭＮ１８、ＭＮ１９、ＭＮ２０、ＭＮ２１、ＭＮ２
２：ＮｃｈＭＯＳトランジスタ ＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４、ＭＰ５、ＭＰ６、Ｍ
Ｐ７、ＭＰ８、ＭＰ９、ＭＰ１０、ＭＰ１１、ＭＰ１
２、ＭＰ１３、ＭＰ１４、ＭＰ１５、ＭＰ１６、ＭＰ１
７、ＭＰ１８、ＭＰ１９、ＭＰ２０、ＭＰ２１：Ｐｃｈ
ＭＯＳトランジスタ ＲＣ１、ＲＣ２：コモンモード電圧引出し抵抗 ＲＬ１、Ｒｌ２：負荷抵抗 ＲＦ ：高周波信号 Ｖｂｉａｓ：バイアス電圧 Ｖｃｍ ：コモンモード電圧 ＶＤＤ ：電源電圧 Ｖｓ ：設定電圧
Claims (6)
- 【請求項１】第１の差動信号を受容する１対のトランジ
スタからなる差動トランジスタ対とトランジスタ電流源
とを直列接続した第１の直列回路と、 前記第１の直列回路と同一構成の第２の直列回路と、 第２の差動信号を受容し、前記第１および前記第２の直
列回路とは極性の異なる１対のトランジスタからなる差
動トランジスタ対とトランジスタ電流源とを直列接続し
た第３の直列回路とを有し、 第１の電源端子と第２の電源端子との間に前記第１の直
列回路と前記第２の直列回路をそれぞれ負荷抵抗を介し
て挿入し、 前記第３の直列回路における差動出力の一方を、前記第
１の直列回路の差動トランジスタ対とトランジスタ電流
源との結合点と結合し、 前記第３の直列回路における差動出力の他の一方を前記
第２の直列回路の差動トランジスタ対とトランジスタ電
流源との結合点に結合し、 前記各負荷抵抗と前記第１および前記第２の各直列回路
との結合点から、前記第１の差動信号と前記第２の差動
信号との積を差動型で出力することを特徴とする折り返
し型ミキサ回路。 - 【請求項２】前記第１および前記第２の直列回路に含ま
れる前記トランジスタ電流源の電流をカレントミラー回
路により折り返すことで前記第３の直列回路の電流量を
設定することを特徴とする請求項１記載の折り返し型ミ
キサ回路。 - 【請求項３】前記第１の差動信号と前記第２の差動信号
との積の差動出力におけるコモンモードＤＣレベルを、
各差動出力毎に抵抗を介して引き出し、前記引き出した
差動出力をコモンモードフィードバック回路を介して前
記第３の直列回路の電流源にフィードバックし、前記コ
モンモードフィードバック回路により前記第３の直列回
路の電流量を設定することを特徴とする請求項１記載の
折り返し型ミキサ回路。 - 【請求項４】前記コモンモードフィードバック回路が、 第４の差動トランジスタ対と、前記第４の差動トランジ
スタ対を構成する各トランジスタにトランジスタ電流源
を直列接続した第４の直列回路と、 前記第４のトランジスタ対とは極性の異なる第５のトラ
ンジスタ対とを有し、 前記第５のトランジスタ対を構成するそれぞれのトラン
ジスタのゲートとドレインが直結され、 前記第４と第５のトランジスタ対のドレイン同士がそれ
ぞれ接続され、 前記第４のトランジスタ対における第１のトランジスタ
のゲートに前記積出力のコモンモードＤＣレベルが入力
され、 前記第４のトランジスタ対における第２のトランジスタ
のゲートに出力ＤＣレベルの目標値が設定電圧として入
力され、 前記第４のトランジスタ対における第２のトランジスタ
のドレイン電圧を前記第３の直列回路におけるトランジ
スタ電流源のゲートにフィードバックすることを特徴と
する請求項３記載の折り返し型ミキサ回路。 - 【請求項５】前記第１および第２の直列回路を構成する
トランジスタがＮｃｈＭＯＳＦＥＴであり、前記第３の
直列回路を構成するトランジスタがＰｃｈＭＯＳＦＥＴ
であることを特徴とする請求項１から請求項４のいずれ
か１項に記載の折り返し型ミキサ回路。 - 【請求項６】前記第１および第２の直列回路を構成する
トランジスタがＰｃｈＭＯＳＦＥＴであり、前記第３の
直列回路を構成するトランジスタがＮｃｈＭＯＳＦＥＴ
であることを特徴とする請求項１から請求項４のいずれ
か１項に記載の折り返し型ミキサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002030644A JP2003234619A (ja) | 2002-02-07 | 2002-02-07 | 折り返し型ミキサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002030644A JP2003234619A (ja) | 2002-02-07 | 2002-02-07 | 折り返し型ミキサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003234619A true JP2003234619A (ja) | 2003-08-22 |
Family
ID=27774321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002030644A Pending JP2003234619A (ja) | 2002-02-07 | 2002-02-07 | 折り返し型ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003234619A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006033840A (ja) * | 2004-07-14 | 2006-02-02 | Sst Communications Corp | 適応バイアス型ミクサ |
| JP2007006493A (ja) * | 2005-06-21 | 2007-01-11 | Infineon Technologies Ag | 混合器構造、その使用、および周波数変換方法 |
| JP2008252816A (ja) * | 2007-03-30 | 2008-10-16 | Toshiba Corp | 周波数変換器、およびこの周波数変換器を用いた無線受信機 |
| WO2008129629A1 (ja) * | 2007-04-11 | 2008-10-30 | Fujitsu Limited | ミキサ |
| JP2009071830A (ja) * | 2007-09-13 | 2009-04-02 | Cambridge Silicon Radio Ltd | Ｒｆ信号のダウンコンバージョンのためのミキサ |
| JP2009518984A (ja) * | 2005-12-12 | 2009-05-07 | シリフィック ワイヤレス コーポレーション | 差動回路からの２次相互変調積を低減するシステム |
| US7804351B2 (en) | 2008-03-28 | 2010-09-28 | Fujitsu Limited | Mixer circuit for frequency mixing of differential signals |
| JP2011512741A (ja) * | 2008-02-18 | 2011-04-21 | フリースケール セミコンダクター インコーポレイテッド | ミキサ回路 |
-
2002
- 2002-02-07 JP JP2002030644A patent/JP2003234619A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006033840A (ja) * | 2004-07-14 | 2006-02-02 | Sst Communications Corp | 適応バイアス型ミクサ |
| JP4657839B2 (ja) * | 2004-07-14 | 2011-03-23 | エスエスティー コミュニケイションズ コーポレイション | 適応バイアス型ミクサ |
| US7831234B2 (en) | 2005-06-21 | 2010-11-09 | Infineon Technologies Ag | Mixer arrangement, use of the mixer arrangement and method for frequency conversion |
| JP2007006493A (ja) * | 2005-06-21 | 2007-01-11 | Infineon Technologies Ag | 混合器構造、その使用、および周波数変換方法 |
| JP4512566B2 (ja) * | 2005-06-21 | 2010-07-28 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 混合器構造、その使用、および周波数変換方法 |
| JP4864980B2 (ja) * | 2005-12-12 | 2012-02-01 | アイセラ カナダ ユーエルシー | 差動回路からの２次相互変調積を低減するシステム |
| JP2009518984A (ja) * | 2005-12-12 | 2009-05-07 | シリフィック ワイヤレス コーポレーション | 差動回路からの２次相互変調積を低減するシステム |
| JP2008252816A (ja) * | 2007-03-30 | 2008-10-16 | Toshiba Corp | 周波数変換器、およびこの周波数変換器を用いた無線受信機 |
| WO2008129629A1 (ja) * | 2007-04-11 | 2008-10-30 | Fujitsu Limited | ミキサ |
| JPWO2008129629A1 (ja) * | 2007-04-11 | 2010-07-22 | 富士通株式会社 | ミキサ |
| JP5233994B2 (ja) * | 2007-04-11 | 2013-07-10 | 富士通株式会社 | ミキサ |
| JP2009071830A (ja) * | 2007-09-13 | 2009-04-02 | Cambridge Silicon Radio Ltd | Ｒｆ信号のダウンコンバージョンのためのミキサ |
| JP2011512741A (ja) * | 2008-02-18 | 2011-04-21 | フリースケール セミコンダクター インコーポレイテッド | ミキサ回路 |
| US7804351B2 (en) | 2008-03-28 | 2010-09-28 | Fujitsu Limited | Mixer circuit for frequency mixing of differential signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6265941B1 (en) | Balanced differential amplifier having common mode feedback with kick-start | |
| EP1215815A2 (en) | Transconductance amplifier, filter using the transconductance amplifier and tuning circuitry for transconductance amplifier in the filter | |
| KR950007836B1 (ko) | 시모스 파워 증폭기 | |
| CN101299596B (zh) | 自适应偏置输入级和包括该自适应偏置输入级的放大器 | |
| EP1239585B1 (en) | Differential amplifier | |
| JPS59212009A (ja) | 電流増幅装置 | |
| JP3464372B2 (ja) | 発振器 | |
| JP2003234619A (ja) | 折り返し型ミキサ回路 | |
| KR101014945B1 (ko) | 증폭 회로 | |
| JP3214474B2 (ja) | 演算増幅回路 | |
| JP3671899B2 (ja) | トランスコンダクタンスアンプ回路 | |
| JP2021132357A (ja) | 演算増幅器 | |
| US7315210B2 (en) | Differential operational amplifier | |
| JPH0595231A (ja) | 出力回路 | |
| JP4859389B2 (ja) | 差動増幅回路 | |
| JP2003188652A (ja) | ゲインブースト演算増幅回路 | |
| JPH1065463A (ja) | 電流比較回路 | |
| JP2004343521A (ja) | 差動増幅器 | |
| US5675294A (en) | Single pin crystal oscillator circuit | |
| JP2001356831A (ja) | ボルテージリファレンス回路 | |
| JPH09130166A (ja) | Ｃｍｏｓ差動増幅回路 | |
| KR100668364B1 (ko) | 가변 이득 증폭기 | |
| JPH0570328B2 (ja) | ||
| US7113040B2 (en) | Differential amplifier | |
| JPH11150429A (ja) | 演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
| A977 | Report on retrieval |
Effective date: 20050714 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050726 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20051206 Free format text: JAPANESE INTERMEDIATE CODE: A02 |