TW202005298A - 可操控方向的通訊系統 - Google Patents

Abstract

在此所揭示的諸多實施例實現了於毫米波頻帶之可操控方向的、分時多工(TDD)通訊通道。除此之外，與先前的收發器系統相比，在此所揭示之實施例提供改良的轉向精度和功率分佈、更低之功耗、及可能更長的使用壽命。

Description

可操控方向的通訊系統 【相關申請案】

本申請案是2018年5月22日提交、標題為「可操控方向的通訊系統」，並以Joseph A.Kaiser,Jr.和Joseph Thaddeus Lipowski為發明人的第62/674,999號美國臨時專利申請案之延續案[代理人案卷號4384-10101]。前述申請案的揭示內容全部以引用之方式併入本文。

本發明有關收發器系統，且更特別地是有關可操控方向的傳輸系統。

在相位陣列軍用雷達的領域已知可操控方向的發射器及接收器系統係發射電磁脈衝並接收該脈衝之反射。

按照本發明的一實施例，一種可在發射模式和接收模式中操作之頻率轉換器積體電路。該電路包括接收輸入；接收輸出；可操作地耦接於接收輸出與接收輸出之間的接收通道，接收通道包括接收混頻器；發射輸入；發射輸出；以及可操作地耦接在發射輸出與發射輸出之間的發射通道，發射通道包括發射混頻器。

電路亦包括建構來提供LO信號的本地振盪器源。於一 些實施例中，本地振盪器源是晶片內振盪器，且在一些實施例中，本地振盪器源是可操作地耦接至晶片外振盪器之輸入端子。

電路亦包括LO開關，其具有耦接至本地振盪器源的輸入、耦接至接收混頻器之第一輸出、及耦接至發射混頻器的第二輸出。LO開關於接收組構中建構來將LO信號可控制地耦接至接收混頻器，且在發射組構中將LO信號耦接至發射混頻器，使得LO一次只會耦接至接收混頻器或發射混頻器之其中之一。

一些實施例亦包括可操作地耦接於接收輸入和接收混頻器之間的低雜訊放大器。低雜訊放大器可在供電模式和無供電模式下受控制地操作。更明確地是，當LO信號耦接至接收混頻器時，低雜訊放大器處於供電模式中，而當LO信號未耦接至接收混頻器時，低雜訊放大器處於無供電模式中。

較佳實施例包括與LO開關控制通訊之模式控制器，以控制LO開關在接收組構與發射組構之間改變。於一些實施例中，模式控制器是與低雜訊放大器進行控制通訊，以在供電模式和無供電模式之間改變，使得低雜訊放大器於供電模式和無供電模式之間改變，同時改變接收組構及發射組構之間的LO開關。

可在發射模式和接收模式中操作的頻率轉換器積體電路之一些實施例包括接收輸入；接收輸出；及低雜訊放大器，其具有可操作地耦接至接收輸入的放大器輸入和可操作地耦接至接收輸出之放大器輸出。當積體電路處於接收模式中時，低雜訊放大器在供電模式中可控制地操作，而當積體電路不處於接收模式中時，低雜訊放大器可在無供電模式中操作。為此目的，電路包括與低雜訊放大器控制通訊的模式控制器，以於供電模式和無供電模式之間可控制地改變。

另一實施例提供可在發射模式和接收模式中操作的前端 積體電路。電路包括發射輸入；發射輸出；及高性能功率放大器，具有可操作地耦接至發射輸入之放大器輸入和可操作地耦接至發射輸出的放大器輸出。當積體電路處於發射模式中時，高性能功率放大器在供電模式中可控制地操作，而當積體電路未處於發射模式中時，高性能功率放大器可在無供電模式中操作。

於一些實施例中，前端積體電路亦包括與高性能功率放大器控制通訊之模式控制器，以在供電模式和無供電模式之間可控制地改變。

又另一實施例提供可於發射模式和接收模式中操作的前端積體電路。電路包括天線介面及介面開關。開關包括與天線介面電連通之刀(pole)，以交替地接收來自天線介面的信號並向天線介面提供信號；接收擲(throw)，其特徵是當接收擲耦接至刀時有接收插入損耗；及發射擲，當發射擲耦接至所述擲時具有發射插入損耗，其中發射插入損耗和接收插入損耗是不對稱的。例如，在一些實施例中，接收插入損耗是發射插入損耗之至少兩倍。

另一實施例提供設置於信號鏈中的可控制之移相器系統，以在信號上施予相位移動。於較佳實施例中，可控制的移相器系統包括二個電串聯之可獨立控制的移相器，以將信號可控制地移位通過連續之相位延遲範圍，使得施予在信號上的相位移動是藉由二個移相器所施予之相位的總和。

於一些實施例中，二個移相器之複合相位範圍是360度。在一些實施例中，二個移相器的複合相位範圍是400度。

於另一實施例中，積體電路收發器系統係具有發射通道及與發射通道相關的二個接收通道。系統包括發射通道(具有發射輸入端子；發射輸出端子；可操作地耦接在發射輸入端子和發射輸出端子之 間的發射信號路徑，發射信號路徑包括發射升頻混頻器)，及第一接收通道(具有第一接收輸入端子；第一接收輸出端子；及可操作地耦接於第一接收輸入端子與第一接收輸出端子之間的第一接收信號路徑，第一接收信號路徑包括第一接收降頻混頻器)、和第二接收通道(具有第二接收輸入端子；第二接收輸出端子；及可操作地耦接在第二接收輸入端子和第二接收輸出端子之間的第二接收信號路徑，第二接收信號路徑包括第二接收降頻混頻器)。系統亦具有本地振盪器輸入端子，其建構來接收具有第一頻率之本地振盪器信號。LO生成系統耦接至本地振盪器輸入端子，並建構來將第一頻率升頻至更高的第二頻率，以產生LO驅動信號。LO生成系統可操作地耦接至第一接收降頻混頻器，以將LO驅動信號提供至第一接收降頻混頻器；及發射升頻混頻器，以將LO驅動信號提供至發射升頻混頻器，及提供至第二接收降頻混頻器，以將LO驅動信號提供至第二接收降頻混頻器。如述，發射通道係藉由它們的共享LO驅動信號而與第一接收通道和第二接收通道相關聯。

在積體電路收發器系統之一些實施例中，LO驅動信號包括第一LO驅動信號和第二LO驅動信號，且LO系統產生器包括耦接至本地振盪器輸入端子的第一本地振盪倍頻器，並建構來將第一頻率升頻至較高的第二頻率，以產生第一LO驅動器信號。第一本地振盪倍頻器可操作地耦接至第一接收降頻混頻器，以將第一LO驅動信號提供至第一接收降頻混頻器。積體電路收發器系統亦包括耦接至本地振盪器輸入端子之第二本地振盪倍頻器，其建構來將第一頻率升頻至較高的第二頻率，以產生第二LO驅動信號，第二本地振盪倍頻器可操作地耦接至發射升頻混頻器，以向發射升頻混頻器提供第二LO驅動信號，並至第二接收降頻混頻器，以將第二LO驅動信號提供至第二接收降頻混頻器。

在積體電路收發器系統之一些此等實施例中，發射通道、第一接收通道、和第二接收通道係在單一積體電路上，且單一積體電路更包括LO開關，其具有耦接至第二本地振盪倍頻器的輸入、耦接至發射升頻混頻器之第一輸出、及耦接至第二接收降頻混頻器的第二輸出，於接收組構中建構LO開關，以將第二LO驅動信號可控制地耦接至第二接收降頻混頻器，並於發射組構中將第二LO驅動信號耦接至發射升頻混頻器，使得第二LO驅動信號一次僅耦接至第二接收降頻混頻器或發射升頻混頻器之其中一個。

積體電路收發器系統的一些實施例更包括第一積體電路，其包括發射輸入端子、發射輸出端子、發射通道、LO輸入端子、和LO生成系統。此第一積體電路更包括LO輸出端子；晶片內LO功率分配器，具有耦接至LO生成系統之輸入、晶片內第一分配器輸出、和晶片第二內分配器輸出，LO功率分配器建構來將LO生成系統的輸出分成在第二分配器輸出之第二LO驅動信號、及於第一分配器輸出的輸出LO驅動信號。第二分配器輸出可操作地耦接至第二接收降頻混頻器。第一分配器輸出可操作地耦接至LO輸出端子。第一積體電路亦包括第一接收輸入端子、第一接收輸出端子、第一接收通道、及第二接收輸入端子。

此等實施例亦包括第二積體電路，其包括第一接收輸入端子、第一接收輸出端子、第一接收通道、第二接收輸入端子、第二接收輸出端子、第二接收通道、第一接收LO輸入端子、和第二接收LO輸入端子。

此外，系統包括晶片外LO功率分配器，其具有可操作地耦接至第一積體電路之LO輸出端子的晶片外分配器輸入；可操作地耦接至第二積體電路之第一接收LO輸入端子的第一晶片外分配器輸出； 及可操作地耦接至第二積體電路之第二接收LO輸入端子的第二晶片外分配器輸出。

一些此等實施例亦包括波束形成器電路，波束形成器電路包括具有發射通道和接收通道之第三積體電路，第三積體電路具有耦接至第一貼片陣列天線的第一複數天線端子；及僅具有接收通道之第四積體電路，第四積體電路具有耦接至第二貼片陣列天線的第二複數天線端子。

一些這樣的實施例更包括基板，其中第一積體電路、第二積體電路、及晶片外LO功率分配器全部設置在基板上。譬如，基板可為印刷電路板。

另一實施例包括用於升頻外向信號之升頻積體電路。升頻積體電路包括中介頻率信號輸入，用於接收具有第一頻譜的外向信號；LO生成電路，建構來產生本地振盪器信號，本地振盪器信號具有大於第一頻譜之頻率。升頻積體電路亦包括建構用於高側注入的單平衡升頻混頻器，混頻器包括：(i)耦接至收發器輸入之信號輸入端子；(ii)耦接至LO生成電路的本地振盪器輸入，以接收本地振盪器信號；及(iii)升頻信號輸出。升頻積體電路更包括耦接至升頻信號輸出之RF輸出；耦接至LO生成電路的LO輸出端子，以將本地振盪器信號提供至另一積體電路。

於一些這樣的實施例中，LO生成電路包括被動式功率分配器，其具有功率分配器輸入和兩個功率分配器輸出。設置被動式功率分配器，以將本地振盪器信號分開，並將本地振盪器信號提供至(a)單平衡升頻混頻器之本地振盪器輸入和(b)LO輸出端子。

一些實施例更包括DC偏壓控制電路，其可操作地耦接至單平衡升頻混頻器，以實現FET平衡的微調，以調整在RF輸出處之 本地振盪器信號消除。

一些實施例更包括一組內部設置的DC接合墊，每一內部設置之接合墊設置於積體電路的頂部表面之內部上，其中內部包括從頂部表面的幾何中心延伸之頂部表面的至少百分之五十。

在一些實施例中，上轉換積體電路具有頂部表面，且更包括RF信號跡線；探針端口，包括：積體電路的頂部表面上之空隙，沒有障礙物且允許探針進入頂部表面的空隙；第一接地墊，設置於所述空隙內，並耦接至晶片接地；第二接地墊，設置在所述空隙內，且耦接至晶片接地；及信號墊，電接至RF信號跡線。信號墊設置於第一接地墊和第二接地墊之間，在所述空隙內，使得信號墊、第一接地墊、和第二接地墊於單一線路中對齊。

於一些這樣的實施例中，上轉換積體電路的頂部表面界定平面，且信號墊於此平面中具有尺寸，使得當RF信號跡線藉由穿過信號墊之間隙所切斷，以形成第一片段和在間隙的相反側上與第一片段電隔離之第二片段時，第一片段、第一接地墊、和第二接地墊於單一線路中對齊，使得三端子探針的端子可分別同時接觸第一片段、第一接地墊、和第二接地墊。

於一些此等實施例中，上轉換積體電路具有頂部表面，且更包括在上轉換積體電路之頂部表面上的RF信號跡線。此等實施例亦具有衰減器，其包括具有第一端和第二端之第一電阻器；第一接合墊，耦接至第一電阻器的第一端；第二電阻器，具有第三端和第四端；第二接合墊，耦接至第二電阻器之第三端；地墊；第三電阻器，其第五端電連接至第一電阻器的第二端和第二電阻器之第四端，且第六端耦接至地墊。第一接合墊和第二接合墊設置於RF信號跡線附近，使得操作者可將第一接合墊引線接合至RF跡線的第一片段，並可將第二接合墊引線 接合至RF跡線之第二片段。RF跡線的第一片段和RF跡線之第二片段藉由切斷間隙電隔離，使得行進經過RF跡線的信號被迫行進經過衰減器。

另一實施例是用於對來自遠側發射器之入向信號進行降頻的積體電路。積體電路包括具有第一RF輸入之第一降頻通道和耦接至第一換衡器的第一雙平衡降頻混頻器，第一RF輸入藉由第一RF跡線耦接至第一雙平衡降頻混頻器。積體電路亦包括具有第二RF輸入之第二降頻通道和耦接至第二換衡器的第二雙平衡降頻混頻器，第二RF輸入藉由第二RF跡線耦接至第二雙平衡降頻混頻器。再者，積體電路包括第一LO端子，設置來接收本地振盪器信號；第二LO端子，設置來接收本地振盪器信號；第一LO跡線，耦接於第一LO端子與第一換衡器之間；及第二LO跡線，耦接在第二LO端子與第二換衡器之間。第二LO跡線在交叉位置處交越第一RF信號跡線，第一RF信號跡線於交叉位置處係藉由居間的絕緣層而與第二LO跡線隔離。

於一些這樣的實施例中，第二RF跡線不會在積體電路上與第一RF跡線、第一LO跡線、和第二LO跡線之任一者交叉。

於一些實施例中，積體電路具有界定積體電路的平面之頂部表面，且第一RF信號跡線在積體電路的平面中具有第一寬度，且第二LO跡線於積體電路之平面中具有第二寬度。然而，在交叉位置處，第一RF信號跡線具有小於第一寬度的第三寬度，且第二LO跡線具有小於第二寬度之第四寬度。

在晶圓實施例中，半導體晶圓具有複數之至少50個積體電路，其中複數積體電路的每一積體電路與複數積體電路之每一其他積體電路係電隔離，且晶圓上的至少大部分積體電路每一個包括一組至少二個在構造上不同之校準標準。

於一些實施例中，晶圓上的至少百分之七十五的積體電路中的每一個包括一組至少二個在構造上不同之校準標準。再者，於一些實施例中，晶圓上的每一個積體電路包括一組至少二個在構造上不同之校準標準。

10‧‧‧節點

11‧‧‧分流器

12‧‧‧分流器

13‧‧‧分流器

14‧‧‧延遲線區段

15‧‧‧延遲線區段

16‧‧‧延遲線區段

17‧‧‧開關

18‧‧‧開關

19‧‧‧開關

20‧‧‧開關

21‧‧‧開關

22‧‧‧開關

31‧‧‧變容二極體

32‧‧‧變容二極體

33‧‧‧傳輸線

39‧‧‧節點

50‧‧‧相移元件

51‧‧‧相移元件

100‧‧‧通訊系統

110‧‧‧建築物

121‧‧‧建築物

122‧‧‧樹

130‧‧‧客戶駐地

131‧‧‧電腦

135‧‧‧客戶駐地

136‧‧‧電腦

140‧‧‧通訊路徑

141‧‧‧通訊通道

142‧‧‧通訊路徑

191‧‧‧級

192‧‧‧級

199‧‧‧網際網路

200‧‧‧收發器

210‧‧‧介面

220‧‧‧天線陣列

221‧‧‧天線

300‧‧‧頻率轉換器

320‧‧‧接收通道

322‧‧‧低雜訊放大器

323‧‧‧換衡器

324‧‧‧降頻混頻器

325‧‧‧換衡器

326‧‧‧第一RX輸出緩衝器

327‧‧‧第二接收輸出

328‧‧‧換衡器

330‧‧‧支路

331‧‧‧本地振盪器源

332‧‧‧本地振盪器源

338‧‧‧第二LO開關

339‧‧‧負載阻抗

340‧‧‧發射通道

341‧‧‧TX輸入

342‧‧‧輸入緩衝器

343‧‧‧換衡器

344‧‧‧升頻器混頻器

345‧‧‧換衡器

346‧‧‧TX輸出驅動器

347‧‧‧TX輸出

350‧‧‧支路

352‧‧‧第一倍頻器

353‧‧‧濾波器

354‧‧‧第一緩衝器

355‧‧‧第二倍頻器

356‧‧‧第二緩衝器

357‧‧‧第一LO開關

358‧‧‧換衡器

360‧‧‧接收通道

361‧‧‧第一接收輸入

362‧‧‧低雜訊放大器

363‧‧‧換衡器

364‧‧‧降頻混頻器

365‧‧‧換衡器

366‧‧‧第一RX輸出緩衝器

367‧‧‧第一接收輸出

370‧‧‧分佈式濾波器系統

371‧‧‧帶通濾波器

380‧‧‧升頻器電路

381‧‧‧頻率升頻電路

387‧‧‧LO驅動器

388‧‧‧LO輸出端子

389‧‧‧功率分配器

390‧‧‧降頻器電路

391‧‧‧第一LO輸入端子

392‧‧‧第二LO輸入端子

393‧‧‧第一LO驅動器

394‧‧‧第二LO驅動器

395‧‧‧接收輸入端子

396‧‧‧接收輸入端子

400‧‧‧前端電路

400A‧‧‧積體電路

400B‧‧‧積體電路

401‧‧‧RX輸出端子

402‧‧‧TX輸入端子

404‧‧‧開關

405‧‧‧分配器/組合器電路

406‧‧‧分配器/組合器電路

407‧‧‧分配器/組合器電路

410‧‧‧第一控制介面

411‧‧‧介面

412‧‧‧TSSI端子

413‧‧‧端子

420‧‧‧相移通道

421‧‧‧相位調整器電路

422‧‧‧衰減器

423‧‧‧開關

424‧‧‧低雜訊放大器

425‧‧‧驅動器

426‧‧‧發射信號強度指示器(TSSI)電路

427‧‧‧功率放大器

428‧‧‧開關

429‧‧‧天線介面端子

430‧‧‧相移通道

431‧‧‧相位調整器電路

433‧‧‧開關

438‧‧‧開關

439‧‧‧天線介面端子

440‧‧‧相移通道

441‧‧‧相位調整器電路

443‧‧‧開關

448‧‧‧開關

449‧‧‧天線介面端子

450‧‧‧相移通道

451‧‧‧相位調整器電路

453‧‧‧開關

458‧‧‧開關

459‧‧‧天線介面端子

460‧‧‧相位控制介面

461‧‧‧端子

462‧‧‧端子

463‧‧‧端子

464‧‧‧端子

466‧‧‧通孔

471‧‧‧中間端子

472‧‧‧中間端子

473‧‧‧中間端子

474‧‧‧中間端子

475‧‧‧中間端子

476‧‧‧中間端子

477‧‧‧中間端子

478‧‧‧中間端子

482‧‧‧模式切換電路

491‧‧‧級

492‧‧‧級

500‧‧‧控制器

501‧‧‧記憶體

502‧‧‧控制信號生成器

503‧‧‧衰減器控制器

504‧‧‧衰減器控制器

505‧‧‧控制部

506‧‧‧處理器

507‧‧‧匯流排

510‧‧‧模式信號

511‧‧‧信號

522‧‧‧衰減器控制信號

591‧‧‧控制信號

592‧‧‧信號

600‧‧‧單刀雙擲(SPDT)開關

610‧‧‧刀

620‧‧‧擲

630‧‧‧擲

730‧‧‧接地信號接地端子組

731‧‧‧跡線

732‧‧‧信號墊

7321‧‧‧隔離部分

7322‧‧‧隔離部分

734‧‧‧電隔離部分

735‧‧‧接地墊

737‧‧‧接地墊

739‧‧‧電隔離部分

750‧‧‧衰減器結構

751‧‧‧電阻器

752‧‧‧節點

753‧‧‧電阻器

754‧‧‧電阻器

755‧‧‧接地

756‧‧‧接合墊

757‧‧‧接合墊

758‧‧‧接合墊

759‧‧‧接合墊

760‧‧‧信號跡線

761‧‧‧引線接合

762‧‧‧引線接合

763‧‧‧引線接合

766‧‧‧片段

767‧‧‧片段

800‧‧‧頻率降頻積體電路

811‧‧‧晶片內RF跡線

812‧‧‧晶片內LO信號跡線

813‧‧‧居間絕緣體層

815‧‧‧結構

830‧‧‧電路

831‧‧‧可切斷墊

832‧‧‧偏壓跡線

850‧‧‧積體電路溫度感測器

851‧‧‧接地墊

852‧‧‧電壓供應墊

853‧‧‧二極體

871‧‧‧短路

872‧‧‧直通線

873‧‧‧偏移直通線

874‧‧‧負載阻抗

875‧‧‧三端子探針

876‧‧‧端子

877‧‧‧端子

878‧‧‧端子

880‧‧‧晶圓

881‧‧‧積體電路

900‧‧‧收發器晶片系統

901‧‧‧印刷電路板基板

910‧‧‧晶片外本地振盪器功率分配器

911‧‧‧第一晶片外分配器輸出

913‧‧‧第二晶片外分頻器輸出

921‧‧‧積體電路

922‧‧‧積體電路

931‧‧‧功率分配器

藉由參考以下詳細敘述，會同參考所附圖面，將可更輕易理解實施例的前述特徵，其中：圖1概要地說明可操控方向之通訊系統的實施例；圖2概要地說明用於在可操控方向之通訊系統中使用的收發器系統之實施例；圖3A概要地說明頻率轉換器電路的實施例；圖3B概要地說明頻率轉換器電路之另一實施例；圖3C及圖3D概要地說明二晶片頻率轉換器電路系統的實施例；圖4A概要地說明前端電路之實施例；圖4B概要地說明前端電路的另一實施例；圖4C概要地說明衰減系統之實施例；圖4D概要地說明移相器的實施例；圖4E概要地說明移相器之另一實施例；圖5A概要地說明控制器的實施例；圖5B概要地說明控制信號之實施例；圖6A概要地說明開關；圖6B概要地說明電源控制系統；圖7A概要地說明頻率升頻積體電路的實施例之佈局和 特徵；圖7B及7C概要地說明可分離探針墊系統的實施例；圖7D及7E概要地說明可選擇阻抗之實施例；圖8A概要地說明頻率降頻積體電路的實施例之佈局；圖8B、圖8C及圖8D每一者概要地說明頻率降頻積體電路的實施例之特徵；圖8E、圖8F、圖8G及圖8H每一者概要地說明校準標準的實施例；圖8I概要地說明三端子探針；圖8J概要地說明積體電路之晶圓；圖9A概要地說明收發器晶片系統的實施例；圖9B概要地說明收發器晶片系統之實施例。

在此所揭示的諸多實施例實現了毫米波頻帶之可操控方向的、分時多工(TDD)通訊通道。除此之外，與先前的收發器系統相比，在此所揭示之實施例提供改良的轉向精度和功率分佈、更低之功耗、及可能更長的使用壽命。

簡言之，在此所敘述的實施例實現了具有單一通道系統(高功率和低NF[雜訊指數])之有利屬性的系統，並具有多通道AESA類型系統(空間功率組合和轉向)之益處。

系統概述

圖1概要地說明可操控方向的通訊系統100之實施例，其中建築物110的頂部上之中心收發器200以分時多工方式與客戶駐地130和135處的對應收發器200通訊。

例如，於說明性實施例中，通訊系統100向客戶駐地130和135處之電腦131和136提供對網際網路199的存取。

在操作中，建築物110處之收發器200操控其天線以透過給定頻率通道與客戶駐地130處的收發器200通訊，以形成臨時專用之通訊路徑140。雖然通訊路徑140是雙向的，但是典型之網際網路使用者下載比它們上傳(從客戶到ISP)更大量的資料(亦即，從網際網路服務提供商(ISP)到客戶)。因此，於其TDD通訊中，建築物100處之收發器200處於發射模式的時間比接收模式中之時間更長，且客戶駐地130處的收發器200處於接收模式之時間比發射模式的時間更長。

在另一時間，建築物110處之收發器200終止通訊路徑140，並重定向其天線以形成另一臨時專用的通訊路徑142，以與客戶駐地135處之收發器200通訊。

藉由在交替時間建立和終止個別、專用的通訊路徑140及142，建築物110處之收發器200能以對那些駐地處的客戶出現之方式有效連續地向客戶駐地130和135兩者提供網際網路存取。換句話說，客戶駐地130和135處的網際網路用戶不知道他們沒有連續地連接至網際網路，但代替地僅在有限時期的離散時間連接。除了其他益處之外，系統100允許藉由僅使用單一頻率通道來與數個客戶駐地130、135建立雙向通訊而有效使用可用頻譜。

可能出現建議通訊路徑中的變化之情況。例如，當樹122沒有葉子時，通訊路徑140可在冬季充分地施行，但當葉子存在時，其性能可能在夏季不幸地降低。因此，建築物110處的收發器200可重定向其天線，以在客戶駐地130處建立至收發器200之替代通訊路徑142。替代通訊路徑142可例如從另一建築物121反射。

收發器(Transceiver)

圖2概要地說明可操作地耦接於介面210(例如連接至網際網路199、或至顧客電腦131)及天線陣列220之間的收發器200之實施例。在控制器500的控制之下，收發器200可於發射模式和接收模式下交替地操作。

在發射模式中，來自介面210的通訊信號(其可為中頻信號)進入頻率轉換器300電路，其將信號加以調變，以產生所期望之傳輸頻率的調變信號，用於如上所述透過通訊通道(例如，140、141、142)進行通訊。然後，前端電路400處理調變信號，並將處理後之調變信號提供至天線陣列220供傳輸。前端電路可稱為「波束形成器」電路。

在接收模式中，來自天線陣列220的接收信號進入前端電路400，其處理所接收之信號並將它們提供至頻率轉換器300。頻率轉換器300解調所接收的信號以產生解調信號，且將解調後的信號提供至介面210。

頻率轉換器(Frequency Converter)

頻率轉換器電路300之說明實施例概要地說明於圖3A中，且包括單一接收通道320及單一發射通道340。

發射通道340在TX輸入341處開始並包括輸入緩衝器342，接著是換衡器(bulun)343、升頻器混頻器344、及另一換衡器345，接著是耦接至TX輸出347的TX輸出驅動器346。

接收通道360(可稱為第一接收通道360)可操作地耦接於第一接收輸入361和第一接收輸出367之間。第一接收通道360包括低雜訊放大器362、接著是換衡器363和降頻混頻器364、另一換衡器365、和耦接至第一接收輸出367的第一RX輸出緩衝器366。

在說明性實施例中，低雜訊放大器362可具有比傳統上將選擇者更高之性能特性。例如，傳統設計實踐保持應選擇放大器以滿 足使用它的系統之雜訊規格，同時提供足以抵消所預期的下游損耗-例如，混頻器損耗和類比前端電路系統-中之損耗的增益，且應避免性能大於完成上述目的所需之性能的放大器，因為更高性能之低雜訊放大器(LNA)設計和實現起來將會更複雜，且會不合期望地消耗更多功率並產生更多熱。

雖然違反直覺，但在較佳實施例中，LNA 322之性能大於完成前述目的所需之性能。例如，LNA 322可以是與低失真(高IIP3)結合的高增益(例如，+24dB)低雜訊放大器。此放大器322提供數個益處。首先，相對於LNA 322之信號處理能力，輸入至LNA 322的信號典型很小，且因此通常不會使LNA接近非線性。因此，藉由LNA 322所產生之放大信號非常乾淨，即使不是非常強大(與LNA的全功率電位相比)。再者，如果信號處於高位準(如當所接收之信號的來源位於附近時)，LNA之高IIP3將改善失真收訊。這在為接收信號鏈的實際限制內提供最高之動態範圍。與具有較低性能放大器的信號鏈相比，此LNA 322能夠實現較高之調變比率。

此外，高增益LNA 322亦允許設計者向信號鏈添加濾波器(例如，以減少環境雜訊)，因為LNA 322足夠強大以抵消藉由此濾波器所強加的任何損耗或信號衰減。

於說明性實施例中，發射通道340和接收通道360之混頻器的每一者是雙平衡混頻器，其可調諧以考慮其操作之溫度、其操作的頻率、或兩者。更明確地是，混頻器包括場效電晶體(FET)，且系統200〝調諧(tune)〞FET操作之電壓，以最佳化用於使用混頻器的溫度及頻率之IP3。

FET電壓的傳統調諧係保持調諧對於所討論之變數應該是最佳的。例如，如果調諧混頻器在給定頻率下操作，則調諧混頻器以 最佳化其在所述頻率下之性能。如果調諧混合器以在給定溫度下操作，則調諧混合器以最佳化其在所述溫度下的性能。然而，發明人意識到針對變數中之單一變數(頻率或溫度)進行調諧可能會因為另一變數而降低電路的性能。

發明人亦認識到用於二變數(溫度和頻率)之最佳解決方案可共同地意指FET沒有針對至少一變數、及可能兩者(亦即，它們中的任一者或兩者可調諧至更佳狀態，但代價是使它們之組合小於最佳可用組合)進行最佳調諧。

再者，發明人已認識到FET調諧電壓之中存在關係、或相互依賴性，其中改變它們中的第一個將造成改變FET之操作，這使得一或兩個其他電壓不足，且因此需要調整其中的一個或兩個(其依序可建立重新調整第一電壓之需要…)。

隨後，發明人意識到避免此迭代調整過程的益處。因此，較佳實施例在單一步驟中調整所有電壓以解決相互依賴性。例如，於較佳實施例中，藉由使用存儲在控制器500之記憶體501中的查找表(LUT)來施行調整。查找表採用溫度和頻率作為輸入，並指定混頻器之FET調諧電壓的期望電壓。然後，電壓從控制信號生成器502供給至FET。應當注意，藉由查找表所供給之調諧能以對於至少一變數不是最佳的方式調諧FET。換句話說，雖然它是反直覺的，但是一些實施例將FET調諧至對於(a)混頻器操作之頻率、(b)混頻器操作的溫度，或(c)混頻器操作之頻率和溫度為次優的電壓。

發射通道340及接收通道360之混頻器藉由本地振盪器系統的支路350(可稱為第一支路350)所驅動。為此目的，頻率轉換器300電路包括提供本地振盪器信號之本地振盪器(LO)源331。在一些實施例中，本地振盪器源是晶片內振盪器，且於較佳實施例中，本地振盪 器源332是可操作地耦接至晶片外振盪器的本地振盪器輸入端子。

LO系統之第一支路350包括使LO信號的頻率加倍之第一倍頻器352(或頻率倍增器)、濾波器353、第一緩衝器354、第二倍頻器(或頻率倍增器)、355、和第二緩衝器356。第二緩衝器356將LO信號提供至第一LO開關357。

在較佳實施例中，LO開關357是單刀雙擲(SPDT)開關600，如圖6A中所概要地說明。SPDT開關600具有單刀610，其專門可交替地控制耦接至二擲620、630。換句話說，當刀610耦接至第一擲620時，信號可於刀610和第一擲620之間傳播，而沒有信號從刀610傳播至第二擲630。類似地，當刀610耦接至第二擲630時，信號可在刀610和第二擲630之間傳播，而沒有信號從刀610傳播至第一擲620。除非另有說明，否則於此所敘述的所有開關可以是SPDT開關。

在一些實施例中，開關(例如，357、600)包括一或多個FET。傳統之FET開關設計保持FET的驅動電壓低於總可用電源電壓(換句話說，FET在「電極(rail)」之下驅動)。與慣例相反，較佳實施例在所述電極處驅動FET。這具有在開關中產生更快的切換時間、並改善前端電路400之IIP3性能的益處。

於發射模式中，第一LO開關357經過換衡器358將LO信號提供至發射混頻器344，且在接收模式中，第一LO開關357通過換衡器367將LO信號提供至第一接收混頻器364。

應當注意，於發射模式中，第一LO開關357不向接收混頻器364提供LO信號，且在接收模式中，第一LO開關357不向發射混頻器344提供LO信號。

頻率轉換器300之一些實施例包括本地振盪器系統中的分佈式濾波器。如圖3A中所示，本地振盪器系統藉由將輸入信號之頻 率乘以4(經由二個倍頻器352、355)來建立LO信號。LO信號可包括寄生信號(例如，於諧波和混合互調變失真(IM)產品)，其可能不幸地受發射和接收通道影響，且可能不幸地洩漏並阻礙其他附近電路、諸如前端電路400的操作。

因此，在說明性實施例中，本地振盪器系統包括分佈式濾波器系統370，其具有沿著LO信號鏈設置之複數帶通濾波器371，以傳遞LO信號，並降低寄生信號功率位準。一些實施例亦包括在信號鏈的輸出處之高通濾波器。所述高通濾波器建構來傳遞射頻信號，同時顯著衰減LO以滿足FCC頻譜遮罩需求。

此過濾體系結構的一益處源自以下之認識：濾波器元件中沒有一個必須獨自完成所有過濾工作。分佈式濾波器是協同系統，其中每一濾波器元件僅施行整個濾波的一部分，但是所有濾波器元件一起實現整個濾波器轉移函數。因此，每一濾波器可設計成具有比設有相同或等效轉移函數之單一濾波器更低的Q及/或更低之插入損耗。再者，藉由分佈式濾波器所施予的衰減分佈遍及整個信號鏈，因此信號鏈中沒有單一元件支承抵消所述衰減之全部負擔。

圖3B概要地說明具有二接收通道320和360、一發射通道340、和具有二個支路330和350的本地振盪器系統之頻率轉換器300的另一實施例。

第二接收通道320具有與第一接收通道360類似之架構，設有低雜訊放大器322、接著是換衡器323、及降頻混頻器324、另一換衡器325、和耦接至第二接收輸出327的第一RX輸出緩衝器326。

圖3B之實施例包括功率分配器332，其將來自本地振盪器源331的本地振盪器信號分成LO系統之二支路330和350。LO系統的第二支路330類似於第一支路350，且在接收模式中經過第二LO 開關338向第二接收混頻器324提供LO信號。然而，第二支路330不向發射混頻器344提供LO信號。而是，於發射模式中，第二LO開關338經過負載阻抗339將LO信號耦接至接地。

圖3B之架構的益處是可獨立地控制二個接收通道320和360。例如，當系統200處於從接收模式改變至發射模式之過程中時可控制第一LO開關357中的LO信號，以在第二LO開關338將其LO信號切換至接地(例如，藉由信號511)之前的時間點將LO信號引導到接收混頻器344。因此，當發射通道340上線時，第二接收通道320保留活動，且能夠處理所接收之信號。這使得頻率轉換器電路200能夠以很小的(如果有的話)延遲從接收模式過渡至發射模式，且在過渡期間處理所接收信號的能力幾乎沒有(如果有的話)或中斷。

當頻率轉換器電路300處於接收模式中時，在使發射混頻器344失去LO信號時，圖3A和圖3B之實施例的益處在於發射通道340被有效地去激活，藉此減少其功率消耗，並減少可能以別的方式藉由發射通道340產生並耦接進入第一或第二接收通道360、320中之任何雜訊。

替代地或另外地，當頻率轉換器電路300處於發射模式中時，可關掉頻率轉換器電路300的一些電路元件，且當頻率轉換器電路300處於接收模式中時，可關掉一些電路元件。例如，當頻率轉換器電路300處於發射模式中時，低雜訊放大器362和322、及緩衝器366和326可回應於來自控制器500之模式信號510而關掉。當頻率轉換器電路300處於接收模式中時，TX緩衝器342和驅動器346可回應於來自控制器500的模式信號510而關掉。

圖3B之實施例的又另一益處在於，當發射通道340物理地設置在第一接收通道360和第二接收通道320之間時，(去激活或 關掉)接收通道340動作的電路系統和半導體材料具有物理緩衝器，以減輕第一接收通道360和第二接收通道320之間的串擾。

如圖3A和圖3B中所示，頻率轉換器電路包括與控制器500通訊之電介面。更明確地是，頻率轉換器電路包括接收模式信號510和511的T/R介面411。因此，可說頻率轉換器電路300與控制器500進行控制通訊。

圖3C和圖3D概要地說明二晶片頻率轉換器電路系統之實施例。

圖3C概要地說明頻率升頻器積體電路380的實施例。升頻器電路380具有耦接至緩衝器341之發射輸入端子341。在說明性實施例中，升頻器電路380接收具有中頻頻譜(例如，不是基帶信號)的IF信號，並將所述IF信號升頻為射頻(RF信號)。

緩衝器342之輸出耦接至升頻器混頻器344。於說明性實施例中，升頻器混頻器344具有混頻器輸入、混頻器輸出、和雙平衡本地振盪器輸入。升頻器混頻器344的輸出端子耦接至驅動器346，且驅動器346之輸出耦接至發射輸出端子347。

升頻器混頻器344建構用於高側注入。換句話說，本地振盪器信號的頻率大於RF信號之頻譜的最高頻率。因此，在混頻器輸出端所產生之信號具有一影像(或「上邊帶」)，其頻率高於本地振盪器頻率(高側影像)，反之主要RF頻帶(或「下邊帶」)低於本地振盪器頻率(低側影像)。低於本地振盪器頻率的影像之頻譜相對於輸入IF信號的頻譜反轉。

兩個影像藉由升頻器混頻器344供給至輸出驅動器346。然而，輸出驅動器346之帶寬是有限的，且在本地振盪器頻率下至少下降3dB，並在高側影像之頻率大於3dB。例如，在諸多實施例中，輸出 驅動器346的帶寬在本地振盪器頻率下降至少6dB、9dB、12dB或更多。因此，藉由輸出驅動器346所產生之信號(和在發射輸出端子347輸出的RF信號)包括反向頻譜低側影像，但本質上沒有本地振盪器信號和高側影像。如此，於發射輸出端子347輸出之RF信號實際上僅是低側影像。

升頻器電路380亦包括耦接在LO輸入端子367和LO輸出端子388之間的LO生成器電路。LO生成器系統類似於有關圖3A中所敘述之電路，且亦包括分佈式濾波器370，儘管為了清楚起見，分佈式濾波器370不包括在圖3C中。然而，升頻器電路380的LO生成器系統而不是開關357具有帶有二輸出的功率分配器389。功率分配器之一輸出耦接至LO輸出端子388，且功率分配器389的另一輸出耦接至LO驅動器387。於說明性實施例中，功率分配器389是被動式功率分配器。

圖3D概要地說明頻率降頻器積體電路390之實施例。降頻器電路390具有耦接在接收輸入端子395和接收輸出端子361之間的第一降頻通道，及耦接於接收輸入端子396和接收輸出端子327之間的第二降頻通道。第一和第二降頻通道本質上是如上面結合圖3A所敘述。

頻率降頻器積體電路390亦具有第一LO輸入端子391和第二LO輸入端子392，其建構來接收LO信號、諸如在端子388處藉由頻率升頻電路381所產生和輸出之LO信號。因為所接收的LO信號在其從升頻器電路380之行程上可能已衰減，所以降頻器電路390具有分別對應於第一和第二LO輸入端子391和392的第一和第二LO驅動器393和394。每一LO驅動器的輸出分別在第一和第二降頻通道中輸入至對應之換衡器367和328。

應當注意的是，第二LO驅動器394藉由晶片內LO信號跡線812耦接至其對應的換衡器328，且LNA 362之輸出藉由晶片內RF跡線811耦接至換衡器363。如圖3D中所示，晶片內LO跡線與晶片內RF跡線相交，即使所實踐的標準RF積體電路設計會教導應避免此交叉，因為每一跡線上之信號有可能破壞另一跡線上的信號之風險。在圖8B中概要地說明用於實現此一交叉的結構。

前端(Front-end)

圖4A概要地說明前端電路400之說明性實施例。前端電路400具有四個平行的、雙向的、可獨立控制之相移通道420、430、440和450，在一端、於四個對應的天線介面端子429、439、449和459與在另一端、RX輸出端子401和TX輸入端子402之間延伸。

於發射模式中，回應於來自控制器500的模式控制信號510，將開關404、423、428、433、438、443、448、453和458設置為發射組構。以如此建構之開關，射頻信號(例如，來自頻率轉換器電路300)在TX輸入端子402處進入前端電路400，且通過開關404至一組分配器/組合器電路405、406及407進入四個相移通道420、430、440和450的每一個。下面敘述相移通道420，應理解相移通道430、440和450於結構上類似並以類似方式操作，除了每一相移通道420、430、440和450可獨立地控制，以在射頻信號上施予相同或不同之相位移動。於發射模式中，信號分成四個離散路徑(420、430、440、450)，每一路徑施予單獨的相位移動，以在通道之相應天線端口處實現波束操控。應當注意的是，於接收模式(下面討論)中，分別在天線處的進來信號之相前具有彼此不同的相位，且藉由通過相移通道420、430、440、450，相位對齊且四個信號相干地組合(以於組合信號中加總其各自的能量)，且組合信號傳遞至頻率轉換器(例如，頻率轉換器300中之接收通 道)。

相移通道420包括相位調整器421、衰減器422和模式切換電路482。

在較佳實施例中，相位調節器421較佳地是具有於至少360度的連續範圍內調整射頻信號之相位的能力，且在一些實施例中具有400度。相位調整器421之實施例於圖4C中概要地說明，且包括二個電串聯的可獨立控制之級491和492，使得施予至射頻信號上的相位調整是藉由二級491、492之每一個所施予的相位調整之總和。二級移相器421的另一實施例在圖4D中概要地說明。

圖4D之二級移相器421是國際專利公開第WO 91/20126號(國際專利申請第PCT/GB91/00892號，申請人為惠普公司，發明人為約翰多莫科斯，標題為「相移電路」)所揭示的移相器為模型。

參考圖4D，移相器421包含具有可控可選固定式移位器之第一級491、具有連續可變延遲線的第二級492。

第一級491具有複數延遲線。於圖4D之實施例中，第一級491具有三個延遲線區段(14、15和16)，它們可藉由開關(17、18、19、20、21至22)的操作切換到信號路徑或從信號路徑切換出來。開關在控制器500的控制之下操作。例如，控制信號591可為多位元數位信號，使第一位元控制開關17及18以將延遲線14切換進出信號路徑，第二位元控制開關19和20以將延遲線15切換進出信號路徑，及第三位元控制開關21和22以將延遲線16切換進出信號路徑。

第一級491耦接至第二級492。於一些實施例中，第一級491藉著可變增益放大器26耦接至第二級492。

第二級492包括複數變容二極體31、32，它們連接在一起以形成集總元件傳輸線33。此線33的電容取決於施加至每一變容二 極體31、32之反向偏壓。此偏壓藉由從控制器500所饋送的信號592來控制。

圖4E概要地說明移相器電路421之另一實施例，所述移相器電路421係局部地以美國專利第4,994,773號(發明人為陳等人，標題為「具有疊接組構的數位控制單片主動式移相裝置」)中所揭示之移相器。圖4E概要地說明採用游標控制的數位控制主動式移相器之簡單方塊圖為模型。

輸入信號被引導至90度位元相移元件50的輸入。90度位元相移元件50之輸出施加至180度位元相移元件51的輸入。180度位元相移元件51之輸出被施加至整併有游標調節的數位控制主動式向量生成器492之輸入端。

固定式90度位元移相元件50和固定式180度位元移相元件51可以是被動式或主動式網絡。90度位元相移元件50可以是雙向相移裝置，也可以是180度位元相移元件51。數控的向量生成器492較佳地是提供0到90度之間的相位移動或同樣在其他範圍上的相位移動。

於說明性實施例中，相移電路421包括圖4E之固定式90度位元相移元件50和固定式180度位元相移元件51、及旁路線11和12、開關17、18、19及20，以可控制地將相移元件50和51切換進出信號路徑，隨同圖4D的連續可變相移電路492。

如上所述，可理解相位調整器421是雙向的，其中信號可經過相位調整器421從節點10傳播至節點39、或從節點39傳播至節點10。於較佳實施例中，相位調整器421較佳地是具有在至少360度、且於一些實施例中在400度之連續範圍內調整射頻信號的相位之能力。在圖4D中所概要地說明的相位調整器421之實施例中，二級191 和192是電串聯的，使得施予至射頻信號上之相位調整是藉由二級191和192的每一個所施予之相位調整的總和。

每一離散移相器491可稱為N路徑移相器，於此〝N〞指示離散傳輸線之數量。圖4D的實施例具有四條傳輸線，以致N=4，且離散移相器191可稱為4路移相器。明確地是，傳輸線14、15和16各自施予延遲，且由分流器11、12和13所組成之傳輸線不產生延遲。

圖4E的實施例具有二傳輸元件50、51，其可被控制以分別施予90度之相位移動和180度的相位移動，以致它們可施予90度(元件50)、180度(元件51)、270度(元件50加元件51)、或零度之相位移動。

因此，例如，說明性移相器191的四條傳輸線可分別施予90度、180度、270度、和零度之相位移動。

而且，如上所述，應當理解的是，移相器492是連續移相器，可控制所述移相器以在其範圍內施予任何角度的相位移動。例如，於說明性實施例中，連續移相器492可具有90度之範圍，並可施予從0度到90度的任何角度之相位移動，包括0度和90度。在另一說明性實施例中，連續移相器492可具有100度的範圍，並可施予從0度到100度之任何角度的相位移動，包括0度和100度。

於一些實施例中，二級491和492之複合相位範圍是360度。在一些實施例中，二級491和492的複合相位範圍是400度。

下表說明相位調整器421之說明性實施例的總相位調整範圍，其中離散移相器491是4路徑移相器，且連續移相器492具有90度之連續範圍：

下表說明相位調整器421的另一說明性實施例之總相位調整範圍，其中離散移相器491是4路徑移相器，且連續移相器492具有100度的連續範圍：

與具有單一(例如，N位元)移相器之系統相比，前述相移架構產生較低的整體注意力(亦即，較低之總損耗)和小得多的尺寸。因此，說明性實施例之相移架構不如其他選項複雜，並且更小，如此在積體電路400中產生相當大的占用區域節省。

於一些實施例中，相位調整器421會衰減射頻信號，且在一些實施例中，此衰減之數量可取決於移相器491和492的至少其中之一的設置。在一些實施例中，期望具有恆定的衰減。為此目的，可例如經由來自控制器500之衰減器控制信號522來控制衰減器422，以與移相器491和492的設置一致地改變其衰減，使得對於移相器491和492之所有設置，衰減器422和移相器491和492之組合衰減是恆定的。

為此目的，較佳實施例經由查找表(LUT)調整相位調整器421，查找表可儲存在控制器500之記憶體501中。不僅基於系統的增益和期望之相位移動，而且基於相位調節器操作的信號之頻率、以及相位調節器的溫度，查找表指定相位調整器之設置(例如，其組成部分 491和492的一或兩個)。亦即，在較佳實施例中，命令給相位調整器LUT之輸入參數由GAIN、PHASE、FREQ和TEMP所組成。相位調整器LUT能可選地由單獨的查找值或最佳擬合之公式所組成，以減小LUT大小。

於此，發明人注意到既然兩個移相器491、492和衰減器422都藉由控制器500所控制，系統200可同時對移相器491、492和衰減器422的每個狀態進行編程。就整個系統而言，移相器和衰減器之所有四個通道都可同時發生地編程，以便有效瞬時地操控天線波束。這是與其他可能的選項形成對比，諸如使用串行尋址(亦即，減少I/O接腳之數量)，但此方法將會更慢(亦即，它會減慢編程速度)-有時非常顯著，其不幸地限制快速切換(亦即波束操控)。

於說明性實施例中，模式切換電路482包括具有低雜訊放大器424的接收支路，且與接收支路並聯，具有與功率放大器427串聯之驅動器425的發射支路。

在發射模式中，一對開關423、428經過驅動器425和功率放大器427引導外向射頻信號。

於接收模式中，在模式切換電路482之相反端處的一對開關428、423將進來之射頻信號引導經過接收支路的低雜訊放大器。

於一些實施例中，功率放大器427是高性能功率放大器，其消耗不可持續之功率量，這意指如果功率放大器427以100%的佔空比供電，則其使用壽命將縮短，及/或功率放大器427或積體電路400將受到功率放大器427所產生之熱量的損壞。因此，在較佳實施例中，功率放大器427以小於100%之佔空比操作，且較佳地是小於30%、或20%。此操作是可能的，因為收發器200以TDD模式操作，且當收發器200處於接收模式時，功率放大器427可關掉。在技術領域中已知的 是，積體電路具有耐熱性，高於所述耐熱性可能損壞積體電路，或高於所述耐熱性將降低積體電路之操作壽命。因此，除了降低功耗之外，以小於100%(例如，20%；30%)的佔空比操作功率放大器427增加了功率放大器427之操作壽命，且因此增加了作為其一部分的積體電路，並藉由防止功率放大器427之溫度達到/操作在會損壞積體電路或降低其壽命的位準。

於一些實施例中，模式切換電路482可具有不對稱之損耗曲線。在先前技術領域中，良好的設計實踐要求收發器中之開關具有對稱的損耗曲線，亦即，從單刀雙擲(SPDT)開關中的刀行進到擲的其中之一的信號之插入損耗與從SPDT開關的另一擲行進至所述刀之信號的插入損耗相同。遵循所述慣例是有益的，因為具有對稱損耗曲線之開關提供減少的串擾。

與慣例成對比，開關428、423之一或多個的說明性實施例具有不對稱之損耗曲線，其中當所述擲620耦接至刀610時，進來的信號在一個擲620處之插入損耗大於當刀610電耦接至第二擲630時在刀610處的外向信號之插入損耗。

模式切換電路482可選地包括發射信號強度指示器(TSSI)電路426，其電耦接於驅動器425和功率放大器427之間的節點處。慣例指定TSSI電路設置在信號鏈之輸出處，以便測量呈最終形式的信號。換句話說，理想情況下，TSSI電路將直接在輸出端測量功率，因為所述點給予實際輸出至天線之功率的最準確讀數。然而，發明人已意識到直接於輸出端測量功率會給系統性能帶來成本，其中測量輸出信號實際上會使其衰減，從而導致輸出功率之降低。

與慣例和理想對比，說明性實施例將TSSI電路佈置在信號鏈的輸出上游之一或多個節點處。此方法的一益處是避免於接收模式 下浪費高達0.5dB之發射輸出功率或0.5dB的較高NF。較佳實施例使用相對校準方案來供應此益處。儘管前述方法可導致精度損失(相對於在輸出處設置TSSI電路)，但是出於在此所述實施例之目的，發明人發現考慮到避免如上所述之有價值RF性能損失的益處，此種損耗是可接受的。

圖4B概要地說明前端電路400之替代實施例，其中電路設置於二不同的積體電路400A和400B上。二積體電路可經由中間端子(耦接至中間端子472之中間端子471，例如藉由引線接合；及類似地473至474、475至476和477至478)耦接在一起，以如上針對圖4A的實施例所述地操作。然而，將電路系統分佈越過二積體電路允許一些實施例於二個積體電路400A和400B的中間端子之間電氣地包括第三電路(例如，濾波器)。

前述實施例於操作時產生熱量，且因此較佳實施例包括背面散熱。另外，為了減輕振蕩的風險，較佳實施例包括隔離特徵。在較佳實施例中滿足這些二需求，使一排頂側通孔466設置於通道之間。此等通孔466都改善通道至通道的RF隔離，並提供額外之頂部至底部的熱通孔路徑，以將多餘之熱量由頂側功率FET傳導離開。既然大部份熱量主要藉由傳導至晶片的背面金屬化而消散，因此這些通孔466方便地提供此雙重益處。

如圖4A和圖4B中所示，前端電路400、400A和400B包括用於與控制器500通訊之電介面。更明確地是，前端電路包括第一控制介面410，其包括T/R介面411以接收模式信號510、TSSI端子412以傳遞TSSI資料；注意端子413接收衰減控制信號。前端電路亦包括具有端子461、462、463和464的相位控制介面460，以分別接收用於相位調整器電路421、431、441和451之控制信號591和592。前 端電路因此可以說是與控制器500的控制通訊。

圖5A概要地說明控制器電路500，而圖5B則概要地說明可藉由控制器電路500所生成之控制信號。

控制器500包括用於產生上述諸多控制信號的控制信號生成器。控制器500亦包括建構來根據第一移相器491之設置以控制所述衰減器422的衰減器控制器503，及建構來根據所述第一移相器492之設置以控制所述衰減器422的另一衰減器控制器504。藉由同時考慮到第一移相器491和第二移相器492兩者之設置，較佳實施例包括建構來控制所述衰減器422的衰減器控制器505。控制部500亦包括用於儲存查找表和其他資訊、以及用於在處理器506上執行之代碼的記憶體501。處理器506經由匯流排507與上述模組501-505進行資料和控制通訊。

模式信號510控制系統200處於發射模式(信號高)或接收模式(信號低)。擴展之接收通道模式信號511在模式信號510變為發射模式之後改變一些離散時間，以允許第二接收通道320(圖3B)在發射通道340上線時保持活動一小段時間(如上所述)。

信號520是發射功率控制信號，其在系統200處於發射模式時接通一或多個電路元件(信號高)，並當系統200不處於發射模式時，斷開那些電路元件(信號低)。

信號521是接收功率控制信號，其在系統200處於接收模式時接通一或多個電路元件(信號高)，並當系統200不處於接收模式時，斷開那些電路元件(信號低)。

如上所述，一些實施例在一些操作模式中關掉一些電路元件(例如，每一耗電裝置)的電源。為此目的，圖6B概要地說明回應於來自控制器500之控制信號654的功率控制電路650(例如，發射功 率控制信號520或接收功率控制信號521)。當通電時，耗電裝置651經過電力中斷器(例如，開/關開關)653從電源652汲取電力。當斷電時，電力中斷器652不允許來自電源652之電力，以抵達耗電裝置651。

圖7A概要地說明具有頂部表面701的頻率升頻積體電路700之實施例的佈局和特徵。除了上述電路之外，一些實施例包括一或多個內部設置的接合墊703，每一內部設置之接合墊設置於積體電路頂部表面的內部702上。內部702可從頂部表面之幾何中心所界定，並涵括由頂部表面的幾何中心延伸之頂部表面的至少百分之二十，但不延伸至積體電路的邊緣。於說明性實施例中，內部702具有四邊形形狀，其中心點與積體電路700之幾何中心點共同定位。在圖7A中，四邊形說明為虛線，但應理解為虛線不是積體電路700的物理部分，而是代替地僅包括指示內部702之邊界。於其他實施例中，內部可佔據所述表面的30%、40%、50%、60%、或70%或80%，僅舉幾個範例。

在其他實施例中，設置於內部中之接合墊可定義為於積體電路的周邊上不具有至少一邊緣之接合墊，或作為從積體電路的最近邊緣向內設置、由積體電路之表面上的其他結構之接合墊(換句話說，設置在內部中的接合墊可定義為接合墊，於接合墊和積體電路的最近邊緣之間具有其他結構)。

圖7B和7C概要地說明可分離探針墊系統的實施例。圖7B概要地說明接地信號接地端子組730。接地墊735和接地墊737電耦接至接地，且信號墊732電耦接至跡線731。此信號墊732具有與接地墊735和737對準(亦即，與其對齊)之中心。再者，信號墊732相對接地墊735和737設置，使得三端子探針875的三端子876、877、878(例如，圖8I)可同時分別接觸接地墊735、信號墊732、和接地墊737。於說明性實施例中，可切斷信號墊732以將信號墊732分成二隔離部分 7321和7322(且如果跡線731位於積體電路之表面上，接著亦將跡線731分成二電隔離部分734和739)，如圖7C中所概要地說明。信號墊732具有足夠長的長度，以使其可在第一端附近被切斷，且連接至信號跡線731之一隔離部分的信號墊之第二端(部分7322)仍然是與二接地墊735、737形成一直線，如圖7C中所概要地說明。於較佳實施例中，信號墊732具有足夠長的長度，以使其可在第二端附近被切斷，且連接至信號跡線731之另一隔離部分的信號墊之第一端仍然是與二接地墊735、737形成一直線。這樣一來，測試系統操作者可切斷信號墊731(和信號跡線731)，且仍然用三端子探針875探測信號跡線731的一隔離段。再者，於較佳實施例中，端子組730設置在積體電路之頂部表面上的空隙處。空隙沒有障礙物、諸如會阻礙或阻止三端子探針之端子進出至接地墊735、732和737的接合線或連接器或其他結構，並藉此允許探針進出積體電路之頂部表面和接地墊。

圖7D和圖7E概要地說明可選擇性地耦接至信號跡線760的衰減器結構750(例如，1dB衰減器)之實施例。此實施例中之衰減器結構750可稱為「T形衰減器」，但是其他實施例可使用其他衰減器結構、例如「Pi衰減器」。

圖7D和圖7E中的衰減器結構750具有於它們之間的節點752處彼此耦接之二電阻器751及753。第三電阻器754將節點752耦接至接地755。二接合墊758及759設置毗連信號跡線760和衰減器結構750。接合墊758及759因此可選擇性地連接至段760和767，以致電阻器751、752和754用作調諧元件，以補償傳輸線760上的可能阻抗失配。

在圖7D中，衰減器結構750與信號跡線760電隔離。

於圖7E中，信號跡線760已藉由片段766和767之間 的間隙切斷，且衰減器結構750越過間隙電耦接。明確地是，第一引線接合761將片段766耦接至接合墊756，且第二引線接合762將片段767耦接至接合墊755。因此，衰減器結構750在片段766和767之間電串聯，並將衰減供給至於這些片段之間傳播的信號。

為了從電路移除此衰減器(例如，電阻器)，可從接合墊756和757移除引線接合761和762，並分別耦接(或替換為以其他引線接合耦接至)至接合墊758和759，且第三引線接合763可耦接在接合墊758和接合墊759之間，以致在片段766上傳播的信號可經過引線接合761傳播至接合墊758，且接著經過第三引線接合傳播至接合墊759，及接著經由引線接合762傳播至片段767。

應當注意，儘管圖7D和圖7E顯示建構來允許電阻器751、752及754選擇性地耦接至傳輸線760之結構，但是其他實施例使用那些將其他電路元件耦接至傳輸線760的結構、諸如串聯或並聯方式連接之電容器、電感器、或濾波器，用於阻抗匹配及/或振盪防止或抑制之明確目的。

圖8A概要地說明頻率降頻積體電路800之實施例的佈局。

圖8B、圖8C和圖8D各自概要地說明頻率降頻積體電路之實施例的特徵； 圖8B概要地說明交叉結構815，通過所述交叉結構815，晶片內RF信號跡線811跨越晶片內LO信號跡線812(或在一些實施例中，晶片內LO信號跡線812跨越晶片內RF信號跡線811)。二跡線811、812在交叉點處藉由一或多個居間絕緣體層813(諸如二氧化矽)分開。結構815可被認為是跡線-絕緣體-跡線夾層。如圖所說明，RF信號跡線811具有第一寬度(在藉由積體電路390之頂部表面所形成的平面 中或平行於所述平面)，且LO跡線812具有第二寬度。然而，在交叉點處，每一此跡線之寬度更窄。換句話說，RF信號跡線811具有小於第一寬度的第三寬度，且LO信號跡線812具有小於第二寬度之第四寬度。這樣一來，相對於如果跡線分別保持第一和第二寬度的電容將減小，RF信號跡線811和LO信號跡線之間的電容減小。在說明性實施例中，第三和第四寬度分別是第一和第二寬度之60%、或50%、或40%，僅舉幾個例子。

圖8C概要地說明電路830的一部分，其包括電耦接至偏壓跡線832之可切斷墊831。可切斷墊831能例如藉由操作者所切割或切斷，以致耦接至偏壓跡線832的電路可藉由向切斷之墊831的一端提供DC電壓所偏壓。可切斷墊831具有足夠長之尺寸，以致它可切斷成兩部分，且至少一個、較佳地是兩切斷部分足夠大，以接收探針或接合引線，以傳遞至切斷部分，且偏壓跡線832耦接至切斷部分、DC偏壓電壓。

圖8D概要地說明積體電路溫度感測器850，其包括耦接至晶片內電源的電壓供應墊852、及耦接至晶片接地之接地墊851。二極體853耦合在電壓供應墊852和接地墊851之間。如在技術領域中所知，經過二極體(例如二極體853)的電流隨二極體溫度而變動。因此，流經二極體853之電流指示晶片溫度，並可藉由二極體兩端的電壓為其特徵。溫度感測器850可操作地耦接至控制器500，所述控制器500監視電流(或電壓)以決定晶片溫度，且於一些實施例中，控制器500接著使用晶片溫度來控制積體電路之其他功能、諸如放大器增益。

圖8E、圖8F、圖8G和圖8H各自概要地說明雙通口晶圓上校準標準的實施例：短路(871)、直通線(872)、偏移直通線(873)、和匹配之負載阻抗(例如，50歐姆)(874)。頻率降頻器電路(例如，390) 的一些實施例包括一或多個晶片內校準參考。此校準參考在技術領域中是已知的。如所示及所敘述，每一雙通口晶圓上校準標准於構造上與其他標準不同。

圖8I概要地說明如在技術領域中已知之三端子RF探針875(接地信號接地)，例如用於探測一組端子。探針875具有三個端子876、877、878。這些端子形成一直線，以致它們可同時接觸在單一參考平面上的晶圓。

圖8J概要地說明具有複數個別積體電路881(例如降頻電路390)之半導體晶圓880。在晶圓880上的至少一半個別之積體電路881包括複數晶片內校準參考，即使晶圓設計實踐認為此等校準參考僅受限於不產生積體電路的晶圓區域，或僅受限於一些包括校準參考之積體電路。在替代實施例中，晶圓880上的個別積體電路881之60%包括複數晶片內校準參考，且於一些實施例中，數量是70%、80%、或90%、或100%。

圖9A概要地說明印刷電路板基板901上的收發器晶片系統900之實施例。此實施例包括頻率升頻器積體電路380和頻率降頻器電路390，其與一或多個前端電路400耦接，其可以是例如在此所揭示的任何前端電路(例如，在圖4A、4B和4C中)。系統900亦包括晶片外本地振盪器功率分配器910。

晶片外LO功率分配器910具有耦接至升頻器電路380之LO輸出端子的輸入端子911、可操作地耦接至降頻器電路390之第一接收LO輸入端子的第一晶片外分配器輸出911、及可操作地耦接至降頻器電路390之第二接收LO輸入端子的第二晶片外分頻器輸出913。前端電路400之接收信號輸出端子耦接至降頻器電路390的接收輸入端子。前端電路400耦接至貼片陣列天線220。

圖9B概要地說明印刷電路板基板901上之收發器晶片系統的另一實施例。在此實施例中，前端400包括兩組不同之積體電路921和922。組921包括一或多個積體電路，其包括接收和發射信號鏈兩者。組921的發射通道經過功率分配器931耦接至升頻器電路380，且組921之接收通道經過所述功率分配器931耦接至降頻器電路390。組921的積體電路耦接至貼片陣列天線221。

對比之下，組922包括一或多個積體電路，其僅包括接收信號鏈。因為那些積體電路不接收發射信號，所以組922的積體電路耦接至降頻器電路390，而不通過中間功率分配器。組921之積體電路耦接至另一貼片陣列天線922。貼片陣列天線221和貼片陣列天線922共同形成天線陣列220。

上述發明的實施例僅欲為示範性的；對於本領域具有通常知識者來說，許多變動和修改是顯而易見的。所有此等變動和修改是欲落在如任何所附之請求項所界定之本發明的範圍內。

諸多實施例之特徵可為在於本段落後面的段落(及在本申請案結尾處所提供之實際申請專利之前)中所列出的潛在申請專利。這些潛在之申請專利形成本申請案的書面描述之一部分。據此，以下潛在申請專利的主題可於涉及本申請案之後續項目中、或基於本申請案的任何申請要求優先權作為實際申請專利所給出。包含此等潛在之申請專利不應解釋為意指實際的申請專利未涵括潛在申請專利之主題。因此，不在以後的項目中提出這些潛在申請專利之決定不應解釋為向公眾給予所述主題。

在沒有限制的情況下，可主張之潛在主題(以字母〝P〞開頭，以便避免與下面所提出的實際申請專利混淆)包括：

I. Topaz{頻率轉換器}

A. 切換LO

P1. 一種可於發射模式和接收模式下操作之頻率轉換器積體電路，所述電路包含：接收輸入；接收輸出；可操作地耦接於接收輸出和接收輸出之間的接收通道，接收通道包含接收混頻器；發射輸入；發射輸出；可操作地耦接於發射輸出和發射輸出之間的發射通道，發射通道包含發射混頻器；本地振盪器源，建構來提供LO信號；及LO開關，具有耦接至本地振盪器源之輸入、耦接至接收混頻器的第一輸出、及耦接至發射混頻器之第二輸出，LO開關在接收組構中建構成將LO信號可控制地耦接至接收混頻器、且於發射組構中將LO信號耦接至發射混頻器，使得LO一次僅耦接至接收混頻器或發射混頻器中的一個。

P2. P1之頻率轉換器積體電路，更包含可操作地耦接在接收輸入和接收混頻器之間的低雜訊放大器，低雜訊放大器可控制地操作於供電模式和無供電模式中，低功率放大器當LO信號耦接至接收混頻器時處於供電模式中，且當LO信號沒有耦接至接收混頻器時處於無供電模式中。

P3. P1之頻率轉換器積體電路，更包含與LO開關控制通訊的模式控制器，以控制LO開關在接收組構和發射組構之間改變。

P4. P3的頻率轉換器積體電路，其中模式控制器與低雜訊放大器進行控制通訊，以於供電模式和無供電模式之間改變，使得低雜訊放大器在供電模式和無供電模式之間改變，同時改變於接收組構和發射組構之間的LO開關。

P5. P1之頻率轉換器積體電路，其中本地振盪器源包含晶片內振盪器。

P6. P1的頻率轉換器積體電路，其中本地振盪器源包含可操作地耦接至晶片外振盪器之輸入端子。

B. Topaz放大器及其佔空比

P7. 一種可在發射模式和接收模式下操作的頻率轉換器積體電路，所述電路包含：接收輸入；接收輸出；低雜訊放大器，具有可操作地耦接至接收輸入之放大器輸入和可操作地耦接至接收輸出的放大器輸出，低雜訊放大器在積體電路處於接收模式中時以供電模式可控制地操作，且當積體電路不處於接收模式中時可在無供電模式中操作。

P8. P7之頻率轉換器積體電路，更包含：模式控制器，與低雜訊放大器控制通訊，以在供電模式和無供電模式之間可控制地改變。

II. Opal{前端}

A. Opal放大器及其佔空比

P9. 一種可在發射模式和接收模式中操作的5G前端積體電路，所述電路包含：發射輸入；發射輸出；高性能功率放大器，具有可操作地耦接至發射輸入之放大器輸入和可操作地耦接至發射輸出的放大器輸出，當積體電路處於發射模式中時，高性能功率放大器在供電模式下可控制地操作，且當積體電路不處於發射模式中時在無供電模式下可控制地操作。

P10. P9之前端積體電路，更包含：模式控制器，與高性能功率放大器控制通訊，以於供電模式和無供電模式之間可控制地改變。

B. 不對稱的T/R開關

P11. 一種可在發射模式和接收模式中操作之前端積體電路，包含：天線介面；介面開關，具有：與天線介面電連通的極點，以交替地接收來自天線介面之信號並向天線介面提供信號；接收擲，其特 徵是當接收擲耦接至極點時接收插入損耗；及發射擲，當發射擲耦接至所述擲時具有發射插入損耗，其中發射插入損耗和接收插入損耗是不對稱的。

P12. P11之5G前端積體電路，其中接收插入損耗是發射插入損耗的至少兩倍。

100‧‧‧通訊系統

110‧‧‧建築物

121‧‧‧建築物

122‧‧‧樹

130‧‧‧客戶駐地

131‧‧‧電腦

135‧‧‧客戶駐地

136‧‧‧電腦

140‧‧‧通訊路徑

141‧‧‧通訊通道

142‧‧‧通訊路徑

199‧‧‧網際網路

200‧‧‧收發器

Claims (20)

1. 一種積體電路收發器系統，具有發射通道及與該發射通道有關的二個接收通道，該系統包含：該發射通道，包含：發射輸入端子；發射輸出端子；發射信號路徑，可操作地耦接於該發射輸入端子與該發射輸出端子之間，該發射信號路徑包含發射升頻混頻器；第一接收通道，包含：第一接收輸入端子；第一接收輸出端子；第一接收信號路徑，可操作地耦接於該第一接收輸入端子與該第一接收輸出端子之間，該第一接收信號路徑包含第一接收降頻混頻器；第二接收通道，包含：第二接收輸入端子；第二接收輸出端子；第二接收信號路徑，可操作地耦接於該第二接收輸入端子與該第二接收輸出端子之間，該第二接收信號路徑包含第二接收降頻混頻器；本地振盪器輸入端子，建構來接收具有第一頻率的本地振盪器信號；LO生成系統，耦接至該本地振盪器輸入端子，且建構來將該第一頻率升頻至較高的第二頻率，以產生LO驅動信號，該LO生成系統可操作地耦接至： 該第一接收降頻混頻器，以將該LO驅動信號提供至該第一接收降頻混頻器；及該發射升頻混頻器，以將該LO驅動信號提供至該發射升頻混頻器，及至該第二接收降頻混頻器，以將該LO驅動信號提供至該第二接收降頻混頻器；藉由分享式的該LO驅動信號，該發射通道係與該第一接收通道及該第二接收通道有關。
2. 如請求項1之系統，其中該LO驅動信號包含第一LO驅動信號及第二LO驅動信號，且該LO系統生成器包含：第一本地振盪倍頻器，耦接至該本地振盪器輸入端子，並建構成將該第一頻率升頻至較高的該第二頻率，以產生該第一LO驅動器信號，該第一本地振盪倍頻器可操作地耦接至：該第一接收降頻混頻器，以將該第一LO驅動信號提供至該第一接收降頻混頻器；及第二本地振盪倍頻器，以耦接至該本地振盪器輸入端子，及建構成將該第一頻率升頻至較高的該第二頻率，以產生該第二LO驅動信號，該第二本地振盪倍頻器可操作地耦接至：該發射升頻混頻器，以將該第二LO驅動信號提供至該發射升頻混頻器，及至該第二接收降頻混頻器，以將該第二LO驅動信號提供至該第二接收降頻混頻器。
3. 如請求項2之系統，其中該發射通道、該第一接收通道、及該第二接收通道是在單一積體電路上，該單一積體電路更包含LO開關，其具有耦接至該第二本地振盪倍頻器的輸入、耦接至該發射升頻混頻器之第一輸出、和耦接至該第二接收降頻混頻器的第二輸出，該LO開關在接收組構中係建構來將該第二LO驅動信號可控制地耦接至該第二接收降頻混頻器，並在發射組構中係將該第二LO驅動信號耦接至該發射升頻混頻器，使得該第二LO驅動信號一次只會耦接至該第二接收降頻混頻器或該發射升頻混頻器之其中之一。
4. 如請求項1之系統，更包含：第一積體電路，包含該發射輸入端子、該發射輸出端子、該發射通道、該LO輸入端子、及該LO生成系統，該第一積體電路更包含：LO輸出端子；晶片內LO功率分配器，具有耦接至該LO生成系統的輸入、晶片內第一分配器輸出及晶片內第二分配器輸出，該LO功率分配器建構來將該LO生成系統之輸出分成在該第二分配器輸出的第二LO驅動信號、及在該第一分配器輸出之輸出LO驅動信號；該第二分配器輸出，可操作地耦接至該第二接收降頻混頻器；該第一分配器輸出，可操作地耦接至該LO輸出端子；及該第一接收輸入端子、該第一接收輸出端子、該第一接收通道、該第二接收輸入端子；第二積體電路，包含該第一接收輸入端子、該第一接收輸出端子、該第一接收通道、該第二接收輸入端子、該第二接收輸出端子、該第二接收通道、第一接收LO輸入端子、及第二接收LO輸入端子；及晶片外LO功率分配器，具有： 晶片外分配器輸入，可操作地耦接至該第一積體電路的該LO輸出端子；第一晶片外分配器輸出，可操作地耦接至該第二積體電路之該第一接收LO輸入端子；及第二晶片外分配器輸出，可操作地耦接至該第二積體電路的該第二接收LO輸入端子。
5. 如請求項4之系統，更包含：波束形成器電路，該波束形成器電路包含：第三積體電路，具有發射通道及接收通道，該第三積體電路具有耦接至第一貼片陣列天線的第一天線端子；及第四積體電路，僅具有接收通道，該第四積體電路具有耦接至第二貼片陣列天線之第二天線端子。
6. 如請求項4之系統，更包含基板，其中該第一積體電路、該第二積體電路、及該晶片外LO功率分配器皆設置於該基板上。
7. 如請求項6之系統，其中該基板包含印刷電路板。
8. 一種用於升頻外向信號之升頻積體電路，該升頻積體電路包含：中間頻率信號輸入，用於接收具有第一頻譜的外向信號；LO生成電路，建構來產生本地振盪器信號，該本地振盪器信號具有大於該第一頻譜之頻率；單平衡升頻混頻器，建構用於高側注入，該混頻器包括： (i)信號輸入端子，耦接至該收發器輸入；(ii)本地振盪器輸入，耦接至該LO生成電路，以接收該本地振盪器信號；及(iii)升頻信號輸出；RF輸出，耦接至該升頻信號輸出；及LO輸出端子，耦接至該LO生成電路，以將該本地振盪器信號提供至另一積體電路。
9. 如請求項8之升頻積體電路，更包含DC偏壓控制電路，其可操作地耦接至該單平衡升頻混頻器，以微調FET之平衡，來調整在該RF輸出上之該本地振盪器信號消除。
10. 如請求項8之升頻積體電路，其中該LO生成電路包含具有功率分配器輸入及二個功率分配器輸出的被動式功率分配器，該被動式功率分配器設置成分開該本地振盪器信號並將該本地振盪器信號供給至(a)該單平衡升頻器混頻器之該本地振盪器輸入、及至(b)該LO輸出端子。
11. 如請求項8之升頻積體電路，更包含一組內部設置的DC接合墊，每一個內部設置的該DC接合墊係設置於該積體電路的頂部表面之內側部上，其中該內側部包含從該頂部表面的幾何中心延伸之頂部表面的至少百分之五十。
12. 如請求項8之升頻積體電路，其中該升頻積體電路具有頂部表面，該升頻積體電路更包含： RF信號跡線；探針端口，包含：空隙，在該積體電路的該頂部表面上，該空隙沒有障礙物且允許探針進出該頂部表面；第一接地墊，設置於該空隙內，並耦接至晶片接地；第二接地墊，設置在該空隙內，且耦接至晶片接地；信號墊，電耦接至該RF信號跡線。該信號墊：設置於該第一接地墊及該第二接地墊之間，在該空隙內，使得該信號墊、該第一接地墊、及該第二接地墊於單一線路中對齊。
13. 如請求項12之升頻積體電路，其中該升頻積體電路的該頂部表面界定一平面，且該信號墊於該平面中具有尺寸，使得當該RF信號跡線藉由穿過該信號墊之間隙而被切斷時，會形成第一片段和在該間隙的相反側上而與該第一片段電隔離之第二片段，且該第一片段、該第一接地墊、和該第二接地墊於單一線路中對齊，使得三端子探針的端子可分別同時接觸該第一片段、該第一接地墊、和該第二接地墊。
14. 如請求項8之升頻積體電路，其中該升頻積體電路具有頂部表面，該升頻積體電路更包含：RF信號跡線，在該升頻積體電路的該頂部表面上；衰減器，包含：第一電阻器，具有第一端部及第二端部；第一接合墊，耦接至該第一電阻器之該第一端部；第二電阻器，具有第三端部及第四端部；第二接合墊，耦接至該第二電阻器的該第三端部； 接地墊；及第三電阻器，具有電耦接至該第一電阻器之該第二端部及該第二電阻器的該第四端部的第五端部、及耦接至該接地墊的第六端部；其中該第一接合墊及該第二接合墊係設置靠近該RF信號跡線，使得操作者可將該第一接合墊引線接合至該RF跡線之該第一片段，並可將該第二接合墊引線接合至該RF跡線之該第二片段，該RF跡線之該第一片段和該RF跡線之該第二片段係藉由切斷性的間隙而電隔離，使得行進經過該RF跡線之信號被迫行進經過該衰減器。
15. 一種用於將來自遠側發射器的入向信號進行降頻之積體電路，該積體電路包含：第一降頻通道，包含第一RF輸入及耦接至第一換衡器的第一雙平衡降頻混頻器，該第一RF輸入藉由第一RF跡線耦接至該第一雙平衡降頻混頻器；第二降頻通道，包含第二RF輸入及耦接至第二換衡器之第二雙平衡降頻混頻器，該第二RF輸入藉由第二RF跡線耦接至該第二雙平衡降頻混頻器；第一LO端子，設置來接收本地振盪器信號；第二LO端子，設置來接收該本地振盪器信號；第一LO跡線，耦接於該第一LO端子與該第一換衡器之間；第二LO跡線，耦接在該第二LO端子與該第二換衡器之間，該第二LO跡線在交叉位置處交越該第一RF信號跡線，該第一RF信號跡線於該交叉位置處係藉由居間的絕緣體層而與該第二LO跡線隔離。
16. 如請求項15之積體電路，其中：該第二RF跡線不會在該積體電路上與該第一RF跡線、該第一LO跡線、和該第二LO跡線的任一者交叉。
17. 如請求項15之積體電路，其中該積體電路具有界定該積體電路之平面的頂部表面，且其中該第一RF信號跡線在該積體電路的平面中具有第一寬度，且該第二LO跡線於該積體電路之平面中具有第二寬度，除了在該交叉位置，其係該第一RF信號跡線具有小於該第一寬度的第三寬度，而該第二LO跡線具有小於該第二寬度的第四寬度之外。
18. 一種具有複數之至少50個積體電路之半導體晶圓，其中：該複數個積體電路的每一積體電路與該複數個積體電路的每一其他積體電路係電隔離，及該半導體晶圓上的至少大部分的積體電路的每一個係包含一組至少二個在構造上不同之校準標準。
19. 如請求項18之半導體晶圓，其中該晶圓上的至少百分之七十五的積體電路的每一個係包含一組至少二個在構造上不同的校準標準。
20. 如請求項18之半導體晶圓，其中該晶圓上的每一積體電路係包含一組至少二個在構造上不同之校準標準。

Images