JP2002526957A - 入力信号と発振器信号相互の混合のための回路装置 - Google Patents
入力信号と発振器信号相互の混合のための回路装置Info
- Publication number
- JP2002526957A JP2002526957A JP2000572992A JP2000572992A JP2002526957A JP 2002526957 A JP2002526957 A JP 2002526957A JP 2000572992 A JP2000572992 A JP 2000572992A JP 2000572992 A JP2000572992 A JP 2000572992A JP 2002526957 A JP2002526957 A JP 2002526957A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- current
- current source
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
本発明は、入力信号と発振器信号を相互に混合するための回路装置に関している。この場合当該回路装置は、１つの入力側と２つの電圧出力側を備えた分相器を有し、電圧入力側と電流出力側を備えた第１の差動増幅器を有し、電圧入力側と電流出力側を備えた第２の差動増幅器を有し、第１の制御可能な電流源を有し、第２の制御可能な電流源を有し、電流入力側と電流出力側を備えた第１の移相器を有し、電流入力側と電流出力側を備えた第２の移相器を有し、加算装置を有し、該加算装置は、前記第１及び第２の差動増幅器に後置接続され、さらに出力信号を送出している。
Description
【０００１】 本発明は、入力信号と発進黄信号相互の混合のための回路装置に関している。
【０００２】 ミラー形周波数抑圧ミクサは有利には、入力受信器のもとでの高価なミラー形
周波数抑圧フィルタの節約とより高度な集積度の達成のための解決手段である。
しかしながらこの種のミクサは、次のような欠点を有している。すなわちそれが
通常のミクサの二倍の出力を必要とすることである。電力消費の問題は、特にモ
バイルタイプでの適用の際に大きな意味がある。なぜなら電力消費はそのつどの
機器の構造やその特性に大きく影響し実質的にコスト高に結び付くからである。
周波数抑圧フィルタの節約とより高度な集積度の達成のための解決手段である。
しかしながらこの種のミクサは、次のような欠点を有している。すなわちそれが
通常のミクサの二倍の出力を必要とすることである。電力消費の問題は、特にモ
バイルタイプでの適用の際に大きな意味がある。なぜなら電力消費はそのつどの
機器の構造やその特性に大きく影響し実質的にコスト高に結び付くからである。
【０００３】 例えば米国特許出願 US 4, 801,900 および US 5,661,485 明細書からは、信
号周波数抑圧ミクサが公知である。この種のミクサは、通常は、ノイズの少ない
２つの同一のミクサ段とそれに接続された発振器信号用の増幅器を備えた入力増
幅器と、元の発信黄信号から２つの直交発振器信号を形成するための位相スプリ
ッタと、出力側位相結合器を含んでいる。この場合入力側と出力側のインピーダ
ンス比が重要となる。多かれ少なかれ発振器信号の増幅の際の高い入力インピー
ダンスは、通常は比較的高い電力消費を意味する。その上さらにこれらの付加的
な素子に基づく挿入損が位相結合によって出力側で補償されなければならな。こ
のことも電力消費の増加を増長する。ノイズの少ない通常の増幅器は、カスケー
ド接続された入力側トランジスタ（または差動増幅器の構成ではトランジスタ対
、）を備えた電力/電圧変換器として構成されている（これは抵抗とコンデンサ
を備えた並列形ローパスフィルタ網のように受動負荷を駆動する）。抵抗を用い
た電圧/電流フィードバックは、所要の線形性を達成するためには正確に調整さ
れた入力インピーダンスを必要とする。共通のエミッタを備えた入力側は、低い
ノイズに対して最良に適しているが、しかしながらこれはいずれにしても非常に
高いバイアス電流（数ミリアンペア）で作動しなければならない。入力側の電力
信号は、受動負荷を駆動し出力信号としての電圧を出六側にもたらす電流に変換
される。いずれにせよ大きな電圧信号には、それに相応の直流電圧の制御ないし
変調余裕度が必要である。
号周波数抑圧ミクサが公知である。この種のミクサは、通常は、ノイズの少ない
２つの同一のミクサ段とそれに接続された発振器信号用の増幅器を備えた入力増
幅器と、元の発信黄信号から２つの直交発振器信号を形成するための位相スプリ
ッタと、出力側位相結合器を含んでいる。この場合入力側と出力側のインピーダ
ンス比が重要となる。多かれ少なかれ発振器信号の増幅の際の高い入力インピー
ダンスは、通常は比較的高い電力消費を意味する。その上さらにこれらの付加的
な素子に基づく挿入損が位相結合によって出力側で補償されなければならな。こ
のことも電力消費の増加を増長する。ノイズの少ない通常の増幅器は、カスケー
ド接続された入力側トランジスタ（または差動増幅器の構成ではトランジスタ対
、）を備えた電力/電圧変換器として構成されている（これは抵抗とコンデンサ
を備えた並列形ローパスフィルタ網のように受動負荷を駆動する）。抵抗を用い
た電圧/電流フィードバックは、所要の線形性を達成するためには正確に調整さ
れた入力インピーダンスを必要とする。共通のエミッタを備えた入力側は、低い
ノイズに対して最良に適しているが、しかしながらこれはいずれにしても非常に
高いバイアス電流（数ミリアンペア）で作動しなければならない。入力側の電力
信号は、受動負荷を駆動し出力信号としての電圧を出六側にもたらす電流に変換
される。いずれにせよ大きな電圧信号には、それに相応の直流電圧の制御ないし
変調余裕度が必要である。
【０００４】 さらに挿入損を低減させるために、ミクサは増幅器の出力インピーダンスより
も著しく高い入力インピーダンスを有している必要がある。増幅器のように共通
のエミッタを有する入力段は、この場合増幅器の増幅に基づく付加的な線形性の
要求を実行しなければならない。この線形性は、エミッタの縮退によって達成可
能であるが、しかしながらこの場合０ｄＢ近傍の電圧変換器増幅を達成するため
には、ミクサにおいて非常に高い出力インピーダンスが必要となる。このことか
らも益々高い制御ないし変調余裕度が必要とされる。位相結合器のもとでも同じ
要求が生じ、付加的な（制御）変調余裕度が必要となる。複数のブロックが相互
に上下して設定されている場合は、電流消費は少なくなるがしかしながらモバイ
ル機器などで用いられる（例えば２.７Ｖ）低い電圧のもとで作動させるのには
受入れられないような著しい制御ないし変調余裕度が必要となる。別の側では、
複数のブロックが並列に配置されている回路装置は、はるかに高い電力消費を有
している（さもないと特性が悪化する）。
も著しく高い入力インピーダンスを有している必要がある。増幅器のように共通
のエミッタを有する入力段は、この場合増幅器の増幅に基づく付加的な線形性の
要求を実行しなければならない。この線形性は、エミッタの縮退によって達成可
能であるが、しかしながらこの場合０ｄＢ近傍の電圧変換器増幅を達成するため
には、ミクサにおいて非常に高い出力インピーダンスが必要となる。このことか
らも益々高い制御ないし変調余裕度が必要とされる。位相結合器のもとでも同じ
要求が生じ、付加的な（制御）変調余裕度が必要となる。複数のブロックが相互
に上下して設定されている場合は、電流消費は少なくなるがしかしながらモバイ
ル機器などで用いられる（例えば２.７Ｖ）低い電圧のもとで作動させるのには
受入れられないような著しい制御ないし変調余裕度が必要となる。別の側では、
複数のブロックが並列に配置されている回路装置は、はるかに高い電力消費を有
している（さもないと特性が悪化する）。
【０００５】 本発明の課題は、冒頭に述べたような形式の回路装置において、前述したよう
な欠点を解消すべく改善を行うことである。
な欠点を解消すべく改善を行うことである。
【０００６】 この課題は、請求項１の特徴部分に記載された本発明による回路装置によって
解決される。本発明の別の有利な構成例及び改善例は従属請求項に記載されてい
る。
解決される。本発明の別の有利な構成例及び改善例は従属請求項に記載されてい
る。
【０００７】 本発明による、入力信号と発振器信号を相互に混合するための回路装置は以下
に述べるような特徴を有している。すなわち、 １つの入力側と２つの電圧出力側を備えた分相器を有しており、前記入力側には
発振器信号が印加され、前記出力側からは相互に９０゜位相シフトされた発振器
直交信号が取出し可能であり、 電圧入力側と電流出力側を備えた第１の差動増幅器を有しており、該作動増幅
器の電圧入力側は、前記分相器の２つの電圧出力側のうちの一方に接続されてお
り、 電圧入力側と電流出力側を備えた第２の差動増幅器を有しており、該作動増幅
器の電圧入力側は、前記分相器の２つの電圧出力側のうちのもう一方に接続され
ており、 第１の制御可能な電流源を有しており、該第１の電流源は、前記第１の差動増
幅器の給電のためにこれに接続され、さらに入力信号によって制御されており、 第２の制御可能な電流源を有しており、該第２の電流源は、前記第２の差動増
幅器の給電のためにこれに接続され、さらに入力信号によって制御されており、 電流入力側と電流出力側を備えた第１の移相器を有しており、該第１の移相器
は前記第１の差動増幅器に後置接続されており、 電流入力側と電流出力側を備えた第２の移相器を有しており、該第２の移相器
は前記第２の差動増幅器に後置接続されており、 加算装置を有しており、該加算装置は、前記第１及び第２の差動増幅器に後置
接続され、さらに出力信号を送出している。
に述べるような特徴を有している。すなわち、 １つの入力側と２つの電圧出力側を備えた分相器を有しており、前記入力側には
発振器信号が印加され、前記出力側からは相互に９０゜位相シフトされた発振器
直交信号が取出し可能であり、 電圧入力側と電流出力側を備えた第１の差動増幅器を有しており、該作動増幅
器の電圧入力側は、前記分相器の２つの電圧出力側のうちの一方に接続されてお
り、 電圧入力側と電流出力側を備えた第２の差動増幅器を有しており、該作動増幅
器の電圧入力側は、前記分相器の２つの電圧出力側のうちのもう一方に接続され
ており、 第１の制御可能な電流源を有しており、該第１の電流源は、前記第１の差動増
幅器の給電のためにこれに接続され、さらに入力信号によって制御されており、 第２の制御可能な電流源を有しており、該第２の電流源は、前記第２の差動増
幅器の給電のためにこれに接続され、さらに入力信号によって制御されており、 電流入力側と電流出力側を備えた第１の移相器を有しており、該第１の移相器
は前記第１の差動増幅器に後置接続されており、 電流入力側と電流出力側を備えた第２の移相器を有しており、該第２の移相器
は前記第２の差動増幅器に後置接続されており、 加算装置を有しており、該加算装置は、前記第１及び第２の差動増幅器に後置
接続され、さらに出力信号を送出している。
【０００８】 本発明によれば、個々の回路ブロックを相互に次のようにスタックさせること
が可能となる。すなわち一方では個々のブロックを流れるバイアス電流が分割可
能であり、もう一方では自身が非常に低い給電電圧（２.７Ｖ以下）のもとで作
動可能であるようなスタック構造が可能である。この場合ミクサは非常に低い入
力インピーダンス（結合されたベースにより）しか有さず、それぞれ１/２の電
流で給電される（増幅器の１/２のベース電流レベルにより伴うノイズも僅か）
。その他にこの種のアーキテクチャによって電圧の制御ないし変調の余裕度も僅
かでよい。この場合発振器信号を増幅する増幅器は出力インピーダンスが十分に
小さくなるように構成されるので、ミクサは発振器信号を切換える単純なスイッ
チ対を低減することができ、これは共通のベースを有する入力段に置換えられる
。類似した形態で構成されている位相結合器も結果的にさらにミクサにセットで
き、その他の回路部と同じベース電流を受取る。これらのベース電流は高いレベ
ルを有しているので、全てのブロックの入力インピーダンスは十分に小さく、そ
れによって全体的に僅かな信号損失しか生じない。総利得は、その入力側におけ
る信号分割によるミクサの高いノイズ作用を有利に補償するために、実質的に低
ノイズの増幅器から形成される。位相結合器とミクサ相互のスタック構造によっ
て装置全体の電力消費は著しく低減され得る。
が可能となる。すなわち一方では個々のブロックを流れるバイアス電流が分割可
能であり、もう一方では自身が非常に低い給電電圧（２.７Ｖ以下）のもとで作
動可能であるようなスタック構造が可能である。この場合ミクサは非常に低い入
力インピーダンス（結合されたベースにより）しか有さず、それぞれ１/２の電
流で給電される（増幅器の１/２のベース電流レベルにより伴うノイズも僅か）
。その他にこの種のアーキテクチャによって電圧の制御ないし変調の余裕度も僅
かでよい。この場合発振器信号を増幅する増幅器は出力インピーダンスが十分に
小さくなるように構成されるので、ミクサは発振器信号を切換える単純なスイッ
チ対を低減することができ、これは共通のベースを有する入力段に置換えられる
。類似した形態で構成されている位相結合器も結果的にさらにミクサにセットで
き、その他の回路部と同じベース電流を受取る。これらのベース電流は高いレベ
ルを有しているので、全てのブロックの入力インピーダンスは十分に小さく、そ
れによって全体的に僅かな信号損失しか生じない。総利得は、その入力側におけ
る信号分割によるミクサの高いノイズ作用を有利に補償するために、実質的に低
ノイズの増幅器から形成される。位相結合器とミクサ相互のスタック構造によっ
て装置全体の電力消費は著しく低減され得る。
【０００９】 本発明の別の有利な構成例によれば、２つの移相器はそれぞれ１つの反転端子
と非反転端子を備えたそれぞれ１つの対称性入力側と対称性出力側を有している
。この場合はそれぞれ入力側の反転及び非反転端子が出力側の反転及び非反転端
子にそれぞれ２つの抵抗と２つのコンデンサを用いて直接ないしは交差を介して
接続されている。それにより僅かな回路コストとパッシブな回路技術で適切な移
相器電流の入出力を実現できる。このパッシブな実現はさらに、アクティブな移
相器での付加的ノイズの発生に比べて遙かに少ない。
と非反転端子を備えたそれぞれ１つの対称性入力側と対称性出力側を有している
。この場合はそれぞれ入力側の反転及び非反転端子が出力側の反転及び非反転端
子にそれぞれ２つの抵抗と２つのコンデンサを用いて直接ないしは交差を介して
接続されている。それにより僅かな回路コストとパッシブな回路技術で適切な移
相器電流の入出力を実現できる。このパッシブな実現はさらに、アクティブな移
相器での付加的ノイズの発生に比べて遙かに少ない。
【００１０】 有利には、制御可能な電流源はそれぞれの差動増幅器に直列に接続された第１
の定電流源と、それぞれの差動増幅器に並列に接続された第２の定電流源と、第
１の定電流源に並列に接続された増幅器を有している。
の定電流源と、それぞれの差動増幅器に並列に接続された第２の定電流源と、第
１の定電流源に並列に接続された増幅器を有している。
【００１１】 さらに有利には、増幅器段及び/又は加算装置では、特に共通の基準電圧源か
ら給電されるカスケード回路が設けられている。
ら給電されるカスケード回路が設けられている。
【００１２】 実施例 次に本発明を図面に基づき以下の明細書で詳細に説明する。
【００１３】 図に示されている本発明による回路装置は、２つの差動増幅器１及び２と、それ
ぞれ２つのエミッタ結合されたｎｐｎバイポーラトランジスタ３及び４ないし５
及び６を有している。この場合トランジスタ３，４のベースは、分相器７の対称
性出力側に接続されており、それに対してトランジスタ５，６のベースは、分相
器７の別の対称性出力側に接続されている。分相器７には発振器信号８が印加さ
れる。分相器７の２つの対称性出力側には、直交した発振器信号、すなわち相互
に９０゜移相された２つの直交信号が供給される。これらの信号も発振器信号８
に由来する。９０゜の移相は当該実施例では次のようにして達成されている。す
なわち一方では移相器に移相４５゜の発振器信号を供給し、もう一方では移相器
に移相１３５゜の発振器信号を供給するようにして達成されている。それにより
、２つの信号の間で９０゜の位相差が２つの移相器の出力側と分相器７の出力側
に生じる。分相器７の対称性出力側は、トランジスタ３，４ないし５，６の制御
のための電圧出力側である。
ぞれ２つのエミッタ結合されたｎｐｎバイポーラトランジスタ３及び４ないし５
及び６を有している。この場合トランジスタ３，４のベースは、分相器７の対称
性出力側に接続されており、それに対してトランジスタ５，６のベースは、分相
器７の別の対称性出力側に接続されている。分相器７には発振器信号８が印加さ
れる。分相器７の２つの対称性出力側には、直交した発振器信号、すなわち相互
に９０゜移相された２つの直交信号が供給される。これらの信号も発振器信号８
に由来する。９０゜の移相は当該実施例では次のようにして達成されている。す
なわち一方では移相器に移相４５゜の発振器信号を供給し、もう一方では移相器
に移相１３５゜の発振器信号を供給するようにして達成されている。それにより
、２つの信号の間で９０゜の位相差が２つの移相器の出力側と分相器７の出力側
に生じる。分相器７の対称性出力側は、トランジスタ３，４ないし５，６の制御
のための電圧出力側である。
【００１４】 差動増幅器１及び２は、それぞれ１つの定電流源９ないし１０によって給電さ
れており、この場合定電流源９は、一方がトランジスタ３，４の結合されたエミ
ッタにそしてもう一方が基準電位１１に接続されており、定電流源１０は、一方
がトランジスタ５，６の結合されたエミッタにそして他方が基準電位１１に接続
されている。さらにトランジスタ３，４の結合されたエミッタは定電流源１２を
介して性の給電電位１３に接続された、トランジスタ５，６の結合されたエミッ
タは定電流源１４を介して同じく正の給電電位１３に接続されている。さらにト
ランジスタ３，４ないし５，６の結合されたエミッタは、カスケード段を介して
統合され、増幅段の出力側に接続されている。このカスケード段は、当該実施例
では２つのｎｐｎ形バイポーラトランジスタ１５，１６からなっており、それら
のベースとエミッタはそれぞれ相互に接続されている。この場合これらの結合さ
れたベースは基準電位１７に接続されている。トランジスタ１５，１６のエミッ
タはこの場合それぞれトランジスタ３，４ないし５，６の結合されたエミッタに
接続されている。トランジスタ１５，１６の結合されたエミッタは、最終的にｎ
ｐｎ形トランジスタ１８のコレクタに接続されている。このトランジスタ１８の
エミッタは基準電位１１に接続され、そのベースには入力信号１９が印加される
。このトランジスタ１８は、この場合入力側増幅段を形成し、但し同時にカスケ
ード回路１５，１６，１７と電流源９，１０，１２，１４にも接続されて、差動
増幅器１，２に対する制御可能な電流源として作用する。
れており、この場合定電流源９は、一方がトランジスタ３，４の結合されたエミ
ッタにそしてもう一方が基準電位１１に接続されており、定電流源１０は、一方
がトランジスタ５，６の結合されたエミッタにそして他方が基準電位１１に接続
されている。さらにトランジスタ３，４の結合されたエミッタは定電流源１２を
介して性の給電電位１３に接続された、トランジスタ５，６の結合されたエミッ
タは定電流源１４を介して同じく正の給電電位１３に接続されている。さらにト
ランジスタ３，４ないし５，６の結合されたエミッタは、カスケード段を介して
統合され、増幅段の出力側に接続されている。このカスケード段は、当該実施例
では２つのｎｐｎ形バイポーラトランジスタ１５，１６からなっており、それら
のベースとエミッタはそれぞれ相互に接続されている。この場合これらの結合さ
れたベースは基準電位１７に接続されている。トランジスタ１５，１６のエミッ
タはこの場合それぞれトランジスタ３，４ないし５，６の結合されたエミッタに
接続されている。トランジスタ１５，１６の結合されたエミッタは、最終的にｎ
ｐｎ形トランジスタ１８のコレクタに接続されている。このトランジスタ１８の
エミッタは基準電位１１に接続され、そのベースには入力信号１９が印加される
。このトランジスタ１８は、この場合入力側増幅段を形成し、但し同時にカスケ
ード回路１５，１６，１７と電流源９，１０，１２，１４にも接続されて、差動
増幅器１，２に対する制御可能な電流源として作用する。
【００１５】 差動増幅器１，２の電流出力側を形成するトランジスタ３，４，５，６のコレ
クタは、それぞれパッシブ移相器に後置接続され、さらに移相器を介して加算段
にも接続する。結合装置として作用する加算段は、４つのカスケード段を含んで
おり、その出力側は対毎に統合され、本発明による回路装置の対称性出力側２０
，２１を形成している。詳細には２つのｎｐｎ形バイポーラトランジスタ２２，
２３が相互に並びに端子２０と接続されている。同じように２つのｎｐｎ形バイ
ポーラトランジスタ２４，２５のコレクタが相互に接続され並びに出力端子２１
に接続されている。これらのトランジスタ２２，２３，２４，２５のベースは相
互に接続されて基準電位１７に接続されている。これらのトランジスタ２２，２
３，２４，２５のエミッタは、加算器入力側の電流入力側を表わし、これに対し
て端子２０と２１は、ベース回路並びに本発明による回路装置の対称性電流入力
側に形成している。
クタは、それぞれパッシブ移相器に後置接続され、さらに移相器を介して加算段
にも接続する。結合装置として作用する加算段は、４つのカスケード段を含んで
おり、その出力側は対毎に統合され、本発明による回路装置の対称性出力側２０
，２１を形成している。詳細には２つのｎｐｎ形バイポーラトランジスタ２２，
２３が相互に並びに端子２０と接続されている。同じように２つのｎｐｎ形バイ
ポーラトランジスタ２４，２５のコレクタが相互に接続され並びに出力端子２１
に接続されている。これらのトランジスタ２２，２３，２４，２５のベースは相
互に接続されて基準電位１７に接続されている。これらのトランジスタ２２，２
３，２４，２５のエミッタは、加算器入力側の電流入力側を表わし、これに対し
て端子２０と２１は、ベース回路並びに本発明による回路装置の対称性電流入力
側に形成している。
【００１６】 それぞれ差動増幅器１，２と加算装置の間に接続されている２つの移相器は、
パッシブタイプであり、ＲＣネットワークによって形成されている。それに対し
てはそれぞれトランジスタ３のコレクタがオーム抵抗２６を介してトランジスタ
２２のエミッタに接続され、トランジスタ４のコレクタは抵抗２７を介してトラ
ンジスタ２４のエミッタに接続され、トランジスタ５のコレクタは抵抗２８を介
してトランジスタ２５のエミッタに接続され、トランジスタ６のコレクタは抵抗
２９を介してトランジスタ２３のエミッタにそれぞれ接続されている。さらにト
ランジスタ３のコレクタはコンデンサ３０を介してトランジスタ２４のエミッタ
に接続され、トランジスタ４のコレクタはコンデンサ３１を介してトランジスタ
２２のエミッタに接続され、トランジスタ５のコレクタはコンデンサ３２を介し
てトランジスタ２３のエミッタに接続され、トランジスタ６のコレクタはコンデ
ンサ３３を介してトランジスタ２５のエミッタに接続されている。
パッシブタイプであり、ＲＣネットワークによって形成されている。それに対し
てはそれぞれトランジスタ３のコレクタがオーム抵抗２６を介してトランジスタ
２２のエミッタに接続され、トランジスタ４のコレクタは抵抗２７を介してトラ
ンジスタ２４のエミッタに接続され、トランジスタ５のコレクタは抵抗２８を介
してトランジスタ２５のエミッタに接続され、トランジスタ６のコレクタは抵抗
２９を介してトランジスタ２３のエミッタにそれぞれ接続されている。さらにト
ランジスタ３のコレクタはコンデンサ３０を介してトランジスタ２４のエミッタ
に接続され、トランジスタ４のコレクタはコンデンサ３１を介してトランジスタ
２２のエミッタに接続され、トランジスタ５のコレクタはコンデンサ３２を介し
てトランジスタ２３のエミッタに接続され、トランジスタ６のコレクタはコンデ
ンサ３３を介してトランジスタ２５のエミッタに接続されている。
【００１７】 差動増幅器１，２とそれぞれの移相器と加算段は、カスケード回路の形態でそ
れぞれ相互にスタックされ、すなわち電流的に直列に接続されている。この場合
入力側増幅器は、一方で増幅のために用いられると同時にもう一方では差動増幅
段１，２のベース電流の制御と乗算のためにも用いられる。定電流源９，１０，
１２，１４は当該実施例ではそれぞれ同じ電流を供給している。
れぞれ相互にスタックされ、すなわち電流的に直列に接続されている。この場合
入力側増幅器は、一方で増幅のために用いられると同時にもう一方では差動増幅
段１，２のベース電流の制御と乗算のためにも用いられる。定電流源９，１０，
１２，１４は当該実施例ではそれぞれ同じ電流を供給している。
【００１８】 この回路は、僅かなコスト以外にも少ないベース電流と低い作動電圧の点でも
優れている。電流の結合によって著しい制御ないし変調の余裕度は必要なく、個
々の回路段のインピーダンス整合も相互間でほぼ理想的となる。
優れている。電流の結合によって著しい制御ないし変調の余裕度は必要なく、個
々の回路段のインピーダンス整合も相互間でほぼ理想的となる。
【図１】 本発明の実施例を示したブロック回路図である。
Claims (6)
- 【請求項１】 入力信号と発振器信号を相互に混合するための回路装置にお
いて、 １つの入力側と２つの電圧出力側を備えた分相器を有しており、前記入力側に
は発振器信号が印加され、前記出力側からは相互に９０゜位相シフトされた発振
器直交信号が取出し可能であり、 電圧入力側と電流出力側を備えた第１の差動増幅器を有しており、該作動増幅
器の電圧入力側は、前記分相器の２つの電圧出力側のうちの一方に接続されてお
り、 電圧入力側と電流出力側を備えた第２の差動増幅器を有しており、該作動増幅
器の電圧入力側は、前記分相器の２つの電圧出力側のうちのもう一方に接続され
ており、 第１の制御可能な電流源を有しており、該第１の電流源は、前記第１の差動増
幅器の給電のためにこれに接続され、さらに入力信号によって制御されており、 第２の制御可能な電流源を有しており、該第２の電流源は、前記第２の差動増
幅器の給電のためにこれに接続され、さらに入力信号によって制御されており、 電流入力側と電流出力側を備えた第１の移相器を有しており、該第１の移相器
は前記第１の差動増幅器に後置接続されており、 電流入力側と電流出力側を備えた第２の移相器を有しており、該第２の移相器
は前記第２の差動増幅器に後置接続されており、 加算装置を有しており、該加算装置は、前記第１及び第２の差動増幅器に後置
接続され、さらに出力信号を送出するように構成されていることを特徴とする回
路装置。 - 【請求項２】 前記移相器は、それぞれ１つの反転及び非反転端子を備えた
それぞれ１つの対称性入力側と対称性出力側を有しており、この場合それぞれ入
力側の反転及び非反転端子は出力側の反転及び非反転端子と、それぞれ２つの抵
抗と２つのコンデンサを用いて直接的にもしくは交差を介して接続されている、
請求項１記載の回路装置。 - 【請求項３】 前記制御可能な電流源はそれぞれ、前記各差動増幅器に直列
に接続された第１の定電流源と、前記各差動増幅器に並列に接続された第２の定
電流源と、前記第１の定電流源に並列に接続された増幅段を有している、請求項
１または２記載の回路装置。 - 【請求項４】 前記増幅段はカスケード回路を有している、請求項１から３
いずれか１項記載の回路装置。 - 【請求項５】 前記加算装置は、カスケード回路を有している、請求項１か
ら３いずれか１項記載の回路装置。 - 【請求項６】 前記増幅段と加算装置は、共通の基準電圧源から給電される
カスケード回路を有している、請求項１から３いずれか１項記載の回路装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19844970.4 | 1998-09-30 | ||
| DE19844970A DE19844970C2 (de) | 1998-09-30 | 1998-09-30 | Schaltungsanordnung zum Mischen eines Eingangssignals und eines Oszillatorsignals miteinander |
| PCT/DE1999/003102 WO2000019599A1 (de) | 1998-09-30 | 1999-09-27 | Schaltungsanordnung zum mischen eines eingangssignals und eines oszillatorsignals miteinander |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002526957A true JP2002526957A (ja) | 2002-08-20 |
Family
ID=7882879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000572992A Pending JP2002526957A (ja) | 1998-09-30 | 1999-09-27 | 入力信号と発振器信号相互の混合のための回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6456144B2 (ja) |
| EP (1) | EP1119903B1 (ja) |
| JP (1) | JP2002526957A (ja) |
| DE (1) | DE19844970C2 (ja) |
| WO (1) | WO2000019599A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101259605B1 (ko) | 2011-12-05 | 2013-04-30 | 에이스웨이브텍(주) | 차동증폭기와 하이브리드 결합기를 이용한 주파수 위상 변환방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1184971A1 (en) * | 2000-08-17 | 2002-03-06 | Motorola, Inc. | Switching mixer |
| JP3958511B2 (ja) | 2000-09-28 | 2007-08-15 | 株式会社リコー | トナー補給装置および画像形成装置 |
| EP1626315A3 (en) | 2001-01-31 | 2006-08-02 | Ricoh Company, Ltd. | Toner container and image forming apparatus using the same |
| DE10134754A1 (de) * | 2001-07-17 | 2003-02-06 | Infineon Technologies Ag | Multipliziererschaltung |
| US6741121B2 (en) * | 2002-08-27 | 2004-05-25 | Micron Technology, Inc. | Differential amplifier common mode noise compensation |
| US6731150B2 (en) | 2002-08-28 | 2004-05-04 | Micron Technology, Inc. | Amplifiers with variable swing control |
| US6693485B1 (en) | 2002-08-29 | 2004-02-17 | Micron Technology, Inc. | Differential amplifiers with increased input ranges |
| US7183851B2 (en) * | 2004-06-30 | 2007-02-27 | Intel Corporation | Differential dual port current conveyor circuit |
| DE102010012814A1 (de) | 2010-03-26 | 2011-09-29 | Rohde & Schwarz Gmbh & Co. Kg | Vorrichtung und Verfahren zur Erfassung von mobilen Endgeräten |
| US10171045B2 (en) * | 2016-08-18 | 2019-01-01 | Skyworks Solutions, Inc. | Apparatus and methods for low noise amplifiers with mid-node impedance networks |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4321549A (en) * | 1980-05-06 | 1982-03-23 | The United States Of America As Represented By The Secretary Of The Navy | Switching quadrature detector |
| DE3412191A1 (de) * | 1984-04-02 | 1985-10-31 | Telefunken electronic GmbH, 7100 Heilbronn | Integrierbare empfaengerschaltung |
| US4663594A (en) * | 1984-09-13 | 1987-05-05 | Motorola, Inc. | Electronic phase shifter circuit and method |
| US4801900A (en) * | 1987-12-18 | 1989-01-31 | Unisys Corporation | Image reject apparatus for signal synthesis applications |
| GB2239143B (en) * | 1989-12-16 | 1993-06-16 | Stc Plc | Cross-coupled mixer stage for zero if radio |
| JPH0417405A (ja) * | 1990-05-10 | 1992-01-22 | Alps Electric Co Ltd | ミキサ回路 |
| DE69422010T2 (de) * | 1993-12-22 | 2000-07-20 | Koninkl Philips Electronics Nv | Phasenschiebverstärker und seine Verwendung in einer Zusammenführungsschaltung |
| EP0714163A1 (en) * | 1994-11-23 | 1996-05-29 | Analog Devices, Inc. | Low supply voltage mixer |
| US5661485A (en) * | 1995-09-08 | 1997-08-26 | Condor Systems, Inc. | Homodyne receiver apparatus and method |
| JP2953365B2 (ja) * | 1995-11-17 | 1999-09-27 | 日本電気株式会社 | 直交復調器 |
| GB2321352B (en) * | 1997-01-11 | 2001-04-04 | Plessey Semiconductors Ltd | Image reject mixer |
-
1998
- 1998-09-30 DE DE19844970A patent/DE19844970C2/de not_active Expired - Fee Related
-
1999
- 1999-09-27 WO PCT/DE1999/003102 patent/WO2000019599A1/de active IP Right Grant
- 1999-09-27 EP EP99969857A patent/EP1119903B1/de not_active Expired - Lifetime
- 1999-09-27 JP JP2000572992A patent/JP2002526957A/ja active Pending
-
2001
- 2001-03-30 US US09/822,017 patent/US6456144B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101259605B1 (ko) | 2011-12-05 | 2013-04-30 | 에이스웨이브텍(주) | 차동증폭기와 하이브리드 결합기를 이용한 주파수 위상 변환방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19844970A1 (de) | 2000-04-27 |
| WO2000019599A1 (de) | 2000-04-06 |
| DE19844970C2 (de) | 2001-02-22 |
| EP1119903B1 (de) | 2002-05-29 |
| US20010040477A1 (en) | 2001-11-15 |
| US6456144B2 (en) | 2002-09-24 |
| EP1119903A1 (de) | 2001-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4701346B2 (ja) | ワイヤレス通信装置の送信パス用の補償手段を有する直接変換デバイス | |
| US6308058B1 (en) | Image reject mixer | |
| US5929710A (en) | Cascode single-ended to differential converter | |
| JP3575898B2 (ja) | 増幅器回路 | |
| US6211718B1 (en) | Low voltage double balanced mixer | |
| US6037825A (en) | Tree mixer operable in class A, B or AB | |
| JP2000059148A (ja) | 電子回路、増幅器及び混合回路 | |
| JP2002526957A (ja) | 入力信号と発振器信号相互の混合のための回路装置 | |
| JP2000505972A (ja) | 高入力インピーダンスと高電力効率を有する線形高周波増幅器 | |
| US7027792B1 (en) | Topology for a single ended input dual balanced mixer | |
| US6922556B2 (en) | System and method for establishing a bias current using a feedback loop | |
| US7626461B2 (en) | Transconductance stage arrangement | |
| US6437631B2 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| US20030045256A1 (en) | Stacked modulator and automatic gain control amplifier | |
| EP1378056B1 (en) | Amplifier-mixer device | |
| JP2000059147A (ja) | ミキサー回路 | |
| US6535062B1 (en) | Low noise, low distortion, complementary IF amplifier | |
| RU2053592C1 (ru) | Усилитель | |
| US5781072A (en) | Dual push-pull amplifier circuit and method | |
| JP3548127B2 (ja) | 低供給電圧アナログ乗算器 | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| KR100554569B1 (ko) | 선형성 및 잡음 특성이 개선된 믹서 회로 | |
| JP2000022448A (ja) | バイアス発生回路およびミキサ | |
| US7026857B2 (en) | Multiplier circuit | |
| JP2001111354A (ja) | ダブルバランス形ミキサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081128 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090302 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090309 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090330 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090805 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100108 |