JP4386460B2 - 線形デシベル自動可変ゲイン増幅器 - Google Patents

線形デシベル自動可変ゲイン増幅器 Download PDF

Info

Publication number
JP4386460B2
JP4386460B2 JP50212497A JP50212497A JP4386460B2 JP 4386460 B2 JP4386460 B2 JP 4386460B2 JP 50212497 A JP50212497 A JP 50212497A JP 50212497 A JP50212497 A JP 50212497A JP 4386460 B2 JP4386460 B2 JP 4386460B2
Authority
JP
Japan
Prior art keywords
transistor
current
base
gain control
amplification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP50212497A
Other languages
English (en)
Other versions
JPH10503917A (ja
Inventor
バーリエ ギルバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of JPH10503917A publication Critical patent/JPH10503917A/ja
Application granted granted Critical
Publication of JP4386460B2 publication Critical patent/JP4386460B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G7/00Volume compression or expansion in amplifiers
    • H03G7/06Volume compression or expansion in amplifiers having semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G7/00Volume compression or expansion in amplifiers
    • H03G7/001Volume compression or expansion in amplifiers without controlling loop

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

技術分野
本発明は、可変ゲイン微小信号増幅器に関し、特に、線形デシベルゲインコントロール回路に関する。
技術背景
通信システムにおいては、アナログ受信機は、一定の信号レベルを得るために、特別な受信動作および受信信号の強度に従ってゲインの値を変化させるようになっている。受信機におけるこのような要望を達成するために、可変ゲイン増幅器が通常使用される。受信信号強度が広帯域の場合、この可変ゲイン増幅器もそのゲインを広帯域に可変させることができるものでなければならない。所望のゲインコントロールレベルを提供する装置としては、線形デシベル可変ゲイン増幅器が知られている。これらの増幅器は、ダイオードを通る順電流の変化が、良く知られた接合式VF=(kF/q)log(Ip/Is)に従って上記電流の対数に比例する上記ダイオードにおける電圧の変化を生成する効果を有する。例えば、室温における順電流の10進の増加は、一般的なダイオードの場合、約60mVの電圧増加を生じさせる。従って、可変ゲイン増幅器は、ダイオードにおける60mVの電圧変化毎に10進のゲイン増加を生ぜしめるように設計される。
このような線形デシベル可変ゲイン増幅器の例は、アッカー(Acker)による、米国特許公報第3,736,520号(発明の名称:線形対数ゲインに対する制御電圧特性を有する高精度の可変ゲイン増幅器)に示されている。
この線形デシベル可変ゲイン増幅器及び他の線形デシベル可変増幅器は、非常に複雑であり、通常、実現するためにはひとつあるいはそれ以上の演算増幅器を必要とするという問題がある。さらに、それらには、精度と帯域による制約もある。
従って、簡単な構成でかつ精度の高い線形デシベル可変ゲイン増幅器が要望されていた。
発明の要旨
本発明は、高範囲のゲインにわたって精度の良い線形デシベルゲインコントロールを有する可変ゲイン増幅器を提供する。
この増幅器は、線形的に変化するゲインコントロール電流に応じて指数的に変化するバイアス電流を生成するゲインコントロール回路を有している。このバイアス電流は、このバイアス電流に比例するゲインを有する増幅器に供給される。このゲインコントロール電流とバイアス電流との間の指数的な関係は、上記ゲイン制御電流における線形的な変化に関連して、増幅器のゲインを指数的に変化させる。これにより線形デシベルゲイン制御が達成される。
上記ゲインコントロール回路は、2つのトランジスタを有しており、これらの2つのトランジスタは、実質的にそれぞれのベース端子の間に抵抗を有するカレントミラー(current mirror)を形成している。ゲインコントロール電流は、これらのトランジスタの第1のトランジスタのベース端子へ供給される。ゲインコントロール電流を調節することにより変化する上記抵抗間の電圧の低下は、第2のトランジスタにおけるベースエミッタ間電圧に対応する変化を生ぜしめる。このベースエミッタ電圧の変化は、第2のトランジスタを通る電流において指数的な変化を生ぜしめ、これにより、第2のトランジスタの電流において対応した指数的な変化が生じる。この第2のトランジスタを通る電流は、増幅器にバイアス電流を供給し、それにより、増幅器のゲインに指数的な変化を生ぜしめる。ゲインコントロール電流と増幅器において結果として生じるゲインとの関係は、指数ゲイン関数が対数表上は線形となることから、「線形デシベル」と称される。
上記ゲインコントロール回路は、さらにゲインコントロール電流を吸収するための第3のトランジスタを有している。第2のトランジスタのベース端子とグランドとの間には抵抗が接続されており、ゲインコントロール電流が通過するようになっている。さらに、補償回路が設けられており、別の駆動電流を供給するとともに、トランジスタの微小なベータ値に対して一定のゲイン応答を維持する機能を提供する。
このゲインコントロール回路が適用される場合、多段ゲインコントロール回路が自動ゲインコントロール(AGC)増幅回路における多段ゲインステージ(multiple gain stages)と関連して使用される。この増幅回路の各可変ゲインステージには、例えば、改善された線形性を有する有効相互コンダクタンスステージを形成するように並列に接続されたエミッタ面積比の異なる3つの差動対を有するmulti-tanh回路のトリプレット(multi-tanh triplet)が使用される。上述したエミッタ面積の変動は、いくつかのトランジスタのエミッタを他のトランジスタより物理的に大きくすることによって1つのステージにおいて達成される。他のステージにおいては、抵抗を用いることによって異なる動作点において差動対を動作させることによってエミッタ面積比が合成される。このmulti-tanh回路のトリプレットにおける差動対は、本発明によるゲインコントロール回路によってコントロールされる電流源によってバイアスされる。
本発明の他の目的、特徴、および効果は、図面を参照して説明される本発明の実施形態の詳細な説明によってより明確になる。
【図面の簡単な説明】
図1は、本発明に係るゲインコントロール回路の回路図である。
図2は、補償回路が付加されたゲインコントロール回路の回路図である。
図3は、本発明に係る多段自動ゲインコントロール(AGC)増幅システムのブロック図である。
図4は、図3に示した増幅システムにおける第1の増幅段の詳細な回路図である。
図5は、図3に示した増幅システムにおける第2の増幅段の詳細な回路図である。
図6は、図3に示した増幅システムにおける第3増幅段の詳細な回路図である。
図7(A)(B)は、図3に示した増幅システムにおける自動ゲインコントロール(AGC)検出器を有する最終固定ゲイン増幅段の詳細な回路図である。
発明を実施するための最良の形態
図1は、線形デシベルゲインコントロールを有する可変ゲイン増幅器の回路図である。
この線形デシベルゲインコントロールは、本発明に係るゲインコントロール回路22によって行われる。実際のゲインは、一般的な差動対として配置されるトランジスタQA、QBから成る増幅器12によって提供される。この増幅器12のゲインは、入力端子16における入力信号IFINに対する出力端子18における出力信号IFOUTの比率として測定される。上記ゲインコントロール回路22は、ゲインコントロール電流IGが線形に増加すると増幅器12のゲインを指数的に増加させるようになっている。
このゲインコントロール回路22は、トランジスタQ1,Q2およびQ3と抵抗R1,R2を有している。トランジスタQ1,Q2の各エミッタ面積は異なっている。トランジスタQ1のベース端子は、ゲインコントロール電流IGが供給される入力端子30に接続されている。トランジスタQ1のベース端子は、抵抗R1を介してトランジスタQ2のベース端子に接続されている。トランジスタQ1のコレクタ端子は、一次バイアス電流IPを入力するための入力端子32に接続されている。このバイアス電流IPは、エミッタフォロワトランジスタQ3の働きによりトランジスタQ1を通って流れる。このエミッタフォロワトランジスタQ3のベース端子は、トランジスタQ1のコレクタ端子に接続されており、またエミッタフォロワトランジスタQ3のエミッタ端子は、抵抗R1を介してトランジスタQ1のベース端子に接続されている。このトランジスタQ3は、抵抗R2によってバイアスされている。
トランジスタQ2のコレクタ端子は、トランジスタQA,QBのエミッタ側に接続されており、トランジスタQ2にバイアス電流ICが供給される。従来から知られているように、増幅器12は、トランジスタQA,QBの相互コンダクタンスgmに比例したゲインを有する。また、この相互コンダクタンスgmは、バイアス電流ICに比例するようになっていることも知られている。従って、バイアス電流ICを変化させることによって、ゲインコントロール回路22は、増幅器12のゲインにおいて対応する線形的な変化を生ぜしめることができる。
動作する際は、端子30に供給されるゲインコントロール電流IGがゼロであり、かつトランジスタQ1,Q2のMPMベータ値(β)が非常に高い値である場合、トランジスタQ1,Q2は、トランジスタQ2のコレクタ電流が一次バイアス電流IPの倍数で動作するカレントミラー(current mirror)と同じように動作する。この場合、トランジスタQ2のコレクタ電流は、トランジスタQ1,Q2の間のエミッタ面積比Aの関数となる。例えば、トランジスタQ1のエミッタ面積がeとして定義され、トランジスタQ2のエミッタ面積が7eである場合、トランジスタQ2におけるコレクタ電流ICは約7IPとなる。しかしながら、ゲインコントロール電流IGがゼロであっても、抵抗R1に流れるバイアス電流IPによりトランジスタQ1のベース側には小さな電流が流れる。従って、トランジスタQ2を流れるピーク電流は、抵抗R1の電圧降下のために7IPより実際には少し高くなる。
しかしながら、端子30におけるゲインコントロール電流が、一般のノンゼロ値IGにセットされている場合、抵抗R1おける電流は、トランジスタQ1のベースエミッタ電圧(VBE1)とトランジスタQ2のベースエミッタ電圧(VBE2)との間にΔVBE=IG×R1の減少を生ぜしめる。このベースエミッタ電圧VBE2の指数関数となるトランジスタQ2のコレクタ電流(IC)は、exp(ΔVBE/VT)の率だけ減少される(ここでVTはkT/qに等しいサーマル電圧である)。増幅回路12のバイアス電流ICでもあるトランジスタQ2のコレクタ電流は、ゲイン電流IGの関数として以下に示すような関係式で表すことができる。
C=A×IP×exp(−IG×R1/VT
ここで、AはトランジスタQ1に対するトランジスタQ2のエミッタ面積比である。
従って、トランジスタQ2によって提供されるバイアス電流ICは、ゲイン制御電流IGにおける対応する線形的な増加に従って、指数的に減少する。
この実施形態においては、抵抗R1の抵抗値は、ゲインコントロール電流IGが1マイクロアンペア(μA)変化することによってΔVBEが1マイクロボルト(mV)、すなわちexp(1/26)、増幅器12のゲインで約0.333dBだけ変化するように設定される。従って、ゲインコントロール電流IGにおいて75μAのフルスケール変化(例えば、2μA〜77μAへの変化)は、75×0.333dB、すなわち25dBのゲイン変化となる。
上記トランジスタQ3は、端子30におけるゲインコントロール電流IGの変化(例えば、2μA〜77μA)を吸収するために設けられている。このトランジスタQ3は、ゲインコントロール電流IGの変化に応じてそのベース電流が変動するため非線形性を有している。このトランジスタQ3のベース電流は、ゲインコントロール電流IGの関数として変化する。これは、このベース電流が、上述したようにゲインコントロール電流IGに対応するトランジスタQ2のベースエミッタ電圧(VBE)の関数である抵抗R2の電流から引かれるためである。公称ベータ値(β)が110の場合、ゲインコントロール電流IGの変動は、トランジスタQ3における約0.7マイクロアンペア(μA)のベース電流変動をもたらす。従って、トランジスタQ3におけるベース電流の変動は、トランジスタQ1のコレクタ端子に供給される一次バイアス電流IPの値を対応するように変化させ、これによりゲインが非線形性を有するようになる。この非線形性は、2マイクロアンペアのベース電流の変化が約2%すなわち0.17dBの非線形性となる場合に、微小なベータ値(例えば、1/3の公称ベータ値)に対して問題となる。
図2は、図1に示したゲインコントロール回路22に、有限ベータ値(β)によって生じる非線形性を減少させるための補償回路39を付加した図である。この補償回路39は、トランジスタQ6を有しており、該トランジスタQ6のエミッタ端子がトランジスタQ3のコレクタ端子に接続されている。このトランジスタQ6のベース端子は、カレントミラー40を介してトランジスタQ3のベース端子に接続されている。
このトランジスタQ6のベース電流は、トランジスタQ6およびQ3を同じ電流が流れるため、トランジスタQ3のベース電流とほぼ同じになる。カレントミラー40は、トランジスタQ6のベース電流のミラー(mirror)である電流IXを生成し、その電流IXはトランジスタQ3のベースに供給され、そのためトランジスタQ3のベース端子には電流IPの損失はない。従って、トランジスタQ1のコレクタ電流は、電圧およびベータ値の変動の全域にわたってゲインコントロール電流IGとは関係しなくなる。
図3は、図2に示した線形デシベルゲインコントロール回路22を使用した多段自動ゲインコントロール(AGC)増幅システム43のブロック図である。この増幅システム43は3つのセクションを有している。第1の増幅段はセクション45に配置され、第2及び第3の増幅段はセクション47に配置されている。これらの3つの増幅段は、相互に直列に接続され、それぞれ25dBの可変ゲイン範囲を有している。これらの増幅段は、全体にわたってDC接続されており、動作点を安定化させるとともに第1段オフセットをなくすために、オーバーオールネガティブフィードバックパス(overall negative-feedback path)を使用している。最終ゲイン段は、セクション49に配置され、20dBの一定ゲインを提供するとともに、端子37における最終中間周波数(IF)出力IFOPへの差動型から単側への変換(differential-to-single-sided conversion)を行うようになっている。このシステム43の全体のゲインは、端子51におけるゲインコントロール電圧VGが2ボルトから0ボルトへ変化するに伴って、7.5dBから82.5dBにそれぞれ変化する。この最終段は、GEIN入力におけるマニュアルゲインコントロール電圧VGによって優先されていない場合にIF出力を安定化するように設計されたAGC検出器を有している。
上記システム43に供給される各入力信号は以下のように定義される。端子16における入力IFHIおよびIFLOは差動中間信号であり;端子34における電圧VPは供給電圧であり;端子32および33における電流IP1およびIP2はそれぞれ分離して制御可能な一次バイアス電流(separately controllable primary bias current)であり;端子28および30における電流IG1およびIG2はそれぞれ分離して制御可能なゲインコントロール電流(separately controllable gain control current)であり;端子41における電流IEFはバイアス電流であり;端子38における電圧IFCMは共通基準電圧(グランド)であり;端子42における電圧VMIPは供給レール間の公称上の中間点における中間基準電圧であり;電圧VGは電流IG1およびIG2を制御するために使用されるAGC検出器段の出力である。
バイアスリターン抵抗(bias return resistor)R11は、サブレール電圧VMIDを入力する端子42とIFHI入力端子16との間に接続されている。このIFLO入力端子16は、第2の抵抗R12を介してIFストリップの最終出力端子37に接続されており、キャパシタC2と関連してDC安定化フィードバックパスを提供し、最終出力IFOPが確実に前記全ゲイン範囲の中間にとどまることを確実にする。抵抗R11およびR12は、通常VG=0ボルトにおいて47mV、VG=2ボルト(公称ベータ値)において2.5mVの平衡電圧降下を引き起こすようになっている。
図4は、図3に示したセクション45における第1の増幅段の詳細な回路図である。この増幅段45は、図2に示したゲインコントロール回路22と、該ゲインコントロール回路22に接続され、3つのバイアス電流(IC1〜IC3)を入力するmulti-tanh回路のトリプレット55とを有している。このmulti-tanh回路のトリプレット55は、線形性を向上させるため、1つの相互コンダクタンス(gm)段の代わりに使用される。このmulti-tanh回路のトリプレットの動作については、本件出願人の“オーバーラップした入力信号レンジを有する低供給電圧ミクサ”と題され1994年11月23日に出願された米国特許出願第08/344,375号の中に詳しく説明されている。相互のエミッタ比は、対応するトランジスタの近くに図示されている。一般に、複数の差動対は、n組のmulti-tanh回路を形成するため組となっている。このn組のmulti-tanh回路(例えば、n=2の場合ダブレットと呼ばれる)は、増幅段において線形性をさらに向上させるために、1つの相互コンダクタンス(gm)段の代わりに使用される。
トランジスタQ7−Q12から成るmulti-tanh回路のトリプレットは、トランジスタQ7、Q8とトランジスタQ12、Q11との間で6.5:1の外側エミッタ面積比を有している。外部から内部への電流の比率は2:1となっており、電流源トランジスタQ2、Q13、およびQ14によって2:1に設定されている(すなわち8:4)。これらのトランジスタの面積比は、+/−40mVの瞬間DC入力に対して+/−0.1dBのほぼフラットな差動ゲインを、また+/−56mVの瞬間DC入力に対して−1dBの差動ゲインを作り出す。なお、上述した数値は好ましい設計の一例である。
増幅段45は、比較的低いノイズの25dB(+20dBから−5dB)のゲイン範囲を提供すると共に、大きなひずみなしに+/−56mVの大きさの入力を扱えるようになっている。この可変ゲインは、端子28へ供給される2〜77 μAの電流IG1によって制御される。端子32には50μAの一次バイアス電流IP1が供給される。増幅段45のゲインは、バイアス電流IPに線形的に比例する。
図1および図2で説明したように、抵抗R1=1kΩの場合、端子28における電流IG1が2μAから77μAへ変化すると、トランジスタQ2、Q13、およびQ14において75mVのΔVBE変化が起こる。これにより、multi-tanh回路のトリプレットにおいてバイアス電流が17.9(すなわち、exp(75/26)、25dB)の率で指数的に低下する。図2で説明したように、トランジスタQ4〜Q6は、ゲインコントロール回路22に対してベータ補償を提供する。
上述した可変ゲインシステムと同様に、抵抗R1も回路全体にベータ(β)補償を提供する。トランジスタQ1におけるベース電流は、電流源トランジスタQ2、Q13、およびQ14のベース上に電圧を生じさせる。この電圧は、ベータ(β)値の分だけトランジスタQ1のベース電圧より少し高くなっている。このトランジスタQ1のエミッタ抵抗は、50μAで500Ω近くとなる。従って、1kΩのベース抵抗R1による増分作用により、トランジスタQ2、Q13、およびQ14のコレクタ電流において2ベータ分の増大をもたらす。これらは、multi-tanh回路のトリプレットのgmセクションにおける有限ベータ(β)の影響を補償するとともに、第2の増幅段47(図3)ベータ従属負荷による第1の増幅段の負荷を補償する。
図5および図6は、セクション47における第2および第3の増幅段の詳細な回路図である。これらの増幅段は、第1の増幅段と同様に設計されているが、より低いバイアス電流で動作するようになっている。また、第1増幅段と同様に、第2および第3の増幅段は、前述した関連出願に記載されているように、全体の相互コンダクタンスにわたって線形性を向上させるために、単純差動gm対の代わりに、multi-tanh回路のトリプレットを用いている。しかしながら、第2および第3の増幅段のmulti-tanh回路のトリプレットは、その実効エミッタ面積比を合成するために、絶対温度(PTAT)に比例したΔVBEを使用している。この第2の増幅段60のmulti-tanh回路のトリプレットは、図5に示すように、トランジスタQ17〜Q22から成っており、第3の増幅段62のmulti-tanh回路のトリプレットは、図6に示すように、トランジスタQ25〜Q30から成っている。各差動対は、バイアス電流を供給する各電流源トランジスタ(すなわち、Q37〜Q39)にそれぞれ接続されている。さらに、エミッタフォロワトランジスタQ15およびQ16が各増幅回路で使用されている。その他の点では、この増幅回路は、図4に記載した増幅回路と同様に動作する。
前述した第1のセクションと同様に、第2のセクション47は、ゲインコントロール回路64を有しており、該回路64は第2および第3の増幅段によって共用されている。このゲインコントロール回路64は、トランジスタQ61、Q64〜Q66および電流源トランジスタQ37〜Q42から成り、図2で示したゲインコントロール回路22と同様に動作するため、詳しい説明は省略する。この第2および第3の増幅段には、共通コントロールラインにおける2つのセクション間の接続共通モードノイズを回避するために、分離ゲインコントロール回路が用いられている。その他の方法として、問題がなければ、1つのゲインコントロール回路を全ての増幅段で使用することも可能である。
端子18における差動IF信号(IFPおよびIFM)は、図4に示した第1の増幅段の差動出力信号である。このIF信号は、エミッタフォロワトランジスタQ15、Q16の対に供給される。これらのエミッタフォロワトランジスタQ15、Q16は、端子84に入力されるバイアス電流IEFによって作動されるカレントミラートランジスタQ31〜Q36と関連して作動する。
第2の増幅セクション47におけるすべてのトランジスタQ15〜Q22は、同じエミッタ面積を有するが、図4に示す第1の増幅セクション45におけるトランジスタより小さくなっている。これは、後の増幅段においてはノイズはさして重要ではないため、小さなトランジスタ(高いベース抵抗を有する)を用いることが可能なためである。
トランジスタQ15およびQ16によって生成される電圧は、抵抗R3およびR4において電圧降下し、外側トリプレットのトランジスタ(Q17、Q19:Q21、Q22)の間の面積比に等価なオフセット電圧を効果的に生ぜしめる。トリプレット供給電流は、再び各トランジスタQ37〜Q39のそれぞれのエミッタ面積によって設定された2:1:2の比率となる。従って、第2および第3の増幅段60、62は、図4に示した第1の増幅段55と同様に、−10dBの1dB圧縮ポイントを有する。1dB圧縮ポイントは、これらの増幅段の最小ゲインが0dBまで低下できるようにするために必要となる。
端子84におけるバイアス電流IEFによってもたらされる電圧は、上記外側トリプレットのトランジスタにおける面積比を調節する抵抗R3、R4によって降下する。従って、差動面積比は、同じサイズのトランジスタを用いることによって設定することができ、例えば、IR3×R3=KT/q(InA)となる。上記面積比Aは、A=exp(I3×R3/Vt)と等しくなる。この実施形態では、I3×R3=50mVとなる。従って、面積比Aは6.5となる。このようなオフセット電圧を用いて面積比を変更することによって、小さな同じサイズのトランジスタを各増幅回路に使用することができ、それによって高周波数回路の性能を向上させることができる。
上記第2の増幅段60は、抵抗R5、R6によって負荷が与えられている。使用可能なコレクタバイアス電流を最大とするために、抵抗R5、R6は、端子44における基準電圧に対して直接設定される。この第2の増幅段の出力は、上記第3の増幅段におけるエミッタフォロワトランジスタQ23、Q24(図6参照)によって再び緩衝(バッファ)されかつレベルシフトされる。
高周波数の場合、少量の正帰還(positive feedback)が抵抗R7、コンデンサC1、抵抗R8、コンデンサC2によって形成されたネットワークを介して供給される。この帰還ネットワークは、高いゲインで高周波数応答性を広げるが低いゲインではそれほど効果はない。
上述したように、第3および最終増幅セクション49は、20dBの固定ゲインを有するとともに端子82における差動入力信号を出力端子37における単側(single-sided)出力信号IF0Pへ変換する最終増幅段を有している。この最終増幅段は、本発明の目的を達成させるためには必ずしも必要ではなく、オプションとして使用される。この最終増幅段は、上記線形デシベルコントロール回路が様々な複数段の増幅回路に適用できることを示すために記載されているもので、本発明は上記構成に限定されるものではない。
この最終増幅段は、線形増幅応答性を達成するためにアクティブフィードバックを使用している。前段の出力は、入力IF01、IF02を介して、差動対Q50、Q51へ供給される。この差動対は、トランジスタQ54によってバイアスされている。出力信号IF0Pの一部は、トランジスタQ52、Q53よりなる同一のgm段へ供給され、またゲイン設定減衰抵抗R50−R52を介してトランジスタQ55に供給される電流に印加される。この減衰作用のために設定された抵抗値は、前の増幅段からの入力電圧と同じソースインピーダンス(約2kΩ)を有するフィードバック電圧となる。
このセクションのバイアス動作は、端子39に供給され、トランジスタQ64のアシストの下にトランジスタQ63にサポートされたバイアス電流IBAMによって行われる。この実施形態においては、キャパシタC50は、約45MHzにおいて、極を有するトランジスタQ63−Q64のループに対して高周波数(HF)安定性を提供する。
上記gm段の出力は、トランジスタQ56、Q59の電流によってバイアスされるホールドカスコード(folded cascode)トランジスタQ57、Q60へそれぞれ供給される。一方、これらの電流は、トランジスタQ65−Q66および抵抗R63を流れる電流によって達成される。抵抗R66における電圧降下(通常300mV PTAT)は、上記カスコードトランジスタのエミッタにおける差動加算ノードを供給電圧VPより低い約460mVに設定し、トランジスタQ56、Q59に対し最小コレクタバイアスを提供する。
上記カスコードの出力は、トランジスタQ62により増大され、抵抗R59、エミッタ負帰還抵抗(emitter degeneration resistors)R58−R59、およびHFバイパスキャパシタC51によってバイアスされるカレントミラーQ58、Q61へ供給される。トランジスタQ60、Q61の共通コレクタノードにおいて生じる電圧は、トランジスタQ67、Q70によってそれぞれ設定された所定のバイアス電流で動作する相補型エミッタフォロワトランジスタQ68、Q69によって緩衝される。相補型エミッタフォロワトランジスタQ72、Q73の第2の対は、緩衝(バッファ)の異なる別のレベルを提供する。トランジスタQ73は、2エミッタであることが望ましい。これは、トランジスタQ72、Q73のコレクタ抵抗がより等しくなり、出力がより対称的になるためである。
この最終段49には単純なAGC検出器が設けられており、端子51においてマニュアルゲインコントロール電圧VGが加えられてオーバーライドしない場合、IF出力を0dBに安定化するようになっている。従って、ゲインは、ファームウェア制御の下でのDAC動作出力等によってマニュアルで調節することも、また一方では外部からの制御なしでも調節することができる。AGC検出器は、後者の能力を奏するものである。
このAGC検出器は、5つのトランジスタQ71、Q74−Q77と3つの抵抗R74−R76を有している。図7に示すトランジスタQ74とQ75のエミッタ面積比は、2:1となるのが望ましい。トランジスタQ71は、トランジスタQ74、Q75に所定の量のPTAT電流(76μA)を提供する。信号が0の状態では、この電流は、トランジスタQ75のベースに印加される電圧のために、トランジスタQ74にほとんど流れる。この電圧は、増幅器の出力が中間値となる中間点電圧VMID(公称1.5V)より上の316mVとなる。従って、トランジスタQ75の電流は、ほぼ0となる。信号IFOPの増幅度が増加するとこれらの電流はしきい値に達するまで非常に少しずつ変化する。その時、上記IFOPの瞬時電圧が低下し、その間トランジスタQ75に電流が流れる。この電圧が高くなった時にトランジスタQ73はカットオフされる。従って、このトランジスタのコレクタ電流は、短いパルス形状となり、このパルス形状の平均電流は、上記IFOPの増幅率が前記しきい値を越えた場合に急激に増加する。
抵抗R76においてその電圧VBEがPTATで約53mV(すなわち53μA ×1kΩ)だけ低下するトランジスタQ76によってバイアスされるトランジスタQ77によって第2のDC電流が提供される。これらの2つのトランジスタにおけるエミッタ面積比(3:5)は、最終的にトランジスタQ77のコレクタ電流を決定する。この電流は、上記AGCループの動作によって、IFOPで一定の増幅がなされる際に、トランジスタQ75からの平均(パルス)電流に対してバランスが取られる。これらのトランジスタQ76−Q77および抵抗R76は良く知られている低電流源を形成する。
使用する場合、上記端子51における電流は、グランドに接続されたキャパシタによって完全なものにされる。これは、電流パルスを一体にしてゲインコントロール電圧VGを高くするとともに、それによって電流のバランスが達成されるまで上記ゲインを下げる。これは、前記好適実施例においては、(トランジスタQ75のベースにおけるオフセット電圧を選択することによって)VP=3Vの時にIFOPに対して316mVの増幅を達成させる。このIFOPにおける増幅は、電圧VPに比例する。上記AGC電圧VGは、抵抗を介して端子51をグランドに対してわずかに負荷をかけることにより信号強度を示すために使用することができる。
上述した例は簡単であってしかも精度の高いゲインコントロール回路であり、それは、gm段あるいはそれと均等なものと組み合わせて使用する場合に、増幅器においてゲインコントロール回路に供給されるゲインコントロール電流における線形変化に応じた線形デシベルゲインを生成することができる。この回路は、多くの利用形態を有しており、その1つが上述したような自動ゲインコントロール増幅器である。他の例としては、ミクサにゲインコントロール回路を使用した“可変ゲインミクサ”と題された本件出願人による係属中の出願に記載されたものを挙げることができる。
上記実施形態において本発明の原理を説明したが、本発明が上記原理から離れることなく種々の構成に変形できることは明白である。従って、以下のクレームの範囲に含まれるすべての変形例や改良について権利を求めている。

Claims (10)

  1. 増幅バイアス電流(Ic)に比例するゲインを有する増幅回路(12)と、
    ゲインコントロール電流(IG)を入力するための入力端子(30)および上記増幅バイアス電流を供給するため上記増幅回路に接続された出力端子を有するゲインコントロール回路(22)を有し、上記増幅バイアス電流(Ic)が上記ゲインコントロール電流(IG)における線形変化に対応して指数的に変化し、それにより上記ゲインコントロール電流と上記増幅回路のゲインとの間に線形デシベル関係が生じるようになっている線形デシベル増幅器システムにおいて、
    上記ゲインコントロール回路(22)が、
    上記ゲインコントロール電流が入力されるベースと、一次バイアス電流(IP)が入力されるコレクタと、共通ノード(36)に接続されたエミッタと、を有する第1のトランジスタ(Q1)と、
    ベースと、上記増幅バイアス電流(IC)を提供するために上記ゲインコントロール回路(22)の上記出力端子をなすコレクタと、上記共通ノード(36)に接続されたエミッタと、を有する第2のトランジスタ(Q2)と、
    上記第1のトランジスタ(Q1)のコレクタに接続されたベースと、電源(VP)に接続されたコレクタと、上記第2のトランジスタ(Q2)のベースに接続されたエミッタと、を有する第3のトランジスタ(Q3)と、
    上記第1のトランジスタ(Q1)のベースと上記第2のトランジスタ(Q2)のベースとの間に接続された第1の抵抗(R1)と、
    上記第2のトランジスタ(Q2)のベースとエミッタとの間に接続された第2の抵抗(R2)と、を含むことを特徴とする線形デシベル増幅器システム。
  2. 上記第1のトランジスタ(Q1)のコレクタ端子における電流を上記ゲインコントロール電流における変化と無関係にさせるように上記ゲインコントロール回路に接続された補償回路(39)を有する請求の範囲第1項に記載の線形デシベル増幅器システム。
  3. 上記補償回路(39)は、ベースと、上記第3のトランジスタ(Q3)のコレクタに接続されたエミッタと、上記電源(VP)に接続されたコレクタと、を有する第4のトランジスタ(Q6)と、
    上記第4のトランジスタ(Q6)のベースに接続された第1の端子と上記第3のトランジスタ(Q3)のベースに接続された第2の端子とを有するカレントミラー回路(40)と、を有し、
    上記電源(VP)は、上記第4のトランジスタ(Q6)を介して、上記第3のトランジスタ(Q3)のコレクタに接続されており、
    上記カレントミラー回路は、上記第4のトランジスタ(Q6)におけるベース電流のミラーにあたる電流(IX)を上記第3のトランジスタ(Q3)のベースに供給するように構成されている請求の範囲第2項に記載の線形デシベル増幅器システム。
  4. 上記カレントミラー回路(40)は、第4のトランジスタ(Q6)のベースとコレクタとの間に接続されたダイオード接続されている第5のトランジスタ(Q5)と、
    上記電源に接続されたエミッタと、上記第4のトランジスタ(Q6)のベースに接続されたベースと、上記第3のトランジスタのベースに接続されたコレクタと、を有する第6のトランジスタ(Q4)と、を含む請求の範囲第3項に記載の線形デシベル増幅器システム。
  5. 全体にわたって増幅ゲインを持つ増幅システムを形成する相互に直列に接続された多段増幅段を有し、上記増幅システムが入力信号を受信し増幅された出力信号を生成するようになっている多段線形デシベル増幅システムであって、上記多段増幅段が、
    信号入力(18)と、信号出力(50,52,54,56)と、バイアス入力(Q17-Q22のエミッタ)とを有する第1の増幅段(60)であって、該第1の増幅段(60)のゲインはそのバイアス入力に印加されるバイアス電流に比例するゲインを有しているものと、
    上記第1の増幅段の上記信号出力に接続された信号入力(50,52,54,56)と、信号出力(82)と、バイアス入力(Q25-Q30のエミッタ)とを有する第2の増幅段(62)であって、該第2の増幅段(62)のゲインはそのバイアス入力に印加されるバイアス電流に比例するゲインを有しているものと、を含み、
    さらに、上記多段線形デシベル増幅システムは、ゲインコントロール電流(IG)を入力するための入力端子(30)と複数の出力端子(Q37-Q39のコレクタとQ40-42のコレクタ)とを有し、上記複数の出力端子のそれぞれが上記バイアス電流を提供すべく対応する増幅段(60,62)のバイアス入力に接続されているゲインコントロール回路(64)を含み、
    上記ゲインコントロール回路(64)では、上記複数の出力端子から提供されるバイアス電流が上記ゲインコントロール電流(I G )における線形変化に対応して指数的に変化し、それにより上記ゲインコントロール電流(I G )と対応する増幅段(60,62)のゲインとの間に線形デシベル関係が生じるようになっており、
    上記ゲインコントロール回路(64)は、さらに、
    上記ゲインコントロール電流(I G )が入力するベースと、一次バイアス電流(IP)が入力するコレクタと、共通ノード(70)に接続されたエミッタと、を有する第1のトランジスタ(Q61)と、
    複数の第2のトランジスタ(Q37-Q39,Q40-42)であって、各第2のトランジスタがベースと、上記バイアス電流を提供すべく上記ゲインコントロール回路(64)の複数の出力端子のうちの一つをなすコレクタと、上記共通ノード(70)に接続されたエミッタと、を有するものと、
    上記第1のトランジスタ(Q61)のコレクタに接続されたベースと、電源(VP)に接続されたコレクタと、上記複数の第2のトランジスタ(Q37-Q39,Q40-42)のベースに接続されたエミッタと、を有する第3のトランジスタ(Q63)と、
    上記第1のトランジスタ(Q61)のベースと上記複数の第2のトランジスタ(Q37-Q39,Q40-42)のベースとの間に接続された第1の抵抗(R1)と、
    上記複数の第2のトランジスタ(Q37-Q39,Q40-42)のベースとエミッタとの間に接続された第2の抵抗と、を含むことを特徴とする多段線形デシベル増幅システム。
  6. 上記ゲインコントロール回路(64)は、さらに、上記第3のトランジスタ(Q63)のコレクタに接続されたエミッタと、ベースと、上記電源(VP)に接続されたコレクタと、を有する第4のトランジスタ(Q66)と、
    上記第4のトランジスタ(Q66)のベースとコレクタとの間に接続されたダイオード接続の第5のトランジスタ(Q65)と、
    上記電源(VP)に接続されたエミッタと、上記第4のトランジスタ(Q66)のベースに接続されたベースと、上記第3のトランジスタ(Q63)のベース接続されたコレクタとを有する第6のトランジスタ(Q64)と、を含み、
    上記電源(VP)は、上記第4のトランジスタ(Q66)を介して、上記第3のトランジスタ(Q63)のコレクタに接続されている請求の範囲第5項に記載の多段線形デシベル増幅システム。
  7. 上記バイアス電流は、各増幅段(60,62)でそれぞれn個あり、各増幅段(60,62)は、上記対応するバイアス電流を入力するn組のmulti-tanh回路を有する請求の範囲第5項に記載の多段線形デシベル増幅システム。
  8. 上記多段増幅段は、さらに、信号入力(16)と、上記第1の増幅段の上記信号入力(18)に接続された信号出力(44)と、バイアス入力(Q7-Q12のエミッタ)とを有する第3の増幅段(45)を含み該第3の増幅段(45)のゲインがそのバイアス入力に印加されるバイアス電流(Ic 1 ,I C2 ,I C3 )と比例するゲインを有しており、
    さらに、上記多段線形デシベル増幅システムは、上記第3の増幅段(45)上記バイアス電流を提供するために、上記第3の増幅段(45)のバイアス入力に接続された第2のゲインコントロール回路(22)を含み、該第2のゲインコントロール回路(22)では、前記バイアス電流(Ic 1 ,I C2 ,I C3 )がゲインコントロール電流における線形変化に対応して指数的に変化し、それにより上記ゲインコントロール電流と上記第3の増幅段(45)のゲインとの間に線形デシベル関係が生じるようになっている請求の範囲第5項に記載の多段線形デシベル増幅システム。
  9. さらに、上記増幅された出力信号の信号強度を検出するために上記増幅システムに接続された自動ゲインコントロール検出器(Q71,Q75-Q77,R74-R76)を有する請求の範囲第5項に記載の多段線形デシベル増幅システム。
  10. さらに、上記多段増幅段に直列に接続された固定ゲイン増幅段(49)を有することを特徴とする請求の範囲第5項に記載の多段線形デシベル増幅システム。
JP50212497A 1995-06-07 1996-06-06 線形デシベル自動可変ゲイン増幅器 Expired - Lifetime JP4386460B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/472,901 1995-06-07
US08/472,901 US5572166A (en) 1995-06-07 1995-06-07 Linear-in-decibel variable gain amplifier
PCT/US1996/009977 WO1996041413A1 (en) 1995-06-07 1996-06-06 Linear-in-decibel variable gain amplifier

Publications (2)

Publication Number Publication Date
JPH10503917A JPH10503917A (ja) 1998-04-07
JP4386460B2 true JP4386460B2 (ja) 2009-12-16

Family

ID=23877360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50212497A Expired - Lifetime JP4386460B2 (ja) 1995-06-07 1996-06-06 線形デシベル自動可変ゲイン増幅器

Country Status (6)

Country Link
US (1) US5572166A (ja)
EP (1) EP0776548B1 (ja)
JP (1) JP4386460B2 (ja)
AU (1) AU6383196A (ja)
DE (1) DE69622971T2 (ja)
WO (1) WO1996041413A1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768700A (en) * 1996-03-14 1998-06-16 Advanced Micro Devices, Inc. High conversion gain CMOS mixer
US5903185A (en) * 1996-12-20 1999-05-11 Maxim Integrated Products, Inc. Hybrid differential pairs for flat transconductance
US5748027A (en) * 1997-02-03 1998-05-05 Maxim Integrated Products, Inc. Low power, high linearity log-linear control method and apparatus
US5990740A (en) * 1997-12-02 1999-11-23 Nokia Mobile Phones Differential amplifier with adjustable linearity
US6084472A (en) * 1997-12-15 2000-07-04 Analog Devices, Inc. Multi-tanh triplet with optimal biasing
US6084471A (en) * 1997-12-19 2000-07-04 Nokia Mobile Phones Soft-limiting control circuit for variable gain amplifiers
US6031421A (en) * 1998-07-22 2000-02-29 Mcewan; Thomas E. Controlled gain amplifier with variable control exponent
US6163198A (en) * 1999-07-26 2000-12-19 Maxim Integrated Products, Inc. Log-linear variable gain amplifiers and amplifier control apparatus and methods
EP1089430A3 (en) * 1999-09-30 2004-04-07 Agilent Technologies, Inc. (a Delaware corporation) A dB-linear variable gain amplifier
GB2357913A (en) * 1999-12-24 2001-07-04 Ericsson Telefon Ab L M Conditioning a gain control signal so that an output is dB linear
US6348829B1 (en) 2000-02-28 2002-02-19 Analog Devices, Inc. RMS-DC converter having detector cell with dynamically adjustable scaling factor
US6445248B1 (en) * 2000-04-28 2002-09-03 Analog Devices, Inc. Low noise amplifier having sequentially interpolated gain stages
FR2814049B1 (fr) 2000-09-18 2002-11-01 Bon Saint Come Bsc Sa Dispositif de securisation et d'evolution adaptable sur divers supports tels que lits
US6414547B1 (en) 2000-09-29 2002-07-02 International Business Machines Corporation Variable gain RF amplifier
US6563382B1 (en) 2000-10-10 2003-05-13 International Business Machines Corporation Linear variable gain amplifiers
US6711391B1 (en) * 2000-10-10 2004-03-23 Qualcomm, Incorporated Gain linearizer for variable gain amplifiers
DE60140428D1 (de) * 2001-04-30 2009-12-24 Avago Tech Fiber Ip Sg Pte Ltd Stromversorgung und Verfahren zur Stromversorgung eines Diodenlasertreibers
US6400227B1 (en) 2001-05-31 2002-06-04 Analog Devices, Inc. Stepped gain controlled RF driver amplifier in CMOS
US6522202B2 (en) 2001-06-12 2003-02-18 Telefonaktiebolaget Lm Ericsson (Publ) Current controlled power amplifier
US6559717B1 (en) 2001-06-13 2003-05-06 Lsi Logic Corporation Method and/or architecture for implementing a variable gain amplifier control
US6552591B1 (en) 2001-11-01 2003-04-22 Piradian, Inc. Method and apparatus for processing a wide dynamic range signal
KR100413182B1 (ko) 2001-11-30 2003-12-31 한국전자통신연구원 차동 선형 증폭기
KR100461969B1 (ko) * 2001-12-13 2004-12-17 매그나칩 반도체 유한회사 Cmos 공정을 통해 구현된 지수함수 발생기 및 그를이용한 가변이득증폭기
US6646510B2 (en) 2002-03-01 2003-11-11 Sige Semiconductor Inc. Method of adjusting gain and current consumption of a power amplifier circuit while maintaining linearity
US6798291B2 (en) * 2002-11-12 2004-09-28 Koninklijke Philips Electronics N.V. Variable gain current amplifier with a feedback loop including a differential pair
US6906592B2 (en) * 2002-11-13 2005-06-14 Qualcomm Inc Continuously variable gain radio frequency driver amplifier having linear in decibel gain control characteristics
US6943626B2 (en) * 2002-12-19 2005-09-13 Donald T. Comer Wideband precision fixed-gain amplifier architecture, apparatus, and method
KR100554569B1 (ko) * 2003-02-13 2006-03-03 인티그런트 테크놀로지즈(주) 선형성 및 잡음 특성이 개선된 믹서 회로
US7546098B2 (en) * 2003-05-29 2009-06-09 Analog Devices, Inc. Control system with selective open-loop operation
JP4601615B2 (ja) * 2003-07-07 2010-12-22 アナログデバイス,インコーポレイテッド システム
TW200505157A (en) * 2003-07-21 2005-02-01 Realtek Semiconductor Corp Linear-in-decibel variable gain amplifier
US7075368B2 (en) * 2003-09-01 2006-07-11 Realtek Semiconductor Corp. Linear-in-decibel variable gain amplifier
US7078972B2 (en) * 2003-10-01 2006-07-18 Realtek Semiconductor Corp. Linear decibel-scale variable gain amplifier
JP4578896B2 (ja) * 2004-08-26 2010-11-10 ルネサスエレクトロニクス株式会社 クロックバッファ回路
US7286015B2 (en) * 2004-12-17 2007-10-23 Theta Microelectronics, Inc. Linear-in-dB variable gain amplifiers with an adaptive bias current
US7196569B1 (en) * 2005-02-14 2007-03-27 Analog Devices, Inc. Feedback compensation for logarithmic amplifiers
US7323933B2 (en) * 2005-04-07 2008-01-29 Analog Devices, Inc. Vector modulator having attenuators with continuous input steering
US7342451B2 (en) * 2005-08-05 2008-03-11 Siemens Medical Soluitions Usa, Inc. System for logarithmically controlling multiple variable gain amplifiers
US7477103B2 (en) * 2005-08-05 2009-01-13 Siemens Medical Solutions Usa, Inc. Amplifier circuit
US7593701B2 (en) * 2006-04-24 2009-09-22 Icera Canada ULC Low noise CMOS transmitter circuit with high range of gain
US8270917B2 (en) * 2006-04-24 2012-09-18 Icera Canada ULC Current controlled biasing for current-steering based RF variable gain amplifiers
US7345526B2 (en) 2006-08-16 2008-03-18 Mediatek Inc. Linear-in-decibel current generators
US7659707B2 (en) 2007-05-14 2010-02-09 Hittite Microwave Corporation RF detector with crest factor measurement
US7777552B1 (en) 2008-04-29 2010-08-17 Analog Devices, Inc. Logarithmic amplifier with RMS post-processing
US8072205B1 (en) 2008-04-29 2011-12-06 Analog Devices, Inc. Peak-to-average measurement with envelope pre-detection
US8190107B1 (en) 2008-04-29 2012-05-29 Analog Devices, Inc. Measurement systems with envelope pre-detection
TWI418802B (zh) 2008-07-09 2013-12-11 Analog Devices Inc 用於儀表系統之綜合前端
US9093992B1 (en) * 2014-01-27 2015-07-28 Maxim Integrated Products, Inc. Current-boosting output stage with short-circuit protection

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442408A (en) * 1982-05-13 1984-04-10 International Business Machines Corporation Differential amplifier with auto bias adjust
EP0166973B1 (de) * 1984-06-07 1990-01-17 Siemens Aktiengesellschaft Differenzverstärkerschaltung
US4990803A (en) * 1989-03-27 1991-02-05 Analog Devices, Inc. Logarithmic amplifier
EP0548479A1 (de) * 1991-12-21 1993-06-30 Hagenuk Gmbh Verstärkerschaltung mit exponentieller Verstärkungssteuerung
US5442311A (en) * 1994-01-28 1995-08-15 Texas Instruments Incorporated System and method for controlling a gain circuit

Also Published As

Publication number Publication date
DE69622971T2 (de) 2003-04-24
WO1996041413A1 (en) 1996-12-19
DE69622971D1 (de) 2002-09-19
EP0776548A1 (en) 1997-06-04
EP0776548A4 (en) 1999-07-14
JPH10503917A (ja) 1998-04-07
US5572166A (en) 1996-11-05
EP0776548B1 (en) 2002-08-14
AU6383196A (en) 1996-12-30

Similar Documents

Publication Publication Date Title
JP4386460B2 (ja) 線形デシベル自動可変ゲイン増幅器
US8022755B2 (en) Amplifier with automatic gain profile control and calibration
JP4291354B2 (ja) デシベル−線形出力電圧を有する増幅段
US6049251A (en) Wide-dynamic-range variable-gain amplifier
US7323935B2 (en) Transconductance amplifier having common mode feedback circuit and method of operating the transconductance amplifier
JP2016515791A (ja) 広範な入力電流レンジを伴うトランスインピーダンス増幅器のための装置及び方法
KR100247471B1 (ko) Agc전압 보정회로
US6028478A (en) Converter circuit and variable gain amplifier with temperature compensation
US4379995A (en) Gain controlled amplifier
JPS6155288B2 (ja)
US7196577B2 (en) Amplifier with capacitor selection
US7345526B2 (en) Linear-in-decibel current generators
US4437070A (en) Amplifier arrangement whose overall gain is controllable by means of a control voltage
US20050046483A1 (en) Variable gain current feedback amplifier
IL121763A (en) Man control circuit and method for man control
US6091275A (en) Linear quad variable gain amplifier and method for implementing same
JPH07202599A (ja) 音量コントロール回路
EP3672075A1 (en) Gain-control stage for a variable gain amplifier
JP2001196872A (ja) 利得制御回路およびこれを用いた無線通信装置
JP3517760B2 (ja) 可変利得増幅器
JP4176542B2 (ja) 可変利得回路及びこれに用いる制御信号生成回路
JP2003243947A (ja) オペレーショナルトランスコンダクタンスアンプ
JPH1028023A (ja) 利得可変増幅装置
KR930007296B1 (ko) 비디오신호 증폭기의 이득조절회로
JP3233315B2 (ja) 可変インピーダンス装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090929

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term