JP4386460B2 - 線形デシベル自動可変ゲイン増幅器 - Google Patents
線形デシベル自動可変ゲイン増幅器 Download PDFInfo
- Publication number
- JP4386460B2 JP4386460B2 JP50212497A JP50212497A JP4386460B2 JP 4386460 B2 JP4386460 B2 JP 4386460B2 JP 50212497 A JP50212497 A JP 50212497A JP 50212497 A JP50212497 A JP 50212497A JP 4386460 B2 JP4386460 B2 JP 4386460B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- gain control
- amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/001—Volume compression or expansion in amplifiers without controlling loop
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
技術分野
本発明は、可変ゲイン微小信号増幅器に関し、特に、線形デシベルゲインコントロール回路に関する。
技術背景
通信システムにおいては、アナログ受信機は、一定の信号レベルを得るために、特別な受信動作および受信信号の強度に従ってゲインの値を変化させるようになっている。受信機におけるこのような要望を達成するために、可変ゲイン増幅器が通常使用される。受信信号強度が広帯域の場合、この可変ゲイン増幅器もそのゲインを広帯域に可変させることができるものでなければならない。所望のゲインコントロールレベルを提供する装置としては、線形デシベル可変ゲイン増幅器が知られている。これらの増幅器は、ダイオードを通る順電流の変化が、良く知られた接合式ＶＦ＝（ｋＦ／ｑ）ｌｏｇ（Ｉp／Ｉs）に従って上記電流の対数に比例する上記ダイオードにおける電圧の変化を生成する効果を有する。例えば、室温における順電流の１０進の増加は、一般的なダイオードの場合、約６０ｍＶの電圧増加を生じさせる。従って、可変ゲイン増幅器は、ダイオードにおける６０ｍＶの電圧変化毎に１０進のゲイン増加を生ぜしめるように設計される。
このような線形デシベル可変ゲイン増幅器の例は、アッカー（Acker）による、米国特許公報第３，７３６，５２０号（発明の名称：線形対数ゲインに対する制御電圧特性を有する高精度の可変ゲイン増幅器）に示されている。
この線形デシベル可変ゲイン増幅器及び他の線形デシベル可変増幅器は、非常に複雑であり、通常、実現するためにはひとつあるいはそれ以上の演算増幅器を必要とするという問題がある。さらに、それらには、精度と帯域による制約もある。
従って、簡単な構成でかつ精度の高い線形デシベル可変ゲイン増幅器が要望されていた。
発明の要旨
本発明は、高範囲のゲインにわたって精度の良い線形デシベルゲインコントロールを有する可変ゲイン増幅器を提供する。
この増幅器は、線形的に変化するゲインコントロール電流に応じて指数的に変化するバイアス電流を生成するゲインコントロール回路を有している。このバイアス電流は、このバイアス電流に比例するゲインを有する増幅器に供給される。このゲインコントロール電流とバイアス電流との間の指数的な関係は、上記ゲイン制御電流における線形的な変化に関連して、増幅器のゲインを指数的に変化させる。これにより線形デシベルゲイン制御が達成される。
上記ゲインコントロール回路は、２つのトランジスタを有しており、これらの２つのトランジスタは、実質的にそれぞれのベース端子の間に抵抗を有するカレントミラー（current mirror）を形成している。ゲインコントロール電流は、これらのトランジスタの第１のトランジスタのベース端子へ供給される。ゲインコントロール電流を調節することにより変化する上記抵抗間の電圧の低下は、第２のトランジスタにおけるベースエミッタ間電圧に対応する変化を生ぜしめる。このベースエミッタ電圧の変化は、第２のトランジスタを通る電流において指数的な変化を生ぜしめ、これにより、第２のトランジスタの電流において対応した指数的な変化が生じる。この第２のトランジスタを通る電流は、増幅器にバイアス電流を供給し、それにより、増幅器のゲインに指数的な変化を生ぜしめる。ゲインコントロール電流と増幅器において結果として生じるゲインとの関係は、指数ゲイン関数が対数表上は線形となることから、「線形デシベル」と称される。
上記ゲインコントロール回路は、さらにゲインコントロール電流を吸収するための第３のトランジスタを有している。第２のトランジスタのベース端子とグランドとの間には抵抗が接続されており、ゲインコントロール電流が通過するようになっている。さらに、補償回路が設けられており、別の駆動電流を供給するとともに、トランジスタの微小なベータ値に対して一定のゲイン応答を維持する機能を提供する。
このゲインコントロール回路が適用される場合、多段ゲインコントロール回路が自動ゲインコントロール（ＡＧＣ）増幅回路における多段ゲインステージ（multiple gain stages）と関連して使用される。この増幅回路の各可変ゲインステージには、例えば、改善された線形性を有する有効相互コンダクタンスステージを形成するように並列に接続されたエミッタ面積比の異なる３つの差動対を有するmulti-tanh回路のトリプレット（multi-tanh triplet）が使用される。上述したエミッタ面積の変動は、いくつかのトランジスタのエミッタを他のトランジスタより物理的に大きくすることによって１つのステージにおいて達成される。他のステージにおいては、抵抗を用いることによって異なる動作点において差動対を動作させることによってエミッタ面積比が合成される。このmulti-tanh回路のトリプレットにおける差動対は、本発明によるゲインコントロール回路によってコントロールされる電流源によってバイアスされる。
本発明の他の目的、特徴、および効果は、図面を参照して説明される本発明の実施形態の詳細な説明によってより明確になる。
【図面の簡単な説明】
図１は、本発明に係るゲインコントロール回路の回路図である。
図２は、補償回路が付加されたゲインコントロール回路の回路図である。
図３は、本発明に係る多段自動ゲインコントロール（ＡＧＣ）増幅システムのブロック図である。
図４は、図３に示した増幅システムにおける第１の増幅段の詳細な回路図である。
図５は、図３に示した増幅システムにおける第２の増幅段の詳細な回路図である。
図６は、図３に示した増幅システムにおける第３増幅段の詳細な回路図である。
図７（Ａ）（Ｂ）は、図３に示した増幅システムにおける自動ゲインコントロール（ＡＧＣ）検出器を有する最終固定ゲイン増幅段の詳細な回路図である。
発明を実施するための最良の形態
図１は、線形デシベルゲインコントロールを有する可変ゲイン増幅器の回路図である。
この線形デシベルゲインコントロールは、本発明に係るゲインコントロール回路２２によって行われる。実際のゲインは、一般的な差動対として配置されるトランジスタＱＡ、ＱＢから成る増幅器１２によって提供される。この増幅器１２のゲインは、入力端子１６における入力信号ＩＦＩＮに対する出力端子１８における出力信号ＩＦＯＵＴの比率として測定される。上記ゲインコントロール回路２２は、ゲインコントロール電流ＩGが線形に増加すると増幅器１２のゲインを指数的に増加させるようになっている。
このゲインコントロール回路２２は、トランジスタＱ１，Ｑ２およびＱ３と抵抗Ｒ１，Ｒ２を有している。トランジスタＱ１，Ｑ２の各エミッタ面積は異なっている。トランジスタＱ１のベース端子は、ゲインコントロール電流ＩGが供給される入力端子３０に接続されている。トランジスタＱ１のベース端子は、抵抗Ｒ１を介してトランジスタＱ２のベース端子に接続されている。トランジスタＱ１のコレクタ端子は、一次バイアス電流ＩPを入力するための入力端子３２に接続されている。このバイアス電流ＩPは、エミッタフォロワトランジスタＱ３の働きによりトランジスタＱ１を通って流れる。このエミッタフォロワトランジスタＱ３のベース端子は、トランジスタＱ１のコレクタ端子に接続されており、またエミッタフォロワトランジスタＱ３のエミッタ端子は、抵抗Ｒ１を介してトランジスタＱ１のベース端子に接続されている。このトランジスタＱ３は、抵抗Ｒ２によってバイアスされている。
トランジスタＱ２のコレクタ端子は、トランジスタＱＡ，ＱＢのエミッタ側に接続されており、トランジスタＱ２にバイアス電流ＩCが供給される。従来から知られているように、増幅器１２は、トランジスタＱＡ，ＱＢの相互コンダクタンスｇｍに比例したゲインを有する。また、この相互コンダクタンスｇｍは、バイアス電流ＩCに比例するようになっていることも知られている。従って、バイアス電流ＩCを変化させることによって、ゲインコントロール回路２２は、増幅器１２のゲインにおいて対応する線形的な変化を生ぜしめることができる。
動作する際は、端子３０に供給されるゲインコントロール電流ＩGがゼロであり、かつトランジスタＱ１，Ｑ２のＭＰＭベータ値（β）が非常に高い値である場合、トランジスタＱ１，Ｑ２は、トランジスタＱ２のコレクタ電流が一次バイアス電流ＩPの倍数で動作するカレントミラー（current mirror）と同じように動作する。この場合、トランジスタＱ２のコレクタ電流は、トランジスタＱ１，Ｑ２の間のエミッタ面積比Ａの関数となる。例えば、トランジスタＱ１のエミッタ面積がｅとして定義され、トランジスタＱ２のエミッタ面積が７ｅである場合、トランジスタＱ２におけるコレクタ電流ＩCは約７ＩPとなる。しかしながら、ゲインコントロール電流ＩGがゼロであっても、抵抗Ｒ１に流れるバイアス電流ＩPによりトランジスタＱ１のベース側には小さな電流が流れる。従って、トランジスタＱ２を流れるピーク電流は、抵抗Ｒ１の電圧降下のために７ＩPより実際には少し高くなる。
しかしながら、端子３０におけるゲインコントロール電流が、一般のノンゼロ値ＩGにセットされている場合、抵抗Ｒ１おける電流は、トランジスタＱ１のベースエミッタ電圧（ＶBE1）とトランジスタＱ２のベースエミッタ電圧（ＶBE2）との間にΔＶBE＝ＩG×Ｒ１の減少を生ぜしめる。このベースエミッタ電圧ＶBE2の指数関数となるトランジスタＱ２のコレクタ電流（ＩC）は、ｅｘｐ（ΔＶBE／ＶT）の率だけ減少される（ここでＶTはｋＴ／ｑに等しいサーマル電圧である）。増幅回路１２のバイアス電流ＩCでもあるトランジスタＱ２のコレクタ電流は、ゲイン電流ＩGの関数として以下に示すような関係式で表すことができる。
ＩC＝Ａ×ＩP×ｅｘｐ（−ＩG×Ｒ１／ＶT）
ここで、ＡはトランジスタＱ１に対するトランジスタＱ２のエミッタ面積比である。
従って、トランジスタＱ２によって提供されるバイアス電流ＩCは、ゲイン制御電流ＩGにおける対応する線形的な増加に従って、指数的に減少する。
この実施形態においては、抵抗Ｒ１の抵抗値は、ゲインコントロール電流ＩGが１マイクロアンペア（μＡ）変化することによってΔＶBEが１マイクロボルト（ｍＶ）、すなわちｅｘｐ（１／２６）、増幅器１２のゲインで約０．３３３ｄＢだけ変化するように設定される。従って、ゲインコントロール電流ＩGにおいて７５μＡのフルスケール変化（例えば、２μＡ〜７７μＡへの変化）は、７５×０．３３３ｄＢ、すなわち２５ｄＢのゲイン変化となる。
上記トランジスタＱ３は、端子３０におけるゲインコントロール電流ＩGの変化（例えば、２μＡ〜７７μＡ）を吸収するために設けられている。このトランジスタＱ３は、ゲインコントロール電流ＩGの変化に応じてそのベース電流が変動するため非線形性を有している。このトランジスタＱ３のベース電流は、ゲインコントロール電流ＩGの関数として変化する。これは、このベース電流が、上述したようにゲインコントロール電流ＩGに対応するトランジスタＱ２のベースエミッタ電圧（ＶBE）の関数である抵抗Ｒ２の電流から引かれるためである。公称ベータ値（β）が１１０の場合、ゲインコントロール電流ＩGの変動は、トランジスタＱ３における約０．７マイクロアンペア（μＡ）のベース電流変動をもたらす。従って、トランジスタＱ３におけるベース電流の変動は、トランジスタＱ１のコレクタ端子に供給される一次バイアス電流ＩPの値を対応するように変化させ、これによりゲインが非線形性を有するようになる。この非線形性は、２マイクロアンペアのベース電流の変化が約２％すなわち０．１７ｄＢの非線形性となる場合に、微小なベータ値（例えば、１／３の公称ベータ値）に対して問題となる。
図２は、図１に示したゲインコントロール回路２２に、有限ベータ値（β）によって生じる非線形性を減少させるための補償回路３９を付加した図である。この補償回路３９は、トランジスタＱ６を有しており、該トランジスタＱ６のエミッタ端子がトランジスタＱ３のコレクタ端子に接続されている。このトランジスタＱ６のベース端子は、カレントミラー４０を介してトランジスタＱ３のベース端子に接続されている。
このトランジスタＱ６のベース電流は、トランジスタＱ６およびＱ３を同じ電流が流れるため、トランジスタＱ３のベース電流とほぼ同じになる。カレントミラー４０は、トランジスタＱ６のベース電流のミラー（mirror）である電流ＩXを生成し、その電流ＩXはトランジスタＱ３のベースに供給され、そのためトランジスタＱ３のベース端子には電流ＩPの損失はない。従って、トランジスタＱ１のコレクタ電流は、電圧およびベータ値の変動の全域にわたってゲインコントロール電流ＩGとは関係しなくなる。
図３は、図２に示した線形デシベルゲインコントロール回路２２を使用した多段自動ゲインコントロール（ＡＧＣ）増幅システム４３のブロック図である。この増幅システム４３は３つのセクションを有している。第１の増幅段はセクション４５に配置され、第２及び第３の増幅段はセクション４７に配置されている。これらの３つの増幅段は、相互に直列に接続され、それぞれ２５ｄＢの可変ゲイン範囲を有している。これらの増幅段は、全体にわたってＤＣ接続されており、動作点を安定化させるとともに第１段オフセットをなくすために、オーバーオールネガティブフィードバックパス（overall negative-feedback path）を使用している。最終ゲイン段は、セクション４９に配置され、２０ｄＢの一定ゲインを提供するとともに、端子３７における最終中間周波数（ＩＦ）出力ＩＦＯＰへの差動型から単側への変換（differential-to-single-sided conversion）を行うようになっている。このシステム４３の全体のゲインは、端子５１におけるゲインコントロール電圧ＶＧが２ボルトから０ボルトへ変化するに伴って、７．５ｄＢから８２．５ｄＢにそれぞれ変化する。この最終段は、ＧＥＩＮ入力におけるマニュアルゲインコントロール電圧ＶGによって優先されていない場合にＩＦ出力を安定化するように設計されたＡＧＣ検出器を有している。
上記システム４３に供給される各入力信号は以下のように定義される。端子１６における入力ＩＦＨＩおよびＩＦＬＯは差動中間信号であり；端子３４における電圧ＶＰは供給電圧であり；端子３２および３３における電流ＩP1およびＩP2はそれぞれ分離して制御可能な一次バイアス電流（separately controllable primary bias current）であり；端子２８および３０における電流ＩG1およびＩG2はそれぞれ分離して制御可能なゲインコントロール電流（separately controllable gain control current）であり；端子４１における電流ＩＥＦはバイアス電流であり；端子３８における電圧ＩＦＣＭは共通基準電圧（グランド）であり；端子４２における電圧ＶＭＩＰは供給レール間の公称上の中間点における中間基準電圧であり；電圧ＶＧは電流ＩG1およびＩG2を制御するために使用されるＡＧＣ検出器段の出力である。
バイアスリターン抵抗（bias return resistor）Ｒ１１は、サブレール電圧ＶＭＩＤを入力する端子４２とＩＦＨＩ入力端子１６との間に接続されている。このＩＦＬＯ入力端子１６は、第２の抵抗Ｒ１２を介してＩＦストリップの最終出力端子３７に接続されており、キャパシタＣ２と関連してＤＣ安定化フィードバックパスを提供し、最終出力ＩＦＯＰが確実に前記全ゲイン範囲の中間にとどまることを確実にする。抵抗Ｒ１１およびＲ１２は、通常ＶＧ＝０ボルトにおいて４７ｍＶ、ＶG＝２ボルト（公称ベータ値）において２．５ｍＶの平衡電圧降下を引き起こすようになっている。
図４は、図３に示したセクション４５における第１の増幅段の詳細な回路図である。この増幅段４５は、図２に示したゲインコントロール回路２２と、該ゲインコントロール回路２２に接続され、３つのバイアス電流（ＩC1〜ＩC3）を入力するmulti-tanh回路のトリプレット５５とを有している。このmulti-tanh回路のトリプレット５５は、線形性を向上させるため、１つの相互コンダクタンス（ｇｍ）段の代わりに使用される。このmulti-tanh回路のトリプレットの動作については、本件出願人の“オーバーラップした入力信号レンジを有する低供給電圧ミクサ”と題され１９９４年１１月２３日に出願された米国特許出願第０８／３４４，３７５号の中に詳しく説明されている。相互のエミッタ比は、対応するトランジスタの近くに図示されている。一般に、複数の差動対は、ｎ組のmulti-tanh回路を形成するため組となっている。このｎ組のmulti-tanh回路（例えば、ｎ＝２の場合ダブレットと呼ばれる）は、増幅段において線形性をさらに向上させるために、１つの相互コンダクタンス（ｇｍ）段の代わりに使用される。
トランジスタＱ７−Ｑ１２から成るmulti-tanh回路のトリプレットは、トランジスタＱ７、Ｑ８とトランジスタＱ１２、Ｑ１１との間で６．５：１の外側エミッタ面積比を有している。外部から内部への電流の比率は２：１となっており、電流源トランジスタＱ２、Ｑ１３、およびＱ１４によって２：１に設定されている（すなわち８：４）。これらのトランジスタの面積比は、＋／−４０ｍＶの瞬間ＤＣ入力に対して＋／−０．１ｄＢのほぼフラットな差動ゲインを、また＋／−５６ｍＶの瞬間ＤＣ入力に対して−１ｄＢの差動ゲインを作り出す。なお、上述した数値は好ましい設計の一例である。
増幅段４５は、比較的低いノイズの２５ｄＢ（＋２０ｄＢから−５ｄＢ）のゲイン範囲を提供すると共に、大きなひずみなしに＋／−５６ｍＶの大きさの入力を扱えるようになっている。この可変ゲインは、端子２８へ供給される２〜７７ μＡの電流ＩG1によって制御される。端子３２には５０μＡの一次バイアス電流ＩP1が供給される。増幅段４５のゲインは、バイアス電流ＩPに線形的に比例する。
図１および図２で説明したように、抵抗Ｒ１＝１ｋΩの場合、端子２８における電流ＩG1が２μＡから７７μＡへ変化すると、トランジスタＱ２、Ｑ１３、およびＱ１４において７５ｍＶのΔＶBE変化が起こる。これにより、multi-tanh回路のトリプレットにおいてバイアス電流が１７．９（すなわち、ｅｘｐ（７５／２６）、２５ｄＢ）の率で指数的に低下する。図２で説明したように、トランジスタＱ４〜Ｑ６は、ゲインコントロール回路２２に対してベータ補償を提供する。
上述した可変ゲインシステムと同様に、抵抗Ｒ１も回路全体にベータ（β）補償を提供する。トランジスタＱ１におけるベース電流は、電流源トランジスタＱ２、Ｑ１３、およびＱ１４のベース上に電圧を生じさせる。この電圧は、ベータ（β）値の分だけトランジスタＱ１のベース電圧より少し高くなっている。このトランジスタＱ１のエミッタ抵抗は、５０μＡで５００Ω近くとなる。従って、１ｋΩのベース抵抗Ｒ１による増分作用により、トランジスタＱ２、Ｑ１３、およびＱ１４のコレクタ電流において２ベータ分の増大をもたらす。これらは、multi-tanh回路のトリプレットのｇｍセクションにおける有限ベータ（β）の影響を補償するとともに、第２の増幅段４７（図３）ベータ従属負荷による第１の増幅段の負荷を補償する。
図５および図６は、セクション４７における第２および第３の増幅段の詳細な回路図である。これらの増幅段は、第１の増幅段と同様に設計されているが、より低いバイアス電流で動作するようになっている。また、第１増幅段と同様に、第２および第３の増幅段は、前述した関連出願に記載されているように、全体の相互コンダクタンスにわたって線形性を向上させるために、単純差動ｇｍ対の代わりに、multi-tanh回路のトリプレットを用いている。しかしながら、第２および第３の増幅段のmulti-tanh回路のトリプレットは、その実効エミッタ面積比を合成するために、絶対温度（ＰＴＡＴ）に比例したΔＶBEを使用している。この第２の増幅段６０のmulti-tanh回路のトリプレットは、図５に示すように、トランジスタＱ１７〜Ｑ２２から成っており、第３の増幅段６２のmulti-tanh回路のトリプレットは、図６に示すように、トランジスタＱ２５〜Ｑ３０から成っている。各差動対は、バイアス電流を供給する各電流源トランジスタ（すなわち、Ｑ３７〜Ｑ３９）にそれぞれ接続されている。さらに、エミッタフォロワトランジスタＱ１５およびＱ１６が各増幅回路で使用されている。その他の点では、この増幅回路は、図４に記載した増幅回路と同様に動作する。
前述した第１のセクションと同様に、第２のセクション４７は、ゲインコントロール回路６４を有しており、該回路６４は第２および第３の増幅段によって共用されている。このゲインコントロール回路６４は、トランジスタＱ６１、Ｑ６４〜Ｑ６６および電流源トランジスタＱ３７〜Ｑ４２から成り、図２で示したゲインコントロール回路２２と同様に動作するため、詳しい説明は省略する。この第２および第３の増幅段には、共通コントロールラインにおける２つのセクション間の接続共通モードノイズを回避するために、分離ゲインコントロール回路が用いられている。その他の方法として、問題がなければ、１つのゲインコントロール回路を全ての増幅段で使用することも可能である。
端子１８における差動ＩＦ信号（ＩＦＰおよびＩＦＭ）は、図４に示した第１の増幅段の差動出力信号である。このＩＦ信号は、エミッタフォロワトランジスタＱ１５、Ｑ１６の対に供給される。これらのエミッタフォロワトランジスタＱ１５、Ｑ１６は、端子８４に入力されるバイアス電流ＩＥＦによって作動されるカレントミラートランジスタＱ３１〜Ｑ３６と関連して作動する。
第２の増幅セクション４７におけるすべてのトランジスタＱ１５〜Ｑ２２は、同じエミッタ面積を有するが、図４に示す第１の増幅セクション４５におけるトランジスタより小さくなっている。これは、後の増幅段においてはノイズはさして重要ではないため、小さなトランジスタ（高いベース抵抗を有する）を用いることが可能なためである。
トランジスタＱ１５およびＱ１６によって生成される電圧は、抵抗Ｒ３およびＲ４において電圧降下し、外側トリプレットのトランジスタ（Ｑ１７、Ｑ１９：Ｑ２１、Ｑ２２）の間の面積比に等価なオフセット電圧を効果的に生ぜしめる。トリプレット供給電流は、再び各トランジスタＱ３７〜Ｑ３９のそれぞれのエミッタ面積によって設定された２：１：２の比率となる。従って、第２および第３の増幅段６０、６２は、図４に示した第１の増幅段５５と同様に、−１０ｄＢの１ｄＢ圧縮ポイントを有する。１ｄＢ圧縮ポイントは、これらの増幅段の最小ゲインが０ｄＢまで低下できるようにするために必要となる。
端子８４におけるバイアス電流ＩＥＦによってもたらされる電圧は、上記外側トリプレットのトランジスタにおける面積比を調節する抵抗Ｒ３、Ｒ４によって降下する。従って、差動面積比は、同じサイズのトランジスタを用いることによって設定することができ、例えば、ＩＲ３×Ｒ３＝ＫＴ／ｑ（ＩｎＡ）となる。上記面積比Ａは、Ａ＝ｅｘｐ（Ｉ３×Ｒ３／Ｖｔ）と等しくなる。この実施形態では、Ｉ３×Ｒ３＝５０ｍＶとなる。従って、面積比Ａは６．５となる。このようなオフセット電圧を用いて面積比を変更することによって、小さな同じサイズのトランジスタを各増幅回路に使用することができ、それによって高周波数回路の性能を向上させることができる。
上記第２の増幅段６０は、抵抗Ｒ５、Ｒ６によって負荷が与えられている。使用可能なコレクタバイアス電流を最大とするために、抵抗Ｒ５、Ｒ６は、端子４４における基準電圧に対して直接設定される。この第２の増幅段の出力は、上記第３の増幅段におけるエミッタフォロワトランジスタＱ２３、Ｑ２４（図６参照）によって再び緩衝（バッファ）されかつレベルシフトされる。
高周波数の場合、少量の正帰還（positive feedback）が抵抗Ｒ７、コンデンサＣ１、抵抗Ｒ８、コンデンサＣ２によって形成されたネットワークを介して供給される。この帰還ネットワークは、高いゲインで高周波数応答性を広げるが低いゲインではそれほど効果はない。
上述したように、第３および最終増幅セクション４９は、２０ｄＢの固定ゲインを有するとともに端子８２における差動入力信号を出力端子３７における単側（single-sided）出力信号ＩＦ０Ｐへ変換する最終増幅段を有している。この最終増幅段は、本発明の目的を達成させるためには必ずしも必要ではなく、オプションとして使用される。この最終増幅段は、上記線形デシベルコントロール回路が様々な複数段の増幅回路に適用できることを示すために記載されているもので、本発明は上記構成に限定されるものではない。
この最終増幅段は、線形増幅応答性を達成するためにアクティブフィードバックを使用している。前段の出力は、入力ＩＦ０１、ＩＦ０２を介して、差動対Ｑ５０、Ｑ５１へ供給される。この差動対は、トランジスタＱ５４によってバイアスされている。出力信号ＩＦ０Ｐの一部は、トランジスタＱ５２、Ｑ５３よりなる同一のｇｍ段へ供給され、またゲイン設定減衰抵抗Ｒ５０−Ｒ５２を介してトランジスタＱ５５に供給される電流に印加される。この減衰作用のために設定された抵抗値は、前の増幅段からの入力電圧と同じソースインピーダンス（約２ｋΩ）を有するフィードバック電圧となる。
このセクションのバイアス動作は、端子３９に供給され、トランジスタＱ６４のアシストの下にトランジスタＱ６３にサポートされたバイアス電流ＩＢＡＭによって行われる。この実施形態においては、キャパシタＣ５０は、約４５ＭＨｚにおいて、極を有するトランジスタＱ６３−Ｑ６４のループに対して高周波数（ＨＦ）安定性を提供する。
上記ｇｍ段の出力は、トランジスタＱ５６、Ｑ５９の電流によってバイアスされるホールドカスコード（folded cascode）トランジスタＱ５７、Ｑ６０へそれぞれ供給される。一方、これらの電流は、トランジスタＱ６５−Ｑ６６および抵抗Ｒ６３を流れる電流によって達成される。抵抗Ｒ６６における電圧降下（通常３００ｍＶ ＰＴＡＴ）は、上記カスコードトランジスタのエミッタにおける差動加算ノードを供給電圧ＶＰより低い約４６０ｍＶに設定し、トランジスタＱ５６、Ｑ５９に対し最小コレクタバイアスを提供する。
上記カスコードの出力は、トランジスタＱ６２により増大され、抵抗Ｒ５９、エミッタ負帰還抵抗（emitter degeneration resistors）Ｒ５８−Ｒ５９、およびＨＦバイパスキャパシタＣ５１によってバイアスされるカレントミラーＱ５８、Ｑ６１へ供給される。トランジスタＱ６０、Ｑ６１の共通コレクタノードにおいて生じる電圧は、トランジスタＱ６７、Ｑ７０によってそれぞれ設定された所定のバイアス電流で動作する相補型エミッタフォロワトランジスタＱ６８、Ｑ６９によって緩衝される。相補型エミッタフォロワトランジスタＱ７２、Ｑ７３の第２の対は、緩衝（バッファ）の異なる別のレベルを提供する。トランジスタＱ７３は、２エミッタであることが望ましい。これは、トランジスタＱ７２、Ｑ７３のコレクタ抵抗がより等しくなり、出力がより対称的になるためである。
この最終段４９には単純なＡＧＣ検出器が設けられており、端子５１においてマニュアルゲインコントロール電圧ＶGが加えられてオーバーライドしない場合、ＩＦ出力を０ｄＢに安定化するようになっている。従って、ゲインは、ファームウェア制御の下でのＤＡＣ動作出力等によってマニュアルで調節することも、また一方では外部からの制御なしでも調節することができる。ＡＧＣ検出器は、後者の能力を奏するものである。
このＡＧＣ検出器は、５つのトランジスタＱ７１、Ｑ７４−Ｑ７７と３つの抵抗Ｒ７４−Ｒ７６を有している。図７に示すトランジスタＱ７４とＱ７５のエミッタ面積比は、２：１となるのが望ましい。トランジスタＱ７１は、トランジスタＱ７４、Ｑ７５に所定の量のＰＴＡＴ電流（７６μＡ）を提供する。信号が０の状態では、この電流は、トランジスタＱ７５のベースに印加される電圧のために、トランジスタＱ７４にほとんど流れる。この電圧は、増幅器の出力が中間値となる中間点電圧ＶＭＩＤ（公称１．５Ｖ）より上の３１６ｍＶとなる。従って、トランジスタＱ７５の電流は、ほぼ０となる。信号ＩＦＯＰの増幅度が増加するとこれらの電流はしきい値に達するまで非常に少しずつ変化する。その時、上記ＩＦＯＰの瞬時電圧が低下し、その間トランジスタＱ７５に電流が流れる。この電圧が高くなった時にトランジスタＱ７３はカットオフされる。従って、このトランジスタのコレクタ電流は、短いパルス形状となり、このパルス形状の平均電流は、上記ＩＦＯＰの増幅率が前記しきい値を越えた場合に急激に増加する。
抵抗Ｒ７６においてその電圧ＶBEがＰＴＡＴで約５３ｍＶ（すなわち５３μＡ ×１ｋΩ）だけ低下するトランジスタＱ７６によってバイアスされるトランジスタＱ７７によって第２のＤＣ電流が提供される。これらの２つのトランジスタにおけるエミッタ面積比（３：５）は、最終的にトランジスタＱ７７のコレクタ電流を決定する。この電流は、上記ＡＧＣループの動作によって、ＩＦＯＰで一定の増幅がなされる際に、トランジスタＱ７５からの平均（パルス）電流に対してバランスが取られる。これらのトランジスタＱ７６−Ｑ７７および抵抗Ｒ７６は良く知られている低電流源を形成する。
使用する場合、上記端子５１における電流は、グランドに接続されたキャパシタによって完全なものにされる。これは、電流パルスを一体にしてゲインコントロール電圧ＶGを高くするとともに、それによって電流のバランスが達成されるまで上記ゲインを下げる。これは、前記好適実施例においては、（トランジスタＱ７５のベースにおけるオフセット電圧を選択することによって）ＶP＝３Ｖの時にＩＦＯＰに対して３１６ｍＶの増幅を達成させる。このＩＦＯＰにおける増幅は、電圧ＶPに比例する。上記ＡＧＣ電圧ＶGは、抵抗を介して端子５１をグランドに対してわずかに負荷をかけることにより信号強度を示すために使用することができる。
上述した例は簡単であってしかも精度の高いゲインコントロール回路であり、それは、ｇｍ段あるいはそれと均等なものと組み合わせて使用する場合に、増幅器においてゲインコントロール回路に供給されるゲインコントロール電流における線形変化に応じた線形デシベルゲインを生成することができる。この回路は、多くの利用形態を有しており、その１つが上述したような自動ゲインコントロール増幅器である。他の例としては、ミクサにゲインコントロール回路を使用した“可変ゲインミクサ”と題された本件出願人による係属中の出願に記載されたものを挙げることができる。
上記実施形態において本発明の原理を説明したが、本発明が上記原理から離れることなく種々の構成に変形できることは明白である。従って、以下のクレームの範囲に含まれるすべての変形例や改良について権利を求めている。
本発明は、可変ゲイン微小信号増幅器に関し、特に、線形デシベルゲインコントロール回路に関する。
技術背景
通信システムにおいては、アナログ受信機は、一定の信号レベルを得るために、特別な受信動作および受信信号の強度に従ってゲインの値を変化させるようになっている。受信機におけるこのような要望を達成するために、可変ゲイン増幅器が通常使用される。受信信号強度が広帯域の場合、この可変ゲイン増幅器もそのゲインを広帯域に可変させることができるものでなければならない。所望のゲインコントロールレベルを提供する装置としては、線形デシベル可変ゲイン増幅器が知られている。これらの増幅器は、ダイオードを通る順電流の変化が、良く知られた接合式ＶＦ＝（ｋＦ／ｑ）ｌｏｇ（Ｉp／Ｉs）に従って上記電流の対数に比例する上記ダイオードにおける電圧の変化を生成する効果を有する。例えば、室温における順電流の１０進の増加は、一般的なダイオードの場合、約６０ｍＶの電圧増加を生じさせる。従って、可変ゲイン増幅器は、ダイオードにおける６０ｍＶの電圧変化毎に１０進のゲイン増加を生ぜしめるように設計される。
このような線形デシベル可変ゲイン増幅器の例は、アッカー（Acker）による、米国特許公報第３，７３６，５２０号（発明の名称：線形対数ゲインに対する制御電圧特性を有する高精度の可変ゲイン増幅器）に示されている。
この線形デシベル可変ゲイン増幅器及び他の線形デシベル可変増幅器は、非常に複雑であり、通常、実現するためにはひとつあるいはそれ以上の演算増幅器を必要とするという問題がある。さらに、それらには、精度と帯域による制約もある。
従って、簡単な構成でかつ精度の高い線形デシベル可変ゲイン増幅器が要望されていた。
発明の要旨
本発明は、高範囲のゲインにわたって精度の良い線形デシベルゲインコントロールを有する可変ゲイン増幅器を提供する。
この増幅器は、線形的に変化するゲインコントロール電流に応じて指数的に変化するバイアス電流を生成するゲインコントロール回路を有している。このバイアス電流は、このバイアス電流に比例するゲインを有する増幅器に供給される。このゲインコントロール電流とバイアス電流との間の指数的な関係は、上記ゲイン制御電流における線形的な変化に関連して、増幅器のゲインを指数的に変化させる。これにより線形デシベルゲイン制御が達成される。
上記ゲインコントロール回路は、２つのトランジスタを有しており、これらの２つのトランジスタは、実質的にそれぞれのベース端子の間に抵抗を有するカレントミラー（current mirror）を形成している。ゲインコントロール電流は、これらのトランジスタの第１のトランジスタのベース端子へ供給される。ゲインコントロール電流を調節することにより変化する上記抵抗間の電圧の低下は、第２のトランジスタにおけるベースエミッタ間電圧に対応する変化を生ぜしめる。このベースエミッタ電圧の変化は、第２のトランジスタを通る電流において指数的な変化を生ぜしめ、これにより、第２のトランジスタの電流において対応した指数的な変化が生じる。この第２のトランジスタを通る電流は、増幅器にバイアス電流を供給し、それにより、増幅器のゲインに指数的な変化を生ぜしめる。ゲインコントロール電流と増幅器において結果として生じるゲインとの関係は、指数ゲイン関数が対数表上は線形となることから、「線形デシベル」と称される。
上記ゲインコントロール回路は、さらにゲインコントロール電流を吸収するための第３のトランジスタを有している。第２のトランジスタのベース端子とグランドとの間には抵抗が接続されており、ゲインコントロール電流が通過するようになっている。さらに、補償回路が設けられており、別の駆動電流を供給するとともに、トランジスタの微小なベータ値に対して一定のゲイン応答を維持する機能を提供する。
このゲインコントロール回路が適用される場合、多段ゲインコントロール回路が自動ゲインコントロール（ＡＧＣ）増幅回路における多段ゲインステージ（multiple gain stages）と関連して使用される。この増幅回路の各可変ゲインステージには、例えば、改善された線形性を有する有効相互コンダクタンスステージを形成するように並列に接続されたエミッタ面積比の異なる３つの差動対を有するmulti-tanh回路のトリプレット（multi-tanh triplet）が使用される。上述したエミッタ面積の変動は、いくつかのトランジスタのエミッタを他のトランジスタより物理的に大きくすることによって１つのステージにおいて達成される。他のステージにおいては、抵抗を用いることによって異なる動作点において差動対を動作させることによってエミッタ面積比が合成される。このmulti-tanh回路のトリプレットにおける差動対は、本発明によるゲインコントロール回路によってコントロールされる電流源によってバイアスされる。
本発明の他の目的、特徴、および効果は、図面を参照して説明される本発明の実施形態の詳細な説明によってより明確になる。
【図面の簡単な説明】
図１は、本発明に係るゲインコントロール回路の回路図である。
図２は、補償回路が付加されたゲインコントロール回路の回路図である。
図３は、本発明に係る多段自動ゲインコントロール（ＡＧＣ）増幅システムのブロック図である。
図４は、図３に示した増幅システムにおける第１の増幅段の詳細な回路図である。
図５は、図３に示した増幅システムにおける第２の増幅段の詳細な回路図である。
図６は、図３に示した増幅システムにおける第３増幅段の詳細な回路図である。
図７（Ａ）（Ｂ）は、図３に示した増幅システムにおける自動ゲインコントロール（ＡＧＣ）検出器を有する最終固定ゲイン増幅段の詳細な回路図である。
発明を実施するための最良の形態
図１は、線形デシベルゲインコントロールを有する可変ゲイン増幅器の回路図である。
この線形デシベルゲインコントロールは、本発明に係るゲインコントロール回路２２によって行われる。実際のゲインは、一般的な差動対として配置されるトランジスタＱＡ、ＱＢから成る増幅器１２によって提供される。この増幅器１２のゲインは、入力端子１６における入力信号ＩＦＩＮに対する出力端子１８における出力信号ＩＦＯＵＴの比率として測定される。上記ゲインコントロール回路２２は、ゲインコントロール電流ＩGが線形に増加すると増幅器１２のゲインを指数的に増加させるようになっている。
このゲインコントロール回路２２は、トランジスタＱ１，Ｑ２およびＱ３と抵抗Ｒ１，Ｒ２を有している。トランジスタＱ１，Ｑ２の各エミッタ面積は異なっている。トランジスタＱ１のベース端子は、ゲインコントロール電流ＩGが供給される入力端子３０に接続されている。トランジスタＱ１のベース端子は、抵抗Ｒ１を介してトランジスタＱ２のベース端子に接続されている。トランジスタＱ１のコレクタ端子は、一次バイアス電流ＩPを入力するための入力端子３２に接続されている。このバイアス電流ＩPは、エミッタフォロワトランジスタＱ３の働きによりトランジスタＱ１を通って流れる。このエミッタフォロワトランジスタＱ３のベース端子は、トランジスタＱ１のコレクタ端子に接続されており、またエミッタフォロワトランジスタＱ３のエミッタ端子は、抵抗Ｒ１を介してトランジスタＱ１のベース端子に接続されている。このトランジスタＱ３は、抵抗Ｒ２によってバイアスされている。
トランジスタＱ２のコレクタ端子は、トランジスタＱＡ，ＱＢのエミッタ側に接続されており、トランジスタＱ２にバイアス電流ＩCが供給される。従来から知られているように、増幅器１２は、トランジスタＱＡ，ＱＢの相互コンダクタンスｇｍに比例したゲインを有する。また、この相互コンダクタンスｇｍは、バイアス電流ＩCに比例するようになっていることも知られている。従って、バイアス電流ＩCを変化させることによって、ゲインコントロール回路２２は、増幅器１２のゲインにおいて対応する線形的な変化を生ぜしめることができる。
動作する際は、端子３０に供給されるゲインコントロール電流ＩGがゼロであり、かつトランジスタＱ１，Ｑ２のＭＰＭベータ値（β）が非常に高い値である場合、トランジスタＱ１，Ｑ２は、トランジスタＱ２のコレクタ電流が一次バイアス電流ＩPの倍数で動作するカレントミラー（current mirror）と同じように動作する。この場合、トランジスタＱ２のコレクタ電流は、トランジスタＱ１，Ｑ２の間のエミッタ面積比Ａの関数となる。例えば、トランジスタＱ１のエミッタ面積がｅとして定義され、トランジスタＱ２のエミッタ面積が７ｅである場合、トランジスタＱ２におけるコレクタ電流ＩCは約７ＩPとなる。しかしながら、ゲインコントロール電流ＩGがゼロであっても、抵抗Ｒ１に流れるバイアス電流ＩPによりトランジスタＱ１のベース側には小さな電流が流れる。従って、トランジスタＱ２を流れるピーク電流は、抵抗Ｒ１の電圧降下のために７ＩPより実際には少し高くなる。
しかしながら、端子３０におけるゲインコントロール電流が、一般のノンゼロ値ＩGにセットされている場合、抵抗Ｒ１おける電流は、トランジスタＱ１のベースエミッタ電圧（ＶBE1）とトランジスタＱ２のベースエミッタ電圧（ＶBE2）との間にΔＶBE＝ＩG×Ｒ１の減少を生ぜしめる。このベースエミッタ電圧ＶBE2の指数関数となるトランジスタＱ２のコレクタ電流（ＩC）は、ｅｘｐ（ΔＶBE／ＶT）の率だけ減少される（ここでＶTはｋＴ／ｑに等しいサーマル電圧である）。増幅回路１２のバイアス電流ＩCでもあるトランジスタＱ２のコレクタ電流は、ゲイン電流ＩGの関数として以下に示すような関係式で表すことができる。
ＩC＝Ａ×ＩP×ｅｘｐ（−ＩG×Ｒ１／ＶT）
ここで、ＡはトランジスタＱ１に対するトランジスタＱ２のエミッタ面積比である。
従って、トランジスタＱ２によって提供されるバイアス電流ＩCは、ゲイン制御電流ＩGにおける対応する線形的な増加に従って、指数的に減少する。
この実施形態においては、抵抗Ｒ１の抵抗値は、ゲインコントロール電流ＩGが１マイクロアンペア（μＡ）変化することによってΔＶBEが１マイクロボルト（ｍＶ）、すなわちｅｘｐ（１／２６）、増幅器１２のゲインで約０．３３３ｄＢだけ変化するように設定される。従って、ゲインコントロール電流ＩGにおいて７５μＡのフルスケール変化（例えば、２μＡ〜７７μＡへの変化）は、７５×０．３３３ｄＢ、すなわち２５ｄＢのゲイン変化となる。
上記トランジスタＱ３は、端子３０におけるゲインコントロール電流ＩGの変化（例えば、２μＡ〜７７μＡ）を吸収するために設けられている。このトランジスタＱ３は、ゲインコントロール電流ＩGの変化に応じてそのベース電流が変動するため非線形性を有している。このトランジスタＱ３のベース電流は、ゲインコントロール電流ＩGの関数として変化する。これは、このベース電流が、上述したようにゲインコントロール電流ＩGに対応するトランジスタＱ２のベースエミッタ電圧（ＶBE）の関数である抵抗Ｒ２の電流から引かれるためである。公称ベータ値（β）が１１０の場合、ゲインコントロール電流ＩGの変動は、トランジスタＱ３における約０．７マイクロアンペア（μＡ）のベース電流変動をもたらす。従って、トランジスタＱ３におけるベース電流の変動は、トランジスタＱ１のコレクタ端子に供給される一次バイアス電流ＩPの値を対応するように変化させ、これによりゲインが非線形性を有するようになる。この非線形性は、２マイクロアンペアのベース電流の変化が約２％すなわち０．１７ｄＢの非線形性となる場合に、微小なベータ値（例えば、１／３の公称ベータ値）に対して問題となる。
図２は、図１に示したゲインコントロール回路２２に、有限ベータ値（β）によって生じる非線形性を減少させるための補償回路３９を付加した図である。この補償回路３９は、トランジスタＱ６を有しており、該トランジスタＱ６のエミッタ端子がトランジスタＱ３のコレクタ端子に接続されている。このトランジスタＱ６のベース端子は、カレントミラー４０を介してトランジスタＱ３のベース端子に接続されている。
このトランジスタＱ６のベース電流は、トランジスタＱ６およびＱ３を同じ電流が流れるため、トランジスタＱ３のベース電流とほぼ同じになる。カレントミラー４０は、トランジスタＱ６のベース電流のミラー（mirror）である電流ＩXを生成し、その電流ＩXはトランジスタＱ３のベースに供給され、そのためトランジスタＱ３のベース端子には電流ＩPの損失はない。従って、トランジスタＱ１のコレクタ電流は、電圧およびベータ値の変動の全域にわたってゲインコントロール電流ＩGとは関係しなくなる。
図３は、図２に示した線形デシベルゲインコントロール回路２２を使用した多段自動ゲインコントロール（ＡＧＣ）増幅システム４３のブロック図である。この増幅システム４３は３つのセクションを有している。第１の増幅段はセクション４５に配置され、第２及び第３の増幅段はセクション４７に配置されている。これらの３つの増幅段は、相互に直列に接続され、それぞれ２５ｄＢの可変ゲイン範囲を有している。これらの増幅段は、全体にわたってＤＣ接続されており、動作点を安定化させるとともに第１段オフセットをなくすために、オーバーオールネガティブフィードバックパス（overall negative-feedback path）を使用している。最終ゲイン段は、セクション４９に配置され、２０ｄＢの一定ゲインを提供するとともに、端子３７における最終中間周波数（ＩＦ）出力ＩＦＯＰへの差動型から単側への変換（differential-to-single-sided conversion）を行うようになっている。このシステム４３の全体のゲインは、端子５１におけるゲインコントロール電圧ＶＧが２ボルトから０ボルトへ変化するに伴って、７．５ｄＢから８２．５ｄＢにそれぞれ変化する。この最終段は、ＧＥＩＮ入力におけるマニュアルゲインコントロール電圧ＶGによって優先されていない場合にＩＦ出力を安定化するように設計されたＡＧＣ検出器を有している。
上記システム４３に供給される各入力信号は以下のように定義される。端子１６における入力ＩＦＨＩおよびＩＦＬＯは差動中間信号であり；端子３４における電圧ＶＰは供給電圧であり；端子３２および３３における電流ＩP1およびＩP2はそれぞれ分離して制御可能な一次バイアス電流（separately controllable primary bias current）であり；端子２８および３０における電流ＩG1およびＩG2はそれぞれ分離して制御可能なゲインコントロール電流（separately controllable gain control current）であり；端子４１における電流ＩＥＦはバイアス電流であり；端子３８における電圧ＩＦＣＭは共通基準電圧（グランド）であり；端子４２における電圧ＶＭＩＰは供給レール間の公称上の中間点における中間基準電圧であり；電圧ＶＧは電流ＩG1およびＩG2を制御するために使用されるＡＧＣ検出器段の出力である。
バイアスリターン抵抗（bias return resistor）Ｒ１１は、サブレール電圧ＶＭＩＤを入力する端子４２とＩＦＨＩ入力端子１６との間に接続されている。このＩＦＬＯ入力端子１６は、第２の抵抗Ｒ１２を介してＩＦストリップの最終出力端子３７に接続されており、キャパシタＣ２と関連してＤＣ安定化フィードバックパスを提供し、最終出力ＩＦＯＰが確実に前記全ゲイン範囲の中間にとどまることを確実にする。抵抗Ｒ１１およびＲ１２は、通常ＶＧ＝０ボルトにおいて４７ｍＶ、ＶG＝２ボルト（公称ベータ値）において２．５ｍＶの平衡電圧降下を引き起こすようになっている。
図４は、図３に示したセクション４５における第１の増幅段の詳細な回路図である。この増幅段４５は、図２に示したゲインコントロール回路２２と、該ゲインコントロール回路２２に接続され、３つのバイアス電流（ＩC1〜ＩC3）を入力するmulti-tanh回路のトリプレット５５とを有している。このmulti-tanh回路のトリプレット５５は、線形性を向上させるため、１つの相互コンダクタンス（ｇｍ）段の代わりに使用される。このmulti-tanh回路のトリプレットの動作については、本件出願人の“オーバーラップした入力信号レンジを有する低供給電圧ミクサ”と題され１９９４年１１月２３日に出願された米国特許出願第０８／３４４，３７５号の中に詳しく説明されている。相互のエミッタ比は、対応するトランジスタの近くに図示されている。一般に、複数の差動対は、ｎ組のmulti-tanh回路を形成するため組となっている。このｎ組のmulti-tanh回路（例えば、ｎ＝２の場合ダブレットと呼ばれる）は、増幅段において線形性をさらに向上させるために、１つの相互コンダクタンス（ｇｍ）段の代わりに使用される。
トランジスタＱ７−Ｑ１２から成るmulti-tanh回路のトリプレットは、トランジスタＱ７、Ｑ８とトランジスタＱ１２、Ｑ１１との間で６．５：１の外側エミッタ面積比を有している。外部から内部への電流の比率は２：１となっており、電流源トランジスタＱ２、Ｑ１３、およびＱ１４によって２：１に設定されている（すなわち８：４）。これらのトランジスタの面積比は、＋／−４０ｍＶの瞬間ＤＣ入力に対して＋／−０．１ｄＢのほぼフラットな差動ゲインを、また＋／−５６ｍＶの瞬間ＤＣ入力に対して−１ｄＢの差動ゲインを作り出す。なお、上述した数値は好ましい設計の一例である。
増幅段４５は、比較的低いノイズの２５ｄＢ（＋２０ｄＢから−５ｄＢ）のゲイン範囲を提供すると共に、大きなひずみなしに＋／−５６ｍＶの大きさの入力を扱えるようになっている。この可変ゲインは、端子２８へ供給される２〜７７ μＡの電流ＩG1によって制御される。端子３２には５０μＡの一次バイアス電流ＩP1が供給される。増幅段４５のゲインは、バイアス電流ＩPに線形的に比例する。
図１および図２で説明したように、抵抗Ｒ１＝１ｋΩの場合、端子２８における電流ＩG1が２μＡから７７μＡへ変化すると、トランジスタＱ２、Ｑ１３、およびＱ１４において７５ｍＶのΔＶBE変化が起こる。これにより、multi-tanh回路のトリプレットにおいてバイアス電流が１７．９（すなわち、ｅｘｐ（７５／２６）、２５ｄＢ）の率で指数的に低下する。図２で説明したように、トランジスタＱ４〜Ｑ６は、ゲインコントロール回路２２に対してベータ補償を提供する。
上述した可変ゲインシステムと同様に、抵抗Ｒ１も回路全体にベータ（β）補償を提供する。トランジスタＱ１におけるベース電流は、電流源トランジスタＱ２、Ｑ１３、およびＱ１４のベース上に電圧を生じさせる。この電圧は、ベータ（β）値の分だけトランジスタＱ１のベース電圧より少し高くなっている。このトランジスタＱ１のエミッタ抵抗は、５０μＡで５００Ω近くとなる。従って、１ｋΩのベース抵抗Ｒ１による増分作用により、トランジスタＱ２、Ｑ１３、およびＱ１４のコレクタ電流において２ベータ分の増大をもたらす。これらは、multi-tanh回路のトリプレットのｇｍセクションにおける有限ベータ（β）の影響を補償するとともに、第２の増幅段４７（図３）ベータ従属負荷による第１の増幅段の負荷を補償する。
図５および図６は、セクション４７における第２および第３の増幅段の詳細な回路図である。これらの増幅段は、第１の増幅段と同様に設計されているが、より低いバイアス電流で動作するようになっている。また、第１増幅段と同様に、第２および第３の増幅段は、前述した関連出願に記載されているように、全体の相互コンダクタンスにわたって線形性を向上させるために、単純差動ｇｍ対の代わりに、multi-tanh回路のトリプレットを用いている。しかしながら、第２および第３の増幅段のmulti-tanh回路のトリプレットは、その実効エミッタ面積比を合成するために、絶対温度（ＰＴＡＴ）に比例したΔＶBEを使用している。この第２の増幅段６０のmulti-tanh回路のトリプレットは、図５に示すように、トランジスタＱ１７〜Ｑ２２から成っており、第３の増幅段６２のmulti-tanh回路のトリプレットは、図６に示すように、トランジスタＱ２５〜Ｑ３０から成っている。各差動対は、バイアス電流を供給する各電流源トランジスタ（すなわち、Ｑ３７〜Ｑ３９）にそれぞれ接続されている。さらに、エミッタフォロワトランジスタＱ１５およびＱ１６が各増幅回路で使用されている。その他の点では、この増幅回路は、図４に記載した増幅回路と同様に動作する。
前述した第１のセクションと同様に、第２のセクション４７は、ゲインコントロール回路６４を有しており、該回路６４は第２および第３の増幅段によって共用されている。このゲインコントロール回路６４は、トランジスタＱ６１、Ｑ６４〜Ｑ６６および電流源トランジスタＱ３７〜Ｑ４２から成り、図２で示したゲインコントロール回路２２と同様に動作するため、詳しい説明は省略する。この第２および第３の増幅段には、共通コントロールラインにおける２つのセクション間の接続共通モードノイズを回避するために、分離ゲインコントロール回路が用いられている。その他の方法として、問題がなければ、１つのゲインコントロール回路を全ての増幅段で使用することも可能である。
端子１８における差動ＩＦ信号（ＩＦＰおよびＩＦＭ）は、図４に示した第１の増幅段の差動出力信号である。このＩＦ信号は、エミッタフォロワトランジスタＱ１５、Ｑ１６の対に供給される。これらのエミッタフォロワトランジスタＱ１５、Ｑ１６は、端子８４に入力されるバイアス電流ＩＥＦによって作動されるカレントミラートランジスタＱ３１〜Ｑ３６と関連して作動する。
第２の増幅セクション４７におけるすべてのトランジスタＱ１５〜Ｑ２２は、同じエミッタ面積を有するが、図４に示す第１の増幅セクション４５におけるトランジスタより小さくなっている。これは、後の増幅段においてはノイズはさして重要ではないため、小さなトランジスタ（高いベース抵抗を有する）を用いることが可能なためである。
トランジスタＱ１５およびＱ１６によって生成される電圧は、抵抗Ｒ３およびＲ４において電圧降下し、外側トリプレットのトランジスタ（Ｑ１７、Ｑ１９：Ｑ２１、Ｑ２２）の間の面積比に等価なオフセット電圧を効果的に生ぜしめる。トリプレット供給電流は、再び各トランジスタＱ３７〜Ｑ３９のそれぞれのエミッタ面積によって設定された２：１：２の比率となる。従って、第２および第３の増幅段６０、６２は、図４に示した第１の増幅段５５と同様に、−１０ｄＢの１ｄＢ圧縮ポイントを有する。１ｄＢ圧縮ポイントは、これらの増幅段の最小ゲインが０ｄＢまで低下できるようにするために必要となる。
端子８４におけるバイアス電流ＩＥＦによってもたらされる電圧は、上記外側トリプレットのトランジスタにおける面積比を調節する抵抗Ｒ３、Ｒ４によって降下する。従って、差動面積比は、同じサイズのトランジスタを用いることによって設定することができ、例えば、ＩＲ３×Ｒ３＝ＫＴ／ｑ（ＩｎＡ）となる。上記面積比Ａは、Ａ＝ｅｘｐ（Ｉ３×Ｒ３／Ｖｔ）と等しくなる。この実施形態では、Ｉ３×Ｒ３＝５０ｍＶとなる。従って、面積比Ａは６．５となる。このようなオフセット電圧を用いて面積比を変更することによって、小さな同じサイズのトランジスタを各増幅回路に使用することができ、それによって高周波数回路の性能を向上させることができる。
上記第２の増幅段６０は、抵抗Ｒ５、Ｒ６によって負荷が与えられている。使用可能なコレクタバイアス電流を最大とするために、抵抗Ｒ５、Ｒ６は、端子４４における基準電圧に対して直接設定される。この第２の増幅段の出力は、上記第３の増幅段におけるエミッタフォロワトランジスタＱ２３、Ｑ２４（図６参照）によって再び緩衝（バッファ）されかつレベルシフトされる。
高周波数の場合、少量の正帰還（positive feedback）が抵抗Ｒ７、コンデンサＣ１、抵抗Ｒ８、コンデンサＣ２によって形成されたネットワークを介して供給される。この帰還ネットワークは、高いゲインで高周波数応答性を広げるが低いゲインではそれほど効果はない。
上述したように、第３および最終増幅セクション４９は、２０ｄＢの固定ゲインを有するとともに端子８２における差動入力信号を出力端子３７における単側（single-sided）出力信号ＩＦ０Ｐへ変換する最終増幅段を有している。この最終増幅段は、本発明の目的を達成させるためには必ずしも必要ではなく、オプションとして使用される。この最終増幅段は、上記線形デシベルコントロール回路が様々な複数段の増幅回路に適用できることを示すために記載されているもので、本発明は上記構成に限定されるものではない。
この最終増幅段は、線形増幅応答性を達成するためにアクティブフィードバックを使用している。前段の出力は、入力ＩＦ０１、ＩＦ０２を介して、差動対Ｑ５０、Ｑ５１へ供給される。この差動対は、トランジスタＱ５４によってバイアスされている。出力信号ＩＦ０Ｐの一部は、トランジスタＱ５２、Ｑ５３よりなる同一のｇｍ段へ供給され、またゲイン設定減衰抵抗Ｒ５０−Ｒ５２を介してトランジスタＱ５５に供給される電流に印加される。この減衰作用のために設定された抵抗値は、前の増幅段からの入力電圧と同じソースインピーダンス（約２ｋΩ）を有するフィードバック電圧となる。
このセクションのバイアス動作は、端子３９に供給され、トランジスタＱ６４のアシストの下にトランジスタＱ６３にサポートされたバイアス電流ＩＢＡＭによって行われる。この実施形態においては、キャパシタＣ５０は、約４５ＭＨｚにおいて、極を有するトランジスタＱ６３−Ｑ６４のループに対して高周波数（ＨＦ）安定性を提供する。
上記ｇｍ段の出力は、トランジスタＱ５６、Ｑ５９の電流によってバイアスされるホールドカスコード（folded cascode）トランジスタＱ５７、Ｑ６０へそれぞれ供給される。一方、これらの電流は、トランジスタＱ６５−Ｑ６６および抵抗Ｒ６３を流れる電流によって達成される。抵抗Ｒ６６における電圧降下（通常３００ｍＶ ＰＴＡＴ）は、上記カスコードトランジスタのエミッタにおける差動加算ノードを供給電圧ＶＰより低い約４６０ｍＶに設定し、トランジスタＱ５６、Ｑ５９に対し最小コレクタバイアスを提供する。
上記カスコードの出力は、トランジスタＱ６２により増大され、抵抗Ｒ５９、エミッタ負帰還抵抗（emitter degeneration resistors）Ｒ５８−Ｒ５９、およびＨＦバイパスキャパシタＣ５１によってバイアスされるカレントミラーＱ５８、Ｑ６１へ供給される。トランジスタＱ６０、Ｑ６１の共通コレクタノードにおいて生じる電圧は、トランジスタＱ６７、Ｑ７０によってそれぞれ設定された所定のバイアス電流で動作する相補型エミッタフォロワトランジスタＱ６８、Ｑ６９によって緩衝される。相補型エミッタフォロワトランジスタＱ７２、Ｑ７３の第２の対は、緩衝（バッファ）の異なる別のレベルを提供する。トランジスタＱ７３は、２エミッタであることが望ましい。これは、トランジスタＱ７２、Ｑ７３のコレクタ抵抗がより等しくなり、出力がより対称的になるためである。
この最終段４９には単純なＡＧＣ検出器が設けられており、端子５１においてマニュアルゲインコントロール電圧ＶGが加えられてオーバーライドしない場合、ＩＦ出力を０ｄＢに安定化するようになっている。従って、ゲインは、ファームウェア制御の下でのＤＡＣ動作出力等によってマニュアルで調節することも、また一方では外部からの制御なしでも調節することができる。ＡＧＣ検出器は、後者の能力を奏するものである。
このＡＧＣ検出器は、５つのトランジスタＱ７１、Ｑ７４−Ｑ７７と３つの抵抗Ｒ７４−Ｒ７６を有している。図７に示すトランジスタＱ７４とＱ７５のエミッタ面積比は、２：１となるのが望ましい。トランジスタＱ７１は、トランジスタＱ７４、Ｑ７５に所定の量のＰＴＡＴ電流（７６μＡ）を提供する。信号が０の状態では、この電流は、トランジスタＱ７５のベースに印加される電圧のために、トランジスタＱ７４にほとんど流れる。この電圧は、増幅器の出力が中間値となる中間点電圧ＶＭＩＤ（公称１．５Ｖ）より上の３１６ｍＶとなる。従って、トランジスタＱ７５の電流は、ほぼ０となる。信号ＩＦＯＰの増幅度が増加するとこれらの電流はしきい値に達するまで非常に少しずつ変化する。その時、上記ＩＦＯＰの瞬時電圧が低下し、その間トランジスタＱ７５に電流が流れる。この電圧が高くなった時にトランジスタＱ７３はカットオフされる。従って、このトランジスタのコレクタ電流は、短いパルス形状となり、このパルス形状の平均電流は、上記ＩＦＯＰの増幅率が前記しきい値を越えた場合に急激に増加する。
抵抗Ｒ７６においてその電圧ＶBEがＰＴＡＴで約５３ｍＶ（すなわち５３μＡ ×１ｋΩ）だけ低下するトランジスタＱ７６によってバイアスされるトランジスタＱ７７によって第２のＤＣ電流が提供される。これらの２つのトランジスタにおけるエミッタ面積比（３：５）は、最終的にトランジスタＱ７７のコレクタ電流を決定する。この電流は、上記ＡＧＣループの動作によって、ＩＦＯＰで一定の増幅がなされる際に、トランジスタＱ７５からの平均（パルス）電流に対してバランスが取られる。これらのトランジスタＱ７６−Ｑ７７および抵抗Ｒ７６は良く知られている低電流源を形成する。
使用する場合、上記端子５１における電流は、グランドに接続されたキャパシタによって完全なものにされる。これは、電流パルスを一体にしてゲインコントロール電圧ＶGを高くするとともに、それによって電流のバランスが達成されるまで上記ゲインを下げる。これは、前記好適実施例においては、（トランジスタＱ７５のベースにおけるオフセット電圧を選択することによって）ＶP＝３Ｖの時にＩＦＯＰに対して３１６ｍＶの増幅を達成させる。このＩＦＯＰにおける増幅は、電圧ＶPに比例する。上記ＡＧＣ電圧ＶGは、抵抗を介して端子５１をグランドに対してわずかに負荷をかけることにより信号強度を示すために使用することができる。
上述した例は簡単であってしかも精度の高いゲインコントロール回路であり、それは、ｇｍ段あるいはそれと均等なものと組み合わせて使用する場合に、増幅器においてゲインコントロール回路に供給されるゲインコントロール電流における線形変化に応じた線形デシベルゲインを生成することができる。この回路は、多くの利用形態を有しており、その１つが上述したような自動ゲインコントロール増幅器である。他の例としては、ミクサにゲインコントロール回路を使用した“可変ゲインミクサ”と題された本件出願人による係属中の出願に記載されたものを挙げることができる。
上記実施形態において本発明の原理を説明したが、本発明が上記原理から離れることなく種々の構成に変形できることは明白である。従って、以下のクレームの範囲に含まれるすべての変形例や改良について権利を求めている。
Claims (10)
- 増幅バイアス電流(Ic)に比例するゲインを有する増幅回路(12)と、
ゲインコントロール電流(IG)を入力するための入力端子(30)および上記増幅バイアス電流を供給するため上記増幅回路に接続された出力端子を有するゲインコントロール回路(22)を有し、上記増幅バイアス電流(Ic)が上記ゲインコントロール電流(IG)における線形変化に対応して指数的に変化し、それにより上記ゲインコントロール電流と上記増幅回路のゲインとの間に線形デシベル関係が生じるようになっている線形デシベル増幅器システムにおいて、
上記ゲインコントロール回路(22)が、
上記ゲインコントロール電流が入力されるベースと、一次バイアス電流(IP)が入力されるコレクタと、共通ノード(36)に接続されたエミッタと、を有する第１のトランジスタ(Q1)と、
ベースと、上記増幅バイアス電流(IC)を提供するために上記ゲインコントロール回路(22)の上記出力端子をなすコレクタと、上記共通ノード(36)に接続されたエミッタと、を有する第２のトランジスタ(Q2)と、
上記第１のトランジスタ(Q1)のコレクタに接続されたベースと、電源(VP)に接続されたコレクタと、上記第２のトランジスタ(Q2)のベースに接続されたエミッタと、を有する第３のトランジスタ(Q3)と、
上記第１のトランジスタ(Q1)のベースと上記第２のトランジスタ(Q2)のベースとの間に接続された第１の抵抗(R1)と、
上記第２のトランジスタ(Q2)のベースとエミッタとの間に接続された第２の抵抗(R2)と、を含むことを特徴とする線形デシベル増幅器システム。 - 上記第１のトランジスタ(Q1)のコレクタ端子における電流を上記ゲインコントロール電流における変化と無関係にさせるように上記ゲインコントロール回路に接続された補償回路(39)を有する請求の範囲第１項に記載の線形デシベル増幅器システム。
- 上記補償回路(39)は、ベースと、上記第３のトランジスタ(Q3)のコレクタに接続されたエミッタと、上記電源(VP)に接続されたコレクタと、を有する第４のトランジスタ(Q6)と、
上記第４のトランジスタ(Q6)のベースに接続された第１の端子と上記第３のトランジスタ(Q3)のベースに接続された第２の端子とを有するカレントミラー回路(40)と、を有し、
上記電源(VP)は、上記第４のトランジスタ(Q6)を介して、上記第３のトランジスタ(Q3)のコレクタに接続されており、
上記カレントミラー回路は、上記第４のトランジスタ(Q6)におけるベース電流のミラーにあたる電流(IX)を上記第３のトランジスタ(Q3)のベースに供給するように構成されている請求の範囲第２項に記載の線形デシベル増幅器システム。 - 上記カレントミラー回路(40)は、第４のトランジスタ(Q6)のベースとコレクタとの間に接続されたダイオード接続されている第５のトランジスタ(Q5)と、
上記電源に接続されたエミッタと、上記第４のトランジスタ(Q6)のベースに接続されたベースと、上記第３のトランジスタのベースに接続されたコレクタと、を有する第６のトランジスタ(Q4)と、を含む請求の範囲第３項に記載の線形デシベル増幅器システム。 - 全体にわたって増幅ゲインを持つ増幅システムを形成する相互に直列に接続された多段増幅段を有し、上記増幅システムが入力信号を受信し増幅された出力信号を生成するようになっている多段線形デシベル増幅システムであって、上記多段増幅段が、
信号入力(18)と、信号出力(50，52，54，56)と、バイアス入力(Q17-Q22のエミッタ)とを有する第１の増幅段(60)であって、該第１の増幅段(60)のゲインはそのバイアス入力に印加されるバイアス電流に比例するゲインを有しているものと、
上記第１の増幅段の上記信号出力に接続された信号入力(50，52，54，56)と、信号出力(82)と、バイアス入力(Q25-Q30のエミッタ)とを有する第２の増幅段(62)であって、該第２の増幅段(62)のゲインはそのバイアス入力に印加されるバイアス電流に比例するゲインを有しているものと、を含み、
さらに、上記多段線形デシベル増幅システムは、ゲインコントロール電流(IG)を入力するための入力端子(30)と複数の出力端子(Q37-Q39のコレクタとQ40-42のコレクタ)とを有し、上記複数の出力端子のそれぞれが上記バイアス電流を提供すべく対応する増幅段(60,62)のバイアス入力に接続されているゲインコントロール回路(64)を含み、
上記ゲインコントロール回路(64)では、上記複数の出力端子から提供されるバイアス電流が上記ゲインコントロール電流(I G )における線形変化に対応して指数的に変化し、それにより上記ゲインコントロール電流(I G )と対応する増幅段(60,62)のゲインとの間に線形デシベル関係が生じるようになっており、
上記ゲインコントロール回路(64)は、さらに、
上記ゲインコントロール電流(I G )が入力するベースと、一次バイアス電流(IP)が入力するコレクタと、共通ノード(70)に接続されたエミッタと、を有する第１のトランジスタ(Q61)と、
複数の第２のトランジスタ(Q37-Q39，Q40-42)であって、各第２のトランジスタがベースと、上記バイアス電流を提供すべく上記ゲインコントロール回路(64)の複数の出力端子のうちの一つをなすコレクタと、上記共通ノード(70)に接続されたエミッタと、を有するものと、
上記第１のトランジスタ(Q61)のコレクタに接続されたベースと、電源(VP)に接続されたコレクタと、上記複数の第２のトランジスタ(Q37-Q39，Q40-42)のベースに接続されたエミッタと、を有する第３のトランジスタ(Q63)と、
上記第１のトランジスタ(Q61)のベースと上記複数の第２のトランジスタ(Q37-Q39，Q40-42)のベースとの間に接続された第１の抵抗(R1)と、
上記複数の第２のトランジスタ(Q37-Q39，Q40-42)のベースとエミッタとの間に接続された第２の抵抗と、を含むことを特徴とする多段線形デシベル増幅システム。 - 上記ゲインコントロール回路(64)は、さらに、上記第３のトランジスタ(Q63)のコレクタに接続されたエミッタと、ベースと、上記電源(VP)に接続されたコレクタと、を有する第４のトランジスタ(Q66)と、
上記第４のトランジスタ(Q66)のベースとコレクタとの間に接続されたダイオード接続の第５のトランジスタ(Q65)と、
上記電源(VP)に接続されたエミッタと、上記第４のトランジスタ(Q66)のベースに接続されたベースと、上記第３のトランジスタ(Q63)のベースに接続されたコレクタとを有する第６のトランジスタ(Q64)と、を含み、
上記電源(VP)は、上記第４のトランジスタ(Q66)を介して、上記第３のトランジスタ(Q63)のコレクタに接続されている請求の範囲第５項に記載の多段線形デシベル増幅システム。 - 上記バイアス電流は、各増幅段(60,62)でそれぞれｎ個あり、各増幅段(60，62)は、上記対応するバイアス電流を入力するｎ組のmulti-tanh回路を有する請求の範囲第５項に記載の多段線形デシベル増幅システム。
- 上記多段増幅段は、さらに、信号入力(16)と、上記第１の増幅段の上記信号入力(18)に接続された信号出力(44)と、バイアス入力(Q7-Q12のエミッタ)とを有する第３の増幅段(45)を含み、該第３の増幅段(45)のゲインがそのバイアス入力に印加されるバイアス電流(Ic 1 ，I C2 ，I C3 )と比例するゲインを有しており、
さらに、上記多段線形デシベル増幅システムは、上記第３の増幅段(45)に上記バイアス電流を提供するために、上記第３の増幅段(45)のバイアス入力に接続された第２のゲインコントロール回路(22)を含み、該第２のゲインコントロール回路(22)では、前記バイアス電流(Ic 1 ，I C2 ，I C3 )がゲインコントロール電流における線形変化に対応して指数的に変化し、それにより上記ゲインコントロール電流と上記第３の増幅段(45)のゲインとの間に線形デシベル関係が生じるようになっている請求の範囲第５項に記載の多段線形デシベル増幅システム。 - さらに、上記増幅された出力信号の信号強度を検出するために上記増幅システムに接続された自動ゲインコントロール検出器(Q71，Q75-Q77，R74-R76)を有する請求の範囲第５項に記載の多段線形デシベル増幅システム。
- さらに、上記多段増幅段に直列に接続された固定ゲイン増幅段(49)を有することを特徴とする請求の範囲第５項に記載の多段線形デシベル増幅システム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/472,901 | 1995-06-07 | ||
| US08/472,901 US5572166A (en) | 1995-06-07 | 1995-06-07 | Linear-in-decibel variable gain amplifier |
| PCT/US1996/009977 WO1996041413A1 (en) | 1995-06-07 | 1996-06-06 | Linear-in-decibel variable gain amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10503917A JPH10503917A (ja) | 1998-04-07 |
| JP4386460B2 true JP4386460B2 (ja) | 2009-12-16 |
Family
ID=23877360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50212497A Expired - Lifetime JP4386460B2 (ja) | 1995-06-07 | 1996-06-06 | 線形デシベル自動可変ゲイン増幅器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5572166A (ja) |
| EP (1) | EP0776548B1 (ja) |
| JP (1) | JP4386460B2 (ja) |
| AU (1) | AU6383196A (ja) |
| DE (1) | DE69622971T2 (ja) |
| WO (1) | WO1996041413A1 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768700A (en) * | 1996-03-14 | 1998-06-16 | Advanced Micro Devices, Inc. | High conversion gain CMOS mixer |
| US5903185A (en) * | 1996-12-20 | 1999-05-11 | Maxim Integrated Products, Inc. | Hybrid differential pairs for flat transconductance |
| US5748027A (en) * | 1997-02-03 | 1998-05-05 | Maxim Integrated Products, Inc. | Low power, high linearity log-linear control method and apparatus |
| US5990740A (en) * | 1997-12-02 | 1999-11-23 | Nokia Mobile Phones | Differential amplifier with adjustable linearity |
| US6084472A (en) * | 1997-12-15 | 2000-07-04 | Analog Devices, Inc. | Multi-tanh triplet with optimal biasing |
| US6084471A (en) * | 1997-12-19 | 2000-07-04 | Nokia Mobile Phones | Soft-limiting control circuit for variable gain amplifiers |
| US6031421A (en) * | 1998-07-22 | 2000-02-29 | Mcewan; Thomas E. | Controlled gain amplifier with variable control exponent |
| US6163198A (en) * | 1999-07-26 | 2000-12-19 | Maxim Integrated Products, Inc. | Log-linear variable gain amplifiers and amplifier control apparatus and methods |
| EP1089430A3 (en) * | 1999-09-30 | 2004-04-07 | Agilent Technologies, Inc. (a Delaware corporation) | A dB-linear variable gain amplifier |
| GB2357913A (en) * | 1999-12-24 | 2001-07-04 | Ericsson Telefon Ab L M | Conditioning a gain control signal so that an output is dB linear |
| US6348829B1 (en) | 2000-02-28 | 2002-02-19 | Analog Devices, Inc. | RMS-DC converter having detector cell with dynamically adjustable scaling factor |
| US6445248B1 (en) * | 2000-04-28 | 2002-09-03 | Analog Devices, Inc. | Low noise amplifier having sequentially interpolated gain stages |
| FR2814049B1 (fr) | 2000-09-18 | 2002-11-01 | Bon Saint Come Bsc Sa | Dispositif de securisation et d'evolution adaptable sur divers supports tels que lits |
| US6414547B1 (en) | 2000-09-29 | 2002-07-02 | International Business Machines Corporation | Variable gain RF amplifier |
| US6563382B1 (en) | 2000-10-10 | 2003-05-13 | International Business Machines Corporation | Linear variable gain amplifiers |
| US6711391B1 (en) * | 2000-10-10 | 2004-03-23 | Qualcomm, Incorporated | Gain linearizer for variable gain amplifiers |
| DE60140428D1 (de) * | 2001-04-30 | 2009-12-24 | Avago Tech Fiber Ip Sg Pte Ltd | Stromversorgung und Verfahren zur Stromversorgung eines Diodenlasertreibers |
| US6400227B1 (en) | 2001-05-31 | 2002-06-04 | Analog Devices, Inc. | Stepped gain controlled RF driver amplifier in CMOS |
| US6522202B2 (en) | 2001-06-12 | 2003-02-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Current controlled power amplifier |
| US6559717B1 (en) | 2001-06-13 | 2003-05-06 | Lsi Logic Corporation | Method and/or architecture for implementing a variable gain amplifier control |
| US6552591B1 (en) | 2001-11-01 | 2003-04-22 | Piradian, Inc. | Method and apparatus for processing a wide dynamic range signal |
| KR100413182B1 (ko) | 2001-11-30 | 2003-12-31 | 한국전자통신연구원 | 차동 선형 증폭기 |
| KR100461969B1 (ko) * | 2001-12-13 | 2004-12-17 | 매그나칩 반도체 유한회사 | Ｃｍｏｓ 공정을 통해 구현된 지수함수 발생기 및 그를이용한 가변이득증폭기 |
| US6646510B2 (en) | 2002-03-01 | 2003-11-11 | Sige Semiconductor Inc. | Method of adjusting gain and current consumption of a power amplifier circuit while maintaining linearity |
| US6798291B2 (en) * | 2002-11-12 | 2004-09-28 | Koninklijke Philips Electronics N.V. | Variable gain current amplifier with a feedback loop including a differential pair |
| US6906592B2 (en) * | 2002-11-13 | 2005-06-14 | Qualcomm Inc | Continuously variable gain radio frequency driver amplifier having linear in decibel gain control characteristics |
| US6943626B2 (en) * | 2002-12-19 | 2005-09-13 | Donald T. Comer | Wideband precision fixed-gain amplifier architecture, apparatus, and method |
| KR100554569B1 (ko) * | 2003-02-13 | 2006-03-03 | 인티그런트 테크놀로지즈(주) | 선형성 및 잡음 특성이 개선된 믹서 회로 |
| US7546098B2 (en) * | 2003-05-29 | 2009-06-09 | Analog Devices, Inc. | Control system with selective open-loop operation |
| JP4601615B2 (ja) * | 2003-07-07 | 2010-12-22 | アナログデバイス，インコーポレイテッド | システム |
| TW200505157A (en) * | 2003-07-21 | 2005-02-01 | Realtek Semiconductor Corp | Linear-in-decibel variable gain amplifier |
| US7075368B2 (en) * | 2003-09-01 | 2006-07-11 | Realtek Semiconductor Corp. | Linear-in-decibel variable gain amplifier |
| US7078972B2 (en) * | 2003-10-01 | 2006-07-18 | Realtek Semiconductor Corp. | Linear decibel-scale variable gain amplifier |
| JP4578896B2 (ja) * | 2004-08-26 | 2010-11-10 | ルネサスエレクトロニクス株式会社 | クロックバッファ回路 |
| US7286015B2 (en) * | 2004-12-17 | 2007-10-23 | Theta Microelectronics, Inc. | Linear-in-dB variable gain amplifiers with an adaptive bias current |
| US7196569B1 (en) * | 2005-02-14 | 2007-03-27 | Analog Devices, Inc. | Feedback compensation for logarithmic amplifiers |
| US7323933B2 (en) * | 2005-04-07 | 2008-01-29 | Analog Devices, Inc. | Vector modulator having attenuators with continuous input steering |
| US7342451B2 (en) * | 2005-08-05 | 2008-03-11 | Siemens Medical Soluitions Usa, Inc. | System for logarithmically controlling multiple variable gain amplifiers |
| US7477103B2 (en) * | 2005-08-05 | 2009-01-13 | Siemens Medical Solutions Usa, Inc. | Amplifier circuit |
| US7593701B2 (en) * | 2006-04-24 | 2009-09-22 | Icera Canada ULC | Low noise CMOS transmitter circuit with high range of gain |
| US8270917B2 (en) * | 2006-04-24 | 2012-09-18 | Icera Canada ULC | Current controlled biasing for current-steering based RF variable gain amplifiers |
| US7345526B2 (en) | 2006-08-16 | 2008-03-18 | Mediatek Inc. | Linear-in-decibel current generators |
| US7659707B2 (en) | 2007-05-14 | 2010-02-09 | Hittite Microwave Corporation | RF detector with crest factor measurement |
| US7777552B1 (en) | 2008-04-29 | 2010-08-17 | Analog Devices, Inc. | Logarithmic amplifier with RMS post-processing |
| US8072205B1 (en) | 2008-04-29 | 2011-12-06 | Analog Devices, Inc. | Peak-to-average measurement with envelope pre-detection |
| US8190107B1 (en) | 2008-04-29 | 2012-05-29 | Analog Devices, Inc. | Measurement systems with envelope pre-detection |
| TWI418802B (zh) | 2008-07-09 | 2013-12-11 | Analog Devices Inc | 用於儀表系統之綜合前端 |
| US9093992B1 (en) * | 2014-01-27 | 2015-07-28 | Maxim Integrated Products, Inc. | Current-boosting output stage with short-circuit protection |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4442408A (en) * | 1982-05-13 | 1984-04-10 | International Business Machines Corporation | Differential amplifier with auto bias adjust |
| EP0166973B1 (de) * | 1984-06-07 | 1990-01-17 | Siemens Aktiengesellschaft | Differenzverstärkerschaltung |
| US4990803A (en) * | 1989-03-27 | 1991-02-05 | Analog Devices, Inc. | Logarithmic amplifier |
| EP0548479A1 (de) * | 1991-12-21 | 1993-06-30 | Hagenuk Gmbh | Verstärkerschaltung mit exponentieller Verstärkungssteuerung |
| US5442311A (en) * | 1994-01-28 | 1995-08-15 | Texas Instruments Incorporated | System and method for controlling a gain circuit |
-
1995
- 1995-06-07 US US08/472,901 patent/US5572166A/en not_active Expired - Lifetime
-
1996
- 1996-06-06 JP JP50212497A patent/JP4386460B2/ja not_active Expired - Lifetime
- 1996-06-06 EP EP96923273A patent/EP0776548B1/en not_active Expired - Lifetime
- 1996-06-06 WO PCT/US1996/009977 patent/WO1996041413A1/en active IP Right Grant
- 1996-06-06 DE DE69622971T patent/DE69622971T2/de not_active Expired - Lifetime
- 1996-06-06 AU AU63831/96A patent/AU6383196A/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| DE69622971T2 (de) | 2003-04-24 |
| WO1996041413A1 (en) | 1996-12-19 |
| DE69622971D1 (de) | 2002-09-19 |
| EP0776548A1 (en) | 1997-06-04 |
| EP0776548A4 (en) | 1999-07-14 |
| JPH10503917A (ja) | 1998-04-07 |
| US5572166A (en) | 1996-11-05 |
| EP0776548B1 (en) | 2002-08-14 |
| AU6383196A (en) | 1996-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4386460B2 (ja) | 線形デシベル自動可変ゲイン増幅器 | |
| US8022755B2 (en) | Amplifier with automatic gain profile control and calibration | |
| JP4291354B2 (ja) | デシベル−線形出力電圧を有する増幅段 | |
| US6049251A (en) | Wide-dynamic-range variable-gain amplifier | |
| US7323935B2 (en) | Transconductance amplifier having common mode feedback circuit and method of operating the transconductance amplifier | |
| JP2016515791A (ja) | 広範な入力電流レンジを伴うトランスインピーダンス増幅器のための装置及び方法 | |
| KR100247471B1 (ko) | Agc전압 보정회로 | |
| US6028478A (en) | Converter circuit and variable gain amplifier with temperature compensation | |
| US4379995A (en) | Gain controlled amplifier | |
| JPS6155288B2 (ja) | ||
| US7196577B2 (en) | Amplifier with capacitor selection | |
| US7345526B2 (en) | Linear-in-decibel current generators | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| US20050046483A1 (en) | Variable gain current feedback amplifier | |
| IL121763A (en) | Man control circuit and method for man control | |
| US6091275A (en) | Linear quad variable gain amplifier and method for implementing same | |
| JPH07202599A (ja) | 音量コントロール回路 | |
| EP3672075A1 (en) | Gain-control stage for a variable gain amplifier | |
| JP2001196872A (ja) | 利得制御回路およびこれを用いた無線通信装置 | |
| JP3517760B2 (ja) | 可変利得増幅器 | |
| JP4176542B2 (ja) | 可変利得回路及びこれに用いる制御信号生成回路 | |
| JP2003243947A (ja) | オペレーショナルトランスコンダクタンスアンプ | |
| JPH1028023A (ja) | 利得可変増幅装置 | |
| KR930007296B1 (ko) | 비디오신호 증폭기의 이득조절회로 | |
| JP3233315B2 (ja) | 可変インピーダンス装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061222 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090929 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |