JPH11330876A - 電圧制御増幅回路 - Google Patents
電圧制御増幅回路Info
- Publication number
- JPH11330876A JPH11330876A JP10133100A JP13310098A JPH11330876A JP H11330876 A JPH11330876 A JP H11330876A JP 10133100 A JP10133100 A JP 10133100A JP 13310098 A JP13310098 A JP 13310098A JP H11330876 A JPH11330876 A JP H11330876A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- voltage
- amplifier
- vca
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 開ループ構成の電圧制御増幅回路におけるリ
ニアリティ特性、温度特性を改善して、高精度のゲイン
制御を可能とする。 【解決手段】 制御電圧Ｖｃによって入力信号のゲイン
が可変な電圧制御増幅（ＶＣＡ）部２と、入力信号を少
なくとも１倍以上の固定されたゲインで増幅する基本ア
ンプ部１と、前記ＶＣＡ部２と基本アンプ部１の各出力
信号を加算する加算部３とを備える。ＶＣＡ部２はゲイ
ン０を中心にして＋側及び−側に変化可能とされること
で、加算部３からの出力信号を、基本アンプ部１のゲイ
ンを中心にして、基本アンプ部１のゲイン以下の狭い幅
で＋側及び−側に狭い範囲でゲインを変化させることが
可能となり、電圧制御増幅回路におけるリニアリティ特
性、温度特性を改善する。
ニアリティ特性、温度特性を改善して、高精度のゲイン
制御を可能とする。 【解決手段】 制御電圧Ｖｃによって入力信号のゲイン
が可変な電圧制御増幅（ＶＣＡ）部２と、入力信号を少
なくとも１倍以上の固定されたゲインで増幅する基本ア
ンプ部１と、前記ＶＣＡ部２と基本アンプ部１の各出力
信号を加算する加算部３とを備える。ＶＣＡ部２はゲイ
ン０を中心にして＋側及び−側に変化可能とされること
で、加算部３からの出力信号を、基本アンプ部１のゲイ
ンを中心にして、基本アンプ部１のゲイン以下の狭い幅
で＋側及び−側に狭い範囲でゲインを変化させることが
可能となり、電圧制御増幅回路におけるリニアリティ特
性、温度特性を改善する。
Description
【０００１】
【発明の属する技術分野】本発明は電圧を制御して利得
（ゲイン）を調整する増幅器に関し、特にゲインの調整
精度を高めた電圧制御増幅器（以下、ＶＣＡと称する）
に関する。
（ゲイン）を調整する増幅器に関し、特にゲインの調整
精度を高めた電圧制御増幅器（以下、ＶＣＡと称する）
に関する。
【０００２】
【従来の技術】従来のＶＣＡとして、図５に示す回路構
成のものが提案されている。このＶＣＡは、制御電圧Ｖ
ｃを変化させることで、入力信号Ｖｉｎのゲインを調整
して出力信号Ｖｏｕｔを出力するものである。同図にお
いて、Ｑ１とＱ２、Ｑ３とＱ５、Ｑ４とＱ６、Ｑ７とＱ
８、Ｑ９とＱ１０、Ｑ１１とＱ１２は同じ特性のトラン
ジスタ、Ｒ１とＲ２、Ｒ６とＲ７は同じ抵抗値の抵抗、
Ｄ１とＤ２は同じ特性のダイオードである。入力信号Ｖ
ｉｎと基準電圧Ｖｒｅｆの差電圧が、定電流源４，Ｒ
１，Ｒ２，Ｑ１，Ｑ２によって、差電流に変換され、Ｑ
３〜Ｑ６のカレントミラーによって折り返される。その
差電流がＱ７〜Ｑ１０によって、分割および合成される
割合によりＲ３，Ｒ４に流れる差電流の大きさが変えら
れる。この変化はＱ７〜Ｑ１０のベース電位差によっ
て、制御され、この電位差はＱ１１，Ｑ１２，Ｄ１，Ｄ
２，Ｒ５〜Ｒ７、定電流源６で構成される回路を通じ
て、Ｖｃにより与えられる。なお、前記Ｑ１１，Ｑ１
２，Ｄ１，Ｄ２，Ｒ５〜Ｒ７，定電流源６で構成される
回路は、Ｖｃに比例して回路のゲインを変化させるた
め、およびＶｃの電圧変化幅を大きくとるための回路で
あり、そうする必要がなければ、Ｖｃを直接Ｑ７〜Ｑ１
０のベースに印加してもよい。
成のものが提案されている。このＶＣＡは、制御電圧Ｖ
ｃを変化させることで、入力信号Ｖｉｎのゲインを調整
して出力信号Ｖｏｕｔを出力するものである。同図にお
いて、Ｑ１とＱ２、Ｑ３とＱ５、Ｑ４とＱ６、Ｑ７とＱ
８、Ｑ９とＱ１０、Ｑ１１とＱ１２は同じ特性のトラン
ジスタ、Ｒ１とＲ２、Ｒ６とＲ７は同じ抵抗値の抵抗、
Ｄ１とＤ２は同じ特性のダイオードである。入力信号Ｖ
ｉｎと基準電圧Ｖｒｅｆの差電圧が、定電流源４，Ｒ
１，Ｒ２，Ｑ１，Ｑ２によって、差電流に変換され、Ｑ
３〜Ｑ６のカレントミラーによって折り返される。その
差電流がＱ７〜Ｑ１０によって、分割および合成される
割合によりＲ３，Ｒ４に流れる差電流の大きさが変えら
れる。この変化はＱ７〜Ｑ１０のベース電位差によっ
て、制御され、この電位差はＱ１１，Ｑ１２，Ｄ１，Ｄ
２，Ｒ５〜Ｒ７、定電流源６で構成される回路を通じ
て、Ｖｃにより与えられる。なお、前記Ｑ１１，Ｑ１
２，Ｄ１，Ｄ２，Ｒ５〜Ｒ７，定電流源６で構成される
回路は、Ｖｃに比例して回路のゲインを変化させるた
め、およびＶｃの電圧変化幅を大きくとるための回路で
あり、そうする必要がなければ、Ｖｃを直接Ｑ７〜Ｑ１
０のベースに印加してもよい。
【０００３】このＶＣＡにおけるＶｃとゲインの関係は
図６に示すように、Ｖｃが０の時、ゲインは０となり、
Ｖｃを大きくすると、ゲインも大きくなる。例えば、８
倍±２倍のゲイン範囲で制御可能なＶＣＡとして使いた
い場合は、最大ゲイン１０倍とし、図６のｂの領域のよ
うに、６倍から１０倍の範囲内でＶｃを制御すればよ
い。
図６に示すように、Ｖｃが０の時、ゲインは０となり、
Ｖｃを大きくすると、ゲインも大きくなる。例えば、８
倍±２倍のゲイン範囲で制御可能なＶＣＡとして使いた
い場合は、最大ゲイン１０倍とし、図６のｂの領域のよ
うに、６倍から１０倍の範囲内でＶｃを制御すればよ
い。
【０００４】
【発明が解決しようとする課題】しかし、このＶＣＡ
は、開ループの増幅器であり、Ｑ１とＱ２、Ｑ７〜Ｑ１
０、Ｑ１１とＱ１２といった、差動ペアのトランジスタ
をアンバランスさせた状態で使用するためにトランジス
タのＶBEの特性などによる影響、また、入力信号を差電
流に変換するため、カレントミラー回路を経由する場合
のトランジスタのアーリー電圧による影響などで差電流
に誤差が生じるため、リニアリティ特性や、温度特性が
悪いという問題がある。このため、図６に示した特性に
おいて、同図に鎖線で示すように、リニアリティや温度
特性が変化された場合には、特にゲインが最大値の側に
おいて顕著なゲイン変動ΔＧ２が生じ易く、ＶＣＡ全体
のゲインのリニアリティや温度特性が変動されることに
なる。
は、開ループの増幅器であり、Ｑ１とＱ２、Ｑ７〜Ｑ１
０、Ｑ１１とＱ１２といった、差動ペアのトランジスタ
をアンバランスさせた状態で使用するためにトランジス
タのＶBEの特性などによる影響、また、入力信号を差電
流に変換するため、カレントミラー回路を経由する場合
のトランジスタのアーリー電圧による影響などで差電流
に誤差が生じるため、リニアリティ特性や、温度特性が
悪いという問題がある。このため、図６に示した特性に
おいて、同図に鎖線で示すように、リニアリティや温度
特性が変化された場合には、特にゲインが最大値の側に
おいて顕著なゲイン変動ΔＧ２が生じ易く、ＶＣＡ全体
のゲインのリニアリティや温度特性が変動されることに
なる。
【０００５】なお、前記したＶＣＡの他にも、例えば、
図７に示す特開昭５８−２０２６０６号公報に記載のＶ
ＣＡがある。同図において、Ｑ７〜Ｑ１０，Ｑ１３〜Ｑ
１８はトランジスタ、Ｒ８〜Ｒ１４は抵抗、１０〜１３
は定電流源、１４はオペアンプである。この回路では、
その詳細な説明は省略するが、Ｖｃの制御によって、Ｖ
ｏｕｔのゲインを可変させることができるのは同じであ
る。ただ、このＶＣＡでは、ＶｃをＱ７〜Ｑ１０のベー
スへ直接印加しているため、図６のように、Ｖｃとゲイ
ンが比例関係にはならないが、Ｖｃを大きくすれば、ゲ
インは大きくなる。なお、このＶＣＡの場合には、ＶＣ
が０の状態が中間ゲインとなる。このＶＣＡにおいて
も、Ｑ７〜Ｑ１０をアンバランスで使っており、また入
力信号を差電流とした上でゲイン制御を行っているた
め、図５のＶＣＡの場合と同様に、リニアリティ特性、
温度特性が悪いという問題がある。特に前段および後段
のアンプのゲイン補正などでＶＣＡを用いる場合は、精
度向上を目的としているため、高精度のリニアリティ特
性、温度特性が要求されるが、従来のＶＣＡではこの要
求を満たすことは困難である。
図７に示す特開昭５８−２０２６０６号公報に記載のＶ
ＣＡがある。同図において、Ｑ７〜Ｑ１０，Ｑ１３〜Ｑ
１８はトランジスタ、Ｒ８〜Ｒ１４は抵抗、１０〜１３
は定電流源、１４はオペアンプである。この回路では、
その詳細な説明は省略するが、Ｖｃの制御によって、Ｖ
ｏｕｔのゲインを可変させることができるのは同じであ
る。ただ、このＶＣＡでは、ＶｃをＱ７〜Ｑ１０のベー
スへ直接印加しているため、図６のように、Ｖｃとゲイ
ンが比例関係にはならないが、Ｖｃを大きくすれば、ゲ
インは大きくなる。なお、このＶＣＡの場合には、ＶＣ
が０の状態が中間ゲインとなる。このＶＣＡにおいて
も、Ｑ７〜Ｑ１０をアンバランスで使っており、また入
力信号を差電流とした上でゲイン制御を行っているた
め、図５のＶＣＡの場合と同様に、リニアリティ特性、
温度特性が悪いという問題がある。特に前段および後段
のアンプのゲイン補正などでＶＣＡを用いる場合は、精
度向上を目的としているため、高精度のリニアリティ特
性、温度特性が要求されるが、従来のＶＣＡではこの要
求を満たすことは困難である。
【０００６】本発明の目的は、リニアリティ特性、温度
特性を改善して、高精度の制御が可能なＶＣＡを提供す
ることにある。
特性を改善して、高精度の制御が可能なＶＣＡを提供す
ることにある。
【０００７】
【課題を解決するための手段】本発明は、入力信号を増
幅する際のゲインを制御電圧により変化させることがで
きる電圧制御増幅部と、前記入力信号を少なくとも１倍
以上の固定されたゲインで増幅する基本アンプ部と、前
記電圧制御増幅部と基本アンプ部の各出力信号を加算す
る加算部とを備える。特に、本発明においては、前記電
圧制御増幅部はゲイン０を中心にして＋側及びマイナス
側に変化可能とされ、かつ前記＋側及び−側の各ゲイン
の変化幅は、前記基本アンプ部のゲイン以下に設定され
ていることを特徴とする。
幅する際のゲインを制御電圧により変化させることがで
きる電圧制御増幅部と、前記入力信号を少なくとも１倍
以上の固定されたゲインで増幅する基本アンプ部と、前
記電圧制御増幅部と基本アンプ部の各出力信号を加算す
る加算部とを備える。特に、本発明においては、前記電
圧制御増幅部はゲイン０を中心にして＋側及びマイナス
側に変化可能とされ、かつ前記＋側及び−側の各ゲイン
の変化幅は、前記基本アンプ部のゲイン以下に設定され
ていることを特徴とする。
【０００８】すなわち、図１は本発明のＶＣＡの基本構
成を示すブロック図である。本発明のＶＣＡは、基本ア
ンプ部１と、Ｖｃの値に応じてゲインが変化するＶＣＡ
部２と、前記基本アンプ部１の出力信号Ｖｏ１と、前記
ＶＣＡ部２の出力信号Ｖｏ２を加算して、その加算信号
を本発明のＶＣＡの出力信号とする加算部３とで構成さ
れる。入力信号Ｖｉｎは基本アンプ部１で所定のゲイン
で増幅されて出力信号Ｖｏ１となり、またこれと同時に
入力信号ＶｉｎはＶＣＡ部２で所定のゲインで増幅され
て出力信号Ｖｏ２となり、加算部３において各出力信号
Ｖｏ１，Ｖｏ２が加算され、出力信号Ｖｏｕｔとして出
力される。
成を示すブロック図である。本発明のＶＣＡは、基本ア
ンプ部１と、Ｖｃの値に応じてゲインが変化するＶＣＡ
部２と、前記基本アンプ部１の出力信号Ｖｏ１と、前記
ＶＣＡ部２の出力信号Ｖｏ２を加算して、その加算信号
を本発明のＶＣＡの出力信号とする加算部３とで構成さ
れる。入力信号Ｖｉｎは基本アンプ部１で所定のゲイン
で増幅されて出力信号Ｖｏ１となり、またこれと同時に
入力信号ＶｉｎはＶＣＡ部２で所定のゲインで増幅され
て出力信号Ｖｏ２となり、加算部３において各出力信号
Ｖｏ１，Ｖｏ２が加算され、出力信号Ｖｏｕｔとして出
力される。
【０００９】ここで、本発明のＶＣＡにおいて、入力信
号Ｖｉｎに対する出力信号ＶｏｕｔのゲインをＧ１から
Ｇ２の範囲で調整可能とする場合、前記基本アンプ部１
のゲインをＧ１とＧ２の中間のゲインＧ０に設定し、前
記ＶＣＡ部２のゲインを前記基本アンプ部１のゲインＧ
０を中心としてゲインＧ１，Ｇ２の間で変化させる構成
とする。これにより、ＶＣＡ部２におけるリニアリティ
特性および温度特性の影響は、出力信号の全体に影響す
るのではなく、ゲインの変動分、つまり、出力信号の一
部にしか影響しなくなり、出力信号のリニアリティ特性
および温度特性が全体的、実質的に改善されることにな
る。
号Ｖｉｎに対する出力信号ＶｏｕｔのゲインをＧ１から
Ｇ２の範囲で調整可能とする場合、前記基本アンプ部１
のゲインをＧ１とＧ２の中間のゲインＧ０に設定し、前
記ＶＣＡ部２のゲインを前記基本アンプ部１のゲインＧ
０を中心としてゲインＧ１，Ｇ２の間で変化させる構成
とする。これにより、ＶＣＡ部２におけるリニアリティ
特性および温度特性の影響は、出力信号の全体に影響す
るのではなく、ゲインの変動分、つまり、出力信号の一
部にしか影響しなくなり、出力信号のリニアリティ特性
および温度特性が全体的、実質的に改善されることにな
る。
【００１０】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図２は本発明のＶＣＡの実施形態の
回路図である。入力信号Ｖｉｎは、基本アンプ部１と、
ＶＣＡ部２へ入力されており、基本アンプ部１では、入
力信号Ｖｉｎと基準電圧Ｖｒｅｆとの差電圧を入力電圧
とし、決められた標準のゲインに従って増幅し、加算部
３へ出力する。一方、ＶＣＡ部２は、ＶｉｎとＶｒｅｆ
との差電圧を差電流に変換するための、定電流源４、及
び抵抗Ｒ１，Ｒ２、トランジスタＱ１，Ｑ２からなる差
動入力部３１と、差電流を伝達させるための、トランジ
スタＱ３，Ｑ４，Ｑ５，Ｑ６により構成されるカレント
ミラー回路３２と、ゲイン制御電圧Ｖｃを差電流に変換
するための、定電流源６、及び抵抗Ｒ５，Ｒ６，Ｒ７、
トランジスタＱ１１，Ｑ１２、ダイオードＤ１，Ｄ２か
らなる差動部３３と、この差動部３３の出力でゲインを
変化させるためのトランジスタＱ７，Ｑ８，Ｑ９，Ｑ１
０、抵抗Ｒ３，Ｒ４から成るゲイン可変部３４と、前記
加算部３へ出力するための差動アンプ５とから構成され
ており、前記ＶＣＡ部２では、標準のゲインに対してゲ
インを変化させたときの変化分の信号を作り出して出力
する。なお、前記Ｒ１とＲ２、Ｑ１とＱ２、Ｑ３とＱ
５、Ｑ４とＱ６、Ｑ７〜Ｑ１０、Ｒ３とＲ４、Ｄ１とＤ
２、Ｑ１１とＱ１２、Ｒ６とＲ７は、それぞれ同じ抵抗
値、同じトランジスタサイズの抵抗ペアもしくはトラン
ジスタペアである。また、加算部３は、前記基本アンプ
部１とＶＣＡ部２からの出力を加算し、出力信号として
いる。
参照して説明する。図２は本発明のＶＣＡの実施形態の
回路図である。入力信号Ｖｉｎは、基本アンプ部１と、
ＶＣＡ部２へ入力されており、基本アンプ部１では、入
力信号Ｖｉｎと基準電圧Ｖｒｅｆとの差電圧を入力電圧
とし、決められた標準のゲインに従って増幅し、加算部
３へ出力する。一方、ＶＣＡ部２は、ＶｉｎとＶｒｅｆ
との差電圧を差電流に変換するための、定電流源４、及
び抵抗Ｒ１，Ｒ２、トランジスタＱ１，Ｑ２からなる差
動入力部３１と、差電流を伝達させるための、トランジ
スタＱ３，Ｑ４，Ｑ５，Ｑ６により構成されるカレント
ミラー回路３２と、ゲイン制御電圧Ｖｃを差電流に変換
するための、定電流源６、及び抵抗Ｒ５，Ｒ６，Ｒ７、
トランジスタＱ１１，Ｑ１２、ダイオードＤ１，Ｄ２か
らなる差動部３３と、この差動部３３の出力でゲインを
変化させるためのトランジスタＱ７，Ｑ８，Ｑ９，Ｑ１
０、抵抗Ｒ３，Ｒ４から成るゲイン可変部３４と、前記
加算部３へ出力するための差動アンプ５とから構成され
ており、前記ＶＣＡ部２では、標準のゲインに対してゲ
インを変化させたときの変化分の信号を作り出して出力
する。なお、前記Ｒ１とＲ２、Ｑ１とＱ２、Ｑ３とＱ
５、Ｑ４とＱ６、Ｑ７〜Ｑ１０、Ｒ３とＲ４、Ｄ１とＤ
２、Ｑ１１とＱ１２、Ｒ６とＲ７は、それぞれ同じ抵抗
値、同じトランジスタサイズの抵抗ペアもしくはトラン
ジスタペアである。また、加算部３は、前記基本アンプ
部１とＶＣＡ部２からの出力を加算し、出力信号として
いる。
【００１１】次に、本実施形態の動作を説明する。ま
ず、入力信号Ｖｉｎは基本アンプ部１によって、基準電
圧Ｖｒｅｆとの差電圧が標準ゲイン倍されて加算部３へ
と出力される。基本アンプ部１の標準ゲインをＡとする
と、基本アンプ部１からの出力信号Ｖｏ１は、 Ｖｏ１＝Ａ×（Ｖｉｎ−Ｖｒｅｆ） となる。
ず、入力信号Ｖｉｎは基本アンプ部１によって、基準電
圧Ｖｒｅｆとの差電圧が標準ゲイン倍されて加算部３へ
と出力される。基本アンプ部１の標準ゲインをＡとする
と、基本アンプ部１からの出力信号Ｖｏ１は、 Ｖｏ１＝Ａ×（Ｖｉｎ−Ｖｒｅｆ） となる。
【００１２】一方、Ｖｉｎは、ＶＣＡ部２にも入力され
ており、Ｖｃの大きさに応じたゲインによって増幅さ
れ、加算部３へ出力される。Ｖｃが０のときにはゲイン
は０であり、Ｖｃが大きくなると、ゲインも大きくな
る。Ｖｃが０のときの動作を以下に説明すると、入力信
号Ｖｉｎと基準電圧Ｖｒｅｆとの差電圧がＱ１，Ｑ２，
Ｒ１，Ｒ２により、Ｉ１とＩ２の差電流に変換される。
この差電流をｄＩ１とすると、Ｒ１＝Ｒ２なので、 ｄＩ１＝（Ｖｉｎ−Ｖｒｅｆ）／（Ｒ１＋Ｒ２） ＝（Ｖｉｎ−Ｖｒｅｆ）／２Ｒ１ となる。
ており、Ｖｃの大きさに応じたゲインによって増幅さ
れ、加算部３へ出力される。Ｖｃが０のときにはゲイン
は０であり、Ｖｃが大きくなると、ゲインも大きくな
る。Ｖｃが０のときの動作を以下に説明すると、入力信
号Ｖｉｎと基準電圧Ｖｒｅｆとの差電圧がＱ１，Ｑ２，
Ｒ１，Ｒ２により、Ｉ１とＩ２の差電流に変換される。
この差電流をｄＩ１とすると、Ｒ１＝Ｒ２なので、 ｄＩ１＝（Ｖｉｎ−Ｖｒｅｆ）／（Ｒ１＋Ｒ２） ＝（Ｖｉｎ−Ｖｒｅｆ）／２Ｒ１ となる。
【００１３】Ｉ１，Ｉ２はカレントミラー回路Ｑ３〜Ｑ
６を経由しＱ７〜Ｑ１０へと伝えられる。ここで、Ｖｃ
が０の場合、Ｑ１１，Ｑ１２のベース電位が等しいの
で、Ｑ１１，Ｑ１２に流れる電流は定電流源６の電流値
を２等分した電流値となり、Ｄ１，Ｄ２に流れる電流が
等しくなる。この場合、Ｑ７〜Ｑ１０のベース電位がそ
れぞれ同じ電位となるので、Ｑ７とＱ８のコレクタ電流
Ｉ３，Ｉ４は、 Ｉ３＝Ｉ４＝Ｉ１／２ となり、Ｑ９，Ｑ１０のコレクタ電流Ｉ５，Ｉ６は、 Ｉ５＝Ｉ６＝Ｉ２／２ となる。したがって、Ｒ３に流れる電流は、 Ｉ３＋Ｉ５＝（Ｉ１＋Ｉ２）／２ となり、Ｒ４に流れる電流は、 Ｉ４＋Ｉ６＝（Ｉ１＋Ｉ２）／２ となり、Ｒ３とＲ４に流れる電流は等しくなる。
６を経由しＱ７〜Ｑ１０へと伝えられる。ここで、Ｖｃ
が０の場合、Ｑ１１，Ｑ１２のベース電位が等しいの
で、Ｑ１１，Ｑ１２に流れる電流は定電流源６の電流値
を２等分した電流値となり、Ｄ１，Ｄ２に流れる電流が
等しくなる。この場合、Ｑ７〜Ｑ１０のベース電位がそ
れぞれ同じ電位となるので、Ｑ７とＱ８のコレクタ電流
Ｉ３，Ｉ４は、 Ｉ３＝Ｉ４＝Ｉ１／２ となり、Ｑ９，Ｑ１０のコレクタ電流Ｉ５，Ｉ６は、 Ｉ５＝Ｉ６＝Ｉ２／２ となる。したがって、Ｒ３に流れる電流は、 Ｉ３＋Ｉ５＝（Ｉ１＋Ｉ２）／２ となり、Ｒ４に流れる電流は、 Ｉ４＋Ｉ６＝（Ｉ１＋Ｉ２）／２ となり、Ｒ３とＲ４に流れる電流は等しくなる。
【００１４】したがって、ＶＣＡ部２の出力をＶｏ２と
すると、Ｖｏ２は差動アンプ５の出力であり、このとき
は０となる。これにより、加算部３にて加算された出力
Ｖｏｕｔは、 Ｖｏｕｔ＝Ｖｏ１＋Ｖｏ２＝Ｖｏ１＝Ａ×（Ｖｉｎ−Ｖ
ｒｅｆ） となり、基本アンプ部１の出力と等しくなる。
すると、Ｖｏ２は差動アンプ５の出力であり、このとき
は０となる。これにより、加算部３にて加算された出力
Ｖｏｕｔは、 Ｖｏｕｔ＝Ｖｏ１＋Ｖｏ２＝Ｖｏ１＝Ａ×（Ｖｉｎ−Ｖ
ｒｅｆ） となり、基本アンプ部１の出力と等しくなる。
【００１５】次に、Ｖｃを十分に大きくした場合の動作
であるが、基本アンプ部１の出力Ｖｏ１は前記と同じで
あり、ＶＣＡ部２の出力Ｖｏ２が以下の通りとなる。Ｉ
１，Ｉ２までの動作は前記と同じであるが、Ｖｃが十分
に大きい場合は、例えば、Ｑ１１のベース側を＋（正電
位）とすると、Ｑ１１がＯＮし、Ｑ１２がＯＦＦするの
で、定電流源の電流Ｉ７のほとんどがＱ１１に流れ、Ｑ
１２には流れない。つまり、Ｄ１にはＩ７が流れ、それ
に応じたＶｆが発生するが、Ｄ２にはほとんど電流が流
れずＤ２のＶｆは、Ｄ１に比べるとかなり小さな値とな
る。Ｄ１，Ｄ２のカソードの電位がＱ７〜Ｑ１０のベー
ス電位となるため、 （Ｑ７とＱ１０のベース電位）＞＞（Ｑ８とＱ９のベー
ス電位） となり、 Ｉ３＝Ｉ１、Ｉ４＝０ Ｉ５＝０、Ｉ６＝Ｉ２ となる。よってＲ３に流れる電流は、 Ｉ３＋Ｉ５＝Ｉ１ となり、Ｒ４に流れる電流は、 Ｉ４＋Ｉ６＝Ｉ２ となる。
であるが、基本アンプ部１の出力Ｖｏ１は前記と同じで
あり、ＶＣＡ部２の出力Ｖｏ２が以下の通りとなる。Ｉ
１，Ｉ２までの動作は前記と同じであるが、Ｖｃが十分
に大きい場合は、例えば、Ｑ１１のベース側を＋（正電
位）とすると、Ｑ１１がＯＮし、Ｑ１２がＯＦＦするの
で、定電流源の電流Ｉ７のほとんどがＱ１１に流れ、Ｑ
１２には流れない。つまり、Ｄ１にはＩ７が流れ、それ
に応じたＶｆが発生するが、Ｄ２にはほとんど電流が流
れずＤ２のＶｆは、Ｄ１に比べるとかなり小さな値とな
る。Ｄ１，Ｄ２のカソードの電位がＱ７〜Ｑ１０のベー
ス電位となるため、 （Ｑ７とＱ１０のベース電位）＞＞（Ｑ８とＱ９のベー
ス電位） となり、 Ｉ３＝Ｉ１、Ｉ４＝０ Ｉ５＝０、Ｉ６＝Ｉ２ となる。よってＲ３に流れる電流は、 Ｉ３＋Ｉ５＝Ｉ１ となり、Ｒ４に流れる電流は、 Ｉ４＋Ｉ６＝Ｉ２ となる。
【００１６】これから、差動アンプ５の入力は、Ｒ３＝
Ｒ４なので、 Ｒ３×Ｉ１−Ｒ４×Ｉ２＝ｄＩ１×Ｒ３ となり、差動アンプ５のゲインをＢとすると、差動アン
プ５の出力Ｖｏ２は、 Ｖｏ２＝Ｂ×ｄＩ１×Ｒ３＝Ｂ×（Ｖｉｎ−Ｖｒｅｆ）
×Ｒ３／２Ｒ１ となる。これが、ＶＣＡ部２の最大ゲインとなり、Ｂと
Ｒ３とＲ１の値を決めることで、最大ゲインが決まる。
Ｒ４なので、 Ｒ３×Ｉ１−Ｒ４×Ｉ２＝ｄＩ１×Ｒ３ となり、差動アンプ５のゲインをＢとすると、差動アン
プ５の出力Ｖｏ２は、 Ｖｏ２＝Ｂ×ｄＩ１×Ｒ３＝Ｂ×（Ｖｉｎ−Ｖｒｅｆ）
×Ｒ３／２Ｒ１ となる。これが、ＶＣＡ部２の最大ゲインとなり、Ｂと
Ｒ３とＲ１の値を決めることで、最大ゲインが決まる。
【００１７】したがって、加算部３にて加算された出力
Ｖｏｕｔは、 Ｖｏｕｔ＝Ｖｏ１＋Ｖｏ２＝Ａ×（Ｖｉｎ−Ｖｒｅｆ）
＋Ｂ×（Ｖｉｎ−Ｖｒｅｆ）×Ｒ３／２Ｒ１ となる。
Ｖｏｕｔは、 Ｖｏｕｔ＝Ｖｏ１＋Ｖｏ２＝Ａ×（Ｖｉｎ−Ｖｒｅｆ）
＋Ｂ×（Ｖｉｎ−Ｖｒｅｆ）×Ｒ３／２Ｒ１ となる。
【００１８】以上のことから、ＶＣＡ部２のゲインとＶ
ｃの関係は図３（ａ）に示すとおりとなる。Ｖｃが０で
あれば、ゲインは０となり、Ｖｏ２も０となる。また、
Ｖｃを大きくすればゲインも大きくなり、Ｖｏ２も＋側
に大きくなる。Ｖｃを０よりも小さくすれば、ゲインは
逆相で大きくなり、Ｖｏ２は−側に大きくなる。つま
り、Ｖｏｕｔが取り得る範囲は、Ｖｃを変化させること
で、 Ｖｏｕｔ＝Ｖｏ１＋Ｖｏ２＝Ａ×（Ｖｉｎ−Ｖｒｅｆ）
±Ｂ×（Ｖｉｎ−Ｖｒｅｆ）×Ｒ３／２Ｒ１ となる。ＶＣＡ部２の最大ゲインＢ×Ｒ３／２Ｒ１をＣ
とすることで、 Ｖｏｕｔ＝Ａ×（Ｖｉｎ−Ｖｒｅｆ）±Ｃ×（Ｖｉｎ−
Ｖｒｅｆ）＝（Ａ±Ｃ）×（Ｖｉｎ−Ｖｒｅｆ） となる。Ｃは、Ｖｃの電圧に応じて変化するので、Ｖｃ
を変化させることで、Ｖｏｕｔのゲインが変化すること
となる。なお、このＶＣＡ部２の構成では、Ｑ１１とＱ
１２が、バランスした状態つまりＶｃが０に近いほど、
リニアリティ特性や、温度特性が良く、Ｖｃの絶対値を
大きくするほど、悪くなるので、実動作では、図３
（ａ）に示すａの領域のように、Ｖｃの変化範囲を０を
中心に最大使用範囲の１／２以下の領域で使うように設
計するのが望ましい。
ｃの関係は図３（ａ）に示すとおりとなる。Ｖｃが０で
あれば、ゲインは０となり、Ｖｏ２も０となる。また、
Ｖｃを大きくすればゲインも大きくなり、Ｖｏ２も＋側
に大きくなる。Ｖｃを０よりも小さくすれば、ゲインは
逆相で大きくなり、Ｖｏ２は−側に大きくなる。つま
り、Ｖｏｕｔが取り得る範囲は、Ｖｃを変化させること
で、 Ｖｏｕｔ＝Ｖｏ１＋Ｖｏ２＝Ａ×（Ｖｉｎ−Ｖｒｅｆ）
±Ｂ×（Ｖｉｎ−Ｖｒｅｆ）×Ｒ３／２Ｒ１ となる。ＶＣＡ部２の最大ゲインＢ×Ｒ３／２Ｒ１をＣ
とすることで、 Ｖｏｕｔ＝Ａ×（Ｖｉｎ−Ｖｒｅｆ）±Ｃ×（Ｖｉｎ−
Ｖｒｅｆ）＝（Ａ±Ｃ）×（Ｖｉｎ−Ｖｒｅｆ） となる。Ｃは、Ｖｃの電圧に応じて変化するので、Ｖｃ
を変化させることで、Ｖｏｕｔのゲインが変化すること
となる。なお、このＶＣＡ部２の構成では、Ｑ１１とＱ
１２が、バランスした状態つまりＶｃが０に近いほど、
リニアリティ特性や、温度特性が良く、Ｖｃの絶対値を
大きくするほど、悪くなるので、実動作では、図３
（ａ）に示すａの領域のように、Ｖｃの変化範囲を０を
中心に最大使用範囲の１／２以下の領域で使うように設
計するのが望ましい。
【００１９】このように、基本アンプ部１の出力Ｖｏ１
に対してＶＣＡ部２の出力Ｖｏ２を加算部３において加
算して最終的にＶＣＡの出力を得ているため、例えば、
８±２倍のＶＣＡを得る場合には、基本アンプ部１のゲ
インを８倍とし、ＶＣＡ部のゲインを±２倍とすること
で、全体としては、８±２倍のＶＣＡとなる。このた
め、図３（ｂ）に示すように、ＶＣＡ全体のゲイン可変
幅が６〜１０倍に対するＶＣＡ部のゲインは±２倍とな
るため、仮にＶＣＡ部でのリニアリティ特性や温度特性
が同図の鎖線のように変動された場合でも、Ｖｃに対す
るＶＣＡ全体のゲインの変動ΔＧ１は、図５及び図６に
示した従来のＶＣＡにおけるゲインの変動ΔＧ２よりも
抑制できる。因みに、従来のＶＣＡにおけるリニアリテ
ィ特性、温度特性の悪化の影響は、ゲイン倍率にかかわ
らず１００％であるが、本発明のＶＣＡでは最小、最大
ゲイン設定の時でも、特性悪化の影響は出力信号全体の
２５％であり、標準ゲインである８倍の設定の時は、特
性悪化の影響は０％である。したがって、製造ばらつき
などによる、標準のゲインのばらつきや、前段や、後段
の回路を含めたシステムとしてのゲインのばらつきを補
正したい場合などに本発明のＶＣＡはより効果的なもの
となる。
に対してＶＣＡ部２の出力Ｖｏ２を加算部３において加
算して最終的にＶＣＡの出力を得ているため、例えば、
８±２倍のＶＣＡを得る場合には、基本アンプ部１のゲ
インを８倍とし、ＶＣＡ部のゲインを±２倍とすること
で、全体としては、８±２倍のＶＣＡとなる。このた
め、図３（ｂ）に示すように、ＶＣＡ全体のゲイン可変
幅が６〜１０倍に対するＶＣＡ部のゲインは±２倍とな
るため、仮にＶＣＡ部でのリニアリティ特性や温度特性
が同図の鎖線のように変動された場合でも、Ｖｃに対す
るＶＣＡ全体のゲインの変動ΔＧ１は、図５及び図６に
示した従来のＶＣＡにおけるゲインの変動ΔＧ２よりも
抑制できる。因みに、従来のＶＣＡにおけるリニアリテ
ィ特性、温度特性の悪化の影響は、ゲイン倍率にかかわ
らず１００％であるが、本発明のＶＣＡでは最小、最大
ゲイン設定の時でも、特性悪化の影響は出力信号全体の
２５％であり、標準ゲインである８倍の設定の時は、特
性悪化の影響は０％である。したがって、製造ばらつき
などによる、標準のゲインのばらつきや、前段や、後段
の回路を含めたシステムとしてのゲインのばらつきを補
正したい場合などに本発明のＶＣＡはより効果的なもの
となる。
【００２０】なお、前記基本アンプ部１のＶｒｅｆは必
ずしもＶＣＡ部２のＶｒｅｆと共用する必要はなく、独
立したＶｒｅｆとしてもよく、あるいは自己バイアス構
成としてもよい。ただし、基本アンプ部１のＶｒｅｆと
ＶＣＡ部２のＶｒｅｆとを共用すれば、回路構成を簡略
化する上で有利である。
ずしもＶＣＡ部２のＶｒｅｆと共用する必要はなく、独
立したＶｒｅｆとしてもよく、あるいは自己バイアス構
成としてもよい。ただし、基本アンプ部１のＶｒｅｆと
ＶＣＡ部２のＶｒｅｆとを共用すれば、回路構成を簡略
化する上で有利である。
【００２１】本発明の他の実施形態を図４に示す。基本
的構成は前記第１の実施形態と同じであり、対応する部
分には同一符号を付してある。この実施形態ではより高
精度な回路とするために、各部を構成する差動ペアのト
ランジスタをダーリントン構成に、カレントミラー回路
をベース電流およびトランジスタのアーリ電圧の影響に
よる誤差をキャンセルする構成としている。また、ＶＣ
Ａ部２の出力信号を電圧出力ではなく電流出力とし、Ｒ
２７によって基準アンプ部１とＶＣＡ部２の信号を加算
している。こうすることで、加算部の回路を簡単な回路
とすることができる。また、加算部は減算器で構成され
てもよいことは言うまでもない。さらに、Ｖｉｎに接続
される、前段回路の出力インピーダンスが十分に低く、
かつ標準のゲインが１倍である場合は、Ｒ２５，Ｒ２６
及びオペアンプ７で構成される基準アンプ部を取り除
き、Ｖｉｎを直接Ｒ２７の一端に入力してもよい。
的構成は前記第１の実施形態と同じであり、対応する部
分には同一符号を付してある。この実施形態ではより高
精度な回路とするために、各部を構成する差動ペアのト
ランジスタをダーリントン構成に、カレントミラー回路
をベース電流およびトランジスタのアーリ電圧の影響に
よる誤差をキャンセルする構成としている。また、ＶＣ
Ａ部２の出力信号を電圧出力ではなく電流出力とし、Ｒ
２７によって基準アンプ部１とＶＣＡ部２の信号を加算
している。こうすることで、加算部の回路を簡単な回路
とすることができる。また、加算部は減算器で構成され
てもよいことは言うまでもない。さらに、Ｖｉｎに接続
される、前段回路の出力インピーダンスが十分に低く、
かつ標準のゲインが１倍である場合は、Ｒ２５，Ｒ２６
及びオペアンプ７で構成される基準アンプ部を取り除
き、Ｖｉｎを直接Ｒ２７の一端に入力してもよい。
【００２２】
【発明の効果】以上説明したように本発明は、制御電圧
によって入力信号のゲインが可変なＶＣＡ部と、入力信
号を少なくとも１倍以上の固定されたゲインで増幅する
基本アンプ部と、前記ＶＣＡ部と基本アンプ部の各出力
信号を加算する加算部とを備えることにより、所要のゲ
イン範囲を得る場合においてもＶＣＡ部のゲインの可変
範囲を狭めることができ、ＶＣＡにおけるリニアリティ
特性、温度特性を改善することができ、高精度のゲイン
制御が可能となる。特に、ＶＣＡ部はゲイン０を中心に
して＋側及び−側に変化可能とされることで、基本アン
プ部のゲインを中心にして、基本アンプ部のゲイン以下
の狭い幅で＋側及び−側に狭い範囲でゲインを変化させ
ることが可能となり、前記したＶＣＡにおけるリニアリ
ティ特性、温度特性を一層改善することが可能となる。
によって入力信号のゲインが可変なＶＣＡ部と、入力信
号を少なくとも１倍以上の固定されたゲインで増幅する
基本アンプ部と、前記ＶＣＡ部と基本アンプ部の各出力
信号を加算する加算部とを備えることにより、所要のゲ
イン範囲を得る場合においてもＶＣＡ部のゲインの可変
範囲を狭めることができ、ＶＣＡにおけるリニアリティ
特性、温度特性を改善することができ、高精度のゲイン
制御が可能となる。特に、ＶＣＡ部はゲイン０を中心に
して＋側及び−側に変化可能とされることで、基本アン
プ部のゲインを中心にして、基本アンプ部のゲイン以下
の狭い幅で＋側及び−側に狭い範囲でゲインを変化させ
ることが可能となり、前記したＶＣＡにおけるリニアリ
ティ特性、温度特性を一層改善することが可能となる。
【図１】本発明の電圧制御増幅回路の基本構成を示すブ
ロック構成図である。
ロック構成図である。
【図２】本発明の電圧制御増幅回路の実施形態の回路図
である。
である。
【図３】本発明における増幅動作を説明するためのＶｃ
−ゲイン特性図である。
−ゲイン特性図である。
【図４】本発明の第２の実施形態の回路図である。
【図５】従来の電圧制御増幅回路の一例の回路図であ
る。
る。
【図６】従来の電圧制御増幅回路における増幅動作を説
明するためのＶｃ−ゲイン特性図である。
明するためのＶｃ−ゲイン特性図である。
【図７】従来の他の電圧制御増幅回路の回路図である。
１ 基本アンプ部 ２ 電圧制御増幅部 ３ 加算部 ４ 定電流源 ５ 差動アンプ ６ 定電流源 ７ オペアンプ
Claims (5)
- 【請求項１】 入力信号を増幅する際のゲインを制御電
圧により変化させることができる電圧制御増幅部と、前
記入力信号を少なくとも１倍以上の固定されたゲインで
増幅する基本アンプ部と、前記電圧制御増幅部と基本ア
ンプ部の各出力信号を加算する加算部とを備えることを
特徴とする電圧制御増幅回路。 - 【請求項２】 前記電圧制御増幅部はゲイン０を中心に
して＋側及び−側にゲインが変化可能とされ、かつ前記
＋側及び−側の各ゲインの変化幅は、前記基本アンプ部
の前記固定されたゲイン以下に設定されている請求項１
に記載の電圧制御増幅回路。 - 【請求項３】 前記電圧制御増幅部は、入力信号と基準
信号との差電圧を差電流に変換するための差動入力部
と、前記差電流を伝達させるためのカレントミラー回路
と、前記カレントミラー回路から伝達される差電流を増
幅するための差動アンプと、ゲインを制御するための電
圧を差電流に変換して前記差動アンプにおけるゲインを
可変とするゲイン可変部とを備える請求項１又は２に記
載の電圧制御増幅回路。 - 【請求項４】 前記基本アンプは入力信号と基準信号と
の差電圧を固定のゲインで増幅するオペアンプで構成さ
れ、前記基準信号は前記電圧制御増幅部の基準信号と共
用されている請求項３に記載の電圧制御増幅回路。 - 【請求項５】 前記電圧制御増幅部の出力は電流出力と
されて前記基本アンプ部の出力に接続された抵抗に接続
され、前記抵抗が前記加算部として構成される請求項１
ないし４のいずれかに記載の電圧制御増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10133100A JPH11330876A (ja) | 1998-05-15 | 1998-05-15 | 電圧制御増幅回路 |
| US09/311,263 US6232839B1 (en) | 1998-05-15 | 1999-05-14 | Voltage-controlled amplifier having compensation for gain control imbalance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10133100A JPH11330876A (ja) | 1998-05-15 | 1998-05-15 | 電圧制御増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11330876A true JPH11330876A (ja) | 1999-11-30 |
Family
ID=15096833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10133100A Pending JPH11330876A (ja) | 1998-05-15 | 1998-05-15 | 電圧制御増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6232839B1 (ja) |
| JP (1) | JPH11330876A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003067755A1 (en) * | 2002-02-08 | 2003-08-14 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor circuit |
| JP2011188117A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 増幅器、及び通信装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507239B2 (en) * | 2000-07-21 | 2003-01-14 | Ixys Corporation | Low noise and low offset bipolar input amplifiers |
| JP2002076805A (ja) * | 2000-08-29 | 2002-03-15 | Sharp Corp | Ａｇｃ増幅回路及びそれを用いた受信装置 |
| FR2918822B1 (fr) * | 2007-07-11 | 2011-10-28 | Renault Sas | Dispositif de filtrage non lineaire. |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2920281A (en) * | 1954-04-27 | 1960-01-05 | Lenkurt Electric Co Inc | Noise suppressor |
| JPS58202606A (ja) | 1982-05-21 | 1983-11-25 | Pioneer Electronic Corp | 歪キヤンセル回路 |
| JPS60260217A (ja) | 1984-06-06 | 1985-12-23 | Pioneer Electronic Corp | アンプ |
| JP2718030B2 (ja) | 1987-05-19 | 1998-02-25 | 松下電器産業株式会社 | 聴感補正回路 |
| DE3732906A1 (de) | 1987-09-30 | 1989-04-13 | Thomson Brandt Gmbh | Spannungsgesteuerter oszillator mit einem keramischen schwingquarz |
| JPH01302908A (ja) | 1988-05-31 | 1989-12-06 | Matsushita Electric Ind Co Ltd | 利得制御回路 |
| JPH03123210A (ja) * | 1989-10-06 | 1991-05-27 | Alps Electric Co Ltd | ２段縦続差動増幅器 |
| JP2690599B2 (ja) | 1990-05-18 | 1997-12-10 | 日本電気アイシーマイコンシステム株式会社 | 可変利得増幅器 |
| JPH0581092A (ja) | 1991-09-18 | 1993-04-02 | Chugoku Nippon Denki Software Kk | 文書データ格納装置 |
| JPH08237054A (ja) | 1995-03-01 | 1996-09-13 | Nec Corp | 利得可変回路 |
| US5528197A (en) * | 1995-06-06 | 1996-06-18 | Analog Devices, Inc. | Voltage controlled amplifier |
| JPH10256852A (ja) | 1997-03-10 | 1998-09-25 | Sanyo Electric Co Ltd | 可変伝達コンダクタンス増幅装置 |
-
1998
- 1998-05-15 JP JP10133100A patent/JPH11330876A/ja active Pending
-
1999
- 1999-05-14 US US09/311,263 patent/US6232839B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003067755A1 (en) * | 2002-02-08 | 2003-08-14 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor circuit |
| JP2011188117A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 増幅器、及び通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6232839B1 (en) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628279A (en) | Wideband feedback amplifier | |
| US5075633A (en) | Instrumentation amplifier with single supply capacity and simplified gain equation | |
| KR100431256B1 (ko) | 디지털/아날로그 변환기 | |
| JPH05175762A (ja) | 演算増幅器の利得調整回路 | |
| JPH11330876A (ja) | 電圧制御増幅回路 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| KR100416168B1 (ko) | 전력 증폭기 | |
| JPWO2004032319A1 (ja) | 温度補償機能付き差動増幅器 | |
| JPH07142941A (ja) | 増幅器出力段 | |
| JPH10276052A (ja) | 可変利得増幅回路 | |
| JP3074117B2 (ja) | 可変電圧回路 | |
| JPH05275942A (ja) | 差動増幅回路 | |
| JPH0837430A (ja) | 演算増幅器 | |
| JP2001196873A (ja) | 利得可変増幅器 | |
| JPH07263988A (ja) | トーンコントロール回路 | |
| JPH0354482B2 (ja) | ||
| KR100376484B1 (ko) | 차동 전류/전압 변환회로 | |
| JP3015506B2 (ja) | 色相調整回路 | |
| JP2005123759A (ja) | デジタル／アナログ変換器用出力可変回路 | |
| JPH03179907A (ja) | 利得可変増幅回路 | |
| JPH11284446A (ja) | オフセット電圧ドリフト補正回路付き増幅回路 | |
| JPH03255712A (ja) | 電子ボリューム回路 | |
| JPS62111508A (ja) | 演算増幅器 | |
| JPH0440108A (ja) | オフセットキャンセル回路 | |
| JPH07202597A (ja) | 音声制御回路 |