JP2690599B2 - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JP2690599B2 JP2690599B2 JP2129832A JP12983290A JP2690599B2 JP 2690599 B2 JP2690599 B2 JP 2690599B2 JP 2129832 A JP2129832 A JP 2129832A JP 12983290 A JP12983290 A JP 12983290A JP 2690599 B2 JP2690599 B2 JP 2690599B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- level
- transistor
- gain
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
- H03G3/04—Manually-operated control in untuned amplifiers
- H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は可変利得増幅器に関し、特に利得制御信号に
より利得を可変させることの出来るビデオカメラシステ
ム等の可変利得増幅器に関する。
より利得を可変させることの出来るビデオカメラシステ
ム等の可変利得増幅器に関する。
可変利得増幅器は多くの電子回路で用いらているが、
特にビデオカメラシステムの映像信号のレベル制御に使
いられ、1/n倍〜１倍〜ｎ倍の利得可変範囲をもつ従来
の可変利得増幅器の一例としては、第４図に示すような
回路がある。
特にビデオカメラシステムの映像信号のレベル制御に使
いられ、1/n倍〜１倍〜ｎ倍の利得可変範囲をもつ従来
の可変利得増幅器の一例としては、第４図に示すような
回路がある。
増幅回路1Aは、nA倍（Ａは“0"を除く実数,nは１より
大きい実数、以下同じ）の利得を有し、減衰回路５は利
得制御信号VGCにより増幅回路1Aの出力を０〜１倍の範
囲で減衰させて出力する。また、利得制御信号VGCの可
変中心値で1/n倍に減衰させる。
大きい実数、以下同じ）の利得を有し、減衰回路５は利
得制御信号VGCにより増幅回路1Aの出力を０〜１倍の範
囲で減衰させて出力する。また、利得制御信号VGCの可
変中心値で1/n倍に減衰させる。
今、この利得制御信号VGCのレベルが最大の時、減衰
回路５の入力に対する減衰比を“1"、中心電圧値の時1/
n、最小値の時“0"と設定されているものとすると、利
得制御信号VGCのレベルが最小値の時、出力信号VOのレ
ベルｖｏは入力信号VIのレベルをviとして、 vo＝vi×nA×０＝０ ……（１） 利得制御信号VGCのレベルが中心値の時は、 利得制御信号VGCのレベルが最大の時は、 vo＝vi×nA×１＝nAvi ……（３） となる。
回路５の入力に対する減衰比を“1"、中心電圧値の時1/
n、最小値の時“0"と設定されているものとすると、利
得制御信号VGCのレベルが最小値の時、出力信号VOのレ
ベルｖｏは入力信号VIのレベルをviとして、 vo＝vi×nA×０＝０ ……（１） 利得制御信号VGCのレベルが中心値の時は、 利得制御信号VGCのレベルが最大の時は、 vo＝vi×nA×１＝nAvi ……（３） となる。
この時の利得可変特性を第５図に示す。即ち、この可
変利得増幅器は、０倍〜Ａ倍〜nA倍なる利得範囲を有す
ることになる。
変利得増幅器は、０倍〜Ａ倍〜nA倍なる利得範囲を有す
ることになる。
第６図にこの可変利得増幅器の具体的な回路例を示
す。
す。
この回路は、トランジスタQ11,Q12と、定電流源I1,I2
と、抵抗R11〜R13,R17とで利得nAの増幅回路1Aを形成
し、トランジスタQ13,Q14と、抵抗R14〜R17とで利得制
御信号VGCにより減衰量が変化する減衰回路５を形成し
ている。トランジスタQ13,Q14のエミッタ面積比は（1/A
n）対（1/n）となっている。
と、抵抗R11〜R13,R17とで利得nAの増幅回路1Aを形成
し、トランジスタQ13,Q14と、抵抗R14〜R17とで利得制
御信号VGCにより減衰量が変化する減衰回路５を形成し
ている。トランジスタQ13,Q14のエミッタ面積比は（1/A
n）対（1/n）となっている。
ここで、可変利得範囲が０倍〜１倍〜２倍の可変利得
増幅器を実現するには、Ａ＝1,n＝２として、抵抗R11,R
17の抵抗比を１対２に、トランジスタQ13,Q14のエミッ
タ面積比を１対１に設定すればよい。
増幅器を実現するには、Ａ＝1,n＝２として、抵抗R11,R
17の抵抗比を１対２に、トランジスタQ13,Q14のエミッ
タ面積比を１対１に設定すればよい。
また、前述したように、可変利得範囲がA/n倍〜Ａ倍
〜nA倍の可変利得増幅器を実現するには、利得制御信号
VGCのレベルの最小値を“0"とせず、減衰回路５の減衰
量が1/n2となるようなレベルとすればよい。
〜nA倍の可変利得増幅器を実現するには、利得制御信号
VGCのレベルの最小値を“0"とせず、減衰回路５の減衰
量が1/n2となるようなレベルとすればよい。
上述した従来の可変利得増幅器は、利得制御信号VGC
を最小値にすると利得の最小値は“0"となる構成となっ
ているので、A/n倍〜Ａ倍〜nA倍なる利得可変範囲に設
定しようすると、利得制御信号VGCのレベル可変範囲が
中心値（VGCCEN）に対して対称な特性にならないという
欠点があり、また、最小利得をA/n倍に設定するには、
減衰器５のばらつきの影響等により利得制御信号VGCの
レベルの設定がクリティカルとなり設定しにくいという
欠点がある。
を最小値にすると利得の最小値は“0"となる構成となっ
ているので、A/n倍〜Ａ倍〜nA倍なる利得可変範囲に設
定しようすると、利得制御信号VGCのレベル可変範囲が
中心値（VGCCEN）に対して対称な特性にならないという
欠点があり、また、最小利得をA/n倍に設定するには、
減衰器５のばらつきの影響等により利得制御信号VGCの
レベルの設定がクリティカルとなり設定しにくいという
欠点がある。
本発明の目的は、A/n倍〜Ａ倍〜nA倍の利得可変範囲
を得るのに、クリティカルな設定を必要とせず、容易に
利得制御信号のレベルのレベル可変範囲の中心値に対し
て利得可変特性となるようにすることができる可変利得
増幅器を提供することにある。
を得るのに、クリティカルな設定を必要とせず、容易に
利得制御信号のレベルのレベル可変範囲の中心値に対し
て利得可変特性となるようにすることができる可変利得
増幅器を提供することにある。
本発明の可変利得増幅器と、入力端子をA/n倍（Ａは
“0"以外の実数,nは１より大きい実数、以下同じ）の利
得で増幅する第１の増幅回路と、前記入力信号をＡ（ｎ
−1/n）倍の利得で増加する第２の増幅回路と、この第
２の増幅回路の出力信号を入力しこの出力信号のレベル
を、所定のレベル可変範囲をもつ利得制御信号のレベル
を対応する比率で、かつこの利得制御信号のレベル可変
範囲の中心値レベルでは1/（ｎ＋１）の比率で変換して
出力する変換手段と、このレベル変換手段の出力信号と
前記第１の増幅回路の出力信号とを加算する加算回路と
を備え、前記入力信号に対する利得を、前記利得制御信
号のレベル可変範囲の最小値レベル，中心値レベル及び
最大値で、1/n対１対ｎの比となるようにして出力する
構成を有している また、レベル変換手段の第２の増幅回路の出力信号に
対するレベル変換比率を、利得制御信号のレベル可変範
囲の最小値レベルでは“0"、最大値レベルでは“1"とし
て構成される。
“0"以外の実数,nは１より大きい実数、以下同じ）の利
得で増幅する第１の増幅回路と、前記入力信号をＡ（ｎ
−1/n）倍の利得で増加する第２の増幅回路と、この第
２の増幅回路の出力信号を入力しこの出力信号のレベル
を、所定のレベル可変範囲をもつ利得制御信号のレベル
を対応する比率で、かつこの利得制御信号のレベル可変
範囲の中心値レベルでは1/（ｎ＋１）の比率で変換して
出力する変換手段と、このレベル変換手段の出力信号と
前記第１の増幅回路の出力信号とを加算する加算回路と
を備え、前記入力信号に対する利得を、前記利得制御信
号のレベル可変範囲の最小値レベル，中心値レベル及び
最大値で、1/n対１対ｎの比となるようにして出力する
構成を有している また、レベル変換手段の第２の増幅回路の出力信号に
対するレベル変換比率を、利得制御信号のレベル可変範
囲の最小値レベルでは“0"、最大値レベルでは“1"とし
て構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。
この実施例は、入力信号VIをA/n倍（Ａは“0"以外の
実数,nは１より大きい実数、以下同じ）の利得で増幅す
る第１の増幅回路１と、入力信号VIをＡ（ｎ−1/n）倍
の利得で増幅する第２の増幅回路２と、この第２の増幅
回路２の出力信号を入力しこの出力信号のレベルを、所
定のレベル可変範囲をもつ利得制御信号のレベルと対応
する比率で、かつこの利得制御信号のレベル可変範囲の
中心値レベルでは1/（ｎ＋１）、最小値レベル“0"、最
大値レベルでは“1"の比率で変換して出力するレベル変
換手段の分配回路３と、この分配回路３の出力信号と第
１の増幅回路１の出力信号とを１対１で加算する加算回
路４とを有する構成となっている。
実数,nは１より大きい実数、以下同じ）の利得で増幅す
る第１の増幅回路１と、入力信号VIをＡ（ｎ−1/n）倍
の利得で増幅する第２の増幅回路２と、この第２の増幅
回路２の出力信号を入力しこの出力信号のレベルを、所
定のレベル可変範囲をもつ利得制御信号のレベルと対応
する比率で、かつこの利得制御信号のレベル可変範囲の
中心値レベルでは1/（ｎ＋１）、最小値レベル“0"、最
大値レベルでは“1"の比率で変換して出力するレベル変
換手段の分配回路３と、この分配回路３の出力信号と第
１の増幅回路１の出力信号とを１対１で加算する加算回
路４とを有する構成となっている。
次に、この実施例の動作について説明する。
いま、利得制御信号VGCのレベルがこのレベル可変範
囲の最小値（VGCMINの時、出力信号VOのレベルvoは、 利得制御信号VGCのレベルがレベル可変範囲の中心値V
GCCENの時は 利得制御信号VGCのレベルがレベル可変範囲の最大値V
GCMAXの時には となる。
囲の最小値（VGCMINの時、出力信号VOのレベルvoは、 利得制御信号VGCのレベルがレベル可変範囲の中心値V
GCCENの時は 利得制御信号VGCのレベルがレベル可変範囲の最大値V
GCMAXの時には となる。
よって利得制御信号VGCのレベルがレベル可変範囲の
最小値，中心値，最大値において、この可変利得増幅器
の利得は、A/n倍,A倍,nA倍に設定されることになり、し
かも第２図に示すように、中心値VGCCENに対して対称と
なる。
最小値，中心値，最大値において、この可変利得増幅器
の利得は、A/n倍,A倍,nA倍に設定されることになり、し
かも第２図に示すように、中心値VGCCENに対して対称と
なる。
例えば1/2倍〜１倍〜２倍の利得の可変利得増幅器を
実現する時には、Ａ＝1,n＝２として、増幅回路１の利
得を0.5,増幅回路２の利得を1.5,分配回路３の入力レベ
ル対出力レベルの比率を利得制御信号VGCのレベルの中
心値で1/3に設定すればよいことになる。
実現する時には、Ａ＝1,n＝２として、増幅回路１の利
得を0.5,増幅回路２の利得を1.5,分配回路３の入力レベ
ル対出力レベルの比率を利得制御信号VGCのレベルの中
心値で1/3に設定すればよいことになる。
第３図は、この実施例の各部の具体的の回路例を示す
回路図である。
回路図である。
この回路は、第１の増幅回路１が、ベースを入力信号
VI用の入力端子TIを接続しコレクタを電源電圧VCCの電
源端子と接続する第１のトランジスタQ1と、一端を入力
端子TIと接続する直列接続された第１の抵抗R1A,R1
Bと、ベースをこの第１の抵抗R1A,R1Bの他端と接続しコ
レクタを出力端子TOと接続する第２のトランジスタQ2
と、トランジスタQ1,Q2のエミッタ間に接続された第２
の抵抗R2と、一端をトランジスタQ2のコレクタと接続し
他端を電源端子と接続する第３の抵抗R3と、トランジス
タQ1,Q2のエミッタと接地端子との間に接続された定電
流源I1,I2とを含んで形成され、第２の増幅器２が、ト
ランジスタQ1と、抵抗R1A,R1Bと、抵抗R3と、ベースを
抵抗R1A,R1Bの他端と接続しトランジスタQ4を介して抵
抗R3を負荷抵抗とする第３のトランジスタQ3と、トラン
ジスタQ1,Q3のエミッタ間に接続された第４の抵抗R4
と、トランジスタQ3のエミッタと接地端子との間に接続
された定電流源I3とを含んでい形成され、分配回路３
が、抵抗R3と、一端を利得制御信号VGC用の入力端子TGC
と接続する第５の抵抗R5と、ベースをこの抵抗R5の他端
と接続しコレクタを抵抗R3の一端と接続しエミッタをト
ランジスタQ3のコレクタと接続する第４のトランジスタ
Q4と、一端を抵抗R5の他端と接続する直列接続された第
６の抵抗R6A,R6Bと、ベースをこの抵抗R6A,R6Bの他端と
接続しエミッタをトランジスタQ4のエミッタと接続する
第５のトランジスタQ5と、このトランジスタQ5のコレク
タと電源端子との間に接続された第７の抵抗R7とを含
み、トランジスタQ3のコレクタの信号をトランジスタQ
4,Q5のコレクタに1/（ｎ＋１）対n/（ｎ＋１）に分配す
る回路で形成され、加算回路４が抵抗R3で形成された構
成となっている。
VI用の入力端子TIを接続しコレクタを電源電圧VCCの電
源端子と接続する第１のトランジスタQ1と、一端を入力
端子TIと接続する直列接続された第１の抵抗R1A,R1
Bと、ベースをこの第１の抵抗R1A,R1Bの他端と接続しコ
レクタを出力端子TOと接続する第２のトランジスタQ2
と、トランジスタQ1,Q2のエミッタ間に接続された第２
の抵抗R2と、一端をトランジスタQ2のコレクタと接続し
他端を電源端子と接続する第３の抵抗R3と、トランジス
タQ1,Q2のエミッタと接地端子との間に接続された定電
流源I1,I2とを含んで形成され、第２の増幅器２が、ト
ランジスタQ1と、抵抗R1A,R1Bと、抵抗R3と、ベースを
抵抗R1A,R1Bの他端と接続しトランジスタQ4を介して抵
抗R3を負荷抵抗とする第３のトランジスタQ3と、トラン
ジスタQ1,Q3のエミッタ間に接続された第４の抵抗R4
と、トランジスタQ3のエミッタと接地端子との間に接続
された定電流源I3とを含んでい形成され、分配回路３
が、抵抗R3と、一端を利得制御信号VGC用の入力端子TGC
と接続する第５の抵抗R5と、ベースをこの抵抗R5の他端
と接続しコレクタを抵抗R3の一端と接続しエミッタをト
ランジスタQ3のコレクタと接続する第４のトランジスタ
Q4と、一端を抵抗R5の他端と接続する直列接続された第
６の抵抗R6A,R6Bと、ベースをこの抵抗R6A,R6Bの他端と
接続しエミッタをトランジスタQ4のエミッタと接続する
第５のトランジスタQ5と、このトランジスタQ5のコレク
タと電源端子との間に接続された第７の抵抗R7とを含
み、トランジスタQ3のコレクタの信号をトランジスタQ
4,Q5のコレクタに1/（ｎ＋１）対n/（ｎ＋１）に分配す
る回路で形成され、加算回路４が抵抗R3で形成された構
成となっている。
なお、トランジスタQ4,Q5のエミッタ面積比は1/（ｎ
＋１）対n/（ｎ＋１）に設定されている。
＋１）対n/（ｎ＋１）に設定されている。
ここで、前述と同様に利得可変範囲が1/2倍〜１倍〜
２倍の可変利得増幅器を実現するには、抵抗R2と抵抗R3
の抵抗比を１対２に、抵抗R4と抵抗R3の抵抗比を２対３
に、トランジスタQ4,Q5のエミッタ面積比を１対２に設
定すればよい。
２倍の可変利得増幅器を実現するには、抵抗R2と抵抗R3
の抵抗比を１対２に、抵抗R4と抵抗R3の抵抗比を２対３
に、トランジスタQ4,Q5のエミッタ面積比を１対２に設
定すればよい。
以上説明したように本発明は、入力信号をそれぞれA/
n倍,A（ｎ−1/n）倍する第１及び第２の増幅回路と、第
２の増幅回路の出力信号を利得制御信号のレベルのレベ
ル可変範囲の中心値で1/（ｎ＋１）倍するレベル変換手
段を設け、第１の増幅回路の出力信号とレベル可変手段
の出力信号とを１対１で加算する構成とすることによ
り、A/n倍〜Ａ倍〜nA倍の利得可変範囲を得るのに、ク
リティカルな設定を必要とせず、容易に利得制御信号の
レベルのレベル可変範囲の中心値に対して対称な利得可
変特性とすることができる効果がある。
n倍,A（ｎ−1/n）倍する第１及び第２の増幅回路と、第
２の増幅回路の出力信号を利得制御信号のレベルのレベ
ル可変範囲の中心値で1/（ｎ＋１）倍するレベル変換手
段を設け、第１の増幅回路の出力信号とレベル可変手段
の出力信号とを１対１で加算する構成とすることによ
り、A/n倍〜Ａ倍〜nA倍の利得可変範囲を得るのに、ク
リティカルな設定を必要とせず、容易に利得制御信号の
レベルのレベル可変範囲の中心値に対して対称な利得可
変特性とすることができる効果がある。
第１図及び第２図は本発明の一実施例を示すブロック図
及びこの実施例の動作及び効果を説明するための利得可
変特性図、第３図は第１図に示された実施例の各部の具
体的な回路例を示す回路図、第４図及び第５図はそれぞ
れ従来の可変利得増幅器の一例を示すブロック図及びこ
の例の動作及び課題を説明するための利得可変特性図、
第６図は第４図に示された可変利得増幅器の各部の具体
的な回路例を示す回路図である。 1,1A,2……増幅回路、３……分配回路、４……加算回
路、５……減衰回路、I1〜I2……定電流源、Q1〜Q5,Q11
〜Q14……トランジスタ、ＲR1A,R1B,R2〜R5,R6A,R6B,R
7,R11〜R17……抵抗。
及びこの実施例の動作及び効果を説明するための利得可
変特性図、第３図は第１図に示された実施例の各部の具
体的な回路例を示す回路図、第４図及び第５図はそれぞ
れ従来の可変利得増幅器の一例を示すブロック図及びこ
の例の動作及び課題を説明するための利得可変特性図、
第６図は第４図に示された可変利得増幅器の各部の具体
的な回路例を示す回路図である。 1,1A,2……増幅回路、３……分配回路、４……加算回
路、５……減衰回路、I1〜I2……定電流源、Q1〜Q5,Q11
〜Q14……トランジスタ、ＲR1A,R1B,R2〜R5,R6A,R6B,R
7,R11〜R17……抵抗。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−196709（ＪＰ，Ａ) 特開 昭60−51309（ＪＰ，Ａ)
Claims (3)
- 【請求項１】入力信号をA/n倍（Ａは“0"以外の実数、
ｎは１より大きい実数、以下同じ）の利得で増幅する第
１の増幅回路と、前記入力信号をＡ（ｎ−1/n）倍の利
得で増幅する第２の増幅回路と、この第２の増幅回路の
出力信号を入力しこの出力信号のレベルを、所定のレベ
ル可変範囲をもつ利得制御信号のレベルと対応する比率
で、かつこの利得制御信号のレベル可変範囲の中心値レ
ベルでは1/（ｎ＋１）の比率で交換して出力するレベル
変換手段と、このレベル変換手段の出力信号と前記第１
の増幅回路の出力信号とを加算する加算回路とを備え、
前記入力信号に対する利得を、前記利得制御信号のレベ
ル可変範囲の最小値レベル，中心値レベル及び最大値レ
ベルで、1/n対１対ｎの比となるようにして出力するこ
とを特徴とする可変利得増幅器。 - 【請求項２】レベル変換手段の第２の増幅回路の出力信
号に対するレベル変換比率を、利得制御信号のレベル可
変範囲の最小値レベルでは“0"、最大値レベルでは“1"
とする請求項１記載の可変利得増幅器。 - 【請求項３】第１の増幅回路が、ベースを入力信号用の
入力端子と接続しコレクタを電源端子と接続する第１の
トランジスタと、一端を前記入力端子と接続する第１の
抵抗と、ベースをこの第１の抵抗の他端と接続しコレク
タを出力端子と接続する第２のトランジスタと、前記第
１及び第２のトランジスタのエミッタ間に接続された第
２の抵抗と、一端を前記第２のトランジスタのコレクタ
と接続し、他端を前記電源端子と接続する第３の抵抗と
を含んで形成され、第２の増幅回路が、前記第１のトラ
ンジスタと、前記第１の抵抗と、前記第３の抵抗と、ベ
ースを前記第１の抵抗の他端と接続し前記第３の抵抗を
負荷抵抗とする第３のトランジスタと、前記第１及び第
３のトランジスタのエミッタ間に接続された第４の抵抗
とを含んで形成され、レベル変換手段が、前記第３の抵
抗と、一端を利得制御信号用の入力端子と接続する第５
の抵抗と、ベースをこの第５の抵抗の他端と接続しコレ
クタを前記第３の抵抗の一端と接続しエミッタを前記第
３のトランジスタのコレクタと接続する第４のトランジ
スタと、一端を前記第５の抵抗の他端と接続する第６の
抵抗と、ベースをこの第６の抵抗の他端と接続しエミッ
タを前記第４のトランジスタのエミッタと接続する第５
のトランジスタと、この第５のトランジスタのコレクタ
と前記電源端子との間に接続された第７の抵抗とを含
み、前記第３のトランジスタのコレクタの信号を前記第
４及び第５のトランジスタのコレクタに1/（ｎ＋１）対
n/（ｎ＋１）に分配する分配回路で形成され、加算回路
が前記第３の抵抗で形成された請求項１記載の可変利得
増幅器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2129832A JP2690599B2 (ja) | 1990-05-18 | 1990-05-18 | 可変利得増幅器 |
| US07/702,628 US5113149A (en) | 1990-05-18 | 1991-05-17 | Variable gain amplifier |
| DE69111510T DE69111510T2 (de) | 1990-05-18 | 1991-05-20 | Verstärker mit variabler Verstärkung. |
| EP91304495A EP0457622B1 (en) | 1990-05-18 | 1991-05-20 | Variable gain amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2129832A JP2690599B2 (ja) | 1990-05-18 | 1990-05-18 | 可変利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0425209A JPH0425209A (ja) | 1992-01-29 |
| JP2690599B2 true JP2690599B2 (ja) | 1997-12-10 |
Family
ID=15019336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2129832A Expired - Fee Related JP2690599B2 (ja) | 1990-05-18 | 1990-05-18 | 可変利得増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5113149A (ja) |
| EP (1) | EP0457622B1 (ja) |
| JP (1) | JP2690599B2 (ja) |
| DE (1) | DE69111510T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717360A (en) * | 1996-04-16 | 1998-02-10 | National Semiconductor Corporation | High speed variable gain amplifier |
| JPH11330876A (ja) | 1998-05-15 | 1999-11-30 | Nec Corp | 電圧制御増幅回路 |
| US6031421A (en) * | 1998-07-22 | 2000-02-29 | Mcewan; Thomas E. | Controlled gain amplifier with variable control exponent |
| US7260377B2 (en) * | 2002-12-02 | 2007-08-21 | Broadcom Corporation | Variable-gain low noise amplifier for digital terrestrial applications |
| JP4683866B2 (ja) * | 2004-06-18 | 2011-05-18 | アピックヤマダ株式会社 | 半導体装置の製造装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2350643A1 (de) * | 1973-10-09 | 1975-04-10 | Braun Ag | Aussteuerungsautomatik fuer tonbandgeraete |
| JPS5646312A (en) * | 1979-09-21 | 1981-04-27 | Toshiba Corp | Variable gain circuit |
| JPS58196709A (ja) * | 1982-05-12 | 1983-11-16 | Mitsubishi Electric Corp | 電子制御選択増幅回路 |
| JPS6051309A (ja) * | 1983-08-31 | 1985-03-22 | Toshiba Corp | 利得制御回路 |
| JPH01300608A (ja) * | 1988-05-30 | 1989-12-05 | Hitachi Ltd | 増幅回路 |
| JPH0666614B2 (ja) * | 1988-11-18 | 1994-08-24 | 三洋電機株式会社 | 利得制御増幅回路 |
-
1990
- 1990-05-18 JP JP2129832A patent/JP2690599B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-17 US US07/702,628 patent/US5113149A/en not_active Expired - Fee Related
- 1991-05-20 DE DE69111510T patent/DE69111510T2/de not_active Expired - Fee Related
- 1991-05-20 EP EP91304495A patent/EP0457622B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5113149A (en) | 1992-05-12 |
| DE69111510D1 (de) | 1995-08-31 |
| EP0457622A2 (en) | 1991-11-21 |
| EP0457622A3 (en) | 1992-02-26 |
| DE69111510T2 (de) | 1995-12-21 |
| JPH0425209A (ja) | 1992-01-29 |
| EP0457622B1 (en) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2990147B2 (ja) | 利得可変増幅回路 | |
| JP3315748B2 (ja) | 増幅回路 | |
| EP0004099A1 (en) | Electrically variable impedance circuit | |
| JP3340250B2 (ja) | バッファ回路 | |
| JP2690599B2 (ja) | 可変利得増幅器 | |
| US4234804A (en) | Signal correction for electrical gain control systems | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| GB2295288A (en) | Wideband constant impedance amplifiers | |
| KR0130767B1 (ko) | 이득 제어 증폭회로 | |
| JP4000003B2 (ja) | 可変利得増幅器 | |
| JPS631768B2 (ja) | ||
| JPH0346581Y2 (ja) | ||
| JP3093687B2 (ja) | 利得可変増幅回路 | |
| JP2911901B2 (ja) | 減衰回路 | |
| JP2752829B2 (ja) | 可変利得増幅回路 | |
| JP3305864B2 (ja) | 信号変換回路 | |
| JP3202100B2 (ja) | 利得可変増幅器 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JP2901397B2 (ja) | 非線型増幅器 | |
| US5202646A (en) | Output stage for amplifiers | |
| JP2573279B2 (ja) | 電流変換回路 | |
| KR840001334Y1 (ko) | 위상반전회로(位相反轉回路) | |
| JPS6347113Y2 (ja) | ||
| US4311873A (en) | Bias control circuit and method for use in audio reproduction system or the like | |
| JP3077157B2 (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |