JPS60260217A - アンプ - Google Patents
アンプInfo
- Publication number
- JPS60260217A JPS60260217A JP11611084A JP11611084A JPS60260217A JP S60260217 A JPS60260217 A JP S60260217A JP 11611084 A JP11611084 A JP 11611084A JP 11611084 A JP11611084 A JP 11611084A JP S60260217 A JPS60260217 A JP S60260217A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- currents
- variable
- amplifier
- varied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000000872 buffer Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
- H03G3/04—Manually-operated control in untuned amplifiers
- H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は可変gmマルチアンプ構成としたアンプに関
するものである。
するものである。
オペアンプや通常のアンプでは、従来第4図に示すもの
があった。この第4図において、1は差動アンプ、2は
差動アンプ1の共通エミッタに接続した定電流源、3は
差動アンプlのコレクタ出力に結合したドライブ段及び
バイアス回路、4は出力段のエミッタホロア−である。
があった。この第4図において、1は差動アンプ、2は
差動アンプ1の共通エミッタに接続した定電流源、3は
差動アンプlのコレクタ出力に結合したドライブ段及び
バイアス回路、4は出力段のエミッタホロア−である。
このような構成において、差動アンプ1のベースに供給
する八人力とB入力の差電圧を検出して、差動アンプ1
の利得によって増幅された信号がエミッタホロア−4か
ら出力される。
する八人力とB入力の差電圧を検出して、差動アンプ1
の利得によって増幅された信号がエミッタホロア−4か
ら出力される。
ここで差動アンプ1の各コレクタ電流をIIs■、とし
、またベース電圧をEA、EBとして、定電流源2のひ
き込み電流をIoとすると、差動アンプ1の相互コンダ
クタンスgmは、となり、これは (q:電子の電荷、K:ボルツマン定数、T:絶対源l
と表わすことができる。
、またベース電圧をEA、EBとして、定電流源2のひ
き込み電流をIoとすると、差動アンプ1の相互コンダ
クタンスgmは、となり、これは (q:電子の電荷、K:ボルツマン定数、T:絶対源l
と表わすことができる。
また、差動アンプ1のはだかゲインAOIはこのgmと
その出力に接続される負荷抵抗RL(またはアクティブ
負荷)との積で表わせるから、AOI = g m R
I、であシ、これとドライブ段3のはだかゲインAO2
とで、回路全体のオープンルーズゲインAOが決まる。
その出力に接続される負荷抵抗RL(またはアクティブ
負荷)との積で表わせるから、AOI = g m R
I、であシ、これとドライブ段3のはだかゲインAO2
とで、回路全体のオープンルーズゲインAOが決まる。
つまシ、
AO=AO1・AO2
となる。
ただし、回路構成によっては、AOIだけで、全体のゲ
インが決まるものや、Aol、Ao2゜Ao3のように
3段以上の構成によって決まるものもある。
インが決まるものや、Aol、Ao2゜Ao3のように
3段以上の構成によって決まるものもある。
技術のアンプでは上記のように、はだかゲインが可変で
きず、固定されていた。
きず、固定されていた。
この発明は、上記従来の欠点を除去するために成された
もので、はだかゲインが可変でき、用途範囲の広いアン
プを提供することを目的とする。
もので、はだかゲインが可変でき、用途範囲の広いアン
プを提供することを目的とする。
この発明のアンプは、入力段を可変gmマルチプライヤ
−で構成したものである。
−で構成したものである。
Is1図はこの発明の一実施例を示し、5および6は第
1および第2の差動アンプ、7および8はそれぞれ′第
1.第2差動アンプに接続した第1および第2の定電流
源、9は第3の差動アンプ、10は第3の差動アンプ9
の共通エミッタに接続した第3の定電流源、11.12
は第3の差動アンプ9の各コレクタおよびml、第2の
差動アンプ5,6の共通エミッタに転送出力が結合され
る第1.第2のカレントミラー回路、13および14I
riドライブ段およびバイアス回路、エミッタホロア−
である。
1および第2の差動アンプ、7および8はそれぞれ′第
1.第2差動アンプに接続した第1および第2の定電流
源、9は第3の差動アンプ、10は第3の差動アンプ9
の共通エミッタに接続した第3の定電流源、11.12
は第3の差動アンプ9の各コレクタおよびml、第2の
差動アンプ5,6の共通エミッタに転送出力が結合され
る第1.第2のカレントミラー回路、13および14I
riドライブ段およびバイアス回路、エミッタホロア−
である。
以上の構成において、第1の差動アンプ5〜第2のカレ
ントミラー回路12によシ可変gmマルチプライヤ−を
構成する。これFi第2図に示す一般のマルチプライヤ
−と動作は同じであシ、ダブルバランス型差動アンプ2
5.26のペースA−B間に入力1を加え、差動アンプ
25゜26の各共通エミッタに結合した差動アンプ29
のペースC−D間に入力2を加えて差動アンプ25.2
.6のコレクタから入力1と入力2の乗算信号を得るも
のである。
ントミラー回路12によシ可変gmマルチプライヤ−を
構成する。これFi第2図に示す一般のマルチプライヤ
−と動作は同じであシ、ダブルバランス型差動アンプ2
5.26のペースA−B間に入力1を加え、差動アンプ
25゜26の各共通エミッタに結合した差動アンプ29
のペースC−D間に入力2を加えて差動アンプ25.2
.6のコレクタから入力1と入力2の乗算信号を得るも
のである。
ただし、第1図の構成では一般のオペアンプならびに入
力のダイナミックレンジを上げるようにしてiる。
力のダイナミックレンジを上げるようにしてiる。
次に1この発明の作用について説明する。
第1図において、各部の電流を下記のとおプ表記する。
Io1’→第1’→電流源8
I O2’→第1の定電流源7
Io3→第3→定電流源10
Iel→第1の差動アンプ5のトランジスタQ5r、の
コレクタ電流 Ic2→第1の差動アンプ5のトランジスタQ5Hのコ
レクタ電流 Ic3→第2の差動アンプ6のトランジスタQ6Lのコ
レクタ電流 Ic4→第2の差動アンプ6のトランジスタQ6Hのコ
レクタ電流 Ic5→第3の差動アンプ9のトランジスタQ9Lのコ
レクタ電流 Ic6→第3の差動アンプ9のトランジスタQ9Bのコ
レクタ電流 ドライブ段13に出力される電流xs、I!は、Is
= I c 2+I e 4 ・−====−(1)h
暑Icl+Ie3 =・・・・・・・・・・・−・・・
・(2)となル、第1.第20差動アンプ5.6の各エ
ミッタ電流Jol、Io2は、 I o 1 =I o 1’+I o 1’ −==・
−(3)I o 2 = I o 2’十I o 2’
”・−・・−・・−−(4)(IOI’:第1のカレ
ントミラー11の転送電流)CIo7:1<2のカレン
トミラー120転送電流)となる。また、 I o 1’=−I c 6 −−−−−・−−−−−
・−−−−(5)I o 2’−−I c 5 −==
−・”・−= (6)である。一方、第1.第2の差動
アンプ5.6の総合g罵は、 または、 l宜 g m = □−−・・・−・・−・(8)EムーEB であ)、ξれは、 および となる。なお、各トランジスタのαはほぼlとする。従
って、電流Io1とIo2とを変化させることでgmが
可変できる。
コレクタ電流 Ic2→第1の差動アンプ5のトランジスタQ5Hのコ
レクタ電流 Ic3→第2の差動アンプ6のトランジスタQ6Lのコ
レクタ電流 Ic4→第2の差動アンプ6のトランジスタQ6Hのコ
レクタ電流 Ic5→第3の差動アンプ9のトランジスタQ9Lのコ
レクタ電流 Ic6→第3の差動アンプ9のトランジスタQ9Bのコ
レクタ電流 ドライブ段13に出力される電流xs、I!は、Is
= I c 2+I e 4 ・−====−(1)h
暑Icl+Ie3 =・・・・・・・・・・・−・・・
・(2)となル、第1.第20差動アンプ5.6の各エ
ミッタ電流Jol、Io2は、 I o 1 =I o 1’+I o 1’ −==・
−(3)I o 2 = I o 2’十I o 2’
”・−・・−・・−−(4)(IOI’:第1のカレ
ントミラー11の転送電流)CIo7:1<2のカレン
トミラー120転送電流)となる。また、 I o 1’=−I c 6 −−−−−・−−−−−
・−−−−(5)I o 2’−−I c 5 −==
−・”・−= (6)である。一方、第1.第2の差動
アンプ5.6の総合g罵は、 または、 l宜 g m = □−−・・・−・・−・(8)EムーEB であ)、ξれは、 および となる。なお、各トランジスタのαはほぼlとする。従
って、電流Io1とIo2とを変化させることでgmが
可変できる。
ここで、
I o 1’= I o 2’= I o 3 ・・・
・・・・・・・・・・・・・・・(L刀とすると、 l01=−I01’ ・・・・・・・・・・・・・・・
・・−・・・・・・・・・Uであるから、(5)式よ如 Io1=Ic6 ・・・・・・・−・・・・・・・−・
・・・・・・・・−・1碍となる。また同様に、(6)
式よ) Io2=Ic5 ・・・・−・・・・・・・・・・・・
・−・・・・・・・・u4である。
・・・・・・・・・・・・・・・(L刀とすると、 l01=−I01’ ・・・・・・・・・・・・・・・
・・−・・・・・・・・・Uであるから、(5)式よ如 Io1=Ic6 ・・・・・・・−・・・・・・・−・
・・・・・・・・−・1碍となる。また同様に、(6)
式よ) Io2=Ic5 ・・・・−・・・・・・・・・・・・
・−・・・・・・・・u4である。
この転送電流Ie5およυIC6は、#I3の差動アン
プ9のベース間(C−0間)電圧で制御できる。そのg
fiffiである。
プ9のベース間(C−0間)電圧で制御できる。そのg
fiffiである。
または
および
となる。このときIc5は0〜Io3まで変化し、Ic
6はその逆にIc3〜Oまで変化する。また、Iol、
IO2も同様に変化する。
6はその逆にIc3〜Oまで変化する。また、Iol、
IO2も同様に変化する。
従って、0式および0式で表わされるgmは、(Ec−
Ell)によって変化するので、結果的に工!および工
、は(EムーEl)と(Ec−ED)の積に比例した出
力を得る。
Ell)によって変化するので、結果的に工!および工
、は(EムーEl)と(Ec−ED)の積に比例した出
力を得る。
なお、上記の実施例において、入力段をaI2図に示す
構成としてもよく、また、第3図に示 −)す構成でも
よい。
構成としてもよく、また、第3図に示 −)す構成でも
よい。
以上のように、仁の発明によれは、デジタルゲートとし
て使うときには、インバータ、バッファ、エクスクル−
シブオアなどに適用でき、スレッシュホールドレベルを
所望のレベルに選択できる。また、+5v〜+12V変
換や、+5〜+5v変換などの電圧変換が簡単にでき、
スルーレートも自由に可変できる。
て使うときには、インバータ、バッファ、エクスクル−
シブオアなどに適用でき、スレッシュホールドレベルを
所望のレベルに選択できる。また、+5v〜+12V変
換や、+5〜+5v変換などの電圧変換が簡単にでき、
スルーレートも自由に可変できる。
一方、アナログ的に使うときには、アナログマルチプラ
イヤ−に適用でき、NFB領域〜PFB領域まで連続可
変できる。また、容量マルチプライヤ−1抵抗マルチグ
ライヤー、シュミレーテッドインダクターなどに使うと
き、定数を0〜(1+ゲイン)倍まで可変できる。
イヤ−に適用でき、NFB領域〜PFB領域まで連続可
変できる。また、容量マルチプライヤ−1抵抗マルチグ
ライヤー、シュミレーテッドインダクターなどに使うと
き、定数を0〜(1+ゲイン)倍まで可変できる。
更に、アクティブフィルター、オーディオアンプ、ビデ
オアンプ、発振回路、デジタル回路としても使用でき、
IC化したときは2ビン、もしくは1ピン増やすだけで
よい。
オアンプ、発振回路、デジタル回路としても使用でき、
IC化したときは2ビン、もしくは1ピン増やすだけで
よい。
第1図はこの発明の一実施例を示す図、第2図、第3図
はそれぞれ第1図の入力段の他の構成を示す図、第4図
は従来の構成を示す図である。 1、 5. 6. 9・・・・・・差動アンプ2.7.
8.10・・・・・・定電流源3.13・・・・・・
ドライブ段およびバイアス回路11.12・・・−・カ
レントミラー回路特許出願人 パイオニア株式会社 第1図 f3 第2図 第3図
はそれぞれ第1図の入力段の他の構成を示す図、第4図
は従来の構成を示す図である。 1、 5. 6. 9・・・・・・差動アンプ2.7.
8.10・・・・・・定電流源3.13・・・・・・
ドライブ段およびバイアス回路11.12・・・−・カ
レントミラー回路特許出願人 パイオニア株式会社 第1図 f3 第2図 第3図
Claims (1)
- 入力段を可変gmマルチプライヤ−で構成することによ
ル、オープンゲインを可変できるようにしたことを特徴
とするアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11611084A JPS60260217A (ja) | 1984-06-06 | 1984-06-06 | アンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11611084A JPS60260217A (ja) | 1984-06-06 | 1984-06-06 | アンプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60260217A true JPS60260217A (ja) | 1985-12-23 |
Family
ID=14678937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11611084A Pending JPS60260217A (ja) | 1984-06-06 | 1984-06-06 | アンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60260217A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01286606A (ja) * | 1988-05-13 | 1989-11-17 | Nec Ic Microcomput Syst Ltd | 二重平衡増幅器 |
JPH08237054A (ja) * | 1995-03-01 | 1996-09-13 | Nec Corp | 利得可変回路 |
US6232839B1 (en) | 1998-05-15 | 2001-05-15 | Nec Corporation | Voltage-controlled amplifier having compensation for gain control imbalance |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52142954A (en) * | 1976-05-24 | 1977-11-29 | Hitachi Ltd | Gain control circuit |
JPS5787219A (en) * | 1980-11-17 | 1982-05-31 | Sanyo Electric Co Ltd | Variable gain amplifying circuit |
-
1984
- 1984-06-06 JP JP11611084A patent/JPS60260217A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52142954A (en) * | 1976-05-24 | 1977-11-29 | Hitachi Ltd | Gain control circuit |
JPS5787219A (en) * | 1980-11-17 | 1982-05-31 | Sanyo Electric Co Ltd | Variable gain amplifying circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01286606A (ja) * | 1988-05-13 | 1989-11-17 | Nec Ic Microcomput Syst Ltd | 二重平衡増幅器 |
JPH08237054A (ja) * | 1995-03-01 | 1996-09-13 | Nec Corp | 利得可変回路 |
US6232839B1 (en) | 1998-05-15 | 2001-05-15 | Nec Corporation | Voltage-controlled amplifier having compensation for gain control imbalance |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Motamed et al. | A low-voltage low-power wide-range CMOS variable gain amplifier | |
US3991380A (en) | Complementary field effect transistor differential amplifier | |
ATE227888T1 (de) | Elektrische ladungsübertragungsanordnung | |
EP0554743B1 (en) | Differential amplifier with common-mode stability enhancement | |
US6111463A (en) | Operational transconductance amplifier and multiplier | |
KR0137046B1 (ko) | Mos 트랜지스터를 사용하는 2상한 멀티플라이어 및 튜닝 가능한 연산 트랜스컨덕턴스증폭기 | |
GB2284117A (en) | An operational transconductance amplifier using MOSFETs | |
EP0809351A3 (en) | Differential amplifier circuit | |
US5130666A (en) | Balanced microphone preamplifier in cmos technology | |
JPH11239034A (ja) | 利得可変増幅回路 | |
EP0004099A1 (en) | Electrically variable impedance circuit | |
CA2062010C (en) | Logarithmic amplification circuit | |
US4963834A (en) | Operational amplifier | |
US5677561A (en) | Temperature compensated logarithmic detector | |
JP2778540B2 (ja) | 対数増幅回路 | |
JPS60260217A (ja) | アンプ | |
US5977818A (en) | Multi-input transistor circuit and multi-input transconductance circuit | |
EP0403174A3 (en) | Differential amplifying circuit operable at high speed | |
EP0051362B1 (en) | Electronic gain control circuit | |
US5748041A (en) | AGC amplifier circuit using triple-tail cell | |
JPH0279604A (ja) | 低周波増幅器 | |
CN1368792A (zh) | 电流放大器结构 | |
EP0018767B1 (en) | Differential amplifier | |
US6198333B1 (en) | Analog multiplier with thermally compensated gain | |
JPS6461107A (en) | Differential amplifier |