JP2546832B2 - エスカレ−チィング・アラ−ト回路 - Google Patents
エスカレ−チィング・アラ−ト回路Info
- Publication number
- JP2546832B2 JP2546832B2 JP62010312A JP1031287A JP2546832B2 JP 2546832 B2 JP2546832 B2 JP 2546832B2 JP 62010312 A JP62010312 A JP 62010312A JP 1031287 A JP1031287 A JP 1031287A JP 2546832 B2 JP2546832 B2 JP 2546832B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- alert
- escalating
- signal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アラート回路に関し、特にエスカレーティ
ング・アラート回路に関する。
ング・アラート回路に関する。
選択呼出受信機等に用いられるアラート回路は、呼出
時に音量を２段階に切り換える方式を一般的に用いてい
る。また、音量の切り換えは機械スイッチで切り換える
ものが多い。ところが、近年、使用者の要求の多様化な
どにより呼出時にアラート（警報）音の出はじめは音量
が小さく、時間が経過するにつれて音量が自動的にかつ
段階的に大きくなるエスカレーティング・アラートが用
いられるようになってきている。
時に音量を２段階に切り換える方式を一般的に用いてい
る。また、音量の切り換えは機械スイッチで切り換える
ものが多い。ところが、近年、使用者の要求の多様化な
どにより呼出時にアラート（警報）音の出はじめは音量
が小さく、時間が経過するにつれて音量が自動的にかつ
段階的に大きくなるエスカレーティング・アラートが用
いられるようになってきている。
従来のこの種のエスカレーティング・アラート回路
は、スピーカを駆動する複数の増幅器の出力トランジス
タのコレクタに出力電流を制限するための抵抗を接続
し、音量制御回路によりこれら複数の増幅器のうちのひ
とつを選択することによって、スピーカに流れる電流を
制限して音量を段階的に変えている。
は、スピーカを駆動する複数の増幅器の出力トランジス
タのコレクタに出力電流を制限するための抵抗を接続
し、音量制御回路によりこれら複数の増幅器のうちのひ
とつを選択することによって、スピーカに流れる電流を
制限して音量を段階的に変えている。
このような従来のエスカレーティング・アラート回路
は、出力トランジスタのコレクタに直列に抵抗を入れて
スピーカーに流れる電流を制限して音量を変化させるた
めに、モノリシックIC化した場合相対精度により上記抵
抗の値がばらつき、音量のバランスがくずれる可能性が
あり問題である。また、上記抵抗の設定値が小さい場合
には、出力トランジスタのコレクタ抵抗が無視できなく
なり、抵抗値の設定が難しいという問題もある。さら
に、増幅器がエミッタ接地の構成をとっているために、
電源電圧の変動による消費電流の変化が大きいという問
題もある。
は、出力トランジスタのコレクタに直列に抵抗を入れて
スピーカーに流れる電流を制限して音量を変化させるた
めに、モノリシックIC化した場合相対精度により上記抵
抗の値がばらつき、音量のバランスがくずれる可能性が
あり問題である。また、上記抵抗の設定値が小さい場合
には、出力トランジスタのコレクタ抵抗が無視できなく
なり、抵抗値の設定が難しいという問題もある。さら
に、増幅器がエミッタ接地の構成をとっているために、
電源電圧の変動による消費電流の変化が大きいという問
題もある。
本発明の目的は、上記問題を解決し、各段階の音量の
バランスの良いエスカレーティング・アラート回路を提
供することにある。
バランスの良いエスカレーティング・アラート回路を提
供することにある。
前記目的を達成するために、本発明は、呼出報知音を
発生するスピーカ部と、自己の呼出番号と受信した呼出
番号との比較を行うとともに前記比較が一致した場合に
アラート信号およびエスカレーティング信号を発生する
信号発生部と、前記エスカレーティング信号を入力し音
量制御信号を発生する音量制御部と、前記音量制御信号
と前記アラート信号とに基づいて前記スピーカ部の発生
する報知音の音量を制御するエスカレーティングアラー
ト部と、を含むエスカレーティングアラート回路におい
て、前記エスカレーティングアラート部が、前記アラー
ト信号を入力したときに定電流を発生する定電流回路
と、前記定電流を予め定められた電流比で増幅する複数
のカレントミラー回路と、複数のスイッチングトランジ
スタと、から構成される。
発生するスピーカ部と、自己の呼出番号と受信した呼出
番号との比較を行うとともに前記比較が一致した場合に
アラート信号およびエスカレーティング信号を発生する
信号発生部と、前記エスカレーティング信号を入力し音
量制御信号を発生する音量制御部と、前記音量制御信号
と前記アラート信号とに基づいて前記スピーカ部の発生
する報知音の音量を制御するエスカレーティングアラー
ト部と、を含むエスカレーティングアラート回路におい
て、前記エスカレーティングアラート部が、前記アラー
ト信号を入力したときに定電流を発生する定電流回路
と、前記定電流を予め定められた電流比で増幅する複数
のカレントミラー回路と、複数のスイッチングトランジ
スタと、から構成される。
また、前記各スイッチングトランジスタのコレクタお
よびエミッタは、対応する前記各カレントミラー回路の
一対のトランジスタのうちダイオード接続されたトラン
ジスタのコレクタおよびエミッタに各々接続されること
で前記各カレントミラー回路のオンオフ制御を行い、前
記複数のカレントミラー回路のエミッタ面積比は互いに
異なった値を有し、前記音量制御部の発生する音量制御
信号によって選択されたスイッチングトランジスタによ
り対応するカレントミラー回路がオンに制御され、前記
エスカレーティングアラート部の出力電流が変動するこ
とにより前記スピーカ部の発生する報知音が変動するこ
とを特徴とする。
よびエミッタは、対応する前記各カレントミラー回路の
一対のトランジスタのうちダイオード接続されたトラン
ジスタのコレクタおよびエミッタに各々接続されること
で前記各カレントミラー回路のオンオフ制御を行い、前
記複数のカレントミラー回路のエミッタ面積比は互いに
異なった値を有し、前記音量制御部の発生する音量制御
信号によって選択されたスイッチングトランジスタによ
り対応するカレントミラー回路がオンに制御され、前記
エスカレーティングアラート部の出力電流が変動するこ
とにより前記スピーカ部の発生する報知音が変動するこ
とを特徴とする。
本発明によるエスカレーティング・アラート回路を説
明する前に、アラート回路の使われる選択呼出受信機と
従来のアラート回路を第３図及び第４図を用いて説明す
る。第３図は、選択呼出受信機のブロック図である。
明する前に、アラート回路の使われる選択呼出受信機と
従来のアラート回路を第３図及び第４図を用いて説明す
る。第３図は、選択呼出受信機のブロック図である。
アンテナ31で受信された無線信号は、無線部32で増幅
され復調される。復調された信号は、波形整形回路33に
よりデイジタル信号に変換され、デコーダ及びROM（Rea
d Only Memory）34に供給される。デコーダ及びROM34で
は、あらかじめROMに記憶している自己の呼出番号と、
送られてくるディジタル信号とを比較し、この一致が確
認されるとエスカレーティング・アラート回路35にアラ
ート（ALT）信号を送出し、同時にアラートの音量を制
御するエスカレーティング制御信号（ESC1およびESC2）
を送出する。エスカレーティング・アラート回路35は、
信号ALT,ESC1及びESC2に応答してスピーカー36に供給す
る出力を制御してスピーカー36を段階的に音量が大きく
なるように鳴音させる。当然、ESC1およびESC2信号の出
力論理変更により、単一音量のアラートも可能である。
され復調される。復調された信号は、波形整形回路33に
よりデイジタル信号に変換され、デコーダ及びROM（Rea
d Only Memory）34に供給される。デコーダ及びROM34で
は、あらかじめROMに記憶している自己の呼出番号と、
送られてくるディジタル信号とを比較し、この一致が確
認されるとエスカレーティング・アラート回路35にアラ
ート（ALT）信号を送出し、同時にアラートの音量を制
御するエスカレーティング制御信号（ESC1およびESC2）
を送出する。エスカレーティング・アラート回路35は、
信号ALT,ESC1及びESC2に応答してスピーカー36に供給す
る出力を制御してスピーカー36を段階的に音量が大きく
なるように鳴音させる。当然、ESC1およびESC2信号の出
力論理変更により、単一音量のアラートも可能である。
第４図は、従来のエスカレーティング・アラート回路
の回路図を示す。このアラート回路は、音量を４段階に
変化させるために４つの増幅器１〜４を含み、これらを
音量制御（EACL）回路21で制御する構成となっている。
各々の増幅器はエミッタ接地で構成されている。EACL回
路21は、４つの増幅器１〜４のうち１つをデコーダより
送出される信号ESC1,ESC2により選択し、トランジスタQ
43,Q47,Q411及びQ415のベースのどれか１つを低（LOW）
レベルにすることにより、その増幅器を動作させる回路
である。
の回路図を示す。このアラート回路は、音量を４段階に
変化させるために４つの増幅器１〜４を含み、これらを
音量制御（EACL）回路21で制御する構成となっている。
各々の増幅器はエミッタ接地で構成されている。EACL回
路21は、４つの増幅器１〜４のうち１つをデコーダより
送出される信号ESC1,ESC2により選択し、トランジスタQ
43,Q47,Q411及びQ415のベースのどれか１つを低（LOW）
レベルにすることにより、その増幅器を動作させる回路
である。
この回路21は、前記デコーダ回路から送出されるALT
信号が高（High）レベルのときにEACL回路21の制御出力
に従って、出力トランジスタQ44,Q48,Q412及びQ416のう
ちいずれかひとつがオンしてスピーカ23を鳴らす。出力
トランジスタQ44,Q48,Q412及びQ416のコレクタには、ス
ピーカ23との間に抵抗値の異なる抵抗R47,R413,R419及
びR425がそれぞれ直列に接続されているので、これら抵
抗の抵抗値によってスピーカに流れる電流が制限され、
EACL回路からの制御出力に従って異った音量が得られ
る。なお、22は電源、R41〜R46,R48〜R412,R414〜R419
及びR420〜R424は抵抗を示している。
信号が高（High）レベルのときにEACL回路21の制御出力
に従って、出力トランジスタQ44,Q48,Q412及びQ416のう
ちいずれかひとつがオンしてスピーカ23を鳴らす。出力
トランジスタQ44,Q48,Q412及びQ416のコレクタには、ス
ピーカ23との間に抵抗値の異なる抵抗R47,R413,R419及
びR425がそれぞれ直列に接続されているので、これら抵
抗の抵抗値によってスピーカに流れる電流が制限され、
EACL回路からの制御出力に従って異った音量が得られ
る。なお、22は電源、R41〜R46,R48〜R412,R414〜R419
及びR420〜R424は抵抗を示している。
しかしながら、この種の従来回路では、前述したよう
に、各音量間のバランスがくぐれやすい等の問題点があ
る。
に、各音量間のバランスがくぐれやすい等の問題点があ
る。
次に、本発明について第１図及び第２図を参照して説
明する。第１図は、本発明のエスカレーティング・アラ
ート回路の一実施例を示す。この回路は、スピーカに接
続された複数の定電流回路を含んでいる。R1〜R4は抵
抗,Q1〜Q5,Q7〜Q9,Q11〜Q13およびQ15〜Q17はバイポー
ラトランジスタ,Q6,Q10,Q14およびQ18は定電流回路の出
力用のバイポーラトランジスタで、これら抵抗R1〜R4及
びトランジスタQ1〜Q18は、アラート信号及びエスカレ
ーティング制御信号に応答してスピーカ12を駆動するス
ピーカ駆動回路を構成している。12はスピーカ,13は電
源,VCE（Q1）はトランジスタQ1のコレクタ・エミッタ間
の電圧,VBE（Q2）およびVBE（Q3）はそれぞれトランジ
スタQ2およびQ3のベース・エミッタ間の電位差を示す。
明する。第１図は、本発明のエスカレーティング・アラ
ート回路の一実施例を示す。この回路は、スピーカに接
続された複数の定電流回路を含んでいる。R1〜R4は抵
抗,Q1〜Q5,Q7〜Q9,Q11〜Q13およびQ15〜Q17はバイポー
ラトランジスタ,Q6,Q10,Q14およびQ18は定電流回路の出
力用のバイポーラトランジスタで、これら抵抗R1〜R4及
びトランジスタQ1〜Q18は、アラート信号及びエスカレ
ーティング制御信号に応答してスピーカ12を駆動するス
ピーカ駆動回路を構成している。12はスピーカ,13は電
源,VCE（Q1）はトランジスタQ1のコレクタ・エミッタ間
の電圧,VBE（Q2）およびVBE（Q3）はそれぞれトランジ
スタQ2およびQ3のベース・エミッタ間の電位差を示す。
まず定電流回路の動作を説明する。トランジスタQ1,Q
2,Q3,Q7,Q11,Q15および抵抗R3,R4よりなる定電流回路を
考える。ALT信号が加わり、入力トランジスタQ1はオン
して、上述の定電流回路が動作すると、 となる。ここで、全てのトランジスタのhFEは１より十
分大きいものとして、ベース電流は無視してある。
2,Q3,Q7,Q11,Q15および抵抗R3,R4よりなる定電流回路を
考える。ALT信号が加わり、入力トランジスタQ1はオン
して、上述の定電流回路が動作すると、 となる。ここで、全てのトランジスタのhFEは１より十
分大きいものとして、ベース電流は無視してある。
トランジスタQ2およびQ3のベース・エミッタ間の電位
差をΔVBEとすると、 ここで、IS,IS′はトランジスタQ2及びQ3の飽和電流
であり、VTは、kT/q（k:ボルツマン定数,T:温度,q:電子
の電荷量）で知られており、常温で、約26mVである。ト
ランジスタQ3,Q4の飽和電流が等しい（IS＝IS′）とし
て となる。ここでVCCによる変化は となる。I2R3＝VTにすれば となりI3はVCCの変動に依存しない定電流となる。
（２）にI2R3＝VTを代入して となるから（１）よりI2を求めて（３）よりI3が求ま
る。なお（３）式のｅは自然対数の底を示す。
差をΔVBEとすると、 ここで、IS,IS′はトランジスタQ2及びQ3の飽和電流
であり、VTは、kT/q（k:ボルツマン定数,T:温度,q:電子
の電荷量）で知られており、常温で、約26mVである。ト
ランジスタQ3,Q4の飽和電流が等しい（IS＝IS′）とし
て となる。ここでVCCによる変化は となる。I2R3＝VTにすれば となりI3はVCCの変動に依存しない定電流となる。
（２）にI2R3＝VTを代入して となるから（１）よりI2を求めて（３）よりI3が求ま
る。なお（３）式のｅは自然対数の底を示す。
トランジスタQ3,Q7,Q11およびQ15により作られた定電
流I3 I7 I11およびI15は、カレントミラーを介して、ト
ランジスタQ6,Q10,Q14およびQ18より、出力される。こ
の時トランジスタQ6は、トランジスタQ5に対してＫ倍、
トランジスタQ10はトランジスタQ9に対してＬ倍、トラ
ンジスタQ14はトランジスタQ13に対してＭ倍、トランジ
スタQ18はトランジスタQ17に対してＮ倍のエミッタ面積
を持たせることにより、またトランジスタQ3,Q7,Q11お
よびQ15のエミッタ面積及びトランジスタQ5,Q9,Q13およ
びQ17のエミッタ面積を各々等しくすると、 I3＝I7＝I11＝I15＝Ｉ I6＝KI,I10＝LI,I14＝MI,I18＝NI I6:I10:I14:I18＝K:L:M:N となりK,L,M及びＮを適当に変化させることにより任意
の電流比をつくることが可能である。この電流比を使っ
て、音量を段階的に増加させていく。
流I3 I7 I11およびI15は、カレントミラーを介して、ト
ランジスタQ6,Q10,Q14およびQ18より、出力される。こ
の時トランジスタQ6は、トランジスタQ5に対してＫ倍、
トランジスタQ10はトランジスタQ9に対してＬ倍、トラ
ンジスタQ14はトランジスタQ13に対してＭ倍、トランジ
スタQ18はトランジスタQ17に対してＮ倍のエミッタ面積
を持たせることにより、またトランジスタQ3,Q7,Q11お
よびQ15のエミッタ面積及びトランジスタQ5,Q9,Q13およ
びQ17のエミッタ面積を各々等しくすると、 I3＝I7＝I11＝I15＝Ｉ I6＝KI,I10＝LI,I14＝MI,I18＝NI I6:I10:I14:I18＝K:L:M:N となりK,L,M及びＮを適当に変化させることにより任意
の電流比をつくることが可能である。この電流比を使っ
て、音量を段階的に増加させていく。
また、EACL回路11はデコーダーより送出される信号ES
C1,ESC2により、トランジスタQ4,Q8,Q12及びQ16が制御
され、ある時刻では４つのトランジスタQ4,Q8,Q12及びQ
16のうち１つのトランジスタのみが、オフするように構
成されている。このような論理にすることにより、オフ
したトランジスタの定電流回路のみ動作することにな
り、他の定電流回路は、定電流がバイパスされて、出力
トランジスタがオフして、出力が高インピーダンスにな
り動作しないことになる。
C1,ESC2により、トランジスタQ4,Q8,Q12及びQ16が制御
され、ある時刻では４つのトランジスタQ4,Q8,Q12及びQ
16のうち１つのトランジスタのみが、オフするように構
成されている。このような論理にすることにより、オフ
したトランジスタの定電流回路のみ動作することにな
り、他の定電流回路は、定電流がバイパスされて、出力
トランジスタがオフして、出力が高インピーダンスにな
り動作しないことになる。
次に、タイムチャートを参照しながら本発明の動作を
説明する。第２図は本発明の実施例によるタイムチャー
トでありK:L:M:N＝1:2:3:4にとってある。例えば、EACL
回路11の出力A,B,C,DのうちＡのみがLowでＢ＝Ｃ＝Ｄ＝
Highになると仮定するとトランジスタQ8,Q12及びQ16が
オンして電流I7,I11及びI15は、トランジスタQ8,Q12及
びQ16に流れトランジスタQ10,Q14及びQ18はオフするた
め、ALTOにはトランジスタQ6によりIALTO＝KIの電流が
流れることになる。同様に時間幅Ｔ（Ｓ）ごとに、B,C,
Dと順次オンにしていくと、電流IALTOは時間幅Ｔ（Ｓ）
ごとに増加していく。従って、スピーカ12から出る音量
も段階的に増加していく。
説明する。第２図は本発明の実施例によるタイムチャー
トでありK:L:M:N＝1:2:3:4にとってある。例えば、EACL
回路11の出力A,B,C,DのうちＡのみがLowでＢ＝Ｃ＝Ｄ＝
Highになると仮定するとトランジスタQ8,Q12及びQ16が
オンして電流I7,I11及びI15は、トランジスタQ8,Q12及
びQ16に流れトランジスタQ10,Q14及びQ18はオフするた
め、ALTOにはトランジスタQ6によりIALTO＝KIの電流が
流れることになる。同様に時間幅Ｔ（Ｓ）ごとに、B,C,
Dと順次オンにしていくと、電流IALTOは時間幅Ｔ（Ｓ）
ごとに増加していく。従って、スピーカ12から出る音量
も段階的に増加していく。
以上説明したように、本発明は、従来スイッチングト
ランジスタと抵抗でスピーカを流れる電流を制限してエ
スカレーティング・アラートを、行っていたものを定電
流回路にすることにより、出力電流が、抵抗の相対精度
によらなくなるので、各音量間のバラツキを押えること
が可能となり、段階的に音量が大きくなる時のバランス
をくずすことがなくなる効果がある。
ランジスタと抵抗でスピーカを流れる電流を制限してエ
スカレーティング・アラートを、行っていたものを定電
流回路にすることにより、出力電流が、抵抗の相対精度
によらなくなるので、各音量間のバラツキを押えること
が可能となり、段階的に音量が大きくなる時のバランス
をくずすことがなくなる効果がある。
また、抵抗で出力電流を制御しないために、低抵抗を
用いる必要がなくなり、抵抗値設定の難しさがなくなる
効果がある。さらに、前述したように定電流出力が電源
電圧に依存しない定電流回路であるので、消費電流の電
源電圧による変動を小さく押えることが可能である。
用いる必要がなくなり、抵抗値設定の難しさがなくなる
効果がある。さらに、前述したように定電流出力が電源
電圧に依存しない定電流回路であるので、消費電流の電
源電圧による変動を小さく押えることが可能である。
第１図は本発明のエスカレーティング・アラート回路を
示す回路図、第２図は第１図の実施例のエスカレーティ
ング・アラートのタイムチャート、第３図は、選択呼出
受信機のブロック図、第４図は、従来のエスカレーティ
ング・アラート回路を示す回路図である。図において、 Q1,Q4〜Q6,Q8〜Q10,Q12〜Q14,Q16〜Q18,Q41,Q43〜Q45,Q
47〜Q49,Q411〜Q413およびQ415〜Q416……NPNトランジ
スタ、Q2,Q3,Q7,Q11,Q15,Q42,Q46,Q410およびQ414……P
NPトランジスタ、R1〜R4およびR41〜R425……抵抗、11
および421……EACL（音量制御）回路、12および423……
スピーカ、13および422……電源、31……アンテナ、32
……無線部、33……波形整形回路、34……デコーダおよ
びROM、35……エスカレーティング・アラート回路、36
……スピーカ。
示す回路図、第２図は第１図の実施例のエスカレーティ
ング・アラートのタイムチャート、第３図は、選択呼出
受信機のブロック図、第４図は、従来のエスカレーティ
ング・アラート回路を示す回路図である。図において、 Q1,Q4〜Q6,Q8〜Q10,Q12〜Q14,Q16〜Q18,Q41,Q43〜Q45,Q
47〜Q49,Q411〜Q413およびQ415〜Q416……NPNトランジ
スタ、Q2,Q3,Q7,Q11,Q15,Q42,Q46,Q410およびQ414……P
NPトランジスタ、R1〜R4およびR41〜R425……抵抗、11
および421……EACL（音量制御）回路、12および423……
スピーカ、13および422……電源、31……アンテナ、32
……無線部、33……波形整形回路、34……デコーダおよ
びROM、35……エスカレーティング・アラート回路、36
……スピーカ。
Claims (1)
- 【請求項１】呼出報知音を発生するスピーカ部と、自己
の呼出番号と受信した呼出番号との比較を行うとともに
前記比較が一致した場合にアラート信号およびエスカレ
ーティング信号を発生する信号発生部と、前記エスカレ
ーティング信号を入力し音量制御信号を発生する音量制
御部と、前記音量制御信号と前記アラート信号とに基づ
いて前記スピーカ部の発生する報知音の音量を制御する
エスカレーティングアラート部と、を含むエスカレーテ
ィングアラート回路において、 前記エスカレーティングアラート部が、前記アラート信
号を入力したときに定電流を発生する定電流回路と、前
記定電流を予め定められた電流比で増幅する複数のカレ
ントミラー回路と、複数のスイッチングトランジスタ
と、から構成され、 前記各スイッチングトランジスタのコレクタおよびエミ
ッタは、対応する前記各カレントミラー回路の１対のト
ランジスタのうちダイオード接続されたトランジスタの
コレクタおよびエミッタに各々接続されることで前記各
カレントミラー回路のオンオフ制御を行い、 前記複数のカレントミラー回路のエミッタ面積比は互い
に異なった値を有し、 前記音量制御部の発生する音量制御信号によって選択さ
れたスイッチングトランジスタにより対応するカレント
ミラー回路がオンに制御され、前記エスカレーティング
アラート部の出力電流が変動することにより前記スピー
カ部の発生する報知音が変動することを特徴とするエス
カレーティング・アラート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62010312A JP2546832B2 (ja) | 1987-01-19 | 1987-01-19 | エスカレ−チィング・アラ−ト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62010312A JP2546832B2 (ja) | 1987-01-19 | 1987-01-19 | エスカレ−チィング・アラ−ト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63178610A JPS63178610A (ja) | 1988-07-22 |
| JP2546832B2 true JP2546832B2 (ja) | 1996-10-23 |
Family
ID=11746724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62010312A Expired - Fee Related JP2546832B2 (ja) | 1987-01-19 | 1987-01-19 | エスカレ−チィング・アラ−ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2546832B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0604336D0 (en) * | 2006-03-06 | 2006-04-12 | Fireangel Ltd | Alarm system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55151806A (en) * | 1979-05-16 | 1980-11-26 | Nippon Telegr & Teleph Corp <Ntt> | Signal level control circuit |
-
1987
- 1987-01-19 JP JP62010312A patent/JP2546832B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63178610A (ja) | 1988-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008141358A (ja) | 利得可変増幅回路 | |
| JP2546832B2 (ja) | エスカレ−チィング・アラ−ト回路 | |
| JPH04315207A (ja) | 電源回路 | |
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| US5157347A (en) | Switching bridge amplifier | |
| JP2946373B2 (ja) | 利得可変増幅器 | |
| JP2000013161A (ja) | 可変利得増幅器 | |
| GB2107146A (en) | Improvements in or relating to bridge output stages for audio amplifiers | |
| JP2861868B2 (ja) | ヒステリシス付きコンパレータ | |
| JP3317240B2 (ja) | 利得制御増幅器 | |
| JP2000004136A (ja) | ゲイン切り換え増幅回路 | |
| JP3231824B2 (ja) | ブザー駆動用出力回路 | |
| JPH0918362A (ja) | 可変利得増幅器 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JP4646470B2 (ja) | コンパレータ回路 | |
| JPS6012333Y2 (ja) | 利得切換回路 | |
| JP3076323B1 (ja) | アナログ・スイッチ回路 | |
| JPH1155052A (ja) | 可変利得増幅回路 | |
| JPS61216506A (ja) | 差動増幅回路 | |
| JPH1174767A (ja) | ヒステリシス付コンパレータ | |
| JPH04132410A (ja) | コンパレータ回路 | |
| JPS5950127B2 (ja) | 双増幅器 | |
| JPH11136105A (ja) | 電圧比較回路 | |
| JPH10198448A (ja) | 基準電圧発生回路 | |
| JPH08125474A (ja) | 演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |