JP4736119B2 - 表示装置用駆動回路 - Google Patents
表示装置用駆動回路 Download PDFInfo
- Publication number
- JP4736119B2 JP4736119B2 JP2005289303A JP2005289303A JP4736119B2 JP 4736119 B2 JP4736119 B2 JP 4736119B2 JP 2005289303 A JP2005289303 A JP 2005289303A JP 2005289303 A JP2005289303 A JP 2005289303A JP 4736119 B2 JP4736119 B2 JP 4736119B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- unit
- power supply
- level conversion
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 85
- 230000003071 parasitic effect Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Logic Circuits (AREA)
Description
走査電極とデータ電極との交点に形成される発光素子を画素とする表示パネルの走査電極に走査電圧を印加する走査駆動回路と、
データ電圧をデータ電極に印加するデータ駆動回路と、
走査駆動回路の基準電圧である駆動基準電圧を、走査電圧とデータ電圧との合成電圧の極性が予め定められた周期にて反転するようにレベル切り替えする駆動基準電圧切替え回路と、該駆動基準電圧を基準として駆動用ロジック系のフロート電源電圧を発生させる副電源部とを有した走査用フロート電源部と、
走査駆動回路、データ駆動回路及び駆動基準電圧切替え回路を制御するための、基準電圧が固定の一次制御ロジック信号を出力する制御回路と、
フロート電源電圧を、一次制御ロジック信号を用いて変調することにより、駆動基準電圧を基準とする二次制御ロジック信号にレベル変換して走査駆動回路に出力するレベルシフト回路であって、レベルシフト回路は、走査用フロート電源部と制御回路の電源回路である制御電源回路とを直結するレベル変換用信号線と、走査用フロート電源部と制御電源回路側との基準電圧差に基づくレベル変換用信号線上の電流を一次制御ロジック信号の入力に基づいてスイッチングするスイッチング部と、レベル変換用信号線からの入力電圧が分岐入力線を介して入力されるとともに、分岐入力線からの電流のスイッチングに伴なう入力電圧変化に基づき二次制御ロジック信号を出力する二次制御ロジック信号出力部と、レベル変換用信号線上において二次制御ロジック信号出力部への分岐点よりも制御電源回路側に設けられ、電流の通過時に、二次制御ロジック信号出力部への入力信号電圧幅を調整する入力信号電圧調整部とを備えたレベルシフト回路と、を有することを前提とする。
図1に本発明の適用対象の一例であるEL表示装置15の全体構成を示す。EL表示装置15は、表示装置用駆動回路10と表示パネル1とに大別することができる。表示装置用駆動回路10は、次の要件を備えるものである。
・走査駆動回路4:走査電極2とデータ電極3との交点に形成される発光素子77を画素としてなる表示パネル1の走査電極2に走査電圧を印加する。
・データ駆動回路5:データ電圧をデータ電極3に印加する。
・走査用フロート電源部60:走査駆動回路4の基準電圧である駆動基準電圧を、走査電圧とデータ電圧との合成電圧の極性が予め定められた周期にて反転するようにレベル切り替えする駆動基準電圧切替え回路6と、該駆動基準電圧を基準として駆動用ロジック系のフロート電源電圧を発生させる副電源部41とを有する。
・制御回路7:走査駆動回路4、データ駆動回路5及び駆動基準電圧切替え回路6を制御するための、基準電圧が固定の一次制御ロジック信号を出力する。
・レベルシフト回路100,200,300:フロート電源電圧を、一次制御ロジック信号を用いて変調することにより、駆動基準電圧を基準とする二次制御ロジック信号にレベル変換して走査駆動回路4に出力する。図2に示すごとく、以下の要件を備えて構成される。
‥レベル変換用信号線91,92:走査用フロート電源部60と制御回路7の電源回路である制御電源回路51とを直結する形で設けられる。
‥スイッチング部103,104:走査用フロート電源部60と制御電源回路51側との基準電圧差に基づくレベル変換用信号線91,92上の電流を一次制御ロジック信号の入力に基づいてスイッチングする。
‥二次制御ロジック信号出力部113:レベル変換用信号線91,92からの入力電圧が分岐入力線114,115を介して入力されるとともに、分岐入力線114,115からの電流のスイッチングに伴なう入力電圧変化に基づき二次制御ロジック信号を出力する。
‥入力信号電圧調整部106,110:レベル変換用信号線91,92上において二次制御ロジック信号出力部113への分岐点よりも制御電源回路51側に設けられ、電流の通過時に、二次制御ロジック信号出力部113への入力信号電圧幅を、走査用フロート電源部60と制御電源回路51側との基準電圧差よりも小さくなるように縮小する。
入力信号電圧調整部106,110は、レベル変換用信号線91,92上に直列挿入される調整抵抗106,110よりなる。また、スイッチング部103,104がトランジスタにて構成され、二次制御ロジック信号出力部113への入力線と走査用フロート電源部60へ向かうレベル変換用信号線91,92との間に、トランジスタの寄生容量よりも大きい補助キャパシタンス107,111が挿入されている。トランジスタはいずれも寄生ダイオードを有したMOSFETで構成されている。なお、寄生ダイオードは、FGND電位の切り替わり時において、線間容量結合等により発生するノイズ電流の導通路を確保する役割を果たしている。
図1において、制御回路7からの一次制御ロジック信号は、入力信号線101(201,301を介して、図2の信号分配部93に入力され、さらに、MOSFET104のゲートに入力される。MOSFET104のドレインにはダイオード105と調整抵抗106が直列につながっている。ダイオード105の向きはドレイン側がカソードであり、ダイオード105と調整抵抗106の順序は入れ替えてもよい。調整抵抗106の一方は補助キャパシタンス107とプルアップ抵抗108及び二次制御ロジック信号出力部113への分岐入力線114につながっている。
第一レベル変換用信号線91側では、入力信号101がハイレベルの時、MOSFET104は導通状態となり、FVDDからプルアップ抵抗108、調整抵抗106、ダイオード105を通ってMOSFET104のドレインに電流が流れる。電流が流れる事により、プルアップ抵抗108の両端に電位差が生じ、分岐入力線114はローレベルであると認識する。プルアップ抵抗108は電流が流れない時に分岐入力線114の電位がハイインピーダンスになるのを防ぐ機能を持つ。入力信号101がローレベルの時は、MOSFET104が非導通状態となるため電流が流れない。従ってプルアップ抵抗108に電位差が生じず、分岐入力線114はハイレベルであると認識する。
この場合は、ダイオード105が逆バイアスとなるため、分岐入力線114はハイレベルに固定される。前記説明と同様の動作により入力信号101の論理により、入力端子115の論理は決まる。その結果、図2の入力101がローレベルの時は出力102(202,302)がローレベルに、入力101がハイレベルの時は出力102(202,302)がハイレベルになる。
FGNDの電位は、駆動基準電圧切替え回路6により切り替わる。例えばMOSFET(トランジスタ)103が非導通状態で、FGNDが50Vから−200Vに変化する時には、MOSFET103のドレイン電圧は5V(VDD)から−200V(FGND)に変化する。トランジスタは各端子間に数十〜数百pFの寄生容量を持つことから、ドレイン電圧の変化により非導通状態でも電流が流れてしまう。ドレイン電圧の単位時間あたりの電圧変化量をdV/dt、ドレイン端子のソース及びゲートとの寄生容量をCtとすると、電流値はCt×dV/dtとなる。補助キャパシタンス111がない場合は、この電流値とプルダウン抵抗112の積が電圧値となり、変化量によっては分岐入力線115がハイレベルになってしまい、走査駆動回路4の誤動作を招いてしまうことがある。補助キャパシタンス111はMOSFET103の寄生容量による電流を受け取り、入力端子115の電位が上昇するのを防ぐ効果がある。補助キャパシタンス111の容量は、MOSFET103の寄生容量以上で効果が現れ、容量が大きい程大きな電圧変化量にも耐えうる。
FGNDの電位がVCC(=5V)以上である時の動作は以下の通りである。第一レベル変換用信号線91側では、入力信号101がハイレベルの時、バイポーラトランジスタ225は導通状態となる。これにより、第一レベル変換用信号線91の制御回路側はGNDに導通し、バイポーラトランジスタ230の入力はローレベルとなってこれを導通させる。これにより、第一レベル変換用信号線91には電流が流れる。一方、第二レベル変換用信号線92側では、インバータ部121により論理反転されるため、入力信号101がハイレベルの時にバイポーラトランジスタ222は非導通状態に、ローレベルの時に導通状態となる。しかしFGNDの電位がVCCよりも高いためにダイオード109が逆バイアスとなり、バイポーラトランジスタ222の状態に関わらず電流が流れない。すると、バイポーラトランジスタ231はバイポーラトランジスタ230のコレクタ側の抵抗233を介してプルアップされる形で導通する。これにより、ワイヤードOR出力102(202,302)は、抵抗235によりプルアップされた形でFGNDに導通し、ローレベルとなる。つまり、二次制御ロジック信号出力部113は、分岐入力線114からの入力がローレベルでかつ分岐入力線115からの入力がハイレベルの時にローレベルが出力され、それ以外ではハイレベルを出力する構成となっている。よって、図1の入力101(201,301)がローレベルの時は出力102(202,302)がハイレベルに、入力101(201,301)がハイレベルの時は出力102
(202,302)がローレベルになる。すなわち論理反転で電圧レベルを変換しことになる。
2 走査電極
3 データ電極
4 走査駆動回路
5 データ駆動回路
6 駆動基準電圧切替え回路
7 制御回路
10 表示装置用駆動回路
15 EL表示装置
41 副電源部
60 走査用フロート電源部
91,92 レベル変換用信号線
93 信号分配部
100,200,300 レベルシフト回路
103,104 MOSFET(スイッチング部)
105,109 ダイオード(通電方向規制手段)
106,110 調整抵抗(入力信号電圧調整部)
107,111 補助キャパシタンス
108 プルアップ抵抗
112 プルダウン抵抗
113 二次制御ロジック信号出力部
114,115 分岐入力線
116,117 ツェナーダイオード
122 バッファ部
123 インバータ部
124 論理和演算部
222,225 バイポーラトランジスタ(スイッチング部)
230 バッファ部(バイポーラトランジスタ)
231 インバータ部(バイポーラトランジスタ)
Claims (13)
- 走査電極とデータ電極との交点に形成される発光素子を画素とする表示パネルの前記走査電極に走査電圧を印加する走査駆動回路と、
データ電圧を前記データ電極に印加するデータ駆動回路と、
前記走査駆動回路の基準電圧である駆動基準電圧を、前記走査電圧と前記データ電圧との合成電圧の極性が予め定められた周期にて反転するようにレベル切り替えする駆動基準電圧切替え回路と、
該駆動基準電圧を基準として駆動用ロジック系のフロート電源電圧を発生させる副電源部とを有した走査用フロート電源部と、
前記走査駆動回路、データ駆動回路及び前記駆動基準電圧切替え回路を制御するための、基準電圧が固定の一次制御ロジック信号を出力する制御回路と、
前記フロート電源電圧を、前記一次制御ロジック信号を用いて変調することにより、前記駆動基準電圧を基準とする二次制御ロジック信号にレベル変換して前記走査駆動回路に出力するレベルシフト回路であって、
前記レベルシフト回路は、
前記走査用フロート電源部と、前記制御回路の電源回路である制御電源回路とを直結するレベル変換用信号線と、
前記走査用フロート電源部と前記制御電源回路側との基準電圧差に基づく前記レベル変換用信号線上の電流を前記一次制御ロジック信号の入力に基づいてスイッチングするスイッチング部と、
前記レベル変換用信号線からの入力電圧が分岐入力線を介して入力されるとともに、前記分岐入力線からの前記電流のスイッチングに伴なう入力電圧変化に基づき前記二次制御ロジック信号を出力する二次制御ロジック信号出力部と、
前記レベル変換用信号線上において前記二次制御ロジック信号出力部への分岐点よりも前記制御電源回路側に設けられ、前記電流の通過時に、前記二次制御ロジック信号出力部への入力信号電圧幅を調整する入力信号電圧調整部と、
を備え、
前記駆動基準電圧切替え回路は、前記駆動基準電圧の極性が周期的に変化するように前記切替えを行なうものであり、
前記レベル変換用信号線として、それぞれ前記スイッチング部と電位変化信号を発生する電位差発生部とを有するとともに、伝送される信号電圧の極性が互いに異なる第一レベル変換用信号線と第二レベル変換用信号線とを備え、
前記制御電源回路の基準電圧と前記駆動基準電圧との大小関係に応じて、各々固有の通電方向規制手段を有した前記第一レベル変換用信号線と前記第二レベル変換用信号線とのいずれかを選択して使用し、
前記二次制御ロジック信号出力部は、前記第一レベル変換用信号線の前記電位差発生部から出力される前記電位変化信号と、前記第二レベル変換用信号線の前記電位差発生部から出力される前記電位変化信号との、一方を論理反転させた形で論理和演算し、その論理和を前記二次制御ロジック信号として出力することを特徴とする表示装置用駆動回路。 - 前記発光素子が無機EL素子よりなる請求項1記載の表示装置用駆動回路。
- 前記入力信号電圧調整部が前記レベル変換用信号線上に直列挿入される調整抵抗よりなる請求項1又は請求項2に記載の表示装置用駆動回路。
- 前記スイッチング部がトランジスタにて構成され、前記二次制御ロジック信号出力部への入力線と前記走査用フロート電源部へ向かう前記レベル変換用信号線との間に、前記トランジスタの寄生容量よりも大きい補助キャパシタンスが挿入される請求項1ないし請求項3のいずれか1項に記載の表示装置用駆動回路。
- 前記制御電源回路の基準電圧端子である制御基準電圧端子が接地されるとともに、前記第一レベル変換用信号線は前記走査用フロート電源部のフロート電源電圧端子と前記制御電源回路の制御基準電圧端子とを接続する形で設けられ、前記第二レベル変換用信号線は前記走査用フロート電源部の駆動基準電圧端子と前記制御電源回路の電源電圧端子である制御電源電圧端子とを接続する形で設けられ、
前記第一レベル変換用信号線は、前記フロート電源電圧端子側が前記制御基準電圧端子よりも高電圧となった場合に順バイアスとなるように該第一レベル変換用信号線に直列に挿入されるダイオードを有し、
前記第二レベル変換用信号線は、前記制御電源電圧端子側が前記駆動基準電圧端子側よりも高電圧となった場合に順バイアスとなるように該第二レベル変換用信号線に直列に挿入されるダイオードを有する請求項1ないし請求項4のいずれか1項に記載の表示装置用駆動回路。 - 前記第一レベル変換用信号線と前記第二レベル変換用信号線とにそれぞれ設けられる前記スイッチング部は駆動極性が互いに反転したトランジスタが使用され、前記制御回路からの前記一次制御ロジック信号を各前記信号線上のトランジスタに対し、一方を極性反転させた形で分配する信号分配部が設けられている請求項1ないし請求項5のいずれか1項に記載の表示装置用駆動回路。
- 前記二次制御ロジック信号出力部は、前記第一レベル変換用信号線及び前記第二レベル変換用信号線の一方からの前記電位変化信号を入力とするバッファ部と、同じく他方からの前記電位変化信号を入力とするインバータ部と、それらバッファ部とインバータ部との出力の論理和を演算する論理和演算部とからなる請求項1ないし請求項6のいずれか1項に記載の表示装置用駆動回路。
- 前記二次制御ロジック信号出力部は、前記バッファ部、前記インバータ部及び前記論理和演算部をCMOS集積回路上に一体化したCMOS論理回路からなり、該二次制御ロジック信号出力部への前記分岐入力線と前記走査用フロート電源部に向かう前記レベル変換用信号線との間にプルアップ抵抗又はプルダウン抵抗として機能する補助抵抗を有する請求項7記載の表示装置用駆動回路。
- 前記分岐入力線と前記レベル変換用信号線との間に、前記補助抵抗と並列にツェナーダイオードが挿入される請求項8記載の表示装置用駆動回路。
- 前記レベルシフト回路がMOS−ICとして構成され、前記スイッチング部がMOSFETにて構成され、前記二次制御ロジック信号出力部をなす前記CMOS論理回路とともに、該レベルシフト回路をなすCMOS−IC内に組み込まれる請求項1ないし請求項9のいずれか1項に記載の表示装置用駆動回路。
- 前記走査駆動回路がMOS−ICとして構成され、前記二次制御ロジック信号出力部をなす前記CMOS論理回路が該走査駆動回路をなすMOS−IC内に組み込まれる請求項1ないし請求項10のいずれか1項に記載の表示装置用駆動回路。
- 前記二次制御ロジック信号出力部は、前記バッファ部と前記インバータ部とがいずれもバイポーラトランジスタにて構成され、前記論理和演算部がそれら前記バッファ部と前記インバータ部とのワイヤードOR接続部にて構成される請求項7に記載の表示装置用駆動回路。
- 前記二次制御ロジック信号出力部がTTL論理集積回路部にて構成され、前記スイッチング部がバイポーラトランジスタにて構成され、前記二次制御ロジック信号出力部とともに、該レベルシフト回路をなすバイポーラIC内に組み込まれる請求項12に記載の表示装置用駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005289303A JP4736119B2 (ja) | 2005-09-30 | 2005-09-30 | 表示装置用駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005289303A JP4736119B2 (ja) | 2005-09-30 | 2005-09-30 | 表示装置用駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007101740A JP2007101740A (ja) | 2007-04-19 |
JP4736119B2 true JP4736119B2 (ja) | 2011-07-27 |
Family
ID=38028753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005289303A Expired - Fee Related JP4736119B2 (ja) | 2005-09-30 | 2005-09-30 | 表示装置用駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4736119B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5276812B2 (ja) * | 2007-08-24 | 2013-08-28 | 新日本無線株式会社 | 液晶表示装置の駆動回路 |
US9537581B2 (en) * | 2014-06-30 | 2017-01-03 | Silicon Laboratories Inc. | Isolator including bi-directional regulator |
KR102263010B1 (ko) * | 2014-12-18 | 2021-06-09 | 주식회사 실리콘웍스 | 레벨 쉬프터 및 이를 포함하는 디스플레이 장치 |
US10972102B2 (en) | 2016-09-20 | 2021-04-06 | Mitsubishi Electric Corporation | Interface circuit |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0998075A (ja) * | 1995-09-29 | 1997-04-08 | Denso Corp | 半導体集積回路装置 |
JPH09129833A (ja) * | 1995-08-29 | 1997-05-16 | Toshiba Microelectron Corp | 半導体装置 |
JP2000020006A (ja) * | 1998-06-30 | 2000-01-21 | Denso Corp | 表示装置用駆動回路 |
JP2001066567A (ja) * | 1999-08-30 | 2001-03-16 | Citizen Watch Co Ltd | 液晶パネルの揺動電源回路 |
JP2001282208A (ja) * | 2000-04-04 | 2001-10-12 | Citizen Watch Co Ltd | 液晶駆動装置及びその駆動方法 |
JP2004258103A (ja) * | 2003-02-24 | 2004-09-16 | Denso Corp | Elディスプレイ駆動装置及び光プリンタのプリンタヘッド |
JP2004354970A (ja) * | 2003-05-02 | 2004-12-16 | Matsushita Electric Ind Co Ltd | 半導体回路装置 |
-
2005
- 2005-09-30 JP JP2005289303A patent/JP4736119B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09129833A (ja) * | 1995-08-29 | 1997-05-16 | Toshiba Microelectron Corp | 半導体装置 |
JPH0998075A (ja) * | 1995-09-29 | 1997-04-08 | Denso Corp | 半導体集積回路装置 |
JP2000020006A (ja) * | 1998-06-30 | 2000-01-21 | Denso Corp | 表示装置用駆動回路 |
JP2001066567A (ja) * | 1999-08-30 | 2001-03-16 | Citizen Watch Co Ltd | 液晶パネルの揺動電源回路 |
JP2001282208A (ja) * | 2000-04-04 | 2001-10-12 | Citizen Watch Co Ltd | 液晶駆動装置及びその駆動方法 |
JP2004258103A (ja) * | 2003-02-24 | 2004-09-16 | Denso Corp | Elディスプレイ駆動装置及び光プリンタのプリンタヘッド |
JP2004354970A (ja) * | 2003-05-02 | 2004-12-16 | Matsushita Electric Ind Co Ltd | 半導体回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007101740A (ja) | 2007-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100853928B1 (ko) | 플라즈마 디스플레이 장치 | |
EP3557569A1 (en) | Led pixel circuits with pwm dimming | |
JP4641215B2 (ja) | 負荷駆動回路、集積回路、及びプラズマディスプレイ | |
TWI288377B (en) | Organic light emitting display and display unit thereof | |
KR970012901A (ko) | 전자 발생 디바이스, 이미지 디스플레이 장치, 이의 구동 회로 및 구동 방법 | |
JP5777300B2 (ja) | 駆動回路及び表示装置 | |
JP4736119B2 (ja) | 表示装置用駆動回路 | |
KR101190213B1 (ko) | 인버터 회로 | |
JP2001306031A (ja) | 電流制御型発光装置 | |
TWI404000B (zh) | 平面板顯示器用之驅動器 | |
JP7101463B2 (ja) | 発光素子駆動装置、半導体装置、発光装置及び液晶表示装置 | |
US7042425B2 (en) | Display device | |
CN113948032A (zh) | 像素电路及其驱动方法 | |
JP4641660B2 (ja) | レベルシフト回路 | |
JP4779403B2 (ja) | 表示パネル駆動装置 | |
JP4406969B2 (ja) | El表示装置 | |
JPH0954565A (ja) | 負荷駆動装置 | |
US20090195528A1 (en) | Drive circuit of display panel and display apparatus | |
JP2804259B2 (ja) | 容量性負荷の駆動装置 | |
JP4529519B2 (ja) | 表示パネル用駆動装置 | |
JPH1026952A (ja) | 容量性負荷の駆動回路及び表示装置 | |
TW582013B (en) | Circuit and system for driving organic thin-film EL elements | |
US8514214B2 (en) | Drive device and display device | |
JP4719813B2 (ja) | プラズマディスプレイ装置 | |
CN114446251A (zh) | 驱动电路、背光模组以及显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110301 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110417 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |