CN114446251A - 驱动电路、背光模组以及显示面板 - Google Patents
驱动电路、背光模组以及显示面板 Download PDFInfo
- Publication number
- CN114446251A CN114446251A CN202210226502.0A CN202210226502A CN114446251A CN 114446251 A CN114446251 A CN 114446251A CN 202210226502 A CN202210226502 A CN 202210226502A CN 114446251 A CN114446251 A CN 114446251A
- Authority
- CN
- China
- Prior art keywords
- signal
- transistor
- node
- electrically connected
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 72
- 239000000126 substance Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 22
- 230000007704 transition Effects 0.000 description 9
- 238000001514 detection method Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3406—Control of illumination source
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/10—Controlling the intensity of the light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/30—Driver circuits
- H05B45/32—Pulse-control circuits
- H05B45/325—Pulse-width modulation [PWM]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/30—Driver circuits
- H05B45/32—Pulse-control circuits
- H05B45/33—Pulse-amplitude modulation [PAM]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请实施例提供的驱动电路、背光模组以及显示面板，通过第一补偿模块可以对第一驱动晶体管的阈值电压进行补偿，通过第二补偿模块可以对第二驱动晶体管的阈值电压进行补偿，从而可以解决驱动电路中无法对驱动晶体管的阈值电压进行补偿的技术问题。另外，采用第一数据写入模块可以控制第一驱动晶体管的通断，以实现PAM驱动；采用第二数据写入模块、第三扫描信号以及第一电容可以控制第二驱动晶体管通断，从而对第一节点进行放电，以控制第一驱动晶体管的导通时间，以实现PWM驱动；采用PAM驱动以及PWM驱动混合控制发光器件发光，从而可以解决现有显示装置存在的低灰阶显示品味不佳的技术问题。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种驱动电路、背光模组以及显示面板。
背景技术
目前，显示装置主要分为无源驱动以及有源驱动两种方式。其中，无源驱动方式优势在于成本低廉，但是因为交叉串扰的存在难以实现高分辨率，且对应的发光二极管瞬态电流过大造成电源以及显示装置使用寿命较短。而有源式驱动对应每个像素配备一个薄膜晶体管，电容的存在使其避免了交叉串扰和瞬态电流过大的问题，因此，现有的显示装置通常采用有源驱动的方式，从而提高了显示装置的寿命，降低了显示装置的功耗。
其中，当显示装置采用有源驱动时，由于发光二极管会处于长时间工作的状态，因此会发生驱动晶体管阈值电压偏移的问题。另外，当显示装置采用有源驱动时，还会出现低灰阶显示品味不佳的问题，具体的，显示画面出现亮度离散或色点漂移的现象。
因此，如何提出一种发光驱动电路，使其不仅能够对驱动晶体管的阈值电压进行补偿，还能够解决低灰阶显示品味不佳的技术问题是现有面板厂家需要努力攻克的难关。
发明内容
本申请实施例的目的在于提供一种驱动电路、背光模组以及显示面板，能够解决现有的发光驱动电路无法补偿发光器件的阈值电压以及低灰阶显示品味不佳的技术问题。
本申请实施例提供一种驱动电路，包括：
发光器件，所述发光器件串接于第一电源信号与第二电源信号构成的发光回路；
发光控制模块，所述发光控制模块接入第一发光控制信号，并串接于所述发光回路，所述第一发光控制模块用于基于所述第一发光控制信号控制所述发光回路导通或者截止；
第一驱动晶体管，所述第一驱动晶体管的源极以及所述第一驱动晶体管的漏极串接于所述发光回路，所述第一驱动晶体管的栅极电性连接于第一节点，所述第一驱动晶体管的源极和漏极中的一者电性连接于所述发光控制模块，所述第一驱动晶体管的源极和漏极中的另一者电性连接于第二节点；
第二驱动晶体管，所述第二驱动晶体管的源极以及所述第二驱动晶体管的漏极串接于所述发光回路，所述第二驱动晶体管的栅极电性连接于第三节点，所述第二驱动晶体管的源极和漏极中的一者电性连接于所述第一节点，所述第二驱动晶体管的源极和漏极中的另一者电性连接于第四节点；
第一数据信号写入模块，所述第一数据信号模块接入第一数据信号、所述第二电源信号、第一扫描信号以及第二扫描信号，并电性连接于所述第一节点，所述第一数据信号写入模块用于在所述第一扫描信号以及所述第二扫描信号的控制下输送所述第一数据信号至所述第一节点；
第二数据信号写入模块，所述第二数据信号写入模块接入第二数据信号、所述第二电源信号、所述第一扫描信号以及所述第二扫描信号，并电性连接于所述第三节点，所述第二数据信号写入模块用于在所述第一扫描信号以及所述第二扫描信号的控制下输送所述第二数据信号至所述第三节点；
第一补偿模块，所述第一补偿模块电性连接于所述第一节点以及所述第二节点，且所述第一补偿模块接入第二发光控制信号以及所述第二电源信号，所述第一补偿模块用于补偿所述第一驱动晶体管的阈值电压；
第二补偿模块，所述第二补偿模块电性连接于所述第三节点以及所述第四节点，且所述第二补偿模块接入所述第二发光控制信号以及所述第二电源信号，所述第二补偿模块用于补偿所述第二驱动晶体管的阈值电压；
第一电容，所述第一电容的一端接入第三扫描信号，所述第一电容的另一端电性连接于所述第三节点。
在本申请所述的驱动电路中，所述驱动电路还包括第一复位模块、第二复位模块以及第三复位模块；其中，
所述第一复位模块接入初始化信号以及参考电平信号，且所述第一复位模块电性连接于所述第一节点，所述第一复位模块用于在所述初始化信号的控制下将所述参考电平信号输出至所述第一节点；
所述第二复位模块接入所述初始化信号以及参考电平信号，且所述第二复位模块电性连接于所述第三节点，所述第二复位模块用于在所述初始化信号的控制下将所述参考电平信号输出至所述第三节点；
所述第三复位模块接入复位信号以及所述第二电源信号，且所述第三复位模块电性连接于所述第二节点，所述第三复位模块用于在所述复位信号的控制下将所述第二电源信号输出至所述第二节点。
在本申请所述的驱动电路中，所述第一复位模块包括第一复位晶体管，所述第一复位晶体管的栅极接入所述初始化信号，所述第一复位晶体管的源极和漏极中的一者接入所述参考电平信号，所述第一复位晶体管的源极和漏极中的另一者电性连接于所述第一节点；
所述第二复位模块包括第二复位晶体管，所述第二复位晶体管的栅极接入所述初始化信号，所述第二复位晶体管的源极和漏极中的一者接入所述参考电平信号，所述第二复位晶体管的源极和漏极中的另一者电性连接于所述第三节点；
所述第三复位模块包括第三复位晶体管，所述第三复位晶体管的栅极接入所述复位信号，所述第三复位晶体管的源极和漏极中的一者接入所述第二电源信号，所述第三复位晶体管的源极和漏极中的另一者电性连接于所述第二节点。
在本申请所述的驱动电路中，所述发光控制模块包括发光控制晶体管，所述发光控制晶体管的栅极接入所述第一发光控制信号，所述发光控制晶体管的源极和漏极中的一者接入所述第一电源信号，且所述发光控制晶体管的源极和漏极中的另一者电性连接于所述第一驱动晶体管的源极。
在本申请所述的驱动电路中，所述第一数据信号写入模块包括第一数据信号写入晶体管、第二数据信号写入晶体管以及第二电容；其中，
所述第一数据信号写入晶体管的栅极接入所述第二扫描信号，所述第一数据信号写入晶体管的源极和漏极中的一者接入所述第一数据信号，所述第一数据信号写入晶体管的源极和漏极中的另一者电性连接于第五节点，所述第二数据信号写入晶体管的栅极接入所述第三扫描信号，所述第二数据信号写入晶体管的源极和漏极中的一者电性连接于所述第五节点，所述第二数据写入晶体管的源极和漏极中的另一者电性连接于所述第一节点，所述第二电容的一端接入所述第二电源信号，所述第二电容的另一端电性连接于所述第五节点。
在本申请所述的驱动电路中，所述第二数据信号写入模块包括第三数据信号写入晶体管、第四数据信号写入晶体管以及第三电容；其中，
所述第三数据信号写入晶体管的栅极接入所述第一扫描信号，所述第三数据信号写入晶体管的源极和漏极中的一者接入所述第二数据信号，所述第三数据信号写入晶体管的源极和漏极中的另一者电性连接于第六节点，所述第四数据信号写入晶体管的栅极接入所述第二扫描信号，所述第四数据信号写入晶体管的源极和漏极中的一者电性连接于所述第六节点，所述第四数据写入晶体管的源极和漏极中的另一者电性连接于所述第三节点，所述第三电容的一端接入所述第二电源信号，所述第三电容的另一端电性连接于所述第六节点。
在本申请所述的驱动电路中，所述第一补偿模块包括第一补偿晶体管、第四电容以及第五电容，所述第一补偿晶体管的栅极接入所述第二发光控制信号，所述第一补偿晶体管的源极和漏极中的一者电性连接于所述发光器件的阴极端，所述第一补偿晶体管的源极和漏极中的另一者接入所述第二电源信号，所述第四电容的一端电性连接于所述第一节点，所述第四电容的另一端电性连接于所述第二节点，所述第五电容的一端电性连接于所述第二节点，所述第五电容的另一端接入所述第二电源信号。
在本申请所述的驱动电路中，所述第二补偿模块包括第二补偿晶体管、第六电容以及第七电容，所述第二补偿晶体管的栅极接入所述第二发光控制信号，所述第二补偿晶体管的源极和漏极中的一者电性连接于所述第四节点，所述第二补偿晶体管的源极和漏极中的另一者接入所述第二电源信号，所述第六电容的一端电性连接于所述第三节点，所述第六电容的另一端电性连接于所述第四节点，所述第七电容的一端电性连接于所述第四节点，所述第七电容的另一端接入所述第二电源信号。
本申请实施例还提供一种背光模组，包括：
第一数据线，所述第一数据线用于提供第一数据信号；
第二数据线，所述第二数据线用于提供第二数据信号；
第一发光控制信号线，所述第一发光控制信号线用于提供第一发光控制信号；
第二发光控制信号线，所述第二发光控制信号线用于提供第二发光控制信号；
第一扫描线，所述第一扫描线用于提供第一扫描信号；
第二扫描线，所述第二扫描线用于提供第二扫描信号；
第三扫描线，所述第一扫描线用于提供第三扫描信号；以及
如上所述的驱动电路，所述驱动电路与所述第一数据线、所述第二数据线、所述第一发光控制信号线、所述第二发光控制信号线、所述第一扫描线、所述第二扫描线以及所述第三扫描线连接。
本申请实施例还提供一种显示面板，所述显示面板包括多个呈阵列排布的像素单元，每一所述像素单元均以上所述的驱动电路。
在本申请实施例提供的驱动电路、背光模组以及显示面板中，包括发光器件、发光控制模块、第一驱动晶体管、第二驱动晶体管、第一数据信号写入模块、第二数据写入模块、第一补偿模块以及第二补偿模块。其中，通过第一补偿模块可以对第一驱动晶体管的阈值电压进行补偿，通过第二补偿模块可以对第二驱动晶体管的阈值电压进行补偿，从而可以解决驱动电路中无法对驱动晶体管的阈值电压进行补偿的技术问题，有利于提升显示面板显示的稳定性。另外，采用第一数据写入模块可以控制第一驱动晶体管的通断，以实现PAM驱动；采用第二数据写入模块、第三扫描信号以及第一电容可以控制第二驱动晶体管通断，从而对第一节点进行放电，以控制第一驱动晶体管的导通时间，以实现PWM驱动；采用PAM驱动以及PWM驱动混合控制发光器件发光，从而可以解决现有显示装置存在的低灰阶显示品味不佳的技术问题，进而提高显示装置的显示效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的驱动电路的第一种实施方式的结构示意图。
图2为本申请实施例提供的驱动电路的第二种实施方式的结构示意图。
图3为本申请实施例提供的驱动电路的第二种实施方式的电路示意图。
图4为本申请实施例提供的驱动电路的时序图。
图5为本申请实施例提供的驱动电路在图4所示的驱动时序下的初始化阶段的通路示意图。
图6为本申请实施例提供的驱动电路在图4所示的驱动时序下的阈值电压侦测阶段的通路示意图。
图7为本申请实施例提供的驱动电路在图4所示的驱动时序下的过渡阶段的通路示意图。
图8为本申请实施例提供的驱动电路在图4所示的驱动时序下的数据信号写入阶段的通路示意图。
图9为本申请实施例提供的驱动电路在图4所示的驱动时序下的发光阶段的通路示意图
图10为本申请实施例提供的背光模组的结构示意图。
图11为本申请实施例提供的显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管为N型晶体管，其中，N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。
请参阅图1，图1为本申请实施例提供的驱动电路的第一种实施方式的结构示意图。如图1所示，本申请实施例提供的驱动电路10包括发光器件D、发光控制模块101、第一驱动晶体管T1、第二驱动晶体管T2、第一数据信号写入模块102、第二数据信号写入模块103、第一补偿模块104、第二补偿模块105以及第一电容C1。需要说明的是，发光器件D可以为迷你发光二极管、微型发光二极管或有机发光二极管。
其中，发光器件D串接于第一电源信号VDD与第二电源信号VSS构成的发光回路。发光控制模块101接入第一发光控制信号EM1。第一发光控制模块101串接于发光回路。第一驱动晶体管T1的源极以及第一驱动晶体管T1的漏极串接于发光回路。第一驱动晶体管T1的栅极电性连接于第一节点G。第一驱动晶体管T1的源极和漏极中的一者电性连接于第二节点S。第一驱动晶体管T1的源极和漏极中的另一者电性连接于第一发光控制模块101。第二驱动晶体管T2的源极以及第二驱动晶体管T2的漏极串接于发光回路。第二驱动晶体管T2的栅极电性连接于第三节点A。第二驱动晶体管T2的源极和漏极中的一者电性连接于第四节点B。第二驱动晶体管T2的源极和漏极中的另一者电性连接于第一节点G。第一数据信号写入模块102接入第一数据信号PAMD、第二电源信号VSS、第一扫描信号Sn以及第二扫描信号WD。第一数据信号写入模块102电性连接于第一节点G。第二数据信号写入模块103接入第二数据信号PWMD、第二电源信号VSS、第一扫描信号Sn以及第二扫描信号WD。第二数据信号写入模块103电性连接于第三节点A。第一补偿模块104接入第二发光控制信号EM2以及第二电源信号VSS。第一补偿模块104电性连接于第一节点G以及第二节点S。第二补偿模块105接入第二发光控制信号EM2以及第二电源信号VSS。第二补偿模块105电性连接于第三节点A以及第四节点B。
需要说明的是，本申请实施例只需保证发光器件D串接于发光回路即可，图1所示的驱动电路10仅仅示意出发光器件D的一种具体位置。也即，发光器件D可以串接在发光回路上的任意位置。
具体的，第一驱动晶体管T1用于控制流经发光回路的电流。第二驱动晶体管T2用于控制第一驱动晶体管T1的导通时间。发光控制模块101用于基于第一发光控制信号EM1控制发光回路导通或截止。第一数据信号写入模块102用于在第一扫描信号Sn以及第二扫描信号WD的控制下输送第一数据信号PAMD至第一节点G。第二数据信号写入模块103用于在第一扫描信号Sn以及第二扫描信号WD的控制下输送第二数据信号PWMD至第三节点A。第一补偿模块104用于补偿第一驱动晶体管T1的阈值电压Vth_T1。第二补偿模块105用于补偿第二驱动晶体管T2的阈值电压Vth_T2。
本申请实施例提供的驱动电路10，通过第一补偿模块104可以对第一驱动晶体管T1的阈值电压Vth_T1进行补偿，通过第二补偿模块105可以对第二驱动晶体管T2的阈值电压Vth_T2进行补偿，从而可以解决现有驱动电路中无法对驱动晶体管的阈值电压进行补偿的技术问题，有利于提升显示面板显示的稳定性。
另外，采用第一数据写入模块102可以控制第一驱动晶体管T1的通断，以实现PAM驱动。采用第二数据写入模块103、第三扫描信号Sweep以及第一电容C1可以控制第二驱动晶体管T2通断，从而对第一节点G进行放电，以控制第一驱动晶体管T1的导通时间，以实现PWM驱动。具体地，第二数据信号PWMD以及第三扫描信号Sweep进行叠加后与第二驱动晶体管T2的阈值电压Vth_T2进行比较可以实现对第二驱动晶体管T2导通时间的控制，而通过对第二驱动晶体管T2导通时间的控制，可以实现对第一驱动晶体管T1的导通时间的控制。本申请实施例采用PAM驱动以及PWM驱动混合控制发光器件D发光，从而可以解决现有显示装置存在的低灰阶显示品味不佳的技术问题，进而提高显示装置的显示效果。
请参阅图2，图2为本申请实施例提供的驱动电路的第二种实施方式的结构示意图。如图2所示，本申请实施例提供的驱动电路10还包括第一复位模块106、第二复位模块107以及第八复位模块108。
其中，第一复位模块106接入初始化信号ini以及参考电平信号ref，且第一复位模块106电性连接于第一节点G。第二复位模块107接入初始化信号ini以及参考电平信号ref，且第二复位模块107电性连接于第三节点A。第三复位模块108接入复位信号RES以及第二电源信号VSS，且第三复位模块108电性连接于第二节点S。
具体地，第一复位模块106用于在初始化信号ini的控制下将参考电平信号ref输出至第一节点G。第二复位模块107用于在初始化信号ini的控制下将参考电平信号ref输出至第三节点A。第三复位模块108用于在复位信号RES的控制下将第二电源信号VSS输出至第二节点S。
请参阅图3，图3为本申请实施例提供的驱动电路的第二种实施方式的电路示意图。结合图2、图3所示，其中，发光控制模块101包括发光控制晶体管T3。发光控制晶体管T3的栅极接入第一发光控制信号EM1，发光控制晶体管T3的源极和漏极中的一者接入第一电源信号VDD，且发光控制晶体管T3的源极和漏极中的另一者电性连接于第一驱动晶体管T1的源极。
其中，第一数据信号写入模块102包括第一数据信号写入晶体管T4、第二数据信号写入晶体管T5以及第二电容C2。第一数据信号写入晶体管T4的栅极接入第二扫描信号Sn。第一数据信号写入晶体管T4的源极和漏极中的一者接入第一数据信号PAMD。第一数据信号写入晶体管T4的源极和漏极中的另一者电性连接于第五节点M。第二数据信号写入晶体管T5的栅极接入第三扫描信号WD。第二数据信号写入晶体管T5的源极和漏极中的一者电性连接于第五节点M。第二数据写入晶体管T5的源极和漏极中的另一者电性连接于第一节点G。第二电容C2的一端接入第二电源信号VSS。第二电容C2的另一端电性连接于第五节点M。
其中，第二数据信号写入模块103包括第三数据信号写入晶体管T6、第四数据信号写入晶体管T7以及第三电容C3。第三数据信号写入晶体管T6的栅极接入第一扫描信号Sn，第三数据信号写入晶体管T6的源极和漏极中的一者接入第二数据信号PWMD。第三数据信号写入晶体管T6的源极和漏极中的另一者电性连接于第六节点N。第四数据信号写入晶体管T7的栅极接入第二扫描信号WD。第四数据信号写入晶体管T7的源极和漏极中的一者电性连接于第六节点N。第四数据写入晶体管T7的源极和漏极中的另一者电性连接于第三节点A。第三电容C3的一端接入第二电源信号VSS，第三电容C3的另一端电性连接于第六节点N。
其中，第一补偿模块104包括第一补偿晶体管T8、第四电容C4以及第五电容C5。第一补偿晶体管T8的栅极接入第二发光控制信号EM2。第一补偿晶体管T8的源极和漏极中的一者电性连接于发光器件D的阴极端。第一补偿晶体管T8的源极和漏极中的另一者接入第二电源信号VSS。第四电容C4的一端电性连接于第一节点G。第四电容C4的另一端电性连接于第二节点S。第五电容C5的一端电性连接于第二节点S。第五电容C5的另一端接入第二电源信号VSS。
其中，第二补偿模块105包括第二补偿晶体管T9、第六电容C6以及第七电容C7。第二补偿晶体管T9的栅极接入第二发光控制信号EM2。第二补偿晶体管T9的源极和漏极中的一者电性连接于第四节点B。第二补偿晶体管T9的源极和漏极中的另一者接入第二电源信号VSS。第六电容C6的一端电性连接于第三节点A。第六电容C6的另一端电性连接于第四节点B。第七电容C7的一端电性连接于第四节点B。第七电容C7的另一端接入第二电源信号VSS。
其中，第一复位模块106包括第一复位晶体管T10。第一复位晶体管T10的栅极接入初始化信号ini。第一复位晶体管T10的源极和漏极中的一者接入参考电平信号ref。第一复位晶体管T10的源极和漏极中的另一者电性连接于第一节点G。
其中，第二复位模块107包括第二复位晶体管T11。第二复位晶体管T11的栅极接入初始化信号ini。第二复位晶体管T11的源极和漏极中的一者接入参考电平信号ref。第二复位晶体管T11的源极和漏极中的另一者电性连接于第三节点A。
其中，第三复位模块108包括第三复位晶体管T12。第三复位晶体管T12的栅极接入复位信号RES。第三复位晶体管T12的源极和漏极中的一者接入第二电源信号VSS。第三复位晶体管T12的源极和漏极中的另一者电性连接于第二节点S。
需要说明的是，第一电源信号VDD和第二电源信号VSS均用于输出一预设电压值。此外，在本申请实施例中，第一电源信号VDD的电位大于第二电源信号VSS的电位。具体的，第二电源信号VSS的电位可以为接地端的电位。当然，可以理解地，第二电源信号VSS的电位还可以为其它。参考电平信号ref为一个基准复位电压，参考电平信号ref为0伏特至1伏特的低电压恒压源。
需要说明的是，第一驱动晶体管T1、第二驱动晶体管T2、第二发光控制晶体管T3、第一数据信号写入晶体管T4、第二数据信号写入晶体管T5、第三数据信号写入晶体管T6、第四数据信号写入晶体管T7、第一补偿晶体管T8、第二补偿晶体管T9、第一复位晶体管T10、第二复位晶体管T11以及第三复位晶体管T12可以为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管中的一种或者多种。进一步的，可以设置本申请实施例提供的驱动电路10中的晶体管为同一种类型的晶体管，从而避免不同类型的晶体管之间的差异性对驱动电路10造成的影响。
请参阅图4，图4为本申请实施例提供的驱动电路的时序图。第一发光控制信号EM1、第二发光控制信号EM2、复位信号RES、初始化信号ini、第一扫描信号Sn、第二扫描信号WD以及第三扫描信号Sweep相组合先后对应于初始化阶段t1、阈值电压侦测阶段t2、过渡阶段t3、数据信号写入阶段t4以及发光阶段t5；其中，也即，在一帧时间内，本申请实施例提供的驱动电路10的驱动控制时序包括初始化阶段t1、阈值电压侦测阶段t2、过渡阶段t3、数据信号写入阶段t4以及发光阶段t5。
需要说明的是，发光器件D在发光阶段t5发光。
具体的，在初始化阶段t1，第一发光控制信号EM1为低电位，第二发光控制信号EM2为高电位，复位信号RES为高电位，初始化信号ini为高电位，第一扫描信号Sn为低电位，第二扫描信号WD为低电位，第三扫描信号Sweep为低电位。
具体的，在阈值电压侦测阶段t2，第一发光控制信号EM1为高电位，第二发光控制信号EM2为低电位，复位信号RES为低电位，初始化信号ini为高电位，第一扫描信号Sn为低电位，第二扫描信号WD为低电位，第三扫描信号Sweep为低电位。
具体的，在过渡阶段t3，第一发光控制信号EM1为低电位，第二发光控制信号EM2为低电位，复位信号RES为低电位，初始化信号ini为低电位，第二扫描信号WD为低电位，第三扫描信号Sweep为低电位。第一扫描信号Sn为高电位，但没有持续整个过渡阶段t3。
具体的，在数据信号写入阶段t4，第一发光控制信号EM1为低电位，第二发光控制信号EM2为低电位，复位信号RES为低电位，初始化信号ini为低电位，第一扫描信号Sn为低电位，第二扫描信号WD为高电位，第三扫描信号Sweep为低电位。
具体的，在发光阶段t5，第一发光控制信号EM1为高电位，第二发光控制信号EM2为高电位，复位信号RES为低电位，初始化信号ini为低电位，第一扫描信号Sn为低电位，第二扫描信号WD为低电位，第三扫描信号Sweep从低电位升至高电位，第三扫描信号的电位变化呈斜线状。
具体的，第一电源信号VDD和第二电源信号VSS均为直流电压源。
具体的，请参阅图4和图5，图5为本申请实施例提供的驱动电路在图4所示的驱动时序下的初始化阶段的通路示意图。
在初始化阶段t1，复位信号RES为高电位，第三复位晶体管T12在复位信号RES的高电位控制下打开，使第二电源信号VSS输送至第二节点S，从而实现对第二节点S的复位，使第二节点S的电位复位至第二电源信号VSS的电位。初始化信号ini为高电位，第一复位晶体管T10以及第二复位晶体管T11在初始化信号ini的高电位控制下打开，使参考电平信号ref输送至第一节点G以及第三节点A，从而实现对第一节点G以及第三节点A的复位，使第一节点G的电位以及第三节点A的电位复位至参考电平信号ref的电位。第二发光控制信号EM2为高电位，使得第一补偿晶体管T8以及第二补偿晶体管T9打开，使第二电源信号VSS输送至第四节点B，从而实现对第四节点B的复位，使第四节点B的电位复位至第二电源信号VSS的电位。由于第一节点G和第三节点A的电位为参考电平信号ref的低电位，因此，第一驱动晶体管T1以及第二驱动晶体管T2关闭。
与此同时，在初始化阶段t1，第一发光控制信号EM1低电位，使得发光控制晶体管T3关闭，第一扫描信号Sn为低电位，使得第一数据写入晶体管T4以及第三数据写入晶体管T6关闭，第二扫描信号WD为低电位，使得第二数据写入晶体管T5以及第四数据写入晶体管T7关闭。
具体的，请参阅图4和图6，图6为本申请实施例提供的驱动电路在图4所示的驱动时序下的阈值电压侦测阶段的通路示意图。
在阈值电压侦测阶段t2，复位信号RES由高电位变为低电位，第三复位晶体管T12关闭，从而使第二节点S的电位由第二电源信号VSS的电位上升为参考电平信号ref的电位与第一驱动晶体管T1的阈值电压Vth_T1的差，即第二节点S的电位变为ref-Vth_T1。同理，第二发光控制信号EM2由高电位变为低电位，第二补偿晶体管T9关闭，从而使第四节点B的电位由第二电源信号VSS的电位上升为参考电平信号ref的电位与第二驱动晶体管T2的阈值电压Vth_T2的差，即第四节点B的电位变为ref-Vth_T2。
与此同时，在阈值电压侦测阶段t2，第一发光控制信号EM1低电位，使得发光控制晶体管T3关闭，第一扫描信号Sn为低电位，使得第一数据写入晶体管T4以及第三数据写入晶体管T6关闭，第二扫描信号WD为低电位，使得第二数据写入晶体管T5以及第四数据写入晶体管T7关闭。
具体的，请参阅图4和图7，图7为本申请实施例提供的驱动电路在图4所示的驱动时序下的过渡阶段的通路示意图。
在过渡阶段t3，第一扫描信号Sn为高电位，但没有持续整个过渡阶段t3，从而使第一数据写入晶体管T4以及第三数据写入晶体管T6短暂打开，对第二电容C2以及第三电容C3充电
与此同时，在过渡阶段t3，由于第一发光控制信号EM1为低电位，使得发光控制晶体管T3关闭，第二发光控制信号EM2为低电位，使得第一补偿晶体管T8以及第二补偿晶体管T9关闭，第二扫描信号WD为低电位，使得第二数据写入晶体管T5以及第四数据写入晶体管T7关闭，初始化信号ini为低电位，使得第一复位晶体管T10以及第二复位晶体管T11关闭，复位信号RES为低电位，使得第三复位晶体管T12关闭。
具体的，请参阅图4和图8，图8为本申请实施例提供的驱动电路在图4所示的驱动时序下的数据信号写入阶段的通路示意图。
在数据信号写入阶段t4，第二扫描信号WD由低电位变为高电位，第二数据写入晶体管T5以及第四数据写入晶体管T7打开，由于第二电容C2以及第三电容C3的耦合作用，第一节点G的电位变为第一数据信号PAMD的电位，第三节点A的电位变为第二数据信号PWMD的电位。
其中，第二节点S的电位会根据第一节点S的电位的抬升而部分抬升，抬升的具体幅度由第四电容C4以及第五电容C5的电容分压共同决定。具体的，第二节点S的电位变为(ref-Vth_T1)+(PAMD-ref)*(C4/(C4+C5))。此时，第一节点G的电位以及第二节点S的电位差为与第一驱动晶体管T1的阈值电压Vth_T1的差值为PAMD-ref+(PAMD-ref)*(C4/(C4+C5))，此时流过第一驱动晶体管T1的电流已与第一驱动晶体管T1的阈值电压Vth_T1无关，从而实现对第一驱动晶体管T1的阈值电压Vth_T1补偿。
其中，第四节点B的电位会根据第三节点A的电位的抬升而部分抬升，抬升的具体幅度由第六电容C6以及第七电容C7的电容分压共同决定。具体的，第四节点B的电位变为(ref-Vth_T2)+(PWMD-ref)*(C6/(C6+C7))。此时，第三节点A的电位以及第四节点B的电位差与第二驱动晶体管T2的阈值电压Vth_T2的差值为PWMD-ref+(PWMD-ref)*(C6/(C6+C7))，此时流过第二驱动晶体管T2的电流已与第二驱动晶体管T2的阈值电压Vth_T2无关，从而实现对第二驱动晶体管T2的阈值电压Vth_T2补偿。
与此同时，第一节点G的电位变为第一数据信号PAMD的电位，从而使第一数据信号PAMD输送至第一驱动晶体管T1，使第一驱动晶体管T1打开；第三节点A的电位变为第二数据信号PWMD的电位，从而使第二数据信号PWMD输送至第一驱动晶体管T2，使第二驱动晶体管T2打开，进而实现PAM驱动。
与此同时，在数据写入阶段t4，由于第一发光控制信号EM1为低电位，使得发光控制晶体管T3关闭，第二发光控制信号EM2为低电位，使得第一补偿晶体管T8以及第二补偿晶体管T9关闭，第一扫描信号Sn为低电位，使得第一数据写入晶体管T4以及第三数据写入晶体管T6关闭，初始化信号ini为低电位，使得第一复位晶体管T10以及第二复位晶体管T11关闭，复位信号RES为低电位，使得第三复位晶体管T12关闭。
具体的，请参阅图4和图9，图9为本申请实施例提供的驱动电路在图4所示的驱动时序下的发光阶段的通路示意图。
在发光阶段t5，第一发光控制信号EM1为高电位，发光控制晶体管T3在第一发光控制信号EM1的高电位控制下打开。第二发光控制信号EM2为高电位，第一补偿晶体管T8以及第二补偿晶体管T9在第二发光控制信号EM2的高电位控制下打开，发光器件D发光。
其中，第三扫描信号Sweep以及第一电容C1可以控制第二驱动晶体管T2通断，从而对第一节点G进行放电，以控制第一驱动晶体管T1的导通时间，以实现PWM驱动。具体地，第二数据信号PWMD以及第三扫描信号Sweep进行叠加后与第二驱动晶体管T2的阈值电压Vth_T2进行比较可以实现对第二驱动晶体管T2导通时间的控制，而通过对第二驱动晶体管T2导通时间的控制，可以实现对第一驱动晶体管T1的导通时间的控制，从而实现PWM驱动。
请参阅图10，图10为本申请实施例提供的背光模组的结构示意图。本申请实施例还提供一种背光模组100，其包括第一数据线20、第二数据线30、第一发光控制信号线40、第二发光控制信号线50、第一扫描线60、第二扫描线70、第三扫描线80以及以上所述的驱动电路10。其中，第一数据线20用于提供第一数据信号。第二数据线30用于提供第二数据信号。第一发光控制信号线40用于提供第一发光控制信号。第二发光控制信号线50用于提供第二发光控制信号。第一扫描线60用于提供第一扫描信号。第二扫描线70用于提供第二扫描信号。第三扫描线80用于提供第三扫描信号。驱动电路10与第一数据线20、第二数据线30、第一发光控制信号线40、第二发光控制信号线50、第一扫描线60、第二扫描线70以及第三扫描线80均连接。驱动电路10具体可参照以上对该驱动电路的描述，在此不做赘述。
请参阅图11，图11为本申请实施例提供的显示面板的结构示意图。本申请实施例还提供一种显示面板200，包括多个呈阵列排布的像素单元2000，每一像素单元2000均包括以上所述的驱动电路10，具体可参照以上对该驱动电路10的描述，在此不做赘述。
以上对本申请实施例所提供的一种驱动电路、背光模组以及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种驱动电路，其特征在于，包括：
发光器件，所述发光器件串接于第一电源信号与第二电源信号构成的发光回路；
发光控制模块，所述发光控制模块接入第一发光控制信号，并串接于所述发光回路，所述第一发光控制模块用于基于所述第一发光控制信号控制所述发光回路导通或者截止；
第一驱动晶体管，所述第一驱动晶体管的源极以及所述第一驱动晶体管的漏极串接于所述发光回路，所述第一驱动晶体管的栅极电性连接于第一节点，所述第一驱动晶体管的源极和漏极中的一者电性连接于所述发光控制模块，所述第一驱动晶体管的源极和漏极中的另一者电性连接于第二节点；
第二驱动晶体管，所述第二驱动晶体管的源极以及所述第二驱动晶体管的漏极串接于所述发光回路，所述第二驱动晶体管的栅极电性连接于第三节点，所述第二驱动晶体管的源极和漏极中的一者电性连接于所述第一节点，所述第二驱动晶体管的源极和漏极中的另一者电性连接于第四节点；
第一数据信号写入模块，所述第一数据信号模块接入第一数据信号、所述第二电源信号、第一扫描信号以及第二扫描信号，并电性连接于所述第一节点，所述第一数据信号写入模块用于在所述第一扫描信号以及所述第二扫描信号的控制下输送所述第一数据信号至所述第一节点；
第二数据信号写入模块，所述第二数据信号写入模块接入第二数据信号、所述第二电源信号、所述第一扫描信号以及所述第二扫描信号，并电性连接于所述第三节点，所述第二数据信号写入模块用于在所述第一扫描信号以及所述第二扫描信号的控制下输送所述第二数据信号至所述第三节点；
第一补偿模块，所述第一补偿模块电性连接于所述第一节点以及所述第二节点，且所述第一补偿模块接入第二发光控制信号以及所述第二电源信号，所述第一补偿模块用于补偿所述第一驱动晶体管的阈值电压；
第二补偿模块，所述第二补偿模块电性连接于所述第三节点以及所述第四节点，且所述第二补偿模块接入所述第二发光控制信号以及所述第二电源信号，所述第二补偿模块用于补偿所述第二驱动晶体管的阈值电压；
第一电容，所述第一电容的一端接入第三扫描信号，所述第一电容的另一端电性连接于所述第三节点。
2.根据权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括第一复位模块、第二复位模块以及第三复位模块；其中，
所述第一复位模块接入初始化信号以及参考电平信号，且所述第一复位模块电性连接于所述第一节点，所述第一复位模块用于在所述初始化信号的控制下将所述参考电平信号输出至所述第一节点；
所述第二复位模块接入所述初始化信号以及参考电平信号，且所述第二复位模块电性连接于所述第三节点，所述第二复位模块用于在所述初始化信号的控制下将所述参考电平信号输出至所述第三节点；
所述第三复位模块接入复位信号以及所述第二电源信号，且所述第三复位模块电性连接于所述第二节点，所述第三复位模块用于在所述复位信号的控制下将所述第二电源信号输出至所述第二节点。
3.根据权利要求2所述的驱动电路，其特征在于，所述第一复位模块包括第一复位晶体管，所述第一复位晶体管的栅极接入所述初始化信号，所述第一复位晶体管的源极和漏极中的一者接入所述参考电平信号，所述第一复位晶体管的源极和漏极中的另一者电性连接于所述第一节点；
所述第二复位模块包括第二复位晶体管，所述第二复位晶体管的栅极接入所述初始化信号，所述第二复位晶体管的源极和漏极中的一者接入所述参考电平信号，所述第二复位晶体管的源极和漏极中的另一者电性连接于所述第三节点；
所述第三复位模块包括第三复位晶体管，所述第三复位晶体管的栅极接入所述复位信号，所述第三复位晶体管的源极和漏极中的一者接入所述第二电源信号，所述第三复位晶体管的源极和漏极中的另一者电性连接于所述第二节点。
4.根据权利要求1所述的驱动电路，其特征在于，所述发光控制模块包括发光控制晶体管，所述发光控制晶体管的栅极接入所述第一发光控制信号，所述发光控制晶体管的源极和漏极中的一者接入所述第一电源信号，且所述发光控制晶体管的源极和漏极中的另一者电性连接于所述第一驱动晶体管的源极。
5.根据权利要求1所述的驱动电路，其特征在于，所述第一数据信号写入模块包括第一数据信号写入晶体管、第二数据信号写入晶体管以及第二电容；其中，
所述第一数据信号写入晶体管的栅极接入所述第二扫描信号，所述第一数据信号写入晶体管的源极和漏极中的一者接入所述第一数据信号，所述第一数据信号写入晶体管的源极和漏极中的另一者电性连接于第五节点，所述第二数据信号写入晶体管的栅极接入所述第三扫描信号，所述第二数据信号写入晶体管的源极和漏极中的一者电性连接于所述第五节点，所述第二数据写入晶体管的源极和漏极中的另一者电性连接于所述第一节点，所述第二电容的一端接入所述第二电源信号，所述第二电容的另一端电性连接于所述第五节点。
6.根据权利要求1所述的驱动电路，其特征在于，所述第二数据信号写入模块包括第三数据信号写入晶体管、第四数据信号写入晶体管以及第三电容；其中，
所述第三数据信号写入晶体管的栅极接入所述第一扫描信号，所述第三数据信号写入晶体管的源极和漏极中的一者接入所述第二数据信号，所述第三数据信号写入晶体管的源极和漏极中的另一者电性连接于第六节点，所述第四数据信号写入晶体管的栅极接入所述第二扫描信号，所述第四数据信号写入晶体管的源极和漏极中的一者电性连接于所述第六节点，所述第四数据写入晶体管的源极和漏极中的另一者电性连接于所述第三节点，所述第三电容的一端接入所述第二电源信号，所述第三电容的另一端电性连接于所述第六节点。
7.根据权利要求1所述的驱动电路，其特征在于，所述第一补偿模块包括第一补偿晶体管、第四电容以及第五电容，所述第一补偿晶体管的栅极接入所述第二发光控制信号，所述第一补偿晶体管的源极和漏极中的一者电性连接于所述发光器件的阴极端，所述第一补偿晶体管的源极和漏极中的另一者接入所述第二电源信号，所述第四电容的一端电性连接于所述第一节点，所述第四电容的另一端电性连接于所述第二节点，所述第五电容的一端电性连接于所述第二节点，所述第五电容的另一端接入所述第二电源信号。
8.根据权利要求1所述的驱动电路，其特征在于，所述第二补偿模块包括第二补偿晶体管、第六电容以及第七电容，所述第二补偿晶体管的栅极接入所述第二发光控制信号，所述第二补偿晶体管的源极和漏极中的一者电性连接于所述第四节点，所述第二补偿晶体管的源极和漏极中的另一者接入所述第二电源信号，所述第六电容的一端电性连接于所述第三节点，所述第六电容的另一端电性连接于所述第四节点，所述第七电容的一端电性连接于所述第四节点，所述第七电容的另一端接入所述第二电源信号。
9.一种背光模组，其特征在于，包括：
第一数据线，所述第一数据线用于提供第一数据信号；
第二数据线，所述第二数据线用于提供第二数据信号；
第一发光控制信号线，所述第一发光控制信号线用于提供第一发光控制信号；
第二发光控制信号线，所述第二发光控制信号线用于提供第二发光控制信号；
第一扫描线，所述第一扫描线用于提供第一扫描信号；
第二扫描线，所述第二扫描线用于提供第二扫描信号；
第三扫描线，所述第一扫描线用于提供第三扫描信号；以及
如权利要求1-8任一项所述的驱动电路，所述驱动电路与所述第一数据线、所述第二数据线、所述第一发光控制信号线、所述第二发光控制信号线、所述第一扫描线、所述第二扫描线以及所述第三扫描线连接。
10.一种显示面板，其特征在于，所述显示面板包括多个呈阵列排布的像素单元，每一所述像素单元均包括权利要求1-8任一项所述的驱动电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210226502.0A CN114446251B (zh) | 2022-03-09 | 2022-03-09 | 驱动电路、背光模组以及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210226502.0A CN114446251B (zh) | 2022-03-09 | 2022-03-09 | 驱动电路、背光模组以及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114446251A true CN114446251A (zh) | 2022-05-06 |
| CN114446251B CN114446251B (zh) | 2023-10-31 |
Family
ID=81359347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210226502.0A Active CN114446251B (zh) | 2022-03-09 | 2022-03-09 | 驱动电路、背光模组以及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114446251B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110634433A (zh) * | 2018-06-01 | 2019-12-31 | 三星电子株式会社 | 显示面板 |
| WO2021137663A1 (en) * | 2020-01-03 | 2021-07-08 | Samsung Electronics Co., Ltd. | Display module |
| CN113096589A (zh) * | 2021-04-08 | 2021-07-09 | 中国科学院微电子研究所 | 一种像素电路、像素电路的驱动方法及显示装置 |
| US20210241682A1 (en) * | 2020-02-05 | 2021-08-05 | Samsung Electronics Co., Ltd. | Led based display panel including common led driving circuit and display apparatus including the same |
| CN113487994A (zh) * | 2021-06-16 | 2021-10-08 | 中国科学院微电子研究所 | 一种像素电路、显示设备及像素补偿方法 |
| CN113707077A (zh) * | 2021-08-25 | 2021-11-26 | 京东方科技集团股份有限公司 | 一种像素驱动电路及其驱动方法、显示基板 |
| CN113889039A (zh) * | 2021-11-18 | 2022-01-04 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板和显示装置 |
| CN114038415A (zh) * | 2021-12-13 | 2022-02-11 | Tcl华星光电技术有限公司 | 像素电路及显示面板 |
| CN114120885A (zh) * | 2021-09-03 | 2022-03-01 | 友达光电股份有限公司 | 显示面板及其像素电路 |
-
2022
- 2022-03-09 CN CN202210226502.0A patent/CN114446251B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110634433A (zh) * | 2018-06-01 | 2019-12-31 | 三星电子株式会社 | 显示面板 |
| WO2021137663A1 (en) * | 2020-01-03 | 2021-07-08 | Samsung Electronics Co., Ltd. | Display module |
| CN114651297A (zh) * | 2020-01-03 | 2022-06-21 | 三星电子株式会社 | 显示模块 |
| US20210241682A1 (en) * | 2020-02-05 | 2021-08-05 | Samsung Electronics Co., Ltd. | Led based display panel including common led driving circuit and display apparatus including the same |
| CN113096589A (zh) * | 2021-04-08 | 2021-07-09 | 中国科学院微电子研究所 | 一种像素电路、像素电路的驱动方法及显示装置 |
| CN113487994A (zh) * | 2021-06-16 | 2021-10-08 | 中国科学院微电子研究所 | 一种像素电路、显示设备及像素补偿方法 |
| CN113707077A (zh) * | 2021-08-25 | 2021-11-26 | 京东方科技集团股份有限公司 | 一种像素驱动电路及其驱动方法、显示基板 |
| CN114120885A (zh) * | 2021-09-03 | 2022-03-01 | 友达光电股份有限公司 | 显示面板及其像素电路 |
| CN113889039A (zh) * | 2021-11-18 | 2022-01-04 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板和显示装置 |
| CN114038415A (zh) * | 2021-12-13 | 2022-02-11 | Tcl华星光电技术有限公司 | 像素电路及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114446251B (zh) | 2023-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11393397B2 (en) | Pixel driving circuit, pixel unit and driving method, array substrate, and display device | |
| US11227548B2 (en) | Pixel circuit and display device | |
| CN113421514B (zh) | 像素电路及其驱动方法、显示面板及显示装置 | |
| CN112530368B (zh) | 像素电路、显示面板及显示装置 | |
| US11514844B2 (en) | Pixel drive circuit, pixel unit, driving method, array substrate, and display apparatus | |
| CN112164361B (zh) | 像素电路及其驱动方法、显示面板 | |
| CN112767881A (zh) | 像素驱动电路及显示面板 | |
| US11195454B2 (en) | Pixel driving circuit, driving method thereof, display panel and display device | |
| CN114038413A (zh) | 像素驱动方法及显示面板 | |
| CN114038419A (zh) | 像素驱动电路及其驱动方法、显示面板 | |
| CN113241036B (zh) | 像素驱动电路、像素驱动方法及显示装置 | |
| CN111951715A (zh) | 像素电路、驱动方法及显示器 | |
| US11990094B1 (en) | Pixel driving circuit and driving method therefor, and display panel | |
| CN112365842A (zh) | 像素电路及其驱动方法和显示装置 | |
| CN111951716B (zh) | 像素电路、驱动方法及显示器 | |
| CN114120874B (zh) | 发光器件驱动电路、背光模组以及显示面板 | |
| CN114023254A (zh) | 发光器件驱动电路、背光模组以及显示面板 | |
| CN115410529A (zh) | 像素补偿电路及显示面板 | |
| CN115410523A (zh) | 像素电路及显示面板 | |
| CN110111741B (zh) | 像素驱动电路及显示面板 | |
| CN109979395B (zh) | 像素驱动电路及显示面板 | |
| CN114446251B (zh) | 驱动电路、背光模组以及显示面板 | |
| CN110070830B (zh) | 像素驱动电路及显示面板 | |
| CN109887465B (zh) | 像素驱动电路及显示面板 | |
| CN110070831B (zh) | 像素驱动电路及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |