CN110070830B - 像素驱动电路及显示面板 - Google Patents

像素驱动电路及显示面板 Download PDF

Info

Publication number
CN110070830B
CN110070830B CN201910318570.8A CN201910318570A CN110070830B CN 110070830 B CN110070830 B CN 110070830B CN 201910318570 A CN201910318570 A CN 201910318570A CN 110070830 B CN110070830 B CN 110070830B
Authority
CN
China
Prior art keywords
transistor
control signal
electrically connected
node
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910318570.8A
Other languages
English (en)
Other versions
CN110070830A (zh
Inventor
聂诚磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910318570.8A priority Critical patent/CN110070830B/zh
Priority to PCT/CN2019/088286 priority patent/WO2020211156A1/zh
Publication of CN110070830A publication Critical patent/CN110070830A/zh
Application granted granted Critical
Publication of CN110070830B publication Critical patent/CN110070830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Abstract

本申请实施例提供的像素驱动电路及显示面板，采用7T2C结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，该像素驱动电路的补偿结构较为简单，操作难度较低，且发光器件在编程阶段以及发光阶段发光，增加了发光器件的发光时间，从而提升显示面板的亮度和寿命。

Description

像素驱动电路及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种像素驱动电路及显示面板。
背景技术
OLED(Organic Light Emitting Diode，有机发光二极管)显示面板具有高亮度、宽视角、响应速度快、低功耗等优点，目前已被广泛地应用于高性能显示领域中。其中，在OLED显示器面板中，像素被设置成包括多行、多列的矩阵状，每一像素通常采用由两个晶体管与一个电容构成，俗称2T1C电路，但晶体管存在阈值电压漂移的问题，因此，OLED像素驱动电路需要相应的补偿结构。目前，OLED像素驱动电路的补偿结构较为复杂，其操作难度较大，且发光器件的发光时间较短。
发明内容
本申请实施例的目的在于提供一种像素驱动电路及显示面板，能够解决现有的像素驱动电路的补偿结构较为复杂，其操作难度较大，且发光器件的发光时间较短的技术问题。
本申请实施例提供一种像素驱动电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一电容、第二电容以及发光器件；
所述第一晶体管的栅极电性连接于第一节点，所述第一晶体管的源极电性连接于第二节点，所述第一晶体管的漏极电性连接于第三节点；
所述第二晶体管的栅极电性连接于第一控制信号，所述第二晶体管的源极电性连接于所述第二节点，所述第二晶体管的漏极电性连接于所述第三节点；
所述第三晶体管的栅极电性连接于第四节点，所述第三晶体管的源极电性连接于第一电源信号，所述第三晶体管的漏极电性连接于所述第二节点；
所述第四晶体管的栅极电性连接于第二控制信号，所述第四晶体管的源极电性连接于所述第一电源信号，所述第四晶体管的漏极电性连接于所述第四节点；
所述第五晶体管的栅极电性连接于所述第一控制信号，所述第五晶体管的源极电性连接于所述第一节点，所述第五晶体管的漏极电性连接于所述第三节点；
所述第六晶体管的栅极电性连接于第四控制信号，所述第六晶体管的源极电性连接于所述第二节点，所述第六晶体管的漏极电性连接于所述第一节点；
所述第七晶体管的栅极电性连接于第三控制信号，所述第七晶体管的源极电性连接于数据信号，所述第七晶体管的漏极电性连接于所述第三节点；
所述第一电容的第一端电性连接于所述第二节点，所述第一电容的第二端电性连接于所述第四节点；
所述第二电容的第一端电性连接于所述第一节点，所述第二电容的第二端电性连接于所述第三节点；
所述发光器件的阳极端电性连接于所述第三节点，所述发光器件的阴极端电性连接于第二电源信号。
在本申请所述的像素驱动电路中，所述第一控制信号、所述第二控制信号、所述第三控制信号以及所述第四控制信号相组合先后对应于初始化阶段、信号输入与阈值电压探测阶段、编程阶段以及发光阶段；其中，所述发光器件在所述编程阶段以及所述发光阶段发光。
在本申请所述的像素驱动电路中，在所述初始化阶段，所述第一控制信号为低电位，所述第二控制信号为高电位，所述第三控制信号为低电位，所述第四控制信号为高电位。
在本申请所述的像素驱动电路中，在所述信号输入与阈值电压探测阶段，所述第一控制信号为低电位，所述第二控制信号为低电位，所述第三控制信号为高电位，所述第四控制信号为高电位。
在本申请所述的像素驱动电路中，在所述编程阶段，所述第一控制信号为低电位，所述第二控制信号为高电位，所述第三控制信号为低电位，所述第四控制信号为低电位。
在本申请所述的像素驱动电路中，在所述发光阶段，所述第一控制信号为高电位，所述第二控制信号为低电位，所述第三控制信号为低电位，所述第四控制信号为低电位。
在本申请所述的像素驱动电路中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管以及所述第七晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。
在本申请所述的像素驱动电路中，流经所述发光器件的电流与所述第一晶体管的阈值电压无关。
在本申请所述的像素驱动电路中，所述发光器件为有机发光二极管。
本申请实施例还提供一种显示面板，包括以上所述的像素驱动电路。
本申请实施例提供的像素驱动电路及显示面板，采用7T2C结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，该像素驱动电路的补偿结构较为简单，操作难度较低，且发光器件在编程阶段以及发光阶段发光，增加了发光器件的发光时间，从而提升显示面板的亮度和寿命。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的像素驱动电路的结构示意图；
图2为本申请实施例提供的像素驱动电路的时序图；
图3为申请实施例提供的像素驱动电路在图2所示的驱动时序下的初始化阶段的通路示意图；
图4为申请实施例提供的像素驱动电路在图2所示的驱动时序下的信号输入与阈值电压探测阶段的通路示意图；
图5为申请实施例提供的像素驱动电路在图2所示的驱动时序下的编程阶段的通路示意图；以及
图6为申请实施例提供的像素驱动电路在图2所示的驱动时序下的发光阶段的通路示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管可以包括P型晶体管和/或N型晶体管两种，其中，P型晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。
请参阅图1，图1为本申请实施例提供的像素驱动电路的结构示意图。如图1所示，本申请实施例提供的像素驱动电路，包括：第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第一电容C1、第二电容C2以及发光器件D。该发光器件D可以为有机发光二极管。也即，本申请实施例采用7T2C结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，用了较少的元器件，结构简单稳定，节约了成本。该像素驱动电路中的第一晶体管T1为驱动晶体管。
其中，第一晶体管T1的栅极电性连接于第一节点a1，第一晶体管T1的源极电性连接于第二节点a2，第一晶体管T1的漏极电性连接于第三节点a3。第二晶体管T2的栅极电性连接于第一控制信号EM2，第二晶体管T2的源极电性连接于第二节点a2，第二晶体管T2的漏极电性连接于第三节点a3。第三晶体管T3的栅极电性连接于第四节点a4，第三晶体管T3的源极电性连接于第一电源信号VDD，第三晶体管T3的漏极电性连接于第二节点a2。第四晶体管T4的栅极电性连接于第二控制信号EM1，第四晶体管T4的源极电性连接于第一电源信号VDD，第四晶体管T4的漏极电性连接于第四节点a4。第五晶体管T5的栅极电性连接于第一控制信号EM2，第五晶体管T5的源极电性连接于第一节点a1，第五晶体管T5的漏极电性连接于第三节点a3。第六晶体管T6的栅极电性连接于第四控制信号CTR，第六晶体管T6的源极电性连接于第二节点a2，第六晶体管T6的漏极电性连接于第一节点a1。第七晶体管T7的栅极电性连接于第三控制信号G，第七晶体管T7的源极电性连接于数据信号Data，第七晶体管T7的漏极电性连接于第三节点a3。第一电容C1的第一端电性连接于第二节点a2，第一电容C1的第二端电性连接于第四节点a4。第二电容C2的第一端电性连接于第一节点a1，第二电容C2的第二端电性连接于第三节点a3。发光器件D的阳极端电性连接于第三节点a3，发光器件D的阴极端电性连接于第二电源信号Vss。
在一些实施例中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6以及第七晶体管T7均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。本申请实施例提供的像素驱动电路中的晶体管为同一种类型的晶体管，从而避免不同类型的晶体管之间的差异性对像素驱动电路造成的影响。
请参阅图2，图2为本申请实施例提供的像素驱动电路的时序图。如图2所示，第一控制信号EM2、第二控制信号EM1、第三控制信号G以及第四控制信号CTR相组合先后对应于初始化阶段t1、信号输入与阈值电压探测阶段t2、编程阶段t3以及发光阶段t4。需要说明的是，本申请实施例的发光器件D在编程阶段t3以及发光阶段t4发光，增加了发光器件D的发光时间，从而提升显示面板的亮度和寿命。
在一些实施例中，在初始化阶段t1，第一控制信号EM2为低电位，第二控制信号EM1为高电位，第三控制信号G为低电位，第四控制信号CTR为高电位。
在一些实施例中，在信号输入与阈值电压探测阶段t2，第一控制信号EM2为低电位，第二控制信号EM1为低电位，第三控制信号G为高电位，第四控制信号CTR为高电位。
在一些实施例中，在编程阶段t3，第一控制信号EM2为低电位，第二控制信号EM1为高电位，第三控制信号G为低电位，第四控制信号CTR为低电位。
在一些实施例中，在发光阶段t4，第一控制信号EM2为高电位，第二控制信号EM1为低电位，第三控制信号G为低电位，第四控制信号CTR为低电位。
进一步的，第一电源信号VDD为直流电压源。第二电源信号Vss在初始化阶段t1、编程阶段t3以及发光阶段t4均为低电位，第二电源信号Vss在信号输入与阈值电压探测阶段t2为高电位。
请参阅图3，图3为申请实施例提供的像素驱动电路在图2所示的驱动时序下的初始化阶段的通路示意图。首先，结合图2、图3所示，在初始化阶段t1，第一控制信号EM2为低电位，第二控制信号EM1为高电位，第三控制信号G为低电位，第四控制信号CTR为高电位。此时，第一晶体管T1、第三晶体管T3、第四晶体管T4以及第六晶体管T6打开，第二晶体管T2、第五晶体管T5以及第七晶体管T7关闭。
具体的，由于第四控制信号CTR为高电位，使得第六晶体管T6打开，第一晶体管T1的栅极以及源极短接，电位基本相等。
由于第二控制信号EM1为高电位，使得第四晶体管T4打开，第一电源信号VDD经第四晶体管T4输出至第四节点a4，并存储在第一电容C1上。由于第四节点a4与第三晶体管T3的栅极电性连接，故此时第三晶体管T3打开，第一电源信号VDD再经第三晶体管T3输出至第二节点a2，并存储在第一电容C1上。也即，此时第三晶体管T3以及第四晶体管T4提供相应的电压至第一晶体管T1的栅极和源极，此时，第一晶体管T1打开。另外，由于第一控制信号EM2和第三控制信号G均为低电位，使得第二晶体管T2、第五晶体管T5以及第七晶体管T7关闭。
接着，请参阅图4，图4为申请实施例提供的像素驱动电路在图2所示的驱动时序下的信号输入与阈值电压探测阶段的通路示意图。结合图2、图4所示，在信号输入与阈值电压探测阶段t2，第一控制信号EM2为低电位，第二控制信号EM1为低电位，第三控制信号G为高电位，第四控制信号CTR为高电位。此时，第三晶体管T3、第六晶体管T6以及第七晶体管T7打开，第二晶体管T2、第四晶体管T4以及第五晶体管T5关闭。第一晶体管T1的栅极与源极之间的压差下降至一定值后，第一晶体管T1关闭。也即，第一晶体管T1在信号输入与阈值电压探测阶段t2由打开状态转向关闭状态。
具体的，由于第三控制信号G为高电位，使得第七晶体管T7打开，数据信号Data经第七晶体管T7输出至第三节点a3。也即，此时，发光器件D的阴极端的电位为数据信号Data的电位，为了防止数据信号Data通过发光器件D流向第二电源信号Vss，故此时将第二电源信号Vss设置为高电位。
由于第二控制信号EM1为低电位，使得第四晶体管T4关闭。然而，由于第一电容C1的作用，使得第四节点a4的电位仍保持初始化阶段t1时第四节点a4的电位。由于第四节点a4与第三晶体管T3的栅极电性连接，故此时第三晶体管T3也打开，第一电源信号VDD经第三晶体管T3输出至第二节点a2。与此同时，由于第四控制信号CTR为高电位，使得第六晶体管T6打开，故，此时，第一节点a1与第二节点a2短接，第一晶体管T1的栅极与源极之间的压差下降至Vdata+Vth后，第一晶体管T1关闭，其中，Vdata为数据信号Data的电压值，Vth为第一晶体管T1的阈值电压。也即，此时，第一晶体管T1的阈值电压被成功探测并存储在第一晶体管T1的栅极。
另外，由于第一控制信号EM2和第二控制信号EM1均为低电位，使得第二晶体管T2、第四晶体管T4以及第五晶体管T5关闭。
随后，请参阅图5，图5为申请实施例提供的像素驱动电路在图2所示的驱动时序下的编程阶段的通路示意图。结合图2、图5所示，在编程阶段t3，第一控制信号EM2为低电位，第二控制信号EM1为高电位，第三控制信号G为低电位，第四控制信号CTR为低电位。此时，第一晶体管T1、第三晶体管T3以及第四晶体管T4打开，第二晶体管T2、第五晶体管T5、第六晶体管T6以及第七晶体管T7关闭。
具体的，由于第二电容C2的作用，使得第一晶体管T1的栅极的电位仍保持信号输入与阈值电压检测阶段时第一晶体管T1栅极的电位，也即，此时，第一晶体管T1的栅极的电位仍为Vdata+Vth。
由于第二控制信号EM1为高电位，使得第四晶体管T4打开，第一电源信号VDD经第四晶体管T4输出至第四节点a4，并存储在第一电容C1上。由于第四节点a4与第三晶体管T3的栅极电性连接，故此时第三晶体管T3打开，第一电源信号VDD再经第三晶体管T3输出至第二节点a2，并存储在第一电容C1上，进而使得第三晶体管T3的栅极与漏极之间的压差慢慢调节至与发光器件D电流相适应，此时发光器件D可以正常发光。另外，由于第一控制信号EM2、第三控制信号G以及第四控制信号CTR均为低电位，使得第二晶体管T2、第五晶体管T5、第六晶体管T6以及第七晶体管T7关闭。
最后，请参阅图6，图6为申请实施例提供的像素驱动电路在图2所示的驱动时序下的发光阶段的通路示意图。结合图2、图6所示，在发光阶段t4，第一控制信号EM2为高电位，第二控制信号EM1为低电位，第三控制信号G为低电位，第四控制信号CTR为低电位。此时，第二晶体管T2、第三晶体管T3以及第五晶体管T5打开，第一晶体管T1、第四晶体管T4、第六晶体管T6以及第七晶体管T7关闭。
具体的，由于第三控制信号G为低电位，使得第六晶体管T66关闭。由于第一控制信号EM2为高电位，使得第五晶体管T5打开，进而使得第一节点a1与第三节点a3短接，第一晶体管T1关闭。
由于第二控制信号EM1为低电位，使得第四晶体管T4关闭。然而，由于第一电容C1的作用，使得第四节点a4的电位仍保持编程阶段t3阶段时第四节点a4的电位。由于第四节点a4与第三晶体管T3的栅极电性连接，故此时第三晶体管T3也打开，第一电源信号VDD经第三晶体管T3输出至第二节点a2。也即，此时，第三晶体管T3的栅极与漏极之间的压差由第一电容C1维持，且第三晶体管T3的栅极与漏极之间的压差仍旧为编程阶段t3时第三晶体管T3的栅极与漏极之间的压差。从而保证流经发光器件D的电流不变。
另外，由于第一控制信号EM2为高电位，使得第二晶体管T2以及第五晶体管T5打开。由于第五晶体管T5打开，使得第一晶体管T1的栅极以及漏极短接，从而使得第一晶体管T1的栅极以及漏极之间的压差趋近于零，此时，第一晶体管T1并无应力作用。也即，流经发光器件D的电流与第一晶体管T1的阈值电压无关。由于第五晶体管T5打开，原本流经第一晶体管T1的的电流现在通过第五晶体管T5流向发光器件D，不影响发光器件D的正常发光。
本申请实施例还提供一种显示面板，其包括以上所述的像素驱动电路，具体可参照以上对该像素驱动电路的描述，在此不做赘述。
本申请实施例提供的像素驱动电路及显示面板，采用7T2C结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，该像素驱动电路的补偿结构较为简单，操作难度较低，且发光器件在编程阶段以及发光阶段发光，增加了发光器件的发光时间，从而提升显示面板的亮度和寿命。
以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种像素驱动电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一电容、第二电容以及发光器件；
所述第一晶体管的栅极电性连接于第一节点，所述第一晶体管的源极电性连接于第二节点，所述第一晶体管的漏极电性连接于第三节点；
所述第二晶体管的栅极电性连接于第一控制信号，所述第二晶体管的源极电性连接于所述第二节点，所述第二晶体管的漏极电性连接于所述第三节点；
所述第三晶体管的栅极电性连接于第四节点，所述第三晶体管的源极电性连接于第一电源信号，所述第三晶体管的漏极电性连接于所述第二节点；
所述第四晶体管的栅极电性连接于第二控制信号，所述第四晶体管的源极电性连接于所述第一电源信号，所述第四晶体管的漏极电性连接于所述第四节点；
所述第五晶体管的栅极电性连接于所述第一控制信号，所述第五晶体管的源极电性连接于所述第一节点，所述第五晶体管的漏极电性连接于所述第三节点；
所述第六晶体管的栅极电性连接于第四控制信号，所述第六晶体管的源极电性连接于所述第二节点，所述第六晶体管的漏极电性连接于所述第一节点；
所述第七晶体管的栅极电性连接于第三控制信号，所述第七晶体管的源极电性连接于数据信号，所述第七晶体管的漏极电性连接于所述第三节点；
所述第一电容的第一端电性连接于所述第二节点，所述第一电容的第二端电性连接于所述第四节点；
所述第二电容的第一端电性连接于所述第一节点，所述第二电容的第二端电性连接于所述第三节点；
所述发光器件的阳极端电性连接于所述第三节点，所述发光器件的阴极端电性连接于第二电源信号。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一控制信号、所述第二控制信号、所述第三控制信号以及所述第四控制信号相组合先后对应于初始化阶段、信号输入与阈值电压探测阶段、编程阶段以及发光阶段；其中，所述发光器件在所述编程阶段以及所述发光阶段发光。
3.根据权利要求2所述的像素驱动电路，其特征在于，在所述初始化阶段，所述第一控制信号为低电位，所述第二控制信号为高电位，所述第三控制信号为低电位，所述第四控制信号为高电位。
4.根据权利要求2所述的像素驱动电路，其特征在于，在所述信号输入与阈值电压探测阶段，所述第一控制信号为低电位，所述第二控制信号为低电位，所述第三控制信号为高电位，所述第四控制信号为高电位。
5.根据权利要求2所述的像素驱动电路，其特征在于，在所述编程阶段，所述第一控制信号为低电位，所述第二控制信号为高电位，所述第三控制信号为低电位，所述第四控制信号为低电位。
6.根据权利要求2所述的像素驱动电路，其特征在于，在所述发光阶段，所述第一控制信号为高电位，所述第二控制信号为低电位，所述第三控制信号为低电位，所述第四控制信号为低电位。
7.根据权利要求1所述的像素驱动电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管以及所述第七晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。
8.根据权利要求1所述的像素驱动电路，其特征在于，流经所述发光器件的电流与所述第一晶体管的阈值电压无关。
9.根据权利要求1所述的像素驱动电路，其特征在于，所述发光器件为有机发光二极管。
10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的像素驱动电路。
CN201910318570.8A 2019-04-19 2019-04-19 像素驱动电路及显示面板 Active CN110070830B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910318570.8A CN110070830B (zh) 2019-04-19 2019-04-19 像素驱动电路及显示面板
PCT/CN2019/088286 WO2020211156A1 (zh) 2019-04-19 2019-05-24 像素驱动电路及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910318570.8A CN110070830B (zh) 2019-04-19 2019-04-19 像素驱动电路及显示面板

Publications (2)

Publication Number Publication Date
CN110070830A CN110070830A (zh) 2019-07-30
CN110070830B true CN110070830B (zh) 2021-08-06

Family

ID=67368140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910318570.8A Active CN110070830B (zh) 2019-04-19 2019-04-19 像素驱动电路及显示面板

Country Status (2)

Country Link
CN (1) CN110070830B (zh)
WO (1) WO2020211156A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220042029A (ko) 2020-09-25 2022-04-04 삼성디스플레이 주식회사 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578428A (zh) * 2013-10-25 2014-02-12 华南理工大学 一种有源有机电致发光显示器的像素电路的驱动方法
CN104575395A (zh) * 2015-02-03 2015-04-29 深圳市华星光电技术有限公司 Amoled像素驱动电路
CN105761665A (zh) * 2014-12-18 2016-07-13 四川虹视显示技术有限公司 一种像素驱动电路
CN106856087A (zh) * 2015-12-07 2017-06-16 昆山工研院新型平板显示技术中心有限公司 像素电路及其驱动方法和有机发光显示器
CN107230451A (zh) * 2017-07-11 2017-10-03 深圳市华星光电半导体显示技术有限公司 一种amoled像素驱动电路及像素驱动方法
CN107464526A (zh) * 2017-09-28 2017-12-12 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法及显示装置
CN107591123A (zh) * 2017-09-29 2018-01-16 深圳市华星光电半导体显示技术有限公司 像素驱动电路及有机发光二极管显示器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070111638A (ko) * 2006-05-18 2007-11-22 엘지.필립스 엘시디 주식회사 유기전계발광표시장치의 화소 회로
KR20080001482A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 유기전계 발광표시장치의 화소 회로
US10607542B2 (en) * 2013-12-31 2020-03-31 Kunshan New Flat Panel Display Technology Center Co., Ltd. Pixel circuit, pixel, and AMOLED display device comprising pixel and driving method thereof
CN104867442B (zh) * 2014-02-20 2017-10-31 北京大学深圳研究生院 一种像素电路及显示装置
CN104700782B (zh) * 2015-04-03 2017-07-25 京东方科技集团股份有限公司 Oeld像素电路、显示装置及控制方法
CN107068060B (zh) * 2017-06-14 2019-09-24 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路及像素驱动方法
CN107424566B (zh) * 2017-09-06 2019-12-24 深圳市华星光电半导体显示技术有限公司 Oled像素驱动电路及oled显示装置
CN107657921B (zh) * 2017-11-17 2019-09-24 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路及其驱动方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578428A (zh) * 2013-10-25 2014-02-12 华南理工大学 一种有源有机电致发光显示器的像素电路的驱动方法
CN105761665A (zh) * 2014-12-18 2016-07-13 四川虹视显示技术有限公司 一种像素驱动电路
CN104575395A (zh) * 2015-02-03 2015-04-29 深圳市华星光电技术有限公司 Amoled像素驱动电路
CN106856087A (zh) * 2015-12-07 2017-06-16 昆山工研院新型平板显示技术中心有限公司 像素电路及其驱动方法和有机发光显示器
CN107230451A (zh) * 2017-07-11 2017-10-03 深圳市华星光电半导体显示技术有限公司 一种amoled像素驱动电路及像素驱动方法
CN107464526A (zh) * 2017-09-28 2017-12-12 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法及显示装置
CN107591123A (zh) * 2017-09-29 2018-01-16 深圳市华星光电半导体显示技术有限公司 像素驱动电路及有机发光二极管显示器

Also Published As

Publication number Publication date
WO2020211156A1 (zh) 2020-10-22
CN110070830A (zh) 2019-07-30

Similar Documents

Publication Publication Date Title
US10490136B2 (en) Pixel circuit and display device
US9460655B2 (en) Pixel circuit for AC driving, driving method and display apparatus
US9881544B2 (en) Pixel circuit for AC driving, driving method and display apparatus
US9311852B2 (en) Pixel circuit and organic light-emitting display comprising the same
US9595226B2 (en) Pixel circuit for AC driving, driving method and display apparatus
US20210225278A1 (en) Pixel Circuit and Driving Method Thereof, Display Substrate and Display Apparatus
US20190228708A1 (en) Pixel circuit, pixel driving method and display device
US8937489B2 (en) Inverter and scan driver using the same
US9318048B2 (en) Pixel circuit and display apparatus
KR101507259B1 (ko) 화상 표시 장치
CN111312160B (zh) 像素驱动电路及显示面板
CN112767881A (zh) 像素驱动电路及显示面板
US11195454B2 (en) Pixel driving circuit, driving method thereof, display panel and display device
CN110060627B (zh) 像素驱动电路及显示面板
WO2019227989A1 (zh) 像素驱动电路及方法、显示装置
WO2020177258A1 (zh) 像素驱动电路及显示面板
CN110322835B (zh) 像素驱动电路及显示面板
CN110349538B (zh) 像素驱动电路及显示面板
CN110070830B (zh) 像素驱动电路及显示面板
CN109979395B (zh) 像素驱动电路及显示面板
CN110070831B (zh) 像素驱动电路及显示面板
CN110111741B (zh) 像素驱动电路及显示面板
CN109887465B (zh) 像素驱动电路及显示面板
CN110060630B (zh) 像素驱动电路及显示面板
CN109859688B (zh) 像素驱动电路及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant