CN111951715A - 像素电路、驱动方法及显示器 - Google Patents

像素电路、驱动方法及显示器 Download PDF

Info

Publication number
CN111951715A
CN111951715A CN201910363874.6A CN201910363874A CN111951715A CN 111951715 A CN111951715 A CN 111951715A CN 201910363874 A CN201910363874 A CN 201910363874A CN 111951715 A CN111951715 A CN 111951715A
Authority
CN
China
Prior art keywords
transistor
electrode
node
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910363874.6A
Other languages
English (en)
Other versions
CN111951715B (zh
Inventor
周兴雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EverDisplay Optronics Shanghai Co Ltd
Original Assignee
EverDisplay Optronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EverDisplay Optronics Shanghai Co Ltd filed Critical EverDisplay Optronics Shanghai Co Ltd
Priority to CN201910363874.6A priority Critical patent/CN111951715B/zh
Publication of CN111951715A publication Critical patent/CN111951715A/zh
Application granted granted Critical
Publication of CN111951715B publication Critical patent/CN111951715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Abstract

本发明公开了一种像素电路、驱动方法及显示器，所述像素电路包括：补偿单元，所述补偿单元包括第一晶体管、第二晶体管和第三晶体管；所述第一晶体管的第一电极外接数据信号，第一晶体管的第二电极电连接至第一节点，所述第一晶体管的栅极外接第一扫描信号；第二晶体管的第一电极电连接至所述第一节点，第二晶体管的栅极电连接至第二节点，所述第二晶体管的第二电极电连接至第三节点；所述第三晶体管的第一电极电连接至所述第三节点，所述第三晶体管的第二电极电连接至所述第二节点，所述第三晶体管的栅极外接第一扫描信号。本发明可以在高分辨率显示器的像素电路的充电时间变短状态下，实现充电电流增加，从而优化补偿效果，改善显示质量。

Description

像素电路、驱动方法及显示器
技术领域
本发明涉及显示技术领域，尤其涉及一种像素电路、驱动方法及显示器。
背景技术
现有的像素电路中，一般通过一个薄膜晶体管驱动像素电路中的发光二极管发光，这个薄膜晶体管称为驱动晶体管。驱动晶体管工作在饱和状态，这是因为饱和状态中，驱动晶体管输出的驱动电流对源漏电压的敏感度较线性状态下的驱动晶体管低，可以为发光二极管提供更为稳定的驱动电流。图1为现有的最基础的像素电路，如图1所示，像素电路由两个晶体管T11和T12，以及一个电容C11构成。当Sn信号控制晶体管T12导通时，数据信号data写入至N1节点，给电容C11充电，同时使驱动晶体管T11开启，T11产生的驱动电流使在第一电源ELVDD和第二电源ELVSS之间的发光二极管EL11发光。驱动电流的大小与T11的阈值电压有关。然而，由于阈值漂移现象的存在，使得驱动晶体管T11的阈值电压并不稳定，进而造成了驱动电流的漂移，使发光二级管的亮度不均。
为了解决上述问题，设计人员研究了一系列可以消除驱动晶体管阈值漂移影响的电路，称为阈值补偿电路。图2为现有的一种阈值补偿电路，如图2所示，在数据写入阶段信号Sn开启晶体管T22和T23，使驱动晶体管T21的栅极和漏极短接，同时，信号En关闭晶体管T25，信号Sn-1关闭晶体管T24，数据信号data经T22输入至T21的源极，由于T21的栅极和漏极此时短接，数据信号经T21的漏极传输至栅极，电容C21开始存储电荷使得T22的栅极电压逐渐下降至(Vdata+VTH)后，T21进入截止状态，C21停止充电。发光阶段，信号En控制晶体管T25开启，信号Sn-1关闭晶体管T24，信号Sn关闭晶体管T22和T23，电源ELVDD经晶体管T25传输至驱动晶体管T21，此时，驱动电流的大小不再与驱动晶体管T21的阈值电压有关。
然而，以图2为代表的现有的阈值补偿电路，在数据写入阶段，电源ELVDD和数据信号之间只间隔着晶体管T25，由于电源ELVDD的电压远远其它信号电压，以及T25漏电流的存在，使得数据信号极易受到电源ELVDD的影响从而影响了发光二极管的发光稳定性。
此外，现有技术中的像素电路多具有初始化功能，可以初始化如图2中的N2节点电压，也即驱动晶体管T21的栅极电压，有一些像素电路还可以同时初始化发光二级管的阳极。对于只能初始化驱动晶体管栅极的像素电路，由于发光二级管未被初始化，会造成发光二极管发光不稳定的问题，而对于可以同时初始化驱动晶体管栅极和发光二极管阳极的像素电路，又存在着电路安全性不足的问题。
再者，市场上关于显示器的分辨率需求要越来越高，随着显示器的分辨率变高，像素电路的充电时间就会缩短，而补偿的时间就会变小，当补偿时间小，而充电电流也很小时，就会导致补偿效果变差，显示质量下降。像素电路的充电电流和晶体管的宽长比成正比，而为了发光时电流稳定，客观上需要驱动晶体管的宽长比较小，如果驱动晶体管和补偿晶体管是一样的话，就没有办法解决这个问题。
发明内容
本发明为解决上述现有技术中的问题，提供一种像素电路、驱动方法及显示器,以在高分辨率显示器的像素电路的充电时间变短状态下，实现充电电流增加，从而优化补偿效果，改善显示质量。
根据本发明的一方面，提供一种像素电路，包括：
补偿单元，所述补偿单元包括第一晶体管、第二晶体管和第三晶体管；所述第一晶体管的第一电极外接数据信号，所述第一晶体管的第二电极电连接至第一节点，所述第一晶体管的栅极外接第一扫描信号；所述第二晶体管的第一电极电连接至所述第一节点，所述第二晶体管的栅极电连接至第二节点，所述第二晶体管的第二电极电连接至第三节点；所述第三晶体管的第一电极电连接至所述第三节点，所述第三晶体管的第二电极电连接至所述第二节点，所述第三晶体管的栅极外接第一扫描信号；
驱动单元，所述驱动单元与所述补偿单元共用所述第二晶体管，所述驱动单元还包括第四晶体管、第五晶体管和第六晶体管；所述第四晶体管的第一电极连接至外接电源，所述第四晶体管的栅极外接第一控制信号；所述第四晶体管的第二电极与所述第六晶体管的第一电极电连接，所述第六晶体管的第二电极电连接至第一节点，所述第六晶体管的栅极电连接至第二节点，所述第五晶体管的第一电极电连接至所述第三节点，所述第五晶体管的第二电极外接发光单元，所述第五晶体管的栅极外接第一控制信号；
电容器，所述电容器的第一极板电连接至所述外接电源，所述电容器的第二极板电连接至所述第二节点；以及
初始化单元，所述初始化单元外接第二扫描信号、第三扫描信号、初始化信号及发光单元，所述初始化单元电连接所述第二节点，所述初始化单元用于在第二扫描信号的控制下利用初始化信号初始化第二节点，以及，在第三扫描信号的控制下利用初始化信号初始化发光单元。
在本发明的一实施方式中，所述初始化单元包括第七晶体管和第八晶体管，所述第七晶体管的第一电极外接初始化信号，所述第七晶体管的第二电极电连接至所述第二节点，所述第七晶体管的栅极外接第二扫描信号；所述第八晶体管的第一电极外接所述初始化信号，所述第八晶体管的栅极外接第三扫描信号，所述第八晶体管的第二电极连接至所述发光单元。
在本发明的一实施方式中，所述第三晶体管与所述第七晶体管均为双栅结构的薄膜晶体管。
在本发明的一实施方式中，所述补偿单元还包括第九晶体管，所述第九晶体管耦合于所述第一晶体管和所述第一节点之间，所述第九晶体管的第一电极与所述第一晶体管的第二电极电连接，所述第九晶体管的第二电极电连接至所述第一节点，所述第九晶体管的栅极电连接至所述第二节点。
在本发明的一实施方式中，所述第九晶体管的长度不大于所述第六晶体管的长度。
在本发明的一实施方式中，所述第三扫描信号为所述第一扫描信号或所述第二扫描信号。
相应的，本发明还提供一种像素电路驱动方法，应用于如上所述的像素电路，所述像素电路驱动方法包括：
初始化阶段，通过所述第二扫描信号控制所述第七晶体管导通以使所述初始化信号初始化所述第二节点，所述第二节点写入初始化电压，所述第二晶体管和所述第六晶体管导通；
数据写入阶段，通过所述第一扫描信号控制所述第一晶体管和所述第三晶体管导通，使得所述数据信号的电压经过所述第一晶体管、所述第二晶体和所述第三晶体管写入到第二节点，直至所述第二节点的电压达到第一电压，所述第一电压为经所述补偿单元中第二晶体管对所述数据信号的电压经进行补偿后的电压；所述电容器处于充电状态；以及，通过第三扫描信号控制第八晶体管导通以使所述初始化信号初始化所述发光单元，所述发光单元的阳极写入初始化电压；
发光阶段，通过所述第一控制信号控制所述第四晶体管和所述第五晶体管导通，以使所述外接电源电连接至所述发光单元的阳极，所述电容器保持所述第二节点的电压为第一电压。
进一步地，本发明还提供另一种像素电路驱动方法，应用于如上所述的像素电路，它包括：
初始化阶段，通过所述第二扫描信号控制所述第七晶体管导通以使所述初始化信号初始化所述第二节点，所述第二节点写入初始化电压，所述第二晶体管、所述第六晶体管和所述第九晶体管导通；
数据写入阶段，通过所述第一扫描信号控制所述第一晶体管和所述第三晶体管导通，使得所述数据信号的电压经过所述第一晶体管、所述第九晶体管、所述第二晶体和所述第三晶体管写入到第二节点，直至所述第二节点的电压达到第一电压，所述第一电压为经所述补偿单元中的第九晶体管和第二晶体管对所述数据信号的电压经进行补偿后的电压；所述电容器处于充电状态；以及，通过第三扫描信号控制第八晶体管导通以使所述初始化信号初始化所述发光单元，所述发光单元的阳极写入初始化电压；
发光阶段，通过所述第一控制信号控制所述第四晶体管和所述第五晶体管导通，以使所述外接电源电连接至所述发光单元的阳极，所述电容器保持所述第二节点的电压为第一电压。
可选地，通过所述第三扫描信号控制所述第八晶体管的栅极和第一电极短接以初始化所述发光单元。
根据本发明的又一方面，本发明还提供一种显示器，它包括如上所述的像素电路。
本发明可以实现在提高发光二极管的发光稳定性的同时，快速实现像素电路的阈值补偿功能、显著提高像素电路的补偿效果。
进一步地，本发明相较现有技术而言，可以实现补偿单元的补偿晶体管的宽长比变大，从而可以在高分辨率显示器的像素电路的充电时间变短状态下，实现充电电流增加，从而优化补偿效果，改善显示质量。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有的一种基础像素电路；
图2为现有的一种阈值补偿电路；
图3为本发明实施例提供的一种像素电路示意图；
图4为图3所示像素电路的局部实现示意图；
图5为本发明实施例提供的另一种像素电路示意图；
图6为图5所示像素电路的局部实现示意图；
图7为图3所示像素电路的一种驱动方法流程图；
图8为图5所示像素电路的一种驱动方法流程图；
图9为本发明实施例提供的一种像素电路的驱动信号示意图；
图10为本发明实施例提供的一种显示器结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例1
本实施例提供一种像素电路，图3为本实施例提供的一种像素电路示意图；图4为图3所示像素电路的局部实现示意图；如图3和4所示，所述像素电路包括：补偿单元1、驱动单元2、电容器C5及初始化单元3；所述补偿单元1，所述补偿单元1包括第一晶体管T1、第二晶体管T2和第三晶体管T3；所述第一晶体管T1的第一电极外接数据信号DATA，所述第一晶体管T1的第二电极电连接至第一节点N1，所述第一晶体管T1的栅极外接第一扫描信号Sn；所述第二晶体管T2的第一电极电连接至所述第一节点N1，所述第二晶体管T2的栅极电连接至第二节点N2，所述第二晶体管T2的第二电极电连接至第三节点N3；所述第三晶体管T3的第一电极电连接至所述第三节点N3，所述第三晶体管T3的第二电极电连接至所述第二节点N3，所述第三晶体管T3的栅极外接第一扫描信号Sn；所述驱动单元2，所述驱动单元2与所述补偿单元1共用所述第二晶体管T2，所述驱动单元2还包括第四晶体管T4、第五晶体管T5和第六晶体管T6；所述第四晶体管T4的第一电极连接至外接电源ELVDD，所述第四晶体管T4的栅极外接第一控制信号En；所述第四晶体管T4的第二电极与所述第六晶体管T6的第一电极电连接，所述第六晶体管T6的第二电极电连接至第一节点N1，所述第六晶体管T6的栅极电连接至第二节点N2，所述第五晶体管T5的第一电极电连接至所述第三节点N3，所述第五晶体管T5的第二电极外接发光单元EL4，所述第五晶体管T5的栅极外接第一控制信号En；所述电容器C5的第一极板电连接至所述外接电源ELVDD，所述电容器C5的第二极板电连接至所述第二节点N2；所述初始化单元3外接第二扫描信号Sn-1、第三扫描信号、初始化信号VINT及发光单元EL4，所述初始化单元3电连接所述第二节点N2，所述初始化单元3用于在第二扫描信号Sn-1的控制下利用初始化信号VINT初始化第二节点N2，以及，在第三扫描信号的控制下利用初始化信号VINT初始化发光单元EL4。
在本实施例中，补偿状态时，补偿晶体管由第二晶体管T2构成，发光状态时，驱动晶体管由第二晶体管T2和第六晶体管T6构成，因此驱动晶体管与补偿晶体管共用第二晶体管T2，因此可以实现补偿晶体管的宽长比大于驱动晶体管，进而可以在高分辨率显示器的像素电路的充电时间变短状态下，实现充电电流增加，从而优化补偿效果，改善显示质量。
可选地，所述初始化单元3包括第七晶体管T7和第八晶体管T8，所述第七晶体管T7的第一电极外接初始化信号VINT，所述第七晶体管T7的第二电极电连接至所述第二节点N2，所述第七晶体管T7的栅极外接第二扫描信号Sn-1；所述第八晶体管T8的第一电极外接所述初始化信号VINT，所述第八晶体管T8的栅极外接第三扫描信号，所述第八晶体管T8的第二电极连接至所述发光单元EL4。
进一步地，所述第三晶体管T3与所述第七晶体管T7可以为双栅结构的薄膜晶体管。
如图4所示，所述第二晶体管的第一电极21与所述第六晶体管的第二电极62电连接，所述第二晶体管的栅极23与所述第六晶体管的栅极63位于同一栅极层。进一步地，所述第二晶体管的第一电极21与所述第二晶体管的第二电极22连接至第二晶体管的半导体层24，所述第二晶体管的栅极23位于所述第二晶体管的第一电极21与所述第二晶体管的第二电极22之间，所述第二晶体管的栅极23与所述第二晶体管的半导体层24，以及所述第二晶体管的第一电极21、所述第二晶体管的第二电极22之间均设有绝缘层(图中未示出)。所述第六晶体管的第一电极61与所述第六晶体管的第二电极62连接至第六晶体管的半导体层64，所述第六晶体管的栅极63位于所述第六晶体管的第一电极61与所述第六晶体管的第二电极62之间，所述第六晶体管的栅极63与所述第六晶体管的半导体层64，以及所述第六晶体管的第一电极61、所述第六晶体管的第二电极62之间均设有绝缘层(图中未示出)。
在本实施例中，所述第三扫描信号可以为所述第一扫描信号Sn或所述第二扫描信号Sn-1。
综上，补偿单元1外接数据信号DATA和第一扫描信号Sn，补偿单元1用于在第一扫描信号Sn的作用下，将第二节点N2的电压置为第一电压，第一电压为通过补偿单元1中的第二晶体管T2对数据信号DATA的电压进行补偿后的电压；电容，用于保持第二节点N2的电压为第一电压；驱动单元2外接第一控制信号En，驱动单元2用于根据第一控制信号En，产生驱动电流驱动发光单元EL4发光；驱动电流根据第一电压、外接电源ELVDD和驱动单元2的第二晶体管T2和第六晶体管T6的阈值电压得到；初始化单元3外接第二扫描信号Sn-1、第三扫描信号和初始化电压，初始化单元3，用于在第二扫描信号Sn-1的控制下利用初始化电压初始化第二节点N2，以及，在第三扫描信号的控制下利用初始化电压初始化发光单元EL4。补偿单元1外接数据信号DATA，驱动单元2电连接至外接电源ELVDD，使得在数据写入阶段，数据信号DATA通过补偿单元1中的补偿晶体管进行补偿，将补偿晶体管的阈值电压补偿至数据信号DATA的电压从而获得第一电压。由于补偿单元1并没有外接外接电源ELVDD，从而可以避免外接电源ELVDD对数据信号DATA的影响。进一步地，本实施例中，在补偿状态时，补偿晶体管由第二晶体管T2构成。发光状态时，驱动晶体管由第二晶体管T2和第六晶体管T6构成。由此可见，补偿单元1与驱动单元2共用第二晶体管T2，而且补偿晶体管的宽长比大于驱动晶体管，因此，本发明一方面可以快速实现像素电路的阈值补偿功能，另一方面，可以避免外接电源ELVDD对数据信号DATA的影响，提高发光二极管的发光稳定性。此外，初始化单元3在第二扫描信号Sn-1的控制下利用初始化电压初始化第二节点N2，以及，在第三扫描信号的控制下利用初始化电压初始化发光单元EL4，使得初始化单元3可以在不同的时间段分别初始化第二节点N2和发光单元EL4，可以避免由于同时初始化第二节点N2和发光单元EL4，使得初始化电压造成的瞬时电流过大而烧坏像素电路或为像素电路供电的供电电路，从而提高了像素电路的安全性。
本发明可以实现在提高发光二极管的发光稳定性的同时，快速实现像素电路的阈值补偿功能、显著提高像素电路的补偿效果。进一步地，本发明相较现有技术而言，可以实现补偿单元的补偿晶体管的宽长比变大，从而可以在高分辨率显示器的像素电路的充电时间变短状态下，实现充电电流增加，从而优化补偿效果，改善显示质量。
相应的，本实施例还提供一种像素电路的驱动方法，应用于上述像素电路。图7为图3所示像素电路的一种驱动方法流程图。如图3、7所示，所述像素电路的驱动方法包括：
初始化阶段，通过所述第二扫描信号Sn-1控制所述第七晶体管T7导通以使所述初始化信号VINT初始化所述第二节点N2，所述第二节点N2写入初始化电压，所述第二晶体管T2和所述第六晶体管T6导通；
数据写入阶段，通过所述第一扫描信号Sn控制所述第一晶体管T1和所述第三晶体管T3导通，使得所述数据信号DATA的电压经过所述第一晶体管T1、所述第二晶体管T2和所述第三晶体管T3写入到第二节点N2，直至所述第二节点N2的电压达到第一电压，所述第一电压为经所述补偿单元1中第二晶体管T2对所述数据信号DATA的电压经进行补偿后的电压；所述电容器C5处于充电状态；以及，通过第三扫描信号控制第八晶体管T8导通以使所述初始化信号VINT初始化所述发光单元EL4，所述发光单元EL4的阳极写入初始化电压；
发光阶段，通过所述第一控制信号En控制所述第四晶体管T4和所述第五晶体管T5导通，以使所述外接电源ELVDD电连接至所述发光单元EL4的阳极，所述发光单元EL4的阴极电连接至第二电极ELVSS，所述电容器C5保持所述第二节点N2的电压为第一电压。
可选地，通过所述第三扫描信号控制所述第八晶体管T8的栅极和第一电极短接以初始化所述发光单元EL4。
进一步地，图9为本发明提供的一种能够驱动图3所示像素电路的驱动信号示意图，如图9所示，驱动信号包括第一扫描信号Sn、第二扫描信号Sn-1、以及第一控制信号En，从时间上，可分为初始化阶段、数据写入阶段和发光阶段，需要强调的是，在本实施例中，第三扫描信号为所述第一扫描信号Sn，但在一些其他实施例中并不限于此。
在初始化阶段，第一扫描信号Sn为高电平，第一晶体管T1、第三晶体管T3、第八晶体管T8截止，补偿单元11关闭。第二扫描信号Sn-1为低电平，第七晶体管T7导通以使所述初始化信号VINT初始化所述第二节点N2，所述第二节点N2写入初始化电压，所述第二晶体管T2和所述第六晶体管T6导通；
数据写入阶段，第一扫描信号Sn为低电平，第一晶体管T1和所述第三晶体管T3导通，使得所述数据信号DATA的电压经过所述第一晶体管T1、所述第二晶体管T2和所述第三晶体管T3写入到第二节点N2，电容器C5开始充电直至所述第二节点N2的电压达到第一电压，所述第一电压为经所述补偿单元1中第二晶体管T2对所述数据信号DATA的电压经进行补偿后的电压，即VN2＝Vdata+VthT2，其中，Vdata为所述数据信号DATA的电压，VthT2为第二晶体管T2的阈值电压；之后第一晶体管T1截止，电容器C5保持第二节点N2的电压为所述第一电压。由于第三扫描信号Sn-2为所述第一扫描信号Sn，此时第八晶体管T8导通以使所述初始化信号VINT初始化所述发光单元EL4，所述发光单元EL4的阳极写入初始化电压；第一控制信号En为高电平，第四晶体管T4和第五晶体管T5截止，驱动单元22关闭。
在发光阶段，第一扫描信号Sn为高电平，第一晶体管T1和第三晶体管T3截止，补偿单元11关闭；第二扫描信号Sn-1为高电平，第七晶体管T7截止；第一控制信号En为低电平，第四晶体管T4和第五晶体管T5导通，驱动单元22开启以使所述外接电源ELVDD电连接至所述发光单元EL4的阳极，所述发光单元EL4的阴极电连接至第二电极ELVSS。所述电容器C5保持所述第二节点N2的电压为所述第一电压，可以对驱动单元22中的驱动晶体管(即第二晶体管T2和第六晶体管T6)的栅极电压进行阈值补偿，使得驱动电流不再受驱动晶体管阈值漂移的影响。本发明可以实现在提高发光二极管的发光稳定性的同时，快速实现像素电路的阈值补偿功能。
实施例2
本实施例提供另一种像素电路，图5为本发明实施例提供的另一种像素电路示意图；图6为图5所示像素电路的局部实现示意图；如图5和6所示，所述像素电路包括：补偿单元1、驱动单元2、电容器C5及初始化单元3；所述补偿单元1，所述补偿单元1包括第一晶体管T1、第二晶体管T2和第三晶体管T3；所述第一晶体管T1的第一电极外接数据信号DATA，所述第一晶体管T1的第二电极电连接至第一节点N1，所述第一晶体管T1的栅极外接第一扫描信号Sn；所述第二晶体管T2的第一电极电连接至所述第一节点N1，所述第二晶体管T2的栅极电连接至第二节点N2，所述第二晶体管T2的第二电极电连接至第三节点N3；所述第三晶体管T3的第一电极电连接至所述第三节点N3，所述第三晶体管T3的第二电极电连接至所述第二节点N3，所述第三晶体管T3的栅极外接第一扫描信号Sn；所述驱动单元2，所述驱动单元2与所述补偿单元1共用所述第二晶体管T2，所述驱动单元2还包括第四晶体管T4、第五晶体管T5和第六晶体管T6；所述第四晶体管T4的第一电极连接至外接电源ELVDD，所述第四晶体管T4的栅极外接第一控制信号En；所述第四晶体管T4的第二电极与所述第六晶体管T6的第一电极电连接，所述第六晶体管T6的第二电极电连接至第一节点N1，所述第六晶体管T6的栅极电连接至第二节点N2，所述第五晶体管T5的第一电极电连接至所述第三节点N3，所述第五晶体管T5的第二电极外接发光单元EL4，所述第五晶体管T5的栅极外接第一控制信号En；所述电容器C5的第一极板电连接至所述外接电源ELVDD，所述电容器C5的第二极板电连接至所述第二节点N2；所述初始化单元3包括第七晶体管T7和第八晶体管T8，所述第七晶体管T7的第一电极外接初始化信号VINT，所述第七晶体管T7的第二电极电连接至所述第二节点N2，所述第七晶体管T7的栅极外接第二扫描信号Sn-1；所述第八晶体管T8的第一电极外接所述初始化信号VINT，所述第八晶体管T8的栅极外接第三扫描信号，所述第八晶体管T8的第二电极连接至所述发光单元EL4。
所述补偿单元1还包括第九晶体管T9，所述第九晶体管T9耦合于所述第一晶体管T1和所述第一节点N1之间，所述第九晶体管T9的第一电极与所述第一晶体管T1的第二电极电连接，所述第九晶体管T9的第二电极电连接至所述第一节点N1，所述第九晶体管T9的栅极电连接至所述第二节点N2。
在本实施例中，所述第九晶体管T9的长度不大于所述第六晶体管T6的长度。补偿状态时，补偿晶体管由第二晶体管T2和第九晶体管T9构成，发光状态时，驱动晶体管由第二晶体管T2和第六晶体管T6构成，因此驱动晶体管与补偿晶体管共用第二晶体管T2，不同只在第九晶体管T9和第六晶体管T6，而又因所述第九晶体管T9的长度不大于所述第六晶体管T6的长度，因此可以实现补偿晶体管的宽长比大于驱动晶体管，进而可以在高分辨率显示器的像素电路的充电时间变短状态下，实现充电电流增加，从而优化补偿效果，改善显示质量。作为本申请的优选方案，所述第九晶体管T9的长度小于所述第六晶体管T6的长度，其技术效果及原理如上。
进一步地，如图6所示，所述第二晶体管的第一电极21与所述第六晶体管的第二电极62、以及第九晶体管的第二电极92电连接。所述第二晶体管的栅极23与所述第六晶体管的栅极63及所述第九晶体管的栅极93位于同一栅极层。进一步地，所述第二晶体管的第一电极21与所述第二晶体管的第二电极22连接至第二晶体管的半导体层24，所述第二晶体管的栅极23位于所述第二晶体管的第一电极21与所述第二晶体管的第二电极22之间，所述第二晶体管的栅极23与所述第二晶体管的半导体层24，以及所述第二晶体管的第一电极21、所述第二晶体管的第二电极22之间均设有绝缘层(图中未示出)。所述第六晶体管的第一电极61与所述第六晶体管的第二电极62连接至第六晶体管的半导体层64，所述第六晶体管的栅极63位于所述第六晶体管的第一电极61与所述第六晶体管的第二电极62之间，所述第六晶体管的栅极63与所述第六晶体管的半导体层64，以及所述第六晶体管的第一电极61、所述第六晶体管的第二电极62之间均设有绝缘层(图中未示出)。所述第九晶体管的第一电极91与所述第九晶体管的第二电极92连接至第九晶体管的半导体层94，所述第九晶体管的栅极93位于所述第九晶体管的第一电极91与所述第九晶体管的第二电极92之间，所述第九晶体管的栅极93与所述第九晶体管的半导体层94，以及所述第九晶体管的第一电极91、所述第九晶体管的第二电极92之间均设有绝缘层(图中未示出)。
可选地，所述第三扫描信号为所述第一扫描信号Sn或所述第二扫描信号Sn-1。
综上，补偿单元1外接数据信号DATA和第一扫描信号Sn，补偿单元1用于在第一扫描信号Sn的作用下，将第二节点N2的电压置为第一电压，第一电压为通过补偿单元1中的第二晶体管T2和第九晶体管T9对数据信号DATA的电压进行补偿后的电压；电容，用于保持第二节点N2的电压为第一电压；驱动单元2外接第一控制信号En，驱动单元2用于根据第一控制信号En，产生驱动电流驱动发光单元EL4发光；驱动电流根据第一电压、外接电源ELVDD和驱动单元2的第二晶体管T2和第六晶体管T6的阈值电压得到；初始化单元3外接第二扫描信号Sn-1、第三扫描信号和初始化电压，初始化单元3，用于在第二扫描信号Sn-1的控制下利用初始化电压初始化第二节点N2，以及，在第三扫描信号的控制下利用初始化电压初始化发光单元EL4。补偿单元1外接数据信号DATA，驱动单元2电连接至外接电源ELVDD，使得在数据写入阶段，数据信号DATA通过补偿单元1中的补偿晶体管进行补偿，将补偿晶体管的阈值电压补偿至数据信号DATA的电压从而获得第一电压。由于补偿单元1并没有外接外接电源ELVDD，从而可以避免外接电源ELVDD对数据信号DATA的影响。在本实施例中，所述第九晶体管T9的长度不大于所述第六晶体管T6的长度。补偿状态时，补偿晶体管由第二晶体管T2和第九晶体管T9构成，发光状态时，驱动晶体管由第二晶体管T2和第六晶体管T6构成，因此驱动晶体管与补偿晶体管共用第二晶体管T2，不同只在第九晶体管T9和第六晶体管T6，而又因所述第九晶体管T9的长度不大于所述第六晶体管T6的长度，因此可以实现补偿晶体管的宽长比大于驱动晶体管，进而可以在高分辨率显示器的像素电路的充电时间变短状态下，实现充电电流增加，从而优化补偿效果，改善显示质量。作为本申请的优选方案，所述第九晶体管T9的长度小于所述第六晶体管T6的长度，其技术效果及原理如上。因此，本发明可以在快速实现提高像素电路的阈值补偿功能的同时，避免外接电源ELVDD对数据信号DATA的影响，提高发光二极管的发光稳定性。此外，初始化单元3在第二扫描信号Sn-1的控制下利用初始化电压初始化第二节点N2，以及，在第三扫描信号的控制下利用初始化电压初始化发光单元EL4，使得初始化单元3可以在不同的时间段分别初始化第二节点N2和发光单元EL4，可以避免由于同时初始化第二节点N2和发光单元EL4而使初始化电压造成的瞬时电流过大而烧坏像素电路或为像素电路供电的供电电路，从而提高了像素电路的安全性。
本发明可以实现在提高发光二极管的发光稳定性的同时，快速实现像素电路的阈值补偿功能、显著提高像素电路的补偿效果。进一步地，本发明相较现有技术而言，可以实现补偿单元的补偿晶体管的宽长比变大，从而可以在高分辨率显示器的像素电路的充电时间变短状态下，实现充电电流增加，从而优化补偿效果，改善显示质量。
相应地，本发明还提供另一种像素电路驱动方法，应用于本实施例所述的像素电路，它包括：
初始化阶段，通过所述第二扫描信号Sn-1控制所述第七晶体管T7导通以使所述初始化信号VINT初始化所述第二节点N2，所述第二节点N2写入初始化电压，所述第二晶体管T2、所述第六晶体管T6和所述第九晶体管T9导通；
数据写入阶段，通过所述第一扫描信号Sn控制所述第一晶体管T1和所述第三晶体管T3导通，使得所述数据信号DATA的电压经过所述第一晶体管T1、所述第九晶体管T9、所述第二晶体管T2和所述第三晶体管T3写入到第二节点N2，直至所述第二节点N2的电压达到第一电压，所述第一电压为经所述补偿单元1中的第九晶体管T9和第二晶体管T2对所述数据信号DATA的电压经进行补偿后的电压；所述电容器C5处于充电状态；以及，通过第三扫描信号控制第八晶体管T8导通以使所述初始化信号VINT初始化所述发光单元EL4，所述发光单元EL4的阳极写入初始化电压；
发光阶段，通过所述第一控制信号En控制所述第四晶体管T4和所述第五晶体管T5导通，以使所述外接电源ELVDD电连接至所述发光单元EL4的阳极，所述发光单元EL4的阴极电连接至第二电极ELVSS，所述电容器C5保持所述第二节点N2的电压为第一电压。
可选地，通过所述第三扫描信号控制所述第八晶体管T8的栅极和第一电极短接以初始化所述发光单元EL4。
进一步地，图9为本发明提供的一种能够驱动图5所示像素电路的驱动信号示意图，如图9所示，驱动信号包括第一扫描信号Sn、第二扫描信号Sn-1、以及第一控制信号En，从时间上，可分为初始化阶段、数据写入阶段和发光阶段，需要强调的是，在本实施例中，第三扫描信号为所述第一扫描信号Sn，但在一些其他实施例中并不限于此。
在初始化阶段，第一扫描信号Sn为高电平，第一晶体管T1、第三晶体管T3、第八晶体管T8截止，补偿单元11关闭。第二扫描信号Sn-1为低电平，第七晶体管T7导通以使所述初始化信号VINT初始化所述第二节点N2，所述第二节点N2写入初始化电压，所述第二晶体管T2、所述第六晶体管T6和所述第九晶体管T9导通；
数据写入阶段，第一扫描信号Sn为低电平，第一晶体管T1和所述第三晶体管T3导通，使得所述数据信号DATA的电压经过所述第一晶体管T1、所述第九晶体管T9、所述第二晶体管T2和所述第三晶体管T3写入到第二节点N2，电容器C5开始充电直至所述第二节点N2的电压达到第一电压，所述第一电压为经所述补偿单元1中第二晶体管T2和第九晶体管T9对所述数据信号DATA的电压经进行补偿后的电压，之后第一晶体管T1截止，电容器C5保持第二节点N2的电压为所述第一电压，即VN2＝Vdata+VthT2+VthT9，其中，Vdata为所述数据信号DATA的电压，VthT2为第二晶体管T2的阈值电压，VthT9为第九晶体管T9的阈值电压。由于第三扫描信号Sn-2为所述第一扫描信号Sn，此时第八晶体管T8导通以使所述初始化信号VINT初始化所述发光单元EL4，所述发光单元EL4的阳极写入初始化电压；第一控制信号En为高电平，第四晶体管T4和第五晶体管T5截止，驱动单元22关闭。
在发光阶段，第一扫描信号Sn为高电平，第一晶体管T1和第三晶体管T3截止，补偿单元11关闭；第二扫描信号Sn-1为高电平，第七晶体管T7截止；由于第三扫描信号Sn-2为所述第一扫描信号Sn，因此，第八晶体管T8截止；第一控制信号En为低电平，第四晶体管T4和第五晶体管T5导通，驱动单元22开启以使所述外接电源ELVDD电连接至所述发光单元EL4的阳极，所述发光单元EL4的阴极电连接至第二电极ELVSS。所述电容器C5保持所述第二节点N2的电压为第一电压。由于第二节点N2的电压为所述第一电压，即VN2＝Vdata+VthT2+VthT9。此时，Id＝μ*W*COX(VGS+VthT6+VthT2)2/2L＝μ*W*COX(VELVDD-Vdata+VthT6-VthT9)2/2L，其中，Id代表驱动电流，Vdata为所述数据信号DATA的电压，μ为载流子迁移率，COX为驱动晶体管的栅氧单位面积电容，L为驱动晶体管的沟道长度，W为驱动晶体管的栅宽，VGS为驱动晶体管的栅源电压，VELVDD为电源电压，VthT2、VthT6、VthT9分别为第二晶体管T2、第六晶体管T6和第九晶体管T9的阈值电压。而本实施例中，第六晶体管T6与第九晶体管T9的尺寸相同、位置相近，几乎具有相同的阈值电压，由此驱动电流就与晶体管的阈值电压无关。本发明可以实现在提高发光二极管的发光稳定性的同时，快速实现像素电路的阈值补偿功能、显著提高像素电路的补偿效果。进一步地，本发明相较现有技术而言，可以实现补偿单元的补偿晶体管的宽长比变大，从而可以在高分辨率显示器的像素电路的充电时间变短状态下，实现充电电流增加，从而优化补偿效果，改善显示质量。
基于相同的技术构思，本发明实施例还提供一种显示器，采用如上述任一实施例所提供的像素电路，如图10所示，为本发明实施例提供的一种显示器结构示意图，图10中，显示器包含一个N×M的像素电路阵列，扫描驱动单元产生扫描信号S0、S1、S2……SN，Sn为扫描驱动单元输入第n行像素的扫描信号，n＝1，2，……N；数据驱动单元产生数据信号data，包括D1、D2…DM共M个data信号，分别对应M列像素，Dm为第m列像素的数据信号data，m＝1，2，……M；发光驱动单元产生第一控制信号E1、E2……EN，En为发光驱动单元输入第n行像素的第一控制信号，n＝1，2，……N。
本发明可以实现在提高发光二极管的发光稳定性的同时，快速实现像素电路的阈值补偿功能、显著提高像素电路的补偿效果。进一步地，本发明相较现有技术而言，可以实现补偿单元的补偿晶体管的宽长比变大，从而可以在高分辨率显示器的像素电路的充电时间变短状态下，实现充电电流增加，从而优化补偿效果，改善显示质量。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种像素电路，其特征在于，包括：
补偿单元，所述补偿单元包括第一晶体管、第二晶体管和第三晶体管；所述第一晶体管的第一电极外接数据信号，所述第一晶体管的第二电极电连接至第一节点，所述第一晶体管的栅极外接第一扫描信号；所述第二晶体管的第一电极电连接至所述第一节点，所述第二晶体管的栅极电连接至第二节点，所述第二晶体管的第二电极电连接至第三节点；所述第三晶体管的第一电极电连接至所述第三节点，所述第三晶体管的第二电极电连接至所述第二节点，所述第三晶体管的栅极外接第一扫描信号；
驱动单元，所述驱动单元与所述补偿单元共用所述第二晶体管，所述驱动单元还包括第四晶体管、第五晶体管和第六晶体管；所述第四晶体管的第一电极连接至外接电源，所述第四晶体管的栅极外接第一控制信号；所述第四晶体管的第二电极与所述第六晶体管的第一电极电连接，所述第六晶体管的第二电极电连接至第一节点，所述第六晶体管的栅极电连接至第二节点，所述第五晶体管的第一电极电连接至所述第三节点，所述第五晶体管的第二电极外接发光单元，所述第五晶体管的栅极外接第一控制信号；
电容器，所述电容器的第一极板电连接至所述外接电源，所述电容器的第二极板电连接至所述第二节点；以及
初始化单元，所述初始化单元外接第二扫描信号、第三扫描信号、初始化信号及发光单元，所述初始化单元电连接所述第二节点，所述初始化单元用于在第二扫描信号的控制下利用初始化信号初始化第二节点，以及，在第三扫描信号的控制下利用初始化信号初始化发光单元。
2.如权利要求1所述的像素电路，其特征在于，所述初始化单元包括第七晶体管和第八晶体管，所述第七晶体管的第一电极外接初始化信号，所述第七晶体管的第二电极电连接至所述第二节点，所述第七晶体管的栅极外接第二扫描信号；所述第八晶体管的第一电极外接所述初始化信号，所述第八晶体管的栅极外接第三扫描信号，所述第八晶体管的第二电极连接至所述发光单元。
3.如权利要求2所述的像素电路，其特征在于，所述第三晶体管与所述第七晶体管均为双栅结构的薄膜晶体管。
4.如权利要求2所述的像素电路，其特征在于，所述补偿单元还包括第九晶体管，所述第九晶体管耦合于所述第一晶体管和所述第一节点之间，所述第九晶体管的第一电极与所述第一晶体管的第二电极电连接，所述第九晶体管的第二电极电连接至所述第一节点，所述第九晶体管的栅极电连接至所述第二节点。
5.如权利要求4所述的像素电路，其特征在于，所述第九晶体管的长度不大于所述第六晶体管的长度。
6.如权利要求1至5中任一项所述的像素电路，其特征在于，所述第三扫描信号为所述第一扫描信号或所述第二扫描信号。
7.一种像素电路驱动方法，应用于如权利要求2或3所述的像素电路，其特征在于，包括：
初始化阶段，通过所述第二扫描信号控制所述第七晶体管导通以使所述初始化信号初始化所述第二节点，所述第二节点写入初始化电压，所述第二晶体管和所述第六晶体管导通；
数据写入阶段，通过所述第一扫描信号控制所述第一晶体管和所述第三晶体管导通，使得所述数据信号的电压经过所述第一晶体管、所述第二晶体和所述第三晶体管写入到第二节点，直至所述第二节点的电压达到第一电压，所述第一电压为经所述补偿单元中第二晶体管对所述数据信号的电压经进行补偿后的电压；所述电容器处于充电状态；以及，通过第三扫描信号控制第八晶体管导通以使所述初始化信号初始化所述发光单元，所述发光单元的阳极写入初始化电压；
发光阶段，通过所述第一控制信号控制所述第四晶体管和所述第五晶体管导通，以使所述外接电源电连接至所述发光单元的阳极，所述电容器保持所述第二节点的电压为第一电压。
8.一种像素电路驱动方法，应用于如权利要求4或5所述的像素电路，其特征在于，包括：
初始化阶段，通过所述第二扫描信号控制所述第七晶体管导通以使所述初始化信号初始化所述第二节点，所述第二节点写入初始化电压，所述第二晶体管、所述第六晶体管和所述第九晶体管导通；
数据写入阶段，通过所述第一扫描信号控制所述第一晶体管和所述第三晶体管导通，使得所述数据信号的电压经过所述第一晶体管、所述第九晶体管、所述第二晶体和所述第三晶体管写入到第二节点，直至所述第二节点的电压达到第一电压，所述第一电压为经所述补偿单元中的第九晶体管和第二晶体管对所述数据信号的电压经进行补偿后的电压；所述电容器处于充电状态；以及，通过第三扫描信号控制第八晶体管导通以使所述初始化信号初始化所述发光单元，所述发光单元的阳极写入初始化电压；
发光阶段，通过所述第一控制信号控制所述第四晶体管和所述第五晶体管导通，以使所述外接电源电连接至所述发光单元的阳极，所述电容器保持所述第二节点的电压为第一电压。
9.如权利要求8所述的方法，其特征在于，通过所述第三扫描信号控制所述第八晶体管的栅极和第一电极短接以初始化所述发光单元。
10.一种显示器，其特征在于，包括如权利要求1至6任一项所述的像素电路。
CN201910363874.6A 2019-04-30 2019-04-30 像素电路、驱动方法及显示器 Active CN111951715B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910363874.6A CN111951715B (zh) 2019-04-30 2019-04-30 像素电路、驱动方法及显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910363874.6A CN111951715B (zh) 2019-04-30 2019-04-30 像素电路、驱动方法及显示器

Publications (2)

Publication Number Publication Date
CN111951715A true CN111951715A (zh) 2020-11-17
CN111951715B CN111951715B (zh) 2024-03-29

Family

ID=73335422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910363874.6A Active CN111951715B (zh) 2019-04-30 2019-04-30 像素电路、驱动方法及显示器

Country Status (1)

Country Link
CN (1) CN111951715B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111951716A (zh) * 2019-04-30 2020-11-17 上海和辉光电有限公司 像素电路、驱动方法及显示器
CN114694573A (zh) * 2020-12-28 2022-07-01 上海和辉光电股份有限公司 一种像素驱动电路及显示装置
CN114999398A (zh) * 2022-06-08 2022-09-02 京东方科技集团股份有限公司 像素电路及其老化驱动方法、阵列基板、显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474024A (zh) * 2013-09-06 2013-12-25 京东方科技集团股份有限公司 一种像素电路及显示器
CN104318898A (zh) * 2014-11-11 2015-01-28 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN104599629A (zh) * 2014-12-16 2015-05-06 上海天马有机发光显示技术有限公司 一种驱动电路及发光控制电路、显示面板、显示装置
US20150280704A1 (en) * 2013-03-14 2015-10-01 Boe Technology Group Co., Ltd. Shift register, display apparatus, gate driving circuit, and driving method
CN105405397A (zh) * 2015-10-14 2016-03-16 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、一种有机发光显示装置
CN106710529A (zh) * 2016-12-19 2017-05-24 上海天马有机发光显示技术有限公司 一种像素驱动电路、驱动方法及有机发光显示面板
CN106952613A (zh) * 2017-05-27 2017-07-14 上海天马有机发光显示技术有限公司 有机发光像素电路、显示装置及有机发光像素电路的驱动方法
CN210039590U (zh) * 2019-04-30 2020-02-07 上海和辉光电有限公司 像素电路及显示器
CN210039591U (zh) * 2019-04-30 2020-02-07 上海和辉光电有限公司 像素电路及显示器
CN111951716A (zh) * 2019-04-30 2020-11-17 上海和辉光电有限公司 像素电路、驱动方法及显示器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150280704A1 (en) * 2013-03-14 2015-10-01 Boe Technology Group Co., Ltd. Shift register, display apparatus, gate driving circuit, and driving method
CN103474024A (zh) * 2013-09-06 2013-12-25 京东方科技集团股份有限公司 一种像素电路及显示器
CN104318898A (zh) * 2014-11-11 2015-01-28 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN104599629A (zh) * 2014-12-16 2015-05-06 上海天马有机发光显示技术有限公司 一种驱动电路及发光控制电路、显示面板、显示装置
CN105405397A (zh) * 2015-10-14 2016-03-16 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、一种有机发光显示装置
CN106710529A (zh) * 2016-12-19 2017-05-24 上海天马有机发光显示技术有限公司 一种像素驱动电路、驱动方法及有机发光显示面板
CN106952613A (zh) * 2017-05-27 2017-07-14 上海天马有机发光显示技术有限公司 有机发光像素电路、显示装置及有机发光像素电路的驱动方法
CN210039590U (zh) * 2019-04-30 2020-02-07 上海和辉光电有限公司 像素电路及显示器
CN210039591U (zh) * 2019-04-30 2020-02-07 上海和辉光电有限公司 像素电路及显示器
CN111951716A (zh) * 2019-04-30 2020-11-17 上海和辉光电有限公司 像素电路、驱动方法及显示器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111951716A (zh) * 2019-04-30 2020-11-17 上海和辉光电有限公司 像素电路、驱动方法及显示器
CN111951716B (zh) * 2019-04-30 2024-03-22 上海和辉光电股份有限公司 像素电路、驱动方法及显示器
CN114694573A (zh) * 2020-12-28 2022-07-01 上海和辉光电股份有限公司 一种像素驱动电路及显示装置
CN114999398A (zh) * 2022-06-08 2022-09-02 京东方科技集团股份有限公司 像素电路及其老化驱动方法、阵列基板、显示装置
CN114999398B (zh) * 2022-06-08 2023-10-24 京东方科技集团股份有限公司 像素电路及其老化驱动方法、阵列基板、显示装置

Also Published As

Publication number Publication date
CN111951715B (zh) 2024-03-29

Similar Documents

Publication Publication Date Title
US11030959B2 (en) Pixel circuit and driving method thereof, and display device
US10825396B2 (en) Pixel driving circuit and method for controlling the same, display driving circuit and method for controlling the same, and display panel
US11062655B2 (en) Pixel circuit, display panel and driving method thereof
CN107424555B (zh) 一种像素电路、驱动方法及显示器
CN210039591U (zh) 像素电路及显示器
US7561128B2 (en) Organic electroluminescence display device
KR101401606B1 (ko) 화소 유닛 회로, 화소 어레이, 패널 및 패널 구동방법
US9626914B2 (en) Display device and output buffer circuit for driving the same
US10943528B2 (en) Pixel circuit, method of driving the same and display using the same
CN109801592B (zh) 像素电路及其驱动方法、显示基板
US20190228708A1 (en) Pixel circuit, pixel driving method and display device
CN108777131B (zh) Amoled像素驱动电路及驱动方法
US10950176B2 (en) Pixel compensation circuit, driving method, electroluminescent display panel and display device
US11335271B2 (en) Pixel circuit, driving method, and display device
US20180342198A1 (en) Pixel circuit, driving method and display
CN111951715B (zh) 像素电路、驱动方法及显示器
CN110400536B (zh) 一种像素电路及其驱动方法、显示面板
US11790844B2 (en) Pixel circuit, display panel, and display apparatus
US20180342197A1 (en) Pixel circuit, driving method thereof and display using the same
CN210039590U (zh) 像素电路及显示器
CN111951716B (zh) 像素电路、驱动方法及显示器
US10909907B2 (en) Pixel circuit, driving method, pixel structure and display panel
CN109256088B (zh) 像素电路、显示面板、显示装置和像素驱动方法
CN115602108B (zh) 像素驱动电路和显示面板
CN113077761B (zh) 像素电路、像素驱动方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 1568 Jiugong Road, Jinshan Industrial Zone, Jinshan District, Shanghai, 201506

Applicant after: Shanghai Hehui optoelectronic Co.,Ltd.

Address before: 1568 Jiugong Road, Jinshan District, Shanghai, 201506

Applicant before: EVERDISPLAY OPTRONICS (SHANGHAI) Ltd.

Country or region before: China

GR01 Patent grant
GR01 Patent grant