CN114694573A - 一种像素驱动电路及显示装置 - Google Patents

一种像素驱动电路及显示装置 Download PDF

Info

Publication number
CN114694573A
CN114694573A CN202011587023.9A CN202011587023A CN114694573A CN 114694573 A CN114694573 A CN 114694573A CN 202011587023 A CN202011587023 A CN 202011587023A CN 114694573 A CN114694573 A CN 114694573A
Authority
CN
China
Prior art keywords
transistor
node
signal
switching
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011587023.9A
Other languages
English (en)
Inventor
于东亮
杨哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EverDisplay Optronics Shanghai Co Ltd
Original Assignee
EverDisplay Optronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EverDisplay Optronics Shanghai Co Ltd filed Critical EverDisplay Optronics Shanghai Co Ltd
Priority to CN202011587023.9A priority Critical patent/CN114694573A/zh
Publication of CN114694573A publication Critical patent/CN114694573A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供了一种像素补偿电路以及显示装置，其中所述像素补偿电路包括第一晶体管和第八晶体管共同用于对数据信号和一第一节点之间的电流路径进行切换；第六晶体管，其用于响应于一第一扫描信号对初始化电压和一所述第二节点之间的电路进行切换；第二驱动晶体管，其用于响应于所述第二节点的电压信号对所述第一节点和一第三节点之间的电路进行切换；存储电容，以及发光二极管。本发明提供一种控制驱动晶体管电流流向的电路设计。在补偿阶段信号电压写入驱动晶体管，载流子在晶体管沟道中以一种方向传输，在发光阶段，载流子在驱动晶体管沟道中以反方向传输，这样可以将嵌入界面层的电荷泄漏，以减轻残影现象。

Description

一种像素驱动电路及显示装置
技术领域
本发明涉及显示领域，特别是一种像素驱动电路及显示装置。
背景技术
OLED(OrganicLight-Emitting Diode，有机发光二极管)屏显示固定画面一段时间之后，在切换为其他灰阶亮度时，之前显示的图像会残留在后续显示画面里，这就是所谓的残影问题。尽管短时间可以恢复，但在切换画面的瞬间给消费者带来了很不好的用户体验。造成残影的原因一般为驱动晶体管界面特性破坏/电路中积累电荷，反映在晶体管上通常与其迟滞效应相联系，即在栅极正扫描和反扫描下得到的晶体管阈值电压有差异，此差异被归因为残影的原因。微观上，晶体管正反扫的差异来源于晶体管栅极氧化层/有源层界面出现电荷的嵌入，在信号电压变化时，嵌入的电荷不能及时脱离束缚。
发明内容
针对现有技术中的缺陷，本发明的目的在于提供一种像素驱动电路，其特征在于，包括：
第一晶体管(T1)，其响应于一第二扫描信号(Sn)；
第八晶体管(T8)，其响应于一第二节点(N2)的电压信号，所述第一晶体管(T1)和所述第八晶体管(T8)共同用于对数据信号(Data)和一第一节点(N1)之间的电流路径进行切换；
第六晶体管(T6)，其用于响应于一第一扫描信号(Sn-1)对初始化电压(Vint)和一所述第二节点(N2)之间的电流路径进行切换；
第二驱动晶体管(T2)，其用于响应于所述第二节点(N2)的电压信号对所述第一节点(N1)和一第三节点(N3)之间的电流路径进行切换；
存储电容(C)，其耦接于所述电源正极电压(ELVDD)和所述第二节点(N2)之间；
发光二极管(OLED)，其阳极耦接所述初始信号(Vint)，阴极耦接一电源负极电压信号(ELVSS)。
可选的，所述第一晶体管(T1)、所述第二驱动晶体管(T2)以及所述第八晶体管(T8)为PMOS管。
可选的，还包括一第四晶体管(T4)，其响应于一使能信号(En)对所述第一节点(N1)与所述发光二极管的所述阳极之间的电流路径进行切换。
可选的，所述第四晶体管(T4)为PMOS管。
可选的，还包括一第三晶体管(T3)，其用于响应于一第二扫描信号(Sn)对所述第二节点(N2)和一所述第三节点(N3)之间的电流路径进行切换。
可选的，所述第三晶体管(T3)为双栅晶体管。
可选的，还包括第五晶体管(T5)，其用于响应于一使能信号(En)对电源正极电压(ELVDD)和所述第三节点(N3)之间的电流路径进行切换。
可选的，所述第五晶体管(T5)为PMOS管。
可选的，还包括一第七晶体管(T7)，其用于响应于一第三扫描信号(Sn+1)，而对所述初始信号(Vint)和所述发光二极管(OLED)的阳极之间的电流路径进行切换。
可选的，所述第七晶体管(T7)为PMOS管。
可选的，所述第六晶体管(T6)为双栅晶体管。
本发明还提供一种显示装置，包括上述任一种像素驱动电路。
与现有技术相比，由于使用了以上技术，本发明对OLED的驱动晶体管的驱动方式进行改进，提供一种控制驱动晶体管电流流向的电路设计。在补偿阶段信号电压写入驱动晶体管，载流子在晶体管沟道中以一种方向传输，在发光阶段，载流子在驱动晶体管沟道中以反方向传输，这样可以将嵌入界面层的电荷泄漏，以减轻残影现象。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1示出本发明一实施例的像素补偿电路的结构示意图；
图2示出本发明一实施例的像素补偿电路的驱动波形图；
图3示出本发明一实施例的t1阶段的像素补偿电路的导通状态示意图；
图4示出本发明一实施例的t2阶段的像素补偿电路的导通状态示意图；
图5示出本发明一实施例的t3阶段的像素补偿电路的导通状态示意图；
图6示出本发明一实施例的t4阶段的像素补偿电路的导通状态示意图；
图7示出本发明一实施例的像素补偿电路的原理图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员应意识到，没有特定细节中的一个或更多，也可以实践本发明的技术方案。
为解决上述技术问题，如图1所示，本发明一实施例提供了一种像素补偿电路，包括如下个电路器件：
第一晶体管T1，其响应于一第二扫描信号Sn；
第八晶体管T8，其响应于一第二节点N2的电压信号，所述第一晶体管T1和所述第八晶体管T8共同用于对数据信号Data和一第一节点N1之间的电流路径进行切换；
第六晶体管T6，其用于响应于一第一扫描信号Sn-1对初始化电压Vint和一所述第二节点N2之间的电流路径进行切换；
第二驱动晶体管T2，其用于响应于所述第二节点N2的电压信号对所述第一节点N1和一第三节点N3之间的电流路径进行切换；
存储电容C，其耦接于所述电源正极电压ELVDD和所述第二节点N2之间；
发光二极管OLED，其阳极耦接所述初始信号Vint，阴极耦接一电源负极电压信号ELVSS。
在该实施例中，所述第一晶体管T1的栅极耦接至所述第一扫描信号Sn，用于响应于所述扫描信号Sn，所述第八晶体管T8的栅极耦接至所述第二节点N2，用于其响应于一第二节点N2的电压信号。所述第一晶体管T1和所述第八晶体管T8共同用于对数据信号Data和一第一节点N1之间的电流路径进行切换。
在该实施例中，所述第一晶体管T1和所述第八晶体管T8可以采用PMOS管。在其他实施方式中，所述第一晶体管T1和所述第八晶体管T8也可以采用NMOS管等其他类型的晶体管。或者，所述第一晶体管T1和所述第八晶体管T8也可以采用双栅晶体管。双栅晶体管相对于普通晶体管来说，可以减小寄生参量，以提高截止频率，降低漏电的影响。
进一步地，在该实施例中，所述电路还包括所述第六晶体管T6用于响应于一第一扫描信号Sn-1，对初始化电压Vint和一所述第二节点N2之间的电流路径进行切换。具体地，即所述第一扫描信号Sn-1为低电平，所述第六晶体管T6导通。此时可以清除所述第二节点N2残留的电荷，即清除所述存储电容C残留的电荷，以及清除所述第二驱动晶体管T2栅极的残留的电荷。在该实施例中，所述第六晶体管的栅极输入所述第一扫描信号Sn-1，用于响应于所述第一扫描信号Sn-1而对所述初始化信号Vint和所述第二节点之间的电流路径进行切换。第二驱动晶体管T2的栅极耦接所述初始化电压Vint用于响应于所述第二节点N2的电压信号对所述第一节点N1和一第三节点N3之间的电流路径进行切换。上述第八晶体管的栅极也耦接所述第一扫描信号Sn-1，用于响应于所述第一扫描信号Sn-1而对所述第一晶体管第二端图1中的右侧和所述第一节点N1之间的电流路径进行切换。
所述电路还包括所述第三晶体管T3，也用于响应所述第二扫描信号Sn对所述第二节点N2和所述第三节点N3之间的电路路径进行切换。具体地，所述第三晶体管T3的栅极输入所述第二扫描信号Sn，用于响应于所述第二扫描信号Sn而对所述第二节点N2和所述第三节点N3之间的电流路径进行切换。
在该实施例中，进一步地，所述第二驱动晶体管T2为PMOS管。所述第三晶体管T3和第六晶体管T6为双栅晶体管。双栅晶体管相对于普通晶体管来说，可以减小寄生参量，以提高截止频率，降低漏电的影响。在其他实施方式中，所述第二驱动晶体管T2、所述第三晶体管T3和所述第六晶体管T6也可以采用如NMOS管等其他类型的晶体管，均属于本发明的保护范围。
在本发明的另一实施例中，所述电路还包括第五晶体管T5，其用于响应于一使能信号En对电源正极电压ELVDD和所述第三节点N3之间的电流路径进行切换。具体地，所述第五晶体管T5的栅极输入所述使能信号En，用于响应于所述使能信号En而对所述电源正极电压ELVDD与所述的第三节点N3之间的电流路径进行切换。
同样的，在该实施例中，所述第五晶体管T5为PMOS管。在其他实施方式中，所述第五晶体管T5可以采用如NMOS管等其他类型的晶体管，均属于本发明的保护范围。所述第五晶体管M5也可以采用双栅晶体管，可以减小寄生参量，以提高截止频率，降低漏电的影响。
在本发明的另一实施例中，所述电路还包括一第七晶体管T7，其栅极输入一第三扫描信号Sn+1用于响应于所述第三扫描信号Sn+1，而对所述初始信号Vint和所述发光二极管OLED的阳极之间的电流路径进行切换。本实施例中，所述第七晶体管T7为PMOS管。在其他实施例中，所述第五晶体管M5也可以采用双栅晶体管，可以减小寄生参量，以提高截止频率，降低漏电的影响。
下面结合图2至图7来具体说明，采用该实施例的像素驱动电路的工作原理。
如图2所示，对像素的驱动过程主要分为t1、t2、t3以及t4时段。在t1至t3时段，所述使能信号En为高电平，在t4时段，所述使能信号En为低电平。在t1时段，所述第一扫描信号Sn-1以及所述数据信号Data为低电平，所述第二扫描信号Sn和所述第三扫描信号Sn+1为高电平；在t2时段，所述第二扫描信号Sn为低电平，所述第一扫描信号Sn-1、所述第三扫描信号Sn+1以及所述数据信号Data为高电平；在t3时段，所述第三扫描信号Sn+1为低电平，所述第一扫描信号Sn-1、所述第二扫描信号Sn以及所述数据信号Data为高电平；所述t4时段，所述第一扫描信号Sn-1、所述第二扫描信号Sn、所述第三扫描信号Sn+1均为高电平，所述数据信号Data为低电平。当所述数据信号Data为高电平时，所述数据信号Data可以被写入晶体管。
如图3所示，为本发明一实施例的t1时段，即初始化阶段内像素驱动电路的导通示意图。此时，所述第一扫描信号Sn-1为低电平，所述第六晶体管T6导通所述初始信号Vint与所述第二节点之间电流路径，可以清除所述第二节点N2残留的电荷，即清除所述存储电容C残留的电荷，以及清除所述第二驱动晶体管T2栅极的残留的电荷，对电路进行电位的初始化。所述第二节点N2耦接所述第八晶体管T8的栅极，所以当所述第二节点N2的残留电荷得到清除后，所述第八晶体管T8的栅极为低电平。所述第二节点N2耦接所述第二驱动晶体管T2的栅极，所以当所述第二节点N2的残留电荷得到清除后，所述第二驱动晶体管T2的栅极为低电平。由于所述第二扫描信号Sn和所述第三扫描信号Sn+1均为高电平，所述使能信号En也为高电平，所述电路的所述第一晶体管T1、所述第二晶体管T2、所述第三晶体管T3、所述第四晶体管T4、所述第五晶体管T5、所述第七晶体管T7和所述第八晶体管T8均为截止状态。
如图4所示，为本发明一实施例的t2时段，即补偿阶段内像素驱动电路的导通示意图。所述第二扫描信号Sn为低电平，所述第一晶体管T1导通所述数据信号Data与所述第八晶体管T8第一端图4中左边的电流路径，进而所述第一晶体管T1和所述第八晶体管T8共同导通了所述数据信号Data与所述第一节点N1之间的电流路径。同时，所述数据信号Data为高电平，即由所述数据信号Data通过所述第一节点N1向所述第二驱动晶体管T2写入Data信号的栅极，与所述第二驱动晶体管T2的栅极耦接的储存电容C的两端压差上升。所述第二驱动晶体管T2将一直充电直至其电压达到所述数据信号Data的电压Vdata减去其门坎电压Vth，即Vdata-Vth后停止充电。由于补偿阶段的所述第二扫描信号Sn为低电平，所述第一扫描信号Sn-1、所述第三扫描信号Sn+1以及所述数据信号Data为高电平，所述第四晶体管T4、所述第五晶体管T5、所述第六晶体管T6、所述第七晶体管T7均为截止状态。此时所述第二驱动晶体管T2中的载流子方向为正“+”。
图5为本发明一实施例的t3时段，即发光二极管OLED初始化阶段内像素驱动电路的导通示意图。所述第三扫描信号Sn+1为低电平，所述第七晶体管T7导通所述初始信号Vint与所述发光二极管OLED的阳极之间的电流路径，对所述发光二极管OLED进行初始化。由于在OLED初始化阶段所述第三扫描信号Sn+1为低电平，所述第一扫描信号Sn-1、所述第二扫描信号Sn以及所述数据信号Data为高电平，除所述第七晶体管T7之外，所有其他晶体管均为截止状态。
图6为本发明一实施例的t4时段，即发光阶段内像素驱动电路的导通示意图。所述使能信号En为低电平，所述第五晶体管T5导通所述电源正极电压ELVDD与所述第三节点N3之间的电流通路，同时所述第四晶体管T4导通所述第一节点N1与所述发光二极管OLED的阳极之间的电流路径，所述发光二极管OLED的阴极耦接电路的电源阴极电压ELVSS。所述第二驱动晶体管T2驱动所述发光二极管OLED导通发光。由于发光阶段的所述第一扫描信号Sn-1、所述第二扫描信号Sn、所述第三扫描信号Sn+1均为高电平，所述数据信号Data为低电平，所述第七晶体管、所述第七晶体管、所述第七晶体管、所述第七晶体管以及所述第七晶体管为截止状态。
如图7所示，采用本发明实施例的像素补偿电路后，在补偿阶段时信号电压写入驱动晶体管，载流子在驱动晶体管沟道中以一种方向传输，在发光阶段，载流子在驱动晶体管沟道中以反方向传输，这样可以将嵌入界面层的电荷泄漏，以减轻残影现象。
本发明实施例另一方面还提供一种显示装置，包括所述的像素补偿电路。所述显示装置可以是应用于电视机、手机、平板电脑、个人电脑等各种电子设备中的显示屏，但不仅限于此。采用了包含上述像素补偿电路的显示装置，相比于现有技术的显示装置，可以对像素的残影现象进行补偿，拥有更稳定和更优越的显示效果。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。

Claims (12)

1.一种像素驱动电路，其特征在于，包括：
第一晶体管(T1)，其响应于一第二扫描信号(Sn)；
第八晶体管(T8)，其响应于一第二节点(N2)的电压信号，所述第一晶体管(T1)和所述第八晶体管(T8)共同用于对数据信号(Data)和一第一节点(N1)之间的电流路径进行切换；
第六晶体管(T6)，其用于响应于一第一扫描信号(Sn-1)对初始化电压(Vint)和一所述第二节点(N2)之间的电流路径进行切换；
第二驱动晶体管(T2)，其用于响应于所述第二节点(N2)的电压信号对所述第一节点(N1)和一第三节点(N3)之间的电流路径进行切换；
存储电容(C)，其耦接于所述电源正极电压(ELVDD)和所述第二节点(N2)之间；
发光二极管(OLED)，其阳极耦接所述初始信号(Vint)，阴极耦接一电源负极电压信号(ELVSS)。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一晶体管(T1)、所述第二驱动晶体管(T2)以及所述第八晶体管(T8)为PMOS管。
3.根据权利要求1所述的像素驱动电路，其特征在于，还包括一第四晶体管(T4)，其响应于一使能信号(En)对所述第一节点(N1)与所述发光二极管的所述阳极之间的电流路径进行切换。
4.根据权利要求3所述的像素驱动电路，其特征在于，所述第四晶体管(T4)为PMOS管。
5.根据权利要求1所述的像素驱动电路，其特征在于，还包括一第三晶体管(T3)，其用于响应于一第二扫描信号(Sn)对所述第二节点(N2)和一所述第三节点(N3)之间的电流路径进行切换。
6.根据权利要求1所述的发光补偿电路，其特征在于，所述第三晶体管(T3)为双栅晶体管。
7.根据权利要求1所述的像素驱动电路，其特征在于，还包括第五晶体管(T5)，其用于响应于一使能信号(En)对电源正极电压(ELVDD)和所述第三节点(N3)之间的电流路径进行切换。
8.根据权利要求7所述的像素驱动电路，其特征在于，所述第五晶体管(T5)为PMOS管。
9.根据权利要求1所述的像素驱动电路，其特征在于，还包括一第七晶体管(T7)，其用于响应于一第三扫描信号(Sn+1)，而对所述初始信号(Vint)和所述发光二极管(OLED)的阳极之间的电流路径进行切换。
10.根据权利要求9所述的像素驱动电路，其特征在于，所述第七晶体管(T7)为PMOS管。
11.根据权利要求1所述的像素驱动电路，其特征在于，所述第六晶体管(T6)为双栅晶体管。
12.一种显示装置，其特征在于，包括权利要求1至11中任一项所述的像素驱动电路。
CN202011587023.9A 2020-12-28 2020-12-28 一种像素驱动电路及显示装置 Pending CN114694573A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011587023.9A CN114694573A (zh) 2020-12-28 2020-12-28 一种像素驱动电路及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011587023.9A CN114694573A (zh) 2020-12-28 2020-12-28 一种像素驱动电路及显示装置

Publications (1)

Publication Number Publication Date
CN114694573A true CN114694573A (zh) 2022-07-01

Family

ID=82130476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011587023.9A Pending CN114694573A (zh) 2020-12-28 2020-12-28 一种像素驱动电路及显示装置

Country Status (1)

Country Link
CN (1) CN114694573A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115762414A (zh) * 2022-11-17 2023-03-07 上海和辉光电股份有限公司 一种amoled显示驱动电路、显示面板和显示驱动方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102346999A (zh) * 2011-06-27 2012-02-08 昆山工研院新型平板显示技术中心有限公司 Amoled像素电路及其驱动方法
CN104091562A (zh) * 2014-06-27 2014-10-08 京东方科技集团股份有限公司 像素电路、显示面板及显示装置
CN105590955A (zh) * 2015-12-25 2016-05-18 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示器
CN106097964A (zh) * 2016-08-22 2016-11-09 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN210039591U (zh) * 2019-04-30 2020-02-07 上海和辉光电有限公司 像素电路及显示器
CN111951716A (zh) * 2019-04-30 2020-11-17 上海和辉光电有限公司 像素电路、驱动方法及显示器
CN111951715A (zh) * 2019-04-30 2020-11-17 上海和辉光电有限公司 像素电路、驱动方法及显示器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102346999A (zh) * 2011-06-27 2012-02-08 昆山工研院新型平板显示技术中心有限公司 Amoled像素电路及其驱动方法
CN104091562A (zh) * 2014-06-27 2014-10-08 京东方科技集团股份有限公司 像素电路、显示面板及显示装置
CN105590955A (zh) * 2015-12-25 2016-05-18 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示器
CN106097964A (zh) * 2016-08-22 2016-11-09 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN210039591U (zh) * 2019-04-30 2020-02-07 上海和辉光电有限公司 像素电路及显示器
CN111951716A (zh) * 2019-04-30 2020-11-17 上海和辉光电有限公司 像素电路、驱动方法及显示器
CN111951715A (zh) * 2019-04-30 2020-11-17 上海和辉光电有限公司 像素电路、驱动方法及显示器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115762414A (zh) * 2022-11-17 2023-03-07 上海和辉光电股份有限公司 一种amoled显示驱动电路、显示面板和显示驱动方法
CN115762414B (zh) * 2022-11-17 2024-09-10 上海和辉光电股份有限公司 一种amoled显示驱动电路、显示面板和显示驱动方法

Similar Documents

Publication Publication Date Title
CN113192460B (zh) 一种显示面板和显示装置
CN109903724B (zh) 一种像素电路、像素电路的驱动方法和显示面板
CN107316613B (zh) 像素电路、其驱动方法、有机发光显示面板及显示装置
CN109785797B (zh) 一种amoled像素电路
CN107945737B (zh) 像素补偿电路、其驱动方法、显示面板及显示装置
CN112489599B (zh) Amoled像素驱动电路、驱动方法及显示面板
US11227548B2 (en) Pixel circuit and display device
CN107452338B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
TWI417843B (zh) 對偶畫素單元及對偶驅動電路
CN103544917B (zh) 发光二极管像素单元电路、其驱动方法及显示面板
WO2020220613A1 (zh) 像素驱动电路及其驱动方法
CN110322842B (zh) 一种像素驱动电路及显示装置
CN107945743A (zh) 一种像素电路、其驱动方法及显示装置
CN113744683B (zh) 像素电路、驱动方法和显示装置
WO2020155902A1 (zh) 像素驱动电路、像素驱动方法和显示装置
WO2021057611A1 (zh) 像素电路、驱动方法及显示装置
CN110599964A (zh) 像素驱动电路及显示装置
US11195454B2 (en) Pixel driving circuit, driving method thereof, display panel and display device
WO2022226727A1 (zh) 像素电路、像素驱动方法和显示装置
CN114038419A (zh) 像素驱动电路及其驱动方法、显示面板
CN113066439A (zh) 一种像素电路、驱动方法、电致发光显示面板及显示装置
WO2023011333A1 (zh) 像素驱动电路及其驱动方法、显示面板
CN112599097A (zh) 像素驱动电路及显示面板
WO2023216823A1 (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN113012642A (zh) 像素电路、显示面板以及驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220701