KR101401606B1 - 화소 유닛 회로, 화소 어레이, 패널 및 패널 구동방법 - Google Patents

화소 유닛 회로, 화소 어레이, 패널 및 패널 구동방법 Download PDF

Info

Publication number
KR101401606B1
KR101401606B1 KR1020120050404A KR20120050404A KR101401606B1 KR 101401606 B1 KR101401606 B1 KR 101401606B1 KR 1020120050404 A KR1020120050404 A KR 1020120050404A KR 20120050404 A KR20120050404 A KR 20120050404A KR 101401606 B1 KR101401606 B1 KR 101401606B1
Authority
KR
South Korea
Prior art keywords
transistor
circuit
terminal
voltage
power supply
Prior art date
Application number
KR1020120050404A
Other languages
English (en)
Other versions
KR20120127315A (ko
Inventor
종위엔 우
리예 두안
광카이 위엔
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20120127315A publication Critical patent/KR20120127315A/ko
Application granted granted Critical
Publication of KR101401606B1 publication Critical patent/KR101401606B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

일종의 화소회로어레이는 프리차지회로, 보상회로, 유지회로, 구동회로, 발광회로, 제1 전원단자, 제2 전원단자, 제3 전원단자, 스캔 제어단, 제1 제어단 및 제2 제어단을 구비하는 화소 유닛 회로를 포함하며; 그 중, 프리차지회로의 입력단은 제1 전원단자와 연결되고, 제1 출력단은 유지회로의 입력단과 연결되며, 제2 출력단은 보상회로의 입력단 및 구동회로의 제어단과 연결되고, 제어단은 스캔 제어단과 연결되며; 보상회로의 출력단은 구동회로의 출력단 및 발광회로의 입력단과 연결되고, 제어단은 제2 제어단과 연결되며; 유지회로의 출력단은 구동회로의 입력단 및 제2 전원단자와 연결되고, 제어단은 제1 제어단과 연결된다.

Description

화소 유닛 회로, 화소 어레이, 패널 및 패널 구동방법{Pixel unit circuit, pixel array, panel and method for driving panel}
본 발명의 실시예는 일종의 화소 유닛 회로, 화소 어레이, 패널 및 패널 구동방법에 관한 것이다.
일종의 전류형 발광소자로서의 유기 발광 다이오드(OLED)는 이미 고성능 디스플레이 장치에 갈수록 많이 응용되고 있다. 종래의 수동 매트릭스 유기 발광 디스플레이(Passive Matrix OLED)는 디스플레이 사이즈가 커짐에 따라 개별 화소의 구동시간이 더욱 짧아져야 하기 때문에 과도전류가 증가되어 소비전력이 늘어난다. 이와 동시에 고전류의 응용은 ITO(인듐 주석 산화물) 라인의 전압 강하가 지나치게 커지게 하고, 또한 OLED 동작전압을 과도하게 높여 효율을 떨어진다. 그러나 능동 매트릭스 유기 발광 디스플레이(Active Matrix OLED, AMOLED)는 스위칭 소자를 이용하여 순차주사를 통해 OLED 전류를 입력하므로, 이러한 문제를 매우 잘 해결할 수 있다.
AMOLED 화소회로는 작동 과정에서, 스위칭 소자로서의 TFT의 역치전압의 비균일성, OLED의 비균일성 또는 전압 강하(IR Drop, 즉 백패널 중 ARVDD 전원 공급 위치에 가까운 전압이 전원 공급 위치에서 비교적 먼 영역의 전압보다 높은 현상) 등이 회로의 불안정을 초래하여 OLED 휘도가 균일하지 않게 됨으로써 전체 화소 회로 어레이에 영향을 미친다. 따라서 관련 기술은 OLED 구동회로가 화소 보상을 실행할 수 있도록 OLED 구동회로를 개선하였다.
AMOLED는 구동 유형에 따라 디지털 방식, 전류 방식과 전압 방식의 세 종류로 구분할 수 있다. 전압 방식의 구동방법은 종래의 AMLCD 구동방법과 유사하며, 구동 집적칩을 통해 화소에 대해여 그레이 스케일을 나타내는 하나의 전압신호를 제공한다. 상기 전압신호는 화소 회로 내부에서 전류신호로 변환되어 OLED를 구동시킨다. 이러한 방법은 구동속도가 빠르고 실현이 간단한 장점을 지녀 대형 사이즈의 패널을 구동시키기에 적합하며 업계에서 광범위하게 채택되는 방식이다.
도 1은 관련 기술 중 OLED를 구동시키기 위한 첫 번째 종류의 전압식 구동회로이다. 각 화소에 있어서 T2가 데이터라인 상의 전압신호를 T1의 게이트로 전송하면, T1은 수신된 데이터 전압신호를 상응하는 데이터 전류신호로 변환하여 OLED에게 제공한다. 정상 작동 시, T1은 포화상태에 놓이며, 그 전류는 다음과 같이 나타낼 수 있다:
Figure 112012037919387-pat00001
그 중
Figure 112012037919387-pat00002
는 전하 캐리어 유동도이고,
Figure 112012037919387-pat00003
는 게이트 산화층 커패시터이며, W/L은 TFT 채널의 폭길이비이고, Vdata는 데이터 전압이며, ARVDD는 AMOLED 백패널 전원으로서 모든 화소 유닛 회로에 의해 공유되며, Vthp는 T1의 역치전압이다. 상기 식으로부터 알 수 있듯이, 만약 각기 다른 화소 유닛 회로 사이의 구동 TFT(즉 도 1 중의 T1)의 Vthp가 다르면, 설사 전송되는 데이터 전압이 같더라도, OLED에 입력되는 전류에 차이가 존재하게 된다. 이와 동시에 만약 각 화소에 실제로 인가되는 ARVDD가 다를 경우, OLED에 전송되는 전류 역시 차이가 존재할 수 있다.
도 2a는 관련 기술 중 OLED 구동을 위한 두 번째 종류의 전압 방식의 구동회로이고, 도 2b는 상기 전압 방식의 구동회로의 시퀀스 제어도이다. 이 회로에서, T2 게이트에 인가되는 전압은 Vdata+Vthp로서, 전원전압(VDD)과 무관하며, 따라서 상기 회로는 IR Drop은 보상할 수 있으나 TFT의 비균일성은 보상할 수 없다.
도 3a는 관련 기술 중 OLED 구동을 위한 세 번째 종류의 전압 방식의 구동회로도이고, 도 3b는 상기 전압 방식의 구동회로의 시퀀스 제어도이다. 이러한 회로구조는 실제로 T1 튜브 게이트에 인가되는 전압이 T1의 역치전압 (Vth) 및 전원전압(ELVDD)과 모두 무관하여 구동튜브(T1)의 역치전압 비균일성과 IR Drop을 보상할 수 있다. 그러나 이러한 회로는 4개의 TFT와 2개의 커패시터가 필요하며, 또한 실제로 T1 튜브 게이트에 인가되는 전압은 두 커패시터의 비율과 관련이 있는데, 이 회로 중 두 개의 커패시터의 크기는 서로 차이가 많지 않고, 입력 전압의 동적범위가 비교적 작다.
도 4a는 관련 기술 중 OLED 구동을 위한 네 번째 종류의 전압식 구동회로도이고, 도 4b는 상기 전압식 구동회로의 시퀀스 제어도이다. 이러한 회로 중 OLED에 입력되는 전류는 일정하여 OLED의 비균일성을 보상할 수는 있으나, T1 튜브에 인가되는 게이트전압이 T1의 역치전압(Vth) 및 전원전압(ELVDD)과 모두 관련이 있어, 구동튜브(T1)의 역치전압의 비균일성과 IR Drop을 보상할 수 없다.
본 발명이 해결하고자 하는 과제는, 상기 종래 기술의 문제점을 해결하기 위한 것으로서, TFT의 역치전압의 비균일성, OLED 비균일성 및 IR Drop을 보상할 수 있으며, 개구율을 효과적으로 높일 수 있는 화소 유닛 회로, 화소 어레이, 패널 및 패널 구동방법을 제공하는 데 있다.
본 발명의 일 실시예에서는 스캔라인과; 데이터라인과; 상기 스캔라인 및 상기 데이터라인이 교차하면서 한정하는 화소 유닛 회로를 포함하는 일종의 화소 회로 어레이를 제공한다. 각 화소 유닛 회로는 발광을 위한 발광회로, 상기 발광회로를 구동하기 위한 구동회로, 상기 구동회로가 정상적으로 동작하도록 하기 위한 프리차지 회로, 상기 구동회로의 역치전압을 보상하기 위한 보상회로, 상기 구동회로의 제어단 및 입력단의 전압을 유지하기 위한 유지회로, 상기 프리차지 회로에게 전압을 제공하기 위한 제1 전원단자, 상기 구동회로에게 전압을 제공하기 위한 제2 전원단자, 상기 발광회로에게 전압을 제공하기 위한 제3 전원단자, 상기 프리차지 회로를 제어하여 동작하게 하거나 차단하기 위한 스캔 제어단, 상기 유지회로를 제어하여 동작하게 하거나 차단하기 위한 제1 제어단 및 상기 보상회로를 제어하여 동작하게 하거나 차단하기 위한 제2 제어단을 포함하며; 그 중 상기 프리차지 회로의 입력단은 상기 제1 전원단자와 연결되고, 그 제 1 출력단은 상기 유지회로의 입력단과 연결되며, 제2 출력단은 상기 보상회로의 입력단 및 상기 구동회로의 제어단과 연결되고, 그 제어단은 상기 스캔 제어단과 연결되며; 상기 보상회로의 출력단은 상기 구동회로의 출력단 및 상기 발광회로의 입력단과 연결되고, 그 제어단은 상기 제2 제어단과 연결되며; 상기 유지회로의 출력단은 상기 구동회로의 입력단 및 상기 제2 전원단자와 연결되고, 그 제어단은 상기 제1 제어단과 연결된다.
본 발명의 다른 일 실시예에서 제공하는 일종의 OLED 패널은 상기한 화소 회로 어레이를 포함한다.
본 발명의 또 다른 일 실시예에서 제공하는 일종의 OLED 패널 구동방법은 상기한 OLED 패널에 응용되며, 화소 유닛 회로 중의 프리차지 회로는 제4 트랜지스터 및 제1 커패시터를 포함하고; 보상회로는 제2 트랜지스터를 포함하며; 유지회로는 제3 트랜지스터를 포함하고; 구동회로는 제1 트랜지스터를 포함하며; 발광회로는 유기 발광 다이오드 OLED를 포함한다. 상기 방법은 상기 스캔라인이 스캔 제어단을 통해 유효신호를 출력하여 상기 제4 트랜지스터를 온시키고, 상기 제1 제어단 및 상기 제2 제어단이 무효신호를 출력하여, 상기 제2 트랜지스터 및 상기 제3 트랜지스터를 컷오프시키는 단계와; 제1 트랜지스터의 게이트에 유효신호를 입력함으로써 상기 제1 트랜지스터를 온시키는 단계와; 제2 전원단자가 출력한 제1 레벨신호를 상기 제1 트랜지스터를 통해 상기 OLED의 애노드로 전송하는 단계를 포함한다.
본 발명에 따른 화소 유닛 회로를 채택할 경우, OLED에 입력되는 전류가 TFT의 역치전압 및 전원전압과 모두 무관하게 되므로, TFT의 역치전압의 비균일성, OLED 비균일성 및 IR Drop을 보상할 수 있다. 또한 본 실시예에서 사용되는 소자가 비교적 적기 때문에 개구율을 효과적으로 높일 수 있다.
도 1은 관련기술 중 OLED를 구동시키기 위한 첫 번째 종류의 전압식 구동회로이다.
도 2a는 관련 기술 중 OLED 구동을 위한 두 번째 종류의 전압식 구동회로이다.
도 2b는 관련 기술 중 OLED 구동을 위한 두 번째 종류의 전압식 구동회로의 시퀀스 제어도이다.
도 3a는 관련 기술 중 OLED 구동을 위한 세 번째 종류의 전압식 구동회로도이다.
도 3b는 관련 기술 중 OLED 구동을 위한 세 번째 종류의 전압식 구동회로의 시퀀스 제어도이다.
도 4a는 관련 기술 중 OLED 구동을 위한 네 번째 종류의 전압식 구동회로도이다.
도 4b는 관련 기술 중 OLED 구동을 위한 네 번째 종류의 전압식 구동회로의 시퀀스 제어도이다.
도 5는 본 발명의 실시예 중 OLED 패널의 주요 구조도이다.
도 6a는 본 발명의 실시예 중 화소 유닛 회로의 주요 구조도이다.
도 6b는 본 발명의 실시예 중 화소 유닛 회로의 상세 구조도이다.
본 발명의 실시예 중 OLED 패널은 제1 전원단자, 제2 전원단자, 제3 전원단자 및 화소 회로 어레이를 포함한다. 상기 화소 회로 어레이는 다수의 화소 유닛 회로로 구성된다. 상기 화소 회로 어레이는 스캔라인과 데이터라인을 더 포함한다. 상기 화소 유닛 회로는 매 회로마다 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제4 트랜지스터, 제1 커패시터 및 유기발광다이오드(OLED)를 포함한다. 상기 제1 트랜지스터의 게이트는 상기 제1 커패시터의 일단 및 상기 제2 트랜지스터의 소스와 연결된다. 상기 제1 트랜지스터의 소스는 상기 제3 트랜지스터의 드레인 및 상기 제2 전원단자와 연결된다. 상기 제1 트랜지스터의 드레인은 상기 제2 트랜지스터의 드레인 및 상기 OLED의 애노드와 연결된다. 상기 제3 트랜지스터의 소스는 상기 제1 커패시터의 타단 및 상기 제4 트랜지스터의 드레인과 연결된다. 상기 제4 트랜지스터의 게이트는 상기 스캔라인과 연결된다. 상기 제4 트랜지스터의 소스는 상기 제1 커패시터의 전원단자와 연결된다.
본 발명의 실시예에서 제공하는 화소 유닛 회로를 채택할 경우, OLED에 입력되는 전류가 TFT의 역치전압 및 전원전압과 모두 무관하므로, TFT의 역치전압의 비균일성, OLED 비균일성 및 IR Drop을 보상할 수 있다. 또한 본 실시예에서 사용되는 소자가 비교적 적기 때문에 개구율을 효과적으로 높일 수 있다.
도 5를 참조하면, 본 발명의 실시예 중의 패널은 화소 회로 어레이(501)를 포함한다. 상기 OLED 패널은 화소 회로 어레이(501)에 제어신호를 제공하기 위한 제어 유닛(502)을 더 포함한다.
화소 회로 어레이(501)는 스캔라인, 데이터라인과 화소 유닛 회로를 포함하며, 화소 회로 어레이(501)는 스캔라인과 데이터라인이 교차되면서 한정하는 화소 유닛 회로로 구성된다.
도 6a를 참조하면, 본 발명의 실시예 중 화소 유닛 회로는 발광을 위한 발광회로(605), 발광회로(605)를 구동하기 위한 구동회로(604), 상기 구동회로(604)가 정상적으로 동작하도록 하기 위한 프리차지회로(601), 구동회로(604)의 역치전압을 보상하기 위한 보상회로(602), 상기 구동회로(604)의 제어단 및 입력단의 전압을 유지하기 위한 유지회로(603), 프리차지회로(601)에 전압을 제공하기 위한 제1 전원단자(606), 구동회로(604)에 전압을 제공하기 위한 제2 전원단자(607), 발광회로(605)에 전압을 제공하기 위한 제3 전원단자(608), 프리차지회로(601)를 제어하여 동작하게 하거나 차단하기 위한 스캔 제어단(609), 유지회로(603)를 제어하여 동작하게 하거나 차단하기 위한 제1 제어단(610) 및 보상회로(602)를 제어하여 동작하게 하거나 차단하기 위한 제2 제어단(611)을 포함한다. 프리차지회로(601)의 입력단은 제1 전원단자(606)와 연결되고, 프리차지회로(601)의 제1 출력단은 유지회로(602)의 입력단과 연결되며, 프리차지회로(601)의 제2 출력단은 보상회로(602)의 입력단 및 구동회로(604)의 제어단과 연결되고, 프리차지회로(601)의 제어단은 스캔 제어단(609)과 연결되며, 보상회로(602)의 출력단은 구동회로(604)의 출력단 및 발광회로(605)의 입력단과 연결되고, 보상회로(602)의 제어단은 제2 제어단(611)과 연결되며, 유지회로(603)의 출력단은 구동회로(604)의 입력단 및 제2 전원단자(607)와 연결되고, 유지회로(603)의 제어단은 제1 제어단(610)과 연결되며, 발광회로(605)의 출력단은 제3 전원단자(608)와 연결된다. 제1 제어단(601)과 제2 제어단(611)은 모두 제어유닛(502)에 연결되며, 제어유닛(502)에 의해 제1 제어단(601)과 제2 제어단(611)을 통해 각기 다른 제어신호를 출력한다. 스캔 제어단(609)은 화소 회로 어레이 중의 스캔라인과 연결되며, 스캔라인은 스캔라인 제어단(609)을 통해 프리차지 회로(601)에 제어신호를 제공한다. 제1 전원단자(606)는 화소 회로 어레이(501) 중의 데이터라인과 연결된다. 제2 전원단자(607) 및 제3 전원단자(608)는 각각 다른 전원전압단에 연결된다.
제1 전원단자(606), 제2 전원단자(607) 및 제3 전원단자(608)는 각각 다른 전원전압단과 연결되어, 화소 회로 어레이(601)에 전원전압을 제공한다.
도 6b를 참조하면, 프리차지회로(601)는 제4 트랜지스터(이하 T4로 약칭) 및 제1 커패시터(이하 C1으로 약칭)를 포함한다. 프리차지회로(601)의 제1 출력단은 도 6b 중의 N1단이며, 제2 출력단은 도 6b 중의 N2단이다. 보상회로(602)는 제2 트랜지스터(이하 T2로 약칭)를 포함하며; 유지회로(603)는 제3 트랜지스터(이하 T3로 약칭)를 포함하고; 구동회로(604)는 제1 트랜지스터(이하 T1으로 약칭)를 포함하며; 발광회로(605)는 OLED를 포함한다. 프리차지회로(601)의 입력단은 T4의 소스단을 지칭하고, 출력단은 T4의 드레인단을 지칭하며, 보상회로(602)의 입력단은 T2의 소스단을 지칭하고, 출력단은 T2의 드레인단을 지칭하며,유지회로(603)의 입력단은 T3의 소스단을 지칭하고, 출력단은 T3의 드레인단을 지칭하며, 구동회로(604)의 입력단은 T1의 소스단을 지칭하고, 출력단은 T1의 드레인단을 지칭하며, 발광회로(605)의 입력단은 발광다이오드(T5)의 애노드단을 지칭한다. T4가 온되면, 즉 프리차지회로(601)가 동작하고, T4가 컷오프되면 프리차지회로(601)가 차단되며; T3가 온되면 유지회로(603)가 동작하고, T3가 컷오프되면 유지회로(603)가 차단되며; T2가 온되면 보상회로(602)가 동작하고, T2가 컷오프되면 보상회로(602)가 차단된다.
T1의 게이트는 C1의 일단 및 T2의 소스와 연결되고; T1의 소스는 상기 T3의 드레인 및 제2 전원단자(607)(제2 전원단자(607)의 출력단은 즉 도 6b 중의 VP단임)와 연결되며; T1의 드레인은 T2의 드레인 및 OLED의 애노드와 연결되고; T3의 소스는 C1의 타단 및 T4의 드레인과 연결되고, T3의 게이트는 제1 제어단(610)과 연결되며; T4의 게이트는 스캔제어단(609)과 연결되고; T4의 소스는 제1 전원단자(606)(제1 전원단자(606)의 출력단은 즉 도6b 중의 VD단임)에 연결된다. T2의 게이트는 제2 제어단(611)(즉 도 6B 중의 VC단)에 연결되어, 제2 제어단(611)이 T2에게 제2 제어신호를 제공하고, T3의 게이트는 제1 제어단(610)(즉 도 6B중의 EM단)에 연결되어, 제1 제어단(610)이 T3에게 제1 제어신호를 제공한다. 그 중, OLED는 하나의 발광다이오드(T5)와 하나의 커패시터(COLED)의 병렬과 등가적이며, OLED의 애노드는 즉 발광다이오드(T5)의 애노드로서, 즉 도 6b 중의 N3점, 즉 발광회로(608)의 입력단이고, 발광회로(608)의 출력단은 즉 발광다이오드(T5)의 캐소드단이다. 발광다이오드(T5)의 캐소드는 제3 전원단자(608)와 연결된다. 상기 제1 제어신호 및 제2 제어신호는 모두 OLED 패널 상의 제어유닛(502)에 의해 제공되며, 제어유닛(502)은 제1 제어신호 및 제2 제어신호를 제어하기 위한 것으로서, 즉 제어유닛(502)은 각각 제2 제어단(611)과 제1 제어단(610)을 통해 T2와 T3의 게이트전압을 제어한다.
본 발명의 실시예 중 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터는 모두 TFT일 수 있으며, 본 발명의 실시예에서는 모든 TFT는 P형 TFT를 예로 들었다. 본 분야의 기술자라면 본 발명의 실시예에 대하여 변형을 실시할 수 있다. 예를 들어 본 발명의 실시예 중 TFT는 N형 TFT를 사용할 수 있으며, 따라서 회로구조와 제어신호의 시퀀스 역시 이에 상응하도록 변경해야 하며, 그 작동원리 역시 P형 TFT로 구성된 화소 회로와 유사하므로, 본 분야의 기술자라면 본 발명의 실시예의 교시에 따라 어떻게 N형 TFT를 사용하여 본 발명의 기타 실시예를 구현할 수 있는지 자연적으로 알 수 있을 것이다.
본 발명의 실시예 중 OLED의 구동에 대하여 초기화단계, 보상단계 및 유지단계의 3 단계로 구분할 수 있다.
< 초기화 단계 >
제1 전원단자(606)(VD) 및 제2 전원단자(607)(VP)는 로우 전원레벨(ARVSS)을 출력하고, 제3 전원단자(608)(VN)는 하이 전원레벨(ARVDD)를 출력한다. OLED는 전기학 성능 상 하나의 발광다이오드(T5)와 제2 커패시터(이하 COLED로 약칭)의 병렬과 등가적이기 때문에, OLED는 역방향 컷오프된다. 도 6b중 N1점의 이전 단계에서 저장된 전압이 ARVDD이고, N2점의 이전 단계에서 저장된 전압이 ARVDD-VDATA(n-1) + VREF+Vthp이므로, C1의 전압 강하는 -DATA (n-1)+VREF+ Vthp임을 알 수 있다. 그 중, VDATA(n-1)은 이전 프레임에서 입력된 데이터 전압이고, VREF는 직류 참고전압이며, Vthp는 T1의 역치전압(Vthp<0)이다. 이때 스캔라인은 로우 전원레벨(VGL)을 출력하여 EM과 VC가 하이 전원레벨(VGH)이 되도록 제어한다. T1, T4를 온시키고, T2, T3를 오프시켜, T4를 거쳐 로우 전원레벨(ARVSS)을 N1점에 전송하면, C1의 부트스트랩 효과에 의해, N2점의 전압이 ARVSS-VDATA(n-1)+VREF+Vthp로 변환되며, 즉 N1점의 전압에서 C1의 전압 강하을 뺀 것이다. 본 발명의 실시예는 합리적으로 VREF를 선택하여, -VDATA(n-1)+VREF<0이 되도록 하면, 즉 N2점의 전압이 로우 레벨로 변환되어, T1은 온되고, N3점의 전압 역시 ARVSS가 된다.
그 다음, VD단의 출력전압은 ARVSS로부터 현재 프레임의 데이터전압 VDATA(n)으로 변환되고, VP는 로우 전원레벨(ARVSS)을 유지하며, VN은 하이 전원레벨(ARVDD)을 유지한다. 이때 N2점의 전압은 VDATA(n)-VDATA(n-1)+VREF+Vthp로 변환되는데, 즉 N1점 전압에서 C1의 전압 강하를 뺀 것이다. N3점의 전압은 ARVSS를 유지한다. VC가 로우 전원레벨(VGL)이 되도록 제어하여, T2를 온시키고, C1과 OLED 등가회로 중의 커패시터(COLED)를 직렬 연결시키면, N2, N3점의 최종전압을 전하보존의 원리에 따라 얻을 수 있다(그 중 T2가 온된 후에는, N2점을 VINIT점이라고도 칭한다)
Figure 112012037919387-pat00004
따라서,
Figure 112012037919387-pat00005
이며,
ARVSS-ARVDD<0이고, 또한 통상적으로 COLED>>C6이므로, 즉
Figure 112012037919387-pat00006
이다.
N2점과 N3점의 전압이 같아 VNINT이다. 즉 본 단계에서 N2와 N3점 전압의 프리차지를 완료한다.
< 보상단계 >
VD단이 현재 프레임의 데이터전압(VDATA(n))을 출력하고, VP단이 직류 참고전압(VREF)을 출력하며, VN단이 하이 전원레벨신호(ARVDD)를 출력하면, OLED는 역방향 컷오프를 유지한다. 스캔라인(SCAN단)과 VC가 로우 전원레벨(VGL)이 되도록, EM은 하이 전원레벨(VGH)이 되도록 제어한다. 이 단계에서, VREF>0이고, 또한 N2, N3점의 시작전압이 VINIT<0이기 때문에, 이때 T1은 통전되어 하나의 다이오드에 해당하며, 전류가 VREF단으로부터 N3점으로 흐르면서 N3점의 전압이 VREF+Vthp(즉 VREF에 T1의 역치 전압을 더한 것)에 이를 때까지 N3에 충전을 실행한 후, T1을 컷오프시킨다. 보상단계가 종료될 때, C1 양단에 저장된 전하는 (VREF+Vthp-VDATA(n))·C6이며, T4가 리니어 영역에서 작동하기 때문에 역치전압의 소모가 없다.
< 유지단계 >
VP단이 하이 전원레벨(ARVDD)을 출력하고, VN단이 로우 전원레벨(ARVSS)을 출력하면, OLED가 순방향으로 온된다. SCAN, VC는 하이 전원레벨(VGH)이 되도록, EM은 로우 전원레벨(VGL)이 되도록 제어하고, T1, T3를 온시키고, T2, T4는 컷오프시키며, C1은 T1의 게이트 소스 사이에 연결하여, T1의 VGS(즉 게이스 소스 전압)를 유지시키고, 저장된 전하가 불변하도록 유지시킨다. N1점을 T3을 통해 ARVDD에 연결하면, C1의 부트스트랩 효과에 의해 N2점의 전압이 ARVDD- VDATA(n)+VREF+Vthp(즉 N1점의 전압에서 C1의 전압 강하을 뺀 것)로 변환된다. T1의 VGS는 VREF+Vthp-VDATA(n)(즉 ARVDD에서 N2점 전압을 뺀 것)를 유지한다. 이때 T1에 흐르는 전류는
Figure 112012037919387-pat00007
이며, 따라서
Figure 112012037919387-pat00008
이다.
공식(5)로부터 알 수 있듯이, T1을 흐르는 전류는 T1의 역치전압 및 전원전압(ARVDD)과 모두 무관하며, 따라서 이상의 세 단계를 통해 기본적으로 TFT의 역치전압의 비균일성 및 IR Drop에 대한 보상을 실현하게 된다. 입력된 직류 참고전압(VREF) 및 데이터전압(VDATA(n))이 일정하기만 하면, T1을 흐르는 전류가 일정하게 되어 OLED의 비균일성을 효과적으로 보상하게 된다.
이하 플로우를 통하여 본 발명의 실시예 중의 OLED 패널 구동방법을 상세히 소개하며, 이는 다음 단계를 포함한다.
단계 701: 스캔 제어단(609)이 유효신호를 출력하여 상기 제4 트랜지스터를 온시키고, 상기 제1 제어단(610) 및 상기 제2 제어단(611)이 무효신호를 출력하여, 상기 제2 트랜지스터 및 상기 제3 트랜지스터를 컷오프시키는 단계. 본 발명의 실시예는 도 6b와 결합하여 설명하겠다.
단계 702: 제1 트랜지스터의 게이트에게 유효신호를 입력하여, 상기 제1 트랜지스터를 온시키는 단계.
단계 703: 제2 전원단자(607)가 출력한 제1 레벨신호를 상기 제1 트랜지스터를 통해 상기 OLED의 애노드로 전송하는 단계.
제1 전원단자(606) 및 제2 전원단자(607)는 모두 제1 레벨신호를 출력하고, 스캔라인은 스캔 제어단(609)을 통해 유효신호를 출력하며, 제3 전원단자(608)는 제2 레벨신호를 출력한다. 그 중 본 발명의 실시예에서 제1 레벨신호는 로우 전원레벨신호(ARVSS)일 수 있고, 제2 레벨신호는 하이 전원레벨신호(ARVDD)일 수 있으며, 본 발명의 실시예에서 유효신호는 로우 레벨신호일 수 있다. 이와 동시에 제1 제어신호 및 제2 제어신호는 모두 무효신호이다. 화소 유닛 회로 중 OLED의 애노드는 즉 도 6b 중의 N3점이다.
그 다음, 제1 전원단자(606)의 출력전압을 현재 프레임의 데이터전압으로 변환하고, 제어유닛(502)이 제2 제어단(611)을 통해 유효신호를 출력하여 제2 트랜지스터를 온시키고, 또한 제1 트랜지스터의 드레인전압을 게이트전압과 같아지게 하면, 모두 제2 전원단자(607)의 출력전압과 같아지게 된다. 본 발명의 실시예에서 유효신호는 로우 레벨신호일 수 있다. 제2 제어단(611)을 제2 트랜지스터의 게이트와 연결하고, 제어유닛(502)이 제2 제어단(611)을 통해 제2 트랜지스터의 게이트에 유효신호를 출력하면, 즉 제2 트랜지스터가 온된다. 제2 전원단자(607)는 직류 참고전압을 출력한다.
제2 전원단자(607)는 제2 레벨신호를 출력하고, 제3 전원단자(608)는 제1 레벨신호를 출력한다. 제1 트랜지스터의 게이트로 유효신호를 출력하여 제1 트랜지스터를 온 시키고, 제1 제어단(610)은 유효신호를 출력하여 제3 트랜지스터를 온시킨다. 제2 제어단(611) 및 스캔제어단(609)은 무효신호를 출력하여 제2 트랜지스터 및 제4 트랜지스터를 컷오프시키며, 제1 트랜지스터의 드레인을 통하여 데이터 전류를 OLED로 전송한다.
본 발명의 실시예 중 OLED 패널은 제1 전원단자(606), 제2 전원단자(607), 제3 전원단자(608) 및 화소 회로 어레이(501)를 포함한다. 상기 화소 회로 어레이(501)는 화소 유닛 회로로 구성되며; 상기 화소 회로 어레이(501)는 스캔라인을 더 포함한다. 상기 화소 유닛 회로는 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제4 트랜지스터, 제1 커패티시 및 OLED를 포함한다. 상기 제1 트랜지스터의 게이트는 상기 제1 커패시터의 일단 및 상기 제2 트랜지스터의 소스와 연결되고; 상기 제1 트랜지스터의 소스는 상기 제3 트랜지스터의 드레인 및 상기 제2 전원단자와 연결되며; 상기 제1 트랜지스터의 드레인은 상기 제2 트랜지스터의 드레인 및 상기 OLED의 애노드와 연결되고; 상기 제3 트랜지스터의 소스는 상기 제1 커패시터의 타단 및 상기 제4 트랜지스터의 드레인과 연결되며; 상기 제4 트랜지스터의 게이트는 상기 스캔제어단과 연결되고; 상기 제4 트랜지스터의 소스는 상기 제1 전원단자(606)와 연결된다.
본 발명의 실시예에서 제공하는 화소 유닛 회로를 채택할 경우, 입력된 직류 참고전압과 데이터전압의 신호가 불변하기만 하다면 OLED에 전송된 전류가 일정함을 유지하기 때문에, OLED의 비균일성을 보상할 수 있다. 또한 OLED에 전송된 전류는 TFT의 역치전압 및 OLED 패널의 전원전압과 모두 무관하기 때문에, TFT의 역치전압의 비균일성 및 IR Drop을 보상할 수 있으며, 제어방법이 간단하고 실현이 용이하다. 본 발명의 실시예 중의 화소 유닛 회로는 구조가 간단하고 사용하는 부품 소자가 비교적 적어 개구율을 효과적으로 향상시킬 수 있다.
물론, 본 분야의 통상의 기술자라면 본 발명의 실시예에 대하여 각종 변동과 변형을 실시하되 본 발명의 정신과 범위를 벗어나지 않도록 하여야 한다. 이와 같이, 만약 본 발명의 이러한 보정과 변형이 본 발명의 청구항 및 그와 동등한 기술의 범위에 속하는 경우, 본 발명은 또한 이러한 변동과 변형을 포함할 수 있다.

Claims (12)

  1. 스캔라인;
    데이터라인;및
    상기 스캔라인과 상기 데이터라인이 교차하면서 한정하는 화소 유닛 회로를 포함하며, 각 화소 유닛 회로는,
    발광을 위한 발광회로;
    상기 발광회로의 구동을 위한 구동회로;
    상기 구동회로가 정상적으로 동작하도록 하기 위한 프리차지회로;
    상기 구동회로의 역치전압을 보상하기 위한 보상회로;
    상기 구동회로의 제어단 및 입력단의 전압을 유지하기 위한 유지회로;
    상기 프리차지 회로에 전압을 제공하기 위한 제1 전원단자;
    상기 구동회로에 전압을 제공하기 위한 제2 전원단자;
    상기 발광회로에 전압을 제공하기 위한 제3 전원단자;
    상기 프리차지회로를 제어하여 작동하게 하거나 차단하기 위한 스캔 제어단;
    상기 유지회로를 제어하여 작동하게 하거나 차단하기 위한 제1 제어단 및 상기 보상회로를 제어하여 작동하게 하거나 차단하기 위한 제2 제어단을 포함하며;
    상기 프리차지회로의 입력단은 상기 제1 전원단자와 연결되고, 그 제1 출력단은 상기 유지회로의 입력단과 연결되며, 그 제2 출력단은 상기 보상회로의 입력단 및 상기 구동회로의 제어단과 연결되고, 그 제어단은 상기 스캔 제어단과 연결되며;
    상기 보상회로의 출력단은 상기 구동회로의 출력단 및 상기 발광회로의 입력단과 연결되고, 그 제어단은 상기 제2 제어단과 연결되며;
    상기 유지회로의 출력단은 상기 구동회로의 입력단 및 상기 제2 전원단자와 연결되고, 그 제어단은 상기 제1 제어단과 연결되는 것을 특징으로 하는 화소 회로 어레이.
  2. 제1 항에 있어서,
    상기 프리차지회로는 제4 트랜지스터 및 제1 커패시터를 포함하고; 상기 보상회로는 제2 트랜지스터를 포함하며; 상기 유지회로는 제3 트랜지스터를 포함하고; 상기 구동회로는 제1 트랜지스터를 포함하며; 상기 발광회로는 유기 발광다이오드(OELD)를 포함하며;
    상기 제1 트랜지스터의 게이트는 상기 제1 커패시터의 일단 및 상기 제2 트랜지스터의 소스와 연결되고;
    상기 제1 트랜지스터의 소스는 상기 제3 트랜지스터의 드레인 및 상기 제2 전원단자와 연결되며;
    상기 제1 트랜지스터의 드레인은 상기 제2 트랜지스터의 드레인 및 상기 OLED의 애노드와 연결되고;
    상기 제2 트랜지스터의 게이트는 상기 제2 제어단과 연결되며;
    상기 제3 트랜지스터의 소스는 상기 제1 커패시터의 타단 및 상기 제4 트랜지스터의 드레인과 연결되고, 게이트는 상기 제1 제어단과 연결되며;
    상기 제4 트랜지스터의 게이트는 상기 스캔 제어단과 연결되고, 소스는 상기 제1 전원단자와 연결되는 것을 특징으로 하는 화소 회로 어레이.
  3. 제2 항에 있어서,
    상기 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터는 모두 박막트랜지스터(TFT)인 것을 특징으로 하는 화소 회로 어레이.
  4. 청구항 1의 화소 회로 어레이를 포함하는 OLED 패널.
  5. 청구항 4의 OLED 패널에 응용되는 OLED 패널의 구동방법으로서,
    화소 유닛 회로 중의 프리차지회로는 제4 트랜지스터 및 제1 커패시터를 포함하고; 보상회로는 제2 트랜지스터를 포함하며; 유지회로는 제3 트랜지스터를 포함하고; 구동회로는 제1 트랜지스터를가 포함하며; 발광회로는 유기 발광다이오드(OLED)를 포함하며;상기 방법은
    상기 스캔라인이 스캔 제어단을 통해 유효신호를 출력하여 상기 제4 트랜지스터를 온시키고, 상기 제1 제어단 및 상기 제2 제어단이 무효신호를 출력하여, 상기 제2 트랜지스터 및 상기 제3 트랜지스터를 컷오프시키는 단계;
    제1 트랜지스터의 게이트에게 유효신호를 입력하여 상기 제1 트랜지스터를 온시키는 단계;
    제2 전원단자가 출력하는 제1 레벨신호를 상기 제1 트랜지스터를 통해 상기 OLED의 애노드로 전송하는 단계;
    를 포함하는 것을 특징으로 하는 OLED 패널 구동 방법.
  6. 제5 항에 있어서,
    제2 전원단자가 출력한 제1 레벨신호를 상기 제1 트랜지스터를 통해 상기 OLED의 애노드로 전송하기 전에,
    제1 전원단자 및 제2 전원단자가 모두 제1 레벨신호를 출력하고, 제3 전원단자가 제2 레벨신호를 출력하는 단계를 더 포함하는 것을 특징으로 하는 OLED 패널 구동 방법.
  7. 제6 항에 있어서,
    상기 제2 제어단이 유효신호를 출력하여 상기 제2 트랜지스터를 온 시키고, 상기 제1 트랜지스터의 드레인전압과 게이트전압이 같아지도록 하는 단계를 더 포함하는 것을 특징으로 하는 OLED 패널 구동 방법.
  8. 제7 항에 있어서,
    상기 제2 트랜지스터가 온되기 전에,
    상기 제1 전원단자의 출력전압을 현재 프레임의 데이터전압으로 변환하는 단계를 더 포함하는 것을 특징으로 하는 OLED 패널 구동 방법.
  9. 제7 항에 있어서,
    상기 제1 트랜지스터의 드레인전압과 게이트전압은 모두 상기 제2 전원단자의 출력전압과 같은 것을 특징으로 하는 OLED 패널 구동 방법.
  10. 제8 항에 있어서,
    상기 제2 전원단자가 유효신호를 출력하여 상기 제2 트랜지스터를 온시키고, 상기 제1 트랜지스터의 드레인전압이 게이트전압과 같아지도록 한 후,
    제2 전원단자가 직류 참고전압을 출력하는 단계를 더 포함하는 것을 특징으로 하는 OLED 패널 구동 방법.
  11. 제6 항에 있어서,
    상기 제1 트랜지스터의 게이트로 유효신호를 출력하여 상기 제1 트랜지스터를 온시키고, 상기 제1 제어단이 유효신호를 출력하여 상기 제3 트랜지스터를 온시키는 단계와;
    상기 제2 제어단 및 상기 스캔 제어단이 무효신호를 출력하여 상기 제2 트랜지스터 및 상기 제4 트랜지스터를 컷오프시키고, 상기 제1 트랜지스터의 드레인을 통해 데이터전류를 상기 OLED로 전송하는 단계를 더 포함하는 것을 특징으로 하는 OLED 패널 구동 방법.
  12. 제11 항에 있어서,
    상기 제1 트랜지스터의 게이트로 유효신호를 출력하여 상기 제1 트랜지스터를 온시키고, 상기 제1 제어단이 유효신호를 출력하여 상기 제3 트랜지스터를 온시키기 전에,
    상기 제2 전원단자가 제2 레벨신호를 출력하고, 상기 제3 전원단자가 제1 레벨신호를 출력하는 단계를 더 포함하는 것을 특징으로 하는 OLED 패널 구동 방법.
KR1020120050404A 2011-05-13 2012-05-11 화소 유닛 회로, 화소 어레이, 패널 및 패널 구동방법 KR101401606B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110124714.XA CN102646386B (zh) 2011-05-13 2011-05-13 一种像素单元电路、像素阵列、面板及面板驱动方法
CN201110124714.X 2011-05-13

Publications (2)

Publication Number Publication Date
KR20120127315A KR20120127315A (ko) 2012-11-21
KR101401606B1 true KR101401606B1 (ko) 2014-06-02

Family

ID=46456318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120050404A KR101401606B1 (ko) 2011-05-13 2012-05-11 화소 유닛 회로, 화소 어레이, 패널 및 패널 구동방법

Country Status (5)

Country Link
US (1) US9218766B2 (ko)
EP (1) EP2523182B1 (ko)
JP (1) JP6158477B2 (ko)
KR (1) KR101401606B1 (ko)
CN (1) CN102646386B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140000075A (ko) * 2012-06-22 2014-01-02 삼성디스플레이 주식회사 파워 유닛 및 이를 구비하는 유기 발광 표시 장치
JP5939135B2 (ja) * 2012-07-31 2016-06-22 ソニー株式会社 表示装置、駆動回路、駆動方法、および電子機器
EP2915161B1 (en) * 2012-11-05 2020-08-19 University of Florida Research Foundation, Inc. Brightness compensation in a display
CN103021333B (zh) * 2012-12-11 2016-01-20 昆山工研院新型平板显示技术中心有限公司 有机发光显示器的像素电路及其驱动方法
CN103000133B (zh) * 2012-12-19 2015-05-20 四川虹视显示技术有限公司 主动式有机发光二极管显示屏像素驱动电路
TWI490833B (zh) * 2013-01-25 2015-07-01 Chunghwa Picture Tubes Ltd 有機發光二極體顯示裝置及其畫素電路
CN103218970B (zh) * 2013-03-25 2015-03-25 京东方科技集团股份有限公司 Amoled像素单元及其驱动方法、显示装置
CN103226931B (zh) * 2013-04-27 2015-09-09 京东方科技集团股份有限公司 像素电路和有机发光显示器
CN103310728B (zh) * 2013-05-29 2015-05-20 京东方科技集团股份有限公司 发光二极管像素单元电路和显示面板
CN103309507B (zh) 2013-05-30 2016-05-11 京东方科技集团股份有限公司 一种触摸显示驱动电路、方法和显示装置
CN103474028B (zh) 2013-09-09 2014-12-10 京东方科技集团股份有限公司 一种像素电路、驱动电路、阵列基板及显示设备
CN103714780B (zh) 2013-12-24 2015-07-15 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN103730089B (zh) * 2013-12-26 2015-11-25 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN103714781B (zh) 2013-12-30 2016-03-30 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN104751777B (zh) * 2013-12-31 2017-10-17 昆山工研院新型平板显示技术中心有限公司 像素电路、像素及包括该像素的amoled显示装置及其驱动方法
US10607542B2 (en) 2013-12-31 2020-03-31 Kunshan New Flat Panel Display Technology Center Co., Ltd. Pixel circuit, pixel, and AMOLED display device comprising pixel and driving method thereof
CN103886838B (zh) * 2014-03-24 2016-04-06 京东方科技集团股份有限公司 像素补偿电路、阵列基板及显示装置
CN104036722B (zh) 2014-05-16 2016-03-23 京东方科技集团股份有限公司 像素单元驱动电路及其驱动方法、显示装置
TWI515712B (zh) * 2014-05-28 2016-01-01 友達光電股份有限公司 畫素補償電路
US9472605B2 (en) 2014-11-17 2016-10-18 Apple Inc. Organic light-emitting diode display with enhanced aperture ratio
CN104700780B (zh) * 2015-03-31 2017-12-05 京东方科技集团股份有限公司 一种像素电路的驱动方法
CN104835452B (zh) * 2015-05-28 2017-04-19 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
CN104851392B (zh) 2015-06-03 2018-06-05 京东方科技集团股份有限公司 一种像素驱动电路及方法、阵列基板和显示装置
CN105047131B (zh) * 2015-07-29 2018-07-13 深圳丹邦投资集团有限公司 一种amoled像素电路的控制方法
TWI569249B (zh) * 2016-07-01 2017-02-01 友達光電股份有限公司 畫素電路
CN106297662B (zh) * 2016-09-09 2018-06-01 深圳市华星光电技术有限公司 Amoled像素驱动电路及驱动方法
US9888185B1 (en) * 2016-12-20 2018-02-06 Omnivision Technologies, Inc. Row decoder for high dynamic range image sensor using in-frame multi-bit exposure control
CN107993612A (zh) * 2017-12-21 2018-05-04 信利（惠州）智能显示有限公司 一种amoled像素驱动电路及像素驱动方法
CN109377947A (zh) * 2018-12-13 2019-02-22 武汉华星光电半导体显示技术有限公司 显示装置及其驱动方法
CN112309332B (zh) * 2019-07-31 2022-01-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示面板
EP4002336A4 (en) * 2020-05-27 2022-08-24 BOE Technology Group Co., Ltd. MATRIX SUBSTRATE, BILLBOARD, AND METHOD OF ATTACKING MATRIX SUBSTRATE
CN113781971A (zh) * 2021-08-05 2021-12-10 合肥维信诺科技有限公司 一种显示面板的驱动方法和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003330418A (ja) 2002-05-14 2003-11-19 Sony Corp 表示装置およびその駆動方法
JP2004302211A (ja) 2003-03-31 2004-10-28 Seiko Epson Corp 画素回路、電気光学装置および電子機器
JP2005258427A (ja) 2004-02-12 2005-09-22 Canon Inc 駆動回路及びそれを用いた画像形成装置
US20090284511A1 (en) * 2005-11-28 2009-11-19 Kyocera Corporation Image Display Apparatus and Driving Method Thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4271479B2 (ja) * 2003-04-09 2009-06-03 株式会社半導体エネルギー研究所 ソースフォロワ及び半導体装置
US7502000B2 (en) * 2004-02-12 2009-03-10 Canon Kabushiki Kaisha Drive circuit and image forming apparatus using the same
US7173590B2 (en) * 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
TW200709160A (en) * 2005-07-20 2007-03-01 Pioneer Corp Active matrix type display device
US8004207B2 (en) * 2008-12-03 2011-08-23 Freescale Semiconductor, Inc. LED driver with precharge and track/hold

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003330418A (ja) 2002-05-14 2003-11-19 Sony Corp 表示装置およびその駆動方法
JP2004302211A (ja) 2003-03-31 2004-10-28 Seiko Epson Corp 画素回路、電気光学装置および電子機器
JP2005258427A (ja) 2004-02-12 2005-09-22 Canon Inc 駆動回路及びそれを用いた画像形成装置
US20090284511A1 (en) * 2005-11-28 2009-11-19 Kyocera Corporation Image Display Apparatus and Driving Method Thereof

Also Published As

Publication number Publication date
CN102646386B (zh) 2014-08-06
EP2523182B1 (en) 2018-08-08
US9218766B2 (en) 2015-12-22
EP2523182A1 (en) 2012-11-14
US20120287103A1 (en) 2012-11-15
JP6158477B2 (ja) 2017-07-05
CN102646386A (zh) 2012-08-22
KR20120127315A (ko) 2012-11-21
JP2012242830A (ja) 2012-12-10

Similar Documents

Publication Publication Date Title
KR101401606B1 (ko) 화소 유닛 회로, 화소 어레이, 패널 및 패널 구동방법
US9953571B2 (en) Pixel driving circuit, a pixel driving method for the same, and a display apparatus
US8941309B2 (en) Voltage-driven pixel circuit, driving method thereof and display panel
KR101530500B1 (ko) 픽셀 유닛 회로, 그 보상 방법, 및 디스플레이 디바이스
US9262966B2 (en) Pixel circuit, display panel and display apparatus
US10032415B2 (en) Pixel circuit and driving method thereof, display device
US10504436B2 (en) Pixel driving circuits, pixel driving methods and display devices
US20140192038A1 (en) Oled pixel driving circuit
US9691328B2 (en) Pixel driving circuit, pixel driving method and display apparatus
US9548024B2 (en) Pixel driving circuit, driving method thereof and display apparatus
US9905166B2 (en) Pixel driving circuit, pixel driving method and display apparatus
US20190279573A1 (en) Pixel circuits and driving methods thereof, display devices
WO2016023311A1 (zh) 像素驱动电路及其驱动方法和显示装置
US9728133B2 (en) Pixel unit driving circuit, pixel unit driving method, pixel unit and display apparatus
US10748489B2 (en) Pixel driving circuit and driving method thereof, and display apparatus
CN108777131B (zh) Amoled像素驱动电路及驱动方法
WO2016187991A1 (zh) 像素电路、驱动方法、有机电致发光显示面板及显示装置
CN105096826A (zh) 一种像素电路及其驱动方法、阵列基板、显示装置
US10157576B2 (en) Pixel driving circuit, driving method for same, and display apparatus
US10424249B2 (en) Pixel driving circuit and driving method thereof, array substrate, and display device
US10902776B2 (en) Pixel circuit, driving method thereof and display device thereof
CN105139805A (zh) 一种像素驱动电路及其驱动方法、显示装置
US20170294161A1 (en) Drive circuit and drive method thereof, display substrate and drive method thereof, and display device
US11282442B2 (en) Pixel driving circuit and driving method thereof, and display panel
US20230123397A1 (en) Pixel driving circuit, driving method thereof, and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 6