CN113707077A - 一种像素驱动电路及其驱动方法、显示基板 - Google Patents

Abstract

本申请公开了一种像素驱动电路及其驱动方法、显示基板，其中，一种像素驱动电路，驱动子电路用于控制发光元件的驱动电流；第一发光控制子电路用于在发光信号控制子电路的控制下，将驱动电流施加至发光元件；第一选择子电路用于在第一数据信号的控制下导通或断开第一发光控制信号与第一发光控制子电路控制端的连接；第二选择子电路用于在第一数据信号的控制下导通或断开第二发光控制信号与第一发光控制子电路控制端的连接。本申请实施例提供的像素电路，采用脉冲幅度调制和脉冲宽度调制对于像素电路共同控制，实现不同的发光时长，可以针对不同灰阶状态下，支持不同的调控方案，提高灰阶的展开，同时支持高分辨率。

Description

一种像素驱动电路及其驱动方法、显示基板

技术领域

本申请一般涉及像素驱动技术领域，具体涉及一种像素驱动电路及其驱动方法、显示基板。

背景技术

AM-LED显示技术由于其具有色域广、响应速度快、亮度高、寿命长等优点，在显示领域具有广泛的应用。一般，AM-LED显示屏涉及数百万颗Micro-LED芯片，虽然芯片进行过分类处理，但是在低电流密度下芯片个体之间的亮度还是存在较大的差异。

发明内容

鉴于现有技术中的上述缺陷或不足，期望提供一种像素驱动电路及其驱动方法、显示基板，可以实现显示亮度的均一控制。

第一方面，本申请提供了一种像素驱动电路，包括：驱动子电路、第一发光控制子电路、发光信号控制子电路、发光元件，其中，

所述驱动子电路用于控制所述发光元件的驱动电流；

所述第一发光控制子电路用于在发光信号控制子电路的控制下，将所述驱动电流施加至所述发光元件；

所述发光信号控制子电路包括、第一选择子电路和第二选择子电路；

所述第一选择子电路用于在第一数据信号的控制下导通或断开第一发光控制信号与所述第一发光控制子电路控制端的连接；

所述第二选择子电路用于在所述第一数据信号的控制下导通或断开第二发光控制信号与所述第一发光控制子电路控制端的连接。

进一步地，所述发光信号控制子电路还包括第一写入子电路、第一存储子电路，其中，

所述第一写入子电路用于在开关控制信号的控制下将第一数据信号写入所述第一存储子电路；

所述第一选择子电路的控制端与所述第一存储子电路连接，所述第二选择子电路的控制端与所述第一存储子电路连接。进一步地，所述发光信号控制子电路被配置为当第一选择子电路导通时，所述第二选择子电路断开；或者，当第二选择子电路导通时，所述第二选择子电路断开。

可选地，所述第一数据信号为脉冲宽度调制信号，所述第一数据信号包括第一数据子信号和第二数据子信号，所述第一数据子信号用于控制所述第一选择子电路导通以及控制所述第二选择子电路断开，所述第二数据子信号用于控制所述第二选择子电路导通以及控制所述第一选择子电路断开。

进一步地，所述第一数据子信号的脉冲宽度对应所述第一发光控制信号导通所述第一发光控制子电路的周期，所述第二数据子信号的脉冲宽度对应所述第二发光控制信号导通所述第一发光控制子电路的周期。

可选地，所述第一发光控制信号为脉冲宽度调制信号，所述第一发光控制信号用于在所述第一数据子信号的驱动下控制所述发光元件发光的第一发光时长。

可选地，所述第二发光控制信号为脉冲宽度调制信号，所述第二发光控制信号用于在所述第二数据子信号的驱动下控制所述发光元件发光的第二发光时长。

可选地，还包括：第二存储子电路、第二写入子电路、第一初始化子电路、第二初始化子电路、第二发光控制子电路、第三发光控制子电路，其中，

第二存储子电路的第一端与第一电源端连接，第二端与所述驱动子电路的控制端连接；

所述第二写入子电路用于在所述开关控制信号的控制下将第二数据信号写入所述第二存储子电路；所述第二写入子电路包括与所述驱动子电路第一端连接的第一写入控制子电路以及与所述驱动子电路第二端连接的第二写入控制子电路；

所述第一初始化子电路与所述第二存储子电路的第二端连接，用于在复位信号的控制下对所述第二存储子电路的第二端进行初始化；

所述第二初始化子电路与所述发光元件的第一端连接，用于在复位信号的控制下对所述发光元件的第一端进行初始化，所述发光元件的第二端与第二电源端连接；

所述第二发光控制子电路的第一端与第一电源端连接，所述第二发光控制子电路的第二端与所述驱动子电路的第一端连接，用于在所述第一发光控制信号的控制下将所述第一电源端的电压施加至所述驱动子电路的第一端；

所述第三发光控制子电路与所述驱动子电路的第二端连接，所述第三发光控制子电路的第二端与所述第一发光控制子电路的第一端连接，用于在所述第一发光控制信号的控制下将所述驱动子电路的电流施加至所述第一发光控制子电路。

可选地，所述第二数据信号为脉冲幅值调制信号，所述第二数据信号用于控制所述驱动子电路的开启状态，以控制所述驱动子电路输出电流的大小。

可选地，所述驱动子电路包括驱动晶体管；

所述第一发光控制子电路包括第一晶体管，所述第一晶体管的第一端与所述驱动晶体管连接，所述第一晶体管的第二端与所述发光元件连接；

所述第一写入电路包括第二晶体管，所述第一存储子电路包括第一存储电容，所述第一选择子电路包括第三晶体管，所述第二选择子电路包括第四晶体管，其中，

所述第二晶体管的控制端与所述开关控制信号端连接，所述第二晶体管的第一端与所述第一数据信号端连接，所述第二晶体管的第二端与所述第二晶体管的第二端与所述第一存储电容的第一端连接，所述第一存储电容的第二端与初始电源端连接；

所述第三晶体管的第一端与所述第一发光控制信号端连接，所述第三晶体管的第二端与所述第一晶体管的控制端连接，所述第三晶体管的控制端与所述第一存储电容的第一端连接；

所述第四晶体管的第一端与所述第二发光控制信号端连接，所述第四晶体管的第二端与所述第一晶体管的控制端连接，所述第四晶体管的控制端与所述第一存储电容的第一端连接。

可选地，所述第二存储子电路包括第二存储电容，所述第二存储电容的第一端与第一电源端连接，所述第二存储电容的第二端与所述驱动晶体管的控制端连接；

所述第二写入子电路包括第五晶体管和第六晶体管，所述第五晶体管的第一端与所述第二数据信号端连接，所述第五晶体管的第二端与所述驱动晶体管的第一端连接，所述第五晶体管的控制端与所述开关控制信号端连接；所述第六晶体管的第一端与所述驱动晶体管的第一端连接，所述第六晶体管的第二端与所述驱动晶体管的控制端连接，所述第六晶体管的控制端与所述开关控制信号端连接；

所述第一初始化子电路包括第七晶体管，所述第七晶体管的第一端与初始电源端连接，所述第七晶体管的第二端与所述驱动晶体管的控制端连接，所述第七晶体管的控制端与复位信号端连接；

所述第二初始化子电路包括第八晶体管，所述第八晶体管的第一端与所述初始电源端连接，所述第八晶体管的第二端与所述发光元件的第一端连接，所述第八晶体管的控制端与复位信号端连接；

所述第二发光控制子电路包括第九晶体管，所述第九晶体管的第一端与所述第一电源端连接，所述第九晶体管的第二端与所述驱动晶体管的第一端连接，所述第九晶体管的控制端与所述第一发光控制信号连接；

所述第三发光控制子电路包括第十晶体管，所述第十晶体管的第一端与所述驱动晶体管的第二端连接，所述第十晶体管的第二端与第一晶体管的第一端连接，所述第十晶体管的控制端与所述第一发光控制信号连接；所述第一晶体管的第二端连接所述发光元件。

第二方面，本申请提供了一种像素驱动电路的驱动方法，所述方法包括：预设第一数据信号，所述第一数据信号包括用于控制第一选择子电路导通的第一数据子信号以及用于控制第二选择子电路导通的第二数据子信号；

所述第一选择子电路响应于所述第一数据子信号将第一发光控制信号端与第一发光控制子电路控制端导通；

所述第一发光控制信号响应于所述第一发光控制信号将驱动子电路上的驱动电流施加至发光元件，以驱动所述发光元件发光；

或者

所述第二选择子电路响应于所述第二数据子信号将第二发光控制信号端与第一发光控制子电路控制端导通；

所述第一发光控制信号响应于所述第二发光控制信号将所述驱动子电路的电流施加至所述发光元件，以驱动发光元件发光。

可选地，所述预设第一数据信号的方法包括：第一写入子电路响应于开关控制信号将第一数据信号写入第一存储子电路。

可选地，所述方法包括复位阶段、写入阶段和发光阶段：

在所述复位阶段，第一初始化子电路响应于复位信号对第二存储子电路的第二端进行复位，第二初始化子电路响应于所述复位信号对发光元件的第一端进行复位；

在所述写入阶段，第一写入子电路响应于开关控制信号将第一数据信号写入第一存储子电路；第二写入子电路响应于开关控制信号将第二数据信号写入第二存储子电路，所述第二数据信号输入数据电压Vdata，所述驱动子电路的第一端的电压充电至Vdata，所述驱动子电路的第一端对所述驱动子电路的控制端进行充电；

在所述发光阶段，所述发光元件响应于所述第一发光控制信号的脉冲宽度调制的驱动电流控制进行发光；或者，所述发光元件响应于所述第二发光控制信号的脉冲宽度调制的驱动电流控制进行发光。

第三方面，本申请提供了一种显示基板，其特征在于，包括阵列布置的多个像素单元，其中，至少一个所述像素单元包括如以上任一所述的像素驱动电路或者采用如以上任一所述的像素驱动电路的驱动方法。

可选地，所述显示基板还包括沿着第一方向延伸的第一发光控制信号线和沿着第二方向延伸的第一数据信号线，所述第一发光控制信号线和所述第一数据信号线交叉限定像素单元。

本申请的实施例提供的技术方案可以包括以下有益效果：

本申请实施例提供的像素电路，采用脉冲幅度调制和脉冲宽度调制对于像素电路共同控制，通过发光控制信号子电路中对于发光元件上的驱动电流进行调控，实现不同的发光时长，可以针对不同灰阶状态下，支持不同的调控方案，提高灰阶的展开，同时支持高分辨率。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为本申请的实施例提供的一种像素驱动电路的示意图；

图2为本申请的实施例提供的另一种像素驱动电路的示意图；

图3为本申请的实施例提供的一种像素驱动电路的时序图；

图4为本申请的实施例提供的一种像素驱动电路的灰阶控制原理示意图；

图5为本申请的实施例提供的另一种像素驱动电路的时序图；

图6为本申请的实施例提供的再一种像素驱动电路的时序图；

图7为本申请的实施例提供的又一种像素驱动电路的时序图；

图8为本申请的实施例提供的一种显示基板的像素阵列的示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

Micro-LED是电流驱动型发光器件，其驱动方式一般只有两种模式：无源选址驱动(PM：Passive Matrix，又称无源寻址、被动寻址、无源驱动等等)与有源选址驱动(AM：Active Matrix，又称有源寻址、主动寻址、有源驱动等)。

在有源选址驱动电路中，每个Micro-LED像素有其对应的独立驱动电路，驱动电流由驱动晶体管提供。对于AM-LED需要通过电流直接控制芯片的灰阶，但是现有LED芯片由于量子阱生长和极化场的作用，在不同电流密度下波长值会发生偏移，会引起量子限制斯塔克效应，造成芯片波长不稳定，从而限制了灰阶的显示和切换。

作为AM驱动方法，存在使用驱动电流的幅度表示灰度的脉冲幅度调制(PAM)方法，以及使用驱动电流的驱动时间(或脉冲宽度)表示灰度的脉冲宽度调制(PWM)方法。

请详见图1，本申请提供了一种像素驱动电路，包括：驱动子电路100、第一发光控制子电路10、发光信号控制子电路20、发光元件30，其中：

所述驱动子电路100用于控制所述发光元件30的驱动电流。

所述第一发光控制子电路10用于在发光信号控制子电路20的控制下，将所述驱动电流施加至所述发光元件30。

所述发光信号控制子电路20包括第一选择子电路203和第二选择子电路204，其中，

所述第一选择子电路203用于在所述第一数据信号Data_PWM的控制下导通或断开第一发光控制信号EM1与所述第一发光控制子电路10控制端的连接。

所述第二选择子电路204用于在所述第一数据信号Data_PWM的控制下导通或断开第二发光控制信号EM2与所述第一发光控制子电路10控制端的连接。

在本申请实施例中，所述发光信号控制子电路20为非门电路，所述发光信号控制子电路20被配置为当第一选择子电路导通时，所述第二选择子电路断开。或者，当第二选择子电路导通时，所述第二选择子电路断开。

请参考图2，所述发光信号控制子电路还包括第一写入子电路201、第一存储子电路202，其中，所述第一写入子电路201用于在开关控制信号Gate的控制下将第一数据信号Data_PWM写入所述第一存储子电路202。另外，所述第一选择子电路203的控制端与所述第一存储子电路202连接，所述第二选择子电路204的控制端与所述第一存储子电路202连接。

所述像素电路还包括第二写入子电路和第二存储子电路，其中，所述第二写入子电路50用于在所述开关控制信号Gate的控制下将第二数据信号Data_PAM写入所述第二存储子电路40。

通过将第一数据信号Data_PWM写入所述第一存储子电路202，将第二数据信号写入Data_PAM写入所述第二存储子电路40，实现在发光过程中对于PWM和PAM的同时控制。

需要说明的是，在本申请实施例中，通过在像素电路驱动发光元件30发光的过程中，将第一发光控制信号EM1和第二发光控制信号EM2进行不同的设置，通过PWM信号来控制第一发光控制信号EM1和第二发光控制信号EM2接入像素电路，实现不同的发光控制，有利于控制灰阶的展开，以实现高亮度和低亮度灰阶下的全局显示。

第一数据信号Data_PWM可以控制第一发光控制信号EM1和第二发光控制信号EM2接入像素电路的时序，第一发光控制信号EM1和第二发光控制信号EM2对于灰阶显示状态下不同的发光时长控制，通过调控三者之间的关系，可以实现不同的灰阶显示方案。

在具体设置时，所述第一数据信号Data_PWM为脉冲宽度调制信号，所述第一数据信号Data_PWM包括第一数据子信号和第二数据子信号，所述第一数据子信号用于控制所述第一选择子电路导通以及控制所述第二选择子电路断开，所述第二数据子信号用于控制所述第二选择子电路导通以及控制所述第一选择子电路断开。

所述第一数据子信号的脉冲宽度对应所述第一发光控制信号EM1导通所述第一发光控制子电路10的周期，所述第二数据子信号的脉冲宽度对应所述第二发光控制信号EM2导通所述第一发光控制子电路10的周期。

另外，在具体实施时，所述第一发光控制信号EM1为脉冲宽度调制信号，所述第一发光控制信号EM1用于在所述第一数据子信号的驱动下控制所述发光元件30发光的第一发光时长。

所述第二发光控制信号EM2为脉冲宽度调制信号，所述第二发光控制信号EM2用于在所述第二数据子信号的驱动下控制所述发光元件30发光的第二发光时长。

在本申请实施例中，在单帧的时间内，通过调制PWM信号的高低电平的脉冲宽度，调制所述第一发光控制信号EM1和第二发光控制信号EM2接入像素电路的周期，进而通过所述第一发光时长和所述第二发光时长调制所述发光元件30的发光时间。在不同的应用场景，例如不同的灰阶显示时，可以设置不同的发光方案，本申请对此不进行具体限制。以下进行不同的实施方案通过实施例的方式进行示例性说明。

需要说明的是，在本申请实施例中，发光元件30可以是现有技术中包括LED(LightEmitting Diode，发光二极管)或OLED(Organic Light Emitting Diode，有机发光二极管)在内的电流驱动型发光器件，发光元件30还可以是微型LED(micro-LED：MicroLightEmitting Diode)。微型LED是指没有背光和滤光片而自发光的100微米(μm)以下大小的超小型无机发光元件30。在下述各实施例中是以micro-LED为例进行的说明。需要说明的是，发光元件30可以为各种类型的LED，例如发红光、绿光、蓝光或白光等，本申请的实施例对此不作限制。

“控制端”具体是指晶体管的栅极，“第一端”具体是指晶体管的源极，“第二端”具体是指晶体管的漏极。当然，本领域的技术人员应该知晓的是，该“第一端”与“第二端”可进行互换，即“第一端”具体是指晶体管的漏极，“第二端”具体是指晶体管的源极。

本申请的实施例中的第一电源电压端例如保持输入直流高电平信号，将该直流高电平称为第一电压。第二电源电压端例如保持输入直流低电平信号，将该直流低电平称为第二电压，低于第一电压。以下各实施例与此相同，不再赘述。

另外，按照晶体管半导体特性的不同，晶体管可以分为N型晶体管和P型晶体管。其中，在晶体管作为开关晶体管使用时，N型开关晶体管受控于高电平开关控制信号Gate而导通，受控于低电平开关控制信号Gate而关闭。P型开关晶体管受控于低电平开关控制信号Gate而导通，受控于高电平开关控制信号Gate而关闭。

值得注意的是，本申请实施例中的像素电路适用于各种结构的像素驱动电路(例如2T1C、4T1C、6T1C、7T1C或8T1C等)。本申请实施例中以8T1C进行示例性说明。

在本申请实施例中，还包括：第二存储子电路40、第二写入子电路50、第一初始化子电路60、第二初始化子电路70、第二发光控制子电路80、第三发光控制子电路90，其中，

第二存储子电路40的第一端与第一电源端VDD连接，第二端与所述驱动子电路的控制端连接。

所述第二写入子电路50用于在所述开关控制信号Gate的控制下将第二数据信号Data_PAM写入所述第二存储子电路40。所述第二写入子电路50包括与所述驱动子电路第一端连接的第一写入控制子电路以及与所述驱动子电路第二端连接的第二写入控制子电路。

所述第一初始化子电路60与所述第二存储子电路40的第二端连接，用于在复位信号RST的控制下对所述第二存储子电路40的第二端进行初始化。

所述第二初始化子电路70与所述发光元件30的第一端连接，用于在复位信号RST的控制下对所述发光元件30的第一端进行初始化，所述发光元件30的第二端与第二电源端VSS连接。

所述第二发光控制子电路80的第一端与第一电源端VDD连接，所述第二发光控制子电路80的第二端与所述驱动子电路100的第一端连接，用于在所述第一发光控制信号EM1的控制下将所述第一电源端VDD的电压施加至所述驱动子电路100的第一端。

所述第三发光控制子电路90与所述驱动子电路100的第二端连接，所述第三发光控制子电路90的第二端与所述第一发光控制子电路10的第一端连接，用于在所述第一发光控制信号EM1的控制下将所述驱动子电路的电流施加至所述第一发光控制子电路10。

其中，所述第二数据信号Data_PAM为脉冲幅值调制信号，所述第二数据信号Data_PAM用于控制所述驱动子电路100的开启状态，以控制所述驱动子电路100输出电流的大小。

在具体设置时，所述驱动子电路100包括驱动晶体管DN。

所述第一发光控制子电路10包括第一晶体管D1，所述第一晶体管D1的第一端与所述驱动晶体管DN连接，所述第一晶体管D1的第二端与所述发光元件30连接。

所述第一写入电路包括第二晶体管D2，所述第一存储子电路包括第一存储电容C1，所述第一选择子电路包括第三晶体管D3，所述第二选择子电路包括第四晶体管D4，其中，

所述第二晶体管D2的控制端与所述开关控制信号Gate端连接，所述第二晶体管D2的第一端与所述第一数据信号Data_PWM端连接，所述第二晶体管D2的第二端与所述第二晶体管D2的第二端与所述第一存储电容C1的第一端连接，所述第一存储电容C1的第二端与初始电源端Vint连接。

需要说明的是，在本申请实施例中第一存储电容C1的第二端与初始电源端Vint连接，仅为示例性说明，在其他的一些实施例中，第一存储电容C1的第二端还可以连接其他直流信号，例如VDD，VSS，无论第一存储电容的第二端连接的信号是哪个信号，这并不影响第一存储电容的第一端写入第一数据信号Data_PWM的电压。

所述第三晶体管D3的第一端与所述第一发光控制信号EM1端连接，所述第三晶体管D3的第二端与所述第一晶体管D1的控制端连接，所述第三晶体管D3的控制端与所述第一存储电容C1的第一端连接。

所述第四晶体管D4的第一端与所述第二发光控制信号EM2端连接，所述第四晶体管D4的第二端与所述第一晶体管D1的控制端连接，所述第四晶体管D4的控制端与所述第一存储电容C1的第一端连接。

所述第二存储子电路40包括第二存储电容C2，所述第二存储电容C2的第一端与第一电源端VDD连接，所述第二存储电容C2的第二端与所述驱动晶体管DN的控制端连接。

需要说明的是，在本申请实施例中第二存储电容C2的第一端与第一电源端VDD连接，仅为示例性说明，在其他的一些实施例中，第二存储电容C2的第一端还可以连接其他直流信号，例如Vint，VSS，无论第二存储电容的第一端连接的信号是哪个信号，这并不影响第二存储电容的第二端写入第二数据信号Data_PAM的电压。

所述第二写入子电路50包括第五晶体管D5和第六晶体管D6，所述第五晶体管D5的第一端与所述第二数据信号Data_PAM端连接，所述第五晶体管D5的第二端与所述驱动晶体管DN的第一端连接，所述第五晶体管D5的控制端与所述开关控制信号Gate端连接。所述第六晶体管D6的第一端与所述驱动晶体管DN的第一端连接，所述第六晶体管D6的第二端与所述驱动晶体管DN的控制端连接，所述第六晶体管D6的控制端与所述开关控制信号Gate端连接。

所述第一初始化子电路60包括第七晶体管D7，所述第七晶体管D7的第一端与初始电源端Vint连接，所述第七晶体管D7的第二端与所述驱动晶体管DN的控制端连接，所述第七晶体管D7的控制端与复位信号RST端连接。

所述第二初始化子电路70包括第八晶体管D8，所述第八晶体管D8的第一端与所述初始电源端Vint连接，所述第八晶体管D8的第二端与所述发光元件30的第一端连接，所述第八晶体管D8的控制端与复位信号RST端连接。

需要说明的是，在本申请的不同实施例中，所述初始电源端Vint包括第一初始电源子端Vint1和第二初始电源子Vint2，所述第一初始电源子端与所述第一初始化子电路60电连接，所述第二初始电源子端与所述第二初始化子电路70电连接，所述第一初始电源子端的电压信号大于所述第二初始电源子端的电压信号。

具体地，采用双Vint设计，Vint1和Vint2的电压可以相同，也可以不同。Vint1负责对于驱动晶体管的控制端复位，Vint2负责发光元件6阳极的复位，优点是两个过程互相没有干扰，阳极可以进行更低电压的复位，消除正电荷，对于提升寿命更有利。

所述第二发光控制子电路80包括第九晶体管D9，所述第九晶体管D9的第一端与所述第一电源端VDD连接，所述第九晶体管D9的第二端与所述驱动晶体管DN的第一端连接，所述第九晶体管D9的控制端与所述第一发光控制信号EM1连接。

所述第三发光控制子电路90包括第十晶体管D10，所述第十晶体管D10的第一端与所述驱动晶体管DN的第二端连接，所述第十晶体管D10的第二端与第一晶体管D1的第一端连接，所述第十晶体管D10的控制端与所述第一发光控制信号EM1连接。所述第一晶体管D1的第二端连接所述发光元件30。

本申请实施例中像素驱动电路采用LTPO电路，即用低温多晶硅(LTPS)技术和氧化物(IGZO)制备成LTPO电路，oxide TFT为NMOS，而低温多晶硅制备的TFT为PMOS。该电路包含11个薄膜晶体管(T1-T11)，其中D4是N型薄膜晶体管，其余的为P型的薄膜晶体管。

需要说明的是，在本申请实施例中，对于各晶体管的类型仅为适应性说明，例如D6\D7也可以采用氧化物TFT，当D6\D7为NMOS时，D6\D7上的栅极控制信号需要做相应改变。本申请实例中还可以采用LTPS CMOS工艺背板，例如，T4采用LTPS NMOS，其他采用LTPSPMOS。

低温多晶硅薄膜晶体管(Low Temperature Poly Silicon，简称LTPS)，采用多晶硅沉积形成有源层。LTPS具有较高的电子迁移率，反应速度较快，且有高亮度、高分辨率与低耗电量等优点。

氧化物薄膜晶体管(oxide thin-film transistor，简称oxide TFT)，例如以氧化物半导体作为TFT的有源层，如铟镓锌氧化物(Indium Gallium Zinc Oxide，简称IGZO)，氧化物半导体具有较高的电子迁移率、良好的关断特性，相比LTPS，氧化物半导体制程简单，与非晶硅制程相容性较高。

当然，氧化物薄膜晶体管还可以为其他金属氧化物半导体，例如，铟锌锡氧化物(IZTO)或铟镓锌锡氧化物(IGZTO)等。采用氧化物薄膜晶体管可以有效减小晶体管的尺寸以及防止漏电流，从而在使得该像素电路的可以适用于低频驱动的同时，还可以增加显示基板的分辨率。

另外，为了提高像素电路的适用性，可以将第一发光控制信号EM1采用高频信号，可以实现满足不同的驱动方式。本申请实施例中对于第一发光控制信号EM1可以采用不同的信号控制方式，实现不同的驱动方式。

请参考图2与图3，图3是施加于图2中的像素驱动电路的各信号的时序图。本申请提供了一种像素驱动电路的驱动方法，所述方法包括：

第一写入子电路响应于开关控制信号Gate将第一数据信号Data_PWM写入第一存储子电路。所述第一数据信号Data_PWM包括用于控制第一选择子电路导通的第一数据子信号以及用于控制第二选择子电路导通的第二数据子信号。

所述第一选择子电路响应于所述第一数据子信号将第一发光控制信号EM1端与第一发光控制子电路10控制端导通；

所述第一发光控制信号EM1响应于所述第一发光控制信号EM1将驱动晶体管DN上的驱动电流施加至发光元件30，以驱动所述发光元件30发光；

或者

所述第二选择子电路响应于所述第二数据子信号将第二发光控制信号EM2端与第一发光控制子电路10控制端导通；

所述第一发光控制信号EM1响应于所述第二发光控制信号EM2将所述驱动晶体管DN的电流施加至所述发光元件30，以驱动发光元件30发光。

具体地，所述方法包括复位阶段、写入阶段和发光阶段：

另外，定义驱动晶体管DN的控制端与第二存储电容C2、第七晶体管D7在第一节点N1处连接，驱动晶体管DN的第一端与第五晶体管D5、第九晶体管D9在第二节点N2处连接，驱动晶体管DN的第二端与第六晶体管D6和第十晶体管D10在第三节点N3处连接。

需要注意的是，在本申请实施例的说明中，第一节点N1、第二节点N2、第三节点N3并非表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。

在所述复位阶段，第一初始化子电路60响应于复位信号RST对第二存储子电路40的第二端进行复位，第二初始化子电路70响应于所述复位信号RST对发光元件30的第一端进行复位。

在复位阶段，复位信号RST为低电平，其他为高电平，第七晶体管D7和第八晶体管D8导通，其余为断开，第一节点N1处的电压为Vint。

在所述写入阶段，第一写入子电路响应于开关控制信号Gate将第一数据信号Data_PWM写入第一存储子电路。第二写入子电路50响应于开关控制信号Gate将第二数据信号Data_PAM写入第二存储子电路40，所述第二数据信号Data_PAM输入数据电压Vdata，所述驱动晶体管DN的第一端的电压充电至Vdata，所述驱动晶体管DN的第一端对所述驱动晶体管DN的控制端进行充电，使所述驱动晶体管DN的栅极处的电压为Vdata+Vth，Vth为所述驱动晶体管DN对应的阈值电压。

在所述写入阶段，开关控制信号Gate为低电平，第二晶体管D2、第五晶体管D5、第六晶体管D6导通，其余晶体管断开。

需要说明的是，在本申请实施例中，D5/D6的Gate信号和D2的Gate可以是不同的行扫描信号，对应地，Data_PWM也一帧的时间内有多次写入，而Data_PAM在一帧内有一次写入。或者D5/D6的Gate信号和D2的Gate是同一Gate信号，Data_PWM和Data_PAM在一帧内都有多次的写入。在具体应用时，视应用场景可以进行不同的扫描方式。

第一数据信号Data_PWM写入第一存储电容C1；第一存储电容C1用于记录所述第一数据信号Data_PWM的脉冲波形，用于在发光时间内根据脉冲波形选择第一发光控制信号EM1或者第二发光控制信号EM2接入像素电路。

驱动晶体管DN工作处于饱和状态，根据饱和状态电流特性可知，流过驱动晶体管DN且用于驱动发光元件30发光的饱和电流I满足公式：

I＝1/2*μ*Cox*W/L*(Vgs-Vth)^2

＝K(Vdata+Vth-VDD–Vth)^2

＝K(Vdata-VDD)^2

其中，K为结构参数，相同结构中此数值相对稳定，可以算作常量。

其中K为结构参数，相同结构中此数值相对稳定，可以算作常量。从而可以看出发光元件30的工作电流已经不受驱动晶体管DN的阈值电压Vth的影响，彻底解决了由于工艺制程以及长时间的操作造成的驱动晶体管DN的阈值电压Vth漂移，从而改善了面板显示的不均匀性。

在所述发光阶段，所述发光元件30响应于所述第一发光控制信号EM1的脉冲宽度调制的驱动电流控制进行发光；或者，所述发光元件30响应于所述第二发光控制信号EM2的脉冲宽度调制的驱动电流控制进行发光。

需要说明的是，在单帧的时间内，通过调制PWM信号的高低电平的脉冲宽度，调制所述第一发光控制信号EM1和第二发光控制信号EM2接入像素电路的周期，进而通过所述第一发光时长和所述第二发光时长调制所述发光元件30的发光时间。在不同的应用场景，例如不同的灰阶显示时，可以设置不同的发光方案，本申请对此不进行具体限制。以下进行不同的实施方案通过实施例的方式进行示例性说明。

在本申请实施例中，在写入阶段，N1节点写入第二数据信号Data_PAM信号，第一存储电容C1写入第一数据信号Data_PWM信号，其中第二数据信号Data_PAM信号可以控制驱动晶体管DN的开启状态，控制输出电流大小；第一数据信号Data_PWM由高低电平组成，若Data_PWM是低电平则第三晶体管D3打开，发光时长是T3；若Data_PWM是高电平，则第四晶体管D4打开，发光时长是T3’。实现PAM和PWM共同控制。

若在一帧的时间内，Data_PWM为高低电平交替出现，则第三晶体管D3和第四晶体管D4在一帧的时间内交替打开。

在具体设置时，可以调制Data_PWM的脉冲波形，控制第三晶体管D3和第四晶体管D4的导通周期，另外，还可以对于EM1和EM2的脉冲宽度调制，可以使得EM1和EM2具有不同的占空比。示例性的，EM1和EM2在一帧的时间内均具有三个脉冲，EM1的脉冲为长脉冲，脉冲宽度为t3，EM2的脉冲为短脉冲，脉冲宽度为t3’。

如图4所示为该电路的灰阶控制原理，若在一帧的时间内，会存在多种脉冲的组合，通过调制第一数据信号Data_PWM，对应接入第一发光控制信号EM1和第二发光控制信号EM2进行选择，即控制发光元件30的发光电流的脉冲宽度就按照EM2的短脉冲还是按照EM1的短脉冲的方式进行控制。

图4中左边第一虚框内代表PAM的不同灰阶电压进行的灰阶展开，中间虚框内示例性展示一帧内有三次PWM的发光脉冲时间，右边的虚框内展示了存在发光时间的不同组合，组合为2³，其中可能存在的多种方案在右侧虚框内进行了详细列举。

示例性地，在一帧时间内包括三次PWM的发光脉冲时间，在选择第一次发光脉冲时，可选择长脉冲(t3)，在选择第二次发光脉冲时，可选择短脉冲(t3′)，在选择第三次发光脉冲时，可选择短脉冲(t3′)，因此，对于按此方案进行发光控制时，在一帧时间内的发光时间为t3+t3′+t3′。

需要说明的是，灰阶的调控方式在图4中进行了示意性列举。当然，通过进一步细化第一数据信号Data_PWM的脉冲还可以形成其他的灰阶情况。本本申请实施例中，通过设置的发光控制信号可以选择不同的发光方案。

图5示出了一种对应图2所示的像素电路的驱动时序，在图5中示例性给出了在EM2中细分了更多脉冲，通过EM2的高刷新频率，当显示低灰阶下，可以降低LED显示器的闪烁现象。

在本申请实施例中，假设EM2中细分了2次脉冲，第一数据信号Data_PWM示例性的具有两次脉冲，在Data_PWM第一次脉冲时为低电平，第三晶体管D3导通，第四晶体管D4断开，第一发光控制信号EM1接入像素电路，第一发光控制信号EM1为低电平，第一晶体管D1导通，通过EM1信号控制发光时间。

在Data_PWM第二次脉冲时为高电平，第三晶体管D3断开，第四晶体管D4导通，第二发光控制信号EM2接入像素电路，第二发光控制信号EM2为低电平，第一晶体管D1导通，通过EM2信号控制发光时间。假设Data_PWM的第二次脉冲为长脉冲，在此脉冲时间内，第二发光控制信号EM2具有2次脉冲，因此发光时间按照第二发光控制信号EM2再次进行细分，通过EM2控制占空比实现不同的发光方案。图6示出了一种对应图2所示的像素电路的驱动时序，在图6中，EM2对应低脉冲发光时间时，在不同的帧的发光时间内，每一脉冲的发光时间并不相等，通过调制不同的波形，可以实现不同的脉冲组合，实现的PAM和PWM共同控制。

在本申请实施例中，不限制EM1和EM2是否采用全局信号，在此全局信号中，对于不同帧的发光方案中，通过调制EM1或者EM2的占空比，可以控制在不同帧时存在不同的发光时长。本申请图6中示出了一种示例性调控方案，视应用场景的不同还存在多种不同的控制方式。

图7示出了在连续4个像素行上的施加的EM1和EM2的发光信号的波形图示意图。例如在一帧的时间内，设置四个脉冲。通过发光控制信号对应单独施加EM1或者EM2信号而言，行与行之间的占空比是一致的，但是，EM1对应EM2的波形位置在每一脉冲的时间依次后错。

当调制第一数据信号Data_PWM的波形信号时，例如在连续4个像素行上均单独施加EM1信号(或者EM2信号)，在某一相同时刻，假设在EM1(N)接入像素电路后开始发光，但相邻行的EM1(N+1)接入电路后还未开始发光，相邻行的EM1(N-1)的发光脉冲对应的发光时间小于EM1(N)像素行的发光时间。

因此，本申请实施例中，第一数据信号Data_PWM同样的扫描时间，通过控制不同行的发光方案可以实现灰阶的进一步展开。

需要说明的是，在本申请实施例中，并不限制EM1和EM2的实施方式，在其他的实施例中，EM1选择不同像素行的控制不同，对于EM2选择全局信号，每一行的EM2波形相同。在此方案下，同样可以对于不同行之间进行不同的发光方案，以上仅为EM1和EM2驱动方式的示例性说明，视应用场景还可能包括其他的波形信号。

请详见图8，本申请提供了一种显示基板，其特征在于，包括阵列布置的多个像素单元，其中，至少一个所述像素单元包括如以上任一所述的像素驱动电路或者采用如以上任一所述的像素驱动电路的驱动方法。

在具体设置时，所述显示基板还包括沿着第一方向延伸的第一发光控制信号线和沿着第二方向延伸的第一数据信号线，所述第一发光控制信号线和所述第一数据信号线交叉限定像素单元。

在本申请实施例中，第一数据信号Data_PWM和第二数据信号Data_PAM是针对每个像素独立输入的信号，Data_PAM信号控制驱动晶体管DN的开启的大小，进而控制驱动电流，是幅值改变。Data_PWM信号是控制第一晶体管D1的栅极上接入EM1和EM2，因为EM1和EM2的发光时间不同，通过不同的接入方式，可以进一步细化发光元件30的发光时间，实现了像素可以独立选择发光时间，同时还有利于灰阶的展开。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

除非另有定义，本文中所使用的技术和科学术语与本发明的技术领域的技术人员通常理解的含义相同。本文中使用的术语只是为了描述具体的实施目的，不是旨在限制本发明。本文中出现的诸如“设置”等术语既可以表示一个部件直接附接至另一个部件，也可以表示一个部件通过中间件附接至另一个部件。本文中在一个实施方式中描述的特征可以单独地或与其它特征结合地应用于另一个实施方式，除非该特征在该另一个实施方式中不适用或是另有说明。

本发明已经通过上述实施方式进行了说明，但应当理解的是，上述实施方式只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施方式范围内。本领域技术人员可以理解的是，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。

Claims (16)

1.一种像素驱动电路，其特征在于，包括：驱动子电路、第一发光控制子电路、发光信号控制子电路、发光元件，其中，

所述驱动子电路用于控制所述发光元件的驱动电流；

所述第一发光控制子电路用于在发光信号控制子电路的控制下，将所述驱动电流施加至所述发光元件；

所述发光信号控制子电路包括第一选择子电路和第二选择子电路；

所述第一选择子电路用于在第一数据信号的控制下导通或断开第一发光控制信号与所述第一发光控制子电路控制端的连接；

所述第二选择子电路用于在所述第一数据信号的控制下导通或断开第二发光控制信号与所述第一发光控制子电路控制端的连接。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述发光信号控制子电路还包括第一写入子电路、第一存储子电路，其中，

所述第一写入子电路用于在开关控制信号的控制下将第一数据信号写入所述第一存储子电路；

所述第一选择子电路的控制端与所述第一存储子电路连接，所述第二选择子电路的控制端与所述第一存储子电路连接。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述发光信号控制子电路被配置为当第一选择子电路导通时，所述第二选择子电路断开；或者，当第二选择子电路导通时，所述第二选择子电路断开。

4.根据权利要求1所述的像素驱动电路，其特征在于，所述第一数据信号为脉冲宽度调制信号，所述第一数据信号包括第一数据子信号和第二数据子信号，所述第一数据子信号用于控制所述第一选择子电路导通以及控制所述第二选择子电路断开，所述第二数据子信号用于控制所述第二选择子电路导通以及控制所述第一选择子电路断开。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述第一数据子信号的脉冲宽度对应所述第一发光控制信号导通所述第一发光控制子电路的周期，所述第二数据子信号的脉冲宽度对应所述第二发光控制信号导通所述第一发光控制子电路的周期。

6.根据权利要求4所述的像素驱动电路，其特征在于，所述第一发光控制信号为脉冲宽度调制信号，所述第一发光控制信号用于在所述第一数据子信号的驱动下控制所述发光元件发光的第一发光时长。

7.根据权利要求4所述的像素驱动电路，其特征在于，所述第二发光控制信号为脉冲宽度调制信号，所述第二发光控制信号用于在所述第二数据子信号的驱动下控制所述发光元件发光的第二发光时长。

8.根据权利要求2所述的像素驱动电路，其特征在于，还包括：第二存储子电路、第二写入子电路、第一初始化子电路、第二初始化子电路、第二发光控制子电路、第三发光控制子电路，其中，

第二存储子电路的第一端与第一电源端连接，第二端与所述驱动子电路的控制端连接；

所述第二写入子电路用于在开关控制信号的控制下将第二数据信号写入所述第二存储子电路；所述第二写入子电路包括与所述驱动子电路第一端连接的第一写入控制子电路以及与所述驱动子电路第二端连接的第二写入控制子电路；

所述第一初始化子电路与所述第二存储子电路的第二端连接，用于在复位信号的控制下对所述第二存储子电路的第二端进行初始化；

所述第二初始化子电路与所述发光元件的第一端连接，用于在复位信号的控制下对所述发光元件的第一端进行初始化，所述发光元件的第二端与第二电源端连接；

所述第二发光控制子电路的第一端与第一电源端连接，所述第二发光控制子电路的第二端与所述驱动子电路的第一端连接，用于在所述第一发光控制信号的控制下将所述第一电源端的电压施加至所述驱动子电路的第一端；

所述第三发光控制子电路与所述驱动子电路的第二端连接，所述第三发光控制子电路的第二端与所述第一发光控制子电路的第一端连接，用于在所述第一发光控制信号的控制下将所述驱动子电路的电流施加至所述第一发光控制子电路。

9.根据权利要求8所述的像素驱动电路，其特征在于，所述第二数据信号为脉冲幅值调制信号，所述第二数据信号用于控制所述驱动子电路的开启状态，以控制所述驱动子电路输出电流的大小。

10.根据权利要求8所述的像素驱动电路，其特征在于，所述驱动子电路包括驱动晶体管；

所述第一发光控制子电路包括第一晶体管，所述第一晶体管的第一端与所述驱动晶体管连接，所述第一晶体管的第二端与所述发光元件连接；

所述第一写入电路包括第二晶体管，所述第一存储子电路包括第一存储电容，所述第一选择子电路包括第三晶体管，所述第二选择子电路包括第四晶体管，其中，

所述第二晶体管的控制端与所述开关控制信号端连接，所述第二晶体管的第一端与所述第一数据信号端连接，所述第二晶体管的第二端与所述第二晶体管的第二端与所述第一存储电容的第一端连接，所述第一存储电容的第二端与初始电源端连接；

所述第三晶体管的第一端与所述第一发光控制信号端连接，所述第三晶体管的第二端与所述第一晶体管的控制端连接，所述第三晶体管的控制端与所述第一存储电容的第一端连接；

所述第四晶体管的第一端与所述第二发光控制信号端连接，所述第四晶体管的第二端与所述第一晶体管的控制端连接，所述第四晶体管的控制端与所述第一存储电容的第一端连接。

11.根据权利要求10所述的像素驱动电路，其特征在于，所述第二存储子电路包括第二存储电容，所述第二存储电容的第一端与第一电源端连接，所述第二存储电容的第二端与所述驱动晶体管的控制端连接；

所述第二写入子电路包括第五晶体管和第六晶体管，所述第五晶体管的第一端与所述第二数据信号端连接，所述第五晶体管的第二端与所述驱动晶体管的第一端连接，所述第五晶体管的控制端与所述开关控制信号端连接；所述第六晶体管的第一端与所述驱动晶体管的第一端连接，所述第六晶体管的第二端与所述驱动晶体管的控制端连接，所述第六晶体管的控制端与所述开关控制信号端连接；

所述第一初始化子电路包括第七晶体管，所述第七晶体管的第一端与初始电源端连接，所述第七晶体管的第二端与所述驱动晶体管的控制端连接，所述第七晶体管的控制端与复位信号端连接；

所述第二初始化子电路包括第八晶体管，所述第八晶体管的第一端与所述初始电源端连接，所述第八晶体管的第二端与所述发光元件的第一端连接，所述第八晶体管的控制端与复位信号端连接；

所述第二发光控制子电路包括第九晶体管，所述第九晶体管的第一端与所述第一电源端连接，所述第九晶体管的第二端与所述驱动晶体管的第一端连接，所述第九晶体管的控制端与所述第一发光控制信号连接；

所述第三发光控制子电路包括第十晶体管，所述第十晶体管的第一端与所述驱动晶体管的第二端连接，所述第十晶体管的第二端与第一晶体管的第一端连接，所述第十晶体管的控制端与所述第一发光控制信号连接；所述第一晶体管的第二端连接所述发光元件。

12.一种像素驱动电路的驱动方法，其特征在于，所述方法包括：

预设第一数据信号，所述第一数据信号包括用于控制第一选择子电路导通的第一数据子信号以及用于控制第二选择子电路导通的第二数据子信号；

所述第一选择子电路响应于所述第一数据子信号将第一发光控制信号端与第一发光控制子电路控制端导通；

所述第一发光控制信号响应于所述第一发光控制信号将驱动子电路上的驱动电流施加至发光元件，以驱动所述发光元件发光；

或者

所述第二选择子电路响应于所述第二数据子信号将第二发光控制信号端与第一发光控制子电路控制端导通；

所述第一发光控制信号响应于所述第二发光控制信号将所述驱动子电路的电流施加至所述发光元件，以驱动发光元件发光。

13.根据权利要求12所述的像素驱动电路的驱动方法，其特征在于，所述预设第一数据信号的方法包括：第一写入子电路响应于开关控制信号将第一数据信号写入第一存储子电路。

14.根据权利要求13所述的像素驱动电路的驱动方法，其特征在于，所述方法包括复位阶段、写入阶段和发光阶段：

在所述复位阶段，第一初始化子电路响应于复位信号对第二存储子电路的第二端进行复位，第二初始化子电路响应于所述复位信号对发光元件的第一端进行复位；

在所述写入阶段，第一写入子电路响应于开关控制信号将第一数据信号写入第一存储子电路；第二写入子电路响应于开关控制信号将第二数据信号写入第二存储子电路，所述第二数据信号输入数据电压Vdata，所述驱动子电路的第一端的电压充电至Vdata，所述驱动子电路的第一端对所述驱动子电路的控制端进行充电；

在所述发光阶段，所述发光元件响应于所述第一发光控制信号的脉冲宽度调制的驱动电流控制进行发光；或者，所述发光元件响应于所述第二发光控制信号的脉冲宽度调制的驱动电流控制进行发光。

15.一种显示基板，其特征在于，包括阵列布置的多个像素单元，其中，至少一个所述像素单元包括如权利要求1-11任一所述的像素驱动电路或者采用如权利要求12-14任一所述的像素驱动电路的驱动方法。

16.根据权利要求15所述的显示基板，其特征在于，还包括沿着第一方向延伸的第一发光控制信号线和沿着第二方向延伸的第一数据信号线，所述第一发光控制信号线和所述第一数据信号线交叉限定像素单元。

Images