CN115457907A - 像素驱动电路及其驱动方法、显示面板 - Google Patents

像素驱动电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN115457907A
CN115457907A CN202211401507.9A CN202211401507A CN115457907A CN 115457907 A CN115457907 A CN 115457907A CN 202211401507 A CN202211401507 A CN 202211401507A CN 115457907 A CN115457907 A CN 115457907A
Authority
CN
China
Prior art keywords
transistor
reset
driving
voltage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211401507.9A
Other languages
English (en)
Other versions
CN115457907B (zh
Inventor
李泽尧
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202211401507.9A priority Critical patent/CN115457907B/zh
Publication of CN115457907A publication Critical patent/CN115457907A/zh
Priority to PCT/CN2023/089342 priority patent/WO2024098671A1/zh
Application granted granted Critical
Publication of CN115457907B publication Critical patent/CN115457907B/zh
Priority to US18/208,266 priority patent/US11798470B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0633—Adjustment of display parameters for control of overall brightness by amplitude modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本申请公开了一种像素驱动电路及其驱动方法、显示面板，其中，像素驱动电路包括：发光元件；电源线，与发光元件连接；脉冲幅度调制单元，包括连接发光元件和电源线的第一驱动晶体管，根据施加在第一驱动晶体管栅极的电压向发光元件提供具有不同幅度的驱动电流；脉冲幅宽调制单元，包括连接发光元件与脉冲幅度调制单元的第二驱动晶体管，与第二驱动晶体管的栅极连接的第一晶体管和第二晶体管以及与第一晶体管的栅极连接的脉冲幅宽产生电路，根据施加至第二驱动晶体管的栅极的电压控制发光元件的驱动电流的持续时间。通过上述结构，保持发光元件始终工作在效率较高的区间。

Description

像素驱动电路及其驱动方法、显示面板
技术领域
本发明涉及显示面板领域，特别是涉及像素驱动电路及其驱动方法、显示面板。
背景技术
无机微发光二极管(Micro Light Emitting Diode, Micro LED）显示器是当今显示器研究领域的热点之一。
与OLED显示器相比，Micro LED具有信赖性高、功耗低、亮度高及响应速度快等优点。其中，用于控制LED发光的驱动电路是Micro LED显示器的核心技术内容，具有重要的研究意义。
然而，由于LED在不同驱动电流下的发光效率存在很大差异，为了降低Micro LED显示器的功耗，需要始终让LED工作在相对较高的电流下，才能保持LED始终工作在效率较高的区间。
发明内容
本申请主要解决的技术问题是提供一种像素驱动电路及其驱动方法、显示面板，以实现发光元件始终工作在效率较高的区间。
为解决上述问题，本申请提供了一种像素驱动电路，其中，所述像素驱动电路包括：发光元件；电源线，与所述发光元件连接；脉冲幅度调制单元，包括连接所述发光元件和所述电源线的第一驱动晶体管，根据施加在所述第一驱动晶体管栅极的电压向所述发光元件提供具有不同幅度的驱动电流；脉冲幅宽调制单元，包括连接所述发光元件与所述脉冲幅度调制单元的第二驱动晶体管，与所述第二驱动晶体管的栅极连接的第一晶体管和第二晶体管以及与所述第一晶体管的栅极连接的脉冲幅宽产生电路，所述第一晶体管的源极连接信号线，漏极连接所述第二驱动晶体管的栅极，栅极连接所述脉冲幅宽产生电路；第二晶体管的源极连接所述第一晶体管的栅极，漏极连接所述第一晶体管的漏极以及所述第二驱动晶体管的栅极，栅极连接第一扫描控制线；根据所述第二晶体管和所述第二晶体管以及所述脉冲幅宽产生电路控制所述第二驱动晶体管的导通时间来控制所述发光元件的驱动电流的持续时间。
其中，所述脉冲幅宽调制单元还包括第一复位晶体管和开关晶体管；其中，所述第一复位晶体管的源极连接第一信号线，漏极连接第二驱动晶体管的栅极，栅极连接复位控制线；所述开关晶体管的源极连接第一晶体管的漏极，漏极连接所述第二驱动晶体管的栅极以及所述第一复位晶体管的漏极，栅极连接开关控制线。
其中，所述脉冲产生电路包括第三晶体管、第四晶体管以及第一电容；所述第三晶体管的源极连接复位信号线，漏极连接所述第一电容的第一极板以及所述第一晶体管的栅极，栅极连接复位控制线；所述第一电容的第一极板分别连接所述第二晶体管的漏极，第三晶体管的源极以及第四晶体管的栅极，所述第一电容的第二极板连接第一晶体管的漏极连接；所述第四晶体管的源极连接控制信号线，漏极连接所述第一电容的第一极板，栅极连接第二扫描控制线。
其中，所述脉冲幅宽调制单元还包括第二电容，所述第二电容的第一极板连接所述电源线，第二极板连接所述第二驱动晶体管的栅极，以保持所述第二驱动晶体管的栅极的电压。
其中，所述脉冲幅度调制单元还包括第五晶体管、第六晶体管、第二复位晶体管以及第三电容；所述第三电容的第一极板连接所述电源线，第二极板连接所述第一驱动晶体管的栅极，以保持所述第一驱动晶体管的栅极的电压；所述第五晶体管的源极连接数据线、漏极连接所述第一驱动晶体管的源极、栅极连接第二扫描控制线；所述第六晶体管的源极连接所述第一驱动晶体管的漏极、漏极连接所述第一驱动晶体管的栅极以及所述第三电容的第二极板、栅极连接所述第二扫描控制线；所述第二复位晶体管的源极连接复位信号线，漏极连接所述第一驱动晶体管的栅极以及所述第三电容的第二极板，栅极连接复位控制线。
其中，所述像素驱动电路还包括控制单元，连接所述发光元件和所述电源线，用于控制所述发光元件的开/关。
其中，所述控制单元包括第一开关晶体管；所述第一开关晶体管的源极连接所述电源线，漏极连接所述第一驱动晶体管的源极，栅极连接所述开关控制线。
其中，所述控制单元还包括第二开关晶体管，所述第二开关晶体管的源极连接所述第二驱动晶体管的漏极，漏极连接所述发光元件，栅极连接所述开关控制线。
其中，所述像素驱动电路还包括复位电路，所述复位电路与所述发光元件的阳极连接，以使所述发光元件的阳极在每次发光之前具有相同的准位电压。
其中，所述复位电路包括复位晶体管，所述复位晶体管的源极与复位信号线连接，漏极与所述发光元件的阳极连接，栅极与复位控制线连接。
其中，所述第一驱动晶体管、第二驱动晶体管、复位晶体管、第一复位晶体管、第二复位晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一开关晶体管、第二开关晶体管、开关晶体管为P型晶体管和/或N型晶体管。
本申请还提供一种像素驱动电路的驱动方法，其中，第一阶段，第N行的所述复位控制线控制所述第三晶体管和所述第二复位晶体管导通，所述复位信号线的复位电压通过所述第三晶体管传输至所述第一晶体管的栅极，以及通过所述第二复位晶体管传输至第一驱动晶体管的栅极，以使所述第一晶体管以及所述第一驱动晶体管处于导通状态；第二阶段，第N行的所述第一扫描控制线控制所述第二晶体管导通，所述信号线的第二电压通过所述第一晶体管和所述第二晶体管传输至所述第一晶体管的栅极，以对所述第一晶体管的栅极进行充电；第N行的所述第一扫描控制线控制所述第五晶体管、所述第六晶体管导通，所述数据线的数据电压依次通过所述第五晶体管、所述第一驱动晶体管以及所述第六晶体管传输至所述第一驱动晶体管的栅极，以对所述第一驱动晶体管的栅极进行充电；第三阶段，第N行的所述第二扫描控制线控制所述第四晶体管导通，所述控制信号线的第一电平电压通过所述第四晶体管写入所述第一电容的第二极板上，并通过所述第一电容的耦合效应传输至所述第一晶体管的栅极上，同时，所述第一扫描控制线控制所述第二晶体管导通，使所述第一晶体管的栅极和漏极连接，以保持所述第一晶体管的栅极电压；第四阶段，第N行的所述控制线控制所述第一复位晶体管导通，所述第一信号线的第一电压通过所述第一复位晶体管传输至所述第二驱动晶体管的栅极以及所述第二电容的第二极板，并通过所述第二电容保持；第N行的所述第二扫描控制线控制所述第四晶体管导通，所述控制信号线的第二电平电压通过所述第四晶体管写入所述第一电容的第二极板，并通过所述第一电容的耦合效应传输至所述第一晶体管的栅极，以实现幅宽数据的写入；第五阶段，所有行的所述第二扫描控制线控制所述第四晶体管导通，所述控制信号线的摆动电压通过所述第四晶体管以及所述第一电容传输至所述第一晶体管的栅极，以控制所述第一晶体管的导通；同时，所有行的所述开关控制线控制所述开关晶体管导通，所述信号线的第二电压通过所述第一晶体管以及所述开关晶体管传输至所述第二驱动晶体管的栅极，以控制所述第二驱动晶体管导通。
其中，所述第一晶体管为P型晶体管，所述摆动电压为均匀下降的电压，所述发光元件的发光时间与所述摆动电压的斜率有关。
其中，所述第二晶体管为N型晶体管，所述摆动电压为均匀上升的电压。
其中，所述控制线为所述复位控制线；在第一阶段，控制第一复位晶体管导通，第一信号线的第一电压通过第一复位晶体管传输至第二驱动晶体管的栅极以及第二电容的第二极板，并通过第二电容保持，使所述第二驱动晶体管处于断开状态。
其中，在第五阶段，所述开关控制线控制所述第一开关晶体管和/或所述第二开关晶体管导通，以使所述电源线与所述发光元件形成通路，实现所述发光元件的发光。
其中，在第一阶段，第N行的所述复位控制线控制所述复位晶体管导通，复位信号线的复位电压通过复位晶体管传输至所述发光元件的阳极，以使所述发光元件的阳极的电压回复到准位电压。
本申请还提供一种显示面板，显示面板包括多个呈阵列排布的像素单元，每个像素单元设置有上述第一实施例中的像素驱动电路。
本申请的有益效果是：通过控制脉冲幅度调制单元的第一驱动晶体管的栅极电压来调制发光元件的驱动电流，通过控制脉冲幅宽调制单元的第二驱动晶体管的栅极电压来调制发光元件的发光时间。本申请通过分别控制两个TFT的栅极电压来实现对发光元件的PWM调制和PAM调制，从而控制发光元件能总是在高效率的工作区间，方便实现灰阶的切割。另外，脉冲幅宽调制单元是通过第二晶体管的源/漏极连接第一晶体管的栅/漏极，从而实现对第一晶体管的栅极电压的内部补偿。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请像素驱动电路一实施例的框架结构示意图；
图2为本申请像素驱动电路第一具体实施例的结构示意图；
图3为本申请像素驱动电路的驱动方法第一实施例的驱动信号时序图；
图4为本申请像素驱动电路第一驱动方法在第一阶段的等效电路图；
图5为本申请像素驱动电路第一驱动方法在第二阶段的等效电路图；
图6为本申请像素驱动电路第一驱动方法在第三阶段的等效电路图；
图7为本申请像素驱动电路第一驱动方法在第四阶段的等效电路图；
图8为本申请像素驱动电路第一驱动方法在第五阶段的等效电路图；
图9为本申请像素驱动电路第二具体实施例的结构示意图；
图10为本申请像素驱动电路的驱动方法第二实施例的驱动信号时序图；
图11为本申请显示面板一实施例的结构示意图。
LED发光元件；VDD电源线/高电位电源线；PAM脉冲幅度调制单元；PWM脉冲幅宽调制单元；VSS低电位电源线；11控制单元；T1第一开关晶体管；T2第一驱动晶体管；T3第二驱动晶体管；T5第一复位晶体管；T6开关晶体管；T4复位晶体管；T7第一晶体管；T8第二晶体管；T9第三晶体管；T10第四晶体管；C1第一电容；C2第二电容；T11第五晶体管；T12第六晶体管；T13第二复位晶体管；C1第三电容；1控制线；gh1第一信号线；int复位信号线；reset复位控制线；gh2信号线；a控制信号线；scan1第一扫描控制线；scan2第二扫描控制线；data数据线；EM开关控制线；T14第二开关晶体管；110像素单元。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上文清楚地表示其他含义，“多种”一般包含至少两种，但是不排除包含至少一种的情况。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
应当理解，本文中使用的术语“包括”、“包含”或者其他任何变化意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
需要说明，若本申请实施例中有涉及方向性指示（诸如上、下、左、右、前、后……），则该方向性指示仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的每一个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
本申请提供一种像素驱动电路，具体请参阅图1，图1为本申请像素驱动电路一实施例的框架结构示意图。如图1所示，像素驱动电路包括：发光元件LED，电源线VDD，脉冲幅度调制单元PAM以及脉冲幅宽调制单元PWM。
其中，电源线包括高电位电源线VDD和低电位电源线VSS。电源通过高电位电源线VDD流经发光元件再流向低电位电源线VSS。其中，低电位电源线VSS可以接地，在此不作限定。在本实施例中，电源线是指高电位电源线VDD。
发光元件LED为发光二极管或有机发光二极管。
在本实施例中，电源线VDD依次连接脉冲幅度调制单元PAM、脉冲幅宽调制单元PWM以及发光元件LED。也就是说，电流经由高电位电源线依次流经PAM以及PWM传输至发光元件LED。在其它实施例中，PAM和PWM的顺序可以调换，在此不作限定。
其中，脉冲幅度调制单元PAM包括第一驱动晶体管T2。第一驱动晶体管T2的源极连接电源线VDD，漏极通过脉冲幅宽调制单元PWM的第二驱动晶体管T3连接至发光元件LED，栅极连接第一控制单元。脉冲幅度调制单元通过控制施加在第一驱动晶体管T2栅极的电压，以向发光元件LED提供具有不同幅度的驱动电流。
在本实施例中，脉冲幅宽调制单元PWM包括连接发光元件LED与脉冲幅度调制单元PAM的第二驱动晶体管T3，以及与第二驱动晶体管T3的栅极连接的第一晶体管T7和第二晶体管T8，以及与第一晶体管T7的栅极连接的脉冲幅宽产生电路（PWM产生电路）。
第一晶体管T7的源极连接信号线gh2，漏极连接第二驱动晶体管T3的栅极，栅极连接脉冲幅宽产生电路（PWM产生电路）。第二晶体管T8的源极连接第一晶体管T7的栅极，漏极连接第一晶体管T7的漏极以及第二驱动晶体管T3的栅极，栅极连接第一扫描控制线scan1。
脉冲幅宽调制单元PWM根据第一晶体管T7以及第二晶体管T8以及PWM产生电路控制第二驱动晶体管T3的栅极的电压处于导通电压的持续时间，进而控制发光元件LED的驱动电流的持续时间，也就是发光元件LED的发光时间和时长。
本实施例的有益效果是：通过第二晶体管的源极和漏极将第一晶体管的栅极和漏极连接，实现对第一晶体管的栅极的电压进行内补偿，以消除第一晶体管栅极的阈值电压对第二驱动晶体管的影响。
在本实施例中，像素驱动电路还包括控制单元11，控制单元11连接发光元件LED和电源线VDD之间，用于控制发光元件LED的开/关。在本实施例中，控制单元11设置在电源线VDD与脉冲幅度调制单元PAM之间，在其它实施例中，控制单元11还可以设置在其它位置，如脉冲幅宽调制单元PWM与发光元件LED之间，以及PWM和PAM之间，在此不作限定。在其它实施例中，也可不设置控制单元11或用其它元件代替。其中，控制单元11的设置以及设置位置可根据实际情况进行调整，在此不作限定。
在一具体实施例中，控制单元11包括第一开关晶体管T1，通过第一开关晶体管T1的通断来实现控制单元11的作用。第一开关晶体管T1的源极与电源线VDD连接，漏极与第一驱动晶体管T2的源极连接，栅极与开关控制线EM连接。在本实施例中，第一开关晶体管T1还可以控制电源线VDD与第一驱动晶体管T2的通/断。在其它实施例中，也可通过其它晶体管电路实现，在此不作限定。
在另一具体实施例中，控制单元11还包括第二开关晶体管T14，第二开关晶体管T14的源极与第二驱动晶体管T3的漏极连接，漏极与发光元件LED连接，以控制第二驱动晶体管T3与发光元件LED的通/断。
需要说明的是，可以想到的，本申请中各个晶体管的栅极可以连接不同的控制线，以分别实现各个晶体管的通/断，但是本申请为了减少走线的设置，尽量使需要同时导通的多个晶体管使用同一条控制线。例如，第一开关晶体管T1与第二开关晶体管T14以及开关晶体管T6共用同一条控制线。
在本实施例中，像素驱动电路还包括复位电路，图1中未示出，具体请参阅下述具体实施例中的结构。其中，复位电路与发光元件LED的阳极连接，以使发光元件LED的阳极在每次发光之间具有相同的准位电压。在本实施例中，复位电路设置于脉冲幅宽调制单元PWM与发光元件LED之间，在其它实施例中，具体可根据实际电路进行设置，在此不作限定。复位电路包括复位晶体管T4，具体请参阅图2中所示。复位晶体管T4的源极与复位信号线int连接，漏极与发光元件LED的阳极连接，栅极与复位控制线reset连接。在其它实施例中，也可不设置，在此不作限定。
在本实施例的有益效果还包括：通过第一驱动晶体管和第二驱动晶体管分别控制发光元件的驱动电流和发光时间，从而通过分别控制第一晶体管和第二晶体管的栅极电压来控制发光元件的驱动电流和发光时间，方便控制和调节。
本申请还提供第一种像素驱动电路的具体电路结构，具体请参阅图2，图2为本申请像素驱动电路第一具体实施例的结构示意图。如图2所示，脉冲幅宽调制单元PWM具体包括第二驱动晶体管T3、第一复位晶体管T5、开关晶体管T6、第一晶体管T7，第二晶体管T8，第三晶体管T9，第四晶体管T10以及第一电容C1。
其中，第一晶体管T7的源极连接信号线gh2，漏极连接第二晶体管T8的漏极以及开关晶体管T6的源极，栅极连接第一电容C1的第一极板以及第二晶体管T8的源极。
第二晶体管T8的源极连接第一电容C1的第一极板以及第三晶体管T9的漏极，漏极连接第一晶体管T7的漏极以及开关晶体管T6的源极，栅极连接第一扫描控制线scan1。
第三晶体管T9的源极连接复位信号线int，漏极连接第一电容C1的第一极板以及第一晶体管T7的栅极以及第二晶体管T8的源极，栅极连接复位控制线resent。
第一电容C1的第一极板连接第一晶体管T7的栅极、第二晶体管T8的源极以及第三晶体管T9的栅极，第二极板连接第四晶体管T10的漏极。
第四晶体管T10的源极连接控制信号线a，漏极连接第一电容C1的第一极板，栅极连接第二扫描控制线scan2。
在一具体实施例中，脉冲幅宽调制单元还包括第二电容C2，第二电容C2的第一极板连接电源线，第二极板连接第二驱动晶体管T3的栅极、第一复位晶体管T5的漏极以及开关晶体管T6的漏极，以保持第一复位晶体管T5向第二驱动晶体管T3的栅极充入的电压。
在本实施例中，幅度调制单元PAM包括第一驱动晶体管T2、第五晶体管T11、第六晶体管T12、第二复位晶体管T13以及第三电容C3。
其中，第五晶体管T11的源极连接数据线data，漏极连接第一驱动晶体管T2的源极，栅极连接第二扫描控制线scan2。
第六晶体管T12的源极连接第二驱动晶体管的漏极，漏极连接第一驱动晶体管T2的栅极以及第三电容C3的第二极板以及第二复位晶体管T13的漏极，栅极连接第二扫描控制线scan2。
第二复位晶体管T13的源极连接复位信号线int，漏极连接第一驱动晶体管T2的栅极以及第三电容C3的第二极板，栅极连接复位控制线reset。
在本实施例中，脉冲幅度调制单元PAM通过第六晶体管T12的源极和漏极连接第一驱动晶体管T2的漏极和栅极，控制第六晶体管T12的导通实现对第一驱动晶体管T2的栅极的电压进行补偿，使其达到开启电压，从而实现内部补偿。在其它实施例中，还可以通过外部走线直接控制第一驱动晶体管T2的栅极，以达到外部补偿的效果，也就是说，脉冲幅度调制单元PAM还可以通过其它电路结构实现补偿，在此不作限定。
在本具体实施例中，像素驱动电路还包括第一开关晶体管T1，第一开关晶体管T1的源极与电源线连接，漏极与第一驱动晶体管T2的源极连接，栅极与开关控制线EM连接，以实现控制单元的作用，通过控制第一开关晶体管T1的导通来控制发光元件LED的开/关。在其它实施例中，第一开关晶体管T1的设置以及设置位置可根据实际情况进行设定，在此不作限定。
在本具体实施例中，像素驱动电路还包括复位晶体管T4，复位晶体管T4的源极连接复位信号线int，漏极与发光元件LED的阳极连接，栅极与复位控制线reset连接。通过在每次发光之前使发光元件LED的阳极具有相同的电压，从而保证了发光元件LED在发光之前具有相同的准位电压，使发光元件LED在相同电压调制下具有相同的亮度，避免发光元件LED的发光亮度不受控制。在其它实施例中，也可不设置复位晶体管T4，在此不作限定。
其中，T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13均为低电位导通的P型晶体管。在其它实施例中，T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13也可均为高电位导通的N型晶体管，也可部分晶体管为P型和部分晶体管为N型的混合驱动电路，在此不作限定。
本申请还根据像素驱动电路第一实施例的结构提供第一种驱动方法，具体请参阅图3，图3为本申请像素驱动电路的驱动方法第一实施例的结构示意图。如图3所示，驱动方法包括：第一阶段、第二阶段、第三阶段、第四阶段以及第五阶段。其中，第五阶段为发光阶段，第一至第四阶段为每行的各晶体管的数据写入阶段。在其它实施例中，也可按照列写入，在此不作限定。在本实施例中，以T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13均为低电位导通的P型晶体管为例进行驱动方法说明。
在第一阶段，第N行的复位控制线reset控制第三晶体管T9、第二复位晶体管T13导通，复位信号线int的复位电压Vint通过第三晶体管T9传输至第一晶体管T7的栅极以及第一电容C1的第一极板，以通过第一电容C1保持，复位信号线int的复位电压Vint通过第二复位晶体管T13传输至第一驱动晶体管T2的栅极以及第三电容C3的第二极板上，以通过第三电容C3保持。其中，复位电压Vint可以为0电位电压，从而对LED的阳极进行放电，使发光元件LED的电压回复到0电位，并使发光元件LED在第一阶段不发光，在此不作限定。其中，复位信号线int的复位电压Vint小于发光元件LED的发光电压，以使发光元件LED不发光。在本实施例中，复位电压Vint达到了第一晶体管T7以及第一驱动晶体管T2的开启电压，使第一晶体管T7以及第一驱动晶体管T2在第一阶段处于导通状态，但由于其它晶体管处于断开状态，因此，不形成通路。通过在第一阶段使第一晶体管T7以及第一驱动晶体管T2处于导通状态，方便在第二阶段对第一晶体管T7以及第一驱动晶体管T2的栅极进行充电。
具体地，请进一步参阅图4，图4为本申请像素驱动电路第一驱动方法在第一阶段的等效电路图。如图4所示，在第一阶段，第三晶体管T9和第二复位晶体管T13导通，A点、C点的电压均为复位电压Vint。并且A点的电压和C点的电压分别通过第一电容C1和第三电容C3保持。此时，发光元件LED不发光。
在本具体实施例中，在第一阶段，复位控制线reset还控制复位晶体管T4导通，以使复位信号线int的复位电压Vint写入发光元件LED的阳极，使发光元件LED的电压回复到Vint。具体地，复位晶体管T4导通复位信号线int与发光元件LED的阳极，使发光元件LED能进行放电/充电，从而回复到Vint。如图4所示，D点的电压也为Vint，在理想状态下，该C点电压在第一至第四阶段不变。
在本具体实施例中，复位控制线reset还控制第一复位晶体管T5导通，以使第一信号线gh1的第一电压Vgh1写入第二驱动晶体管T3的栅极，控制第二驱动晶体管T3关闭，并使其在第一、第二、第三、第四阶段保持关闭状态。具体地通过第二电容C2保持。在第一阶段的开始阶段，第N行的复位控制线reset输入低电平电压控制第一复位晶体管T5导通，第一信号线gh1的第一电压Vgh1通过第一复位晶体管T5传输至第二驱动晶体管T3的栅极以及第二电容C2的第二极板，并通过第二电容C2的第二极板保持。此时，E点的电压达到Vgh1。其中，Vgh1大于第二驱动晶体管T3的阈值电压，使第二驱动晶体管T3不导通。
在本实施例中，第二驱动晶体管T3的栅极与第二电容C2的第二极板连接，在充入Vgh1电压时，通过第二电容C2的第二极板保持。在其它实施例中，不设置第二电容C2，理想状态下（不考虑放电损耗），第二驱动晶体管T3的栅极在充入Vgh1电压后，也可保持不变。因此，在其它实施例中，也可不设置第二电容C2。其中，Vgh1应为正值，以保证第二驱动晶体管T3不导通。Vgh1为第二驱动晶体管T3的初始电压，在第五阶段，导通信号线gh2后，第二驱动晶体管T3的栅极电压缓慢下降，直至达到Vgh2，并保持恒定。
在第二阶段，第N行的第一扫描控制线scan1控制第五晶体管T11、第六晶体管T12导通，数据线data的数据电压Vdata通过依次第五晶体管T11、第一驱动晶体管T2以及第六晶体管T12传输至第一驱动晶体管T2的栅极，以对第一驱动晶体管T2的栅极进行充电，达到第一驱动晶体管T2的开启电压，并通过第三电容C3保持住。第N行的第一扫描控制线scan1还控制第二晶体管T8导通，使信号线gh2的第二电压Vgh2依次通过第一晶体管T7和第二晶体管T8传输至第一晶体管T7的栅极，以对第一晶体管T7的栅极进行充电，达到开启电压，并通过第一电容C1保持。
具体请参阅图5，图5为本申请像素驱动电路第一驱动方法在第二阶段的等效电路 图。如图5所示，第一扫描控制线scan1输入低电平电压控制第五晶体管T11和第六晶体管 T12导通，数据电压Vdata向第二驱动晶体管T3的栅极写入电压，对第一驱动晶体管T2的阈 值电压Vth进行补偿，使A点的电压变为Vdata+Vth，也就是说第一驱动晶体管T2的栅极电压 Vg达到Vdata+Vth，此时，第一驱动晶体管T2的栅源电压Vgs=Vg-Vs=Vth，第一驱动晶体管T2 关闭，停止对栅极进行充电。由于，第一驱动晶体管T2的工作电流
Figure 445869DEST_PATH_IMAGE001
，其中， K为TFT器件的放大系数，为常数；Vgs为栅源电压；Vth为晶体管的阈值电压。
在本实施例中，由于第一驱动晶体管T2为P型晶体管，第一驱动晶体管T2的栅源电压Vgs应小于第一驱动晶体管T2的阈值电压Vth。在T2栅极电压充到Vdata+Vth时，第一驱动晶体管T2关闭，停止对T2的栅极进行充电，T2的栅极电压达到饱和。
在发光阶段，由于第一驱动晶体管T2的源极电压变为VDD，此时，栅源电压Vgs=Vdata+Vth-VDD小于Vth，第一驱动晶体管T2导通，此时，Vgs-Vth=Vdata-VDD，第一驱动晶体管T2的工作电流与T2的阈值电压Vth无关。在本实施例中，通过T5和T6对第一驱动晶体管T2进行补偿，消除了第一驱动晶体管T2的阈值电压对驱动电流的影响，从而实现对晶体管栅极的补偿。
同样，第一扫描控制线scan1控制第二晶体管T8导通，第二电压Vgh2向第一晶体管T7的栅极写入电压，使第一晶体管T7的栅极电压Vg达到Vgh2+Vth，C点的电压变为Vgh2+Vth，实现对第一晶体管T7的栅极电压进行补偿，以消除第一晶体管T7的阈值电压Vth的影响。其中，在同一画素中晶体管的阈值电压相近。在本实施例中，认为第一晶体管T7的阈值电压与第一驱动晶体管T2的电压相同，在此不对阈值电压Vth进行区分。在其它实施例中，第五晶体管T11和第六晶体管T12还可以通过其它控制线控制在其它阶段导通，如第三阶段导通，以对第一驱动晶体管T2的栅极进行充电，在此不作限定。
在第三阶段，第N行的第二扫描控制线scan2控制第四晶体管T10导通，控制信号线a的第一电平电压-Va通过第四晶体管T10写入第一电容C1的第二极板，并通过第一电容C1的耦合效应传输至第一电容C1的第一极板，也即第一晶体管T7的栅极上。同时，第一扫描控制线scan1控制第二晶体管T8导通，使第一晶体管T7的栅极的电压通过第二晶体管T8以及第一晶体管T7回落到Vgh2+Vth，从而保持第一晶体管T7的栅极的电压。
具体请参阅图6，图6为本申请像素驱动电路第一驱动方法在第三阶段的等效电路图。如图6所示，第N行的第二扫描控制线scan2在第三阶段输入低电平电压，控制第四晶体管T10导通，此时B点的电压准位从0变为-Va，此时，C点的电压经过第一电容C1的耦合作用耦合到Vgh2+Vth-Va。同时，在第三阶段，第一扫描控制线scan1输入低电平电压控制第二晶体管T8处于导通状态，在第二晶体管T8的导通状态下，通过信号线gh2放电，使C点的电压会迅速回落到Vgh2+Vth。
在本实施例中，第五晶体管T11和第六晶体管T12与第二晶体管T8共用一条控制信号线，因此，在第三阶段，第五晶体管T11和第六晶体管T12也处于导通状态，但不对第二驱动晶体管T3的栅极进行充电，即保持第二驱动晶体管T3的栅极的电压不变。
第四阶段，第N行的第二扫描控制线scan2继续控制第四晶体管T10导通，控制信号线a的第二电平电压0V通过第四晶体管T10写入第一电容C1的第二极板，并通过第一电容C1的耦合效应传输至第一晶体管T7的栅极，从而实现幅宽数据的写入。
在其它实施例中，第一复位晶体管T5还可以由控制线1控制，第N行的控制线1还可以在第四阶段控制第一复位晶体管T5导通，也可以在第一、第二、第三阶段控制第一复位晶体管T5导通，在此不作限定。第一信号线gh1的第一电压Vgh1通过第一复位晶体管T5传输至第二驱动晶体管T3的栅极以及第二电容C2的第二极板，并通过第二电容C2的第二极板保持，使第二驱动晶体管T3的初始电压为Vgh1，并保持关闭状态。
具体地，请参阅图7，图7为本申请像素驱动电路第一驱动方法在第四阶段的等效电路图。结合图3与图7可知，在第四阶段的结束阶段，控制信号线a的第二电平电压0V通过第四晶体管T10写入第一电容C1的第二极板，并通过第一电容C1的耦合效应传输至第一晶体管T7的栅极，使第一晶体管T7的栅极电压达到Vgh2+Vth+Va，即C点的电压达到Vgh2+Vth+Va，由于第二晶体管T8处于关闭状态，第一晶体管T7的栅极电压达到Vgh2+Vth+Va并保持不变，Vgh2+Vth+Va大于第一晶体管T7的电压，使第一晶体管T7不导通。
第五阶段，所有行的第二扫描控制线scan2控制第四晶体管T10导通，控制信号线a的摆动电压Vsweep通过第四晶体管T10以及第一电容C1传输至第一晶体管T7的栅极，以控制第一晶体管T7导通。同时，所有行的开关控制线EM控制开关晶体管T6导通，信号线gh2的第二电压Vgh2通过第一晶体管T7以及开关晶体管T6传输至第二驱动晶体管T3的栅极，进而控制第二驱动晶体管T3导通。
在本实施例中，在第五阶段，所有行的开关控制线EM还控制第一开关晶体管T1导通，从而使电源线VDD流向发光元件LED的电路导通，使发光元件LED在第五阶段能发光。
具体请参阅图8，图8为本申请像素驱动电路第一驱动方法在第五阶段的等效电路图。结合图3与图8可知，第四晶体管T10导通，控制信号线a的摆动电压Vsweep通过第四晶体管T10以及第一电容C1传输至第一晶体管T7的栅极，当摆动电压Vsweep降低到一定程度，即达到第一晶体管T7的开启电压（Vth）时，第一晶体管T7导通，此时，信号线gh2的第二电压Vgh2通过第一晶体管T7以及开关晶体管T6传输至第二驱动晶体管T3的栅极，使第二驱动晶体管T3的栅极电压由Vgh1下降到Vgh2，从而实现第二驱动晶体管T3的导通。其中，Vgh2小于第二驱动晶体管T3的阈值电压，以使P型的第二驱动晶体管T3能导通。
在本实施例中，第一晶体管T7为P型晶体管，摆动电压Vsweep为均匀下降的电压。摆动电压Vsweep通过电容耦合至C点，C点的电压被均匀拉低，当C点的准位达到第一晶体管T7的开启电压（即阈值电压Vth）时，信号线的第二电压Vgh2会被写入E点，使得第二驱动晶体管T3打开，此时，VDD到VSS的回路导通，LED发光。假设Vsweep均匀下降的斜率为K，发光阶段的总时间为T0，则发光时间为T0-[(Vgh2+Vth+Va)-Vth]/K。此时，发光时间不仅与K相关，还与Va电压有关。
因此，在一具体实施例中，可以通过控制信号线a对Va电压进行补偿，从而实现脉冲宽度调制。
在其它实施例中，当第一晶体管T7为N型晶体管时，摆动电压Vsweep为均匀上升的电压，发光元件LED的发光时间同样与摆动电压Vsweep的斜率有关，分析过程，请参阅上述实施例，在此不作赘述。
在本实施例中，在发光结束阶段，第一开关晶体管T1在开关控制线EM的作用下关闭，从而使发光元件LED关闭。
本申请还提供第二种像素驱动电路的具体电路结构，具体请参阅图9，图9为本申请像素驱动电路第二具体实施例的结构示意图。如图9所示，控制电路包括第二开关晶体管T14，第二开关晶体管T14的源极与第二驱动晶体管T3的漏极连接，漏极与发光元件LED连接，栅极连接开关控制线EM。在本实施例中，第二开关晶体管T14可以代替开关晶体管T6，也就是说，在第二实施例中，去除开关晶体管T6也可以实现控制发光元件LED的发光时段。
在本实施例中，脉冲幅宽调制单元PWM具体包括第二驱动晶体管T3、第一复位晶体管T5、第一晶体管T7，第二晶体管T8，第三晶体管T9，第四晶体管T10以及第一电容C1。
其中，第一晶体管T7的源极连接信号线gh2，漏极连接第二晶体管T8的漏极以及第一复位晶体管T5的源极，栅极连接第一电容C1的第一极板以及第二晶体管T8的源极。
第二晶体管T8的源极连接第一电容C1的第一极板以及第三晶体管T9的漏极，漏极连接第一晶体管T7的漏极以及第一复位晶体管T5的源极，栅极连接第一扫描控制线scan1。
第三晶体管T9的源极连接复位信号线int，漏极连接第一电容C1的第一极板以及第一晶体管T7的栅极以及第二晶体管T8的源极，栅极连接复位控制线resent。
第一电容C1的第一极板连接第一晶体管T7的栅极、第二晶体管T8的源极以及第三晶体管T9的栅极，第二极板连接第四晶体管T10的漏极。
第四晶体管T10的源极连接控制信号线a，漏极连接第一电容C1的第一极板，栅极连接第二扫描控制线scan2。
脉冲幅宽调制单元还包括第二电容C2，第二电容C2的第一极板连接电源线，第二极板连接第二驱动晶体管T3的栅极、第一复位晶体管T5的漏极以及第一复位晶体管T5的漏极，以保持第二驱动晶体管T3的栅极充入的电压。
在第二实施例中，脉冲幅度调制单元PAM与第一实施例相同的结构。在其它实施例中，脉冲幅度调制单元PAM还可以是其它结构，例如第一驱动晶体管T2的栅极直接与数据线data连接，在此不作限定。在本实施例中，第一开关晶体管T1以及复位晶体管T4连接和设置于第一实施例相同，在此不一一赘述。
在本具体实施例中，第一复位晶体管T5的栅极可以连接复位控制线reset或者控制线1。其中，控制线1控制第一复位晶体管T5在第一、第二、第三或者第四阶段导通，对第二驱动晶体管T3的栅极进行充电，以使第二驱动晶体管T3的栅极电压在发光之前的电压为Vgh1，使其在发光阶段E点的电压由Vgh1变为Vgh2，并保持恒定。在其它实施例中，也可不设置第一复位晶体管T5，即第二驱动晶体管T3的栅极电压由未知电压变为Vgh2，并保持至发光元件LED发光结束，但是这样会使第二驱动晶体管T3的栅极电压会出现不可控阶段，由于未知电压可能会使第二驱动晶体管T3处于导通状态。
在第二实施例中，晶体管的时序控制信号与第一实施例相同。具体地请参阅图10，图10为本申请像素驱动电路的驱动方法第二实施例的驱动信号时序图。部分晶体管的导通情况请与第一实施例相同，在此不一一赘述。
在本申请中，脉冲幅宽调制单元PWM通过控制第四晶体管T10和第三晶体管T9来对C点进行预充电，即控制第一晶体管T7的栅极的初始电压，再通过T10向第一晶体管T7充入逐渐减小的电压，直至第一晶体管T7的栅极的电压达到小于阈值电压Vth，从而使第一晶体管T7导通，进而通过信号线gh2向第二驱动晶体管T3充入恒定的第二电压Vgh2，使第二驱动晶体管T3在恒定电压Vgh2下导通。在控制单元均导通的情况下，电源线VDD与发光元件LED形成通路，从而LED开始发光。在本申请中控制单元的第一开关晶体管T1和/或第二开关晶体管T14的开关控制线EM回到初始电平信号时，第一开关晶体管T1和/或第二开关晶体管T14关闭，发光元件LED结束发光。具体地，在第一实施例中，第一开关晶体管T1关闭，则发光元件LED在第一开关晶体管T1关闭时结束发光。在第二实施例中，第一开关晶体管T1和第二开关晶体管T14均关闭时，发光元件LED结束发光。
在本申请中，通过脉冲幅宽调制单元和开关晶体管相配合以控制发光元件LED的发光开始和发光结束，从而控制发光元件LED的发光时间。其中，发光开始时刻是由控制信号线a的摆动电压以及摆动电压的斜率控制的。
本申请还提供一种显示面板，显示面板包括多个阵列排布的像素单元，每个像素单元均设置有上述任一实施例中的像素驱动电路。具体地，请参阅图11，图11为本申请显示面板一实施例的结构示意图。如图11所示，显示面板包括多个像素单元110，每个像素单元110均设置有一像素驱动电路。
本申请有益效果是：通过13个TFT和3个电容C以及多条控制线实现了显示面板中发光元件的PAM和PWM调制。
以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (18)

1.一种像素驱动电路，其特征在于，所述像素驱动电路包括：
发光元件；
电源线，与所述发光元件连接；
脉冲幅度调制单元，包括连接所述发光元件和所述电源线的第一驱动晶体管，根据施加在所述第一驱动晶体管栅极的电压向所述发光元件提供具有不同幅度的驱动电流；
脉冲幅宽调制单元，包括连接所述发光元件与所述脉冲幅度调制单元的第二驱动晶体管，与所述第二驱动晶体管的栅极连接的第一晶体管和第二晶体管以及与所述第一晶体管的栅极连接的脉冲幅宽产生电路，所述第一晶体管的源极连接信号线，漏极连接所述第二驱动晶体管的栅极，栅极连接所述脉冲幅宽产生电路；第二晶体管的源极连接所述第一晶体管的栅极，漏极连接所述第一晶体管的漏极以及所述第二驱动晶体管的栅极，栅极连接第一扫描控制线；根据所述第二晶体管和所述第二晶体管以及所述脉冲幅宽产生电路控制所述第二驱动晶体管的导通时间来控制所述发光元件的驱动电流的持续时间。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述脉冲幅宽调制单元还包括第一复位晶体管和开关晶体管；
其中，所述第一复位晶体管的源极连接第一信号线，漏极连接第二驱动晶体管的栅极，栅极连接复位控制线；
所述开关晶体管的源极连接第一晶体管的漏极，漏极连接所述第二驱动晶体管的栅极以及所述第一复位晶体管的漏极，栅极连接开关控制线。
3.根据权利要求1所述的像素驱动电路，其特征在于，所述脉冲产生电路包括第三晶体管、第四晶体管以及第一电容；
所述第三晶体管的源极连接复位信号线，漏极连接所述第一电容的第一极板以及所述第一晶体管的栅极，栅极连接复位控制线；
所述第一电容的第一极板分别连接所述第二晶体管的漏极，第三晶体管的源极以及第四晶体管的栅极，所述第一电容的第二极板连接第一晶体管的漏极连接；
所述第四晶体管的源极连接控制信号线，漏极连接所述第一电容的第一极板，栅极连接第二扫描控制线。
4.根据权利要求3所述的像素驱动电路，其特征在于，所述脉冲幅宽调制单元还包括第二电容，
所述第二电容的第一极板连接所述电源线，第二极板连接所述第二驱动晶体管的栅极，以保持所述第二驱动晶体管的栅极的电压。
5.根据权利要求1所述的像素驱动电路，其特征在于，所述脉冲幅度调制单元还包括第五晶体管、第六晶体管、第二复位晶体管以及第三电容；
所述第三电容的第一极板连接所述电源线，第二极板连接所述第一驱动晶体管的栅极，以保持所述第一驱动晶体管的栅极的电压；
所述第五晶体管的源极连接数据线、漏极连接所述第一驱动晶体管的源极、栅极连接第二扫描控制线；
所述第六晶体管的源极连接所述第一驱动晶体管的漏极、漏极连接所述第一驱动晶体管的栅极以及所述第三电容的第二极板、栅极连接所述第二扫描控制线；
所述第二复位晶体管的源极连接复位信号线，漏极连接所述第一驱动晶体管的栅极以及所述第三电容的第二极板，栅极连接复位控制线。
6.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括控制单元，连接所述发光元件和所述电源线，用于控制所述发光元件的开/关。
7.根据权利要求6所述的像素驱动电路，其特征在于，所述控制单元包括第一开关晶体管；
所述第一开关晶体管的源极连接所述电源线，漏极连接所述第一驱动晶体管的源极，栅极连接开关控制线。
8.根据权利要求6所述的像素驱动电路，其特征在于，所述控制单元还包括第二开关晶体管，所述第二开关晶体管的源极连接所述第二驱动晶体管的漏极，漏极连接所述发光元件，栅极连接开关控制线。
9.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括复位电路，所述复位电路与所述发光元件的阳极连接，以使所述发光元件的阳极在每次发光之前具有相同的准位电压。
10.根据权利要求9所述的像素驱动电路，其特征在于，所述复位电路包括复位晶体管，所述复位晶体管的源极与复位信号线连接，漏极与所述发光元件的阳极连接，栅极与复位控制线连接。
11.根据权利要求1-10任一项所述的像素驱动电路，其特征在于，所述第一驱动晶体管、第二驱动晶体管、复位晶体管、第一复位晶体管、第二复位晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一开关晶体管、第二开关晶体管、开关晶体管为P型晶体管和/或N型晶体管。
12.一种如权利要求1-11任一项所述的像素驱动电路的驱动方法，其特征在于，
第一阶段，第N行的所述复位控制线控制所述第三晶体管和所述第二复位晶体管导通，所述复位信号线的复位电压通过所述第三晶体管传输至所述第一晶体管的栅极，以及通过所述第二复位晶体管传输至第一驱动晶体管的栅极，以使所述第一晶体管以及所述第一驱动晶体管处于导通状态；
第二阶段，第N行的所述第一扫描控制线控制所述第二晶体管导通，所述信号线的第二电压通过所述第一晶体管和所述第二晶体管传输至所述第一晶体管的栅极，以对所述第一晶体管的栅极进行充电；第N行的所述第一扫描控制线控制所述第五晶体管、所述第六晶体管导通，所述数据线的数据电压依次通过所述第五晶体管、所述第一驱动晶体管以及所述第六晶体管传输至所述第一驱动晶体管的栅极，以对所述第一驱动晶体管的栅极进行充电；
第三阶段，第N行的所述第二扫描控制线控制所述第四晶体管导通，所述控制信号线的第一电平电压通过所述第四晶体管写入所述第一电容的第二极板上，并通过所述第一电容的耦合效应传输至所述第一晶体管的栅极上，同时，所述第一扫描控制线控制所述第二晶体管导通，使所述第一晶体管的栅极和漏极连接，以保持所述第一晶体管的栅极电压；
第四阶段，第N行的所述控制线控制所述第一复位晶体管导通，所述第一信号线的第一电压通过所述第一复位晶体管传输至所述第二驱动晶体管的栅极以及所述第二电容的第二极板，并通过所述第二电容保持；第N行的所述第二扫描控制线控制所述第四晶体管导通，所述控制信号线的第二电平电压通过所述第四晶体管写入所述第一电容的第二极板，并通过所述第一电容的耦合效应传输至所述第一晶体管的栅极，以实现幅宽数据的写入；
第五阶段，所有行的所述第二扫描控制线控制所述第四晶体管导通，所述控制信号线的摆动电压通过所述第四晶体管以及所述第一电容传输至所述第一晶体管的栅极，以控制所述第一晶体管的导通；同时，所有行的所述开关控制线控制所述开关晶体管导通，所述信号线的第二电压通过所述第一晶体管以及所述开关晶体管传输至所述第二驱动晶体管的栅极，以控制所述第二驱动晶体管导通。
13.根据权利要求12所述的像素驱动电路的驱动方法，其特征在于，所述第一晶体管为P型晶体管，所述摆动电压为均匀下降的电压，所述发光元件的发光时间与所述摆动电压的斜率有关。
14.根据权利要求12所述的像素驱动电路的驱动方法，其特征在于，所述第二晶体管为N型晶体管，所述摆动电压为均匀上升的电压。
15.根据权利要求12所述的像素驱动电路的驱动方法，其特征在于，所述控制线为所述复位控制线；
在第一阶段，控制第一复位晶体管导通，第一信号线的第一电压通过第一复位晶体管传输至第二驱动晶体管的栅极以及第二电容的第二极板，并通过第二电容保持，使所述第二驱动晶体管处于断开状态。
16.根据权利要求12所述的像素驱动电路的驱动方法，其特征在于，
在第五阶段，所述开关控制线控制所述第一开关晶体管和/或所述第二开关晶体管导通，以使所述电源线与所述发光元件形成通路，实现所述发光元件的发光。
17.根据权利要求12所述的像素驱动电路的驱动方法，其特征在于，
在第一阶段，第N行的所述复位控制线控制所述复位晶体管导通，复位信号线的复位电压通过复位晶体管传输至所述发光元件的阳极，以使所述发光元件的阳极的电压回复到准位电压。
18.一种显示面板，其特征在于，所述显示面板包括多个呈阵列排布的像素单元，每个所述像素单元设置有如权利要求1~11任一项所述的像素驱动电路。
CN202211401507.9A 2022-11-09 2022-11-09 像素驱动电路及其驱动方法、显示面板 Active CN115457907B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202211401507.9A CN115457907B (zh) 2022-11-09 2022-11-09 像素驱动电路及其驱动方法、显示面板
PCT/CN2023/089342 WO2024098671A1 (zh) 2022-11-09 2023-04-19 像素驱动电路及其驱动方法、显示面板
US18/208,266 US11798470B1 (en) 2022-11-09 2023-06-10 Pixel driving circuit, driving method for pixel driving circuit, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211401507.9A CN115457907B (zh) 2022-11-09 2022-11-09 像素驱动电路及其驱动方法、显示面板

Publications (2)

Publication Number Publication Date
CN115457907A true CN115457907A (zh) 2022-12-09
CN115457907B CN115457907B (zh) 2023-05-12

Family

ID=84310406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211401507.9A Active CN115457907B (zh) 2022-11-09 2022-11-09 像素驱动电路及其驱动方法、显示面板

Country Status (3)

Country Link
US (1) US11798470B1 (zh)
CN (1) CN115457907B (zh)
WO (1) WO2024098671A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115620664A (zh) * 2022-12-19 2023-01-17 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板
US11798470B1 (en) 2022-11-09 2023-10-24 HKC Corporation Limited Pixel driving circuit, driving method for pixel driving circuit, and display panel

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180301080A1 (en) * 2017-04-13 2018-10-18 Samsung Electronics Co., Ltd. Display panel and driving method of display panel
CN108694908A (zh) * 2017-04-11 2018-10-23 三星电子株式会社 显示面板的像素电路和显示设备
US20190371231A1 (en) * 2018-05-31 2019-12-05 Samsung Electronics Co., Ltd. Display panel and method for driving the display panel
CN111369935A (zh) * 2020-04-09 2020-07-03 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法
CN113674678A (zh) * 2020-10-12 2021-11-19 友达光电股份有限公司 显示装置及驱动方法
CN113707077A (zh) * 2021-08-25 2021-11-26 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示基板
CN114241976A (zh) * 2021-12-16 2022-03-25 Tcl华星光电技术有限公司 像素电路及显示面板
CN114333685A (zh) * 2020-09-25 2022-04-12 京东方科技集团股份有限公司 像素驱动结构及显示面板
CN114694570A (zh) * 2022-01-03 2022-07-01 友达光电股份有限公司 像素电路、其显示面板及其驱动方法
WO2022156079A1 (zh) * 2021-01-22 2022-07-28 中国科学院微电子研究所 一种μLED单元发光电路、其发光控制方法和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307750A (zh) 1999-02-25 2001-08-08 三菱电机株式会社 无线电终端装置
KR102337527B1 (ko) * 2017-10-31 2021-12-09 엘지디스플레이 주식회사 전계 발광 표시장치
KR20230056081A (ko) * 2021-10-19 2023-04-27 삼성디스플레이 주식회사 표시 장치
CN115457907B (zh) * 2022-11-09 2023-05-12 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108694908A (zh) * 2017-04-11 2018-10-23 三星电子株式会社 显示面板的像素电路和显示设备
US20180301080A1 (en) * 2017-04-13 2018-10-18 Samsung Electronics Co., Ltd. Display panel and driving method of display panel
US20190371231A1 (en) * 2018-05-31 2019-12-05 Samsung Electronics Co., Ltd. Display panel and method for driving the display panel
CN110556072A (zh) * 2018-05-31 2019-12-10 三星电子株式会社 显示面板以及显示面板的驱动方法
CN111369935A (zh) * 2020-04-09 2020-07-03 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法
CN114333685A (zh) * 2020-09-25 2022-04-12 京东方科技集团股份有限公司 像素驱动结构及显示面板
CN113674678A (zh) * 2020-10-12 2021-11-19 友达光电股份有限公司 显示装置及驱动方法
WO2022156079A1 (zh) * 2021-01-22 2022-07-28 中国科学院微电子研究所 一种μLED单元发光电路、其发光控制方法和显示装置
CN113707077A (zh) * 2021-08-25 2021-11-26 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示基板
CN114241976A (zh) * 2021-12-16 2022-03-25 Tcl华星光电技术有限公司 像素电路及显示面板
CN114694570A (zh) * 2022-01-03 2022-07-01 友达光电股份有限公司 像素电路、其显示面板及其驱动方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11798470B1 (en) 2022-11-09 2023-10-24 HKC Corporation Limited Pixel driving circuit, driving method for pixel driving circuit, and display panel
WO2024098671A1 (zh) * 2022-11-09 2024-05-16 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板
CN115620664A (zh) * 2022-12-19 2023-01-17 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板

Also Published As

Publication number Publication date
CN115457907B (zh) 2023-05-12
WO2024098671A1 (zh) 2024-05-16
US11798470B1 (en) 2023-10-24

Similar Documents

Publication Publication Date Title
US10242625B2 (en) Pixel driving circuit, pixel driving method and display apparatus
CN109671398B (zh) 像素驱动电路的驱动方法、显示面板和显示装置
US9984615B2 (en) Pixel driving circuit, driving method, array substrate and display device ensuring luminance uniformity of light-emitting device
CN108648696B (zh) 像素电路、阵列基板、显示装置和像素驱动方法
CN100382133C (zh) 显示装置及其驱动方法
CN115457907B (zh) 像素驱动电路及其驱动方法、显示面板
CN111613180A (zh) Amoled像素补偿驱动电路、方法及显示面板
WO2020143234A1 (zh) 像素驱动电路、像素驱动方法和显示装置
CN109166528B (zh) 像素电路及其驱动方法
CN114822396B (zh) 像素驱动电路和显示面板
CN112509517B (zh) 像素电路的驱动方法、显示面板
WO2019037301A1 (zh) 像素驱动电路及其驱动方法
US10181286B2 (en) Organic light emitting display device
CN109448639B (zh) 一种像素驱动电路及其驱动方法、显示装置
KR100812037B1 (ko) 유기전계발광 표시장치
US11741884B2 (en) Display device with internal compensation
KR20180003380A (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR100707624B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
US20240046884A1 (en) Gate driving circuit and electroluminescent display device using the same
CN112750392A (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
US11721288B2 (en) Pixel circuit, pixel circuit driving method, display panel and display apparatus
EP4113499A1 (en) Pixel and a display device including the same
CN112820236B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
KR100858613B1 (ko) 유기전계발광 표시장치
CN114664214A (zh) 栅极驱动电路和使用其的电致发光显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant