CN114333685A - 像素驱动结构及显示面板 - Google Patents

像素驱动结构及显示面板 Download PDF

Info

Publication number
CN114333685A
CN114333685A CN202011026398.8A CN202011026398A CN114333685A CN 114333685 A CN114333685 A CN 114333685A CN 202011026398 A CN202011026398 A CN 202011026398A CN 114333685 A CN114333685 A CN 114333685A
Authority
CN
China
Prior art keywords
transistor
pole
electrically connected
reset
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011026398.8A
Other languages
English (en)
Other versions
CN114333685B (zh
Inventor
韩承佑
郑皓亮
肖丽
玄明花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011026398.8A priority Critical patent/CN114333685B/zh
Priority to US17/476,798 priority patent/US11538404B2/en
Publication of CN114333685A publication Critical patent/CN114333685A/zh
Application granted granted Critical
Publication of CN114333685B publication Critical patent/CN114333685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/062—Waveforms for resetting a plurality of scan lines at a time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种像素驱动结构和显示面板，属于显示技术领域。本发明提供的像素驱动结构包括脉冲宽度调制驱动电路、脉冲幅度调制驱动电路和缓冲电路。脉冲宽度调制驱动电路被配置为根据脉冲宽度调制数据电压控制向待驱动的发光器件所提供的驱动电流的脉冲宽度；脉冲幅度调制驱动电路被配置为根据脉冲幅度调制数据电压控制向待驱动的发光器件所提供的驱动电流的幅值；缓冲电路其电连接在脉冲宽度调制驱动电路和脉冲幅度调制驱动电路之间，用于调节脉冲宽度调制驱动电路向脉冲幅度调制驱动电路施加脉冲宽度调制电压的速率。

Description

像素驱动结构及显示面板
技术领域
本发明属于显示技术领域，具体涉及一种像素驱动结构及显示面板。
背景技术
显示面板具有多个阵列排布的像素单元，每个像素单元具有多个子像素，每个子像素具有发光器件和像素驱动结构，像素驱动结构用于驱动发光器件发光，像素驱动结构可以包括脉冲宽度调制驱动电路和脉冲幅度调制驱动电路，分别控制像素驱动结构提供给待驱动的发光器件的驱动电流的脉冲宽度和幅值。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种像素驱动结构，其能够调节脉冲宽度调制驱动电路向脉冲幅度调制驱动电路施加脉冲宽度调制电压的速率，从而能够避免由于施加速度过快导致脉冲幅度调制驱动电路中的第一驱动晶体管关闭，导致难以控制发光器件的亮度。
第一方面，解决本发明技术问题所采用的技术方案是一种像素驱动结构，包括：
脉冲宽度调制驱动电路，被配置为根据脉冲宽度调制数据电压控制向待驱动的发光器件所提供的驱动电流的脉冲宽度；
脉冲幅度调制驱动电路，被配置为根据脉冲幅度调制数据电压控制向待驱动的所述发光器件所提供的驱动电流的幅值；
缓冲电路，其电连接在所述脉冲宽度调制驱动电路和所述脉冲幅度调制驱动电路之间，用于调节所述脉冲宽度调制驱动电路向所述脉冲幅度调制驱动电路施加脉冲宽度调制电压的速率。
本发明提供的像素驱动结构，由于在脉冲宽度调制驱动电路和脉冲幅度调制驱动电路之间设置了缓冲电路，缓冲电路能够调节脉冲宽度调制驱动电路施加至脉冲幅度调制驱动电路的脉冲宽度调制电压的速率，因此能够避免由于施加速度过快导致脉冲幅度调制驱动电路中的第一驱动晶体管关闭，导致难以控制发光器件的亮度。
优选的是，所述脉冲幅度调制驱动电路包括第一驱动晶体管和第一存储电容；其中，
所述第一存储电容的第一极电连接第一电源电压端，第二极电连接所述第一驱动晶体管的控制极；
所述缓冲电路包括第二存储电容，所述第二存储电容的第一极电连接所述脉冲宽度调制驱动电路，第二极电连接所述第一驱动晶体管的控制极。
优选的是，所述脉冲幅度调制驱动电路还包括：第一数据写入子电路、第一阈值补偿子电路、第一复位子电路、第一发光控制子电路；其中，
所述第一数据写入子电路，被配置为响应于调幅扫描信号，将脉冲幅度调制数据电压传输至所述第一驱动晶体管的第一极；
所述第一阈值补偿子电路，被配置为响应于调幅扫描信号，对所述第一驱动晶体管的阈值电压进行补偿；
所述第一发光控制子电路，被配置为响应于发光控制信号，将第一电源电压传输至所述第一驱动晶体管，并将所述第一驱动晶体管输出的驱动电流输出至待驱动的所述发光器件；
所述第一复位子电路，被配置为响应于复位控制信号，通过初始化信号对所述第一驱动晶体管的控制极，以及待驱动的所述发光器件进行复位。
优选的是，所述第一数据写入子电路包括第一数据写入晶体管；其中，
所述第一数据写入晶体管的第一极电连接脉冲幅度调制数据线，其第二极电连接所述第一驱动晶体管的第一极，其控制极电连接调幅扫描信号线。
优选的是，所述第一阈值补偿子电路包括第一阈值补偿晶体管，其第一极电连接所述第一驱动晶体管的控制极，其第二极电连接所述第一驱动晶体管的第二极，其控制极电连接调幅扫描信号线。
优选的是，所述第一发光控制子电路包括第一发光控制晶体管和第二发光控制晶体管；其中，
所述第一发光控制晶体管的第一极电连接所述第一电源电压端，第二极电连接所述第一驱动晶体管的第一极，控制极电连接发光控制信号线；
所述第二发光控制晶体管的第一极电连接所述第一驱动晶体管的第二极，第二极电连接所述发光器件，控制极电连接发光控制信号线。
优选的是，所述第一复位子电路包括第一复位晶体管和第二复位晶体管；其中，
所述第一复位晶体管的第一极电连接所述第一驱动晶体管的控制极，第二极电连接初始化信号端，控制极电连接复位控制信线；
所述第二复位晶体管的第一极电连接所述初始化信号端，第二极电连接所述发光器件，控制极电连接复位控制信号线。
优选的是，所述脉冲宽度调制驱动电路包括第二驱动晶体管和第三存储电容；其中，
所述第三存储电容的第一极电连接第一电源电压端，第二极电连接所述第二驱动晶体管的控制极。
优选的是，所述脉冲宽度调制驱动电路还包括：第二数据写入子电路、第二阈值补偿子电路、第二复位子电路、第二发光控制子电路；其中，
所述第二数据写入子电路，被配置为响应于调宽扫描信号，将脉冲宽度调制数据电压传输至所述第二驱动晶体管的第一极；
所述第二阈值补偿子电路，被配置为响应于调宽扫描信号，对所述第二驱动晶体管的阈值电压进行补偿；
所述第二发光控制子电路，被配置为响应于发光控制信号，将扫频信号传输至所述第二驱动晶体管，并将所述第二驱动晶体管输出的脉冲宽度调制电压输出至所述第二存储电容的第一极；
所述第二复位子电路，被配置为响应于复位控制信号，通过初始化信号对所述第二驱动晶体管的控制极，以及所述第二存储电容的第一极进行复位。
优选的是，所述第二数据写入子电路包括第二数据写入晶体管；其中，
所述第二数据写入晶体管的第一极电连接脉冲宽度调制数据线，其第二极电连接所述第二驱动晶体管的第一极，其控制极电连接调宽扫描信号线。
优选的是，所述第二阈值补偿子电路包括第二阈值补偿晶体管，其第一极电连接所述第二驱动晶体管的控制极，其第二极电连接所述第二驱动晶体管的第二极，其控制极电连接调宽扫描信号线。
优选的是，所述第二发光控制子电路包括第三发光控制晶体管和第四发光控制晶体管；其中，
所述第三发光控制晶体管的第一极电连接所述扫频信号线，第二极电连接所述第二驱动晶体管的第一极，控制极电连接发光控制信号线；
所述第四发光控制晶体管的第一极电连接所述第二驱动晶体管的第二极，第二极电连接所述第二存储电容的第一极，控制极电连接发光控制信号线。
优选的是，所述第二复位子电路包括第三复位晶体管和第四复位晶体管；其中，
所述第三复位晶体管的第一极电连接所述第二驱动晶体管的控制极，第二极电连接初始化信号端，控制极电连接复位控制信线；
所述第四复位晶体管的第一极电连接所述初始化信号端，第二极电连接所述第二存储电容的第一极，控制极电连接复位控制信号线。
优选的是，所述第一存储电容的电容值与所述第二存储电容的电容值的比值在1:1至2:1之间。
第二方面，本发明还提供一种显示面板，包括基底，和阵列排布在所述基底上的多个像素单元，每个所述像素单元包括多个子像素；其中，每个所述子像素包括上述的像素驱动结构。
附图说明
图1为本发明提供的像素驱动结构的一种实施例的结构示意图；
图2为本发明提供的像素驱动电路中各信号的时序图；
图3为本发明提供的像素驱动结构应用到的显示面板的结构示意图；
图4为本发明提供的像素驱动电路应用到的显示面板的层结构图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
附图中各部件的形状和大小不反映真实比例，目的只是为了便于对本发明实施例的内容的理解。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在此需要说明的是，按照晶体管的特性，晶体管可以分为N型晶体管和P型晶体管，为了清楚起见，本公开的实施例以晶体管为P型晶体管(例如，P型MOS晶体管)为例详细阐述了本公开的技术方案。然而本公开的实施例的晶体管不限于P型晶体管，本领域技术人员还可以根据实际需要利用N型晶体管(例如，N型MOS晶体管)实现本公开的实施例中的一个或多个晶体管的功能。
另外，本公开的实施例中采用的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，薄膜晶体管可以包括氧化物半导体薄膜晶体管、非晶硅薄膜晶体管或多晶硅薄膜晶体管等。对于每个晶体管其均包括第一极、第二极和控制极；其中，控制极作为晶体管的栅极，第一极和第二极中的一者作为晶体管的源极，另一者作为晶体管的漏极；而晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中第一极为源极，第二极为漏极，所以本公开的实施例中全部或部分晶体管的源极和漏极根据需要是可以互换的。为了便于说明，以下以晶体管的第一极为源极、第二极为漏极、第三极为栅极为例进行说明。
第一方面，如图1、图3所示，本实施例提供一种像素驱动结构，该像素驱动结构可以应用到显示面板中，参见图3，以显示面板101为例，显示面板101可以包括基底20，和呈阵列排布在基底20上的多个像素单元10，每个像素单元10包括多个子像素100，每个子像素100中具有发光器件E和像素驱动结构，像素驱动结构用于驱动发光器件E发光。参见图1，本实施例提供的像素驱动结构包括脉冲宽度调制((Pulse Width Modulation，PWM)驱动电路001、脉冲幅度调制(Pulse Amplitude Modulation，PAM)驱动电路002以及缓冲电路003。
具体地，缓冲电路003电连接在PWM驱动电路001和PAM驱动电路002之间，PAM驱动电路002连接发光器件E，像素驱动结构为了控制发光器件E发出的光的色阶，可以对发光器件进行脉冲幅度调制以及脉冲宽度调制驱动。发光器件E可以根据像素驱动结构提供的驱动电流的幅值或者脉冲宽度而以不同亮度进行发光。在此，驱动电流的脉冲宽度可通过驱动电流的占空比(Duty Ratio)或者驱动电流的驱动时间(Duration)来表示。
若仅通过PAM驱动方式驱动发光器件E，发光器件E的在低灰阶时亮度表现不佳，因此可以加入PWM驱动方式给发光器件E一定量的驱动电流并控制发光时间，可以提高发光器件E在低灰阶时的亮度表现。驱动电流的幅值越大，发光器件E的发光亮度越高，而脉冲宽度越长(即，占空比越高或者驱动时间越长)发光器件E的发光亮度越高，但并不局限于此。PWM驱动电路001被配置为根据脉冲宽度调制数据电压Data_W控制向待驱动的发光器件E所提供的驱动电流的脉冲宽度，PAM驱动电路002被配置为根据脉冲幅度调制数据电压Data_A控制向待驱动的发光器件E所提供的驱动电流的幅值，也就是说，最终PAM驱动电路002用于驱动发光器件E的驱动电流的脉冲宽度和PWM驱动电路001接收的脉冲宽度调制数据电压Data_W的脉冲宽度一致，PAM驱动电路002输出给发光器件E的驱动电流的幅值和PAM驱动电路002接收的脉冲幅度调制数据电压Data_A的幅值一致。
进一步地，PWM驱动电路001根据脉冲幅度调制数据电压Data_W输出脉冲宽度调制电压到PAM驱动电路002，PAM驱动电路002在脉冲宽度调制电压的控制下，向发光器件E输出与脉冲幅度调制数据电压Data_A相关的驱动电流。缓冲电路003连接在PWM驱动电路001和PAM驱动电路002,缓冲电路003用于调节PWM驱动电路001向PAM驱动电路002施加脉冲宽度调制电压的速率。
PAM驱动电路002具有第一驱动晶体管M3，第一驱动晶体管M3的源极连接第一电源电压端接收第一电源电压VDD，PWM驱动电路001输出的脉冲宽度调制电压加载至第一驱动晶体管M3的栅极，假设PWM驱动电路001施加脉冲宽度调制电压至第一驱动晶体管M3的栅极的速率过快，则导致第一驱动晶体管M3的栅极电压快速升高，进而导致第一驱动晶体管M3的栅极和源极的电压差不足，第一驱动晶体管M3快速关闭，因此难以精确控制第一驱动晶体管M3控制的发光器件E的亮度。本实施例提供的像素驱动结构，由于在PWM驱动电路001和PAM驱动电路002之间设置了缓冲电路003，缓冲电路003能够调节PWM驱动电路001施加至PAM驱动电路002的脉冲宽度调制电压的速率，因此能够避免由于施加速度过快导致PAM驱动电路002中的第一驱动晶体管M3关闭，导致难以精确控制发光器件E的亮度。
进一步地，继续参见图1，PAM驱动电路002包括上述的第一驱动晶体管M3，还可以包括第一存储电容C1。其中，第一存储电容C1的第一极电连接第一电源电压端，第一电源电压端用于提供第一电源电压VDD，第一存储电容C1的第二极电连接第一驱动晶体管M3的栅极。
在本实施例提供的像素驱动结构中，缓冲电路003包括第二存储电容C2，第二存储电容C2的第一极电连接PWM驱动电路001，第二存储电容C2的第二极电连接PAM驱动电路002的第一驱动晶体管M3的栅极，第二存储电容C2的第二极也连接在第一存储电容C1的第二极。当然，缓冲电路003也不局限仅包括第二存储电容C2。
根据上述，第二存储电容C2的第一极接收PWM驱动电路001输入的脉冲宽度调制电压，并缓慢传递至第一驱动晶体管M3的栅极，以保证第一驱动晶体管M3在发光阶段稳定开启，从而精确控制发光器件E。
具体地，在不设置包括第二存储电容C2的缓冲电路003时，栅极节点PAM_Dnode的电压会随着脉冲宽度调制电压即时发生变化；而驱动电流的幅值满足等式I＝β(Vgs-Vth)2，其中，
Figure BDA0002702234160000081
μn是第一驱动晶体管M3的电子迁移率，Cox是单位面积的绝缘电容，
Figure BDA0002702234160000082
是第一驱动晶体管M3的宽长比。理想情况下，发光器件E在发光阶段时，接收到的驱动电流的幅值应该稳定不变，如果栅极节点PAM_Dnode的电压在发光阶段变化，则会导致第一驱动晶体管M3的栅极电压与其源极电压的电压差发生变化，进而导致第一驱动晶体管M3的开启状态不稳定，即第一驱动晶体管M3的开启时间不充分，从而难以精确控制发光器件E。在一些情况下，可以把第一存储电容C1的容值设计的较大，以稳定发光阶段中栅极节点PAM_Dnode的电压。然而，第一存储电容C1的容值需要达到例如200p才能达到效果，对于显示面板的设计空间有较大的占用。
在本申请提供的实施例中，通过设置第二存储电容C2的缓冲电路003，并调整第一存储电容C1和第二存储电容C2的比例可以调整栅极节点PAM_Dnode的电压，栅极节点PAM_Dnode为第一存储电容C1的第二极、第二存储电容C2的第二极和第一驱动晶体管M3的栅极之间的连接节点，而栅极节点PAM_Dnode决定第一驱动晶体管M3的栅极电压，因此保证栅极节点PAM_Dnode的电压的稳定即能够保证第一驱动晶体管M3输出的驱动电流的稳定，进而控制发光器件E的发光亮度，从而能够让灰阶显示更精确，通过调整第二存储电容C2的大小，能够减小PWM驱动电路001输出的脉冲宽度调制电压对栅极节点PAM_Dnode的电压的影响。例如，第二存储电容C2主要受PWM驱动电路001根据脉冲宽度调制数据电压Data_W输出的脉冲宽度调制电压影响，若第二存储电容C2的电容相对比第一存储电容C1的电容大，则PWM数据电压Data_W对第一驱动晶体管M3的驱动电流的影响较大。具体地，第一存储电容C1的电容值与第二存储电容C2的电容值的比值可以在1:1至2:1之间，在此不做限制。通过调整第一存储电容C1和第二存储电容C2的比例从而调整栅极节点PAM_Dnode的电压，进而能够调节第一驱动晶体管M3输出的驱动电流对发光器件E的影响，使发光器件E的灰阶显示更精确。并且，在发光控制阶段，用于控制发光器件E的发光时间的扫频信号Vsweep由PWM驱动电路001加载至第二存储电容C2，第二存储电容C2再将扫频信号Vsweep缓慢传递至第一驱动晶体管M3的栅极节点PAM_Dnode，因此通过调节第二存储电容C2的大小，能够在发光控制阶段控制发光器件E的发光时间，从而使发光时间的控制更加精确，关于发光控制阶段的具体内容后续详述。
进一步地，栅极节点PAM_Dnode的电压Vpam在扫频信号Vsweep为0时，满足：
Figure BDA0002702234160000091
其中，C1为第一存储电容的电容值，C2为第二存储电容的电容值，VDD为第一电源电压端输出的第一电源电压的电压值。
其中，根据电容公式C＝ε×ε0×S/d；其中，ε为电容器的绝缘层材料介电常数，ε0为真空介电常数，S为电容器面积，d为电容器绝缘层厚度。因此，可以根据调整ε、ε0、S、d确定第一存储电容C1或第二存储电容C2的大小。
可选地，参见图1，在本实施例提供的像素驱动结构中，PAM驱动电路002还包括第一数据写入子电路021、第一阈值补偿子电路022、第一复位子电路023、第一发光控制子电路024。其中，第一数据写入子电路021被配置为响应于调幅扫描信号Gate_A，将脉冲幅度调制数据电压Data_A传输至第一驱动晶体管M3的源极；第一阈值补偿子电路022被配置为响应于调幅扫描信号Gate_A，对第一驱动晶体管M3的阈值电压Vth进行补偿；第一发光控制子电路024被配置为响应于发光控制信号EM，将第一电源电压VDD传输至第一驱动晶体管M3，并将第一驱动晶体管M3输出的驱动电流输出至待驱动的发光器件E；第一复位子电路023被配置为响应于复位控制信号G_rst，通过初始化信号Vinit对第一驱动晶体管M3的栅极，以及待驱动的发光器件E的第一极进行复位，发光器件E的第二极连接第二电源电压端，接收第二电源电压端输入的第二电源电压VSS。
需要说明的是，第一电源电压端和第二电源电压端中的一者为高压端，一者为低压端，例如，第一电源电压端提供的第一电源电压VDD为高压，第二电源电压端提供的第二电源电压VSS为低压，即VDD＞VSS。
可选地，参见图1，在本实施例提供的像素驱动结构中，第一数据写入子电路021包括第一数据写入晶体管M5。其中，第一数据写入晶体管M5的源极电连接脉冲幅度调制数据线，接收脉冲调制幅度数据线输入的脉冲幅度调制数据电压Data_A；第一数据写入晶体管M5的漏极电连接第一驱动晶体管M3的源极；第一数据写入晶体管M5的栅极电连接调幅扫描信号线，接收调幅扫描信号线输入的调幅扫描信号Gate_A。当然，第一数据写入子电路021不局限于仅包括第一数据写入晶体管M5。
可选地，参见图1，在本实施例提供的像素驱动结构中，第一阈值补偿子电路022包括第一阈值补偿晶体管M4，第一阈值补偿晶体管M4的源极电连接第一驱动晶体管M3的栅极，第一阈值补偿晶体管M4的漏极电连接第一驱动晶体管M3的漏极，第一阈值补偿晶体管M4的栅极电连接调幅扫描信号线，接收调幅扫描信号线输入的调幅扫描信号Gate_A，第一阈值补偿晶体管M4响应于调幅扫描信号Gate_A，补偿第一驱动晶体管M3的阈值电压。
可选地，参见图1，在本实施例提供的像素驱动结构中，第一发光控制子电路024包括第一发光控制晶体管M6和第二发光控制晶体管M7。其中，第一发光控制晶体管M6的源极电连接第一电源电压端，接收第一电源电压端输入的第一电源电压VDD，第一发光控制晶体管M6的漏极电连接第一驱动晶体管M3的源极，第一发光控制晶体管M6的栅极电连接发光控制信号线，接收发光控制信号线提供的发光控制信号EM；第二发光控制晶体管M7的源极电连接第一驱动晶体管M3的漏极，第二发光控制晶体管M7的漏极电连接发光器件E，第二发光控制晶体管M7的栅极电连接发光控制信号线，接收发光控制信号线提供的发光控制信号EM。
需要说明的是，第一发光控制晶体管M6接收的发光控制信号EM，和第二发光控制晶体管M7接收的发光控制信号EM可以相同，也可以不同，即，第一发光控制晶体管M6的栅极和第二发光控制晶体管M7的栅极可以电连接到同一条发光控制信号线，也可以连接不同的发光控制信号线，此时，若第一发光控制晶体管M6的栅极和第二发光控制晶体管M7的栅极可以电连接到同一条发光控制信号线，显示面板可以仅设置一条发光控制信号线，以减少发光控制信号线的数量。若第一发光控制晶体管M6的栅极和第二发光控制晶体管M7的栅极可以电连接两条发光控制信号线，两条发光控制信号线上传输的发光控制信号相同。
需要说明的是，当第一发光控制晶体管M6和第二发光控制晶体管M7为不同类型的晶体管，例如，第一发光控制晶体管M6为P型晶体管，而第二发光控制晶体管M7为N型晶体管时，第一发光控制晶体管M6接收的发光控制信号和第二发光控制晶体管M7接收的发光控制信号可以不相同，本公开的实施例对此不作限制。
可选地，参见图1，在本实施例提供的像素驱动结构中，第一复位子电路023可以包括第一复位晶体管M1和第二复位晶体管M2。其中，第一复位晶体管M1的源极电连接第一驱动晶体管M3的栅极，第一复位晶体管M1的漏极电连接初始化信号端，接收初始化信号端提供的初始化信号Vinit，第一复位晶体管M1的栅极电连接复位控制信线，接收复位控制信号线提供的复位控制信号G_rst，在复位阶段第一复位晶体管M1响应于复位控制信号G_rst，将第一驱动晶体管M3的栅极电压置为初始化信号Vinit的电压；第二复位晶体管M2的源极电连接初始化信号端，接收初始化信号端提供的初始化信号Vinit，第二复位晶体管M2的漏极电连接发光器件E的第一极，第二复位晶体管M2的栅极电连接复位控制信号线，接收复位控制信号线提供的复位控制信号G_rst，在复位阶段第二复位晶体管M2响应于复位控制信号G_rst，将发光器件E的第一极的电压置为初始化信号Vinit的电压。
需要说明的是，第一复位晶体管M1接收的复位控制信号G_rst，和第二复位晶体管M2接收的复位控制信号G_rst可以相同，也可以不同，即，第一复位晶体管M1的栅极和第二复位晶体管M2的栅极可以电连接到同一条复位控制信号线，也可以连接不同的复位控制信号线，此时，若第一复位晶体管M1的栅极和第二复位晶体管M2的栅极可以电连接到同一条复位控制信号线，显示面板可以仅设置一条复位控制信号线，以减少复位控制信号线的数量。若第一复位晶体管M1的栅极和第二复位晶体管M2的栅极可以电连接两条复位控制信号线，复位发光控制信号线上传输的发光控制信号相同。
需要说明的是，当第一复位晶体管M1和第二复位晶体管M2为不同类型的晶体管，例如，第一复位晶体管M1为P型晶体管，而第二复位晶体管M2为N型晶体管时，第一复位晶体管M1接收的复位控制信号和第二复位晶体管M2接收的复位控制信号可以不相同，本公开的实施例对此不作限制。
进一步地，继续参见图1，PWM驱动电路001可以具有与PAM驱动电路002相似的电路结构，例如，PWM驱动电路001可以包括第二驱动晶体管M14和第三存储电容C3。其中，第三存储电容C3的第一极电连接第一电源电压端，第一电源电压端用于提供第一电源电压VDD，第三存储电容C3的第二极电连接第二驱动晶体管M14的栅极。
进一步地，参见图1，在本实施例提供的像素驱动结构中，PWM驱动电路001还包括第二数据写入子电路011、第二阈值补偿子电路012、第二复位子电路013、第二发光控制子电路014。其中，第二数据写入子电路011被配置为响应于调宽扫描信号Gate_W，将脉冲宽度调制数据电压Data_W传输至第二驱动晶体管M14的源极；第二阈值补偿子电路012被配置为响应于调宽扫描信号Gate_W，对第二驱动晶体管M14的阈值电压进行补偿；第二发光控制子电路014被配置为响应于发光控制信号EM，将扫频信号Vsweep传输至第二驱动晶体管M14的源极，并将第二驱动晶体管M14根据脉冲宽度调制数据电压Data_W输出的脉冲宽度调制电压输出至缓冲电路003的第二存储电容C2的第一极；第二复位子电路013被配置为响应于复位控制信号G_rst，通过初始化信号Vinit对第二驱动晶体管M14的栅极，以及第二存储电容C2的第一极进行复位。
可选地，参见图1，在本实施例提供的像素驱动结构中，第二数据写入子电路011包括第二数据写入晶体管M10。其中第二数据写入晶体管M10的源极电连接脉冲宽度调制数据线，接收脉冲调制宽度数据线输入的脉冲宽度调制数据电压Data_W；第二数据写入晶体管M10的漏极电连接第二驱动晶体管M14的源极，第二数据写入晶体管M10的栅极电连接调宽扫描信号线，接收调宽扫描信号线输入的调宽扫描信号Gate_W。当然，第二数据写入子电路011不局限于仅包括第二数据写入晶体管M10。
可选地，参见图1，在本实施例提供的像素驱动结构中，第二阈值补偿子电路012包括第二阈值补偿晶体管M11，第二阈值补偿晶体管M11的源极电连接第二驱动晶体管M14的栅极，第二阈值补偿晶体管M11的漏极电连接第二驱动晶体管M14的漏极，第二阈值补偿晶体管M11的栅极电连接调宽扫描信号线，接收调宽扫描信号线输入的调宽扫描信号Gate_W，第二阈值补偿晶体管M11响应于调宽扫描信号Gate_W，补偿第二驱动晶体管M14的阈值电压。
需要说明的是，调宽扫描信号Gate_W可以与调幅扫描信号Gate_A为同一扫描信号，也可以为不同的扫描信号，可以用一根扫描信号线输入，也可以用不同的扫描信号输入，调宽扫描信号Gate_W和调幅扫描信号Gate_A可以同时输入PWM驱动电路001和PAM驱动电路002，也可以分时输入，在此不做限定。
可选地，参见图1，在本实施例提供的像素驱动结构中，第二发光控制子电路014包括第三发光控制晶体管M12和第四发光控制晶体管M15。其中，第三发光控制晶体管M12的源极电连接扫频信号线，接收扫频信号线提供的扫频信号Vsweep，第三发光控制晶体管M12的漏极电连接第二驱动晶体管M15的源极，第三发光控制晶体管M12的栅极电连接发光控制信号线，接收发光控制信号线提供的发光控制信号EM；第四发光控制晶体管M15的源极电连接第二驱动晶体管M14的漏极，第四发光控制晶体管M15的漏极电连接缓冲电路003的第二存储电容C2的第一极，第四发光控制晶体管M15的栅极电连接发光控制信号线，接收发光控制信号线提供的发光控制信号EM。在发光控制阶段，扫频信号Vsweep依次通过第三发光控制晶体管M12、第二驱动晶体管M14、第四发光控制晶体管M15加载至第二存储电容C2，再由第二存储电容C2与第一存储电容C1的电压联结，使栅极节点PAM_Dnode的电压逐步升高，直至第一驱动晶体管M3关闭，从而发光器件E停止发光结束发光控制阶段。
需要说明的是，第三发光控制晶体管M12接收的发光控制信号EM，和第四发光控制晶体管M15接收的发光控制信号EM可以相同，也可以不同，即，第三发光控制晶体管M12的栅极和第四发光控制晶体管M15的栅极可以电连接到同一条发光控制信号线，也可以连接不同的发光控制信号线。此时，若第三发光控制晶体管M12的栅极和第四发光控制晶体管M15的栅极可以电连接到同一条发光控制信号线，显示面板可以仅设置一条发光控制信号线，以减少发光控制信号线的数量。若第三发光控制晶体管M12的栅极和第四发光控制晶体管M15的栅极可以电连接两条发光控制信号线，两条发光控制信号线上传输的发光控制信号相同。
需要说明的是，当第三发光控制晶体管M12和第四发光控制晶体管M15为不同类型的晶体管，例如，第三发光控制晶体管M12为P型晶体管，而第四发光控制晶体管M15为N型晶体管时，第三发光控制晶体管M12接收的发光控制信号和第四发光控制晶体管M15接收的发光控制信号可以不相同，本公开的实施例对此不作限制。
可选地，参见图1，在本实施例提供的像素驱动结构中，第二复位子电路013可以包括第三复位晶体管M9和第四复位晶体管M8。其中，第三复位晶体管M9的源极电连接第二驱动晶体管M14的栅极，第三复位晶体管M9的漏极电连接初始化信号端，接收初始化信号端提供的初始化信号Vinit，第三复位晶体管M9的栅极电连接复位控制信线，接收复位控制信号线提供的复位控制信号G_rst，在复位阶段第三复位晶体管M9响应于复位控制信号G_rst，将第二驱动晶体管M14的栅极电压置为初始化信号Vinit的电压；第四复位晶体管M8的源极电连接初始化信号端，接收初始化信号端提供的初始化信号Vinit，第四复位晶体管M8的漏极电连接第二存储电容C2的第一极，第四复位晶体管M8的栅极电连接复位控制信号线，接收复位控制信号线提供的复位控制信号G_rst，在复位阶段第四复位晶体管M8响应于复位控制信号G_rst，将第二存储电容C2的第一极的电压置为初始化信号Vinit的电压。
需要说明的是，第三复位晶体管M9接收的复位控制信号G_rst，和第四复位晶体管M8接收的复位控制信号G_rst可以相同，也可以不同，即，第三复位晶体管M9的栅极和第四复位晶体管M8的栅极可以电连接到同一条复位控制信号线，也可以连接不同的复位控制信号线，此时，若第三复位晶体管M9的栅极和第四复位晶体管M8的栅极可以电连接到同一条复位控制信号线，显示面板可以仅设置一条复位控制信号线，以减少复位控制信号线的数量。若第三复位晶体管M9的栅极和第四复位晶体管M8的栅极可以电连接两条复位控制信号线，复位发光控制信号线上传输的发光控制信号相同。
需要说明的是，当第三复位晶体管M9和第四复位晶体管M8为不同类型的晶体管，例如，第三复位晶体管M9为P型晶体管，而第四复位晶体管M8为N型晶体管时，第三复位晶体管M9接收的复位控制信号和第四复位晶体管M8接收的复位控制信号可以不相同，本公开的实施例对此不作限制。
为了更清楚本实施例中的像素电路具体实现方式，具体结合图1和图2所示，对上述的像素电路的工作过程进行说明。图2中包括T1阶段(图中①所示)、T2阶段(图中②所示)、T3阶段(图中③所示)中第一电源电压VDD、第二电源电压VSS、脉冲宽度调制数据电压Data_W、脉冲幅度调制数据电压Data_A、初始化信号Vinit、扫描信号Vsweep、发光控制信号EM、复位控制信号G_rst、调宽扫描信号Gate_W、调幅扫描信号Gate_A的一种示例的时序图。
T1阶段，也即复位阶段(或初始化阶段、重置阶段)，给复位信号端写入复位控制信号G_rst，该复位控制信号G_rst为低电平信号，PAM驱动电路002中的第一复位晶体管M1、第二复位晶体管M2打开，将初始化信号Vinit写入第一驱动晶体管M3的栅极和待驱动的发光器件E的第一极，将第一驱动晶体管M3的栅极和待驱动的发光器件E的第一极复位。同时，PWM驱动电路001中的第三复位晶体管M9、第四复位晶体管M8也打开，将初始化信号Vinit写入第二驱动晶体管M14的栅极、缓冲电路003的第二存储电容C2的第一极，将第二驱动晶体管M14的栅极、第二存储电容C2的第一极复位。
T2阶段，也即数据写入及阈值电压提取阶段，给调幅扫描信号线写入调幅扫描信号Gate_A，给调宽扫描信号线写入调宽扫描信号Gate_W，调幅扫描信号Gate_A和调宽扫描信号Gate_W为低电平信号，响应于调幅扫描信号Gate_A，PAM驱动电路002中的第一数据写入晶体管M5和第一阈值补偿晶体管M4打开，而由于第一阈值补偿晶体管M4打开，对第一驱动晶体管M3的栅极电压和漏极电压进行阈值补偿，因此第一驱动晶体管M3的栅极节点PAM_Dnode的电压等于第一驱动晶体管M3的漏极节点N2的电压。同时，脉冲幅度调制数据线将脉冲幅度调制数据电压Data_A通过第一数据写入晶体管M5写入第一驱动晶体管M3的源极节点N1，第一驱动晶体管M3的栅极节点PAM_Dnode的电压为VDD-Data_A(即图2中PAM_data)。同理，，响应于调宽扫描信号Gate_W，PWM驱动电路001中的第二数据写入晶体管M10和第二阈值补偿晶体管M11打开，而由于第二阈值补偿晶体管M11打开，对第二驱动晶体管M14的栅极电压和漏极电压进行阈值补偿，因此第二驱动晶体管M14的栅极节点PWM_Dnode(也即第二节点)的电压等于第二驱动晶体管M14的漏极节点N4的电压。同时，脉冲宽度调制数据线将脉冲宽度调制数据电压Data_W通过第二数据写入晶体管M10写入第二驱动晶体管M14的源极节点N3，第二驱动晶体管M14的栅极节点PWM_Dnode的电压为(VDD-PWM_data)。需要说明的是，由于在T2阶段Data_W和Data_A的数据电压并非一个固定的电压值，也就是说，每一次写入的数据电压可能不相同，因此在图2中用矩形表示，即表示Data_W和Data_A的范围可以在高电平至低电平之间。
T3阶段，也即发光阶段，给发光控制信号端写入发光控制信号EM，该发光控制信号为低电平信号，PAM驱动电路002中的第一发光控制晶体管M6、第二发光控制晶体管M7被打开，PWM驱动电路001中的第三发光控制晶体管M12、第四发光控制晶体管M15被打开，PWM驱动电路001输出的脉冲宽度调制电压施加至PAM驱动电路002的第一驱动晶体管M3的栅极节点PAM_Dnode，第一驱动晶体管M3根据脉冲宽度调制电压和脉冲幅度调制电压通过第二发光控制晶体管M2向发光器件E输出驱动电路，驱动发光器件E发光。同时，加载在PWM驱动信号001的第三发光控制晶体管M12的源极的扫频信号Vsweep的电压缓慢升高，扫频信号Vsweep通过第三发光控制晶体管M12、第二驱动晶体管M14、第四发光控制晶体管M15加载至第二存储电容C2，第二存储电容C2逐渐将电压传递至第一驱动晶体管M3的栅极节点PAM_Dnode，并且，通过调节第二存储电容C2的大小，可以调节第二存储电容C2向第一驱动晶体管M3的栅极节点PAM_Dnode施加电压的速率，使栅极节点PAM_Dnode的电压缓慢升高，避免栅极节点PAM_Dnode的电压骤然升高导致栅极节点PAM_Dnode连接的第一驱动晶体管M3关闭。随着扫频信号Vsweep缓慢升高，栅极节点PAM_Dnode的电压也缓慢升高，当栅极节点PAM_Dnode的电压升高至与源极节点N1的电压相等时，第一驱动晶体管M3关闭，从而发光器件E停止发光，也即扫频信号Vsweep缓慢升高可以使第一驱动晶体管M3关闭，而第二存储电容C2可以调节扫频信号Vsweep施加的电压传递至栅极节点PAM_Dnode的速率，通过扫频信号Vsweep和第二存储电容C2可以精确控制第一驱动晶体管M3的关闭时间，从而控制发光器件E的发光时间。
可以理解的是，扫频信号Vsweep是随着时间变化的电压信号，例如，电压值随着时间逐渐升高，或者电压随着时间先升高后降低，具体地，可以为斜坡信号或者三角波、锯齿波信号。进一步地，通过设计扫频信号Vsweep的斜率，可以控制发光器件E实现不同的发光时间。
综上所述，在发光阶段实现通过PWM驱动电路001调制驱动电流的脉冲宽度，PAM驱动电路002调制驱动电流的幅值来控制发光器件E的驱动电流的像素驱动结构。在一些示例中，若只需要用PAM驱动电路002驱动发光器件E，可以使输入PWM驱动电路001的第二数据写入晶体管M10的脉冲宽度调制数据电压Data_W的电压值，与输入第二驱动晶体管M14的栅极节点PWM_Dnode的电压值相等(或近似相等)，以图1的像素驱动结构为例，也就是说，可以使Data_W等于(或约等于)VDD，由于第二数据写入晶体管M10将脉冲宽度调制数据电压Data_W写入第二驱动晶体管M14的源极节点N3，从而使第二驱动晶体管M14的栅极电压和源极电压相等(或近似相等)，进而使第二驱动晶体管M14关闭，因此扫频信号Vsweep完全不会影响到第一驱动晶体管M3的栅极节点PAM_Dnode的电压，从而发光器件E只根据PAM驱动电路002的驱动电流发光。
进一步地，以显示面板101为例，显示面板101可以包括基底20，和呈阵列排布在基底20上的多个像素单元10，每个像素单元10包括多个子像素100，每个子像素100中具有发光器件和像素驱动结构，像素驱动结构用于驱动发光器件发光。显示面板还包括多条扫描信号线、多条数据线、多条复位信号线、多条电源电压线、多条发光控制信号线、多条初始化电源信号线(图中均未示出)，其中，数据线和电源电压线沿呈阵列排布的子像素100的列方向延伸，多条扫描信号线、复位信号线、发光控制信号线、初始化电源信号线沿呈阵列排布的子像素100的行方向延伸。需要说明的是，扫描信号线包括调幅扫描信号线和调宽扫描信号线，调幅扫描信号线和调宽扫描信号线可以为同一条扫描信号线，也可以为不同的扫描信号线，在此以调幅扫描信号线和调宽扫描信号线为同一条扫描信号线为例进行说明。数据线包括脉冲幅度调制数据线和脉冲宽度度调制数据线，脉冲幅度调制数据线和脉冲宽度调制数据线可以为同一条数据线，也可以为不同的数据线，在此以脉冲幅度调制数据线和脉冲宽度调制数据线为同一条数据线为例进行说明。每条数据线连接一列子像素100，向一列子像素100的像素驱动结构提供数据电压(例如Data_A和Data_W)；每条电源电压线连接一列子像素100，电源电压线连接第一电源电压端，向一列子像素100的像素驱动结构提供第一电源电压VDD；每条扫描信号线连接一行子像素100，向一行子像素100提供扫描信号(例如Gate_A和Gate_W)；每条发光控制信号线连接一行子像素100，向一行子像素100提供发光控制信号EM；每条复位信号线连接一行子像素100，向一行子像素100提供复位控制信号G_rst；每条初始化电源信号线连接一行子像素100，初始化电源信号线连接初始化信号端，向一行子像素100提供初始化信号Vinit。当然，显示面板的结构不限于此，显示面板包括的信号线以及信号线的排布方式也不限于此，在此仅以上述显示面板为例进行说明，不对本发明构成限制。
第二方面，参见图3，本实施例还提供一种显示面板，以显示面板101为例，显示面板101可以包括基底20，和呈阵列排布在基底20上的多个像素单元10，每个像素单元10包括多个子像素100，每个子像素100中具有发光器件和像素驱动结构，像素驱动结构用于驱动发光器件发光。
可选地，每个子像素100并根据发光器件发光的颜色可以有多个种类。例如，发光器件可以有发出红色光的红色(R)发光器件、发绿色光的绿色(G)发光器件以及发蓝色光的蓝色(B)发光器件。因此，子像素100的种类可以由构成子像素100的发光器件的种类确定。
可选地，发光器件可以是无机发光二极管，也可以是利用有机材料制造的有机发光二极管(OLED)，还可以是微型发光二极管(Micro LED)或迷你发光二极管(mini LED)。微型发光二极管是指没有背光和滤光片而自发光的100微米以下大小的超小型无机发光元件。
参见图4，图4为显示面板的层结构的一种示例，以上述第二发光控制晶体管M2与发光器件E相连处的层结构图为例进行说明，其他晶体管的层结构与图4中的层结构的膜层大致相同。显示面板的层结构包括衬底基板1(也即基底)，衬底基板1上设置有缓冲层2，缓冲层2到发光器件E之间为像素驱动结构的膜层结构；缓冲层2背离衬底基板1一侧设置有有源层01；有源层01背离衬底基板1一侧设置有第一栅极绝缘层3；第一栅极绝缘层3背离衬底基板1一侧设置有栅极层02；栅极层02背离衬底基板1一侧设置有第二栅极绝缘层4；第二栅极绝缘层4背离衬底基板1一侧设置有层间绝缘层5；层间绝缘层5背离衬底基板1一侧设置有源漏极金属层，源漏极金属层中具有源极03和漏极04，源极03和漏极04通过第一栅极绝缘层3、第二栅极绝缘层4、层间绝缘层5中的通孔与有源层01电连接；源漏极金属层背离衬底基板1一侧设置有保护层6；保护层6背离衬底基板1一侧设置有平坦层7；平坦层7背离衬底基板1一侧设置有发光器件E，发光器件E自衬底基板1指向自身的方向包括第一电极E1、发光层E2和第二电极E3，第一电极E1通过设置在保护层6、平坦层7中的通过连接漏极04，且相邻的发光器件E之间具有像素限定结构8。当然，显示面板的层结构不限于上述所示的结构，还可以为其他结构，在此不做限制。
需要说明的是，若像素驱动结构中的晶体管为双栅晶体管，第二栅极绝缘层4在还设置有第二栅极。各存储电容(例如第一存储电容C1)的第一极设置在栅极层02，第二极可以设置在第二栅极绝缘层4中。第二栅极绝缘层4中还可以包括其他金属走线，例如复位信号线可以设置在第二栅极绝缘层4中，在此不做限制。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (15)

1.一种像素驱动结构，其特征在于，包括：
脉冲宽度调制驱动电路，被配置为根据脉冲宽度调制数据电压控制向待驱动的发光器件所提供的驱动电流的脉冲宽度；
脉冲幅度调制驱动电路，被配置为根据脉冲幅度调制数据电压控制向待驱动的所述发光器件所提供的驱动电流的幅值；
缓冲电路，其电连接在所述脉冲宽度调制驱动电路和所述脉冲幅度调制驱动电路之间，用于调节所述脉冲宽度调制驱动电路向所述脉冲幅度调制驱动电路施加脉冲宽度调制电压的速率。
2.根据权利要求1所述的像素驱动结构，其特征在于，所述脉冲幅度调制驱动电路包括第一驱动晶体管和第一存储电容；其中，
所述第一存储电容的第一极电连接第一电源电压端，第二极电连接所述第一驱动晶体管的控制极；
所述缓冲电路包括第二存储电容，所述第二存储电容的第一极电连接所述脉冲宽度调制驱动电路，第二极电连接所述第一驱动晶体管的控制极。
3.根据权利要求2所述的像素驱动结构，其特征在于，所述脉冲幅度调制驱动电路还包括：第一数据写入子电路、第一阈值补偿子电路、第一复位子电路、第一发光控制子电路；其中，
所述第一数据写入子电路，被配置为响应于调幅扫描信号，将脉冲幅度调制数据电压传输至所述第一驱动晶体管的第一极；
所述第一阈值补偿子电路，被配置为响应于调幅扫描信号，对所述第一驱动晶体管的阈值电压进行补偿；
所述第一发光控制子电路，被配置为响应于发光控制信号，将第一电源电压传输至所述第一驱动晶体管，并将所述第一驱动晶体管输出的驱动电流输出至待驱动的所述发光器件；
所述第一复位子电路，被配置为响应于复位控制信号，通过初始化信号对所述第一驱动晶体管的控制极，以及待驱动的所述发光器件进行复位。
4.根据权利要求3所述的像素驱动结构，其特征在于，所述第一数据写入子电路包括第一数据写入晶体管；其中，
所述第一数据写入晶体管的第一极电连接脉冲幅度调制数据线，其第二极电连接所述第一驱动晶体管的第一极，其控制极电连接调幅扫描信号线。
5.根据权利要求3所述的像素驱动结构，其特征在于，所述第一阈值补偿子电路包括第一阈值补偿晶体管，其第一极电连接所述第一驱动晶体管的控制极，其第二极电连接所述第一驱动晶体管的第二极，其控制极电连接调幅扫描信号线。
6.根据权利要求3所述的像素驱动结构，其特征在于，所述第一发光控制子电路包括第一发光控制晶体管和第二发光控制晶体管；其中，
所述第一发光控制晶体管的第一极电连接所述第一电源电压端，第二极电连接所述第一驱动晶体管的第一极，控制极电连接发光控制信号线；
所述第二发光控制晶体管的第一极电连接所述第一驱动晶体管的第二极，第二极电连接所述发光器件，控制极电连接发光控制信号线。
7.根据权利要求3所述的像素驱动结构，其特征在于，所述第一复位子电路包括第一复位晶体管和第二复位晶体管；其中，
所述第一复位晶体管的第一极电连接所述第一驱动晶体管的控制极，第二极电连接初始化信号端，控制极电连接复位控制信线；
所述第二复位晶体管的第一极电连接所述初始化信号端，第二极电连接所述发光器件，控制极电连接复位控制信号线。
8.根据权利要求2所述的像素驱动结构，其特征在于，所述脉冲宽度调制驱动电路包括第二驱动晶体管和第三存储电容；其中，
所述第三存储电容的第一极电连接第一电源电压端，第二极电连接所述第二驱动晶体管的控制极。
9.根据权利要求8所述的像素驱动结构，其特征在于，所述脉冲宽度调制驱动电路还包括：第二数据写入子电路、第二阈值补偿子电路、第二复位子电路、第二发光控制子电路；其中，
所述第二数据写入子电路，被配置为响应于调宽扫描信号，将脉冲宽度调制数据电压传输至所述第二驱动晶体管的第一极；
所述第二阈值补偿子电路，被配置为响应于调宽扫描信号，对所述第二驱动晶体管的阈值电压进行补偿；
所述第二发光控制子电路，被配置为响应于发光控制信号，将扫频信号传输至所述第二驱动晶体管，并将所述第二驱动晶体管输出的脉冲宽度调制电压输出至所述第二存储电容的第一极；
所述第二复位子电路，被配置为响应于复位控制信号，通过初始化信号对所述第二驱动晶体管的控制极，以及所述第二存储电容的第一极进行复位。
10.根据权利要求9所述的像素驱动结构，其特征在于，所述第二数据写入子电路包括第二数据写入晶体管；其中，
所述第二数据写入晶体管的第一极电连接脉冲宽度调制数据线，其第二极电连接所述第二驱动晶体管的第一极，其控制极电连接调宽扫描信号线。
11.根据权利要求9所述的像素驱动结构，其特征在于，所述第二阈值补偿子电路包括第二阈值补偿晶体管，其第一极电连接所述第二驱动晶体管的控制极，其第二极电连接所述第二驱动晶体管的第二极，其控制极电连接调宽扫描信号线。
12.根据权利要求9所述的像素驱动结构，其特征在于，所述第二发光控制子电路包括第三发光控制晶体管和第四发光控制晶体管；其中，
所述第三发光控制晶体管的第一极电连接所述扫频信号线，第二极电连接所述第二驱动晶体管的第一极，控制极电连接发光控制信号线；
所述第四发光控制晶体管的第一极电连接所述第二驱动晶体管的第二极，第二极电连接所述第二存储电容的第一极，控制极电连接发光控制信号线。
13.根据权利要求9所述的像素驱动结构，其特征在于，所述第二复位子电路包括第三复位晶体管和第四复位晶体管；其中，
所述第三复位晶体管的第一极电连接所述第二驱动晶体管的控制极，第二极电连接初始化信号端，控制极电连接复位控制信线；
所述第四复位晶体管的第一极电连接所述初始化信号端，第二极电连接所述第二存储电容的第一极，控制极电连接复位控制信号线。
14.根据权利要求2所述的像素驱动结构，其特征在于，所述第一存储电容的电容值与所述第二存储电容的电容值的比值在1:1至2:1之间。
15.一种显示面板，其特征在于，包括基底，和阵列排布在所述基底上的多个像素单元，每个所述像素单元包括多个子像素；其中，每个所述子像素包括权利要求1-14任一所述的像素驱动结构。
CN202011026398.8A 2020-09-25 2020-09-25 像素驱动结构及显示面板 Active CN114333685B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011026398.8A CN114333685B (zh) 2020-09-25 2020-09-25 像素驱动结构及显示面板
US17/476,798 US11538404B2 (en) 2020-09-25 2021-09-16 Pixel driving structure and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011026398.8A CN114333685B (zh) 2020-09-25 2020-09-25 像素驱动结构及显示面板

Publications (2)

Publication Number Publication Date
CN114333685A true CN114333685A (zh) 2022-04-12
CN114333685B CN114333685B (zh) 2023-08-08

Family

ID=80821419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011026398.8A Active CN114333685B (zh) 2020-09-25 2020-09-25 像素驱动结构及显示面板

Country Status (2)

Country Link
US (1) US11538404B2 (zh)
CN (1) CN114333685B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114170956A (zh) * 2021-12-09 2022-03-11 湖北长江新型显示产业创新中心有限公司 一种像素驱动电路及其驱动方法、显示面板、显示装置
CN115457907A (zh) * 2022-11-09 2022-12-09 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板
CN115662343A (zh) * 2022-11-09 2023-01-31 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板
TWI833303B (zh) * 2022-07-27 2024-02-21 友達光電股份有限公司 顯示裝置及其畫素單元電路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220103550A (ko) * 2021-01-15 2022-07-22 삼성전자주식회사 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
US11361701B1 (en) * 2021-03-02 2022-06-14 Au Optronics Corporation Driving circuit and driving method
KR20230053780A (ko) * 2021-10-14 2023-04-24 삼성디스플레이 주식회사 표시 장치
KR20230053781A (ko) * 2021-10-14 2023-04-24 삼성디스플레이 주식회사 표시 장치
KR20230056081A (ko) * 2021-10-19 2023-04-27 삼성디스플레이 주식회사 표시 장치
US11810512B2 (en) * 2021-12-16 2023-11-07 Tcl China Star Optoelectronics Technology Co., Ltd. Pixel circuit and display panel
CN114299866B (zh) * 2021-12-31 2023-05-05 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
TWI805373B (zh) * 2022-05-18 2023-06-11 友達光電股份有限公司 畫素電路
CN115985249A (zh) * 2022-05-30 2023-04-18 成都辰显光电有限公司 像素电路及其驱动方法和显示装置
TWI811120B (zh) * 2022-07-20 2023-08-01 友達光電股份有限公司 斜波電壓產生器及顯示面板
CN115602107A (zh) * 2022-10-24 2023-01-13 武汉天马微电子有限公司（Cn） 显示面板的驱动方法及显示面板
CN115565491B (zh) * 2022-10-31 2024-10-01 业成光电（深圳）有限公司 具有波宽补偿的画素电路及其操作方法
TWI827343B (zh) * 2022-11-07 2023-12-21 友達光電股份有限公司 畫素電路及其驅動方法
CN115620664B (zh) * 2022-12-19 2023-05-12 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板
CN116798343A (zh) * 2023-06-30 2023-09-22 天马新型显示技术研究院(厦门)有限公司 像素驱动电路、显示面板及其驱动方法、显示装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120169696A1 (en) * 2010-12-29 2012-07-05 Il-Nam Kim Electrophoretic display apparatus and method of driving the same
CN107735832A (zh) * 2015-06-05 2018-02-23 苹果公司 显示面板的发光控制装置和方法
CN108694908A (zh) * 2017-04-11 2018-10-23 三星电子株式会社 显示面板的像素电路和显示设备
CN109686299A (zh) * 2018-09-21 2019-04-26 友达光电股份有限公司 像素结构
CN110556072A (zh) * 2018-05-31 2019-12-10 三星电子株式会社 显示面板以及显示面板的驱动方法
CN110782831A (zh) * 2019-11-05 2020-02-11 京东方科技集团股份有限公司 像素驱动电路、显示设备和像素驱动电路驱动方法
JP2020056967A (ja) * 2018-10-04 2020-04-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 表示装置、駆動回路、表示装置の駆動方法及び表示装置の検査方法
US20200111403A1 (en) * 2018-10-04 2020-04-09 Samsung Electronics Co., Ltd. Display panel and method for driving the display panel
CN111009210A (zh) * 2018-10-04 2020-04-14 三星电子株式会社 显示面板以及显示面板的驱动方法
CN111261098A (zh) * 2020-03-17 2020-06-09 京东方科技集团股份有限公司 像素驱动电路及驱动方法、显示装置
CN111477165A (zh) * 2020-05-13 2020-07-31 深圳市华星光电半导体显示技术有限公司 显示装置及其驱动方法
US20200265786A1 (en) * 2018-12-11 2020-08-20 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel drive circuit, display device and driving method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11100840B2 (en) * 2019-03-29 2021-08-24 Samsung Electronics Co., Ltd. Display panel and driving method of the display panel

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120169696A1 (en) * 2010-12-29 2012-07-05 Il-Nam Kim Electrophoretic display apparatus and method of driving the same
CN107735832A (zh) * 2015-06-05 2018-02-23 苹果公司 显示面板的发光控制装置和方法
CN108694908A (zh) * 2017-04-11 2018-10-23 三星电子株式会社 显示面板的像素电路和显示设备
CN110556072A (zh) * 2018-05-31 2019-12-10 三星电子株式会社 显示面板以及显示面板的驱动方法
CN109686299A (zh) * 2018-09-21 2019-04-26 友达光电股份有限公司 像素结构
JP2020056967A (ja) * 2018-10-04 2020-04-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 表示装置、駆動回路、表示装置の駆動方法及び表示装置の検査方法
US20200111403A1 (en) * 2018-10-04 2020-04-09 Samsung Electronics Co., Ltd. Display panel and method for driving the display panel
CN111009210A (zh) * 2018-10-04 2020-04-14 三星电子株式会社 显示面板以及显示面板的驱动方法
US20200265786A1 (en) * 2018-12-11 2020-08-20 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel drive circuit, display device and driving method
CN110782831A (zh) * 2019-11-05 2020-02-11 京东方科技集团股份有限公司 像素驱动电路、显示设备和像素驱动电路驱动方法
CN111261098A (zh) * 2020-03-17 2020-06-09 京东方科技集团股份有限公司 像素驱动电路及驱动方法、显示装置
CN111477165A (zh) * 2020-05-13 2020-07-31 深圳市华星光电半导体显示技术有限公司 显示装置及其驱动方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114170956A (zh) * 2021-12-09 2022-03-11 湖北长江新型显示产业创新中心有限公司 一种像素驱动电路及其驱动方法、显示面板、显示装置
US11527198B2 (en) 2021-12-09 2022-12-13 Hubei Yangtze Industrial Innovation Center of Advanced Display Co., Ltd. Pixel driving circuit, driving method thereof, display panel and display device
TWI833303B (zh) * 2022-07-27 2024-02-21 友達光電股份有限公司 顯示裝置及其畫素單元電路
CN115457907A (zh) * 2022-11-09 2022-12-09 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板
CN115662343A (zh) * 2022-11-09 2023-01-31 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板
US11798470B1 (en) 2022-11-09 2023-10-24 HKC Corporation Limited Pixel driving circuit, driving method for pixel driving circuit, and display panel
US12112692B2 (en) 2022-11-09 2024-10-08 HKC Corporation Limited Pixel drive circuit, driving method, and display panel

Also Published As

Publication number Publication date
US11538404B2 (en) 2022-12-27
CN114333685B (zh) 2023-08-08
US20220101783A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
CN114333685B (zh) 像素驱动结构及显示面板
CN110322841B (zh) 利用发光器件初始化的tft像素阈值电压补偿电路
KR20240035937A (ko) 화소 구동 회로, 그 구동 방법 및 표시 패널
US20220335891A1 (en) Pixel circuit and method of driving the same, display panel
CN113571009B (zh) 发光器件驱动电路、背光模组以及显示面板
US10984711B2 (en) Pixel driving circuit, display panel and driving method
KR20190048591A (ko) 유기 발광 표시 장치
CN113035133A (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
WO2020186396A1 (zh) 像素阵列基板及其驱动方法、显示面板、显示装置
US20190066585A1 (en) Pixel circuit for top-emitting amoled panel and driving method thereof
US20220139322A1 (en) Pixel circuit and driving method thereof, array substrate and diisplay apparatus
WO2021035414A1 (zh) 像素电路及驱动方法、显示基板及驱动方法、显示装置
CN112951154A (zh) 像素驱动电路、显示面板及显示装置
KR20170132598A (ko) 유기발광다이오드를 포함하는 화소 회로 및 이를 포함하는 표시장치
US11514855B2 (en) Display device
WO2023226083A1 (zh) 像素驱动电路、像素驱动方法和显示面板
CN113241036B (zh) 像素驱动电路、像素驱动方法及显示装置
CN111785201B (zh) 一种像素驱动电路及其驱动方法、显示面板以及显示装置
CN115331620A (zh) 一种像素电路、驱动方法以及显示装置
CN113823226A (zh) 像素电路及其驱动方法、显示基板和显示装置
CN111477174A (zh) 像素电路及其驱动方法、显示基板
US20240355292A1 (en) Display panel, driving method thereof, and display device
CN114627803B (zh) 显示面板、像素驱动电路及显示装置
US11222593B2 (en) Pixel circuit for top-emitting AMOLED panel and driving method thereof
WO2024060841A1 (zh) 像素电路、驱动方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant