JP2020056967A - 表示装置、駆動回路、表示装置の駆動方法及び表示装置の検査方法 - Google Patents

Abstract

【課題】サブピクセルの電源線を共通にすることができる表示装置、駆動回路、表示装置の駆動方法及び表示装置の検査方法を提供する。【解決手段】表示装置は、発光素子ＥＬ１と、第１トランジスタＴｒ１、第１容量素子Ｃ１、第２トランジスタＴｒ２、及び、第３トランジスタＴｒ３を含み、発光素子ＥＬ１に所定の電流を供給する定電流制御部２と、第４トランジスタＴｒ４、第２容量素子Ｃ２、及び、第５トランジスタＴｒ５を含み、発光素子ＥＬ１への供給電流の有無を切り替えるＰＷＭ制御部３とを有する画素回路１を備え、第１電源線Ｖｄｄと第２電源線Ｖｓｓとの間に、第４トランジスタＴｒ４、第１トランジスタＴｒ１、発光素子ＥＬ１がこの順番で直列に接続されて発光素子ＥＬ１に電流を供給する。【選択図】図１

Description

本発明は、表示装置、駆動回路、表示装置の駆動方法及び表示装置の検査方法に関する。

電流駆動型アクティブマトリクスディスプレイにおいて、発光素子の定電流駆動とパルス幅変調による階調表現とを組み合わせることが行われている。
例えば、特許文献１には、そのような表示装置において、電源電位を変動させ、定電流設定を全画素（ピクセル）一括で行うことで、画素回路を構成する素子数を削減することが記載されている。

特開２０１４−１０９７０３号公報

しかしながら、特許文献１記載の技術では、定電流設定のための信号成分を電源線から入力する必要があり、ＲＧＢの画素回路（サブピクセル）の電源線を分離しなければならず、電源線の電位変動の影響を受けることがあった。
本発明は、このような問題を解決するためになされたもので、サブピクセルの電源線を共通にすることができる表示装置、駆動回路、表示装置の駆動方法及び表示装置の検査方法を提供することを目的とする。

本発明に係る表示装置は、発光素子と、第１トランジスタ、第１トランジスタのゲート端子に一方の端子が接続され、第１トランジスタのソース端子及び発光素子の一方の端子に他方の端子が接続された第１容量素子、第１トランジスタのソース端子及び第１容量素子の他方の端子にソース端子が接続され、第１制御線にゲート端子が接続され、信号線にドレイン端子が接続された第２トランジスタ、及び、第１トランジスタのゲート端子及び第１容量素子の一方の端子にソース端子が接続され、第２制御線にゲート端子が接続され、信号線にドレイン端子が接続された第３トランジスタを含み、発光素子に所定の電流を供給する定電流制御部と、第４トランジスタ、第４トランジスタのゲート端子に一方の端子が接続され、第３制御線に他方の端子が接続された第２容量素子、及び、第４トランジスタのゲート端子及び第２容量素子の一方の端子にソース端子が接続され、第４制御線にゲート端子が接続され、信号線にドレイン端子が接続された第５トランジスタを含み、発光素子への供給電流の有無を切り替えるＰＷＭ制御部とを有する画素回路を備え、第１電源線と第２電源線との間に、第４トランジスタ、第１トランジスタ、発光素子がこの順番で直列に接続されて発光素子に電流を供給するものである。

また、本発明に係る駆動回路は、発光素子と、第１トランジスタ、第１トランジスタのゲート端子に一方の端子が接続され、第１トランジスタのソース端子及び発光素子の一方の端子に他方の端子が接続された第１容量素子、第１トランジスタのソース端子及び第１容量素子の他方の端子にソース端子が接続され、第１制御線にゲート端子が接続され、信号線にドレイン端子が接続された第２トランジスタ、及び、第１トランジスタのゲート端子及び第１容量素子の一方の端子にソース端子が接続され、第２制御線にゲート端子が接続され、信号線にドレイン端子が接続された第３トランジスタを含み、発光素子に所定の電流を供給する定電流制御部と、第４トランジスタ、第４トランジスタのゲート端子に一方の端子が接続され、第３制御線に他方の端子が接続された第２容量素子、及び、第４トランジスタのゲート端子及び第２容量素子の一方の端子にソース端子が接続され、第４制御線にゲート端子が接続され、信号線にドレイン端子が接続された第５トランジスタを含み、発光素子への供給電流の有無を切り替えるＰＷＭ制御部とを有する画素回路を備え、第１電源線と第２電源線との間に、第４トランジスタ、第１トランジスタ、発光素子がこの順番で直列に接続されて発光素子に電流を供給するものである。

また、本発明に係る表示装置の駆動方法は、発光素子と、第１トランジスタ、第１トランジスタのゲート端子に一方の端子が接続され、第１トランジスタのソース端子及び発光素子の一方の端子に他方の端子が接続された第１容量素子、第１トランジスタのソース端子及び第１容量素子の他方の端子にソース端子が接続され、第１制御線にゲート端子が接続され、信号線にドレイン端子が接続された第２トランジスタ、及び、第１トランジスタのゲート端子及び第１容量素子の一方の端子にソース端子が接続され、第２制御線にゲート端子が接続され、信号線にドレイン端子が接続された第３トランジスタを含み、発光素子に所定の電流を供給する定電流制御部と、第４トランジスタ、第４トランジスタのゲート端子に一方の端子が接続され、第３制御線に他方の端子が接続された第２容量素子、及び、第４トランジスタのゲート端子及び第２容量素子の一方の端子にソース端子が接続され、第４制御線にゲート端子が接続され、信号線にドレイン端子が接続された第５トランジスタを含み、発光素子への供給電流の有無を切り替えるＰＷＭ制御部とを有する画素回路を備え、第１電源線と第２電源線との間に、第４トランジスタ、第１トランジスタ、発光素子がこの順番で直列に接続されて発光素子に電流を供給する表示装置の駆動方法であって、第１電源線及び第２電源線を１フレーム期間を通して固定電位に設定するものである。

また、本発明に係る表示装置の検査方法は、発光素子と、第１トランジスタ、第１トランジスタのゲート端子に一方の端子が接続され、第１トランジスタのソース端子及び発光素子の一方の端子に他方の端子が接続された第１容量素子、第１トランジスタのソース端子及び第１容量素子の他方の端子にソース端子が接続され、第１制御線にゲート端子が接続され、第１信号線にドレイン端子が接続された第２トランジスタ、及び、第１トランジスタのゲート端子及び第１容量素子の一方の端子にソース端子が接続され、第２制御線にゲート端子が接続され、第１信号線又は第２信号線にドレイン端子が接続された第３トランジスタを含み、発光素子に所定の電流を供給する定電流制御部と、第４トランジスタ、第４トランジスタのゲート端子に一方の端子が接続され、第３制御線に他方の端子が接続された第２容量素子、及び、第４トランジスタのゲート端子及び第２容量素子の一方の端子にソース端子が接続され、第４制御線にゲート端子が接続され、第２信号線にドレイン端子が接続された第５トランジスタを含み、発光素子への供給電流の有無を切り替えるＰＷＭ制御部とを有する画素回路を備え、第１電源線と第２電源線との間に、第４トランジスタ、第１トランジスタ、発光素子がこの順番で直列に接続されて発光素子に電流を供給する表示装置の検査方法であって、発光素子が発光しているときに、第１信号線を介して発光素子の一方の端子の電位を検出するものである。

本発明により、サブピクセルの電源線を共通にする表示装置、駆動回路、表示装置の駆動方法及び表示装置の検査方法を提供することができる。

実施の形態１に係る画素回路１の構成を示す回路図である。 実施形態１に係る表示装置１の駆動方法を説明するためのタイミングチャートである。 実施の形態１に係る画素回路１の時刻ｔ１における駆動の状態を示す図である。 実施の形態１に係る画素回路１の時刻ｔ２における駆動の状態を示す図である。 実施の形態１に係る画素回路１の時刻ｔ４における駆動の状態を示す図である。 実施の形態１に係る画素回路１の時刻ｔ６における駆動の状態を示す図である。 実施の形態１に係る画素回路１の時刻ｔ７における駆動の状態を示す図である。 実施の形態１に係る画素回路の別の構成を示す回路図である。 実施の形態１に係る画素回路の別の構成を示す回路図である。 実施の形態２に係る画素回路１１の構成を示す回路図である。 実施形態２に係る表示装置の駆動方法を説明するためのタイミングチャートである。 実施の形態２に係る画素回路１１の時刻ｔ１１における駆動の状態を示す図である。 実施の形態２に係る画素回路１１の時刻ｔ１２における駆動の状態を示す図である。 実施の形態２に係る画素回路１１の時刻ｔ１４における駆動の状態を示す図である。 実施の形態２に係る画素回路１１の時刻ｔ１６における駆動の状態を示す図である。 実施の形態２に係る画素回路１１の時刻ｔ１８における駆動の状態を示す図である。 実施の形態２に係る画素回路１１の時刻ｔ１９における駆動の状態を示す図である。 実施の形態２に係る別の画素回路２１の構成を示す回路図である。

（実施の形態１）
本実施の形態１に係る表示装置は、例えば、有機ＥＬディスプレイやＬＥＤディスプレイなどの自発光型アクティブマトリックスディスプレイであって、発光素子の定電流駆動と、パルス幅変調による階調表現とを行うために、電源間にＰＷＭ制御部、定電流制御部（定電流源）、発光素子をこの順番で直列に接続して、複数の画素回路の電源線を共通にすることができるものである。

ここでは、発光素子、定電流制御部、ＰＷＭ制御部が１つの画素回路を構成する。
また、定電流制御部は３つのトランジスタ及び１つの容量で構成され、ＰＷＭ制御部は２つのトランジスタ及び１つの容量で構成される。
そして、定電流制御部が定電流設定を行い、ＰＷＭ制御部が発光素子の発光／非発光の２つの状態遷移を制御する。

以下、図面を参照して本実施の形態１に係る表示装置及び表示装置の駆動方法について説明する。
まず、本実施の形態１に係る表示装置の構成について説明する。
本実施の形態１に係る表示装置は、行列状に配置された画素回路、電源制御回路、制御線駆動回路（走査線駆動回路）、定電流設定回路及び信号線駆動回路（データ線駆動回路）を含む駆動回路を備えているが、その全体構成の概略は、特許文献１記載のものと同様で良く、ここでは図示及び説明を省略する。詳細は、特許文献１の図１及び関連箇所を参照されたい。

図１は、本実施の形態１に係る画素回路１の構成を示す回路図である。
画素回路１は、発光素子ＥＬ１、定電流制御部２及びＰＷＭ制御部３を備える。また、定電流制御部２は第１トランジスタＴｒ１、第２トランジスタＴｒ２、第３トランジスタＴｒ３及び第１容量素子Ｃ１を含み、ＰＷＭ制御部３は第４トランジスタＴｒ４、第５トランジスタＴｒ５及び第２容量素子Ｃ２を含む。すなわち、画素回路１は、１つの発光素子、５つのトランジスタ及び２つの容量素子（５Ｔｒ２Ｃ）で構成される。

また、画素回路１を構成する各トランジスタは、例えば、ｎ型のＴＦＴ（Thin Film Transistor：薄膜トランジスタ）である。そして、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の画素回路（サブピクセル）１により、１つの画素（ピクセル）を構成する。

発光素子ＥＬ１は、ここでは、発光ダイオードＥＬ１であって、一般的な容量特性（容量成分Ｃ３）を有しており、容量デバイスとしても用いられる。画素回路１は、発光ダイオードＥＬ１が容量成分Ｃ３を有していないときは、発光ダイオードＥＬ１とは別に相応する容量素子を備えることが好ましい。発光ダイオードＥＬ１のカソード端子（他方の端子）は第２電源線Ｖｓｓに電気的に接続され、アノード端子（一方の端子）は第１トランジスタＴｒ１のソース端子、第２トランジスタＴｒ２のソース端子に電気的に接続される。

第１トランジスタＴｒ１は、発光ダイオードＥＬ１への供給電流を制御するトランジスタであり、そのゲート端子は第３トランジスタＴｒ３のソース端子及び第１容量素子Ｃ１の一方の端子に電気的に接続され、ソース端子は発光ダイオードＥＬ１のアノード端子、第１容量素子Ｃ１の他方の端子及び第２トランジスタＴｒ２のソース端子に電気的に接続され、ドレイン端子は第４トランジスタＴｒ４のソース端子及び第２容量素子Ｃ２の他方の端子に電気的に接続される。

第２トランジスタＴｒ２は、信号線ＤＬ１から第１トランジスタＴｒ１（又は、第１容量素子Ｃ１）の初期化に係る信号を取り込むタイミングを制御するトランジスタであり、そのゲート端子は第１制御線ＣＬ１に電気的に接続され、ドレイン端子は信号線ＤＬ１に電気的に接続され、ソース端子は第１トランジスタＴｒ１のソース端子、第１容量素子Ｃ１の他方の端子及び発光ダイオードＥＬ１のアノード端子に電気的に接続される。

第３トランジスタＴｒ３は、信号線ＤＬ１から定電流設定に係る信号を取り込むタイミングを制御するトランジスタであり、そのゲート端子は第２制御線ＣＬ２に電気的に接続され、ドレイン端子は信号線ＤＬ１に電気的に接続され、ソース端子は第１トランジスタＴｒ１のゲート端子及び第１容量素子Ｃ１の一方の端子に電気的に接続される。
第１容量素子Ｃ１は第１トランジスタＴｒ１のゲート電位Ｖｇを保持する素子であり、その一方の端子は第１トランジスタＴｒ１のゲート端子及び第３トランジスタＴｒ３のソース端子に電気的に接続され、他方の端子は発光ダイオードＥＬ１のアノード端子、第１トランジスタＴｒ１のソース端子及び第２トランジスタＴｒ２のソース端子に電気的に接続される。

また、第４トランジスタＴｒ４は、発光ダイオードＥＬ１への電流供給の有無を切り替えるトランジスタであり、そのゲート端子は第５トランジスタＴｒ５のソース端子及び第２容量素子Ｃ２の一方の端子に電気的に接続され、ソース端子は第１トランジスタＴｒ１のドレイン端子に電気的に接続され、ドレイン端子は第１電源線Ｖｄｄに電気的に接続される。

第５トランジスタＴｒ５は、信号線ＤＬ１からＰＷＭ信号を取り込むタイミングを制御するトランジスタであり、そのゲート端子は第４制御線ＣＬ４に電気的に接続され、ドレイン端子は信号線ＤＬ１に電気的に接続され、ソース端子は第４トランジスタＴｒ４のゲート端子及び第２容量素子Ｃ２の一方の端子に電気的に接続される。
第２容量素子Ｃ２は第４トランジスタＴｒ４のゲート電位Ｖｇを保持する、すなわち、ＰＷＭ制御部３のデータを保持する素子であり、その一方の端子は第４トランジスタＴｒ４のゲート端子及び第５トランジスタＴｒ５のソース端子に電気的に接続され、他方の端子は第３制御線ＣＬ３に電気的に接続される。なお、本実施の形態１において、第２容量素子Ｃ２は後述する定電流設定期間を通してＰＷＭ制御部３のデータを保持し続ける。

そして、第１電源線Ｖｄｄと第２電源線Ｖｓｓとの間に第４トランジスタＴｒ４、第１トランジスタＴｒ１、発光ダイオードＥＬ１をこの順番で直列に電気的に接続して、発光ダイオードＥＬ１に電流を供給するときに、ＲＧＢの各画素回路１の第１電源線Ｖｄｄ及び第２電源線Ｖｓｓを共通にすることができる。

次に、本実施の形態１に係る表示装置の動作、すなわち、表示装置の駆動方法について、ここでは定電流設定方法を中心に説明する。
本実施の形態１に係る表示装置の定電流設定は、１フレームを定電流設定期間と点灯期間（複数のサブフレーム期間）とに分けたときの定電流設定期間に行う。定電流設定期間、複数のサブフレーム期間については特許文献１記載のものと同様で良く、詳細については特許文献１の段落［００４５］、図４等を参照されたい。また、定電流設定期間は、例えば、水平ブランキング期間内に設けられるが、複数フレームの水平ブランキング期間のうちの１つにだけ設けられるようにしても良い。

図２は、本実施形態１に係る表示装置の駆動方法を説明するためのタイミングチャートである。第１電源線Ｖｄｄ及び第２電源線Ｖｓｓは１フレーム期間を通して固定電位に設定されており、ここでは図示を省略する。
また、図３〜図７は、本実施の形態１に係る画素回路１の駆動の状態を示す図であり、それぞれ時刻ｔ１、ｔ２、ｔ４、ｔ６、ｔ７における状態を示している。

定電流設定期間が始まると、まず、第３制御線ＣＬ３の電位を下げることにより、第２容量素子Ｃ２を介した容量カップリング動作によって、第４トランジスタＴｒ４を非導通状態（オフ状態）にして発光ダイオードＥＬ１を消灯状態とする（時刻ｔ１、図３）。このとき、第２容量素子Ｃ２が保持しているオン／オフ情報に依らず第４トランジスタＴｒ４を非導通状態にするために、少なくともＰＷＭ信号の振幅（PWM hi - PWM lo）以上に第３制御線ＣＬ３の電位を下げる。

次に、第１制御線ＣＬ１の電位を高レベル（以下、「Ｈ」という。）にして第２トランジスタＴｒ２を導通状態（オン状態）とし、信号線ＤＬ１からデジタル信号に替えてアナログ信号の初期化用電位（Init. Volt.）を入力し、第１容量素子Ｃ１、すなわち、第１トランジスタＴｒ１のソース側の電位を初期化する（時刻ｔ２、図４）。このとき、初期化用電位は、後述する定電流制御の段階を経た後でも発光ダイオードＥＬ１の消灯状態を維持するために十分低い値とする。

次に、第１制御線ＣＬ１の電位を低レベル（以下、「Ｌ」という。）にして第２トランジスタＴｒ２を非導通状態とした後に、第２制御線ＣＬ２の電位をＨにして第３トランジスタＴｒ３を導通状態とし、信号線ＤＬ１から定電流設定前のアナログ信号の任意のリファレンス電位Ｖ１を第１トランジスタＴｒ１のゲートに書き込み（時刻ｔ３）、そして、第３制御線ＣＬ３の電位を上げて第４トランジスタＴｒ４を強制的に導通状態にする（時刻ｔ４、図５）。

これにより、第４トランジスタＴｒ４及び第１トランジスタＴｒ１に電流が流れて、第１トランジスタＴｒ１はソースフォロア型のしきい値補償（Ｖｔｈ補償）動作を実現し、十分に時間をかけることにより、第１トランジスタＴｒ１のソース端子にＶ１−Ｖｔｈの電位が現れる。ここでＶｔｈは第１トランジスタＴｒ１のしきい値電圧である。そして、第１容量素子Ｃ１は充電されて、第１容量素子Ｃ１に電圧Ｖｔｈが保持される。

なお、時刻ｔ４における第３制御線ＣＬ３の電位の上昇は、第２容量素子Ｃ２の保持情報にかかわらず第４トランジスタＴｒ４を導通状態にするために、ＰＷＭ信号の振幅の２倍、すなわち、（PWM hi - PWM lo） × 2程度とすることが好ましい。
そして、十分に時間をかけ、しきい値Ｖｔｈが検出できた後に、第３制御線ＣＬ３の電位をＬにして第４トランジスタＴｒ４を強制的に非導通状態とし電流を止め（時刻ｔ５）、信号線ＤＬ１からアナログ信号の電位Ｖ１＋ΔＶを第１トランジスタＴｒ１のゲートに書き込み、第１容量素子Ｃ１の一方の端子の電位を定電流に対応する電位ΔＶだけ上昇させて、定電流制御部２の定電流設定を行う（時刻ｔ６、図６）。

このとき、第１容量素子Ｃ１の他方の端子は容量Ｃ３と直列に接続されているため、第１容量素子Ｃ１にかかる電圧は、Ｖｔｈ＋ΔＶ×Ｃ１/（Ｃ１＋Ｃ２）となる。つまり、第１トランジスタＴｒ１のゲート・ソース間電圧Ｖｇｓは、Ｖｔｈ＋ΔＶ×Ｃ１/（Ｃ１＋Ｃ２）となり、第１トランジスタＴｒ１を飽和領域で動作させるときの電流値はそのしきい値Ｖｔｈに依存しなくなり、第１トランジスタＴｒ１の特性ばらつきによるしきい値電圧Ｖｔｈの変動の影響をキャンセルすることができる。

そして、第２制御線ＣＬ２の電位をＬにして第３トランジスタＴｒ３を非導通状態とした後に、第３制御線ＣＬ３の電位を消灯（時刻ｔ１）前の値に戻し、第４トランジスタＴｒ４のゲート電位を復元して、発光ダイオードＥＬ１の発光を再開する（時刻ｔ７、図７）。

このように、本実施の形態１に係る表示装置は、定電流制御部２に第２トランジスタＴｒ２を追加することで、Ｖｔｈ補償をダイオード接続型からソースフォロア型に変更し、定電流設定のための信号を電源線から入力する必要がなくなった。これにより、複数の画素回路１間で電源配線を共通にすることができ、配線抵抗による電圧ドロップの影響を低減することができた。また、第１電源線Ｖｄｄ、第２電源線Ｖｓｓともに固定電位に設定して、電源制御回路などの駆動回路を小さくすることができた。

なお、本実施の形態１の表示装置では、画素回路１を構成するトランジスタは全てｎ型であったが、画素回路を構成するトランジスタにはｎ型及びｐ型の両方が含まれていても良いし、全てｐ型であっても良い。
図８、９は、本実施の形態１に係る画素回路の別の構成を示す回路図である。図８は、第４トランジスタＴｒ４だけをｐ型とし、残りのトランジスタをｎ型としたＣＭＯＳ型の画素回路を示し、図９は、全てのトランジスタをｐ型とした画素回路を示す。

第１トランジスタＴｒ１をｎ型（又は、ｐ型）とし、第４トランジスタＴｒ４をｐ型（又は、ｎ型）とすること、すなわち、第１トランジスタＴｒ１と第４トランジスタＴｒ４とを逆導電型にすることにより、ＰＷＭ信号の振幅を低減して、表示装置の消費電力を削減することができる。

また、本実施の形態１に係る第４制御線ＣＬ４によるＰＷＭ信号書き込み時間は従来と比べて非常に短いものとなる。そこで、第４制御線ＣＬ４に、例えば、複数のインバータ回路又はスイッチ素子を含むタイミング制御部を接続することにより、サブフレーム期間において第４制御線ＣＬ４に供給される各パルスの鈍りを整形してそれらのタイミングを揃えることができる。

以上説明したように、本実施の形態１に係る表示装置は、発光素子ＥＬ１と、第１トランジスタＴｒ１、第１トランジスタＴｒ１のゲート端子に一方の端子が接続され、第１トランジスタＴｒ１のソース端子及び発光素子ＥＬ１の一方の端子に他方の端子が接続された第１容量素子Ｃ１、第１トランジスタＴｒ１のソース端子及び第１容量素子Ｃ１の他方の端子にソース端子が接続され、第１制御線ＣＬ１にゲート端子が接続され、信号線ＤＬ１にドレイン端子が接続された第２トランジスタＴｒ２、及び、第１トランジスタＴｒ１のゲート端子及び第１容量素子Ｃ１の一方の端子にソース端子が接続され、第２制御線ＣＬ２にゲート端子が接続され、信号線ＤＬ１にドレイン端子が接続された第３トランジスタＴｒ３を含み、発光素子ＥＬ１に所定の電流を供給する定電流制御部２と、第４トランジスタＴｒ４、第４トランジスタＴｒ４のゲート端子に一方の端子が接続され、第３制御線ＣＬ３に他方の端子が接続された第２容量素子Ｃ２、及び、第４トランジスタＴｒ４のゲート端子及び第２容量素子Ｃ２の一方の端子にソース端子が接続され、第４制御線ＣＬ４にゲート端子が接続され、信号線ＤＬ１にドレイン端子が接続された第５トランジスタＴｒ５を含み、発光素子ＥＬ１への供給電流の有無を切り替えるＰＷＭ制御部３とを有する画素回路１を備え、第１電源線Ｖｄｄと第２電源線Ｖｓｓとの間に、第４トランジスタＴｒ４、第１トランジスタＴｒ１、発光素子ＥＬ１がこの順番で直列に接続されて発光素子ＥＬ１に電流を供給するものである。
このような構成により、複数の画素回路１間で電源線Ｖｄｄ、Ｖｓｓを共通にすることができ、電源線Ｖｄｄ、Ｖｓｓの電位変動の影響を受けにくくすることができる。

また、本実施の形態１に係る表示装置は、第１トランジスタＴｒ１と第４トランジスタＴｒ４とが異なる導電型を有することが好ましい。
このような構成により、ＰＷＭ信号の振幅を低減し、表示装置の消費電力を削減することができる。

また、本実施の形態１に係る駆動回路は、発光素子ＥＬ１と、第１トランジスタＴｒ１、第１トランジスタＴｒ１のゲート端子に一方の端子が接続され、第１トランジスタＴｒ１のソース端子及び発光素子ＥＬ１の一方の端子に他方の端子が接続された第１容量素子Ｃ１、第１トランジスタＴｒ１のソース端子及び第１容量素子Ｃ１の他方の端子にソース端子が接続され、第１制御線ＣＬ１にゲート端子が接続され、信号線ＤＬ１にドレイン端子が接続された第２トランジスタＴｒ２、及び、第１トランジスタＴｒ１のゲート端子及び第１容量素子Ｃ１の一方の端子にソース端子が接続され、第２制御線ＣＬ２にゲート端子が接続され、信号線ＤＬ１にドレイン端子が接続された第３トランジスタＴｒ３を含み、発光素子ＥＬ１に所定の電流を供給する定電流制御部２と、第４トランジスタＴｒ４、第４トランジスタＴｒ４のゲート端子に一方の端子が接続され、第３制御線ＣＬ３に他方の端子が接続された第２容量素子Ｃ２、及び、第４トランジスタＴｒ４のゲート端子及び第２容量素子Ｃ２の一方の端子にソース端子が接続され、第４制御線ＣＬ４にゲート端子が接続され、信号線ＤＬ１にドレイン端子が接続された第５トランジスタＴｒ５を含み、発光素子ＥＬ１への供給電流の有無を切り替えるＰＷＭ制御部３とを有する画素回路１を備え、第１電源線Ｖｄｄと第２電源線Ｖｓｓとの間に、第４トランジスタＴｒ４、第１トランジスタＴｒ１、発光素子ＥＬ１がこの順番で直列に接続されて発光素子ＥＬ１に電流を供給するものである。
このような構成により、複数の画素回路１間で電源線を共通にすることができ、電源線の電位変動の影響を受けにくくすることができる。

また、本実施の形態１に係る表示装置の駆動方法は、発光素子ＥＬ１と、第１トランジスタＴｒ１、第１トランジスタＴｒ１のゲート端子に一方の端子が接続され、第１トランジスタＴｒ１のソース端子及び発光素子ＥＬ１の一方の端子に他方の端子が接続された第１容量素子Ｃ１、第１トランジスタＴｒ１のソース端子及び第１容量素子Ｃ１の他方の端子にソース端子が接続され、第１制御線ＣＬ１にゲート端子が接続され、信号線ＤＬ１にドレイン端子が接続された第２トランジスタＴｒ２、及び、第１トランジスタＴｒ１のゲート端子及び第１容量素子Ｃ１の一方の端子にソース端子が接続され、第２制御線ＣＬ２にゲート端子が接続され、信号線ＤＬ１にドレイン端子が接続された第３トランジスタＴｒ３を含み、発光素子ＥＬ１に所定の電流を供給する定電流制御部２と、第４トランジスタＴｒ４、第４トランジスタＴｒ４のゲート端子に一方の端子が接続され、第３制御線ＣＬ３に他方の端子が接続された第２容量素子Ｃ２、及び、第４トランジスタＴｒ４のゲート端子及び第２容量素子Ｃ２の一方の端子にソース端子が接続され、第４制御線ＣＬ４にゲート端子が接続され、信号線ＤＬ１にドレイン端子が接続された第５トランジスタＴｒ５を含み、発光素子ＥＬ１への供給電流の有無を切り替えるＰＷＭ制御部３とを有する画素回路１を備え、第１電源線Ｖｄｄと第２電源線Ｖｓｓとの間に、第４トランジスタＴｒ４、第１トランジスタＴｒ１、発光素子ＥＬ１がこの順番で直列に接続されて発光素子ＥＬ１に電流を供給する表示装置の駆動方法であって、第１電源線Ｖｄｄ及び第２電源線Ｖｓｓを１フレーム期間を通して固定電位に設定するものである。
このような構成により、複数の画素回路１間で電源線を共通にすることができ、電源線の電位変動の影響を受けにくくすることができる。

（実施の形態２）
本実施の形態２に係る表示装置も、例えば、自発光型アクティブマトリックスディスプレイであって、電源間にＰＷＭ制御部、定電流制御部、発光素子をこの順番で直列に接続して、複数の画素回路の電源線を共通にすることができるとともに、各画素回路が２本の信号線を備えて、発行中の発光素子の特性を評価することもできるものである。

以下、図面を参照して本実施の形態２に係る表示装置及び表示装置の駆動方法について説明する。
まず、本実施の形態２に係る表示装置の構成について説明する。
本実施の形態２に係る表示装置の概略構成は、各画素回路が２本の信号線を備えていることなどを除いて、実施の形態１に係る表示装置と同様であり、ここでは、図示及び説明を省略する。

図１０は、本実施の形態２に係る画素回路１１の構成を示す回路図である。
画素回路１１も、発光素子ＥＬ１１、定電流制御部１２及びＰＷＭ制御部１３を備える。また、定電流制御部１２は第１トランジスタＴｒ１１、第２トランジスタＴｒ１２、第３トランジスタＴｒ１３及び第１容量素子Ｃ１１を含み、ＰＷＭ制御部１３は第４トランジスタＴｒ１４、第５トランジスタＴｒ１５及び第２容量素子Ｃ１２を含む。すなわち、画素回路１１も、１つの発光素子、５つのトランジスタ及び２つの容量素子（５Ｔｒ２Ｃ）で構成される。画素回路１１を構成する各トランジスタも、例えば、ｎ型のＴＦＴ（Thin Film Transistor：薄膜トランジスタ）である。

画素回路１１は、実施の形態１に係る画素回路１とは、アナログ信号を供給する第１信号線ＤＬ１１とデジタル信号を供給する第２信号線ＤＬ１２とを備え、第２トランジスタＴｒ１２及び第３トランジスタＴｒ１３のドレイン端子が第１信号線ＤＬ１１に電気的に接続され、第５トランジスタＴｒ１５のドレイン端子が第２信号線ＤＬ１２に電気的に接続される点で異なる。

次に、本実施の形態２に係る表示装置の動作、すなわち、表示装置の駆動方法について、ここでも定電流設定方法を中心に説明する。
本実施の形態２に係る表示装置の定電流設定も、定電流設定期間に行う。

図１１は、本実施形態２に係る表示装置の駆動方法を説明するためのタイミングチャートである。ここでも、第１電源線Ｖｄｄ及び第２電源線Ｖｓｓは１フレーム期間を通して固定電位に設定されており、図示を省略する。
また、図１２〜図１７は、本実施の形態２に係る画素回路１１の駆動の状態を示す図であり、それぞれ時刻ｔ１１、ｔ１２、ｔ１４、ｔ１６、ｔ１８、ｔ１９における状態を示している。

定電流設定期間が始まると、まず、第４制御線ＣＬ１４の電位をＨにして第５トランジスタＴｒ１５を導通状態とし、第２信号線ＤＬ１２からデジタル信号のＬ電位を第４トランジスタＴｒ１４のゲートに書き込んで第４トランジスタＴｒ１４を非導通状態にし、発光ダイオードＥＬ１１を消灯状態とする（時刻ｔ１１、図１２）。これにより、定電流設定期間前に第２容量素子Ｃ１２が保持していたＰＷＭ信号のオン／オフ情報はいったん失われ、第４トランジスタＴｒ１４はリセットされ、第２容量素子Ｃ１２はオフ情報を保持することになる。

次に、第４制御線ＣＬ１４の電位をＬにして第５トランジスタＴｒ１５を非導通状態とした後に、第１制御線ＣＬ１１の電位をＨにして第２トランジスタＴｒ１２を導通状態とし、第１信号線ＤＬ１１からアナログ信号の初期化用電位（Init. Volt.）を入力し、第１容量素子Ｃ１１、すなわち、第１トランジスタＴｒ１１のソース側の電位を初期化する（時刻ｔ１２、図１３）。このときの初期化用電位も、後述する定電流制御の段階を経た後でも発光ダイオードＥＬ１１の消灯状態を維持するために十分低い値とする。

次に、第１制御線ＣＬ１１の電位をＬにして第２トランジスタＴｒ１２を非導通状態とした後に、第２制御線ＣＬ１２の電位をＨにして第３トランジスタＴｒ１３を導通状態とし、第１信号線ＤＬ１１からアナログ信号の任意のリファレンス電位Ｖ１を第１トランジスタＴｒ１１のゲートに書き込み（時刻ｔ１３）、そして、第３制御線ＣＬ１３の電位を上げて第４トランジスタＴｒ１４を導通状態にする（時刻ｔ１４、図１４）。

これにより、第４トランジスタＴｒ１４及び第１トランジスタＴｒ１１に電流が流れて、第１トランジスタＴｒ１１もソースフォロア型のしきい値補償（Ｖｔｈ補償）動作を実現し、十分に時間をかけることにより、第１トランジスタＴｒ１１のソース端子にＶ１−Ｖｔｈの電位が現れる。そして、第１容量素子Ｃ１１は充電されて、第１容量素子Ｃ１１に電圧Ｖｔｈが保持される。

なお、時刻ｔ１４における第３制御線ＣＬ１３の電位の上昇は、第２容量素子Ｃ１２にオフ情報が保持されていることから、ＰＷＭ信号の振幅、すなわち、PWM hi - PWM lo程度とすることが好ましい。

そして、十分に時間をかけ、しきい値Ｖｔｈが検出できた後に、第３制御線ＣＬ１３の電位をＬにして第４トランジスタＴｒ１４を非導通状態とし電流を止め（時刻ｔ１５）、第１信号線ＤＬ１１からアナログ信号の電位Ｖ１＋ΔＶを第１トランジスタＴｒ１１のゲートに書き込み、第１容量素子Ｃ１１の一方の端子の電位をΔＶだけ上昇させて、定電流制御部１２の定電流設定を行う（時刻ｔ１６、図１５）。

このときも、第１トランジスタＴｒ１１のゲート・ソース間電圧Ｖｇｓは、Ｖｔｈ＋ΔＶ×Ｃ１/（Ｃ１＋Ｃ２）となり、第１トランジスタＴｒ１１を飽和領域で動作させるときの電流値はそのしきい値Ｖｔｈに依存しなくなり、第１トランジスタＴｒ１１の特性ばらつきによるしきい値電圧Ｖｔｈの変動の影響をキャンセルすることができる。

そして、第２制御線ＣＬ１２の電位をＬとして第３トランジスタＴｒ１３を非導通状態とし、第１制御線ＣＬ１１の電位をＨとして第２トランジスタＴｒ１２を導通状態とした（時刻ｔ１７）後、各画素行の第４制御線ＣＬ１４の電位を順番にＨとして、第５トランジスタＴｒ１５を画素行毎に導通状態にし、第４トランジスタＴｒ１４にデジタルのＰＷＭ信号を書き込んで、第４トランジスタＴｒ１４をリセット前の状態、すなわち、定電流設定期間前の状態に戻すことにより、発光ダイオードＥＬ１１の発光の準備を行う（時刻ｔ１８、図１６）。

このとき、定電流設定期間前、すなわち、消灯（時刻ｔ１１）前に第４トランジスタＴｒ１４が導通状態であった場合には、時刻ｔ１８で第４トランジスタＴｒ１４にＰＷＭ信号を再び書き込むことにより、第４トランジスタＴｒ１４及び第１トランジスタＴｒ１１に電流が流れるが、第１信号線ＤＬ１１の電位を発光ダイオードＥＬ１１のカソード側電位と同程度にして発光ダイオードＥＬ１１のアノード−カソード間電圧を０Ｖとし、発光ダイオードＥＬ１１に電流が流れないようにしているため、発光ダイオードＥＬ１１の消灯状態は維持される。また、第２トランジスタＴｒ１２を導通状態としているため、電流は第２トランジスタＴｒ１２を介して第１信号線ＤＬ１１に流れる。

そして、第１制御線ＣＬ１１の電位をＬとして第２トランジスタＴｒ１２を非導通状態にし、ＰＷＭによる発光を各画素回路１１において同時に開始し、サブフレーム毎に第４制御線ＣＬ１４の電位をＨとしてＰＷＭ信号を第４トランジスタＴｒ１４のゲートに書き込み、定電流制御部１２の電流値を時間分割で制御して発光ダイオードＥＬ１１の発光階調を制御する（時刻ｔ１９、図１７）。

また、発光ダイオードＥＬ１１が発光しているときに、第１信号線ＤＬ１１の電位をフローティングとし、第１制御線ＣＬ１１の電位をＨとして第２トランジスタＴｒ１２を導通状態にすることで、発光ダイオードＥＬ１１を消灯することなく、第１信号線ＤＬ１１を介して発光ダイオードＥＬ１１のアノード電位を表示装置内部の発光素子評価部又は表示装置外部の発光素子評価装置により検出することができる。

すなわち、本実施の形態２に係る表示装置は、信号線を第１信号線ＤＬ１１及び第２信号線ＤＬ１２の２本とすることで、第２信号線ＤＬ１２を介してＰＷＭ制御部１３にＰＷＭ信号を供給しつつ、第１信号線ＤＬ１１を介して発光ダイオードＥＬ１１のアノード電位を検出して、発光している発光ダイオードＥＬ１１の特性を評価することもできる。

なお、本実施の形態２に係る画素回路は、図１０に示したものと異なる構成とすることもできる。
図１８は、本実施の形態２に係る別の画素回路２１の構成を示す回路図である。
画素回路２１は、図１０に示した画素回路１１の構成とは、第３トランジスタＴｒ２３のドレイン端子が第２信号線ＤＬ２２に電気的に接続され、また、第１信号線ＤＬ２１には初期化用電位が供給され、第２信号線ＤＬ２２にはＰＷＭ信号及び定電流設定信号を供給される点が異なる。

このような構成であっても、第２信号線ＤＬ２２を介してＰＷＭ信号を供給しているときに、第１信号線ＤＬ２１を介して発光ダイオードＥＬ２１のアノード電位を検出して、発光ダイオードＥＬ２１の特性を評価することができる。

以上説明したように、本実施の形態２に係る表示装置は、信号線は、第１信号線と第２信号線とを含み、第２トランジスタのドレイン端子は第１信号線に接続され、第３トランジスタのドレイン端子は第１信号線又は第２信号線のいずれかに接続され、第５トランジスタのドレイン端子は第２信号線に接続されることが好ましい。
このような構成によっても、複数の画素回路間で電源線を共通にすることができ、電源線の電位変動の影響を受けにくくすることができる。

また、本実施の形態２に係る表示装置は、第１信号線に接続された発光素子評価部を更に備えることが好ましい。
このような構成により、発光中の発光素子の特性を評価することができる。

また、本実施の形態２に係る表示装置の検査方法は、発光素子と、第１トランジスタ、第１トランジスタのゲート端子に一方の端子が接続され、第１トランジスタのソース端子及び発光素子の一方の端子に他方の端子が接続された第１容量素子、第１トランジスタのソース端子及び第１容量素子の他方の端子にソース端子が接続され、第１制御線にゲート端子が接続され、第１信号線にドレイン端子が接続された第２トランジスタ、及び、第１トランジスタのゲート端子及び第１容量素子の一方の端子にソース端子が接続され、第２制御線にゲート端子が接続され、第１信号線又は第２信号線にドレイン端子が接続された第３トランジスタを含み、発光素子に所定の電流を供給する定電流制御部と、第４トランジスタ、第４トランジスタのゲート端子に一方の端子が接続され、第３制御線に他方の端子が接続された第２容量素子、及び、第４トランジスタのゲート端子及び第２容量素子の一方の端子にソース端子が接続され、第４制御線にゲート端子が接続され、第２信号線にドレイン端子が接続された第５トランジスタを含み、発光素子への供給電流の有無を切り替えるＰＷＭ制御部とを有する画素回路を備え、第１電源線と第２電源線との間に、第４トランジスタ、第１トランジスタ、発光素子がこの順番で直列に接続されて発光素子に電流を供給する表示装置の検査方法であって、発光素子が発光しているときに、第１信号線を介して発光素子の一方の端子の電位を検出するものである。
このような構成により、発光素子が発光しているときにその一方の端子（例えば、アノード端子）の電位を測定して、発光素子の特性を評価することができる。

１、１１、２１ 画素回路
２、１２、２２ 定電流制御部
３、１３、２３ ＰＷＭ制御部
ＣＬ１、ＣＬ１１、ＣＬ２１ 第１制御線
ＣＬ２、ＣＬ１２、ＣＬ２２ 第２制御線
ＣＬ３、ＣＬ１３，ＣＬ２３ 第３制御線
ＣＬ４、ＣＬ１４，ＣＬ２４ 第４制御線
ＤＬ１ 信号線
ＤＬ１１、ＤＬ２１ 第１信号線
ＤＬ１２、ＤＬ２２ 第２信号線
Ｖｄｄ 第１電源線
Ｖｓｓ 第２電源線
ＥＬ１、ＥＬ１１、ＥＬ２１ 発光素子（発光ダイオード）
Ｔｒ トランジスタ
Ｃ 容量素子

Claims (7)

1. 発光素子と、
   第１トランジスタ、前記第１トランジスタのゲート端子に一方の端子が接続され、前記第１トランジスタのソース端子及び前記発光素子の一方の端子に他方の端子が接続された第１容量素子、前記第１トランジスタのソース端子及び前記第１容量素子の他方の端子にソース端子が接続され、第１制御線にゲート端子が接続され、信号線にドレイン端子が接続された第２トランジスタ、及び、前記第１トランジスタのゲート端子及び前記第１容量素子の一方の端子にソース端子が接続され、第２制御線にゲート端子が接続され、前記信号線にドレイン端子が接続された第３トランジスタを含み、前記発光素子に所定の電流を供給する定電流制御部と、
   第４トランジスタ、前記第４トランジスタのゲート端子に一方の端子が接続され、第３制御線に他方の端子が接続された第２容量素子、及び、前記第４トランジスタのゲート端子及び前記第２容量素子の一方の端子にソース端子が接続され、第４制御線にゲート端子が接続され、前記信号線にドレイン端子が接続された第５トランジスタを含み、前記発光素子への供給電流の有無を切り替えるＰＷＭ制御部と
   を有する画素回路を備え、
   第１電源線と第２電源線との間に、前記第４トランジスタ、前記第１トランジスタ、前記発光素子がこの順番で直列に接続されて前記発光素子に前記電流を供給する表示装置。
2. 前記信号線は、第１信号線と第２信号線とを含み、
   前記第２トランジスタのドレイン端子は前記第１信号線に接続され、
   前記第３トランジスタのドレイン端子は前記第１信号線又は前記第２信号線のいずれかに接続され、
   前記第５トランジスタのドレイン端子は前記第２信号線に接続される
   請求項１記載の表示装置。
3. 前記第１信号線に接続された発光素子評価部を更に備える
   請求項２記載の表示装置。
4. 前記第１トランジスタと前記第４トランジスタとは異なる導電型を有する
   請求項１乃至請求項３のいずれか１項記載の表示装置。
5. 発光素子と、
   第１トランジスタ、前記第１トランジスタのゲート端子に一方の端子が接続され、前記第１トランジスタのソース端子及び前記発光素子の一方の端子に他方の端子が接続された第１容量素子、前記第１トランジスタのソース端子及び前記第１容量素子の他方の端子にソース端子が接続され、第１制御線にゲート端子が接続され、信号線にドレイン端子が接続された第２トランジスタ、及び、前記第１トランジスタのゲート端子及び前記第１容量素子の一方の端子にソース端子が接続され、第２制御線にゲート端子が接続され、前記信号線にドレイン端子が接続された第３トランジスタを含み、前記発光素子に所定の電流を供給する定電流制御部と、
   第４トランジスタ、前記第４トランジスタのゲート端子に一方の端子が接続され、第３制御線に他方の端子が接続された第２容量素子、及び、前記第４トランジスタのゲート端子及び前記第２容量素子の一方の端子にソース端子が接続され、第４制御線にゲート端子が接続され、前記信号線にドレイン端子が接続された第５トランジスタを含み、前記発光素子への供給電流の有無を切り替えるＰＷＭ制御部と
   を有する画素回路を備え、
   第１電源線と第２電源線との間に、前記第４トランジスタ、前記第１トランジスタ、前記発光素子がこの順番で直列に接続されて前記発光素子に前記電流を供給する駆動回路。
6. 発光素子と、
   第１トランジスタ、前記第１トランジスタのゲート端子に一方の端子が接続され、前記第１トランジスタのソース端子及び前記発光素子の一方の端子に他方の端子が接続された第１容量素子、前記第１トランジスタのソース端子及び前記第１容量素子の他方の端子にソース端子が接続され、第１制御線にゲート端子が接続され、信号線にドレイン端子が接続された第２トランジスタ、及び、前記第１トランジスタのゲート端子及び前記第１容量素子の一方の端子にソース端子が接続され、第２制御線にゲート端子が接続され、前記信号線にドレイン端子が接続された第３トランジスタを含み、前記発光素子に所定の電流を供給する定電流制御部と、
   第４トランジスタ、前記第４トランジスタのゲート端子に一方の端子が接続され、第３制御線に他方の端子が接続された第２容量素子、及び、前記第４トランジスタのゲート端子及び前記第２容量素子の一方の端子にソース端子が接続され、第４制御線にゲート端子が接続され、前記信号線にドレイン端子が接続された第５トランジスタを含み、前記発光素子への供給電流の有無を切り替えるＰＷＭ制御部と
   を有する画素回路を備え、
   第１電源線と第２電源線との間に、前記第４トランジスタ、前記第１トランジスタ、前記発光素子がこの順番で直列に接続されて前記発光素子に前記電流を供給する表示装置の駆動方法であって、
   前記第１電源線及び前記第２電源線を１フレーム期間を通して固定電位に設定する表示装置の駆動方法。
7. 発光素子と、
   第１トランジスタ、前記第１トランジスタのゲート端子に一方の端子が接続され、前記第１トランジスタのソース端子及び前記発光素子の一方の端子に他方の端子が接続された第１容量素子、前記第１トランジスタのソース端子及び前記第１容量素子の他方の端子にソース端子が接続され、第１制御線にゲート端子が接続され、第１信号線にドレイン端子が接続された第２トランジスタ、及び、前記第１トランジスタのゲート端子及び前記第１容量素子の一方の端子にソース端子が接続され、第２制御線にゲート端子が接続され、前記第１信号線又は第２信号線にドレイン端子が接続された第３トランジスタを含み、前記発光素子に所定の電流を供給する定電流制御部と、
   第４トランジスタ、前記第４トランジスタのゲート端子に一方の端子が接続され、第３制御線に他方の端子が接続された第２容量素子、及び、前記第４トランジスタのゲート端子及び前記第２容量素子の一方の端子にソース端子が接続され、第４制御線にゲート端子が接続され、前記第２信号線にドレイン端子が接続された第５トランジスタを含み、前記発光素子への供給電流の有無を切り替えるＰＷＭ制御部と
   を有する画素回路を備え、
   第１電源線と第２電源線との間に、前記第４トランジスタ、前記第１トランジスタ、前記発光素子がこの順番で直列に接続されて前記発光素子に前記電流を供給する表示装置の検査方法であって、
   前記発光素子が発光しているときに、前記第１信号線を介して前記発光素子の一方の端子の電位を検出する表示装置の検査方法。

Images