KR20140130630A - 영상 표시 장치 및 화소 회로의 제어 방법 - Google Patents

영상 표시 장치 및 화소 회로의 제어 방법 Download PDF

Info

Publication number
KR20140130630A
KR20140130630A KR20140050188A KR20140050188A KR20140130630A KR 20140130630 A KR20140130630 A KR 20140130630A KR 20140050188 A KR20140050188 A KR 20140050188A KR 20140050188 A KR20140050188 A KR 20140050188A KR 20140130630 A KR20140130630 A KR 20140130630A
Authority
KR
South Korea
Prior art keywords
transistor
capacitor
turned
electrode
voltage
Prior art date
Application number
KR20140050188A
Other languages
English (en)
Inventor
에이지 칸다
마사유키 쿠메타
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Publication of KR20140130630A publication Critical patent/KR20140130630A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

화소 회로의 제어 방법은 발광 소자의 발광 시간을 증가시킬 수 있다. 화소 회로는 게이트 전극에 접속된 제1 용량이 보유하는 전압에 대응하게 발광 소자에 공급되는 전류량을 제어하는 제1 트랜지스터와, 상기 게이트 전극과 제2 용량의 접속 및 상기 제1 용량과 상기 제2 용량의 접속을 제어하는 제2 트랜지스터와, 상기 제2 용량과 데이터선의 접속을 제어하는 제3 트랜지스터를 포함한다. 상기 제2 트랜지스터가 오프된 후, 상기 발광 소자에 상기 제1 용량이 보유하는 전압에 대응하는 전류량가 공급되는 동안에, 상기 제3 트랜지스터는 온된다. 상기 제3 트랜지스터가 오프된 후, 상기 제2 트랜지스터는 온된다.

Description

영상 표시 장치 및 화소 회로의 제어 방법{IMAGE DISPLAY DEVICE AND METHOD OF CONTROLLING PIXEL CIRCUIT}
본 발명은 영상 표시 장치 및 화소 회로의 제어 방법에 관한 것이다.
액정을 포함하거나, 최근에는 유기 발광 소자를 포함하는 영상 표시 장치가 개발되고 있다. 유기 발광 소자를 포함하는 영상 표시 장치는 액정을 사용하는 영상 표시 장치보다도 영상의 전환 시간이 짧고, 발광 휘도가 높아서 선명한 영상의 표시할 수 있다.
일반적으로, 유기 발광 소자를 포함하는 영상 표시 장치 의 화소들 각각은 발광의 구동을 제어하는 트랜지스터를 포함한다. 그러므로, 발광의 구동을 제어하는 트랜지스터의 문턱전압이 화소들에 따라 다르면 표시되는 영상에 얼룩(영상의 부분적인 밝기 차이)이 발생한다. 발광의 구동을 제어하는 트랜지스터의 문턱전압을 보상하는 기술이 아래의 특허문헌과 같이 알려져 있다.
특허문헌 1에 따르면, 발광의 구동을 제어하는 트랜지스터의 문턱전압 보상과 데이터선에 공급된 데이터 신호를 화소 회로에 프로그램하는 처리는 동시에 수행된다. 그러므로, 문턱전압을 보상하는 시간이 충분히 확보할 수 없다. 그에 따라 표시되는 영상에 휘도 얼룩이 발생될 수 있다. 또한, 특허문헌 1에 따라 3차원 영상을 표시하는 경우, 좌안과 우안 사이의 크로스토크(cross talk) 현상을 방지하기 위해, 발광 시간을 짧아야 한다. 그에 따라 3차원 영상의 휘도가 낮아진다. 3차원 영상의 휘도가 낮아지는 것을 방지하기 위해 발광 소자의 발광 휘도는 높아진다. 그에 따라 발광 소자의 수명이 단축된다.
일본 특허 제5065351호
본 발명은 문턱전압을 보상하는 시간을 확보할 수 있는 영상 표시 장치를 제공하는 것을 목적으로 한다.
본 발명은 문턱전압을 보상하는 시간을 확보할 수 있는 화소 회로의 제어 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시 형태에 따른 화소 회로는 게이트 전극에 접속된 제 1 용량이 보유하는 전압에 대응하게 발광 소자에 공급되는 전류량을 제어하는 제 1 트랜지스터와, 상기 제 1 트랜지스터의 상기 게이트 전극과 2 용량의 접속 및 상기 제 1 용량과 상기 제 2 용량의 접속을 제어하는 제 2 트랜지스터와, 상기 제 2 용량과 데이터선의 접속을 제어하는 제 3 트랜지스터를 포함한다.
상기 화소 회로의 제어방법에 따르면, 상기 제 2 트랜지스터가 오프된 후, 상기 발광 소자에 상기 제 1 용량이 보유하는 전압에 대응하는 전류량가 공급되는 동안에, 상기 제 3 트랜지스터는 온된다. 상기 제 3 트랜지스터가 오프된 후, 상기 제 2 트랜지스터는 온된다.
본 발명의 일 실시 형태에 따른 영상 표시 장치는 상기 화소 회로를 포함한다.
본 발명에 따르면, 문턱전압 전압을 보상하는 시간이 확보될 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 영상 표시 장치의 기능 블록도이다.
도 2는 본 발명의 일 실시 형태에 따른 화소 회로이다.
도 3a는 본 발명의 일 실시 형태에 따른 화소 회로에 공급되는 제어 신호의 타이밍차트이다.
도 3b는 본 발명의 일 실시 형태에 따른 영상 표시 장치가 2차원 영상 표시하는 경우의 타이밍차트이다.
도 3c는 본 발명의 일 실시 형태에 따른 영상 표시 장치가 3차원 영상을 표시하는 경우의 타이밍차트이다.
도 4는 본 발명의 일 실시 형태에 따른 화소 회로의 문턱전압 보상 기간에 있어서의 상황을 나타내는 도면이다.
도 5는 본 발명의 일 실시 형태에 따른 화소 회로의 전송 기간에 있어서의 상황을 나타내는 도면이다.
도 6은 본 발명의 일 실시 형태에 따른 화소 회로의 발광 기간에 있어서의 상황을 나타내는 도면이다.
도 7은 본 발명의 일 실시 형태에 따른 화소 회로의 구성도이다.
도 8은 본 발명의 일 실시 형태에 따른 화소 회로에 공급되는 제어 신호의 타이밍차트이다.
도 9는 본 발명의 일 실시 형태에 따른 화소 회로의 구성도이다.
이하, 본 발명을 실시하기 위한 형태에 대해서, 복수의 실시 형태로서 설명을 행한다. 또한, 본 발명은 이것들의 실시 형태에 한정되지 않는다. 본 발명은 이것들의 실시 형태에 여러 가지의 변형을 더해서 실시하는 것이 가능하다.
도 1은 본 발명에 따른 영상 표시 장치의 기능 블록도이다. 도 1에 나타내는 바와 같이, 영상 표시 장치(100)는 복수의 데이터선(D1 내지 Dm)에 데이터 신호를 공급하는 데이터 구동부(101)과, 복수의 주사선을 각각 포함하는 복수 그룹의 제어 신호선(C1 내지 Cn)에 제어 신호를 공급하는 주사선 제어선 구동부(102)를 구비한다. 또한, 복수의 데이터선(D1 내지 Dm) 및 복수 그룹의 제어 신호선(C1 내지 Cn)의 교차점에 대응하게 복수의 화소(104)가 배치된다. 따라서, 복수의 화소(104)는 1개의 데이터선과 1 그룹의 제어 신호선 각각에 대하여 라인 형상으로 배치된다. 또한, 복수의 화소(104)는 복수의 데이터선(D1 내지 Dm) 및 복수 그룹의 제어 신호선(C1 내지 Cn)의 교차점들을 포함하는 영역(103) 내에 매트릭스 형상으로 배치된다.
복수의 화소(104) 각각은 데이터선(D1 내지 Dm) 중 데이터 선에 공급된 데이터 신호에 대응하는 휘도 정보를 수신한다. 상기 대응하는 데이터선에 공급된 데이터 신호에 의해 지정되는 휘도 정보가 어느 하나의 화소에 프로그램(라이트)되는 타이밍 및 지정된 휘도 정보에 따라 상기 어느 하나의 화소가 발광하는 타이밍은 복수 그룹의 제어 신호선(C1 내지 Cn) 중 상기 어느 하나의 화소에 제어 신호를 공급하는 어느 하나 그룹의 제어 신호선에 의해 제어된다. 본 실시 형태에 있어서는, 이하에 설명되는 바와 같이, 화소(104)가 발광하는 동안에 화소(104)에 지정된 휘도 정보를 프로그램할 수 있다. 따라서 발광 기간이 증가된다.
도 2는 본 실시 형태에 따른 화소 회로의 구성을 나타낸다. 제어 신호선 중, 제 1 전압(ELVDD)이 공급되는 신호선이 트랜지스터(TR5, 이하 제5 트랜지스터)을 통해 트랜지스터(TR1, 이하 제1 트랜지스터)에 접속되어 있다. 즉, 제 1 전압(ELVDD)이 제5 트랜지스터(TR5)의 제 1 전극에 공급되고, 제5 트랜지스터(TR5)의 제 2 전극과 제1 트랜지스터(TR1)의 제 1 전극은 접속된다.
제1 트랜지스터(TR1)의 게이트 전극과 제 2 전극과의 사이에는, 용량(CB, 이하 제 1 용량)이 접속되어 있다. 이것에 의해, 제1 용량(CB)이 보유하는 전압이 제1 트랜지스터(TR1)의 게이트 전극과 제 2 전극 사이에 공급된다. 따라서, 제어 신호선 중 어느 하나의 신호선에 인가된 제어 신호(EM1, 이하 제1 제어 신호)가 하이 레벨(H)일 때 제5 트랜지스터(TR5)는 온(턴-온)된다. 제1 트랜지스터(TR1)의 제 1 전극에 제1 전압(ELVDD)이 공급되면, 제1 용량(CB)이 보유하는 전압에 대응하게 제1 트랜지스터(TR1)의 제 1 전극으로부터 제 2 전극을 흐르는 전류량이 조절될 수 있다. 또한, 제5 트랜지스터(TR5)를 오프(턴-오프)시키는 전압을 로우 레벨(L)로 나타낸다. 다른 트랜지스터의 게이트 전극에 공급되는 전압(또는 신호)에 대해서도 하이 레벨(H) 및 로우 레벨(L)을 사용하여 표시한다.
따라서, 제어 신호선 중 어느 하나의 신호선에 제어 신호(EM2, 이하 제2 제어 신호)가 로우 레벨(L)에서 하이 레벨(H)로 됨으로써, 트랜지스터(TR6, 이하 6 트랜지스터)가 온되면, 발광 소자(LE)와 제1 트랜지스터(TR1)의 제 2 전극이 전기적으로 연결된다. 이것에 의해, 발광 소자(LE)로 흐르는 전류량이 제1 용량(CB)의 보유하는 전압에 대응하게 제어된다. 여기에, 트랜지스터(TR6, 이하 제6 트랜지스터)의 제 1 전극은 제1 트랜지스터(TR1)의 제 2 전극에 접속되고, 제6 트랜지스터(TR6)의 제 2 전극은 발광 소자(LE)의 제 1 전극에 접속되고, 발광 소자(LE)의 제 2 전극은 제 2 전압(ELVSS)에 접속된다. 또한, 발광 소자(LE)는 유기 발광 다이오드를 포함할 수 있다. 이 경우, 발광 소자(LE)의 제 1 전극은 애노드로 되고, 발광 소자(LE)의 제 2 전극은 캐소드로 된다.또한, 용량(CA, 이하 제 2 용량)의 제 1 전극은 제1 전압(ELVDD)에 접속되고, 제 2 전극은 트랜지스터(TR2, 이하 제2 트랜지스터)의 제 1 전극과 트랜지스터(TR3, 이하 제3 트랜지스터)의 제 2 전극에 접속되어 있다.
제2 트랜지스터(TR2)의 제 2 전극은 제1 트랜지스터(TR1)의 게이트 전극과 제1 용량(CB)의 제 1 전극에 접속되어 있다. 또한, 제2 트랜지스터(TR2)의 게이트 전극은 제어 신호선 중에서 제어 신호(GC2, 이하 제3 제어 신호)가 인가되는 신호선에 접속되어 있다. 그러므로, 제3 제어 신호(GC2)가 하이 레벨(H)을 가질 때 제2 트랜지스터(TR2)는 온되고, 제2 용량(CA)이 보유하는 전압은 제1 용량(CB)에 전송된다. 제2 용량(CA)이 보유하는 전압은 그에 대응하는 정보를 갖고, 제2 용량(CA)으로부터 제1 용량(CB)에 전압이 전송됨에 따라 그에 대응하는 정보도 전송된다. 제1 용량은 전송된 전압에 대응하는 정보를 보유할 수 있다.
또한, 제3 트랜지스터(TR3)의 제 1 전극은 데이터선(Data)에 접속되고, 제3 트랜지스터(TR3)의 제 2 전극은 상술한 바와 같이 제2 용량(CA)의 제 2 전극에 접속되어 있다. 제어 신호선 중에서 제3 트랜지스터(TR3)의 게이트 전극이 접속되어 있는 신호선에 주사 신호(Scan(n))가 제공된다. 주사 신호(Scan(n))가 하이 레벨(H)을 가질 때, 제3 트랜지스터(TR3)는 온되고, 제2 용량(CA)은 데이터선(Data)에 공급된 데이터 신호에 대응하는 전압(이하, 데이터 전압)을 수신할 수 있다. 즉, 제2 용량(CA)에는 데이터선(Data)에 공급되는 데이터 전압의 정보가 프로그램된다. 또한, 주사 신호(Scan(n))의 n은, 어느 하나의 데이터선(Data)에 접속되어 있는 화소가 n개 인 것을 나타내고, 주사 신호는 Scan(1)로부터 Scan(n)까지 즉 n 개 존재하는 것을 나타낸다.
또한, 제3 트랜지스터(TR3)가 온될 때, 제2 트랜지스터(TR2)가 오프로 되도록 주사 신호(Scan(n))의 레벨과 제3 제어 신호(GC2)의 레젤을 제어함으로써, 데이터선(Data)으로부터 데이터 전압이 제2 용량(CA)으로 공급되는 동안에, 제2 용량(CA)과 제1 용량(CB)는 전기적으로 접속되지 않는다. 따라서, 데이터선(Data)으로부터 데이터 전압이 제2 용량(CA)으로 공급되는 동안에, 제1 용량(CB)이 보유하는 전압에 의해, 제1 트랜지스터(TR1)의 제 1 전극과 제 2 전극 사이에 흐르는 전류량을 제어할 수 있다. 제1 트랜지스터(TR1)의 제 1 전극과 제 2 전극 사이에 흐르는 전류량이 제어되는 동안에, 제5 및 제6 트랜지스터(TR5 과 TR6)가 온되도록 제어 신호선 중에서 제1 제어 신호(EM1)과 제2 제어 신호(EM2)를 제어할 수 있다 그에 따라 발광 소자(LE)의 발광량이 제어될 수 있다. 따라서, 데이터선(Data)로부터 공급되는 데이터 전압을 제2 용량(CA)에 공급하는 것과, 발광 소자(LE)의 발광을 동시에 행하는 것이 가능하다.
또한, 제3 트랜지스터(TR3)가 오프되었을 때, 트랜지스터(TR2)이 온으로 되도록 주사 신호(Scan(n))의 레벨과 제3 제어 신호(GC2)의 레벨을 제어함으로써, 제2 용량(CA)이 보유하는 전압이 나타내는 정보를 제1 용량(CB)에 전송하고, 그 정보가 나타내는 전압을 제1 용량(CB)에 저장할 수 있다.
또한, 제3 트랜지스터(TR3)가 오프될 때, 제2 트랜지스터(TR2)도 오프 되도록 주사 신호(Scan(n))의 레벨과 제3 제어 신호(GC2)의 레벨을 제어함으로써, 제1 트랜지스터(TR1)의 문턱전압 보상할 수도 있다. 도 2를 참조하면, 트랜지스터(TR4, 이하 제4 트랜지스터)의 게이트 전극은 제어 신호선 중에서 제4 제어 신호(GC1)가 인가되는 신호선에 접속되고, 제 1 전극은 제어 신호선 중에서 초기화 전압(Vinit)이 인가되는 신호선에 접속되고, 제 2 전극은 제2 트랜지스터(TR2)의 제 2 전극, 제1 용량(CB)의 제 1 전극, 및 제1 트랜지스터(TR1)의 게이트 전극에 접속되어 있다. 또한, 제5 트랜지스터(TR5)의 게이트 전극은 제어 신호선 중에서 제1 제어 신호(EM1)가 인가되는 신호선에 접속되고, 제5 트랜지스터(TR5)의 제 1 전극과 트랜지스터(TR1)의 제 1 전극 사이에 용량(C, 이하 제 3 용량)이 접속되어 있다.
따라서, 제3 트랜지스터(TR3)이 오프된 때, 제2 트랜지스터(TR2)도 오프로 되도록 주사 신호(Scan(n))의 레벨과 제3 제어 신호(GC2)의 레벨을 제어하고, 또한 제4 트랜지스터(TR4)과 제5 트랜지스터(TR5)가 온되도록 제4 제어 신호(GC1)와 제1 제어 신호(EM1)를 제어함으로써, 제1 용량(CB)의 제 1 전극에 초기화 전압(Vinit)을 제공하고, 제 2 전극에 초기화 전압(Vinit)보다 제1 트랜지스터(TR1)의 문턱전압(Vth)만큼 낮은 전압을 제공할 수 있다. 그에 따라 제1 트랜지스터(TR1)의 문턱전압 보상이 보상된다. 바꿔 말하면, 제1 용량(CB)에 제1 트랜지스터(TR1)의 문턱 전압을 저장 할 수 있다.
도 3a는 본 실시 형태에 따른 화소 회로로 공급되는 제어 신호의 타이밍차트를 나타낸다. 도 3a에 나타내는 바와 같이, 본 실시 형태에 따른 화소 회로로 공급되는 제어 신호의 타이밍차트는 비발광 기간과 발광 기간으로 나뉜다. 비발광 기간은 또한 문턱전압 보상 기간(COMP)과 전송 기간(DATA_TRAN)으로 나뉜다. 발광 기간은 동일한 데이터선에 접속되어 있는 화소 회로의 제 2 용량의 프로그램 기간(PROGRAM)으로 나뉘어 있지만, 본 실시 형태에 따른 영상 표시 장치의 모든 발광 소자들은 각각의 발광 기간 동안, 즉 발광 기간과 동일한 기간 동안에 발광될 수 있다.
비발광 기간에 있어서, 제2 제어 신호(EM2) 및 주사 신호(Scan(n))가 로우 레벨(L)을 갖고, 제6 트랜지스터(TR6)과 제3 트랜지스터(TR3)는 오프된다. 이것에 의해, 발광 소자(LE)의 발광은 정지되고, 제2 용량(CA)은 데이터선(DATA)으로부터 전기적으로 분리된다.
문턱전압 보상 기간(COMP)에 있어서, 제4 제어 신호(GC1)가 하이레벨(H)을 갖고, 제4 트랜지스터(TR4)는 온된다. 이것에 의해, 제2 트랜지스터(TR2)의 제 2 전극과, 제1 용량(CB)의 제 1 전극과, 제1 트랜지스터(TR1)의 게이트 전극은 초기화 전압(Vinit)을 수신한다. 또한, 제3 제어 전압(GC2)이 로우레벨(L)을 갖고 제2 트랜지스터(TR2)는 오프된다. 그에 따라 제2 용량(CA)와 제1 용량(CB)을 전기적으로 비접속으로 한다. 또한, 제1 제어 신호(EM1)가 하이레벨(H)을 갖고, 제5 트랜지스터(TR5)는 온된다. 이것에 의해, 문턱전압이 보상될 수 있다.
도 4는 문턱전압 보상 기간(COMP)에 있어서, 화소 회로의 동작을 나타낸다. 제2, 제3, 및 제6 트랜지스터(TR2, TR3 및 TR6)이 오프 되고, 제4 및 제5 트랜지스터(TR4 및 TR5)이 온 되고, 발광 소자(LE)의 발광이 정지되고, 제1 용량(CB)의 제 1 전극은 초기화 전압(Vinit)을 수신하고 제 2 전극은 초기화 전압(Vinit)보다 제1 트랜지스터(TR1)의 문턱전압(Vth)만큼 낮은 전압을 수신한다.
전송 기간(DATA_TRAN)에 있어서, 제4 제어 신호(GC1)는 로우레벨(L)을 갖고, 제4 트랜지스터(TR4)는 오프된다. 이것에 의해, 제2 트랜지스터(TR2)의 제 2 전극과, 제1 용량(CB)의 제 1 전극과, 제1 트랜지스터(TR1)의 게이트 전극에 인가되던 초기화 전압(Vinit)의 공급이 정지된다. 또한, 제3 제어 신호(GC2)가 하이레벨(H)을 갖고, 제1 제어 신호(EM1)가 로우레벨(L)을 갖는다. 이것에 의해, 제2 용량(CA)에 보유된 전압이 제1 용량(CB)에 전송되고, 제2 용량(CA)에 프로그램된 데이터가 제1 용량(CB)로 전송된다.
도 5는 전송 기간(DATA_TRAN)에 있어서, 제3, 제4, 제5, 및 제6 트랜지스터(TR3, TR4, TR5 및 TR6)가 오프 되고, 제2 트랜지스터(TR2)가 온 되고, 발광 소자(LE)의 발광이 정지되고, 제2 용량(CA)에 프로그램된 데이터가 제1 용량(CB)에 전송된 상황을 나타낸다.
도 5에 있어서, 제1 용량(CB)이 보유하는 전압(Vgs)은 α·VData - α·Vinit + Vth로 나타낼 수 있다. 여기에서 VData는 제2 용량(CA)에 프로그램된 데이터 전압이다. 또한, α는 CA·C / (CA·CB + CB·C + C·CA)이다. 여기서 CA, CB 및 C 각각은 제1, 제2, 및 제3 용량(CA, CB 및 C)의 정전 용량을 나타낸다. 따라서, 제1 용량(CB)이 보유하는 전압(Vgs)은 데이터 신호에 대응하는 전압을 반영할 수 있고, 발광 소자(LE)는 데이터 전압에 따른 휘도로 발광될 수 있다. 또한, 제1 용량(CB)이 보유하는 전압(Vgs)은 제1 트랜지스터(TR1)의 문턱전압(Vth)을 포함함으로써 문턱전압이 보상된 전압을 보유한다.
발광 기간에 있어서는, 제3 및 제4 제어 신호(GC1, GC2)가 로우레벨(L)을 갖고, 제2 및 제4 트랜지스터(TR2 및 TR4)는 오프된다. 제1 및 제2 제어 신호(EM1 및 EM2)가 하이레벨(H)을 갖고, 제5 및 제6 트랜지스터(TR5 및 TR6)는 온된다. 이것에 의해, 발광 소자(LE)에는, 용량(CB)의 보유하는 전압에 대응하는 전류가 흐르게 된다. 또한, 화소의 위치에 따라서, 주사 신호(Scan(n))가 하이레벨(H)을 가짐으로써, 바꿔 말하면, n 개 있는 주사선에 인가된 전압이 하이레벨(H)을 가짐으로써, 제3 트랜지스터(TR3)는 온 되고, 제2 용량(CA)이 데이터선에 접속되고, 제2 용량(CA)이 프로그램된다.
도 6은 발광 기간에 있어서, 제2 및 제4 트랜지스터(TR2 및 TR4)는 오프 되고, 제5 및 제6 트랜지스터(TR5 및 TR6)는 온 되고, 발광 소자(LE)는 발광되고, 주사 신호(Scan(n))는 하이레벨(H)을 갖는 타이밍에서 제2 용량(CA)에 프로그램된 상황을 나타낸다.
또한, 본 실시 형태에 있어서는, 제4 트랜지스터(TR4)의 제 1 전극에 초기화 전압(Vinit)이 제어 신호선으로부터 공급되는 것으로 설명 하였지만, 데이터선(Data)으로부터 초기화 전압(Vinit)이 공급되도록 변형하는 것도 가능하다. 또한, 제4 트랜지스터(TR4)의 제 1 전극에는, 초기화 전압(Vinit) 대신에 제1 전압(ELVDD)이 공급되도록 변형하는 것도 가능하다.
또한, 문턱전압 보상 기간(COMP)에 있어서, 모든 화소 회로에 대해서 제4 제어 신호(GC1) 및 제1 제어 신호(EM1)가 하이레벨(H)을 가지면, 전원 전압이 변동할 가능성이 있으므로, 몇 개의 블록으로 화소 회로를 나누어서 다른 타이밍에서 문턱전압을 보상할 수 있다.
도 3b는 본 실시 형태에 따른 영상 표시 장치가 복수의 프레임 동안에 영상을 표시하는 경우의 타이밍차트를 나타낸다. 제 N-1 프레임의 영상을 표시하는 발광 기간 이전에 「Vth 보상」으로 표시되는 문턱전압 보상 기간이 존재하고, 문턱전압 보상 기간과 발광 기간 사이에 「Data 전송」으로 표시되는 전송 기간이 존재한다. 또한, 제 N-1 프레임의 영상을 표시하는 발광 기간에 제 N-1 프레임의 영상을 표시하는 동시에 제 N 프레임 영상을 표시하기 위한 데이터 신호를 프로그래밍한다.
마찬가지로, 제 N 프레임의 영상을 표시하는 발광 기간 이전에 「Vth 보상」으로 표시되는 문턱전압 보상 기간이 존재하고, 문턱전압 보상 기간과 발광 기간 사이에 「Data 전송」으로 표시되는 전송 기간이 존재한다. 또한, 「Data 전송」으로 표시되는 제 N 프레임의 전송 기간에 있어서는, 제 N-1 프레임의 영상을 표시하는 발광 기간에 프로그램된 데이터 신호가 전송된다.
따라서, 「Vth 보상」으로 표시되는 문턱전압 보상 기간 및 「Data 전송」으로 표시되는 전송 기간을 제외하는 기간에 발광되기 때문에, 제2 제어신호(EM2, 발광 제어 TR의 스위칭 신호)와 같이, 제6 트랜지스터(TR6)는 문턱전압 보상 기간 및 「Data 전송」으로 표시되는 전송 기간을 제외하는 기간에 오프되고, 발광 기간에 온된다.
도 3c는 본 실시 형태에 따른 영상 표시 장치가 제 N-1 프레임 동안에 좌안용 영상을 표시하고, 제 N 프레임 동안에 우안용 영상을 표시하는 즉, 3차원 영상 표시를 행하는 경우의 타이밍차트를 나타낸다. 도 3c는 도 3b에 도시된 타이밍차트에 몇몇의 타이밍을 더 포함한다. 「L」은 좌안용의 셔터의 투과율을 나타내고, 「R」은 우안용의 셔터의 투과율을 나타낸다. 「Vth 보상」으로 표시되는 문턱전압 보상 기간 및 「Data 전송」으로 표시되는 전송 기간에 상기 좌안용 셔터 및 우안용 셔터의 투과율은 변화된다. 도 3c에 나타내는 바와 같이, 본 실시 형태에 있어서는, 발광 기간에 프로그램을 병행하여 행할 수 있으므로, 발광 기간을 길게 할 수 있고, 발광 휘도를 감소시킬 수 있다. 이것에 의해, 발광 소자의 수명을 길게 할 수 있다.
이상과 같이, 본 실시 형태에 있어서는, 발광 소자가 발광되는 동안에, 데이터선에 공급되는 신호가 나타내는 정보를 각 화소에 프로그래밍 할 수 있다. 또한, 문턱전압도 보상할 수 있다.
도 7은 본 실시 형태에 따른 화소 회로의 구성을 나타낸다. 즉, 도 7은 도 1에 도시된 기능 블록도를 갖는 영상 표시 장치의 또 다른 실시 형태에 따른 화소(104)의 회로 구성을 나타낸다. 제어 신호선 중 제 1 전압(ELVDD)이 공급되는 신호선이은 제5 트랜지스터(TR5)을 통해 제1 트랜지스터(TR1)에 접속되어 있다. 즉, 제1 전압(ELVDD)이 제5 트랜지스터(TR5)의 제 1 전극에 공급되고, 제5 트랜지스터(TR5)의 제 2 전극과 제1 트랜지스터(TR1)의 제 1 전극이 접속된다.
제1 트랜지스터(TR1)의 게이트 전극과 제 2 전극 사이에는, 제1 용량(CB)이 접속되어 있다. 이것에 의해, 제1 용량(CB)이 보유하는 전압은 제1 트랜지스터(TR1)의 게이트 전극과 제 2 전극 사이에 공급된다. 따라서, 제어 신호선 중 어느 하나에 인가된 제1 제어 신호(EM1)가 하이레벨(H)을 가질 때, 제5 트랜지스터(TR5)는 온 된다. 제1 트랜지스터(TR1)의 제 1 전극에 제1 전압(ELVDD)이 공급되면, 제1 용량(CB)이 보유하는 전압에 대응하게 제1 트랜지스터(TR1)의 제 1 전극으로부터 제 2 전극으로 흐르는 전류량이 제어될 수 있다.
제어 신호선 중에서 어느 하나에 인가된 제2 제어 신호(EM2)가 하이레벨(H)을 가질 때, 제6 트랜지스터(TR6)는 온 되고, 발광 소자(LE)에 흐르는 전류가 제1 용량(CB)이 보유하는 전압에 대응하게 제어된다. 여기에, 제6 트랜지스터(TR6)의 제 1 전극은 제1 트랜지스터(TR1)의 제 2 전극에 접속되고, 제6 트랜지스터(TR6)의 제 2 전극은 발광 소자(LE)의 제 1 전극에 접속된다. 발광 소자(LE)의 제 2 전극은 제 2 전압(ELVSS)을 수신한다. 또한, 발광 소자(LE)는 유기 발광 다이오드를 포함 할 수 있고, 발광 소자(LE)의 제 1 전극은 애노드이고, 발광 소자(LE)의 제 2 전극은 캐소드일 수 있다.
또한, 제2 용량(CA)의 제 1 전극은 제1 전압(ELVDD)을 수신하고, 제 2 전극은 제2 트랜지스터(TR2)의 제 1 전극과 제3 트랜지스터(TR3)의 제 2 전극에 접속된다.
제2 트랜지스터(TR2)의 제2 전극은 제1 트랜지스터(TR1)의 게이트 전극과 제1 용량(CB)의 제 1 전극에 접속되어 있다. 또한, 제2 트랜지스터(TR2)의 게이트 전극은 제어 신호선 중에서 어느 하나에 인가된 제3 제어 신호(GC2)를 수신한다. 제3 제어 신호(GC2)가 하이레벨(H)을 가질 때 제2 트랜지스터(TR2)는 온 됨으로써, 제2 용량(CA)이 보유하는 전압은 제1 용량(CB)에 전송된다. 제2 용량(CA)이 보유하는 전압은 그에 대응하는 정보를 갖고, 제2 용량(CA)으로부터 제1 용량(CB)에 전압이 전송됨에 따라 그에 대응하는 정보도 전송된다. 제1 용량은 전송된 전압에 대응하는 정보를 보유할 수 있다.
또한, 제3 트랜지스터(TR3)의 제 1 전극은 데이터선(Data)에 접속되고, 제3 트랜지스터(TR3)의 제 2 전극은 상술한 바와 같이 제2 용량(CA)의 제 2 전극에 접속되어 있다. 제어 신호선 중에서 제3 트랜지스터(TR3)의 게이트 전극이 접속되어 있는 신호선에 주사 신호(Scan(n))가 인가된다. 주사 신호(Scan(n))가 하이레벨(H)을 가지면 제3 트랜지스터(TR3)는 온 됨으로써, 데이터선(Data)에 공급된 신호의 전압(데이터 전압)을 제2 용량(CA)에 공급될 수 있다. 즉, 제2 용량(CA)에 데이터 전압에 대응하는 정보가 프로그램된다. 또한, 주사 신호(Scan(n))의 n은, 어느 하나의 데이터선(Data)에 접속되어 있는 화소가 n개 인 것을 나타내고, 주사 신호는 Scan(1)로부터 Scan(n)까지 즉 n 개 존재하는 것을 나타낸다.
또한, 제3 트랜지스터(TR3)가 온될 때, 제2 트랜지스터(TR2)가 오프로 되도록 주사 신호(Scan(n))의 레벨과 제3 제어 신호(GC2)의 레젤을 제어함으로써, 데이터선(Data)으로부터 데이터 전압이 제2 용량(CA)으로 공급되는 동안에, 제2 용량(CA)과 제1 용량(CB)는 전기적으로 접속되지 않는다. 따라서, 데이터선(Data)으로부터 데이터 전압이 제2 용량(CA)으로 공급되는 동안에, 제1 용량(CB)이 보유하는 전압에 의해, 제1 트랜지스터(TR1)의 제 1 전극과 제 2 전극 사이에 흐르는 전류량을 제어할 수 있다. 제1 트랜지스터(TR1)의 제 1 전극과 제 2 전극 사이에 흐르는 전류량이 제어되는 동안에, 제5 및 제6 트랜지스터(TR5과 TR6)가 온되도록 제어 신호선 중에서 제1 제어 신호(EM1)과 제2 제어 신호(EM2)를 제어할 수 있다 그에 따라 발광 소자(LE)의 발광량이 제어될 수 있다. 따라서, 데이터선(Data)로부터 공급되는 데이터 전압을 제2 용량(CA)에 공급하는 것과, 발광 소자(LE)의 발광을 동시에 행하는 것이 가능하다.
또한, 제3 트랜지스터(TR3)가 오프되었을 때, 트랜지스터(TR2)이 온으로 되도록 주사 신호(Scan(n))의 레벨과 제3 제어 신호(GC2)의 레벨을 제어함으로써, 제2 용량(CA)이 보유하는 전압이 나타내는 정보를 제1 용량(CB)에 전송하고, 그 정보가 나타내는 전압을 제1 용량(CB)에 저장할 수 있다.
또한, 제3 트랜지스터(TR3)가 오프될 때, 제2 트랜지스터(TR2)도 오프 되도록 주사 신호(Scan(n))의 레벨과 제3 제어 신호(GC2)의 레벨을 제어함으로써, 제1 트랜지스터(TR1)의 문턱전압 보상할 수도 있다. 도 7을 참조하면, 제4 트랜지스터(TR4)의 게이트 전극은 제어 신호선 중에서 제4 제어 신호(GC1)가 인가되는 신호선에 접속되고, 제 1 전극은 제5 트랜지스터(TR5)의 제 2 전극과 제1 트랜지스터(TR1)의 제 1 전극에 접속되고, 제 2 전극은 제2 트랜지스터(TR2)의 제 2 전극과 제1 용량(CB)의 제 1 전극과 제1 트랜지스터(TR1)의 게이트 전극에 접속되어 있다. 또한, 제5 트랜지스터(TR5)의 게이트 전극은 제어 신호선 중 제1 제어신호(EM1)가 인가되는 신호선에 접속되어 있다. 또한, 트랜지스터(TR7, 이하 제7 트랜지스터)의 게이트 전극은 제어 신호선 중에서 제어신호(GC3, 이하 제5 제어신호)가 인가된 신호선에 접속되고, 제 1 전극은 제어 신호선 중에서 초기화 전압(Vinit)이 인가되는 신호선에 접속되고, 제 2 전극은 제1 트랜지스터(TR1)의 제 2 전극과 제1 용량(CB)의 제 2 전극과 제6 트랜지스터(TR6)의 제 1 전극에 접속되어 있다.
따라서, 제3 트랜지스터(TR3)이 오프된 때, 제2 트랜지스터(TR2)도 오프로 되도록 주사 신호(Scan(n))의 레벨과 제3 제어 신호(GC2)의 레벨을 제어하고, 또한 제5 트랜지스터(TR5)가 오프되고, 제4 트랜지스터(TR4) 및 제7 트랜지스터(TR7)가 온되도록 제1 제어신호(EM1), 제4 제어 신호(GC1)과 제5 제어 신호(GC3)를 제어함으로써, 제1 용량(CB)의 제 1 전극에 초기화 전압(Vinit)보다 제1 트랜지스터(TR1)의 문턱전압(Vth) 만큼 높은 전압 제1 용량(CB)의 제 2 전극에 초기화 전압(Vinit)을 각각 제공할 수 있다.
도 8은 본 실시 형태에 따른 화소 회로에 공급되는 제어 신호의 타이밍차트를 나타낸다. 도 8에 나타내는 바와 같이, 본 실시 형태에 따른 화소 회로에 공급되는 제어 신호의 타이밍차트는 비발광 기간과 발광 기간으로 나뉜다. 비발광 기간은 초기화 기간(INIT), 문턱전압 보상 기간(COMP)과 전송 기간(DATA_TRAN)으로 나뉜다. 발광 기간은 동일한 데이터선에 접속되어 있는 화소 회로의 제 2 용량의 프로그램 기간(PROGRAM)으로 나뉘어 있지만, 본 실시 형태에 따른 영상 표시 장치의 모든 발광 소자들은 각각의 발광 기간 동안, 즉 발광 기간과 동일한 기간 동안에 발광될 수 있다.
초기화 기간(INIT)에 있어서, 제4 제어 신호(GC1)와 제1 제어 신호(EM1)가 하이레벨(H)을 갖고, 다른 제어 신호선에 인가된 신호가 로우레벨(L)을 가짐으로써, 제4 및 제5 트랜지스터(TR4 및 TR5)는 온되고, 다른 트랜지스터는 오프된다. 제1 용량(CB)의 제 1 전극에 제1 전압(ELVDD)이 인가되고, 제1 용량(CB)이 보유하는 전압은 초기화된다.
문턱전압 보상 기간(COMP)에 있어서, 제5 제어 신호(GC3)가 하이레벨(H)을 가질 때, 제7 트랜지스터(TR7)는 온되고, 제1 용량(CB)의 제 2 전극에 초기화 전압(Vinit)이 인가 된다. 또한, 제1 제어 신호(EM1)가 로우레벨(L)을 가질 때, 제5 트랜지스터(TR5)는 오프된다. 또한, 초기화 기간(INIT)에 있어서, 제1 용량(CB)의 제 1 전극에 제1 전압(ELVDD)이 인가되어 있으므로, 제1 트랜지스터(TR1)은 온된다. 이것에 의해, 제1 및 제4 트랜지스터(TR1 및 TR4)를 통해 제1 용량(CB)의 제 1 전극과은 초기화 전압(Vinit)이 인가되는 신호선과 전기적으로 접속된다. 이것에 의해, 제1 용량(CB)의 제 1 전극은 제1 용량(CB)의 제 2 전극보다도 문턱전압(Vth)만큼 높은 전압을 수신한다. 그에 따라, 문턱전압이 보상될 수 있다.
전송 기간(DATA_TRAN)에 있어서, 제4 제어 신호(GC1)는 로우레벨(L)을 갖고, 제4 트랜지스터(TR4)는 오프된다. 이것에 의해, 제1 용량(CB)의 제 1 전극에 인가되던 초기화 전압(Vinit)의 공급이 정지된다. 또한, 제3 제어 신호(GC2)가 하이레벨(H)을 가질 때, 제2 트랜지스터(TR2)는 온된다. 이것에 의해, 제2 용량(CA)에 보유된 전압이 제1 용량(CB)에 전송되고, 제2 용량(CA)에 프로그램된 데이터가 제1 용량(CB)로 전송된다.
이것에 의해, 제1 용량(CB)의 제 2 전극에 대한 제 1 전극의 전위차(Vgs)는 (CA·VData + CB·(Vinit + Vth)) / (CA + CB)으로 나타낼 수 있다. 여기에 VData는 제2 용량(CA)에 프로그램된 데이터 전압이다. 또한, CA 및 CB는 제1 및 제2 용량(CA 및 CB) 각각의 정전 용량을 나타낸다. 따라서, 제1 용량(CB)의 제 2 전극에 대한 제 1 전극의 전위차(Vgs)는 데이터 전압을 반영 할 수 있고, 데이터 전압에 따른 휘도로 발광 소자(LE)를 발광시킬 수 있다. 또한, 제1 용량(CB)의 제 2 전극에 대한 제 1 전극의 전위차(Vgs)는 제1 트랜지스터(TR1)의 문턱전압(Vth)을 포함함으로써 문턱전압이 보상될 수 있다.
발광 기간에 있어서는, 제3 및 제4 제어신호(GC1 및 GC2)가 로우레벨(L)을 갖고, 제2 및 제4 트랜지스터(TR2 및 TR4)는 오프된다. 제1 및 제2 제어 신호(EM1 및 EM2)가 하이레벨(H)을 갖고, 제5 및 제6 트랜지스터(TR5 및 TR6)는 온된다.
이것에 의해, 발광 소자(LE)에는, 용량(CB)의 보유하는 전압에 대응하는 전류가 흐르게 된다. 또한, 화소의 위치에 따라서, 주사 신호(Scan(n))가 하이레벨(H)을 가짐으로써, 바꿔 말하면, n 개 있는 주사선에 인가된 전압이 하이레벨(H)을 가짐으로써, 제3 트랜지스터(TR3)는 온 되고, 제2 용량(CA)이 데이터선에 접속되고, 제2 용량(CA)이 프로그램된다.
또한, 본 실시 형태에 있어서 제7 트랜지스터(TR7)의 제 1 전극에 초기화 전압(Vinit)이 공급되는 것으로 설명하였지만, 데이터선(Data)에서 초기화 전압(Vinit)이 공급되도록 변형하는 것도 가능하다.
또한, 초기화 기간(INIT) 및 문턱전압 보상 기간(COMP)에 있어서 모든 화소 회로에 대해서 제4 제어 신호(GC1) 및 제1 제어 신호(EM1) 및 제4 제어 신호(GC1) 및 제5 제어 신호(GC3)가 하이레벨(H)을 가지면, 전원 전압이 변동할 가능성이 있으므로, 몇 개의 블록으로 화소 회로를 나누어서 다른 타이밍에서 문턱전압을 보상할 수 있다.
이상과 같이, 본 실시 형태에 있어서는, 발광 소자를 발광시키고 있는 동안에, 데이터선에 공급되는 신호가 나타내는 정보를 각 화소에 프로그램을 행할 수 있다. 또한, 문턱전압 보상도 행할 수 있다.
또한, 본 실시 형태의 변형 예로서, 도 9에 나타내는 회로 구성을 채용할 수도 있다. 도 7과 도 9의 차이는 도 9에 있어서는, 제3 용량(C)이 제어 신호선 중에 제1 전압(ELVDD)이 인가되는 신호선과, 제7 트랜지스터(TR7)의 제 2 전극, 제1 트랜지스터(TR1)의 제 2 전극, 제1 용량(CB)의 제 2 전극 및 제6 트랜지스터(TR6)의 제 1 전극 사이에 배치되어 있다.
본 실시 형태에서 전송 기간(DATA_TRAN)에 의해 제1 용량(CB)의 제 2 전극에 대한 제 1 전극의 전위차(Vgs)는 α·VData - α·Vinit + β·Vth로 된다. 여기서, α는 CA·C / (CA·CB + CB·C + C·CA)이고, β는 (CA·CB2 + CB·C2 + CB2·C + CA·CB·C) / {(CB + C) · ( CA·CB + CB·C + C·CA)}이다. 상기 기호들은 도 2 및 도 7을 참조하여 설명한 것과 같다.
상술한 것과 같이 본 발명의 실시 형태에 따르면, 발광 기간 동안에 프로그램을 행할 수 있으므로, 발광 기간의 길이를 길게 할 수 있다. 특히 본 발명의 실시 형태를, 사용자의 우안과 좌안에 다른 영상을 셔터 장치에 의해 공급할 때, 즉 영상 표시 장치가 3차원 영상을 표시할 때 상술한 효과가 더 크게 발생한다. 또한, 통상의 2차원 영상을 표시의 경우에는, 문턱전압 보상 기간 및 전송 기간 이외 기간을 발광 기간으로 할 수 있다. 따라서, 발광 휘도를 감소시킬 수 있고, 발광 소자의 수명이 증가된다. 또한, 문턱전압 전압을 보상하는 시간을 충분히 확보할 수 있으므로 휘도 얼룩을 개선할 수 있다.
또한, 각각의 화소에 대해서 데이터 전압이 프로그램되는 용량은 동일하므로, 동일한 데이터 전압에 대하여 같은 휘도를 얻을 수 있다. 또한, 발광 기간에 있어서는, 제 1 용량과 제 2 용량이 분리되고, 직렬로 접속되지 않으므로, 상기 제1 및 제2 용량의 크기를 작게 할 수 있다. 또한, 주사 신호(Scan(n))를 제어하는 회로를 복잡하게 할 필요가 없다.
100 : 영상 표시 장치 101 : 데이터 구동부
102 : 주사선 제어선 구동부 104 : 화소
LE : 발광 소자 TR1 : 제 1 트랜지스터
TR2 : 제 2 트랜지스터 TR3 : 제 3 트랜지스터
TR4 : 제 4 트랜지스터 TR5 : 제 5 트랜지스터
TR6 : 제 6 트랜지스터 TR7 : 트랜지스터

Claims (5)

  1. 게이트 전극에 접속된 제 1 용량이 보유하는 전압에 대응하게 발광 소자에 공급되는 전류량을 제어하는 제 1 트랜지스터와, 상기 제 1 트랜지스터의 상기 게이트 전극과 2 용량의 접속 및 상기 제 1 용량과 상기 제 2 용량의 접속을 제어하는 제 2 트랜지스터와, 상기 제 2 용량과 데이터선의 접속을 제어하는 제 3 트랜지스터를 포함하는 화소 회로의 제어 방법에 있어서,
    상기 제 2 트랜지스터가 오프된 후, 상기 발광 소자에 상기 제 1 용량이 보유하는 전압에 대응하는 전류량가 공급되는 동안에 상기 제 3 트랜지스터는 온되고,
    상기 제 3 트랜지스터가 오프된 후, 상기 제 2 트랜지스터는 온되는 것을 특징으로 하는 화소 회로의 제어 방법.
  2. 제 1 항에 있어서,
    상기 제 3 트랜지스터가 오프된 후 상기 제 2 트랜지스터가 온되기 이전에, 상기 제 1 용량이 보유하는 전압에 대해서 상기 제 1 트랜지스터의 문턱전압을 보상한 후에, 상기 제 2 트랜지스터가 온되는 것을 특징으로 하는 화소 회로의 제어 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 3 트랜지스터가 오프된 후, 상기 발광 소자는 상기 제 1 트랜지스터와 전기적으로 비접속되는 것을 특징으로 하는 화소 회로의 제어 방법.
  4. 게이트 전극에 접속된 제 1 용량이 보유하는 전압에 대응하게 발광 소자에 공급되는 전류량을 제어하는 제 1 트랜지스터;
    상기 제 1 트랜지스터의 상기 게이트 전극과 상기 제 1 용량의 접속 및 상기 제 1 트랜지스터의 상기 게이트 전극과 제 2 용량과의 접속을 제어하는 제 2 트랜지스터; 및
    상기 제 2 용량과 데이터선의 접속을 제어하는 제 3 트랜지스터를 포함하는 제어 회로를 포함하고,
    상기 제 2 트랜지스터가 오프된 후, 상기 발광 소자에 상기 제 1 용량이 보유하는 전압에 대응하는 전류량이 공급되는 동안에 상기 제 3 트랜지스터는 온되고, 상기 제 3 트랜지스터가 오프된 후 상기 제 2 트랜지스터는 온되는 것을 특징으로 하는 영상 표시 장치.
  5. 제 4 항에 있어서,
    상기 제 1 용량이 보유하는 전압에 대해서 상기 제 1 트랜지스터의 문턱전압이 보상된 후에 상기 제 3 트랜지스터가 오프되고, 상기 제 3 트랜지스터가 오프된 후에 상기 제 2 트랜지스터가 온되는 것을 특징으로 하는 영상 표시 장치.
KR20140050188A 2013-05-01 2014-04-25 영상 표시 장치 및 화소 회로의 제어 방법 KR20140130630A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013096233A JP2014219440A (ja) 2013-05-01 2013-05-01 映像表示装置及び画素回路の制御方法
JPJP-P-2013-096233 2013-05-01

Publications (1)

Publication Number Publication Date
KR20140130630A true KR20140130630A (ko) 2014-11-11

Family

ID=51807292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140050188A KR20140130630A (ko) 2013-05-01 2014-04-25 영상 표시 장치 및 화소 회로의 제어 방법

Country Status (4)

Country Link
US (1) US20140327664A1 (ko)
JP (1) JP2014219440A (ko)
KR (1) KR20140130630A (ko)
CN (1) CN104134680A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10013914B2 (en) 2015-04-30 2018-07-03 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
KR20180131968A (ko) * 2017-06-01 2018-12-11 가부시키가이샤 제이올레드 표시 패널의 제어 장치, 표시 장치 및 표시 패널의 구동 방법
KR20190078026A (ko) * 2017-12-26 2019-07-04 엘지디스플레이 주식회사 화소회로, 유기발광표시장치 및 그를 구동하는 구동방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413524B (zh) * 2013-07-31 2015-06-17 京东方科技集团股份有限公司 有机发光二极管像素电路及其驱动方法、显示装置
US10056040B2 (en) 2014-01-09 2018-08-21 Joled Inc. Display apparatus and display method
CN106023891B (zh) * 2016-07-22 2018-05-04 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示面板
JP6767939B2 (ja) * 2017-07-04 2020-10-14 株式会社Ｊｏｌｅｄ 表示パネルの制御装置、表示装置および表示パネルの駆動方法
CN111279408B (zh) 2017-11-09 2022-10-28 株式会社半导体能源研究所 显示装置、显示装置的驱动方法以及电子设备
CN111448607A (zh) * 2017-12-21 2020-07-24 株式会社半导体能源研究所 显示装置及电子设备
CN109285503B (zh) * 2018-11-13 2023-06-30 京东方科技集团股份有限公司 像素电路、像素阵列、显示装置和驱动方法
CN110070831B (zh) * 2019-04-19 2021-08-06 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN109979395B (zh) * 2019-04-22 2021-09-24 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
US20220358880A1 (en) * 2019-06-25 2022-11-10 Sharp Kabushiki Kaisha Display device and method for driving same
CN110728963B (zh) * 2019-10-31 2021-11-16 京东方科技集团股份有限公司 像素驱动电路及驱动方法、显示装置及显示控制方法
US11436988B2 (en) * 2019-11-12 2022-09-06 Joled Inc. Control method and control device
CN110992886B (zh) * 2019-12-25 2022-07-29 昆山国显光电有限公司 一种像素驱动电路以及像素驱动电路的驱动方法
CN111402788A (zh) * 2020-04-08 2020-07-10 深圳市华星光电半导体显示技术有限公司 一种像素电路和显示面板
CN111429836A (zh) 2020-04-09 2020-07-17 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路和显示面板
CN111785210A (zh) * 2020-07-16 2020-10-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
JP2024012727A (ja) * 2020-12-09 2024-01-31 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置及び駆動方法
US11508309B2 (en) * 2021-03-04 2022-11-22 Apple Inc. Displays with reduced temperature luminance sensitivity
EP4285356A1 (en) * 2021-03-04 2023-12-06 Apple Inc. Displays with reduced temperature luminance sensitivity
WO2022219447A1 (ja) * 2021-04-16 2022-10-20 株式会社半導体エネルギー研究所 表示装置
CN113763872B (zh) * 2021-09-08 2022-12-02 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN113870786B (zh) * 2021-09-28 2023-01-10 京东方科技集团股份有限公司 像素电路、驱动发光和显示装置
JP2023062267A (ja) * 2021-10-21 2023-05-08 株式会社Joled 制御装置、表示装置及び制御方法
CN115862532B (zh) * 2023-03-03 2023-04-25 北京数字光芯集成电路设计有限公司 一种微显示面板像素驱动电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100514183B1 (ko) * 2003-09-08 2005-09-13 삼성에스디아이 주식회사 유기 전계발광 표시장치의 픽셀구동회로 및 그 구동방법
WO2005027138A1 (ja) * 2003-09-10 2005-03-24 Rohm Co., Ltd 光制御装置およびその駆動方法
JP2007108381A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置および表示装置の駆動方法
US20070273629A1 (en) * 2006-05-23 2007-11-29 Bily Wang Display drive circuit and drive method for the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10013914B2 (en) 2015-04-30 2018-07-03 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
KR20180131968A (ko) * 2017-06-01 2018-12-11 가부시키가이샤 제이올레드 표시 패널의 제어 장치, 표시 장치 및 표시 패널의 구동 방법
US10720105B2 (en) 2017-06-01 2020-07-21 Joled Inc. Display panel control device, display device, and method for driving display panel
KR20190078026A (ko) * 2017-12-26 2019-07-04 엘지디스플레이 주식회사 화소회로, 유기발광표시장치 및 그를 구동하는 구동방법

Also Published As

Publication number Publication date
CN104134680A (zh) 2014-11-05
JP2014219440A (ja) 2014-11-20
US20140327664A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
KR20140130630A (ko) 영상 표시 장치 및 화소 회로의 제어 방법
US8780021B2 (en) Pixel, display device and driving method thereof
US10885838B2 (en) Organic light emitting diode display and driving method thereof
KR102184921B1 (ko) 전기 광학 장치
US9153162B2 (en) Pixel, display device comprising the pixel and driving method of the display device
KR101073281B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR102022519B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US20120146999A1 (en) Pixel for display device, display device, and driving method thereof
KR102043980B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101964769B1 (ko) 화소, 이를 포함하는 표시장치 및 그 구동 방법
US8432388B2 (en) Organic light emitting display device
KR101987424B1 (ko) 화소 및 이를 포함하는 표시 장치, 및 그 구동 방법
TW201621863A (zh) 有機發光顯示器
KR102206602B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US20150138050A1 (en) Organic light emitting display and driving method thereof
EP2217000A1 (en) Electronic imaging device and driving method thereof for displaying plain and stereoscopic images
KR101572302B1 (ko) 유기발광 표시장치
JP2014206730A (ja) 有機電界発光表示装置
KR20140126110A (ko) 유기전계발광 표시장치 및 그의 구동방법
KR20140081262A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101964768B1 (ko) 화소, 이를 포함하는 표시장치 및 그 구동 방법
US20150002379A1 (en) Organic light emitting display and driving method thereof
KR101868640B1 (ko) 표시 장치 및 표시 장치의 구동 방법
JP2005031643A (ja) 発光装置及び表示装置
JP2010097165A (ja) 有機電界発光表示装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid