CN111785210A - 像素电路及其驱动方法、显示基板、显示装置 - Google Patents

Abstract

本申请提供了一种像素电路及其驱动方法、显示基板、显示装置。该像素电路包括：包括：发光器件、存储写入子电路和驱动写入子电路。由于本申请实施例的像素电路中的存储写入子电路能够存储第一数据电压，并在第一扫描信号端和第二扫描信号端的控制下，将第一数据电压写入所述驱动写入子电路；同时驱动写入子电路能够在发光控制端的控制下，控制发光器件发光，并在第三扫描信号端的控制下，接收数据信号端输入的第二数据电压，将第二数据电压写入所述存储写入子电路，使得在发光器件发光前和发光过程中就能进行数据写入，适用于在高频下进行操作，对发光阶段进行复用，减少数据写入时间，进一步提升显示效果。

Description

像素电路及其驱动方法、显示基板、显示装置

技术领域

本申请涉及显示技术领域，具体为一种像素电路及其驱动方法、显示基板、显示装置。

背景技术

在AMOLED(Active-matrix organic light emitting diode，主动矩阵有机发光二极体)显示屏生产过程中由于材料、工艺等原因，会有部分产品出现画面显示亮度不均的现象，也就是Mura，这种亮度不均的斑点痕迹会给视觉上带来不舒适感，留有这种痕迹的产品无法达到终端客户的规格要求，严重影响产品质量以及市场竞争力。

目前，对于驱动TFT(Thin Film Transistor，薄膜场效应晶体管)一般地采用电学补偿方法来进行补偿，通过补偿可以有效的减少驱动TFT的阈值电压V_th以及迁移率对显示效果的影响。但是，申请人发现，在现有电路设计中，在高频条件下，由于1帧(frame)时间变短，相应的数据(data)电压补偿及写入时间也减少，时间不足，容易造成TFT充电时间不足，影响显示效果。

发明内容

有鉴于此，本申请提供一种像素电路及其驱动方法、显示基板、显示装置，用于解决现有技术中由于数据电压补偿及写入时间减少，易造成TFT充电时间不足，从而造成显示效果不佳的技术问题。

为了解决上述问题，本申请实施例主要提供如下技术方案：

在第一方面中，本申请实施例公开了一种像素电路，包括：发光器件、存储写入子电路和驱动写入子电路；

所述存储写入子电路，分别连接第一扫描信号端、第二扫描信号端、初始电压端、数据信号端、第一电源电压端、所述驱动写入子电路和所述发光器件，用于存储第一数据电压，并在所述第一扫描信号端和所述第二扫描信号端的控制下，将所述第一数据电压写入所述驱动写入子电路；

所述驱动写入子电路，分别连接第三扫描信号端、发光控制端、数据信号端、第一电源电压端、所述存储写入子电路和所述发光器件，用于在所述发光控制端的控制下，控制所述发光器件发光，并在所述第三扫描信号端的控制下，接收所述数据信号端输入的第二数据电压，将所述第二数据电压写入所述存储写入子电路；

所述发光器件与第二电源电压端连接，所述第一数据电压为上一帧显示时所述数据信号端输入的数据电压，所述第二数据电压为当前帧显示时所述数据信号端输入的数据电压。

可选地，所述存储写入子电路包括电压保存模块、写入补偿模块和电压输入模块；

所述电压保存模块，分别连接所述初始电压端、所述驱动写入子电路和所述写入补偿模块，用于存储第一数据电压；

所述电压输入模块，分别连接所述第一扫描信号端、所述数据信号端和所述写入补偿模块，用于在所述第一扫描信号端的控制下，将所述数据信号端输入的参考电压输入所述写入补偿模块；

所述写入补偿模块，分别连接所述第二扫描信号端、电压保存模块、所述驱动写入子电路、所述发光器件和所述第一电源电压端，用于基于所述参考电压，并在所述第二扫描信号端的控制下，将所述第一数据电压写入所述驱动写入子电路，并对所述驱动写入子电路进行阈值电压补偿。

可选地，所述电压保存模块包括第一电容，所述电压输入模块包括第一晶体管，所述写入补偿模块包括第二晶体管、第二电容和第三电容；

所述第一电容的一端与所述初始电压端连接，另一端与所述第二晶体管的第一极连接；

所述第一晶体管的控制端与所述第一扫描信号端连接，第一极与所述数据信号端连接，第二极与所述第二晶体管的第二极连接；

所述第二晶体管的控制端与所述第二扫描信号端连接；

所述第二电容和所述第三电容串联连接，所述第二电容的一端分别与所述第二晶体管的第二极和所述驱动写入子电路连接，另一端分别与所述驱动写入子电路和所述发光器件连接；

所述第三电容的一端分别与所述驱动写入子电路和所述发光器件连接，另一端分别与所述驱动写入子电路和所述第一电源电压端连接。

可选地，所述驱动写入子电路包括数据电压写入模块、发光控制模块和驱动模块；

所述数据电压写入模块，分别连接所述第三扫描信号端、所述数据信号端和所述存储写入子电路，用于在所述第三扫描信号端的控制下，接收所述数据信号端输入的第二数据电压，将所述第二数据电压写入所述存储写入子电路；

所述发光控制模块，分别连接所述发光控制端、所述第一电源电压端和所述驱动模块，用于在所述发光控制端的控制下，将所述第一电源电压端与所述驱动模块连接；

所述驱动模块，分别连接所述存储写入子电路、所述发光控制模块和所述发光器件，用于向所述发光器件提供驱动电流。

可选地，所述数据电压写入模块包括第三晶体管，所述发光控制模块包括第四晶体管，所述驱动模块包括第五晶体管；

所述第三晶体管的控制端与所述第三扫描信号端连接，第一极与所述数据信号端连接，第二极与所述存储写入子电路连接；

所述第四晶体管的控制端与所述发光控制端连接，第一极与所述第一电源电压端连接，第二极与所述驱动模块连接；

所述第五晶体管的控制端与所述存储写入子电路连接，第一极与所述第四晶体管的第二极连接，第二极与所述发光器件连接。

可选地，所述像素电路包括初始化模块，分别连接第四扫描信号端、初始电压端、所述存储写入子电路和所述驱动写入子电路，用于在所述第四扫描信号端的控制下，使所述存储写入子电路和所述驱动写入子电路初始化。

可选地，所述初始化模块包括第六晶体管，所述第六晶体管的控制端与所述第四扫描信号端连接，第一极分别与所述存储写入子电路和所述驱动写入子电路连接，第二极与所述初始电压端连接。

在第二方面中，本申请实施例公开了一种显示基板，包括阵列设置的若干像素单元，每一所述像素单元均包括第一方面所述的像素电路。

在第三方面中，本申请实施例公开了一种显示装置，包括第二方面所述的显示基板。

在第四方面中，本申请实施例公开了一种像素电路的驱动方法，用于驱动第一方面所述的像素电路，包括：

在所述第一扫描信号端和所述第二扫描信号端的控制下，将所述第一数据电压写入所述驱动写入子电路；

在所述发光控制端的控制下，控制所述发光器件发光，并在所述第三扫描信号端的控制下，接收所述数据信号端输入的第二数据电压，将所述第二数据电压写入所述存储写入子电路。

借由上述技术方案，本申请实施例提供的技术方案至少具有下列优点：

由于本申请实施例的像素电路中的存储写入子电路能够存储第一数据电压，并在第一扫描信号端和第二扫描信号端的控制下，将第一数据电压写入驱动写入子电路；同时驱动写入子电路能够在发光控制端的控制下，控制发光器件发光，并在第三扫描信号端的控制下，接收数据信号端输入的第二数据电压，将第二数据电压写入所述存储写入子电路，使得在发光器件发光时，第二数据电压提前写入，能够对发光阶段进行复用，减少了数据电压逐行写入的时间，适用于在高频下进行操作，进一步提升显示效果。

上述说明仅是本申请实施例技术方案的概述，为了能够更清楚了解本申请实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本申请实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请实施例的具体实施方式。

附图说明

通过阅读下文可选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出可选实施方式的目的，而并不认为是对本申请实施例的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1为本申请实施例的像素电路的结构框图；

图2为本申请实施例的像素电路的具体结构框图；

图3为本申请实施例的像素电路的电路图；

图4为图3的像素电路对应的时序图；

图5为本申请实施例的像素电路在初始化阶段的电路图；

图6为本申请实施例的像素电路在阈值电压补偿阶段的电路图；

图7为本申请实施例的像素电路在第一数据写入阶段的电路图；

图8为图7数据写入阶段步骤1的简易结构示意图；

图9为图7数据写入阶段步骤2的简易结构示意图；

图10为本申请实施例的像素电路在发光和第二数据写入阶段的电路图；

图11为本申请实施例的像素电路驱动方法的流程图。

附图标记介绍如下：

1-像素电路；2-发光器件；3-存储写入子电路；4-驱动写入子电路；5-初始化模块；

31-电压保存模块；32-写入补偿模块；33-电压输入模块；41-数据电压写入模块；42-发光控制模块；43-驱动模块；。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

为了解决现有技术中在高频条件下，一帧显示时间变短，相应的数据电压补偿及写入时间也减少，时间不足，易造成TFT充电时间不足，从而影响显示效果的技术问题，本申请实施例提供了一种新的像素电路。

在第一方面中，图1示出了本申请实施例的像素电路1的电路结构框图。如图1所示，该像素电路1包括：发光器件2、存储写入子电路3和驱动写入子电路4。存储写入子电路3，分别连接第一扫描信号端Gate4、第二扫描信号端Gate2、初始电压端Vinit、数据信号端Data、第一电源电压端VDD、驱动写入子电路4和发光器件2，用于存储第一数据电压，并在第一扫描信号端Gate4和第二扫描信号端Gate2的控制下，将第一数据电压写入驱动写入子电路4。驱动写入子电路4，分别连接第三扫描信号端Gate3、发光控制端EM、数据信号端Data、第一电源电压端VDD、存储写入子电路3和发光器件2，用于在发光控制端EM的控制下，控制发光器件2发光，并在第三扫描信号端Gate3的控制下，接收数据信号端Data输入的第二数据电压，将第二数据电压写入存储写入子电路3。其中，第一数据电压为上一帧显示时数据信号端Data输入的数据电压，第二数据电压为当前帧显示时数据信号端Data输入的数据电压。

由于本申请实施例的像素电路1中的存储写入子电路3能够存储第一数据电压，并在第一扫描信号端Gate4和第二扫描信号端Gate2的控制下，将第一数据电压写入驱动写入子电路4；同时驱动写入子电路4能够在发光控制端EM的控制下，控制发光器件2发光，并在第三扫描信号端Gate3的控制下，接收数据信号端Data输入的第二数据电压，将第二数据电压写入存储写入子电路3，使得在发光器件2发光时，第二数据电压提前写入，能够对发光阶段进行复用，减少了数据电压逐行写入的时间，适用于在高频下进行操作，进一步提升显示效果。

可选地，如图2和图3所示，本申请实施例中存储写入子电路3包括电压保存模块31、写入补偿模块32和电压输入模块33。电压保存模块31，分别连接初始电压端Vinit、驱动写入子电路4和写入补偿模块32，用于存储第一数据电压。电压输入模块33，分别连接第一扫描信号端Gate4、数据信号端Data和写入补偿模块32，用于在第一扫描信号端Gate4的控制下，将数据信号端Data输入的参考电压输入写入补偿模块32。写入补偿模块32，分别连接第二扫描信号端Gate2、电压保存模块31、驱动写入子电路4、发光器件2和第一电源电压端VDD，用于基于参考电压，并在第二扫描信号端Gate2的控制下，将第一数据电压写入驱动写入子电路4，并对驱动写入子电路4进行阈值电压补偿。

具体地，如图3所示，电压保存模块31包括第一电容C2，电压输入模块33包括第一晶体管T4，写入补偿模块32包括第二晶体管T2、第二电容C1和第三电容C3。第一电容C2的一端与初始电压端Vinit连接，另一端与第二晶体管T2的第一极连接。第一晶体管T4的控制端与第一扫描信号端Gate4连接，第一极与数据信号端Data连接，第二极与第二晶体管T2的第二极连接。第二晶体管T2的控制端与第二扫描信号端Gate2连接。第二电容C1和第三电容C3串联连接，第二电容C1的一端分别与第二晶体管T2的第二极和驱动写入子电路4连接，另一端分别与驱动写入子电路4和发光器件2连接。第三电容C3的一端分别与驱动写入子电路4和发光器件2连接，另一端分别与驱动写入子电路4和第一电源电压端VDD连接。

可选地，进一步参考图2，驱动写入子电路4包括数据电压写入模块41、发光控制模块42和驱动模块43。数据电压写入模块41，分别连接第三扫描信号端Gate3、数据信号端Data和存储写入子电路3，用于在第三扫描信号端Gate3的控制下，接收数据信号端Data输入的第二数据电压，将第二数据电压写入存储写入子电路3。发光控制模块42，分别连接发光控制端EM、第一电源电压端VDD和驱动模块43，用于在发光控制端EM的控制下，将第一电源电压端VDD与驱动模块43连接。驱动模块43，分别连接存储写入子电路3、发光控制模块42和发光器件2，用于向发光器件2提供驱动电流。

具体地，如图3所示，数据电压写入模块41包括第三晶体管T3，发光控制模块42包括第四晶体管T6，驱动模块43包括第五晶体管T5。第三晶体管T3的控制端与第三扫描信号端Gate3连接，第一极与数据信号端Data连接，第二极与存储写入子电路3连接。第四晶体管T6的控制端与发光控制端EM连接，第一极与第一电源电压端VDD连接，第二极与驱动模块43连接。第五晶体管T5的控制端与存储写入子电路3连接，第一极与第四晶体管T6的第二极连接，第二极与发光器件2连接。

可选地，继续参考图2和图3，像素电路1包括初始化模块5，分别连接第四扫描信号端Gate1、初始电压端Vinit、存储写入子电路3和驱动写入子电路4，用于在第四扫描信号端Gate1的控制下，使存储写入子电路3和驱动写入子电路4初始化。由于本申请实施例的像素电路1包括了初始化模块5，初始化模块5能够对存储写入子电路3和驱动写入子电路4初始化，保证不会影响数据电压写入和发光。

具体地，如图3所示，初始化模块5包括第六晶体管T1，第六晶体管T1的控制端与第四扫描信号端Gate1连接，第一极分别与存储写入子电路3和驱动写入子电路4连接，第二极与初始电压端Vinit连接。

需要说明的是，本申请实施例中第一晶体管T4、第二晶体管T2、第三晶体管T3、第四晶体管T6、第五晶体管T5、第六晶体管T1的第一极和第二极是可以互换的，如：第一极可以是源极也可以是漏极，第二极可以是漏极也可以是源极。

在一个具体实施例中，如图3所示，本申请实施例提供的像素电路包括数据信号端Data、第一扫描信号端Gate4、第二扫描信号端Gate2、第三扫描信号端Gate3、第四扫描信号端Gate1、发光控制端EM、初始电压端Vinit、第一电源电压端VDD、第二电源电压端VSS、第一晶体管T4、第二晶体管T2、第三晶体管T3、第四晶体管T6、第五晶体管T5、第六晶体管T1、第一电容C2、第二电容C1、第三电容C3；本申请实施例中的第一晶体管T4、第二晶体管T2、第三晶体管T3、第四晶体管T6、第五晶体管T5、第六晶体管T1均为N型薄膜晶体管。

如图3所示，第六晶体管T1的栅极(即，控制端)与第四扫描信号端Gate1连接，源极与第五晶体管T5的源极连接，漏极与初始电压端Vinit连接。第二晶体管T2的栅极与第二扫描信号端Gate2连接，源极与第一节点N1连接，漏极与第二节点N2连接。第三晶体管T3的栅极与第三扫描信号端Gate3连接，源极与第二节点N2连接，漏极与数据信号端Data连接。第一晶体管T4的栅极与第一扫描信号端Gate4连接，源极与第一节点N1连接，漏极与数据信号端Data连接。第五晶体管T5的栅极与第一节点N1连接，源极与第三节点N3连接，漏极与第四晶体管T6的源极连接。第四晶体管T6的栅极与发光控制端EM连接，源极与第五晶体管T5的漏极连接，漏极与第一电源电压端VDD连接。第二电容C1的两端分别连接第一节点N1和第三节点N3。第一电容C2的两端分别连接第一节点N1和初始电压端Vinit。第三电容C3的两端分别连接第三节点N3和第一电源电压端VDD。最后，发光器件2的一端通过第三节点N3连接第五晶体管T5的源极，另一端连接第二电源电压端VSS。

如图4所示，图4为图3对应的时序图，图中S1对应第四扫描信号端Gate1的时序，S2对应第二扫描信号端Gate2的时序，S3-1到S3-n对应第三扫描信号端Gate3的时序，S4对应第四扫描信号端Gate1的时序，EM对应发光控制端EM的时序，Data对应数据信号端Data的时序。如图所示，数据信号端Data输出的电压，在非数据写入阶段都是参考电压(Vref)，只有在数据写入的时候才输出可变的数据电压。

下面结合附图4至附图10详细说明一下本申请实施例中像素电路的具体工作过程。

本申请实施例的像素电路在驱动过程中包括了：初始化阶段、阈值电压补偿阶段、第一数据写入阶段以及发光和第二数据写入阶段。

如图4和图5所示，在初始化阶段A1，第一扫描信号端Gate4和第四扫描信号端Gate1输出高电平信号，此时，第六晶体管T1、第一晶体管T4处于开启状态，而第二晶体管T2、第三晶体管T3、第四晶体管T6均处于关闭状态，第五晶体管T5根据Vgs和Vth的大小判断开启或关闭；这使得第一节点N1和第三节点N3分别重置为参考电压Vref和初始电压Vinit。于此同时，发光器件2的阳极也被重置为初始电压Vinit，而第二节点N2因为第一电容C2的存在，可以保持上一帧发光时写入的数据电压。本阶段的目的是为了避免第一节点N1保留上一时刻的电压，影响数据写入和发光。

如图4和图6所示，在阈值电压补偿阶段A2，第四扫描信号端Gate1以及发光控制端EM输出高电平信号，因此，第一晶体管T4和第四晶体管T6均处于开启状态，而第三晶体管T3、第二晶体管T2和第六晶体管T1均处于关闭状态。此时，第一节点N1为参考电压Vref，并且对第三节点N3进行漏电补偿，且第三节点N3的最终电位为参考电压Vref与阈值电压Vth之间的差值，即Vref-Vth，同时,第二节点N2的电位维持上一帧发光时写入的数据电压。

如图4和图7所示，在第一数据写入阶段A3，第二扫描信号端Gate2输出高电平信号，因此第二晶体管T2处于开启状态，第一晶体管T4、第三晶体管T3、第四晶体管T6、第六晶体管T1均处于关闭状态，此时，第二节点N2保存的第一数据电压可以写入第一节点N1，第一节点N1和第三节点N3的电位根据分压不同而作相应的跳变。

为了更加直观地理解在本阶段中第一节点N1和第三节点N3的电位是如何进行跳变的，该阶段具体可以分成两个步骤。具体地，在步骤1中，如图8所示，首先可以将C1与C3看成一个整体，第一节点N1与第二节点N2电位对充变化，此时第一节点N1的电位可以通过以下公式计算得出：

N1＝(C2*Vdata+C’*Vref)/(C2+C’)

C’＝C1C3/(C1+C3)

其中，N1为第一节点N1的电位；C1为第二电容C1的电容，C2为第一电容C2的电容，C3为第三电容C3的电容，Vdata为第一数据电压，Vref为参考电压。

通过上述公式可以看出，第一节点N1的电位的数值分别与C1/C2/C3及Vdata、Vref相关的数值有关。

在步骤2中，如图9所示，第一节点N1的电位跳变将会引起第三节点N3的电位跳变，第三节点N3的电位的计算公式为：

N3＝Vref-Vth+(VN1-Vref)*C1/(C1+C3),

此时，VGS＝VN1-VN3＝VN1*C3/(C1+C3)+Vth

其中，VGS为第五晶体管T5的栅极与源极之间的电压，N3为第三节点N3的电位，VN1为第一节点N1的电位，VN3为第三节点N3的电位，Vth为第五晶体管T5的阈值电压。

进一步地，发光器件2的电流公式具体为：

Ioled＝K(Vgs-Vth)²＝K(VN1*C3/(C1+C3))²

其中，VN1＝(C2*Vdata+C1C3*Vref/(C1+C2))/(C2+C1C3/(C1+C3))，K为电流调节常数。

由此可见，发光器件2的电流实际上与阈值电压Vth无关，消除了不同晶体管因为工艺不同而造成的特性差异，同时因为发光器件2的电流公式中存在有分母项C1+C3，这直接导致驱动电压的范围增大，灰阶划分可以更细化。另外，本申请实施例中阈值电压Vth的获取过程是通过电容跳变补偿方式实现，电容的跳变能够瞬时发生，减少阈值电压获取时序的时间。

如图4和图10所示，在发光和第二数据写入阶段A4，发光控制端EM输出高电平信号，第三扫描信号端Gate3对应每一行输出一个高电平信号，此时，第三晶体管T3、第五晶体管T5和第四晶体管T6均处于开启状态，而第一晶体管T4、第二晶体管T2和第六晶体管T1均处于关闭状态；在该阶段，不仅发光器件2处于发光状态，而且又能够进行第二数据电压的写入，第二数据电压写入后，由于第一电容C2的存在，可以对第二数据电压进行保存，即本申请实施例对发光时刻进行复用，减少了数据电压逐行写入的时间，因此适用于高频下的操作。

基于同一发明构思，在第二方面中，本申请实施例公开了一种显示基板，包括阵列设置的若干像素单元，每一像素单元均包括第一方面的像素电路1。由于第二方面的显示基板包括了第一方面的像素电路1，使得第二方面的显示基板具有与第一方面的像素电路1相同的有益效果。因此，第二方面的显示基板的有益效果不再重复赘述。

基于同一发明构思，在第三方面中，本申请实施例公开了一种显示装置，包括第二方面的显示基板。由于第三方面的显示装置包括了第二方面的显示基板，使得第三方面的显示装置具有与第二方面的显示基板相同的有益效果。因此，第三方面的显示装置的有益效果不再重复赘述。

基于同一发明构思，在第四方面中，本申请实施例公开了一种像素电路1的驱动方法，用于驱动第一方面的像素电路1，如图11所示，该驱动方法包括：

S101：在第一扫描信号端Gate4和第二扫描信号端Gate2的控制下，将第一数据电压写入驱动写入子电路4。

S102：在发光控制端EM的控制下，控制发光器件2发光，并在第三扫描信号端Gate3的控制下，接收数据信号端Data输入的第二数据电压，将第二数据电压写入存储写入子电路3。

由于本申请实施例的驱动方法能够在第一扫描信号端Gate4和第二扫描信号端Gate2的控制下，将第一数据电压写入驱动写入子电路4，并且在发光控制端EM的控制下，控制发光器件2发光，并在第三扫描信号端Gate3的控制下，接收数据信号端Data输入的第二数据电压，将第二数据电压写入存储写入子电路3，使得在发光器件2发光时，第二数据电压提前写入，能够对发光阶段进行复用，减少了数据电压逐行写入的时间，适用于在高频下进行操作，进一步提升显示效果。

应用本申请实施例所获得的有益效果包括：

由于本申请实施例的像素电路1中的存储写入子电路3能够存储第一数据电压，并在第一扫描信号端Gate4和第二扫描信号端Gate2的控制下，将第一数据电压写入所述驱动写入子电路4；同时驱动写入子电路4能够在发光控制端EM的控制下，控制发光器件2发光，并在第三扫描信号端Gate3的控制下，接收数据信号端Data输入的第二数据电压，将第二数据电压写入存储写入子电路3，使得在发光器件2发光时，第二数据电压提前写入，能够对发光阶段进行复用，减少了数据电压逐行写入的时间，适用于在高频下进行操作，进一步提升显示效果。

以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种像素电路，其特征在于，包括：发光器件、存储写入子电路和驱动写入子电路；

所述存储写入子电路，分别连接第一扫描信号端、第二扫描信号端、初始电压端、数据信号端、第一电源电压端、所述驱动写入子电路和所述发光器件，用于存储第一数据电压，并在所述第一扫描信号端和所述第二扫描信号端的控制下，将所述第一数据电压写入所述驱动写入子电路；

所述驱动写入子电路，分别连接第三扫描信号端、发光控制端、数据信号端、第一电源电压端、所述存储写入子电路和所述发光器件，用于在所述发光控制端的控制下，控制所述发光器件发光，并在所述第三扫描信号端的控制下，接收所述数据信号端输入的第二数据电压，将所述第二数据电压写入所述存储写入子电路；

所述发光器件与第二电源电压端连接，所述第一数据电压为上一帧显示时所述数据信号端输入的数据电压，所述第二数据电压为当前帧显示时所述数据信号端输入的数据电压。

2.根据权利要求1所述的像素电路，其特征在于，所述存储写入子电路包括电压保存模块、写入补偿模块和电压输入模块；

所述电压保存模块，分别连接所述初始电压端、所述驱动写入子电路和所述写入补偿模块，用于存储第一数据电压；

所述电压输入模块，分别连接所述第一扫描信号端、所述数据信号端和所述写入补偿模块，用于在所述第一扫描信号端的控制下，将所述数据信号端输入的参考电压输入所述写入补偿模块；

所述写入补偿模块，分别连接所述第二扫描信号端、电压保存模块、所述驱动写入子电路、所述发光器件和所述第一电源电压端，用于基于所述参考电压，并在所述第二扫描信号端的控制下，将所述第一数据电压写入所述驱动写入子电路，并对所述驱动写入子电路进行阈值电压补偿。

3.根据权利要求2所述的像素电路，其特征在于，所述电压保存模块包括第一电容，所述电压输入模块包括第一晶体管，所述写入补偿模块包括第二晶体管、第二电容和第三电容；

所述第一电容的一端与所述初始电压端连接，另一端与所述第二晶体管的第一极连接；

所述第一晶体管的控制端与所述第一扫描信号端连接，第一极与所述数据信号端连接，第二极与所述第二晶体管的第二极连接；

所述第二晶体管的控制端与所述第二扫描信号端连接；

所述第二电容和所述第三电容串联连接，所述第二电容的一端分别与所述第二晶体管的第二极和所述驱动写入子电路连接，另一端分别与所述驱动写入子电路和所述发光器件连接；

所述第三电容的一端分别与所述驱动写入子电路和所述发光器件连接，另一端分别与所述驱动写入子电路和所述第一电源电压端连接。

4.根据权利要求1所述的像素电路，其特征在于，所述驱动写入子电路包括数据电压写入模块、发光控制模块和驱动模块；

所述数据电压写入模块，分别连接所述第三扫描信号端、所述数据信号端和所述存储写入子电路，用于在所述第三扫描信号端的控制下，接收所述数据信号端输入的第二数据电压，将所述第二数据电压写入所述存储写入子电路；

所述发光控制模块，分别连接所述发光控制端、所述第一电源电压端和所述驱动模块，用于在所述发光控制端的控制下，将所述第一电源电压端与所述驱动模块连接；

所述驱动模块，分别连接所述存储写入子电路、所述发光控制模块和所述发光器件，用于向所述发光器件提供驱动电流。

5.根据权利要求4所述的像素电路，其特征在于，所述数据电压写入模块包括第三晶体管，所述发光控制模块包括第四晶体管，所述驱动模块包括第五晶体管；

所述第三晶体管的控制端与所述第三扫描信号端连接，第一极与所述数据信号端连接，第二极与所述存储写入子电路连接；

所述第四晶体管的控制端与所述发光控制端连接，第一极与所述第一电源电压端连接，第二极与所述驱动模块连接；

所述第五晶体管的控制端与所述存储写入子电路连接，第一极与所述第四晶体管的第二极连接，第二极与所述发光器件连接。

6.根据权利要求1-5任一项所述的像素电路，其特征在于，包括初始化模块，分别连接第四扫描信号端、初始电压端、所述存储写入子电路和所述驱动写入子电路，用于在所述第四扫描信号端的控制下，使所述存储写入子电路和所述驱动写入子电路初始化。

7.根据权利要求6所述的像素电路，其特征在于，所述初始化模块包括第六晶体管，所述第六晶体管的控制端与所述第四扫描信号端连接，第一极分别与所述存储写入子电路和所述驱动写入子电路连接，第二极与所述初始电压端连接。

8.一种显示基板，其特征在于，包括阵列设置的若干像素单元，每一所述像素单元均包括如权利要求1-7中任一项所述的像素电路。

9.一种显示装置，其特征在于，包括如权利要求8所述的显示基板。

10.一种像素电路的驱动方法，用于驱动如权利要求1-7中任一项所述的像素电路，其特征在于，包括：

在所述第一扫描信号端和所述第二扫描信号端的控制下，将所述第一数据电压写入所述驱动写入子电路；

在所述发光控制端的控制下，控制所述发光器件发光，并在所述第三扫描信号端的控制下，接收所述数据信号端输入的第二数据电压，将所述第二数据电压写入所述存储写入子电路。

Images