CN114067736A - 一种像素电路及其驱动方法、显示面板和显示装置 - Google Patents

Abstract

本发明实施例公开了一种像素电路及其驱动方法、显示面板和显示装置，像素电路包括预充电模块、调压模块、数据写入模块和驱动晶体管；预充电模块电连接于数据信号端和第一节点之间；预充电模块用于在预充电阶段，将数据信号端的数据信号写入至第一节点；调压模块电连接于第一节点和跳变信号端之间；调压模块用于在第一时刻根据跳变信号端的信号调节第一节点的电位；数据写入模块与第一节点电连接；数据写入模块用于在数据写入阶段将第一节点在数据写入阶段的起始时刻的电位写入至驱动晶体管的栅极。本发明实施例的技术方案至少可以改善高频显示时的显示效果。

Description

一种像素电路及其驱动方法、显示面板和显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板和显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，OLED)显示器具有能耗低、自发光、宽视角以及响应速度块等优点，是极具发展潜力的显示装置。

现有显示装置在进行高频显示时，存在因刷新频率高而导致充电时间短，引发显示效果不良的问题。

发明内容

本发明实施例提供一种像素电路及其驱动方法、显示面板和显示装置，至少可以改善高频显示时的显示效果。

第一方面，本发明实施例提供了一种像素电路，包括：预充电模块、调压模块、数据写入模块和驱动晶体管；

预充电模块电连接于数据信号端和第一节点之间；预充电模块用于在预充电阶段，将数据信号端的数据信号写入至第一节点；

调压模块电连接于第一节点和跳变信号端之间；调压模块用于在第一时刻根据跳变信号端的信号调节第一节点的电位；

数据写入模块与第一节点电连接；数据写入模块用于在数据写入阶段将第一节点在数据写入阶段的起始时刻的电位写入至驱动晶体管的栅极。

第二方面，本发明实施例还提供了一种像素电路的驱动方法，应用于第一方面提供的像素电路，像素电路的每个像素驱动周期包括预充电阶段和数据写入阶段；

在预充电阶段，预充电模块将数据信号端的数据信号写入至第一节点；

在第一时刻，调压模块根据跳变信号端的信号调节第一节点的电位；

在数据写入阶段，数据写入模块将第一节点在数据写入阶段的起始时刻的电位写入至驱动晶体管的栅极；

其中，跳变信号端的信号在第一时刻发生跳变，第一时刻位于预充电阶段的结束时刻至数据写入阶段的起始时刻之前的任意时刻。

第三方面，本发明实施例还提供了一种显示面板，包括第一方面提供的像素电路。

第四方面，本发明实施例还提供了一种显示装置，包括第三方面提供的显示面板。

本发明实施例通过增设预充电模块和调压模块，可以通过预充电模块进行预充电，即在预充电阶段将数据信号端的数据信号预先写入至第一节点，待到数据写入阶段，再通过数据写入模块将第一节点在数据写入阶段的起始时刻的电位写入至驱动晶体管的栅极，从而可以将充电过程分为两个阶段，为对驱动晶体管的栅极进行数据写入提供充足的时间，改善高频显示效果；同时，可以在第一时刻，使跳变信号端的信号发生跳变，以通过调压模块调节第一节点的电压，达到降低功耗或改善低灰阶显示效果的目的。

附图说明

图1是一种数据信号的波形图；

图2是本发明实施例提供的一种像素电路的结构示意图；

图3是本发明实施例提供的另一种像素电路的结构示意图；

图4是本发明实施例提供的又一种像素电路的结构示意图；

图5是本发明实施例提供的一种像素电路的具体电路结构示意图；

图6是本发明实施例提供的像素电路的一种驱动时序图；

图7是本发明实施例提供的像素电路中第一节点的电压与第一电容的关系曲线图；

图8是本发明实施例提供的像素电路的另一种驱动时序图；

图9是本发明实施例提供的像素电路的又一种驱动时序图；

图10是本发明实施例提供的一种像素电路的驱动方法的流程示意图；

图11是本发明实施例提供的另一种像素电路的驱动方法的流程示意图；

图12是本发明实施例提供的一种显示面板的结构示意图；

图13是本发明实施例提供的一种显示面板的局部结构示意图；

图14是本发明实施例提供的另一种显示面板的局部结构示意图；

图15是与图14对应的驱动时序图；

图16是本发明实施例提供的又一种显示面板的局部结构示意图；

图17是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。为便于理解，本申请中各信号端与该信号端传输的信号采用相同的附图标记。

在不脱离本申请的精神或范围的情况下，在本申请中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本申请意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本申请的修改和变化。需要说明的是，本申请实施例所提供的实施方式，在不矛盾的情况下可以相互组合。

显示面板通常包括沿行方向和列方向阵列排布的子像素，子像素包括发光元件(如OLED)以及用于驱动发光元件发光的像素电路。其中，像素电路与扫描线和数据线电连接，扫描线用于传输扫描信号，数据线用于传输驱动芯片提供的数据信号，在数据写入阶段，扫描线上的扫描信号选通像素电路，以使数据线上的数据信号被写入至相应的像素电路，从而可以通过控制各个像素电路写入的数据信号，控制驱动晶体管的栅极电压，进而可以控制流经发光元件的电流，实现发光亮度的控制。如图1所示，图1是一种数据信号的波形图，可以理解为一条数据线上传输的数据信号。其中，“1H”表示为一行子像素提供数据信号的时间(以下简称一行时间“1H”)，如图1所示，数据线上的数据信号逐行跳变，从而实现逐行充电，即逐行进行数据写入。

从图1可以看出，数据信号的电位跳变存在延时，由此，一行时间“1H”可划分为前置时间P1、充电时间P2以及后置时间P3，如图1所示，在前置时间P1和后置时间P3内，数据信号未达到稳定的电位，只有在充电时间P2内，数据信号达到指定电位。通常，设置扫描线上扫描信号在充电时间P2内选通像素电路，以将稳定的数据电位写入至像素电路，保证写入数据的正确性。由此可见，在一行时间“1H”内，前置时间P1和后置时间P3会压缩用于充电的充电时间P2，若充电时间不足，则会导致数据电位无法完全写入像素电路，影响发光元件的发光亮度，进而影响显示效果。

可以理解的，显示设备的刷新频率越高，一行时间“1H”越短，因此，对于高频显示模式而言，存在因充电时间不足而影响显示效果的问题。尤其对于低灰阶显示而言，其对充电时间的要求更高，若充电时间不足，则会大大影响低灰阶显示效果。此外，显示装置的功耗问题也是本领域亟待解决的技术问题。

为解决上述问题，本申请实施例提供了一种像素电路，该像素电路包括预充电模块、调压模块、数据写入模块和驱动晶体管；预充电模块电连接于数据信号端和第一节点之间；预充电模块用于在预充电阶段，将数据信号端的数据信号写入至第一节点；调压模块电连接于第一节点和跳变信号端之间；调压模块用于在第一时刻根据跳变信号端的信号调节第一节点的电位；数据写入模块与第一节点电连接；数据写入模块用于在数据写入阶段将第一节点在数据写入阶段的起始时刻的电位写入至驱动晶体管的栅极。

采用以上技术方案，可以通过预充电模块进行预充电，即在预充电阶段将数据信号端的数据信号预先写入至第一节点，待到数据写入阶段，再通过数据写入模块将第一节点在数据写入阶段的起始时刻的电位写入至驱动晶体管的栅极，从而可以将充电过程分为两个阶段，为对驱动晶体管的栅极进行数据写入提供充足的时间，改善显示效果；同时，可以在第一时刻，使跳变信号端的信号发生跳变，以通过调压模块调节第一节点的电压，达到降低功耗或改善低灰阶显示效果的目的。

以上是本申请的核心思想，基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护的范围。以下将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

图2是本发明实施例提供的一种像素电路的结构示意图，如图2所示，本发明实施例提供的像素电路包括预充电模块10、调压模块20、数据写入模块30和驱动晶体管M1；预充电模块10电连接于数据信号端DATA和第一节点N1之间；预充电模块10用于在预充电阶段，将数据信号端DATA的数据信号写入至第一节点N1；调压模块20电连接于第一节点N1和跳变信号端A之间；调压模块20用于在第一时刻根据跳变信号端A的信号调节第一节点N1的电位；数据写入模块30与第一节点N1电连接；数据写入模块30用于在数据写入阶段将第一节点N1在数据写入阶段的起始时刻的电位写入至驱动晶体管M1的栅极。

其中，在像素电路的一个像素驱动周期内，预充电阶段位于数据写入阶段之前，第一时刻位于预充电阶段的结束时刻至数据写入阶段的起始时刻之前的任意时刻，且跳变信号端A的信号在第一时刻发生跳变。

具体的，参见图2，在预充电阶段，预充电模块10导通，数据信号端DATA的数据信号被写入至第一节点N1。由于数据信号端DATA与第一节点N1之间仅需要经过预充电模块10，因此，即使充电时间被压缩，也可以保证数据信号完全写入至第一节点N1，将数据信号预先存储至像素电路，避免因充电时间不足而影响数据信号的写入，为后续对驱动晶体管M1的栅极进行数据写入提供充足的时间，改善高频显示时的显示效果。

为便于描述，后续称第一节点N1在第一时刻的电位为第一时刻电位。具体的，在第一时刻，由于跳变信号端A的信号发生跳变，使得调压模块20根据跳变信号端A的信号将第一节点N1的电位由数据信号的电位调节至第一时刻电位，使得第一时刻电位不等于数据信号的电位。如此，可以达到降低功耗或改善低灰阶显示效果的目的，后续做详细说明。

在数据写入阶段，数据写入模块30导通，第一节点N1在数据写入阶段的起始时刻的电位被写入至驱动晶体管M1的栅极。为便于描述，后续称数据写入阶段的起始时刻为第二时刻，第一节点N1在第二时刻的电位称之为第二时刻电位。可以理解的，本实施例中，第二时刻电位为写入至驱动晶体管M1栅极的数据电位，因此，第二时刻电位与发光元件的显示灰阶(亮度)对应。

其中，通常情况下，第二时刻电位与第一时刻电位不相等。原因在于，像素电路中，由于器件本身存在寄生电容，或者，由于走线存在交叠等原因形成寄生电容，均会使得第一节点N1与其他关联节点之间存在寄生电容，而数据写入阶段的起始时刻(第二时刻)，用于控制数据写入模块30通断状态的扫描信号会发生跳变，使得第一节点N1的电位因电容耦合作用再次发生变化，被调节至第二时刻电位，导致第二时刻电位不等于第一时刻电位。相比于第一时刻电位而言，虽然在第二时刻再次调节第一节点N1的电位，会改变第一节点N1的电位与数据信号的电位之间的相对大小，但仍能实现第二时刻电位不等于数据信号的电位，即，本申请的方案可使写入至驱动晶体管M1的栅极的数据电位不等于数据信号端DATA提供的数据信号的电位，从而能够达到降低功耗或改善低灰阶显示效果的目的。

当然，也不排除第一节点N1与其他关联节点之间不存在寄生电容的情况，具体需要结合实际电路结构确定。当第一节点N1与其他节点之间不存在寄生电容时，第二时刻电位等于第一时刻电位，同样不等于数据信号的电位，因而同样可使写入至驱动晶体管M1的栅极的数据电位不等于数据信号端DATA提供的数据信号的电位，达到降低功耗或改善低灰阶显示效果的目的。后续仅以第二时刻电位不等于第一时刻电位的一般情况为例进行说明。

具体的，当第二时刻电位大于数据信号端DATA提供的数据信号的电位时，可以实现降低功耗的效果。原因在于，本发明实施例中，至少由于调压模块20对第一节点N1的电位进行调节，可使写入至驱动晶体管M1的栅极的数据电位(即第二时刻电位)大于数据信号端DATA提供的数据信号的电位，因此，可以根据二者的电位差适应性地降低数据信号端DATA提供的数据信号的电压大小，即可以降低驱动芯片提供的数据电压，达到降低功耗的目的。例如，若需要为驱动晶体管M1提供6V的数据电压，采用现有的像素电路时，驱动芯片需要输出6V的数据电压，而采用本申请提供的像素电路，通过调压模块20等可以拉高第一节点N1的电位，因此，驱动芯片只需要提供小于6V的数据电压(例如5V)，即可使写入至驱动晶体管M1的栅极的数据电压达到6V，从而达到降低功耗的目的。

当第二时刻电位小于数据信号端DATA提供的数据信号的电位时，可以改善低灰阶显示效果。原因在于，驱动芯片设定数据电压的方式为，根据发光元件的实际亮度，在数据电压范围内为0～255灰阶选取电压。本发明实施例中，至少由于调压模块20对第一节点N1的电位进行调节，可使写入至驱动晶体管M1的栅极的数据电位(即第二时刻电位)小于数据信号端DATA提供的数据信号的电位，因此，可以根据二者的电位差适应性地提高数据信号端DATA提供的数据信号的电压大小，即可以提高驱动芯片提供的数据电压，增大数据电压范围，使低灰阶电压的选取范围更大，从而可以更精细地控制低灰阶电流，改善低灰阶显示效果。举例而言，采用现有像素电路，数据电压的设定范围为3V～6.5V，而采用本申请的技术方案，通过调压模块20等调节第二时刻电位小于数据信号的电位时，可将驱动芯片提供的数据电压的设定范围扩大至3V～nV(其中下限3V通常为驱动芯片限制，n＞6.5，例如n＝7)，使得低灰阶电压的选取范围更大，能够更精细地控制低灰阶电流，改善低灰阶显示效果。

具体的，可以通过控制两次对第一节点N1的电位进行调节的调节方向(拉高/降低)和调节程度，调节第二时刻电位与数据信号的电位的相对大小，进而可以满足不同的需求，达到降低功耗或改善低灰阶显示效果的目的，本领域技术人员可根据需求自行设计，在此不作过多说明，后续结合具体电路做示例性说明。

综上，本发明实施例提供的像素电路，通过增设预充电模块和调压模块，可以通过预充电模块进行预充电，即在预充电阶段将数据信号端的数据信号预先写入至第一节点，待到数据写入阶段，再通过数据写入模块将第一节点在数据写入阶段的起始时刻的电位写入至驱动晶体管的栅极，从而可以将充电过程分为两个阶段，为对驱动晶体管的栅极进行数据写入提供充足的时间，改善高频显示效果；同时，可以在第一时刻，使跳变信号端的信号发生跳变，以通过调压模块调节第一节点的电压，达到降低功耗或改善低灰阶显示效果的目的。

图3是本发明实施例提供的另一种像素电路的结构示意图，参见图3，可选预充电模块10的控制端与第一扫描信号端S1电连接，第一扫描信号端S1的第一扫描信号用于在预充电阶段控制预充电模块10导通，以将数据信号端DATA的数据信号写入至第一节点N1。

如图3所示，可选预充电模块10包括预充电晶体管M2，预充电晶体管M2的栅极与第一扫描信号端S1电连接，预充电晶体管M2的第一极与数据信号端DATA电连接，预充电晶体管M2的第二极与第一节点N1电连接。

具体的，预充电晶体管M2在第一扫描信号端S1的第一扫描信号的控制下导通或关闭。在预充电阶段，预充电晶体管M2导通，数据信号端DATA的数据信号通过预充电晶体管M2写入至第一节点N1。由于在一行时间“1H”内，数据信号只需要通过预充电晶体管M2，充电路径短，因此，即使高频显示时的一行时间“1H”缩短，充电时间被压缩，也可以保证数据信号完全写入至第一节点N1，将数据信号预先存储至像素电路，避免因充电时间不足而影响数据信号的写入，为后续对驱动晶体管M1的栅极进行数据写入提供充足的时间，改善高频显示时的显示效果。

进一步的，结合图2和图3，可选跳变信号端A复用第一扫描信号端S1，即设置调压模块20电连接于第一扫描信号端S1和第一节点N1之间。具体的，当第一扫描信号端S1复用为跳变信号端A时，第一时刻即预充电阶段的结束时刻，在预充电阶段的结束时刻，第一扫描信号发生跳变，调压模块20可以根据第一扫描信号的跳变，调节第一节点N1的电位。本实施例通过将第一扫描信号端S1复用为跳变信号端A，可以减小信号端的数量，避免现有驱动芯片不适用，同时可以减少信号走线的数量，降低显示面板设计难度。

继续参见图3，可选数据写入模块30的控制端与第二扫描信号端S2电连接，第二扫描信号端S2的第二扫描信号用于在数据写入阶段控制数据写入模块30导通，以将第一节点N1在数据写入阶段的起始时刻的电位写入至驱动晶体管M1的栅极。

如图3所示，可选数据写入模块30包括数据写入晶体管M3，数据写入晶体管M3的栅极与第二扫描信号端S2电连接，数据写入晶体管M3的第一极与第一节点N1电连接，数据写入晶体管M3的第二极与驱动晶体管M1的栅极电连接。具体的，数据写入晶体管M3在第二扫描信号端S2的第二扫描信号的控制下导通或关闭，在数据写入阶段，数据写入晶体管M3导通，第一节点N1在数据写入阶段的起始时刻的电位通过数据写入晶体管M3写入至驱动晶体管M1的栅极。

如前所述，当跳变信号端A的信号在第一时刻发生跳变时，该电位的跳变会通过调压模块20作用到第一节点N1，使第一节点N1的电位发生变化。具体的，当跳变信号端A的信号在第一时刻由低电位跳变到相对更高的高电位时，第一节点N1的电位被适应性地拉高，当跳变信号端A的信号在第一时刻由高电位跳变到相对更低的低电位时，第一节点N1的电位被适应性地降低，即第一节点N1的电位变化方向与跳变信号端A在第一时刻的跳变方向相同。进一步的，在一具体实施例中，如图3所示，可选调压模块20包括第一电容C1，第一电容C1的第一极与第一节点N1电连接，第一电容C1的第二极与跳变信号端A电连接，如此，通过控制第一电容C1的大小，可以调整第一节点N1的电位的变化幅度。具体的，第一电容C1的电容值越大，第一节点N1的电位变化幅度越大。

同理，在数据写入阶段的起始时刻，第二扫描信号端S2的第二扫描信号会发生跳变，即从非使能电平跳变至使能电平，由于第一节点N1与其他节点之间存在寄生电容，例如第一节点N1与第二扫描信号端S2之间存在数据写入晶体管M3的寄生电容，因此，在数据写入阶段的起始时刻，第二扫描信号发生跳变时，该电位跳变会通过电容耦合作用影响第一节点N1的电位，使第一节点N1的电位再次发生变化，且变化方向与第二扫描信号的跳变方向相同，变化幅度则由寄生电容的大小决定。当然，第一节点N1与其他节点的寄生电容不限于此，还可能存在由于走线交叠而产生的寄生电容，在此仅以第一节点N1与第二扫描信号端S2之间的寄生电容为例进行示意性说明。

基于以上分析，通过控制跳变信号端A的信号在第一时刻的跳变方向以及第二扫描信号端S2的第二扫描信号在数据写入阶段的起始时刻的跳变方向，可以控制两次对第一节点N1的电位进行调节的关系，调节第二时刻电位与数据信号的相对大小。

具体的，作为一种可选的实施方式，可选跳变信号端A的信号在第一时刻的跳变方向与第二扫描信号在数据写入阶段的起始时刻的跳变方向相同。此时，两次对第一节点N1的电位调节为协同关系，同为拉高第一节点N1的电位，或者，同为降低第一节点N1的电位。如此设置，使得第一电容C1和寄生电容的电容之和共同决定第一节点N1在第二时刻的电位相对于数据信号的电位的变化幅度，从而可以更大程度地调整驱动芯片需要提供的数据电压，进一步提升降低功耗和改善低灰阶显示的效果。

作为另一种可行的实施方式，可选跳变信号端A的信号在第一时刻的跳变方向与第二扫描信号在数据写入阶段的起始时刻的跳变方向相反。此时，两次对第一节点N1的电位调节为竞争关系，其中一者可使第一节点N1的电位升高，另一者则使第一节点N1的电位降低。如此设置，可以根据第一电容C1和寄生电容的相对大小，确定跳变信号端A的信号和第二扫描信号中哪一者的信号跳变，对第一节点N1的电位变化幅度影响更大，影响大的一方的信号跳变方向决定第一节点N1在数据写入阶段的起始时刻的电位相对于数据信号的电位的大小关系。基于此原理，可以通过调整第一电容C1的大小，使第一电容C1大于或小于寄生电容，以满足不同的需求，实现不同的效果(即降低功耗或者改善低灰阶显示效果)。

示例性的，以跳变信号端A的信号在第一时刻的跳变可使第一节点N1的电位升高，第二扫描信号在数据写入阶段的起始时刻的跳变可使第一节点N1的电位降低为例，在一实施例中，可选第一电容C1大于寄生电容的电容值，此时，跳变信号端A的信号在第一时刻的跳变对第一节点N1的电位变化影响更大，因而可使第一节点N1在数据写入阶段的起始时刻的电位大于数据信号端DATA的数据信号的电位，从而可以达到降低功耗的效果，具体原理在此不再赘述。在另一实施例中，可选第一电容C1小于寄生电容的电容值，此时，第二扫描信号在数据写入阶段的起始时刻的跳变对第一节点N1的电位变化影响更大，因而可使第一节点N1在数据写入阶段的起始时刻的电位小于数据信号端DATA的数据信号的电位，从而可以达到改善低灰阶显示的效果，具体原理在此亦不再赘述。在上述两个实施例中，寄生电容为第一节点N1与其关联节点之间的寄生电容，如上所述，关联节点至少包括第二扫描信号端S2。

在上述实施例的基础上，图4是本发明实施例提供的又一种像素电路的结构示意图，如图4所示，像素电路还包括阈值补偿模块40，阈值补偿模块40电连接于驱动晶体管M1的第二极与驱动晶体管M1的栅极之间。

通过设置阈值补偿模块40可以在数据写入阶段，将驱动晶体管M1的阈值电压补偿至驱动晶体管M1的栅极，以使驱动晶体管M1生成的驱动电流与阈值电压无关，即阈值电压被补偿。

图5是本发明实施例提供的一种像素电路的具体电路结构示意图，参见图5，可选阈值补偿模块40包括阈值补偿晶体管M4；数据写入晶体管M3的栅极以及阈值补偿晶体管M4的栅极均与第二扫描信号端S2电连接；数据写入晶体管M3的第一极与第一节点N1电连接，数据写入晶体管M3的第二极与驱动晶体管M1的第一极电连接；阈值补偿晶体管M4的第一极与驱动晶体管M1的第二极电连接，阈值补偿晶体管M4的第二极与驱动晶体管M1的栅极电连接。

具体的，数据写入晶体管M3和阈值补偿晶体管M4可以均在第二扫描信号端S2的第二扫描信号的控制下导通或关闭。在数据写入阶段，数据写入晶体管M3和阈值补偿晶体管M4导通，将第一节点N1在数据写入阶段的起始时刻的电位和驱动晶体管M1的阈值电压写入驱动晶体管M1的栅极。

参见图4，像素电路还包括存储模块50和初始化模块60；存储模块50电连接于驱动晶体管M1的栅极与第一电源信号端PVDD之间；初始化模块60电连接于初始化信号端VREF1与驱动晶体管M1的栅极之间；初始化晶体管M5用于在初始化阶段，将初始化信号端VREF1的初始化信号写入至驱动晶体管M1的栅极。

具体的，在一个像素驱动周期内，初始化阶段位于数据写入阶段之前。在初始化阶段将初始化信号写入驱动晶体管M1的栅极，可以对驱动晶体管M1的栅极电压初始化，保证数据写入阶段能够将第一节点N1在数据写入阶段的起始时刻的电位写入驱动晶体管M1的栅极。存储模块50则用于存储驱动晶体管M1的栅极电位，例如用于存储数据写入阶段写入至驱动晶体管M1的栅极的电压。

参见图5，可选初始化模块60包括初始化晶体管M5，初始化晶体管M5的栅极与第三扫描信号端S3电连接，初始化晶体管M5的第一极与初始化信号端VREF1电连接，初始化晶体管M5的第二极与驱动晶体管M1的栅极电连接。

具体的，初始化晶体管M5在第三扫描信号端S3的第三扫描信号的控制下导通或关闭。在初始化阶段，初始化晶体管M5导通，初始化信号写入驱动晶体管M1的栅极。

继续参见图5，可选存储模块50包括第二电容C2，第二电容C2的第一极与驱动晶体管M1的栅极电连接，第二电容C2的第二极与第一电源信号端PVDD电连接。其中，第一电源信号端PVDD为固定的电位，如此，通过第二电容C2可以对驱动晶体管M1的栅极电位进行存储。

进一步的，如图5所示，可选初始化晶体管M5和阈值补偿晶体管M4均为双栅晶体管。双栅晶体管的漏电流较小，设置初始化晶体管M5和阈值补偿晶体管M4均为双栅晶体管，可以降低漏电对驱动晶体管M1的栅极电位的影响，保证驱动电流的稳定性，保障显示效果。

参见图3，像素电路还包括发光控制模块70和发光元件80；发光控制模块70电连接于第一电源信号端PVDD与发光元件80之间；发光控制模块70用于在发光阶段，控制驱动晶体管M1生成的驱动电流流入发光元件80，以驱动发光元件80发光。

具体的，在一个像素驱动周期内，发光阶段位于数据写入阶段之后。在发光阶段，发光控制模块70导通，驱动晶体管M1在其栅极电位和第一电源信号端PVDD的电位控制下，生成驱动电流，该驱动电流流入发光元件80，驱动发光元件80发光。

参见图4，在本实施例中，为实现各个阶段的电信号传输，可选发光控制模块70包括第一发光控制单元71和第二发光控制单元72，第一发光控制单元71电连接于第一电源信号端PVDD和驱动晶体管M1的第一极之间，第二发光控制单元72电连接于驱动晶体管M1的第二极与发光元件80之间。适应性的，参见图5，可选发光控制模块包括第一发光控制晶体管M6和第二发光控制晶体管M7；第一发光控制晶体管M6的栅极和第二发光控制晶体管M7的栅极均与发光控制信号端EMIT电连接；第一发光控制晶体管M6的第一极与第一电源信号端PVDD电连接，第一发光控制晶体管M6的第二极与驱动晶体管M1的第一极电连接；第二发光控制晶体管M7的第一极与驱动晶体管M1的第二极电连接，第二发光控制晶体管M7的第二极与发光元件80的阳极电连接，发光元件80的阴极与第二电源信号端PVEE电连接；第一电源信号端PVDD的电压大于第二电源信号端PVEE的电压。

具体的，第一发光控制晶体管M6和第二发光控制晶体管M7均在发光控制信号端EMIT的发光控制信号的控制下导通或关闭。在发光阶段，第一发光控制晶体管M6和第二发光控制晶体管M7导通，驱动晶体管M1生成的驱动电流流入发光元件80，驱动发光元件80发光。

参见图4，像素电路还包括复位模块90；复位模块90电连接于复位信号端VREF2与发光元件80的阳极之间；复位模块90用于在发光阶段之前，将复位信号端VREF2的复位信号写入至发光元件80的阳极。

具体的，可选复位模块90在预充电阶段、初始化阶段或者数据写入阶段中的任一阶段导通，以将复位信号端VREF2的复位信号写入至发光元件80的阳极，以对发光元件80进行复位。其中，复位信号端VREF2和初始化信号端VREF1可以接收相同的初始化信号，也可以分别接收不同的初始化信号，本发明实施例对比不作限定。

参见图5，可选复位模块90包括复位晶体管M8，复位晶体管M8的栅极与第二扫描信号端S2电连接，复位晶体管M8的第一极与复位信号端VREF2电连接，复位晶体管M8的第二极与发光元件80的阳极电连接。如此设置，复位晶体管M8可以在第二扫描信号的控制下导通或关闭，具体的，在数据写入阶段，复位晶体管M8导通，复位信号端VREF2的复位信号写入至发光元件80的阳极，实现对发光元件80的复位。

需要说明的是，在其他实施例中，复位晶体管M8的栅极还可以与第一扫描信号端S1电连接，以在预充电阶段对发光元件80进行复位，此外，复位晶体管M8的栅极还可以与第三扫描信号端S3电连接，以在初始化阶段对发光元件80进行复位，本发明实施例对此不作限定，只要保证在发光阶段之前对发光元件80进行复位即可。

继续参见图5，可选上述各个晶体管均为P型晶体管，相应的，图6是本发明实施例提供的一种像素电路的驱动时序图，结合图5和图6，对本发明实施例的像素电路在一个像素驱动周期内的工作过程和工作原理总结如下：

在预充电阶段(t1-t2)，预充电晶体管M2在第一扫描信号(S1)的有效脉冲的控制下导通，数据信号端DATA的数据信号写入至第一节点N1。由于第一电容C1电连接于第一节点N1和第一扫描信号端S1之间，因此，在预充电阶段的结束时刻(第一时刻)t2，由于第一扫描信号的电位升高，该电位跳变通过第一电容C1影响第一节点N1的电位，使得第一节点N1的电位升高，为便于描述，记第一节点N1在第一时刻(t2)的电位为第一时刻电位。

在初始化阶段(t3-t4)，初始化晶体管M5在第三扫描信号(S3)的有效脉冲的控制下导通，初始化信号端VREF1的初始化信号写入驱动晶体管M1的栅极，对驱动晶体管M1的栅极电压进行初始化。

在数据写入阶段(t5-t6)的起始时刻(第二时刻)t5，由于第二扫描信号(S2)发生电位跳变，由高电位跳变为低电位，该电位跳变至少通过数据写入晶体管M3中的寄生电容影响第一节点N1的电位，使得第一节点N1的电位在第一时刻电位的基础上降低，为便于描述，记第一节点N1在第二时刻(t5)的电位为第二时刻电位。在数据写入阶段(t5-t6)，数据写入晶体管M3以及阈值补偿晶体管M4在第二扫描信号(S2)的有效脉冲的控制下导通，第二时刻电位以及驱动晶体管M1的阈值电压写入驱动晶体管M1的栅极。同时，在数据写入阶段(t5-t6)，复位晶体管M8导通，复位信号端VREF2的复位信号写入发光元件80的阳极，对发光元件80进行复位。

在此需要说明的是，由于第一扫描信号(S1)在第一时刻(t2)的跳变方向与第二扫描信号(S2)在第二时刻(t3)的跳变方向相反，因此，若第一电容C1的电容值大于寄生电容的电容值，则可使写入至驱动晶体管M1栅极的第二时刻电位大于数据信号端DATA的数据信号的电位，从而可以实现降低功耗的效果；若第一电容C1的电容值小于寄生电容的电容值，则可使写入至驱动晶体管M1栅极的第二时刻电位小于数据信号端DATA的数据信号的电位，从而可以改善低灰阶显示效果，本领域技术人员可以根据实际需求设定第一电容C1的电容值。

具体的，由于寄生电容为第一节点N1与其关联节点(如第二扫描信号端S2、第二节点N2等)之间的寄生电容，其电容值受器件自身的寄生电容和电路版图设计影响，可能无法直接确定，在此提供一种可行的确定方式。示例性的，图7是本发明实施例提供的像素电路中第一节点的电压与第一电容的关系曲线图，具体是以驱动晶体管M1的宽长比W/L＝3/19，第二电容C2＝58.3fF，数据信号端DATA提供的数据信号的电压为6.1V为例，通过调整第一电容C1的电容值由30fF增大至100fF，仿真得到的第一节点N1的电压变化曲线。从图7可以看出，当第一节点N1的电压等于数据信号端DATA提供的数据信号的电压6.1V时，第一电容C1的电容值为70fF，由此可以推出，第一节点N1与其相关节点之间的寄生电容的电容值为70fF。并且，根据图7可以验证，通过设置第一电容C1的电容值小于寄生电容的电容值(70fF)，可使第二扫描信号在第二时刻的跳变对第一节点N1的电位影响更大，本实施例中，由于第二扫描信号在第二时刻电位降低，因此可使第一节点N1在第二时刻的电位小于数据信号的电位，进而可以达到改善低灰阶显示效果的目的；通过设置第一电容C1的电容值大于寄生电容的电容值(70fF)，可使第一扫描信号在第一时刻的跳变对第一节点N1的电位影响更大，本实施例中，由于第一扫描信号在第一时刻的电位升高，因此可使第一节点N1在第二时刻的电位大于数据信号的电位，进而可以达到降低功耗的目的。总而言之，当跳变信号端的信号在第一时刻的跳变方向与第二扫描信号在第二时刻的跳变方向相反时，通过设置第一电容C1的电容值，可以满足不同的需求，实现不同的效果。

在发光阶段(t7-t8)，第一发光控制晶体管M6和第二发光控制晶体管M7在发光控制信号(EMIT)的有效脉冲的控制下导通，驱动晶体管M1生成的驱动电流流入发光元件80，驱动发光元件80发光。

需要说明的是，上述实施例仅为示意，并非限定。例如，在其他实施例中，当第一扫描信号端S1复用为跳变信号端A时，可选预充电晶体管M2和数据写入晶体管M3为不同类型的晶体管(其中一者为N型晶体管，另一者为P型晶体管)，如此，可使第一扫描信号在预充电阶段的结束时刻的跳变方向与第二扫描信号在数据写入阶段的起始时刻的跳变方向相同，以使两次对第一节点N1的电位调节均为拉高第一节点N1的电位，或者均为降低第一节点N1的电位，如此可以增大第一节点N1的电位变化幅度，进而可以更大程度地调整驱动芯片需要提供的数据电压，进一步提升降低功耗和改善低灰阶显示的效果。

此外，由于初始化阶段与预充电阶段互不影响，因此，在其他实施例中，作为一种可行的方式，可选初始化阶段位于预充电阶段之前，如图8所示的本发明实施例提供的像素电路的另一种驱动时序图，设置第三扫描信号端S3的第三扫描信号的有效脉冲位于第一扫描信号端S1的第一扫描信号的有效脉冲之前。作为另一种可行的方式，可选初始化阶段与预充电阶段重叠，如图9所示的本发明实施例提供的像素电路的又一种驱动时序图，可使第三扫描信号端S3的第三扫描信号的有效脉冲与第一扫描信号端S1的第一扫描信号的有效脉冲重叠，换而言之，可使第一扫描信号端S1和第三扫描信号端S3为同一信号端。

综上，上述实施例结合对本申请提供的像素电路在一个像素驱动周期内的工作过程和工作原理做了详细说明，采用本发明实施例提供的像素电路，不仅可以解决高频显示时因充电时间不足而引起的显示效果问题，还可以达到降低功耗或者改善低灰阶显示效果的目的。

基于同一发明构思，本发明实施例还提供了一种像素电路的驱动方法，该驱动方法可应用于上述任一实施例提供的像素电路，驱动方法中的各个步骤可参照上述对像素电路工作过程的描述进行理解，在此不再过多解释其工作原理。示例性的，图10是本发明实施例提供的一种像素电路的驱动方法的流程示意图，结合图2和图10，像素电路的每个像素驱动周期包括预充电阶段和数据写入阶段，驱动方法至少包括如下步骤：

S101、在预充电阶段，预充电模块将数据信号端的数据信号写入至第一节点。

S102、在第一时刻，调压模块根据跳变信号端的信号调节第一节点的电位。

其中，第一时刻位于预充电阶段的结束时刻至数据写入阶段的起始时刻之前的任意时刻，跳变信号端的信号在第一时刻发生跳变，以通过调压模块调节第一节点的电位。

S103、在数据写入阶段，数据写入模块将第一节点在数据写入阶段的起始时刻的电位写入至驱动晶体管的栅极。

后续在发光阶段，驱动晶体管M1可以根据驱动晶体管M1的栅极电位和第一电源信号端PVDD的电位生成驱动电流，驱动发光元件80发光。

本发明实施例提供的像素电路的驱动方法，通过在预充电阶段将数据信号端的数据信号写入至第一节点，再在数据写入阶段，将第一节点在数据写入阶段的起始时刻的电位写入至驱动晶体管的栅极，可将充电过程分为两个阶段，为对驱动晶体管的栅极进行数据写入提供充足的时间，改善高频显示效果；同时，通过在第一时刻使跳变信号端的信号发生跳变，以通过调压模块调节第一节点的电压，可以达到降低功耗或改善低灰阶显示效果的目的。

在上述实施例的基础上，参见图5和图6，可选像素电路还包括初始化模块60、阈值补偿模块40、发光控制模块(71和72)和发光元件80；像素驱动周期还包括初始化阶段(t3-t4)和发光阶段(t7-t8)，初始化阶段位于数据写入阶段(t5-t6)之前，发光阶段位于数据写入阶段之后。相应的，图11是本发明实施例提供的另一种像素电路的驱动方法的流程示意图，结合图5、图6和图11，像素电路的驱动方法具体可以包括如下步骤：

S201、在预充电阶段，预充电模块将数据信号端的数据信号写入至第一节点。

S202、在第一时刻，调压模块根据跳变信号端的信号调节第一节点的电位。

本实施例中，第一扫描信号端复用为跳变信号端，因此，第一时刻为预充电阶段(t1-t2)的结束时刻t2。

S203、在初始化阶段，初始化模块将初始化信号端的初始化信号写入至驱动晶体管的栅极。

S204、在数据写入阶段，数据写入模块将第一节点在数据写入阶段的起始时刻的电位写入至驱动晶体管的栅极，阈值补偿模块将驱动晶体管的阈值电压补偿至驱动晶体管的栅极。

S205、在发光阶段，发光控制模块控制驱动晶体管生成的驱动电流流入发光元件，以驱动发光元件发光。

此外，可选在预充电阶段、初始化阶段或者数据写入阶段中的任一阶段，控制复位模块90导通，以将复位信号端VREF2的复位信号写入至发光元件80的阳极，对发光元件80进行复位。

基于同一发明构思，本发明实施例还提供了一种显示面板，包括上述任一实施例提供的像素电路，因而具备与上述像素电路相同的有益效果，可以在高频显示模式下具有良好的显示效果，还可以具有功耗低或者低灰阶显示效果好的优点，具体可参照上述像素电路实施例的描述，在此不再赘述。示例性的，图12是本发明实施例提供的一种显示面板的结构示意图，如图12所示，显示面板100包括显示区AA，像素电路P位于显示区AA内。

图13是本发明实施例提供的一种显示面板的局部结构示意图，参见图13，显示面板包括多个第一多路选择电路141、沿行方向排列的多个第一像素电路组131以及多条数据线120；第一像素电路组131包括至少两列像素电路P，位于同一列的像素电路P连接同一条数据线120；第一多路选择电路141与第一像素电路组131一一对应设置，用于将第一多路选择电路141的数据信号输入端(DATA)接收的数据信号分时输出至第一像素电路组131对应的数据线120。为便于理解，“数据信号输入端”同样采用“DATA”进行标识。

如图13所示，显示面板包括多条扫描线110和多条数据线120，扫描线110和数据线120分别沿行方向和列方向交叉排布。其中，扫描线110用于为像素电路P传输扫描信号，扫描信号由栅极驱动电路提供，图13未示出。扫描信号具体可以包括上述实施例中的第一扫描信号、第二扫描信号、第三扫描信号或发光控制信号，可以理解的，一条扫描线可以传输其中一种扫描信号，因此，一行像素电路可能对应多条扫描线110，图13仅以一行像素电路对应一条扫描线110为例进行示意。其中，数据线120则用于为像素电路提供数据信号，在扫描信号选通某一行像素电路后，数据线120上的数据信号可写入相应的像素电路P。

本实施例中，多列像素电路P划分为多第一像素电路组131，每个第一像素电路组131对应设置一个第一多路选择电路141，通过第一多路选择电路141将数据信号分时输出至第一像素电路组131中对应的各条数据线120，从而可以减少驱动芯片的端口数量。但是，同一行像素电路中位于不同列的像素电路所需的数据信号通常是不同的，因此，驱动芯片需要在一行时间“1H”内分时输出各列数据线120需要传输的数据信号，并通过第一多路选择电路141选通对应的数据线120进行数据信号的传输。显然，在满足一行时间“1H”时长不变的情况下，充电时间会被极大压缩，导致充电时间不足，影响显示效果。在此场景下，通过设置显示面板包括上述本发明实施例提供的像素电路，可以解决充电时间不足的问题，改善显示效果。

示例性的，图14是本发明实施例提供的另一种显示面板的局部结构示意图，图14以第一像素电路组131包括两列像素电路为例进行示意，此时，第一多路选择电路141包括两个晶体管，每个晶体管的栅极分别与一条选择控制线(CK1和CK2)电连接，两个晶体管的第一极电连接于数据信号输入端DATA，两个晶体管的第二极分别与第一像素电路组131中的两条数据线120一一对应电连接。图15是与图14对应的驱动时序图，如图15所示，在一行时间“1H”内，数据信号发生跳变，从而可以依次提供两条数据线所需传输的数据电压，通过选择控制线(CK1和CK2)上的控制信号依次控制对应的晶体管导通，可使两个数据电压依次写入相应的数据线120上，当扫描信号SCAN(可以理解为现有技术中启动数据写入阶段的扫描信号)选通对应的像素电路后，各数据线120上的数据信号可写入至对应的像素电路。从图15可以看出，由于一个数据信号输入端DATA需要控制两列像素电路进行数据写入，因此数据写入时间(扫描信号SCAN的有效脉冲阶段)被极大压缩，导致充电时间不足。而采用本申请提供的像素电路，只需在一行时间“1H”内完成对各列像素电路的预充电，将数据信号预先存储至第一节点N1，因而可以保证数据信号被完全写入像素电路，避免因充电时间不足而影响数据信号的写入，为后续对驱动晶体管M1的栅极进行数据写入提供充足的时间，改善显示效果。

图16是本发明实施例提供的又一种显示面板的局部结构示意图，参见图16，显示面板包括多个第二多路选择电路142，沿行方向排列的多个第二像素电路组132以及多条数据线120；第二像素电路组132包括至少一列像素电路P；数据线120包括第一数据线121和第二数据线122，沿行方向，第一数据线121位于每列像素电路的第一侧，第二数据线122位于每列像素电路的第二侧，第一侧和第二侧为像素电路P的相对两侧；同一列相邻的两个像素电路P分别连接第一数据线121和第二数据线122；第二多路选择电路142与第二像素电路组132一一对应设置，用于将第二多路选择电路142的数据信号输入端DATA接收的数据信号分时输出至第二像素电路组132对应的数据线。

本实施例中，由于每列像素电路的两侧分别设置一条数据线120，即第一数据线121和第二数据线122，且同一列相邻两个像素电路分别连接第一数据线121和第二数据线122，因此，相邻两行像素电路的数据写入过程互不影响，从而可以在对第x行像素电路进行数据写入的阶段，继续对第x-1行像素电路进行数据写入，增加数据信号的写入时长，改善高频显示时充电时间不足的问题，提高显示效果。第二多路选择电路142的具体结构在此不作过多说明，本领域技术人员可根据多路选择电路的工作原理自行设计。

进一步的，由于本实施例中，在对第x行像素电路进行数据写入的阶段，第x-1行像素电路仍可以进行数据写入，因此，相邻两行像素电路的数据写入阶段的扫描信号存在交叠。扫描线上的扫描信号是由栅极驱动电路提供的，现有技术中，栅极驱动电路中多级移位寄存器级联设置，以实现逐行扫描(各行像素电路对应的扫描线的有效扫描信号不交叠)，而本实施例中，由于相邻两行像素电路对应的扫描信号存在交叠，因此，传统的栅极驱动电路不再适用。参见图16，为解决此问题，可设置显示面板包括第一栅极驱动电路和第二栅极驱动电路，其中，第一栅极驱动电路包括多级级联设置的第一移位寄存器(VSG1、VSG3……)，第二栅极驱动电路包括多级级联设置的第二移位寄存器(VSG2、VSG4……)，各第一移位寄存器(VSG1、VSG3……)分别与位于奇数行的像素电路P所连接的扫描线110电连接，各第二移位寄存器(VSG2、VSG4……)分别与位于偶数行的像素电路P所连接的扫描线110电连接。如此设置，可使相邻两行像素电路的数据写入过程互不影响，增加数据信号的写入时长，改善高频显示时充电时间不足的问题，提高显示效果。

本实施例中，由于需要两组栅极驱动电路(即第一栅极驱动电路和第二栅极驱动电路)以及两组数据线(即第一数据线121和第二数据线122)，因此，显示装置的功耗大大增加，在此场景下，通过设置显示面板包括本发明实施例提供的具有降低功耗效果的像素电路，可以避免显示装置的功耗过大。

示例性的，在此场景下，可选跳变信号端A的信号在第一时刻的跳变方向与第二扫描信号端S2的第二扫描信号在数据写入阶段的起始时刻的跳变方向相反，并设置跳变信号端A的信号在第一时刻电位升高，且第一电容C1大于寄生电容的电容值，以使第一节点N1在数据写入阶段的起始时刻的电位(即写入驱动晶体管M1的栅极的数据电位)大于数据信号端DATA提供的数据信号的电位，达到降低功耗的目的。当然，此设置方式仅为示意并非限定，其他可行的设置方式具体可参考像素电路相关实施例的描述，在此不再一一列举。

基于同样的发明构思，本发明实施例还提供了一种显示装置，图17是本发明实施例提供的一种显示装置的结构示意图，该显示装置200包括上述任一实施例提供的显示面板100，因而具备与上述显示面板相同的有益效果，相同之处可参照上述显示面板实施例的描述，在此不再赘述。本发明实施例提供的显示装置200可以为图17所示的手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (23)

1.一种像素电路，其特征在于，包括：预充电模块、调压模块、数据写入模块和驱动晶体管；

所述预充电模块电连接于数据信号端和第一节点之间；所述预充电模块用于在预充电阶段，将所述数据信号端的数据信号写入至所述第一节点；

所述调压模块电连接于所述第一节点和跳变信号端之间；所述调压模块用于在第一时刻根据所述跳变信号端的信号调节所述第一节点的电位；

所述数据写入模块与所述第一节点电连接；所述数据写入模块用于在数据写入阶段将所述第一节点在所述数据写入阶段的起始时刻的电位写入至所述驱动晶体管的栅极。

2.根据权利要求1所述的像素电路，其特征在于，所述预充电模块的控制端与第一扫描信号端电连接，所述第一扫描信号端的第一扫描信号用于在所述预充电阶段控制所述预充电模块导通。

3.根据权利要求2所述的像素电路，其特征在于，所述跳变信号端复用所述第一扫描信号端。

4.根据权利要求2所述的像素电路，其特征在于，所述预充电模块包括预充电晶体管，所述预充电晶体管的栅极与所述第一扫描信号端电连接，所述预充电晶体管的第一极与所述数据信号端电连接，所述预充电晶体管的第二极与所述第一节点电连接。

5.根据权利要求1所述的像素电路，其特征在于，所述调压模块包括第一电容，所述第一电容的第一极与所述第一节点电连接，所述第一电容的第二极与所述跳变信号端电连接。

6.根据权利要求1所述的像素电路，其特征在于，所述数据写入模块的控制端与第二扫描信号端电连接，所述第二扫描信号端的第二扫描信号用于在所述数据写入阶段控制所述数据写入模块导通。

7.根据权利要求6所述的像素电路，其特征在于，在所述像素电路的一个像素驱动周期内，所述预充电阶段位于所述数据写入阶段之前，且所述跳变信号端的信号在所述第一时刻发生跳变，所述第一时刻位于所述预充电阶段的结束时刻至所述数据写入阶段的起始时刻之前的任意时刻；

所述跳变信号端的信号在所述第一时刻的跳变方向与所述第二扫描信号在所述数据写入阶段的起始时刻的跳变方向相反。

8.根据权利要求7所述的像素电路，其特征在于，所述调压模块包括第一电容，所述第一电容大于寄生电容的电容值；所述寄生电容为所述第一节点与其关联节点之间的寄生电容，所述关联节点至少包括所述第二扫描信号端。

9.根据权利要求7所述的像素电路，其特征在于，所述调压模块包括第一电容，所述第一电容小于寄生电容的电容值；所述寄生电容为所述第一节点与其关联节点之间的寄生电容，所述关联节点至少包括所述第二扫描信号端。

10.根据权利要求6所述的像素电路，其特征在于，所述像素电路还包括阈值补偿模块，所述阈值补偿模块电连接于所述驱动晶体管的第二极与所述驱动晶体管的栅极之间。

11.根据权利要求10所述的像素电路，其特征在于，所述数据写入模块包括数据写入晶体管，所述阈值补偿模块包括阈值补偿晶体管；

所述数据写入晶体管的栅极以及所述阈值补偿晶体管的栅极均与所述第二扫描信号端电连接；所述数据写入晶体管的第一极与所述第一节点电连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连接；所述阈值补偿晶体管的第一极与所述驱动晶体管的第二极电连接，所述阈值补偿晶体管的第二极与所述驱动晶体管的栅极电连接。

12.根据权利要求11所述的像素电路，其特征在于，所述像素电路还包括：存储模块和初始化模块；

所述存储模块电连接于所述驱动晶体管的栅极与第一电源信号端之间；

所述初始化模块电连接于初始化信号端与所述驱动晶体管的栅极之间；所述初始化晶体管用于在初始化阶段，将所述初始化信号端的初始化信号写入至所述驱动晶体管的栅极。

13.根据权利要求12所述的像素电路，其特征在于，所述存储模块包括第二电容，所述第二电容的第一极与所述驱动晶体管的栅极电连接，所述第二电容的第二极与所述第一电源信号端电连接；

所述初始化模块包括初始化晶体管，所述初始化晶体管的栅极与第三扫描信号端电连接，所述初始化晶体管的第一极与所述初始化信号端电连接，所述初始化晶体管的第二极与所述驱动晶体管的栅极电连接。

14.根据权利要求13所述的像素电路，其特征在于，所述初始化晶体管和所述阈值补偿晶体管均为双栅晶体管。

15.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：发光控制模块和发光元件；

所述发光控制模块电连接于第一电源信号端与所述发光元件之间；所述发光控制模块用于在发光阶段，控制所述驱动晶体管生成的驱动电流流入所述发光元件，以驱动所述发光元件发光。

16.根据权利要求15所述的像素电路，其特征在于，所述发光控制模块包括第一发光控制晶体管和第二发光控制晶体管；

所述第一发光控制晶体管的栅极和所述第二发光控制晶体管的栅极均与发光控制信号端电连接；所述第一发光控制晶体管的第一极与所述第一电源信号端电连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极电连接；所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极电连接，所述第二发光控制晶体管的第二极与所述发光元件的阳极电连接，所述发光元件的阴极与第二电源信号端电连接；所述第一电源信号端的电压大于所述第二电源信号端的电压。

17.根据权利要求15所述的像素电路，其特征在于，所述像素电路还包括：复位模块；

所述复位模块电连接于复位信号端与所述发光元件的阳极之间；所述复位模块用于在所述发光阶段之前，将所述复位信号端的复位信号写入至所述发光元件的阳极。

18.一种像素电路的驱动方法，其特征在于，应用于权利要求1-17任一项所述的像素电路，其特征在于，所述像素电路的每个像素驱动周期包括预充电阶段和数据写入阶段；

在所述预充电阶段，预充电模块将数据信号端的数据信号写入至第一节点；

在第一时刻，调压模块根据跳变信号端的信号调节所述第一节点的电位；

在所述数据写入阶段，数据写入模块将所述第一节点在所述数据写入阶段的起始时刻的电位写入至驱动晶体管的栅极；

其中，所述跳变信号端的信号在所述第一时刻发生跳变，所述第一时刻位于所述预充电阶段的结束时刻至所述数据写入阶段的起始时刻之前的任意时刻。

19.根据权利要求18所述的像素电路的驱动方法，其特征在于，所述像素电路还包括初始化模块、阈值补偿模块、发光控制模块和发光元件；所述像素驱动周期还包括初始化阶段和发光阶段，所述初始化阶段位于所述数据写入阶段之前，所述发光阶段位于所述数据写入阶段之后；

在所述初始化阶段，所述初始化模块将初始化信号端的初始化信号写入至所述驱动晶体管的栅极；

在所述数据写入阶段，还包括所述阈值补偿模块将所述驱动晶体管的阈值电压补偿至所述驱动晶体管的栅极；

在发光阶段，所述发光控制模块控制所述驱动晶体管生成的驱动电流流入所述发光元件，以驱动所述发光元件发光。

20.一种显示面板，其特征在于，包括权利要求1-17任一项所述的像素电路。

21.根据权利要求20所述的显示面板，其特征在于，所述显示面板包括多个第一多路选择电路、沿行方向排列的多个第一像素电路组以及多条数据线；

所述第一像素电路组包括至少两列所述像素电路，位于同一列的所述像素电路连接同一条所述数据线；所述第一多路选择电路与所述第一像素电路组一一对应设置，用于将所述第一多路选择电路的数据信号输入端接收的数据信号分时输出至所述第一像素电路组对应的数据线。

22.根据权利要求20所述的显示面板，其特征在于，所述像素电路中，数据写入模块的控制端与第二扫描信号端电连接，跳变信号端的信号在第一时刻的跳变方向与所述第二扫描信号端的第二扫描信号在所述数据写入阶段的起始时刻的跳变方向相反；调压模块包括第一电容，且所述第一电容大于寄生电容的电容值；

所述显示面板包括多个第二多路选择电路，沿行方向排列的多个第二像素电路组以及多条数据线；

所述第二像素电路组包括至少一列所述像素电路；所述数据线包括第一数据线和第二数据线，沿所述行方向，所述第一数据线位于每列所述像素电路的第一侧，所述第二数据线位于每列所述像素电路的第二侧，所述第一侧和所述第二侧为所述像素电路的相对两侧；同一列相邻的两个所述像素电路分别连接所述第一数据线和所述第二数据线；

所述第二多路选择电路与所述第二像素电路组一一对应设置，用于将所述第二多路选择电路的数据信号输入端接收的数据信号分时输出至所述第二像素电路组对应的数据线。

23.一种显示装置，其特征在于，包括权利要求20-22任一项所述的显示面板。

Images