CN114038430A - 像素电路及其驱动方法、显示面板、显示装置 - Google Patents

像素电路及其驱动方法、显示面板、显示装置 Download PDF

Info

Publication number
CN114038430A
CN114038430A CN202111431600.XA CN202111431600A CN114038430A CN 114038430 A CN114038430 A CN 114038430A CN 202111431600 A CN202111431600 A CN 202111431600A CN 114038430 A CN114038430 A CN 114038430A
Authority
CN
China
Prior art keywords
electrically connected
voltage
node
intermediate node
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111431600.XA
Other languages
English (en)
Other versions
CN114038430B (zh
Inventor
张蒙蒙
黄静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202111431600.XA priority Critical patent/CN114038430B/zh
Publication of CN114038430A publication Critical patent/CN114038430A/zh
Priority to US17/692,664 priority patent/US20220199024A1/en
Application granted granted Critical
Publication of CN114038430B publication Critical patent/CN114038430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明实施例提供了一种像素电路及其驱动方法、显示面板、显示装置，涉及显示技术领域，改善画面闪烁现象。像素电路包括：驱动晶体管，栅极与第一节点连接，第一极与第二节点连接，第二极与第三节点连接；控制模块，与第一节点连接，控制模块包括串联设置的第一单元和第二单元，第一单元与第二单元之间具有中间节点；电压调控模块，与至少部分中间节点连接；驱动周期包括写入帧和至少一个保持帧，写入帧包括第一非发光时段，保持帧包括第二非发光时段，电压调控模块用于在至少部分保持帧的第二非发光时段，将与其连接的中间节点的电压调整至第一电压，|V‑VN1|＜ΔV，V为第一电压，VN1为第一节点的电压，ΔV为预设压差。

Description

像素电路及其驱动方法、显示面板、显示装置
【技术领域】
本发明涉及显示术领域，尤其涉及一种像素电路及其驱动方法、显示面板、显示装置。
【背景技术】
有机发光二极管(Organic Light Emitting Diode，OLED)显示面板包括呈矩阵式排列的多个像素电路，像素电路中设有多个晶体管，基于多个晶体管的相互配合，像素电路向发光元件传输驱动电流，以驱动发光元件发光。
然而，受到晶体管的关态漏流的影响，像素电路中部分节点漏电严重，导致像素电路传输的驱动电流偏离其标准值，进而使发光元件的发光亮度出现偏差，使显示面板所显示的画面出现闪烁等不良现象。
【发明内容】
有鉴于此，本发明实施例提供了一种像素电路及其驱动方法、显示面板、显示装置，能有效改善画面的闪烁现象。
一方面，本发明实施例提供了一种像素电路，包括：
驱动晶体管，所述驱动晶体管的栅极与第一节点电连接，所述驱动晶体管的第一极与第二节点电连接，所述驱动晶体管的第二极与第三节点电连接；
至少一个控制模块，与所述第一节点电连接，用于向所述第一节点写入电压，所述控制模块包括串联设置的第一单元和第二单元，所述第一单元与所述第二单元之间具有中间节点；
电压调控模块，与至少部分所述控制模块的所述中间节点电连接；
所述像素电路的驱动周期包括写入帧和至少一个保持帧，所述写入帧包括第一非发光时段，所述保持帧包括第二非发光时段，所述电压调控模块用于在至少部分所述保持帧的所述第二非发光时段，将与其电连接的所述中间节点的电压调整至第一电压，其中，|V-VN1|＜ΔV，V为所述第一电压，VN1为所述第一节点的电压，ΔV为预设压差。
另一方面，本发明实施例提供了一种像素电路的驱动方法，所述像素电路包括：
驱动晶体管，所述驱动晶体管的栅极与第一节点电连接，所述驱动晶体管的第一极与第二节点电连接，所述驱动晶体管的第二极与第三节点电连接；
至少一个控制模块，与所述第一节点电连接，用于向所述第一节点写入电压，所述控制模块包括串联设置的第一单元和第二单元，所述第一单元与所述第二单元之间具有中间节点；
电压调控模块，包括电容调控单元，所述电容调控单元的第一端接收第一信号，所述电容调控单元的第二端与至少部分所述中间节点电连接；
所述像素电路的驱动周期包括写入帧和至少一个保持帧，所述写入帧包括第一非发光时段，所述保持帧包括第二非发光时段，所述驱动方法包括：
在至少部分所述保持帧的所述第二非发光时段，所述第一信号在使能电平和非使能电平之间发生跳变，所述电容调控单元利用所述第一信号的跳变，将与其电连接的所述中间节点的电压调整至第一电压，其中，|V-VN1|＜ΔV，V为所述第一电压，VN1为所述第一节点的电压，ΔV为预设压差。
再一方面，本发明实施例提供了一种像素电路的驱动方法，所述像素电路包括：
驱动晶体管，所述驱动晶体管的栅极与第一节点电连接，所述驱动晶体管的第一极与第二节点电连接，所述驱动晶体管的第二极与第三节点电连接；
至少一个控制模块，与所述第一节点电连接，用于向所述第一节点写入电压，所述控制模块包括串联设置的第一单元和第二单元，所述第一单元与所述第二单元之间具有中间节点；
电压调控模块，所述电压调控模块包括开关调控单元，所述开关调控单元的第一端接收所述第一电压，所述开关调控单元的第二端与至少部分所述中间节点电连接；
所述像素电路的驱动周期包括写入帧和至少一个保持帧，所述写入帧包括第一非发光时段，所述保持帧包括第二非发光时段，所述驱动方法包括：
在至少部分所述保持帧的所述第二非发光时段，所述开关调控单元将所述第一电压写入与其电连接的所述中间节点，其中，|V-VN1|＜ΔV，V为所述第一电压，VN1为所述第一节点的电压，ΔV为预设压差。
又一方面，本发明实施例提供了一种显示面板，包括上述像素电路。
又一方面，本发明实施例提供了一种显示装置，包括上述显示面板。
上述技术方案中的一个技术方案具有如下有益效果：
在本发明实施例中，通过设置电压调控模块，可以利用电压调控模块在至少部分保持帧的第二非发光时段内将与其电连接的中间节点的电压调整至第一电压，从而对这部分中间节点进行高频复位，将这部分中间节点的电位拉高，使中间节点与第一节点之间的压差维持在预设压差ΔV范围内。如此一来，减小了中间节点与第一节点之间的电压差异，进而减小了保持帧内第一节点向中间节点的漏电程度，使驱动晶体管的栅极的电位更好的维持在VData-Vth上，进而使驱动晶体管转换的驱动电流更趋于标准电流，即使在低频驱动下，也能有效改善因驱动电流升高而导致的屏幕闪烁的问题，优化显示效果。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例所提供的像素电路的一种结构示意图；
图2为图1对应的时序图；
图3为本发明实施例所提供的像素电路的一种结构示意图；
图4为本发明实施例所提供的像素电路的另一种结构示意图；
图5为本发明实施例所提供的像素电路的再一种结构示意图；
图6为图4和图5对应的一种时序图；
图7为图4和图5对应的另一种时序图；
图8为本发明实施例所提供的亮度变化示意图；
图9为本发明实施例所提供的像素电路的又一种结构示意图；
图10为本发明实施例所提供的像素电路的又一种结构示意图；
图11为图9和图10对应的一种时序图；
图12为本发明实施例所提供的像素电路的又一种结构示意图；
图13为本发明实施例所提供的像素电路的又一种结构示意图；
图14为本发明实施例所提供的像素电路的又一种结构示意图；
图15为图12、图13和图14对应的一种时序图；
图16为本发明实施例所提供的像素电路的又一种结构示意图；
图17为本发明实施例所提供的驱动方法的一种流程图；
图18为本发明实施例所提供的驱动方法的另一种流程图；
图19为本发明实施例所提供的显示面板的一种结构示意图；
图20为本发明实施例所提供的显示装置的一种结构示意图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
为对现有技术存在的问题、以及对本发明所提供的技术方案进行更加清楚的阐述，以图1所示的像素电路为例，本发明首先对像素电路的工作原理进行说明：
如图1所示，图1为本发明实施例所提供的像素电路的一种结构示意图，像素电路包括驱动晶体管M0、栅极复位晶体管M1、阳极复位晶体管M2、数据写入晶体管M3、阈值补偿晶体管M4、第一发光控制晶体管M5、第二发光控制晶体管M6和存储电容Cst。
其中，驱动晶体管M0的栅极与第一节点N1电连接，驱动晶体管M0的第一极与第二节点N2电连接，驱动晶体管M0的第二极与第三节点N3电连接。
栅极复位晶体管M1为双栅晶体管，栅极复位晶体管M1包括串联的第一复位晶体管M11和第二复位晶体管M12；其中，第一复位晶体管M11的栅极和第二复位晶体管M12的栅极分别与第一栅信号线G1电连接，第一复位晶体管M11的第一极与复位信号线Vref电连接，第一复位晶体管M11的第二极和第二复位晶体管M12的第一极分别与第一中间节点O1电连接，第二复位晶体管M12的第二极与第一节点N1电连接。
阳极复位晶体管M2的栅极与第一栅信号线G1电连接，阳极复位晶体管M2的第一极与复位信号线Vref电连接，阳极复位晶体管M2的第二极与发光元件D的阳极电连接。
数据写入晶体管M3的栅极与第二栅信号线G2电连接，数据写入晶体管M3的第一极与数据线Data电连接，数据写入晶体管M3的第二极与第二节点N2电连接。
阈值补偿晶体管M4为双栅晶体管，阈值补偿晶体管M4包括串联的第一子补偿晶体管M41和第二子补偿晶体管M42；其中，第一子补偿晶体管M41的栅极和第二子补偿晶体管M42的栅极分别与第二栅信号线G2电连接，第一子补偿晶体管M41的第一极与第三节点N3电连接，第一子补偿晶体管M41的第二极和第二子补偿晶体管M42的第一极分别与第二中间节点O2电连接，第二子补偿晶体管M42的第二极与第一节点N1电连接。
第一发光控制晶体管M5的栅极与发光控制信号线Emit电连接，第一发光控制晶体管M5的第一极与电源信号线PVDD电连接，第一发光控制晶体管M5的第二极与第二节点N2电连接。
第二发光控制晶体管M6的栅极与发光控制信号线Emit电连接，第二发光控制晶体管M6的第一极与第三节点N3电连接，第二发光控制晶体管M6的第二极与发光元件D的阳极电连接。
存储电容Cst的第一极板与电源信号线PVDD电连接，存储电容Cst的第二极板与第一节点N1电连接。
如图2所示，图2为图1对应的时序图，像素电路的驱动周期包括一个写入帧WF和至少一个保持帧HF，像素电路仅在写入帧WF写入数据电压，在保持帧HF则不写入，保持帧HF仅对数据电压进行保持。其中，写入帧WF包括第一非发光时段T-npl1和第一发光时段T-pl1，保持帧HF包括第二非发光时段T-npl2和第二发光时段T-pl2，第一非发光时段T-npl1包括复位时段t1和充电时段t2。
以上述晶体管均为P型晶体管，以及第一栅信号线G1、第二栅信号线G2和发光控制信号线Emit的使能电平均为低电平为例，在复位时段t1，第一栅信号线G1提供低电平，第一复位晶体管M11、第二复位晶体管M12和阳极复位晶体管M2在低电平的作用下导通，利用复位电压Vref对驱动晶体管M0的栅极和发光元件D的阳极进行复位。此时，VN1＝Vref。
在充电时段t2，第二栅信号线G2提供低电平，数据写入晶体管M3、第一子补偿晶体管M41和第二子补偿晶体管M42在低电平的作用下导通，将数据电压写入，并对驱动晶体管M0的阈值电压进行补偿。此时，VN1＝VN3＝VData-Vth，VN2＝VData，Vth为驱动晶体管M0的阈值电压。
在第一发光时段T-pl1和第二发光时段T-pl2，发光控制信号线Emit提供低电平，第一发光控制晶体管M5和第二发光控制晶体管M6在低电平的作用下导通，将驱动晶体管M0转换的驱动电流传输至发光元件D的阳极，以驱动发光元件D发光。此时，VN1＝VData-Vth，VN2＝VPVDD，VN3＝VPVEE+VOLED，VPVEE为发光元件D的阴极电压，VOLED为发光元件D的阳极与阴极之间的压差。
可以理解的是，像素电路所产生的驱动电流的大小取决于发光时段内驱动晶体管M0的栅源电压Vgs的大小，驱动晶体管M0的栅源电压Vgs越小，驱动晶体管M0导通的越完全，流入发光元件D的驱动电流也就越大。
结合上述分析可知，保持帧HF仅利用存储电容Cst对第一节点N1的电位进行保持，不再向第一节点N1重新写入数据电压。在现有技术中，在第二发光时段T-lp2，第一中间节点O1和第二中间节点O2处于悬浮状态，受到晶体管的关态漏流的影响，复位信号线Vref的低电位流向第一中间节点O1，第三节点N3的低电位流向第二中间节点O2，也就是第一中间节点O1和第二中间节点O2分别向复位信号线Vref和第三节点N3进行漏电，从而将第一中间节点O1和第二中间节点O2的电位拉低。进而，低电位进一步流向第一节点N1，使第一节点N1向第一中间节点O1和第二中间节点O2漏电，使第一节点N1的电位也被拉低，也就是将驱动晶体管M0的栅极电位被拉低，此时，驱动晶体管M0的栅源电压Vgs减小，流入发光元件D的驱动电流升高，导致屏幕亮度变大，出现屏幕闪烁现象。
尤其地，对于可穿戴的显示面板，显示面板的显示模式包括正常(normal)模式和省电(idle)模式，在idle模式下，显示面板通常以较低的频率进行刷新，例如，idle模式下显示面板的刷新频率仅为5Hz。相较于高频驱动，低频驱动下保持帧HF的时间更长，相应的，第一节点N1的漏电时间也就更长，导致其电位被拉至更低，闪烁现象明显。而且，当显示面板处于被阳光照射的环境时，晶体管的关态漏流加重，闪烁现象被进一步加重。
为解决上述问题，本发明实施例提供了一种像素电路，该像素电路可有效改善由第一节点漏电导致的屏幕闪烁的问题。
如图3所示，图3为本发明实施例所提供的像素电路的一种结构示意图，像素电路包括驱动晶体管M0、至少一个控制模块1和电压调控模块2。
其中，驱动晶体管M0的栅极与第一节点N1电连接，驱动晶体管M0的第一极与第二节点N2电连接，驱动晶体管M0的第二极与第三节点N3电连接。控制模块1与第一节点N1电连接，用于向第一节点N1写入电压，控制模块1包括串联设置的第一单元3和第二单元4，第一单元3与第二单元4之间具有中间节点O。电压调控模块2与至少部分控制模块1的中间节点O电连接。
结合图6，像素电路的驱动周期包括写入帧WF和至少一个保持帧HF，写入帧WF包括第一非发光时段T-npl1，保持帧HF包括第二非发光时段T-npl2，电压调控模块2用于在至少部分保持帧HF的第二非发光时段T-npl2，将与其电连接的中间节点O的电压调整至第一电压，其中，|V-VN1|＜ΔV，V为第一电压，VN1为第一节点N1的电压，ΔV为预设压差。结合上述对像素电路工作原理的分析，VN1＝VData-Vth。
需要说明的是，本发明实施例所述的两个结构电连接是指两个结构通过直接相连的方式电连接，例如，如上所述的控制模块1与第一节点N1电连接是指控制模块1与第一节点N1直接相连。
在本发明实施例中，通过设置电压调控模块2，可以利用电压调控模块2在至少部分保持帧HF的第二非发光时段T-npl2内，将与其电连接的中间节点O的电压调整至第一电压，从而对这部分中间节点O进行高频复位，将这部分中间节点O的电位拉高，使中间节点O与第一节点N1之间的压差维持在预设压差ΔV范围内。如此一来，减小了中间节点O与第一节点N1之间的电压差异，进而减小了保持帧HF第一节点N1向中间节点O的漏电程度，使驱动晶体管M0的栅极的电位更好的维持在VData-Vth上，进而使驱动晶体管M0转换的驱动电流更趋于标准电流，即使在低频驱动下，也能有效改善因驱动电流升高而导致的屏幕闪烁的问题，优化显示效果。
在一种实施方式中，为了使调控后的中间节点O的电压更趋近于第一节点N1的电压，可以令ΔV满足：ΔV≤0.5V。
在一种实施方式中，为了对中间节点O进行更高频率的复位，在各个保持帧HF的第二非发光时段T-npl2内，电压调控模块2均将与其电连接的中间节点O的电压调整至第一电压。
在一种实施方式中，如图4所示，图4为本发明实施例所提供的像素电路的另一种结构示意图，至少一个控制模块1包括第一复位模块5和阈值补偿模块6。
其中，第一复位模块5电连接在复位信号线Vref与第一节点N1之间，第一复位模块5包括串联设置的第一复位单元7和第二复位单元8，第一复位单元7和第二复位单元8之间具有第一中间节点O1；阈值补偿模块6电连接在第三节点N3与第一节点N1之间，阈值补偿模块6包括串联设置的第一补偿单元9和第二补偿单元10，第一补偿单元9和第二补偿单元10之间具有第二中间节点O2。电压调控模块2与第一中间节点O1和/或第二中间节点O2电连接。
可以理解的是，第一电压用于将第一中间节点O1和/或第二中间节点O2的电位拉高至接近第一节点N1的电压，因此，第一电压大于复位电压Vref和第三节点N3的节点电压VN3(VN3＝VPVEE+VOLED)。
基于上述设置方式，电压调控模块2通过对第一中间节点O1和/或第二中间节点O2进行高频复位，使其在第二非发光时段T-npl2内调整至第一电压，可以减小第一中间节点O1和/或第二中间节点O2与第一节点N1的压差，减小第一节点N1向两个中间节点的漏电程度，进而避免由第一节点N1电位被拉低导致的屏幕亮度升高的问题。
在一种实施方式中，参见图4、图5、图9和图10，电压调控模块2包括电容调控单元11，电容调控单元11的第一端接收第一信号，电容调控单元11的第二端与第一中间节点O1和/或第二中间节点O2电连接。具体地，请再次参见图4，电容调控单元11的第二端与第一中间节点O1电连接，或者，请再次参见图9，电容调控单元11的第二端与第二中间节点O2电连接，再或者，请再次参见图5和图10，电容调控单元11的第二端与第一中间节点O1和第二中间节点O2电连接。
在至少部分保持帧HF的第二非发光时段T-npl2，第一信号在使能电平和非使能电平之间发生跳变，电容调控单元11用于利用第一信号的跳变，将与其电连接的第一中间节点O1和/或第二中间节点O2的电压调整至第一电压。
具体地，在第二非发光时段T-npl2，第一信号由使能电平(低电平)跳变至非使能电平(高电平)，将电容调控单元11的第一端的电压拉高，第一端的电压的跳变进一步引起第二端的电压的跳变，使第二端的电压也被拉高，进而使与第二端相连的第一中间节点O1和/或第二中间节点O2的电压调整至第一电压。
进一步地，参见图4、图5、图9和图10，电容调控单元11包括调控电容C，调控电容C的第一极板接收第一信号，调控电容C的第二极板与第一中间节点O1和/或第二中间节点O2电连接。
基于电容维持两端压差恒定的特性，当调控电容C的第一极板所接收第一信号跳变时，该跳变引起调控电容C的第二极板的电压也发生变化，进而将与第二极板电连接的第一中间节点O1和/或第二中间节点O2的电位拉高。
在一种实施方式中，请再次参见图4，第一复位单元7电连接在复位信号线Vref与第一中间节点O1之间，第一复位单元7还与第一扫描信号线Scan1电连接，用于响应第一扫描信号的使能电平，将复位电压写入第一中间节点O1。第二复位单元8电连接在第一中间节点O1与第一节点N1之间，第二复位单元8还与第二扫描信号线Scan2电连接，用于响应第二扫描信号的使能电平，将第一中间节点O1的电压写入第一节点N1。
基于此，调控电容C的第一极板与第一扫描信号线Scan1电连接，请再次参见图4，调控电容C的第二极板与第一中间节点O1电连接，或者，如图5所示，图5为本发明实施例所提供的像素电路的再一种结构示意图，调控电容C的第二极板与第一中间节点O1和第二中间节点O2电连接。
并且，如图6所示，图6为图4和图5对应的一种时序图，在第一非发光时段T-npl1，第一扫描信号的使能电平与第二扫描信号的使能电平交叠，在至少部分第二非发光时段T-npl2，第一扫描信号具有使能电平，且第一扫描信号进行了由使能电平至非使能电平的跳变。
结合上述对像素电路工作原理的分析，第一非发光时段T-npl1T包括复位时段t1和充电时段t2，由于第一扫描信号的使能电平与第二扫描信号的使能电平交叠，因此，在复位时段t1，第一复位单元7和第二复位单元8同时导通，将复位电压写入第一节点N1，实现对驱动晶体管M0的栅极的复位。在第二非发光时段T-npl2，当第一扫描信号置于使能电平时，复位电压经由导通的第一复位单元7写入第一中间节点O1，然后，第一扫描信号由使能电平跳变至非使能电平时，调控电容C的第一极板的电压发生跳变，进而引起调控电容C的第二极板的电压随之升高，进而将与第二极板电连接的第一中间节点O1和/或第二中间节点O2的电压调整至第一电压。
该种结构通过对第一复位模块5所连接的扫描信号线的设置方式进行改进，可以利用与第一复位单元7相连的第一扫描信号线Scan1作为向调控电容C提供第一信号的信号线。基于第一扫描信号线Scan1和第二扫描信号线Scan2在不同时刻所输出的电平的相互配合，既实现了在写入帧WF对第一节点N1的正常复位，还实现了在保持帧HF对第一中间节点O1(或第一中间节点O1和第二中间节点O2)的电位的抬高。
而且，在该种设置方式下，在利用第一扫描信号的跳变将第一中间节点O1(或第一中间节点O1和第二中间节点O2)的电位进行抬高之前，第一复位单元7首先响应于第一扫描信号的使能电平，将复位电压传输至第一中间节点O1(或第一中间节点O1和第二中间节点O2)，为第一中间节点O1(或第一中间节点O1和第二中间节点O2)写入一个固定的基准电位，然后再在该固定的复位电压的基础上进行抬高，该种设置方式对抬高后的电位的控制更加精准，能使其更好地被抬高至第一电压。
进一步地，请再次参见图6，在单个写入帧WF和单个保持帧HF内，第一扫描信号可仅具有一个使能电平。或者，在单个写入帧WF和单个保持帧HF内，第一扫描信号也可具有多个使能电平。示例性的，如图7所示，图7为图4和图5对应的另一种时序图，第一扫描信号包括呈周期输出的有效电平组VL，效电平组VL包括第一使能电平VL1和第二使能电平VL2，并且，在第一非发光时段T-npl1，第一使能电平VL1与第二扫描信号的使能电平交叠。如此设置，第一扫描信号中使能电平数量较多，能够以更大的频率对第一中间节点O1和/或第二中间节点O2进行复位，对中间节点的电压调控效果更优。
进一步地，结合图4，当调控电容C的第二极板与第一中间节点O1电连接时，调控电容C的电容值C满足：
C_1×(VN1-ΔV-Vref)<C×(VGH1-VGL1)<C_1×(VN1+ΔV-Vref) (1)
其中，Vref为复位电压，VGH1为第一扫描信号中非使能电平的电压，VGL1为第一扫描信号中使能电平的电压，C_1为第一中间节点O1的节点电容。
需要说明的是，C_1＝C_O1＝C_M11+C_M12+C，其中，C_M11为第一复位单元7的寄生电容，C_M12为第二复位单元8的寄生电容，也就是说，C_1为第一复位单元7的寄生电容C_M11、第二复位单元8的寄生电容C_M12和调控电容C之和。可以理解的是，第一中间节点O1与其它走线之间还存在的耦合电容，但这部分耦合电容很小，远小于第一复位单元7的寄生电容C_M11、第二复位单元8的寄生电容C_M12和调控电容C，因此可忽略。
假设调控电容C的第一极板的电压为Va，第二极板的电压为Vb，第一扫描信号由使能电平跳变至非使能电平时，基于电容特性可知，△Va×C＝△Vb×C_1，由于△Va＝VGH1-VGL1，而△Vbmax＝VN1+ΔV-Vref，△Vbmin＝VN1-ΔV-Vref，因此，结合可得上述公式(1)。
通过令调控电容C的电容值满足上述公式(1)，利用第一扫描信号的跳变耦合第一中间节点O1的电压时，能够将第一中间节点O1的电压有效耦合至第一电压，从而使第一中间节点O1的电压更接近于第一节点N1的电压，降低二者电压差异。
或者，请再次参见图5，当调控电容C的第二极板与第一中间节点O1和第二中间节点O2电连接时，调控电容C的电容值C满足：
C_2×(VN1-ΔV-Vref)<C×(VGH1-VGL1)<C_2×(VN1+ΔV-Vref) (2)
其中，C_2为第一中间节点O1的节点电容与第二中间节点O2的节点电容之和。
需要说明的是，C_2＝C_O1+C_O2，C_O1＝C_M11+C_M12+C，C_O2＝C_M41+C_M42，其中，C_M41为第一补偿单元9的寄生电容，C_M42为第二补偿单元10的寄生电容，也就是说，C_2为第一复位单元7的寄生电容C_M11、第二复位单元8的寄生电容C_M12、调控电容C、第一补偿单元9的寄生电容C_M41和第二补偿单元10的寄生电容C_M42之和。可以理解的是，第一中间节点O1、第二中间节点O2与其它走线之间还存在的耦合电容，但这部分耦合电容很小，因此可忽略。
假设调控电容C的第一极板的电压为Va，第二极板的电压为Vb，第一扫描信号由使能电平跳变至非使能电平时，基于电容特性可知，△Va×C＝△Vb×C_2，其中，△Va＝VGH1-VGL1，△Vbmax＝VN1+ΔV-Vref，△Vbmin＝VN1-ΔV-Vref，结合可得上述公式(2)。
通过令调控电容C的电容值满足上述公式(2)，利用第一扫描信号的跳变耦合第一中间节点O1和第二中间节点O2的电压时，能够将第一中间节点O1和第二中间节点O2的电压有效耦合至第一电压，从而有效减小第一中间节点O1、第二中间节点O2与第一节点N1的电压差异。
在一种实施方式中，请再次参见图4和图5，像素电路还包括第二复位模块12，第二复位模块12分别与第一扫描信号线Scan1、复位信号线Vref和发光元件D的阳极电连接，用于响应第一扫描信号的使能电平，将复位电压写入发光元件D的阳极。
结合图1和图2的分析，在现有技术中，第二复位模块12仅在写入帧WF对发光元件D的阳极进行复位，利用复位电压将发光元件D的阳极的电位强制拉低，控制发光元件D迅速切换至彻底的不发光状态。而在保持帧HF，则不对发光元件D的阳极进行复位，仅是利用发光控制信号置高来切断第三节点N3与发光元件D之间的电流路径的方式控制发光元件D不发光。然而，即使第三节点N3与发光元件D之间的电流路径断开，但第二复位模块12的关态漏流仍会流入发光元件D，使发光元件D残留一定的亮度，从而在一个驱动周期内，发光元件D仅在写入帧WF彻底不发光，而在保持帧HF则残留一定的发光亮度。
如此一来，结合图8所示的亮度变化示意图，显示面板所显示画面的亮度L1仅会在一个驱动周期进入下一个驱动周期时存在一个亮度最低谷。尤其地，当显示面板低频驱动时，两次亮度最低谷之间时间间隔较长，因而很容易被人眼识别。
而在本发明实施例中，通过令第二复位模块12与第一扫描信号线Scan1电连接，可以利用第一扫描信号在保持帧HF内也将发光元件D的阳极的电位强制拉低，使发光元件D处于彻底的不发光状态，此时，再次参见图8，显示面板所显示画面的亮度L2会以较高的频率呈现明显的暗态，亮度最低谷出现频率较高，因而不易被人眼感知到。
在一种实施方式中，如图9和图10所示，图9为本发明实施例所提供的像素电路的又一种结构示意图，图10为本发明实施例所提供的像素电路的又一种结构示意图，像素电路还包括数据写入模块13、发光控制模块14和第二复位模块12。
其中，数据写入模块13分别与第三扫描信号线Scan3、数据线Data和第二节点N2电连接，数据写入模块13用于响应第三扫描信号的使能电平，将数据电压写入第二节点N2。
发光控制模块14，包括第一发光控制单元15和第二发光控制单元16，第一发光控制单元15分别与第一发光控制信号线Emit1、电源信号线PVDD和第二节点N2电连接，第二发光控制单元16分别与第二发光控制信号线Emit2、第三节点N3与发光元件D的阳极电连接。参见图6和图11，写入帧WF还包括第一发光时段T-lp1，保持帧HF还包括第二发光时段T-lp2，第一发光控制单元15用于在第一发光时段T-lp1和第二发光时段T-lp2响应第一发光控制信号的使能电平，将电源电压写入第二节点N2，第二发光控制单元16用于在第一发光时段T-lp1和第二发光时段T-lp2响应第二发光控制信号的使能电平，将第三节点N3的电压写入发光元件D的阳极。
第二复位模块12分别与第四扫描信号线Scan4、复位信号线Vref和发光元件D的阳极电连接，第二复位模块12用于响应第四扫描信号的使能电平，将复位电压写入发光元件D的阳极。
第一补偿单元9与第四扫描信号线Scan4电连接，第一补偿单元9用于响应第四扫描信号的使能电平，将第二节点N2的电压写入第二中间节点O2；第二补偿单元10与第三扫描信号线Scan3电连接，第二补偿单元10用于响应第三扫描信号的使能电平，将第二中间节点O2的电压写入第一节点N1。
基于此，调控电容C的第一极板与第四扫描信号线Scan4电连接，请再次参见图9，调控电容C的第二极板与第二中间节点O2电连接，或者，请再次参见图10，调控电容C的第二极板与第一中间节点O1和第二中间节点O2电连接。
其中，如图11所示，图11为图9和图10对应的一种时序图，第一非发光时段T-npl1和第二非发光时段T-npl2均包括第一子时段T1和第二子时段T2，第一子时段T1位于第二子时段T2之前，在第一子时段T1，第一发光控制信号具有非使能电平，第二发光控制信号具有使能电平，在第二子时段T2，第一发光控制信号和第二发光控制信号分别具有非使能电平。
第四扫描信号包括呈周期输出的有效电平组VL'，有效电平组包括第一使能电平VL1'和第二使能电平VL2'，第一使能电平VL1'位于第一子时段T1，第二使能电平VL2'位于第二子时段T2，且第二使能电平VL2'与第三扫描信号的使能电平交叠。
具体地，在写入帧WF的第二子时段T2，第二使能电平VL2'与第三扫描信号的使能电平交叠，第二使能电平VL2'和第三扫描信号的使能电平控制第一补偿单元9与第二补偿单元10同步导通，以保证像素电路能够对驱动晶体管M0的阈值电压的补偿。
可以理解的是，在写入帧WF，第二使能电平VL2'用于实现对驱动晶体管M0的阈值电压的补偿，因此，在写入帧WF，第二使能电平VL2'为起实际作用的电平，第一使能电平VL1'则不起实际作用。
在保持帧HF的第一子时段T1，第二发光控制信号具有使能电平，复位信号线Vref提供的复位电压Vref经由第二复位模块12、第二发光控制单元16写入第三节点N3，与此同时，第四扫描信号具有第一使能电平VL1'，复位电压Vref进一步经由第二补偿单元10写入第二中间节点O2，然后，第四扫描信号由使能电平跳变至非使能电平，将调控电容C的第一极板的电位拉高，从而使得调控电容C的第二极板的电位也被拉高，使与第二极板电连接的第二中间节点O2(或者第二中间节点O2和第一中间节点O1)的电位被拉高至第一电压。
需要说明的是，在第一子时段T1，第一发光控制信号具有非使能电平，电源信号线PVDD与第二节点N2之间的通路断开，因此即使第二发光控制单元16控制第三节点N3与发光元件D的阳极之间的通路导通，也不会驱动发光元件D发光。
可以理解的是，在保持帧HF，第二使能电平VL2'分别与第一发光控制信号和第二发光控制信号的非使能电平交叠，第二使能电平VL2'不用于实现对第二中间节点O2(或者第二中间节点O2和第一中间节点O1)的电位拉高，因此，在保持帧HF内，第一使能电平VL1'为起实际作用的电平，第二使能电平VL2'则不起实际作用。
该种结构通过对发光控制模块14所连接的发光控制信号线、以及阈值补偿模块6所连接的扫描信号线的设置方式进行改进，可以利用与第一补偿单元9相连的第四扫描信号线Scan4作为向调控电容C提供第一信号的信号线。基于第三扫描信号线Scan3和第四扫描信号线Scan4在不同时刻所输出电平的相互配合，既实现了在写入帧WF对驱动晶体管M0的阈值补偿，还实现了在保持帧HF对第二中间节点O2(或第一中间节点O1和第二中间节点O2)的电位的抬高。
而且，在该种设置方式下，在利用第四扫描信号的跳变将第二中间节点O2(或第一中间节点O1和第二中间节点O2)的电位进行抬高之前，首先利用第二复位模块12、第二发光控制单元16和第一补偿单元9将复位信号线Vref和第二中间节点O2(或第一中间节点O1和第二中间节点O2)之间的通路导通，使复位电压传输至第二中间节点O2(或第一中间节点O1和第二中间节点O2)，为第二中间节点O2(或第一中间节点O1和第二中间节点O2)写入一个固定的基准电位，然后再在该固定的复位电压的基础上进行抬高，该种设置方式对抬高后的电位的控制更加精准，使其更好地被抬高至第一电位。
此外，上述结构中第二复位模块12与第四扫描信号线Scan4电连接，第二复位模块12还能在第四扫描信号的作用下实现对发光元件D的阳极的高频复位，从而在保持帧HF内也将发光元件D的阳极的电位强制拉低，使发光元件D处于彻底的不发光状态，结合上述分析和图8，可以使显示面板所显示画面的亮度最低谷以较高的频率出现，降低亮度闪烁被人眼感知的风险。
进一步地，请再次参见图9，当调控电容C的第二极板与第二中间节点O2电连接时，调控电容C的电容值C'满足：
C_3×(VN1-ΔV-Vref)<C'×(VGH2-VGL2)<C_3×(VN1+ΔV-Vref) (3)
其中，Vref为复位电压，VGH2为第四扫描信号中非使能电平的电压，VGL2为第四扫描信号中使能电平的电压，C_3为第二中间节点O2的节点电容。
需要说明的是，C_3＝C_O2'＝C_M41+C_M42+C'，其中，C_M41为第一补偿单元9的寄生电容，C_M42为第二补偿单元10的寄生电容，也就是说，C_3为第一补偿单元9的寄生电容C_M41、第二补偿单元10的寄生电容C_M42和调控电容C的电容C'之和。可以理解的是，第二中间节点O2与其它走线之间还存在的耦合电容，但该耦合电容很小，因此可忽略。
假设调控电容C的第一极板的电压为Vc，第二极板的电压为Vd，当第四扫描信号由使能电平跳变至非使能电平时，基于电容特性可知，△Vc×C'＝△Vd×C_3，其中，△Vc＝VGH2-VGL2，△Vdmax＝VN1+ΔV-Vref，△Vdmin＝VN1-ΔV-Vref，结合可得上述公式(3)。
通过令调控电容C的电容值C'满足上述公式(3)，利用第四扫描信号的跳变耦合第一中间节点O1的电压时，能够将第二中间节点O2的电压有效耦合至更接近于第一节点N1电压的第一电压，从而有效减小第二中间节点O2与第一节点N1的电压差异。
或者，请再次参见图10，当调控电容C的第二极板与第一中间节点O1和第二中间节点O2电连接时，调控电容C的电容值C'满足：
C_4×(VN1-ΔV-Vref)<C'×(VGH2-VGL2)<C_4×(VN1+ΔV-Vref) (4)
其中，C_4为第一中间节点O1的节点电容和第二中间节点O2的节点电容之和。
需要说明的是，C_4＝C_O1'+C_O2'，C_O1'＝C_M11+C_M12，C_M11为第一复位单元7的寄生电容，C_M12为第二复位单元8的寄生电容，C_O2'＝C_M41+C_M42+C'，其中，C_M41为第一补偿单元9的寄生电容，C_M42为第二补偿单元10的寄生电容，也就是说，C_4为第一复位单元7的寄生电容C_M11、第二复位单元8的寄生电容C_M12、第一补偿单元9的寄生电容C_M11、第二补偿单元10的寄生电容C_M42和调控电容C的电容值C'之和。可以理解的是，第一中间节点O1、第二中间节点O2与其它走线之间还存在的耦合电容，但这部分耦合电容很小，因此可忽略。
假设调控电容C的第一极板的电压为Vc，第二极板的电压为Vd，当第四扫描信号由使能电平跳变至非使能电平时，基于电容特性可知，△Vc×C'＝△Vd×C_4，其中，△Vc＝VGH2-VGL2，△Vdmax＝VN1+ΔV-Vref，△Vdmin＝VN1-ΔV-Vref，结合可得上述公式(4)。
通过令调控电容C的电容值满足上述公式(4)，利用第四扫描信号的跳变耦合第一中间节点O1和第二中间节点O2的电压时，能够将第一中间节点O1和第二中间节点O2的电压有效耦合至第一电压，从而有效减小第一中间节点O1、第二中间节点O2与第一节点N1的电压差异。
在一种实施方式中，参见图12～图14，电压调控模块2包括开关调控单元17，开关调控单元17的第一端接收第一电压，开关调控单元17的第二端与第一中间节点O1和/或第二中间节点O2电连接。具体地，如图12所示，图12为本发明实施例所提供的像素电路的又一种结构示意图，开关调控单元17的第二端与第一中间节点O1电连接，或者，如图13所示，图13为本发明实施例所提供的像素电路的又一种结构示意图，开关调控单元17的第二端与第二中间节点O2电连接，再或者，如图14所示，图14为本发明实施例所提供的像素电路的又一种结构示意图，开关调控单元17的第二端分别与第一中间节点O1和第二中间节点O2电连接。
如图15所示，图15为图12、图13和图14对应的一种时序图，在至少部分保持帧HF的第二非发光时段T-npl2，开关调控单元17用于将第一电压写入与其电连接的第一中间节点O1和/或第二中间节点O2，从而直接将第一中间节点O1和/或第二中间节点O2的电压置于第一电压，该种控制方式对于第一中间节点O1和/或第二中间节点O2调整后的电压更好把控，且控制方式更加简单。
进一步地，请再次参见图12～图14，开关调控单元17包括调控晶体管M7，调控晶体管M7的栅极与控制信号线CL电连接，调控晶体管M7的第一极接收第一电压，调控晶体管M7的第二极与第一中间节点O1和/或第二中间节点O2电连接。在至少部分保持帧HF的第二非发光时段T-npl2，控制信号线CL提供使能电平，调控晶体管M7响应于控制信号的使能电平，将第一电压传输至第一中间节点O1和/或第二中间节点O2。需要说明的是，在写入帧WF，控制信号的使能电平位于第三扫描信号的使能电平之后。
在一种实施方式中，请再次参见图12～图14，调控晶体管M7的第一极与用于提供第一电压的调控信号线CS电连接，从而在调控晶体管M7导通时，直接将调控信号线CS提供的第一电压传输至与其电连接的中间节点O。
或者，在另一种实施方式中，如图16所示，图16为本发明实施例所提供的像素电路的又一种结构示意图，调控晶体管M7的第一极与第一节点N1电连接。在至少部分保持帧HF的第二非发光时段T-npl2，控制信号线CL提供使能电平，调控晶体管M7响应于使能电平，将第一节点N1的电压传输至与其电连接的中间节点O，使第一节点N1的电位与第一中间节点O1和/或第二中间节点O2的电位一致，更大程度地减小中间节点O与第一节点N1的电压差异，从而在第二发光时段T-lp2内改善第一节点N1的漏电。
在一种实施方式中，第一复位单元7包括第一复位晶体管M11，第一复位晶体管M11的第一极与复位信号线Vref电连接，第一复位晶体管M11的第二极与第一中间节点O1电连接。第二复位单元8包括第二复位晶体管M12，第二复位晶体管M12的第一极与第一中间节点O1电连接，第二复位晶体管M12的第二极与第一节点N1电连接。
第一补偿单元9包括第一补偿晶体管M41，第一补偿晶体管M41的第一极与第三节点N3电连接，第一补偿晶体管M41的第二极与第二中间节点O2电连接；第二补偿单元10包括第二补偿晶体管M42，第二补偿晶体管M42的第一极与第二中间节点O2电连接，第二补偿晶体管M42的第二极与第一节点N1电连接。
请再次参见图4，当第一复位晶体管M11的栅极与第一扫描信号线Scan1电连接时，第一复位晶体管M11用于响应第一扫描信号的使能电平，将复位电压写入第一中间节点O1；当第二复位晶体管M12的栅极与第二扫描信号线Scan2电连接时，第二复位晶体管M12用于响应第二扫描信号的使能电平，将第二中间节点O2的电压写入第一节点N1。
当第一补偿晶体管M41的栅极和第二补偿晶体管M42的栅极分别与第三扫描信号线Scan3电连接时，第一补偿晶体管M41和第二补偿晶体管M42用于响应第三扫描信号的使能电平，将第三节点N3的电压写入第一节点N1。
或者，请再次参见图9，第一复位晶体管M11的栅极和第二复位晶体管M12的栅极分别与第二扫描信号线Scan2电连接时，第一复位晶体管M11的栅极和第二复位晶体管M12用于响应第二扫描信号的使能电平，将复位电压写入第一节点N1。
当第一补偿晶体管M41的栅极与第四扫描信号线Scan4电连接时，第一补偿晶体管M41用于响应第四扫描信号的使能电平，将第三节点N3的电压写入第二中间节点O2；当第二补偿晶体管M42的栅极与第三扫描信号线Scan3电连接时，第二补偿晶体管M42用于响应第三扫描信号的使能电平，将第二中间节点O2的电压写入第一节点N1。
在一种实施方式中，请再次参见图9，像素电路还包括数据写入模块13、第二复位模块12和发光控制模块14。
其中，数据写入模块13包括数据写入晶体管M3，数据写入晶体管M3的第一极与数据线Data电连接，数据写入晶体管M3的第二极与第二节点N2电连接。第二复位模块12包括第三复位晶体管M2，第三复位晶体管M2的第一极与复位信号线Vref电连接，第三复位晶体管M2的第二极与发光元件D的阳极电连接。发光控制模块14包括第一发光控制晶体管M5和第二发光控制晶体管M6，其中，第一发光控制晶体管M5的第一极与电源信号线PVDD电连接，第一发光控制晶体管M5的第二极与第二节点N2电连接，第二发光控制晶体管M6的第一极与第三节点N3电连接，第二发光控制晶体管M6的第二极与发光元件D的阳极电连接。
请再次参见图4和图9，当数据写入晶体管M3的栅极与第三扫描信号线Scan3电连接时，数据写入晶体管M3用于响应第三扫描信号的使能电平，将数据电压写入第二节点N2。
请再次参见图4，当第三复位晶体管M2的栅极与第一扫描信号线Scan1电连接时，第三复位晶体管M2用于响应第一扫描信号的使能电平，将复位电压写入发光元件D的阳极。或者，请再次参见图9，当第三复位晶体管M2的栅极与第四扫描信号线Scan4电连接时，第三复位晶体管M2用于响应第四扫描信号的使能电平，将复位电压写入发光元件D的阳极。
请再次参见图4，当第一发光控制晶体管M5的栅极和第二发光控制晶体管M6的栅极分别与发光控制信号线Emit电连接时，第一发光控制晶体管M5和第二发光控制晶体管M6响应于发光控制信号的使能电平，将驱动电流传输至发光元件D的阳极。或者，请再次参见图9，当第一发光控制晶体管M5的栅极与第一发光控制信号线Emit1电连接时，第一发光控制晶体管M5用于响应第一发光控制信号的使能电平，将电源电压写入第二节点N2。第二发光控制晶体管M6的栅极与第二发光控制信号线Emit2电连接时，第二发光控制晶体管M6用于响应第二发光控制信号的使能电平，将驱动晶体管M0转换的驱动电流传输至发光元件D的阳极。
基于同一发明构思，本发明实施例还提供了一种像素电路的驱动方法，结合图3、图4、图5、图9和图10，像素电路包括驱动晶体管M0、至少一个控制模块1和电压调控模块2。
其中，驱动晶体管M0的栅极与第一节点N1电连接，驱动晶体管M0的第一极与第二节点N2电连接，驱动晶体管M0的第二极与第三节点N3电连接。至少一个控制模块1与第一节点N1电连接，用于向第一节点N1写入电压，控制模块1包括串联设置的第一单元3和第二单元4，第一单元3与第二单元4之间具有中间节点O。电压调控模块2包括电容调控单元11，电容调控单元11的第一端接收第一信号，电容调控单元11的第二端与至少部分中间节点O电连接。
结合图6、图7和图11，像素电路的驱动周期包括写入帧WF和至少一个保持帧HF，写入帧WF包括第一非发光时段T-npl1，保持帧HF包括第二非发光时段T-npl2。如图17所示，图17为本发明实施例所提供的驱动方法的一种流程图，本发明实施例所提供的驱动方法包括：
步骤S1：在至少部分保持帧HF的第二非发光时段T-npl2，第一信号在使能电平和非使能电平之间发生跳变，电容调控单元11利用第一信号的跳变，将与其电连接的中间节点O的电压调整至第一电压，其中，|V-VN1|＜ΔV，V为第一电压，VN1为第一节点N1的电压，ΔV为预设压差。
在本发明实施例中，通过设置电压调控模块2，可以利用电容调控单元11在至少部分保持帧HF将与其电连接的中间节点O的电压调整至第一电压，从而对这部分中间节点O进行高频复位，将这部分中间节点O的电位拉高，使中间节点O与第一节点N1之间的压差维持在预设压差ΔV范围内。如此一来，减小了中间节点O与第一节点N1之间的电压差异，进而减小第一节点N1向中间节点O的漏电程度，使驱动晶体管M0的栅极的电位更好的维持在VData-Vth上，进而使驱动晶体管M0转换的驱动电流更趋于标准电流，即使在低频驱动下，也能有效改善因驱动电流升高而导致的屏幕闪烁的问题，优化显示效果。
在一种实施方式中，为了使调控后的中间节点O的电压更趋近于第一节点N1的电压，可以令ΔV满足：ΔV≤0.5V。
在一种实施方式中，为了对中间节点O进行更高频率的复位，在各个保持帧HF的第二非发光时段T-npl2内，电容调控单元11均将与其电连接的中间节点O的电压调整至第一电压。
在一种实施方式中，结合图4、图5、图9和图10，至少一个控制模块1包括第一复位模块5和阈值补偿模块6。第一复位模块5电连接在复位信号线Vref与第一节点N1之间，包括串联设置的第一复位单元7和第二复位单元8，第一复位单元7和第二复位单元8之间具有第一中间节点O1；阈值补偿模块6电连接在第三节点N3与第一节点N1之间，包括串联设置的第一补偿单元9和第二补偿单元10，第一补偿单元9和第二补偿单元10之间具有第二中间节点O2。
电容调控单元11包括调控电容C，调控电容C的第一极板接收第一信号，调控电容C的第二极板与第一中间节点O1和/或第二中间节点O2电连接。
基于此，电容调控单元11将与其电连接的中间节点O的电压调整至第一电压的过程包括：第一信号由使能电平跳变至非使能电平时，调控电容C的第一极板的电压跳变，调控电容C将第二极板的电压调整至第一电压。
具体地，在第二非发光时段T-npl2，第一信号由低电平跳变至高电平，将电容调控单元11的第一端的电压拉高，第一端的电压的跳变进一步引起第二端的电压的跳变，使第二端的电压也被拉高，进而使与第二端相连的第一中间节点O1和/或第二中间节点O2的电压调整至第一电压。基于上述驱动方式，电压调控模块2通过对第一中间节点O1和/或第二中间节点O2进行高频复位，使其在第二非发光时段T-npl2内调整至第一电压，可以减小第一中间节点O1和/或第二中间节点O2与第一节点N1的压差，减小第一节点N1的漏电程度，进而避免由第一节点N1电位被拉低导致的发光元件D发光亮度升高的问题。
在一种实施方式中，结合图4和图5，第一复位单元7电连接在复位信号线Vref与第一中间节点O1之间，第一复位单元7还与第一扫描信号线Scan1电连接。第二复位单元8电连接在第一中间节点O1与第一节点N1之间，第二复位单元8还与第二扫描信号线Scan2电连接。
调控电容C的第一极板与第一扫描信号线Scan1电连接，调控电容C的第二极板与第一中间节点O1电连接，或者，调控电容C的第二极板与第一中间节点O1和第二中间节点O2电连接。
基于此，结合图6和图7，调控电容C将与其电连接的第一中间节点O1和/或第二中间节点O2的电压调整至第一电压的过程包括：
步骤K1：第一复位单元7响应第一扫描信号的使能电平，将复位电压写入第二极板。
步骤K2：在第一扫描信号由使能电平跳变至非使能电平时，第一极板的电压跳变，将第二极板的电压调整至第一电压。
基于电容维持两端压差恒定的特性，当调控电容C的第一极板所接收的第一扫描信号跳变时，该跳变引起调控电容C的第二极板的电压也发生变化，进而将与第二极板电连接的第一中间节点O1(或第一中间节点O1和第二中间节点O2)的电位拉高。
而且，该种驱动方式利用第一扫描信号的跳变将第一中间节点O1(或第一中间节点O1和第二中间节点O2)的电位进行抬高之前，第一复位单元7首先响应于第一扫描信号的使能电平，将复位电压传输至第一中间节点O1(或第一中间节点O1和第二中间节点O2)，为第一中间节点O1(或第一中间节点O1和第二中间节点O2)写入一个固定的基准电位，然后再在该固定的复位电压的基础上进行抬高，该种设置方式对抬高后的电位的控制更加精准，能使其更好地被抬高至第一电压。
或者，在另一种实施方式中，结合图9和图10，像素电路还包括数据写入模块13、发光控制模块14和第二复位模块12。其中，数据写入模块13分别与第三扫描信号线Scan3、数据线Data和第二节点N2电连接。发光控制模块14包括第一发光控制单元15和第二发光控制单元16，第一发光控制单元15分别与第一发光控制信号线Emit1、电源信号线PVDD和第二节点N2电连接，第二发光控制单元16分别与第二发光控制信号线Emit2、第三节点N3与发光元件D的阳极电连接。第二复位模块12分别与第四扫描信号线Scan4、复位信号线Vref和发光元件D的阳极电连接。第一补偿单元9与第四扫描信号线Scan4电连接，第二补偿单元10与第三扫描信号线Scan3电连接。
调控电容C的第一极板与第四扫描信号线Scan4电连接，调控电容C的第二极板与第二中间节点O2电连接，或者，调控电容C的第二极板与第一中间节点O1和第二中间节点O2电连接。
结合图11，第一非发光时段T-npl1和第二非发光时段T-npl2均包括第一子时段T1和第二子时段T2，第一子时段T1位于第二子时段T2之前，在第一子时段T1，第一发光控制信号具有非使能电平，第二发光控制信号具有使能电平，在第二子时段T2，第一发光控制信号和第二发光控制信号分别具有非使能电平。
第四扫描信号包括呈周期输出的有效电平组VL'，有效电平组VL'包括第一使能电平VL1'和第二使能电平VL2'，第一使能电平VL1'位于第一子时段T1，第二使能电平VL2'位于第二子时段T2，且第二使能电平VL2'与第三扫描信号的使能电平交叠。
调控电容C将与其电连接的第一中间节点O1和/或第二中间节点O2的电压调整至第一电压的过程包括：
步骤K1'：在第一子时段T1，第二复位模块12响应第一使能电平，将复位电压写入发光元件D的阳极，第二发光控制模块14响应第二发光控制信号的使能电平，将复位电压写入第三节点N3，第一补偿单元9响应第一使能电平，将复位电压写入第二极板。
步骤K2'：在第四扫描信号由第一使能电平跳变至非使能电平时，第一极板的电压跳变，将第二极板的电压调整至第一电压。
基于电容维持两端压差恒定的特性，当调控电容C的第一极板所接收的第四扫描信号跳变时，该跳变引起调控电容C的第二极板的电压也发生变化，进而将与第二极板电连接的第二中间节点O2(或第二中间节点O2和第一中间节点O1)的电位拉高。
而且，该种驱动方式在利用第四扫描信号的跳变将第二中间节点O2(或第一中间节点O1和第二中间节点O2)的电位进行抬高之前，首先利用第二复位模块12、第二发光控制单元16和第一补偿单元9将复位信号线Vref和第二中间节点O2(或第一中间节点O1和第二中间节点O2)之间的通路导通，使复位电压传输至第二中间节点O2(或第一中间节点O1和第二中间节点O2)，为第二中间节点O2(或第一中间节点O1和第二中间节点O2)写入一个固定的基准电位，然后再在该固定的复位电压的基础上进行抬高，该种设置方式对抬高后的电位的控制更加精准，使其更好地被抬高至第一电位。
此外，该种驱动方式下，第二复位模块12与第四扫描信号线Scan4电连接，因此，第二复位模块12还能在第四扫描信号的作用下在保持帧HF内也将发光元件D的阳极的电位强制拉低，进而使显示面板所显示画面的亮度最低谷以较高的频率出现，降低亮度闪烁被人眼感知的风险。
基于同一发明构思，本发明实施例还提供了一种像素电路的驱动方法，结合图3、图12、图13、图14和图16，像素电路包括驱动晶体管M0、至少一个控制模块1和电压调控模块2。
其中，驱动晶体管M0的栅极与第一节点N1电连接，驱动晶体管M0的第一极与第二节点N2电连接，驱动晶体管M0的第二极与第三节点N3电连接。至少一个控制模块1与第一节点N1电连接，用于向第一节点N1写入电压，控制模块1包括串联设置的第一单元3和第二单元4，第一单元3与第二单元4之间具有中间节点O。电压调控模块2包括开关调控单元17，开关调控单元17的第一端接收第一电压，开关调控单元17的第二端与至少部分中间节点O电连接。
结合图15，像素电路的驱动周期包括写入帧WF和至少一个保持帧HF，写入帧WF包括第一非发光时段1T-npl1，保持帧HF包括第二非发光时段T-npl2。如图18所示，图18为本发明实施例所提供的驱动方法的另一种流程图，该驱动方法包括：
步骤S1'：在至少部分保持帧HF的第二非发光时段T-npl2，开关调控单元17将第一电压写入与其电连接的中间节点O，其中，|V-VN1|＜ΔV，V为第一电压，VN1为第一节点N1的电压，ΔV为预设压差。
在本发明实施例中，通过设置电压调控模块2，可以利用开关调控单元17在至少部分保持帧HF内直接向与其电连接的中间节点O的电压写入第一电压，从而对这部分中间节点O进行高频复位，将这部分中间节点O的电位拉高，使中间节点O与第一节点N1之间的压差维持在预设压差ΔV范围内。如此一来，减小了中间节点O与第一节点N1之间的电压差异，进而减小第一节点N1向中间节点O的漏电程度，使驱动晶体管M0的栅极的电位更好的维持在VData-Vth上，进而使驱动晶体管M0转换的驱动电流更趋于标准电流，即使在低频驱动下，也能有效改善因驱动电流升高而导致的屏幕闪烁的问题，优化显示效果。
在一种实施方式中，为了使调控后的中间节点O的电压更趋近于第一节点N1的电压，可以令ΔV满足：ΔV≤0.5V。
在一种实施方式中，为了对中间节点O进行更高频率的复位，在各个保持帧HF的第二非发光时段T-npl2内，开关调控单元17均将将第一电压写入与其电连接的中间节点O。
在一种实施方式中，至少一个控制模块1包括第一复位模块5和阈值补偿模块6。第一复位模块5电连接在复位信号线Vref与第一节点N1之间，包括串联设置的第一复位单元7和第二复位单元8，第一复位单元7和第二复位单元8之间具有第一中间节点O1。阈值补偿模块6电连接在第三节点N3与第一节点N1之间，包括串联设置的第一补偿单元9和第二补偿单元10，第一补偿单元9和第二补偿单元10之间具有第二中间节点O2。
电压调控模块2包括调控晶体管M7，调控晶体管M7的栅极与控制信号线CL电连接，调控晶体管M7的第一极接收第一电压，调控晶体管M7的第二极与第一中间节点O1和/或第二中间节点O2电连接。
基于此，电压调控模块2将第一电压写入与其电连接的中间节点O的过程包括：第一调控晶体管M7在控制信号的使能电平的作用下导通，将第一电压写入与其电连接的第一中间节点O1和/或第二中间节点O2，从而直接将第一中间节点O1和/或第二中间节点O2的电压置于第一电压，该种驱动方式对于第一中间节点O1和/或第二中间节点O2调整后的电压更好把控，且控制方式更加简单。
进一步地，请再次参见图12～图14，调控晶体管M7的第一极与用于提供第一电压的调控信号线CS电连接，第一调控晶体管M7将第一电压写入与其电连接的第一中间节点O1和/或第二中间节点O2的过程包括：第一调控晶体管M7将调控信号线CS提供的第一电压写入与其电连接的第一中间节点O1和/或第二中间节点O2，减小中间节点与第一节点N1的电压差异，从而在第二发光时段T-lp2内改善第一节点N1的漏电。
或者，请再次参见,16，调控晶体管M7的第一极与第一节点N1电连接，第一调控晶体管M7将第一电压写入与其电连接的第一中间节点O1和/或第二中间节点O2的过程包括：第一调控晶体管M7将第一节点N1的电压写入与其电连接的第一中间节点O1和/或第二中间节点O2，使第一节点N1的电位与第一中间节点O1和/或第二中间节点O2的电位一致，更大程度地减小中间节点与第一节点N1的电压差异，从而在第二发光时段T-lp2内改善第一节点N1的漏电。
基于同一发明构思，本发明实施例还提供了一种显示面板，如图19所示，图19为本发明实施例所提供的显示面板的一种结构示意图，该显示面板包括上述像素电路100。其中，像素电路100的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示装置，如图20所示，图20为本发明实施例所提供的显示装置的一种结构示意图，该显示装置包括上述显示面板200。当然，图20所示的显示装置仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (27)

1.一种像素电路，其特征在于，包括：
驱动晶体管，所述驱动晶体管的栅极与第一节点电连接，所述驱动晶体管的第一极与第二节点电连接，所述驱动晶体管的第二极与第三节点电连接；
至少一个控制模块，与所述第一节点电连接，用于向所述第一节点写入电压，所述控制模块包括串联设置的第一单元和第二单元，所述第一单元与所述第二单元之间具有中间节点；
电压调控模块，与至少部分所述控制模块的所述中间节点电连接；
所述像素电路的驱动周期包括写入帧和至少一个保持帧，所述写入帧包括第一非发光时段，所述保持帧包括第二非发光时段，所述电压调控模块用于在至少部分所述保持帧的所述第二非发光时段，将与其电连接的所述中间节点的电压调整至第一电压，其中，|V-VN1|＜ΔV，V为所述第一电压，VN1为所述第一节点的电压，ΔV为预设压差。
2.根据权利要求1所述的像素电路，其特征在于，
ΔV≤0.5V。
3.根据权利要求1所述的像素电路，其特征在于，至少一个所述控制模块包括：
第一复位模块，电连接在复位信号线与所述第一节点之间，包括串联设置的第一复位单元和第二复位单元，所述第一复位单元和第二复位单元之间具有第一中间节点；
阈值补偿模块，电连接在所述第三节点与所述第一节点之间，包括串联设置的第一补偿单元和第二补偿单元，所述第一补偿单元和所述第二补偿单元之间具有第二中间节点；
所述电压调控模块与所述第一中间节点和/或所述第二中间节点电连接。
4.根据权利要求3所述的像素电路，其特征在于，
所述电压调控模块包括电容调控单元，所述电容调控单元的第一端接收第一信号，所述电容调控单元的第二端与所述第一中间节点和/或所述第二中间节点电连接；
在至少部分所述保持帧的所述第二非发光时段，所述第一信号在使能电平和非使能电平之间发生跳变，所述电容调控单元用于利用所述第一信号的跳变，将与其电连接的所述第一中间节点和/或所述第二中间节点的电压调整至第一电压。
5.根据权利要求4所述的像素电路，其特征在于，
所述电容调控单元包括调控电容，所述调控电容的第一极板接收第一信号，所述调控电容的第二极板与所述第一中间节点和/或所述第二中间节点电连接。
6.根据权利要求5所述的像素电路，其特征在于，
所述第一复位单元电连接在所述复位信号线与第一中间节点之间，所述第一复位单元还与第一扫描信号线电连接，用于响应所述第一扫描信号的使能电平，将复位电压写入所述第一中间节点；
所述第二复位单元电连接在所述第一中间节点与所述第一节点之间，所述第二复位单元还与第二扫描信号线电连接，用于响应所述第二扫描信号的使能电平，将所述第一中间节点的电压写入所述第一节点；
所述调控电容的第一极板与所述第一扫描信号线电连接，所述调控电容的第二极板与所述第一中间节点电连接，或者，所述调控电容的第二极板与所述第一中间节点和所述第二中间节点电连接；
其中，在所述第一非发光时段，所述第一扫描信号的使能电平与所述第二扫描信号的使能电平交叠。
7.根据权利要求6所述的像素电路，其特征在于，
所述调控电容的第二极板与所述第一中间节点电连接，所述调控电容的电容值C满足：
C_1×(VN1-ΔV-Vref)<C×(VGH1-VGL1)<C_1×(VN1+ΔV-Vref)，其中，Vref为复位电压，VGH1为所述第一扫描信号中非使能电平的电压，VGL1为所述第一扫描信号中使能电平的电压，C_1为所述第一中间节点的节点电容；
或者，所述调控电容的第二极板与所述第一中间节点和所述第二中间节点电连接，所述调控电容的电容值C满足：
C_2×(VN1-ΔV-Vref)<C×(VGH1-VGL1)<C_2×(VN1+ΔV-Vref)，其中，C_2为所述第一中间节点的节点电容与所述第二中间节点的节点电容之和。
8.根据权利要求6所述的像素电路，其特征在于，
所述像素电路还包括：
第二复位模块，分别与所述第一扫描信号线、所述复位信号线和所述发光元件的阳极电连接，用于响应所述第一扫描信号的使能电平，将复位电压写入所述发光元件的阳极。
9.根据权利要求5所述的像素电路，其特征在于，
所述像素电路还包括：
数据写入模块，分别与第三扫描信号线、数据线和所述第二节点电连接，用于响应第三扫描信号的使能电平，将数据电压写入所述第二节点；
发光控制模块，包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元分别与第一发光控制信号线、所述电源信号线和所述第二节点电连接，用于响应第一发光控制信号的使能电平，将电源电压写入所述第二节点，所述第二发光控制单元分别与第二发光控制信号线、所述第三节点与所述发光元件的阳极电连接，用于响应第二发光控制信号的使能电平，将所述第三节点的电压写入所述发光元件的阳极；
第二复位模块，分别与第四扫描信号线、所述复位信号线和所述发光元件的阳极电连接，用于响应第四扫描信号的使能电平，将复位电压写入所述发光元件的阳极；
所述第一补偿单元与所述第四扫描信号线电连接，用于响应所述第四扫描信号的使能电平，将所述第二节点的电压写入所述第二中间节点；
所述第二补偿单元与所述第三扫描信号线电连接，用于响应所述第三扫描信号的使能电平，将所述第二中间节点的电压写入所述第一节点；
所述调控电容的第一极板与所述第四扫描信号线电连接，所述调控电容的第二极板与所述第二中间节点电连接，或者，所述调控电容的第二极板与所述第一中间节点和所述第二中间节点电连接；
其中，所述第一非发光时段和所述第二非发光时段均包括第一子时段和第二子时段，所述第一子时段位于所述第二子时段之前，在所述第一子时段，所述第一发光控制信号具有非使能电平，所述第二发光控制信号具有使能电平，在所述第二子时段，所述第一发光控制信号和所述第二发光控制信号分别具有非使能电平；
所述第四扫描信号包括呈周期输出的有效电平组，所述有效电平组包括第一使能电平和第二使能电平，所述第一使能电平位于所述第一子时段，所述第二使能电平位于所述第二子时段，且与所述第三扫描信号的使能电平交叠。
10.根据权利要求9所述的像素电路，其特征在于，
所述调控电容的第二极板与所述第二中间节点电连接，所述调控电容的电容值C'满足：
C_3×(VN1-ΔV-Vref)<C'×(VGH2-VGL2)<C_3×(VN1+ΔV-Vref)，其中，Vref为复位电压，VGH2为所述第四扫描信号中非使能电平的电压，VGL2为所述第四扫描信号中使能电平的电压，C_3为所述第二中间节点的节点电容；
或者，所述调控电容的第二极板与所述第一中间节点和所述第二中间节点电连接，所述调控电容的电容值C'满足：
C_4×(VN1-ΔV-Vref)<C'×(VGH2-VGL2)<C_4×(VN1+ΔV-Vref)，其中，C_4为所述第一中间节点的节点电容和所述第二中间节点的节点电容之和。
11.根据权利要求3所述的像素电路，其特征在于，
所述电压调控模块包括开关调控单元，所述开关调控单元的第一端接收所述第一电压，所述开关调控单元的第二端与所述第一中间节点和/或所述第二中间节点电连接；
在至少部分所述保持帧的所述第二非发光时段，所述开关调控单元用于将所述第一电压写入与其电连接的所述第一中间节点和/或所述第二中间节点。
12.根据权利要求11所述的像素电路，其特征在于，
所述开关调控单元包括调控晶体管，所述调控晶体管的栅极与控制信号线电连接，所述调控晶体管的第一极接收所述第一电压，所述调控晶体管的第二极与所述第一中间节点和/或所述第二中间节点电连接。
13.根据权利要求12所述的像素电路，其特征在于，
所述调控晶体管的第一极与用于提供所述第一电压的调控信号线电连接。
14.根据权利要求12所述的像素电路，其特征在于，
所述调控晶体管的第一极与所述第一节点电连接。
15.根据权利要求3所述的像素电路，其特征在于，
所述第一复位单元包括第一复位晶体管，所述第一复位晶体管的第一极与所述复位信号线电连接，所述第一复位晶体管的第二极与所述第一中间节点电连接；
第二复位单元包括第二复位晶体管，所述第二复位晶体管的第一极与所述第一中间节点电连接，所述第二复位晶体管的第二极与所述第一节点电连接；
所述第一补偿单元包括第一补偿晶体管，所述第一补偿晶体管的第一极与所述第三节点电连接，所述第一补偿晶体管的第二极与所述第二中间节点电连接；
所述第二补偿单元包括第二补偿晶体管，所述第二补偿晶体管的第一极与所述第二中间节点电连接，所述第二补偿晶体管的第二极与所述第一节点电连接。
16.根据权利要求1所述的像素电路，其特征在于，
所述像素电路还包括：
数据写入模块，包括数据写入晶体管，所述数据写入晶体管的第一极与所述数据线电连接，所述数据写入晶体管的第二极与所述第二节点电连接；
第二复位模块，包括第三复位晶体管，所述第三复位晶体管的第一极与所述复位信号线电连接，所述第三复位晶体管的第二极与所述发光元件的阳极电连接；
发光控制模块，包括第一发光控制晶体管和第二发光控制晶体管，其中，所述第一发光控制晶体管的第一极与所述电源信号线电连接，所述第一发光控制晶体管的第二极与所述第二节点电连接，所述第二发光控制晶体管的第一极与所述第三节点电连接，所述第二发光控制晶体管的第二极与所述发光元件的阳极电连接。
17.一种像素电路的驱动方法，其特征在于，
所述像素电路包括：
驱动晶体管，所述驱动晶体管的栅极与第一节点电连接，所述驱动晶体管的第一极与第二节点电连接，所述驱动晶体管的第二极与第三节点电连接；
至少一个控制模块，与所述第一节点电连接，用于向所述第一节点写入电压，所述控制模块包括串联设置的第一单元和第二单元，所述第一单元与所述第二单元之间具有中间节点；
电压调控模块，包括电容调控单元，所述电容调控单元的第一端接收第一信号，所述电容调控单元的第二端与至少部分所述中间节点电连接；
所述像素电路的驱动周期包括写入帧和至少一个保持帧，所述写入帧包括第一非发光时段，所述保持帧包括第二非发光时段，所述驱动方法包括：
在至少部分所述保持帧的所述第二非发光时段，所述第一信号在使能电平和非使能电平之间发生跳变，所述电容调控单元利用所述第一信号的跳变，将与其电连接的所述中间节点的电压调整至第一电压，其中，|V-VN1|＜ΔV，V为所述第一电压，VN1为所述第一节点的电压，ΔV为预设压差。
18.根据权利要求17所述的驱动方法，其特征在于，
ΔV≤0.5V。
19.根据权利要求17所述的驱动方法，其特征在于，
至少一个所述控制模块包括：
第一复位模块，电连接在复位信号线与所述第一节点之间，包括串联设置的第一复位单元和第二复位单元，所述第一复位单元和第二复位单元之间具有第一中间节点；
阈值补偿模块，电连接在所述第三节点与所述第一节点之间，包括串联设置的第一补偿单元和第二补偿单元，所述第一补偿单元和所述第二补偿单元之间具有第二中间节点；
所述电容调控单元包括调控电容，所述调控电容的第一极板接收第一信号，所述调控电容的第二极板与所述第一中间节点和/或所述第二中间节点电连接；
所述电容调控单元将与其电连接的所述中间节点的电压调整至所述第一电压的过程包括：所述第一信号由所述使能电平跳变至所述非使能电平时，所述调控电容的所述第一极板的电压跳变，所述调控电容将所述第二极板的电压调整至所述第一电压。
20.根据权利要求19所述的驱动方法，其特征在于，
所述第一复位单元电连接在所述复位信号线与第一中间节点之间，所述第一复位单元还与第一扫描信号线电连接；
所述第二复位单元电连接在所述第一中间节点与所述第一节点之间，所述第二复位单元还与第二扫描信号线电连接；
所述调控电容的第一极板与所述第一扫描信号线电连接，所述调控电容的第二极板与所述第一中间节点电连接，或者，所述调控电容的第二极板与所述第一中间节点和所述第二中间节点电连接；
所述调控电容将与其电连接的所述第一中间节点和/或所述第二中间节点的电压调整至所述第一电压的过程包括：
所述第一复位单元响应所述第一扫描信号的使能电平，将所述复位电压写入所述第二极板；
在所述第一扫描信号由所述使能电平跳变至所述非使能电平时，所述第一极板的电压跳变，将所述第二极板的电压调整至所述第一电压。
21.根据权利要求19所述的驱动方法，其特征在于，
所述像素电路还包括：
数据写入模块，分别与第三扫描信号线、数据线和所述第二节点电连接；
发光控制模块，包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元分别与第一发光控制信号线、所述电源信号线和所述第二节点电连接，所述第二发光控制单元分别与第二发光控制信号线、所述第三节点与所述发光元件的阳极电连接；
第二复位模块，分别与第四扫描信号线、所述复位信号线和所述发光元件的阳极电连接；
所述第一补偿单元与所述第四扫描信号线电连接，所述第二补偿单元与所述第三扫描信号线电连接；
所述调控电容的第一极板与所述第四扫描信号线电连接，所述调控电容的第二极板与所述第二中间节点电连接，或者，所述调控电容的第二极板与所述第一中间节点和所述第二中间节点电连接；
所述第一非发光时段和所述第二非发光时段均包括第一子时段和第二子时段，所述第一子时段位于所述第二子时段之前，在所述第一子时段，所述第一发光控制信号具有非使能电平，所述第二发光控制信号具有使能电平，在所述第二子时段，所述第一发光控制信号和所述第二发光控制信号分别具有非使能电平；
所述第四扫描信号包括呈周期输出的有效电平组，所述有效电平组包括第一使能电平和第二使能电平，所述第一使能电平位于所述第一子时段，所述第二使能电平位于所述第二子时段，且与所述第三扫描信号的使能电平交叠；
所述调控电容将与其电连接的所述第一中间节点和/或所述第二中间节点的电压调整至所述第一电压的过程包括：
在所述第一子时段，所述第二复位模块响应所述第一使能电平，将所述复位电压写入所述发光元件的阳极，所述第二发光控制模块响应所述第二发光控制信号的使能电平，将所述复位电压写入所述第三节点，所述第一补偿单元响应所述第一使能电平，将所述复位电压写入所述第二极板；
在所述第四扫描信号由所述第一使能电平跳变至所述非使能电平时，所述第一极板的电压跳变，将所述第二极板的电压调整至所述第一电压。
22.一种像素电路的驱动方法，其特征在于，
所述像素电路包括：
驱动晶体管，所述驱动晶体管的栅极与第一节点电连接，所述驱动晶体管的第一极与第二节点电连接，所述驱动晶体管的第二极与第三节点电连接；
至少一个控制模块，与所述第一节点电连接，用于向所述第一节点写入电压，所述控制模块包括串联设置的第一单元和第二单元，所述第一单元与所述第二单元之间具有中间节点；
电压调控模块，所述电压调控模块包括开关调控单元，所述开关调控单元的第一端接收所述第一电压，所述开关调控单元的第二端与至少部分所述中间节点电连接；
所述像素电路的驱动周期包括写入帧和至少一个保持帧，所述写入帧包括第一非发光时段，所述保持帧包括第二非发光时段，所述驱动方法包括：
在至少部分所述保持帧的所述第二非发光时段，所述开关调控单元将所述第一电压写入与其电连接的所述中间节点，其中，|V-VN1|＜ΔV，V为所述第一电压，VN1为所述第一节点的电压，ΔV为预设压差。
23.根据权利要求22所述的驱动方法，其特征在于，
ΔV≤0.5V。
24.根据权利要求22所述的驱动方法，其特征在于，
至少一个所述控制模块包括：
第一复位模块，电连接在复位信号线与所述第一节点之间，包括串联设置的第一复位单元和第二复位单元，所述第一复位单元和第二复位单元之间具有第一中间节点；
阈值补偿模块，电连接在所述第三节点与所述第一节点之间，包括串联设置的第一补偿单元和第二补偿单元，所述第一补偿单元和所述第二补偿单元之间具有第二中间节点；
所述电压调控模块包括调控晶体管，所述调控晶体管的栅极与控制信号线电连接，所述调控晶体管的第一极接收所述第一电压，所述调控晶体管的第二极与所述第一中间节点和/或所述第二中间节点电连接；
所述电压调控模块将所述第一电压写入与其电连接的所述中间节点的过程包括：所述第一调控晶体管在控制信号的使能电平的作用下导通，将所述第一电压写入与其电连接的所述第一中间节点和/或所述第二中间节点。
25.根据权利要求24所述的驱动方法，其特征在于，
所述调控晶体管的第一极与用于提供所述第一电压的调控信号线电连接，所述第一调控晶体管将所述第一电压写入与其电连接的所述第一中间节点和/或所述第二中间节点的过程包括：所述第一调控晶体管将所述调控信号线提供的所述第一电压写入与其电连接的所述第一中间节点和/或所述第二中间节点；
或者，所述调控晶体管的第一极与所述第一节点电连接，所述第一调控晶体管将所述第一电压写入与其电连接的所述第一中间节点和/或所述第二中间节点的过程包括：所述第一调控晶体管将所述第一节点的电压写入与其电连接的所述第一中间节点和/或所述第二中间节点。
26.一种显示面板，其特征在于，包括呈阵列排布的如权利要求1～16任一项所述的像素电路。
27.一种显示装置，其特征在于，包括如权利要求26所述的显示面板。
CN202111431600.XA 2021-11-29 2021-11-29 像素电路及其驱动方法、显示面板、显示装置 Active CN114038430B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111431600.XA CN114038430B (zh) 2021-11-29 2021-11-29 像素电路及其驱动方法、显示面板、显示装置
US17/692,664 US20220199024A1 (en) 2021-11-29 2022-03-11 Pixel circuit and driving method for same, display panel, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111431600.XA CN114038430B (zh) 2021-11-29 2021-11-29 像素电路及其驱动方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN114038430A true CN114038430A (zh) 2022-02-11
CN114038430B CN114038430B (zh) 2023-09-29

Family

ID=80146022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111431600.XA Active CN114038430B (zh) 2021-11-29 2021-11-29 像素电路及其驱动方法、显示面板、显示装置

Country Status (2)

Country Link
US (1) US20220199024A1 (zh)
CN (1) CN114038430B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114550650A (zh) * 2022-02-28 2022-05-27 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
CN114582283A (zh) * 2022-03-30 2022-06-03 云谷（固安）科技有限公司 一种像素电路和显示面板
CN114627818A (zh) * 2022-05-07 2022-06-14 惠科股份有限公司 显示单元的驱动电路、方法以及显示装置
CN115050330A (zh) * 2022-07-20 2022-09-13 武汉天马微电子有限公司 显示面板及其像素电路和显示驱动方法
CN115064126A (zh) * 2022-06-28 2022-09-16 武汉天马微电子有限公司 一种像素电路及显示面板、显示装置
CN116052586A (zh) * 2023-02-14 2023-05-02 武汉天马微电子有限公司 像素电路、驱动方法及显示面板
WO2023216322A1 (zh) * 2022-05-07 2023-11-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2024159421A1 (zh) * 2023-01-31 2024-08-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
US12080236B2 (en) 2021-12-30 2024-09-03 HKC Corporation Limited Driving circuit and driving method and display device
US12094411B2 (en) 2021-12-30 2024-09-17 Chongqing Hkc Optoelectronics Technology Co., Ltd. Display panel having scan lines and scatter lines connected to switches, method of driving a display unit, and display device having a display unit driven thereby

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038409B (zh) * 2021-11-24 2023-03-17 武汉华星光电半导体显示技术有限公司 像素电路及显示面板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170148384A1 (en) * 2015-11-23 2017-05-25 Samsung Display Co., Ltd. Organic light-emitting diode display
CN110085170A (zh) * 2019-04-29 2019-08-02 昆山国显光电有限公司 一种像素电路、像素电路的驱动方法和显示面板
CN110992880A (zh) * 2019-12-19 2020-04-10 武汉天马微电子有限公司 一种显示面板及显示装置
CN111489701A (zh) * 2020-05-29 2020-08-04 上海天马有机发光显示技术有限公司 阵列基板及其驱动方法、显示面板和显示装置
CN111785210A (zh) * 2020-07-16 2020-10-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
CN111816119A (zh) * 2020-08-31 2020-10-23 上海天马有机发光显示技术有限公司 显示面板及显示装置
KR20200143801A (ko) * 2019-06-17 2020-12-28 한국항공대학교산학협력단 화소 회로 및 이를 포함하는 디스플레이 장치
CN112289267A (zh) * 2020-10-30 2021-01-29 昆山国显光电有限公司 像素电路和显示面板
CN112908265A (zh) * 2021-01-27 2021-06-04 京东方科技集团股份有限公司 像素驱动电路、其驱动方法、阵列基板及显示装置
CN113192460A (zh) * 2021-05-17 2021-07-30 厦门天马微电子有限公司 一种显示面板和显示装置
CN113314074A (zh) * 2021-05-17 2021-08-27 上海天马微电子有限公司 显示面板和显示装置
CN113314073A (zh) * 2021-05-17 2021-08-27 上海天马微电子有限公司 显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102303216B1 (ko) * 2015-06-16 2021-09-17 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN107665672B (zh) * 2016-07-27 2020-01-31 上海和辉光电有限公司 像素电路及其驱动方法
CN109523956B (zh) * 2017-09-18 2022-03-04 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
KR20210050626A (ko) * 2019-10-28 2021-05-10 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN111613177A (zh) * 2020-06-28 2020-09-01 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、显示面板和显示装置
CN111710299B (zh) * 2020-06-30 2022-01-07 厦门天马微电子有限公司 一种显示面板、其驱动方法及显示装置
KR20220063789A (ko) * 2020-11-09 2022-05-18 삼성디스플레이 주식회사 발광 표시 장치
US11532282B2 (en) * 2020-12-09 2022-12-20 Apple Inc. Displays with reduced temperature luminance sensitivity

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170148384A1 (en) * 2015-11-23 2017-05-25 Samsung Display Co., Ltd. Organic light-emitting diode display
CN110085170A (zh) * 2019-04-29 2019-08-02 昆山国显光电有限公司 一种像素电路、像素电路的驱动方法和显示面板
KR20200143801A (ko) * 2019-06-17 2020-12-28 한국항공대학교산학협력단 화소 회로 및 이를 포함하는 디스플레이 장치
CN110992880A (zh) * 2019-12-19 2020-04-10 武汉天马微电子有限公司 一种显示面板及显示装置
CN111489701A (zh) * 2020-05-29 2020-08-04 上海天马有机发光显示技术有限公司 阵列基板及其驱动方法、显示面板和显示装置
CN111785210A (zh) * 2020-07-16 2020-10-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
CN111816119A (zh) * 2020-08-31 2020-10-23 上海天马有机发光显示技术有限公司 显示面板及显示装置
CN112289267A (zh) * 2020-10-30 2021-01-29 昆山国显光电有限公司 像素电路和显示面板
CN112908265A (zh) * 2021-01-27 2021-06-04 京东方科技集团股份有限公司 像素驱动电路、其驱动方法、阵列基板及显示装置
CN113192460A (zh) * 2021-05-17 2021-07-30 厦门天马微电子有限公司 一种显示面板和显示装置
CN113314074A (zh) * 2021-05-17 2021-08-27 上海天马微电子有限公司 显示面板和显示装置
CN113314073A (zh) * 2021-05-17 2021-08-27 上海天马微电子有限公司 显示面板及显示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12080236B2 (en) 2021-12-30 2024-09-03 HKC Corporation Limited Driving circuit and driving method and display device
US12094411B2 (en) 2021-12-30 2024-09-17 Chongqing Hkc Optoelectronics Technology Co., Ltd. Display panel having scan lines and scatter lines connected to switches, method of driving a display unit, and display device having a display unit driven thereby
CN114550650A (zh) * 2022-02-28 2022-05-27 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
CN114550650B (zh) * 2022-02-28 2023-09-19 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
CN114582283A (zh) * 2022-03-30 2022-06-03 云谷（固安）科技有限公司 一种像素电路和显示面板
CN114582283B (zh) * 2022-03-30 2024-05-03 云谷（固安）科技有限公司 一种像素电路和显示面板
CN114627818A (zh) * 2022-05-07 2022-06-14 惠科股份有限公司 显示单元的驱动电路、方法以及显示装置
WO2023216322A1 (zh) * 2022-05-07 2023-11-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN115064126A (zh) * 2022-06-28 2022-09-16 武汉天马微电子有限公司 一种像素电路及显示面板、显示装置
CN115050330A (zh) * 2022-07-20 2022-09-13 武汉天马微电子有限公司 显示面板及其像素电路和显示驱动方法
WO2024159421A1 (zh) * 2023-01-31 2024-08-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
CN116052586A (zh) * 2023-02-14 2023-05-02 武汉天马微电子有限公司 像素电路、驱动方法及显示面板

Also Published As

Publication number Publication date
US20220199024A1 (en) 2022-06-23
CN114038430B (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
CN114038430B (zh) 像素电路及其驱动方法、显示面板、显示装置
US11450274B2 (en) Display panel, driving method of display panel, and display device
US12100352B2 (en) Display panel and display device
CN112885304B (zh) 像素电路、显示面板和像素电路的驱动方法
CN112216244B (zh) 显示面板及其驱动方法和显示模组
CN112509523B (zh) 一种显示面板、驱动方法及显示装置
CN114038420B (zh) 一种显示面板和显示装置
CN109272940A (zh) 像素驱动电路及其驱动方法、显示基板
US11996027B2 (en) Display device and method for driving display panel
CN114038383B (zh) 显示面板及其驱动方法、显示装置
US20240169910A1 (en) Pixel circuit, driving method and display device
CN115565493B (zh) 一种像素驱动电路及其驱动方法、显示装置
US20240112610A1 (en) Display panel, driving method thereof, and display device
CN117423314B (zh) 像素电路及其驱动方法、显示面板
US20230343294A1 (en) Pixel circuit and driving method therefor, and display panel
CN114005396B (zh) 像素电路和显示面板
CN114913801A (zh) 显示面板的驱动方法、显示装置
CN111179833B (zh) 像素电路及其驱动方法、显示装置
CN114120920B (zh) 像素电路及其驱动方法、显示面板、显示装置
CN115223505B (zh) 显示装置及显示面板的驱动方法
CN116052586B (zh) 像素电路、驱动方法及显示面板
CN113948043B (zh) 像素驱动电路及其驱动方法、显示面板和电子设备
WO2023201468A1 (zh) 像素电路及其驱动方法、显示装置
CN116844474A (zh) 一种像素电路及显示面板、显示装置
TW202316403A (zh) 像素電路及其驅動方法和顯示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant