CN115662343A - 像素驱动电路及其驱动方法、显示面板 - Google Patents

像素驱动电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN115662343A
CN115662343A CN202211401508.3A CN202211401508A CN115662343A CN 115662343 A CN115662343 A CN 115662343A CN 202211401508 A CN202211401508 A CN 202211401508A CN 115662343 A CN115662343 A CN 115662343A
Authority
CN
China
Prior art keywords
transistor
driving
voltage
capacitor
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211401508.3A
Other languages
English (en)
Other versions
CN115662343B (zh
Inventor
李泽尧
郑浩旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202211401508.3A priority Critical patent/CN115662343B/zh
Publication of CN115662343A publication Critical patent/CN115662343A/zh
Priority to PCT/CN2023/094634 priority patent/WO2024098709A1/zh
Application granted granted Critical
Publication of CN115662343B publication Critical patent/CN115662343B/zh
Priority to US18/213,267 priority patent/US12112692B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0633—Adjustment of display parameters for control of overall brightness by amplitude modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请公开了一种像素驱动电路及其驱动方法、显示面板，其中，像素驱动电路包括：发光元件；电源线，包括高电位电源和低电位电源，与所述发光元件连接；脉冲幅度调制单元，包括连接所述发光元件和所述电源线的第一驱动晶体管，根据施加在所述第一驱动晶体管栅极的电压向所述发光元件提供具有不同幅度的驱动电流；脉冲幅宽调制单元，包括连接所述发光元件与所述幅度调制单元的第二驱动晶体管，根据施加在所述第二驱动晶体管栅极的电压控制所述发光元件的驱动电流的持续时间。通过上述结构，保持发光元件始终工作在效率较高的区间。

Description

像素驱动电路及其驱动方法、显示面板
技术领域
本发明涉及显示面板领域，特别是涉及像素驱动电路及其驱动方法、显示面板。
背景技术
无机微发光二极管(Micro Light Emitting Diode, Micro LED）显示器是当今显示器研究领域的热点之一。
与OLED显示器相比，Micro LED具有信赖性高、功耗低、亮度高及响应速度快等优点。其中，用于控制LED发光的驱动电路是Micro LED显示器的核心技术内容，具有重要的研究意义。
然而，由于LED在不同驱动电流下的发光效率存在很大差异，为了降低Micro LED显示器的功耗，需要始终让LED工作在相对较高的电流下，才能保持LED始终工作在效率较高的区间。
发明内容
本申请主要解决的技术问题是提供一种像素驱动电路及其驱动方法、显示面板，以实现发光元件始终工作在效率较高的区间。
为解决上述问题，本申请提供了一种像素驱动电路，其中，所述像素驱动电路包括：发光元件；电源线，包括高电位电源和低电位电源，与所述发光元件连接；脉冲幅度调制单元，包括连接所述发光元件和所述电源线的第一驱动晶体管，根据施加在所述第一驱动晶体管栅极的电压向所述发光元件提供具有不同幅度的驱动电流；脉冲幅宽调制单元，包括连接所述发光元件与所述幅度调制单元的第二驱动晶体管，根据施加在所述第二驱动晶体管栅极的电压控制所述发光元件的驱动电流的持续时间。
其中，所述第一驱动晶体管的源极与所述电源线连接，漏极与所述第二驱动晶体管的源极连接，所述第二驱动晶体管的漏极与所述发光元件连接。
其中，所述像素驱动电路还包括驱动电流侦测单元，与所述第一驱动晶体管的漏极连接，以侦测所述第一驱动晶体管的驱动电流；其中，所述驱动电流侦测单元包括第一开关晶体管，所述第一开关晶体管的源极与所述第一驱动晶体管的漏极连接，漏极与测量走线连接，栅极与扫描控制线连接。
其中，所述脉冲幅度调制单元还包括第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第一电容和第二电容；所述第一电容的第一极板与所述第二驱动晶体管的栅极连接，第二极板与电源线连接；所述第一晶体管的源极与第一信号线连接，漏极与所述第二驱动晶体管的栅极连接，栅极与第一扫描控制线连接；所述第二晶体管的源极与第二信号线连接，漏极与第二驱动晶体管的栅极连接，栅极与所述第三晶体管的漏极以及所述第二电容的第一极板连接；所述第三晶体管的源极与第三信号线连接，漏极与所述第二晶体管的栅极以及第二电容的第一极板连接，栅极与第二扫描控制线连接；所述第四晶体管的源极与控制信号线连接，漏极与所述第二电容的第二极板连接，栅极与第三扫描控制线连接。
其中，所述脉冲幅宽调制单元还包括第五晶体管，所述第五晶体管与所述第一晶体管并联，以控制所述第二驱动晶体管的栅极电压；所述第五晶体管的源极与所述第一信号线连接，漏极与所述第二驱动晶体管的栅极连接，栅极与所述第二扫描控制线连接，以保持所述第二驱动晶体管的栅极的初始电压。
其中，所述像素驱动电路还包括控制单元，连接所述发光元件和所述电源线，用于控制所述发光元件的通/断；所述控制单元包括第二开关晶体管，所述第二开关晶体管的源极与所述第二驱动晶体管的漏极连接，漏极与所述发光元件连接，栅极与第四扫描控制线连接。
其中，所述脉冲幅度调制单元还包括第六晶体管和第三电容；所述第六晶体管的源极与数据线连接，漏极与所述第一驱动晶体管的栅极连接，且与所述第三电容的第一极板连接，栅极与第一扫描控制线连接，第三电容的第二极板与所述电源线连接。
其中，所述第一驱动晶体管、第二驱动晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一开关晶体管、第二开关晶体管为N型晶体管和/或P型晶体管。
本申请还提供一种像素驱动电路的驱动方法，其中，包括：第一阶段，第N行的所述第一扫描控制线控制所述第六晶体管和所述第一晶体管导通，所述数据线的数据电压通过所述第六晶体管传输至所述第三电容的第一极板以及所述第一驱动晶体管的栅极，并通过所述第三电容保持所述数据电压，以实现对所述第一驱动晶体管的驱动电流的幅度设定；所述第一信号线的第一电压通过所述第一晶体管传输至所述第一电容的第一极板以及所述第二驱动晶体管的栅极，并通过所述第一电容保持，以实现所述第二驱动晶体管的关闭；第二阶段，第N行的所述第二扫描控制线控制所述第三晶体管导通，所述第三信号线的第三电压通过所述第三晶体管传输至所述第二晶体管的栅极以及第二电容的第一极板，以保持所述第二晶体管的关闭；同时，所述第三扫描控制线控制所述第四晶体管导通，所述控制信号线的第一电平电压通过所述第四晶体管写入第二电容的第二极板，并通过所述第二电容的耦合效应传输至所述第二晶体管的栅极；第三阶段，第N行的所述第三扫描控制线控制所述第四晶体管导通，所述控制信号线的第二电平电压通过所述第四晶体管写入所述第二电容的第二极板，并通过所述第二电容的耦合效应传输至所述第二晶体管的栅极，以使所述第二晶体管关闭；第四阶段，所有行的所述第三扫描控制线控制所述第四晶体管导通，所述控制信号线的摆动电压通过所述第四晶体管传输至所述第二晶体管的栅极，以控制所述第二晶体管导通，此时，所述第二信号线的第二电压通过所述第二晶体管传输至第二驱动晶体管的栅极，以控制所述第二驱动晶体管的导通；其中，通过所述摆动电压控制所述第二晶体管的导通时间，进一步控制所述第二驱动晶体管的导通时间，从而控制所述发光元件的发光时间。
其中，所述第二晶体管为P型晶体管，所述摆动电压为均匀下降的电压，所述发光元件的发光时间与所述摆动电压的斜率有关。
其中，所述第二晶体管为N型晶体管，所述摆动电压为均匀上升的电压。
其中，在第二阶段或第三阶段，第N行的所述扫描控制线还控制第一开关晶体管导通，使所述第一驱动晶体管的漏极与所述测量走线形成通路，测量所述第一驱动晶体管的驱动电流。
其中，所述扫描控制线为所述第二扫描控制线或所述第三扫描控制线。
其中，在第二阶段，第N行的所述第二扫描控制线还控制所述第五晶体管导通，将所述第一信号线的第一电压传输至所述第一电容的第一极板以及所述第二驱动晶体管的栅极，保持所述第二驱动晶体管的栅极的电压不变。
其中，在第四阶段，所述第四扫描控制线控制所述第二开关晶体管导通，以使所述电源线与所述发光元件形成通路，实现所述发光元件的发光。
本申请还提供一种显示面板，显示面板包括多个呈阵列排布的像素单元，每个像素单元设置有上述第一实施例中的像素驱动电路。
本申请的有益效果是：通过晶体管及控制线控制脉冲幅度调制单元的第一驱动晶体管的栅极电压来调制发光元件的驱动电流，通过控制脉冲幅宽调制单元的第二驱动晶体管的栅极电压来调制发光元件的发光时间。本申请通过分别控制两个TFT的栅极电压来实现PWM调制和PAM调制，从而使发光元件能总是在高效率的工作区间，方便实现灰阶的切割。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请像素驱动电路一实施例的框架结构示意图；
图2为本申请像素驱动电路第一具体实施例的结构示意图；
图3为本申请像素驱动电路的驱动方法第一实施例的驱动信号时序图；
图4为本申请第一像素驱动电路的驱动方法在第一阶段的等效电路图；
图5为本申请第一像素驱动电路的驱动方法在第二阶段的等效电路图；
图6为本申请第一像素驱动电路的驱动方法在第三阶段的等效电路图；
图7为本申请第一像素驱动电路的驱动方法在第四阶段的等效电路图；
图8为本申请像素驱动电路第二具体实施例的结构示意图；
图9为本申请第二像素驱动电路的驱动方法在第二阶段的等效电路图；
图10为本申请显示面板一实施例的结构示意图。
T1第六晶体管；T2第一驱动晶体管；T3第一开关晶体管；T4第二驱动晶体管；T5第四晶体管；T6第三晶体管；T7第二晶体管；T8第一晶体管；T9第五晶体管；T10第二开关晶体管；scan1第一扫描控制线；scan2第二扫描控制线；scan3第三扫描控制线；EM第四扫描控制线；VDD高电位电源线；VSS低电位电源线；LED发光元件；gh1第一信号线；gl第二信号线；gh2第三信号线；C1第三电容；C2第一电容；C3第二电容；data数据线；detect测量走线；100像素单元。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上文清楚地表示其他含义，“多种”一般包含至少两种，但是不排除包含至少一种的情况。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
应当理解，本文中使用的术语“包括”、“包含”或者其他任何变化意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
需要说明，若本申请实施例中有涉及方向性指示（诸如上、下、左、右、前、后……），则该方向性指示仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的每一个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
本申请提供一种像素驱动电路，具体请参阅图1，图1为本申请像素驱动电路一实施例的框架结构示意图。如图1所示，像素驱动电路包括：发光元件，电源线，脉冲幅度调制单元（PAM）以及脉冲幅宽调制单元（PWM）。
其中，电源线包括高电位电源线VDD和低电位电源线VSS。电源通过高电位电源线VDD流经发光元件再流向低电位电源线VSS。其中，低电位电源线VSS可以接地，在此不作限定。在本实施例中，电源线是指高电位电源线VDD。
在本实施例中，电源线与发光元件之间通过脉冲幅度调制单元以及脉冲幅宽调制单元连接，通过脉冲幅度调制单元对发光元件的驱动电流进行调整，通过脉冲幅宽调制单元对发光元件的发光时间进行调整。
具体地，脉冲幅度调制单元包括第一驱动晶体管，第一驱动晶体管的源极连接高 电位电源线，漏极与发光元件连接，根据施加在第一驱动晶体管的栅极的电压向发光元件 提供具有不同幅度的驱动电流，也就是说通过控制第一驱动晶体管的栅源电压来控制流经 其源/漏极电流的大小。其中，驱动电流
Figure 931149DEST_PATH_IMAGE001
，
Figure 214363DEST_PATH_IMAGE002
为第一驱动晶体管 的栅源电压，
Figure 36825DEST_PATH_IMAGE003
为第一驱动晶体管导通的阈值电压。其中，驱动电流也是指流经发光元件 的驱动电流，驱动电流与发光元件的发光亮度相关。
脉冲幅宽调制单元包括第二驱动晶体管，第二驱动晶体管的源极与第一驱动晶体管的漏极连接，漏极与发光元件连接，以连接脉冲幅度调制单元和发光元件。脉冲幅宽调制单元根据调整施加在第二驱动晶体管的栅极的电压来控制第二驱动晶体管的导通时间，从而控制流经发光元件的驱动电流的持续时间，也就是控制发光元件的发光时长。在本实施例中，脉冲幅宽调制单元和脉冲幅度调制单元串联。
在其它实施例中，脉冲幅度调制单元和脉冲幅宽调制单元还可以调换顺序，在此不作限定。
本实施例的有益效果是：通过第一驱动晶体管和第二驱动晶体管分别控制发光元件的驱动电流和发光时间，从而通过分别控制第一晶体管和第二晶体管的栅极电压来控制发光元件的驱动电流和发光时间，方便控制和调节。
本申请还提供第一种像素驱动电路的具体电路结构，具体请参阅图2，图2为本申请像素驱动电路第一具体实施例的结构示意图。如图2所示，具体地，脉冲幅宽调制单元（PWM）还包括第一晶体管T8、第二晶体管T7、第三晶体管T6、第四晶体管T5以及第一电容C2和第二电容C3。
其中，第一电容C2的第一极板与第二驱动晶体管T4的栅极连接，第一电容C2的第二极板与高电位电源线VDD连接。
第一晶体管T8的源极与第一信号线gh1连接，漏极与第二驱动晶体管T4的栅极以及第一电容C2的第一极板连接，栅极与第一扫描控制线scan1连接。第一晶体管T8向第二驱动晶体管T4的栅极充入第一电压gh1，并通过第一电容C2的第一极板进行保持。其中，第一电压gh1使第二驱动晶体管T4不导通。
第二晶体管T7的源极与第二信号线gl连接，漏极与第二驱动晶体管T4的栅极连接，栅极与第三晶体管T6的漏极以及第二电容C3的第一极板连接。
第三晶体管T6的源极与第三信号线gh2连接，漏极与第二晶体管T7的栅极连接，栅极与第二扫描控制线scan2以及第二电容C3的第一极板连接。
第四晶体管T5的源极与控制信号线a连接，漏极与第二电容C3的第二极板连接，栅极与第三扫描控制线scan3连接。通过第三晶体管T6和第四晶体管T5共同调整第二晶体管T7的栅极的电压。
在本实施例中，通过第一晶体管T8向第二驱动晶体管T4的栅极充入初始电压，以保证第二驱动晶体管T4不导通，再通过控制第二晶体管T7的栅极电压来控制第二晶体管T7导通，从而通过第二晶体管T7向第二驱动晶体管T4的栅极充入导通电压，使第二驱动晶体管T4能导通，并控制第二驱动晶体管T4的导通时间，从而控制发光元件LED的发光时间。
在一具体实施例中，为了防止对第二晶体管T7的栅极的电压进行调制时意外导致第二晶体管T7导通而使第二驱动晶体管T4的栅极电压发生变化，通过在第二驱动晶体管T4的栅极串联一个第五晶体管T9。第五晶体管T9与第一晶体管T8并联，以控制第二驱动晶体管在充电过程中的栅极电压。
在其它实施例中，第三晶体管T6和第四晶体管T5的电压变化不是一定能使第二晶体管T7导通，存在一定的概率性，因此，也可以不设置第五晶体管T9。
在本具体实施例中，进一步地，为了避免第二驱动晶体管T4在充电过程中导通而导致发光元件LED发光，在发光元件和电源线之间设置一控制单元，用于控制发光元件和电源线之间的导通或断开。其中，控制单元可以连接在电源线与发光元件的任意位置。在本实施例中，控制单元连接在脉冲宽度调制单元与发光元件LED之间。在其它实施例中，也可以连接在脉冲幅度调制单元与脉冲幅宽调制单元之间，在此不作限定。
在本具体实施例中，控制单元包括一个第二开关晶体管T10，第二开关晶体管T10的源极与第二驱动晶体管T4的漏极连接，漏极与发光元件LED连接，栅极与第四扫描控制线EM连接。在本实施例中，由于发光元件的通路由第二开关晶体管T10控制，因此，即使第二驱动晶体管T4在不发光阶段导通，也不会导致发光元件发光。在本具体实施例中，可以省去第五晶体管T9，如图2所示，第五晶体管T9为虚线所示。在本具体实施例中，控制单元不仅能避免发光元件LED意外导通，还能控制发光元件LED的关闭。
在本实施例中，脉冲幅度调制单元包括第一驱动晶体管T2，第六晶体管T1和第三电容C1。具体地，第六晶体管T1的源极与数据线data连接，漏极与第一驱动晶体管T2的栅极连接，且与第三电容C1的第一极板连接，栅极与第一扫描控制线scan1连接。第六晶体管T1向第一驱动晶体管T2充入数据电压使第一驱动晶体管T2导通，并通过第三电容C1保持该数据电压，使第一驱动晶体管T2一直处于导通状态。通过控制数据电压的大小来控制第一驱动晶体管T2的栅极电压，从而控制驱动电流。
在本实施例中，脉冲幅度调制单元通过数据线data向第一驱动晶体管T2的栅极的电压直接进行补偿。在其它实施例中，脉冲幅度调制单元还可以是其它内部补偿结构进行补偿，在此不作详细介绍。
在本实施例中，像素驱动电路还包括驱动电流侦测单元，驱动电流侦测单元设置于脉冲幅度调制单元和脉冲幅宽调制单元之间，以在脉宽调制单元的第二驱动晶体管不导通时，对脉冲幅度调制单元的驱动电流进行侦测。具体地，与脉冲幅度调制单元的第一驱动晶体管的漏极连接，另一端通过测量走线与数据线data连接，以侦测到第一驱动晶体管的驱动电流，并在后续对数据线data进行补偿调节，以实现对驱动电流的幅度控制。
具体地，驱动电流侦测单元包括第一开关晶体管T3，第一开关晶体管T3的源极与第一驱动晶体管T2的漏极连接，漏极与测量走线detect连接，栅极与扫描控制线连接，由扫描控制线控制第一开关晶体管T3的导通。在本实施例中，扫描控制线为第二扫描控制线scan2，以在第二阶段控制第一开关晶体管T3导通，以实现对驱动电流的测量。其中，测量走线detect与时序控制器连接，以方便在后续对数据线data进行补偿。第一开关晶体管T3和第三晶体管T6共用一条第二扫描控制线scan2，既能实现对驱动电流的侦测，又避免了多增加走线。在其它实施例中，扫描控制线为第三扫描控制线scan3，在此不作限定。
在本实施例中，像素驱动电路中T1、T2、T3、T4、T5、T6、T7、T8、T9、T10均为低电位导通的P型晶体管。在其它实施例中，T1、T2、T3、T4、T5、T6、T7、T8、T9、T10也可均为高电位导通的N型晶体管，也可部分晶体管为P型和部分晶体管为N型的混合驱动电路，在此不作限定。
下面以T1、T2、T3、T4、T5、T6、T7、T8、T10均为低电位导通的P型晶体管为例进行驱动方法说明。
本申请根据第一实施例的像素驱动晶体管的结构提供第一种驱动方法，具体地请参阅图3，图3为本申请像素驱动电路的驱动方法第一实施例的驱动信号时序图。如图3所示，像素驱动电路的驱动方法包括：第一阶段，第二阶段，第三阶段，第四阶段。其中，第一阶段、第二阶段以及第三阶段为数据写入阶段，按照每行进行写入，在其它实施例中，也可按照列写入，在此不作限定。第四阶段为所有行发光阶段，当所有行的像素的数据写入完成后进入第四阶段。
在第一阶段，第N行的第一扫描控制线控制第六晶体管T1和第一晶体管T8导通，数据线data的数据电压Vdata通过第六晶体管T1传输至第三电容C1的第一极板以及第一驱动晶体管T2的栅极，并通过第三电容C1保持住该数据电压Vdata，以实现对第一驱动晶体管T2的驱动电流的幅度设置。同时第一信号线ghl的第一电压Vgh1通过第一晶体管T8传输至第二驱动晶体管T4的栅极以及第一电容C2的第一极板，并通过第一电容C2保持该第一电压Vgh1，以保持第二驱动晶体管T4处于关闭状态。其中，第一电压Vgh1应为正电压，以使低电平导通的第二驱动晶体管T4不导通。显然，当第二驱动晶体管T4为负电压时，第一电压Vgh1应为负电压，在此不作限定。第一电压Vgh1为使第二驱动晶体管T4不导通的电压。
具体地，请进一步参阅图4，图4为本申请像素驱动电路第一驱动方法在第一阶段的等效电路图。如图4所示，在第一阶段，第六晶体管T1导通和第一晶体管T8导通，A点的电压为Vdata，并通过第三电容C1保持；C点的电压为Vgh1，并通过第一电容C2保持。此时，发光元件LED不发光。
第二阶段，第N行的第二扫描控制线scan2控制第三晶体管T6导通，第三信号线gh2的第三电压Vgh2通过第三晶体管T6传输至第二晶体管T7的栅极以及第二电容C3的第一极板，以通过第二电容C3保持第二晶体管T7的关闭。同时，第三扫描控制线scan3控制第四晶体管T5导通，控制信号线a的第一电平电压Va通过第四晶体管写入第二电容C3的第二极板，并通过第二电容C3的耦合效应传输至第二晶体管T7的栅极。其中，第一电平电压Va为负电压，即-Va。
具体地，请参阅图5，图5为本申请像素驱动电路第一驱动方法在第二阶段的等效电路图。如图5所示，第二扫描控制线scan2和第三扫描控制线scan3分别输入低电平电压，控制第三晶体管T6和第四晶体管T5导通。第三信号线gh2的第三电压Vgh2通过第三晶体管T6传输至第二晶体管T7的栅极，此时，E点的电压为Vgh2。同时，第四晶体管T5导通，在第四晶体管T5导通瞬间，E点的电压通过第二电容C3耦合到Vgh2-Va。第三晶体管T6的打开使E点的电压迅速回落到Vgh2。其中，Vgh2为使第二晶体管T7处于关闭状态的电压。在本实施例中，第三电压Vgh2为正电压，第一电平电压Va为负电压。
由于Vgh2-Va有可能小于0，使P型的第二晶体管T7不在期望内打开，从而有可能使第二驱动晶体管T4导通，导致发光元件LED发光。在本实施例中，通过在第二驱动晶体管T4与发光元件LED之间设置第二开关晶体管T10，从而控制电源线VDD与发光元件LED不导通。在另一实施例中，通过在第二驱动晶体管T4的栅极设置一个用于补偿的第五晶体管T9，使第二驱动晶体管T4的栅极电压保持不导通的电压，来避免第二驱动晶体管T4导通。
在其它实施例中，还可以控制第一电平电压Va，使Vgh2-Va不小于0，从而使第二晶体管T7不导通，进而控制第二驱动晶体管T4不导通，在此不作限定。
在本实施例中，即使第二驱动晶体管T4导通，由于第二开关晶体管T10处于关闭状态，同样可以使发光元件LED不发光。假如第二晶体管T7不在期望内导通，则C点的电压会发生变化，即在发光阶段开始之前，C点的初始电压不是从Vgh1变为Vgl，而是从未知电压变为Vgl。但是在本实施例中，如图3所示，假设第二晶体管T7在Vgh2-Va电压下不发生导通，在发光之前C点的初始电压不发生变化。
在本实施例中，可以在第二阶段控制第一开关晶体管T3导通来测量驱动电流。在其它实施例中，也可以在第三阶段控制第一开关晶体管T3导通来测量驱动电流，在此不作限定。具体地，扫描控制线为第二扫描控制线scan2或者为第三扫描控制线scan3，在其它实施例中，也可为单独的控制信号线。在第二阶段，第N行的扫描控制线控制第一开关晶体管T3导通，使第一驱动晶体管T2的漏极与测量走线detect形成通路，从而通过测量走线detect测量第一驱动晶体管T2的驱动电流。
在第三阶段，第N行的第三扫描控制线scan3控制第四晶体管T5的导通，控制信号线a的第二电平电压Va0=0V通过第四晶体管写入第二电容C3的第二极板，并通过第二电容C3的耦合效应传输至第二晶体管T7的栅极，以使第二晶体管T7关闭。
具体地请参阅图6，图6为本申请像素驱动电路第一驱动方法在第三阶段的等效电路图，如图6所示，第四晶体管T5导通，其它晶体管关闭，也就是说，第三晶体管T6关闭，此时，E点的电压维持在Vgh2。在第三阶段快结束时，控制信号线a输入第二电平电压，其中，第二电平电位为初始电位Va0，在本实施例中为0电位。此时，控制信号线a的电压由-Va变为0，由于电容耦合效应，E点的电压变化至Vgh2+Va。然后再关闭第四晶体管T5。在其它实施例中，第二电平电位Va0也可以不为0电位，但是需保证第一电平电压Va与第二电平电压Va0的差值为Va，从而使第二晶体管T7的栅极电压（E点电压）变为Vgh2+Va。
其中，在第三阶段，控制信号线a的信号变化宽度小于第三扫描控制线scan3的宽度，如图3所示。也就是说，控制信号线a的电压由低电位变为高电位的时刻比第三扫描控制线scan3由低电位变为高电位的时刻早，从而使E点的电位由Vgh变为Vgh+Va。进一步地，在第二阶段，控制信号线a的电压由高电位变为低电位的时刻比第三扫描控制线scan3由高电位变为低电位的时刻晚，从而使E的电位由Vgh2变为Vgh2-Va，再变为Vgh2。在第二阶段，控制信号线a和第三扫描控制线scan3也可以同时变化，在此不作限定。
在第四阶段，所有行的第三扫描控制线scan3控制第四晶体管T5导通，控制信号线a的摆动电压Vsweep通过第四晶体管T5传输至第二晶体管T7的栅极，以控制第二晶体管T7的导通，此时，第二信号线Vgl的第二电压通过第二晶体管T7传输至第二驱动晶体管T4的栅极，以控制第二驱动晶体管T4的导通。
在本实施例中，在第四阶段，第四扫描控制线EM控制第二开关晶体管T10导通，从而使发光元件LED和电源线VDD形成通路。
具体地，请参阅图7，图7为本申请像素驱动电路第一驱动方法在第四阶段的等效电路图。如图7所示，第三扫描控制线scan3控制第四晶体管T5导通，控制信号线a的摆动电压Vsweep控制第二晶体管T7导通，第二信号线gl的第二电压Vgl控制第二驱动晶体管T4导通。第一驱动晶体管T2在第三电容C1的作用下一直处于导通状态。第四扫描控制线EM控制第二开关晶体管T10导通。第一驱动晶体管T2和第二驱动晶体管T4以及第二开关晶体管T10导通，从而使高电位电源线VDD流向低电位电源线VSS，流经发光元件LED，使发光元件LED发光。
其中，摆动电压Vsweep为均匀上升电压或均匀下降电压，当上升或下降到一定值时，达到第二晶体管T7的开启电压（Vth），并通过第二电容C3保证，从而使第二晶体管T7一直处于开启状态，并控制第二驱动晶体管T4开启，使发光元件LED发光。当摆动电压Vsweep恢复到-Va电位时，E点的电位回复到Vgh2，第二晶体管T7断开。此时，第二驱动晶体管T4在第二电压Vgl下处于导通状态，因此，需要通过控制第二开关晶体管T10断开，来控制发光元件LED不发光。在本实施例中，在发光结束之后，C点的电压始终保持在Vgl，直至下一次第一晶体管T8开启时，再变为Vgh1。其中，Vgh1可以为零或为正。
在第四阶段中，第三扫描控制线scan3处于低电位电压，第四晶体管T5一直处于打开状态，从而使摆动电压Vsweep输入至第二晶体管T7的栅极。
在本实施例中，若没有第二开关晶体管T10，则第二驱动晶体管T4在第二电压Vgl下始终处于导通状态，可使发光元件LED一直处于发光状态，从而无法达到调制幅宽的目的。在其它实施例中，第二开关晶体管T10还可设置于第二驱动晶体管T4的栅极与第二晶体管T7的漏极之间。
在本实施例中，第二晶体管T7为P型晶体管，摆动电压Vsweep为均匀下降的电压。摆动电压Vsweep通过电容耦合至E点，E点的电压被均匀拉低，当E点的准位达到第二晶体管T7的开启电压（即阈值电压Vth）时，第二信号线的第二电压Vgl会被写入C点，使得第二驱动晶体管T4打开，此时，VDD到VSS的回路导通，LED发光。假设Vsweep均匀下降的斜率为K，发光阶段的总时间为T0，则发光时间为T0-(Vgh2+Va-Vth)/K。其中，发光时间不仅与K相关，还与Va电压有关。
因此，在一具体实施例中，还可以通过控制信号线a对Va电压进行补偿。由于第一驱动晶体管T2和第二晶体管T7位于同一像素中，因此认为T2和T7的阈值电压Vth的漂移程度相同。在第二阶段，驱动电流侦测单元对数据线data进行补偿时，也可以对Va电压进行补偿，从而实现脉冲宽度调制。
在其它实施例中，当第二晶体管T7为P型晶体管时，摆动电压Vsweep为均匀上升的电压，发光元件LED的发光时间同样与摆动电压Vsweep的斜率有关，分析过程，请参阅上述实施例，在此不作赘述。
第一实施例的有益效果是：通过控制第一驱动晶体管和第二驱动晶体管的栅极电压来分别调整像素中发光元件LED的驱动电流和发光时间。通过驱动电流侦测单元来测量LED的驱动电流，以方便后续对驱动电流进行补偿调整。另外，通过摆动电压的斜率来实现驱动电流I的脉宽调制。
在本实施例中，第一扫描控制线scan1、第二扫描控制线scan2、第三扫描控制线scan3、控制信号线a以及第四扫描控制线EM的控制信号为低电平电压。在其它实施例中，第一扫描控制线scan1、第二扫描控制线scan2、第三扫描控制线scan3、控制信号线a以及第四扫描控制线EM的控制信号也可为高电平电压，或部分为高电平电压、部分为低电平电压，具体根据晶体管的P/N类型进行设定，在此不作限定。
本申请还提供第二种像素驱动电路，具体请参阅图8，图8为本申请像素驱动电路第二具体实施例的结构示意图。如图8所示，像素驱动电路包括脉冲幅宽调制单元PWM，脉冲幅宽调制单元包括第二驱动晶体管T4，第一晶体管T8、第二晶体管T7、第三晶体管T6、第四晶体管T5以及第一电容C2和第二电容C3，以及第五晶体管T9。
具体地，第一电容C2的第一极板与第二驱动晶体管T4的栅极连接，第一电容C2的第二极板与高电位电源线VDD连接。
第一晶体管T8的源极与第一信号线gh1连接，漏极与第二驱动晶体管T4的栅极以及第一电容C2的第一极板连接，栅极与第一扫描控制线scan1连接。第一晶体管T8向第二驱动晶体管T4的栅极充入第一电压gh1，并通过第一电容C2的第一极板进行保持。其中，第一电压gh1使第二驱动晶体管T4不导通。
第二晶体管T7的源极与第二信号线gl连接，漏极与第二驱动晶体管T4的栅极连接，栅极与第三晶体管T6的漏极以及第二电容C3的第一极板连接。
第三晶体管T6的源极与第三信号线gh2连接，漏极与第二晶体管T7的栅极连接，栅极与第二扫描控制线scan2以及第二电容C3的第一极板连接。
第四晶体管T5的源极与控制信号线a连接，漏极与第二电容C3的第二极板连接，栅极与第三扫描控制线scan3连接。通过第三晶体管T6和第四晶体管T5共同调整第二晶体管T7的栅极的电压。
第五晶体管T9的源极与第一信号线gh1连接，漏极与第二驱动晶体管T4的栅极以及第一电容C2的第一极板连接，栅极与第二扫描控制线scan2连接。
在本实施例中，通过在第二阶段导通第五晶体管T9，使第五晶体管T9与第三晶体管T6同时导通，从而使即使第二晶体管T7导通，对第二驱动晶体管T4充入Vgl电压的情况下，还可以通过第五晶体管T9对第二驱动晶体管T4的栅极进行充电以抵消第二驱动晶体管T4的电压保持不变。
在本实施例中，第五晶体管T9的电阻远小于第二晶体管T7的电阻，从而使第二晶体管T7向第二驱动晶体管T4充入的电压经由第五晶体管T9流出，不会对第二驱动晶体管T4的栅极电压造成变化。
在本实施例中，各晶体管的驱动信号时序图与第一实施例类似，具体请参阅图3，在此不作赘述。
在本实施例中，区别仅在于，在第二阶段第五晶体管T9导通，具体地请参阅图9，图9为本申请第二像素驱动电路的驱动方法在第二阶段的等效电路图。
在第二阶段，控制第五晶体管T9导通，使即使T7在某一瞬间导通，而由于第五晶体管T9的导通，使C点的电位不会发生太大变化，从而保证第二驱动晶体管T4的关闭状态。具体地，第五晶体管T9的栅极由第二扫描控制线scan2控制，以在第二阶段导通，从而将第一信号线gh1的第一电压Vgh1传输至第一电容C2的第一极板以及第二驱动晶体管T4的栅极，保持第二驱动晶体管T4的栅极的电压不发生突变，第二驱动晶体管T4不导通。其它各晶体管的导通情况不变，具体描述请参阅第一具体实施例。
在第一、第三以及第四阶段，各晶体管的导通情况不变，具体请参阅第一具体实施例。
在本实施例中，第三扫描控制线scan3控制第四晶体管T5导通，控制信号线a的摆动电压Vsweep控制第二晶体管T7导通，第二信号线gl的第二电压Vgl控制第二驱动晶体管T4导通。第一驱动晶体管T2在第三电容C1的作用下一直处于导通状态，直至下一数据写入阶段开启，下一数据写入阶段开启，第一扫描控制线scan1控制第一晶体管T8导通，向第二驱动晶体管T4写入初始电压，使第二驱动晶体管T4关闭，发光元件LED才发光。在本实施例中，第二驱动晶体管T4从发光结束阶段到下一写入阶段开启之间属于不可控阶段，这一实施例不如第一实施例优选。
本实施例的有益效果是：通过PWM的内部补偿使PWM在发光阶段开启，在不发光阶段处于关闭状态。
本申请还提供一种显示面板，显示面板包括多个阵列排布的像素单元，每个像素单元均设置有上述任一实施例中的像素驱动电路。具体地，请参阅图10，图10为本申请显示面板一实施例的结构示意图。如图10所示，显示面板包括多个像素单元100，每个像素单元100均设置有一像素驱动电路。
本申请有益效果是：通过9/10个TFT和3个电容C以及多条控制线实现了显示面板中发光元件的PAM和PWM调制。
以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (16)

1.一种像素驱动电路，其特征在于，所述像素驱动电路包括：
发光元件；
电源线，包括高电位电源和低电位电源，与所述发光元件连接；
脉冲幅度调制单元，包括连接所述发光元件和所述电源线的第一驱动晶体管，根据施加在所述第一驱动晶体管栅极的电压向所述发光元件提供具有不同幅度的驱动电流；
脉冲幅宽调制单元，包括连接所述发光元件与所述幅度调制单元的第二驱动晶体管，根据施加在所述第二驱动晶体管栅极的电压控制所述发光元件的驱动电流的持续时间。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一驱动晶体管的源极与所述电源线连接，漏极与所述第二驱动晶体管的源极连接，所述第二驱动晶体管的漏极与所述发光元件连接。
3.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括驱动电流侦测单元，与所述第一驱动晶体管的漏极连接，以侦测所述第一驱动晶体管的驱动电流；
其中，所述驱动电流侦测单元包括第一开关晶体管，所述第一开关晶体管的源极与所述第一驱动晶体管的漏极连接，漏极与测量走线连接，栅极与扫描控制线连接。
4.根据权利要求1所述的像素驱动电路，其特征在于，所述脉冲幅度调制单元还包括第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第一电容和第二电容；
所述第一电容的第一极板与所述第二驱动晶体管的栅极连接，第二极板与电源线连接；
所述第一晶体管的源极与第一信号线连接，漏极与所述第二驱动晶体管的栅极连接，栅极与第一扫描控制线连接；
所述第二晶体管的源极与第二信号线连接，漏极与第二驱动晶体管的栅极连接，栅极与所述第三晶体管的漏极以及所述第二电容的第一极板连接；
所述第三晶体管的源极与第三信号线连接，漏极与所述第二晶体管的栅极以及第二电容的第一极板连接，栅极与第二扫描控制线连接；
所述第四晶体管的源极与控制信号线连接，漏极与所述第二电容的第二极板连接，栅极与第三扫描控制线连接。
5.根据权利要求4所述的像素驱动电路，其特征在于，所述脉冲幅宽调制单元还包括第五晶体管，所述第五晶体管与所述第一晶体管并联，以控制所述第二驱动晶体管的栅极电压；
所述第五晶体管的源极与所述第一信号线连接，漏极与所述第二驱动晶体管的栅极连接，栅极与所述第二扫描控制线连接，以保持所述第二驱动晶体管的栅极的初始电压。
6.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括控制单元，连接所述发光元件和所述电源线，用于控制所述发光元件的通/断；
所述控制单元包括第二开关晶体管，所述第二开关晶体管的源极与所述第二驱动晶体管的漏极连接，漏极与所述发光元件连接，栅极与第四扫描控制线连接。
7.根据权利要求1所述的像素驱动电路，其特征在于，所述脉冲幅度调制单元还包括第六晶体管和第三电容；
所述第六晶体管的源极与数据线连接，漏极与所述第一驱动晶体管的栅极连接，且与所述第三电容的第一极板连接，栅极与第一扫描控制线连接，第三电容的第二极板与所述电源线连接。
8.根据权利要求1-7任一项所述的像素驱动电路，其特征在于，所述第一驱动晶体管、第二驱动晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一开关晶体管、第二开关晶体管为N型晶体管和/或P型晶体管。
9.一种如权利要求1-8任一项所述的像素驱动电路的驱动方法，其特征在于，包括：
第一阶段，第N行的所述第一扫描控制线控制所述第六晶体管和所述第一晶体管导通，所述数据线的数据电压通过所述第六晶体管传输至所述第三电容的第一极板以及所述第一驱动晶体管的栅极，并通过所述第三电容保持所述数据电压，以实现对所述第一驱动晶体管的驱动电流的幅度设定；所述第一信号线的第一电压通过所述第一晶体管传输至所述第一电容的第一极板以及所述第二驱动晶体管的栅极，并通过所述第一电容保持，以实现所述第二驱动晶体管的关闭；
第二阶段，第N行的所述第二扫描控制线控制所述第三晶体管导通，所述第三信号线的第三电压通过所述第三晶体管传输至所述第二晶体管的栅极以及第二电容的第一极板，以保持所述第二晶体管的关闭；同时，所述第三扫描控制线控制所述第四晶体管导通，所述控制信号线的第一电平电压通过所述第四晶体管写入第二电容的第二极板，并通过所述第二电容的耦合效应传输至所述第二晶体管的栅极；
第三阶段，第N行的所述第三扫描控制线控制所述第四晶体管导通，所述控制信号线的第二电平电压通过所述第四晶体管写入所述第二电容的第二极板，并通过所述第二电容的耦合效应传输至所述第二晶体管的栅极，以使所述第二晶体管关闭；
第四阶段，所有行的所述第三扫描控制线控制所述第四晶体管导通，所述控制信号线的摆动电压通过所述第四晶体管传输至所述第二晶体管的栅极，以控制所述第二晶体管导通，此时，所述第二信号线的第二电压通过所述第二晶体管传输至第二驱动晶体管的栅极，以控制所述第二驱动晶体管的导通；
其中，通过所述摆动电压控制所述第二晶体管的导通时间，进一步控制所述第二驱动晶体管的导通时间，从而控制所述发光元件的发光时间。
10.根据权利要求9所述的像素驱动电路的驱动方法，其特征在于，所述第二晶体管为P型晶体管，所述摆动电压为均匀下降的电压，所述发光元件的发光时间与所述摆动电压的斜率有关。
11.根据权利要求9所述的像素驱动电路的驱动方法，其特征在于，所述第二晶体管为N型晶体管，所述摆动电压为均匀上升的电压。
12.根据权利要求9所述的像素驱动电路的驱动方法，其特征在于，
在第二阶段或第三阶段，第N行的所述扫描控制线还控制第一开关晶体管导通，使所述第一驱动晶体管的漏极与所述测量走线形成通路，测量所述第一驱动晶体管的驱动电流。
13.根据权利要求12所述的像素驱动电路的驱动方法，其特征在于，所述扫描控制线为所述第二扫描控制线或所述第三扫描控制线。
14.根据权利要求9所述的像素驱动电路的驱动方法，其特征在于，
在第二阶段，第N行的所述第二扫描控制线还控制所述第五晶体管导通，将所述第一信号线的第一电压传输至所述第一电容的第一极板以及所述第二驱动晶体管的栅极，保持所述第二驱动晶体管的栅极的电压不变。
15.根据权利要求9所述的像素驱动电路的驱动方法，其特征在于，
在第四阶段，所述第四扫描控制线控制所述第二开关晶体管导通，以使所述电源线与所述发光元件形成通路，实现所述发光元件的发光。
16.一种显示面板，其特征在于，所述显示面板包括多个呈阵列排布的像素单元，每个所述像素单元设置有如权利要求1~8任一项所述的像素驱动电路。
CN202211401508.3A 2022-11-09 2022-11-09 像素驱动电路及其驱动方法、显示面板 Active CN115662343B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202211401508.3A CN115662343B (zh) 2022-11-09 2022-11-09 像素驱动电路及其驱动方法、显示面板
PCT/CN2023/094634 WO2024098709A1 (zh) 2022-11-09 2023-05-17 像素驱动电路及其驱动方法、显示面板
US18/213,267 US12112692B2 (en) 2022-11-09 2023-06-23 Pixel drive circuit, driving method, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211401508.3A CN115662343B (zh) 2022-11-09 2022-11-09 像素驱动电路及其驱动方法、显示面板

Publications (2)

Publication Number Publication Date
CN115662343A true CN115662343A (zh) 2023-01-31
CN115662343B CN115662343B (zh) 2023-05-26

Family

ID=85015946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211401508.3A Active CN115662343B (zh) 2022-11-09 2022-11-09 像素驱动电路及其驱动方法、显示面板

Country Status (3)

Country Link
US (1) US12112692B2 (zh)
CN (1) CN115662343B (zh)
WO (1) WO2024098709A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024098709A1 (zh) * 2022-11-09 2024-05-16 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021264A (zh) * 2018-09-07 2019-07-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN111477163A (zh) * 2020-04-21 2020-07-31 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111477162A (zh) * 2020-04-17 2020-07-31 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN112767874A (zh) * 2019-11-01 2021-05-07 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN112837649A (zh) * 2019-11-01 2021-05-25 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
CN112927651A (zh) * 2021-02-05 2021-06-08 华南理工大学 一种像素驱动电路、有源电致发光显示器及驱动方法
CN113168808A (zh) * 2019-02-20 2021-07-23 三星电子株式会社 显示面板及其驱动方法
CN113396452A (zh) * 2019-03-29 2021-09-14 三星电子株式会社 显示面板和显示面板的驱动方法
CN113889039A (zh) * 2021-11-18 2022-01-04 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示装置
CN114299864A (zh) * 2021-12-31 2022-04-08 合肥视涯技术有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN114333685A (zh) * 2020-09-25 2022-04-12 京东方科技集团股份有限公司 像素驱动结构及显示面板
CN114519980A (zh) * 2022-02-21 2022-05-20 Tcl华星光电技术有限公司 像素驱动电路及其驱动方法、显示面板
CN114566115A (zh) * 2022-02-21 2022-05-31 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN114783358A (zh) * 2022-04-15 2022-07-22 Tcl华星光电技术有限公司 像素驱动电路及其控制方法、显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030044566A (ko) * 2001-11-30 2003-06-09 오리온전기 주식회사 능동 매트릭스 유기 ｅｌ 소자의 구동 회로
KR102043980B1 (ko) * 2013-05-13 2019-11-14 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN110634433B (zh) * 2018-06-01 2024-07-09 三星电子株式会社 显示面板
CN111477164B (zh) 2020-05-13 2022-04-05 深圳市华星光电半导体显示技术有限公司 一种显示器的驱动电路
CN113674678B (zh) * 2020-10-12 2023-11-10 友达光电股份有限公司 显示装置及驱动方法
CN112768478B (zh) 2021-01-19 2023-04-07 Tcl华星光电技术有限公司 一种显示面板以及显示面板的制作方法
CN113434052B (zh) 2021-06-23 2022-10-04 昆山国显光电有限公司 显示面板、测试电路及显示面板的触控测试方法
CN113674680B (zh) 2021-08-20 2023-03-14 南京大学 一种基于像素分享的pwm驱动电路及驱动方法
CN115457907B (zh) * 2022-11-09 2023-05-12 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板
CN115662343B (zh) * 2022-11-09 2023-05-26 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021264A (zh) * 2018-09-07 2019-07-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN113168808A (zh) * 2019-02-20 2021-07-23 三星电子株式会社 显示面板及其驱动方法
CN113396452A (zh) * 2019-03-29 2021-09-14 三星电子株式会社 显示面板和显示面板的驱动方法
CN112767874A (zh) * 2019-11-01 2021-05-07 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN112837649A (zh) * 2019-11-01 2021-05-25 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
CN111477162A (zh) * 2020-04-17 2020-07-31 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN111477163A (zh) * 2020-04-21 2020-07-31 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN114333685A (zh) * 2020-09-25 2022-04-12 京东方科技集团股份有限公司 像素驱动结构及显示面板
CN112927651A (zh) * 2021-02-05 2021-06-08 华南理工大学 一种像素驱动电路、有源电致发光显示器及驱动方法
CN113889039A (zh) * 2021-11-18 2022-01-04 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示装置
CN114299864A (zh) * 2021-12-31 2022-04-08 合肥视涯技术有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN114519980A (zh) * 2022-02-21 2022-05-20 Tcl华星光电技术有限公司 像素驱动电路及其驱动方法、显示面板
CN114566115A (zh) * 2022-02-21 2022-05-31 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN114783358A (zh) * 2022-04-15 2022-07-22 Tcl华星光电技术有限公司 像素驱动电路及其控制方法、显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024098709A1 (zh) * 2022-11-09 2024-05-16 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板
US12112692B2 (en) 2022-11-09 2024-10-08 HKC Corporation Limited Pixel drive circuit, driving method, and display panel

Also Published As

Publication number Publication date
US20240153442A1 (en) 2024-05-09
WO2024098709A1 (zh) 2024-05-16
CN115662343B (zh) 2023-05-26
US12112692B2 (en) 2024-10-08

Similar Documents

Publication Publication Date Title
CN113838421B (zh) 像素电路及其驱动方法、显示面板
US10242625B2 (en) Pixel driving circuit, pixel driving method and display apparatus
US10490136B2 (en) Pixel circuit and display device
WO2020118814A1 (zh) 像素驱动电路、显示装置及驱动方法
US9842546B2 (en) Organic light emitting display device for improving a contrast ratio
CN109872692B (zh) 像素电路及其驱动方法、显示装置
CN103198793B (zh) 像素电路及其驱动方法、显示装置
US11551606B2 (en) LED driving circuit, display panel, and pixel driving device
WO2018032899A1 (zh) 像素电路及其驱动方法、显示面板和显示装置
EP2453432A1 (en) Display device
CN1848221B (zh) 电光学装置
CN115457907B (zh) 像素驱动电路及其驱动方法、显示面板
CN112820236B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
KR100812037B1 (ko) 유기전계발광 표시장치
CN114822396A (zh) 像素驱动电路和显示面板
TW202113797A (zh) 畫素電路與顯示面板
US11475852B1 (en) Light-emitting device, display device, and LED display device
CN115662343B (zh) 像素驱动电路及其驱动方法、显示面板
KR20190057747A (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102675916B1 (ko) 외부 보상용 게이트 드라이버와 이를 포함한 유기 발광 표시장치
CN113707093B (zh) 显示像素电路结构及显示面板
CN116137136A (zh) 像素驱动电路及其驱动方法、显示面板
KR20200030423A (ko) 외부 보상용 게이트 드라이버와 이를 포함한 유기 발광 표시장치
CN117456896B (zh) 像素驱动电路
US20230419885A1 (en) Pixel circuit, display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant