CN113674678B - 显示装置及驱动方法 - Google Patents

显示装置及驱动方法 Download PDF

Info

Publication number
CN113674678B
CN113674678B CN202111019487.4A CN202111019487A CN113674678B CN 113674678 B CN113674678 B CN 113674678B CN 202111019487 A CN202111019487 A CN 202111019487A CN 113674678 B CN113674678 B CN 113674678B
Authority
CN
China
Prior art keywords
transistor
electrically coupled
terminal
driving
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111019487.4A
Other languages
English (en)
Other versions
CN113674678A (zh
Inventor
张哲嘉
吴尚杰
郭豫杰
王贤军
林信安
李玫忆
邱郁勋
庄铭宏
陈宜瑢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW110101013A external-priority patent/TWI759067B/zh
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN113674678A publication Critical patent/CN113674678A/zh
Application granted granted Critical
Publication of CN113674678B publication Critical patent/CN113674678B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
    • G09G3/12—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources using electroluminescent elements
    • G09G3/14—Semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Abstract

一种显示装置及驱动方法，显示装置包含多个发光元件以及多个驱动电路。多个驱动电路各自用以产生驱动电流以驱动该些发光元件其中一者发光。多个驱动电路各自包含第一晶体管、第二晶体管、重置电路、第一控制电路以及第二控制电路。驱动电流自第一系统高电压端流经第一晶体管、第二晶体管以及多个发光元件其中一者至系统低电压端。第一控制电路用以控制第一晶体管以调制驱动电流的脉冲幅度。第二控制电路用以控制第二晶体管以调制驱动电流的脉冲宽度。

Description

显示装置及驱动方法
技术领域
本公开涉及一种显示装置，特别涉及一种具有多个发光元件以及多个驱动电路的显示装置。
背景技术
传统上，显示装置会通过调制流经发光元件的驱动电流的脉冲幅度而决定子像素欲显示的灰阶。这在样的情形中，可能会因驱动电流的幅值与发光元件的亮度不是线性关系，而造成无法正确控制发光元件欲显示的灰阶。
发明内容
本公开文件提供一种显示装置，包含多个发光元件以及多个驱动电路。该些驱动电路各自用以产生一驱动电流以驱动该些发光元件其中一者发光，其中该些驱动电路各自包含第一晶体管、第二晶体管、重置电路、第一控制电路以及第二控制电路。其中该驱动电流自一第一系统高电压端流经一第一晶体管、一第二晶体管以及该些发光元件其中一者至一系统低电压端。重置电路用以重置该第二晶体管的栅极端的电位。第一控制电路用以控制该第一晶体管以调制该驱动电流的脉冲幅度。第二控制电路用以控制该第二晶体管以调制该驱动电流的脉冲宽度，该第二控制电路依据多个扫频信号中的对应者控制该第二晶体管以调制该驱动电流的相位。其中，该些驱动电路分别依据该些扫频信号在相异时间点提供该些驱动电流。
本公开文件提供一种显示装置，显示装置包含多个发光元件以及多个驱动电路。该些驱动电路各自用以产生一驱动电流以驱动该些发光元件其中一者发光，其中该些驱动电路各自包含第一晶体管、第二晶体管、重置电路、第一控制电路以及第二控制电路。其中该第一晶体管以及该第二晶体管电性串连在一第一系统高电压端以及一系统低电压端之间。重置电路电性耦接该第二晶体管的栅极端。第一控制电路电性耦接该第一晶体管的栅极端，用以控制该第一晶体管以调制该驱动电流的脉冲幅度。第二控制电路电性耦接该第二晶体管的栅极端，用以控制该第二晶体管以调制该驱动电流的脉冲宽度，该第二控制电路依据多个扫频信号中的对应者控制该第二晶体管以调制该驱动电流的相位。其中，该些驱动电路分别依据该些扫频信号在相异时间点提供该些驱动电流。
本公开文件提供一种驱动方法，用于驱动具有多个驱动电路以及多个发光元件的一显示装置，其中该些驱动电路各自用以产生一驱动电流以驱动该些发光元其中一者发光，其中该驱动方法包含下列步骤。在一全域扫描期间，依据该些发光元件各自所显示的颜色，同时将多个第一数据信号各自写入该些驱动电路。在一逐行扫描期间中，依据该些发光元件各自待显示的灰阶按序将多个第二数据信号分别写入该些驱动电路，并且按序将多个扫频信号分别提供至该些驱动电路，使该些驱动电路各自依据该些第一数据信号中的对应者产生该驱动电流以驱动该些发光元件其中一者发光，并且依据该些第二数据信号中的对应者以及该些扫频信号中的对应者开始或停止产生该驱动电流。
综上所述，本公开文件的显示装置利用调制流经发光元件的驱动电流的脉冲宽度控制灰阶，增加显示装置的显示画面的均匀度。
附图说明
为使本公开的上述和其他目的、特征、优点与实施例能更明显易懂，说明书附图的说明如下：
图1为依据本公开一些实施例的驱动电路以及发光元件的功能方框示意图。
图2为依据本公开一些实施例的驱动电路以及发光元件的电路架构图。
图3为图2的驱动电路在全域扫描期间以及部分的逐行扫描期间的控制信号的时序图。
图4为依据本公开一些实施例的显示装置的示意图
图5为图4的显示装置的操作时序的示意图
图6为图5中控制信号的时序图的示意图。
图7为依据本公开一些实施例的驱动电路以及发光元件的功能方框示意图。
图8为依据本公开一些实施例的驱动电路以及发光元件的电路架构图。
图9为依据本公开一些实施例的驱动电路以及发光元件的功能方框示意图。
图10为依据本公开一些实施例的驱动电路以及发光元件的电路架构图。
图11为依据本公开一些实施例的驱动电路以及发光元件的电路架构图。
图12为依据本公开一些实施例的驱动电路以及发光元件的电路架构图。
图13为依据本公开一些实施例的驱动电路以及发光元件的电路架构图。
附图标记说明：
为使本公开的上述和其他目的、特征、优点与实施例能更明显易懂，所附符号的说明如下：
100,200,300,400,500,600：驱动电路
110,210,310,410,510,610：第一控制电路
120,220,320,420,520,620：第二控制电路
130,230,330,430,530,630：重置电路
T1：第一晶体管
T2：第二晶体管
T3：第三晶体管
T4：第四晶体管
T5：第五晶体管
T6：第六晶体管
T7：第七晶体管
T8：第八晶体管
T9：第九晶体管
T10：第十晶体管
T11：第十一晶体管
T12：第十二晶体管
T13：第十三晶体管
T14：第十四晶体管
T15：第十五晶体管
L1：发光元件
具体实施方式
下列是举实施例配合所附图示做详细说明，但所提供的实施例并非用以限制本公开所涵盖的范围，而结构运行的描述非用以限制其执行顺序，任何由元件重新组合的结构，所产生具有均等技术效果的装置，皆为本公开所涵盖的范围。另外，图示仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件或相似元件将以相同的符号标示来说明。
在全篇说明书与权利要求所使用的用词(terms)，除有特别注明除外，通常具有每个用词使用在此领域中、在此公开的内容中与特殊内容中的平常意义。
此外，在本文中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指“包含但不限于”。此外，本文中所使用的“及/或”，包含相关列举项目中一或多个项目的任意一个以及其所有组合。
于本文中，当一元件被称为“耦接”或“连接”时，可指“电性耦接”或“电性连接”。“耦接”或“连接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。
本公开的显示装置之中的驱动电路是依据发光元件所显示的颜色调制驱动电流的脉冲幅度，并且依据欲显示的灰阶调制驱动电流的脉冲宽度，使发光元件在不同的灰阶所显示的亮度不会受到驱动电流的幅值的影响而造成显示画面不均。
请参阅图1，图1为依据本公开一些实施例的驱动电路100以及发光元件L1的功能方框示意图。发光元件L1可以是微型发光元件(Micro Light Emitting Diode；Micro-LED)。在本公开文件中，显示装置是由多个发光元件L1以及多个驱动电路100组成，并且一个驱动电路100以及一个发光元件L1可以组成一个子像素。因而各个驱动电路100需提供更为精确的驱动电流D1至对应的发光元件L1以降低显示画面的不均。
如图1所示，驱动电路100包含第一晶体管T1、第二晶体管T2、第一控制电路110、第二控制电路120以及重置电路130。驱动电路100还包含第十三晶体管T13、第十四晶体管T14以及第十五晶体管T15。驱动电路100用以产生驱动电流D1以驱动发光元件L1。驱动电流D1自第一系统高电压端VDD_PAM流经第十三晶体管T13、第一晶体管T1、第二晶体管T2、第十四晶体管T14以及发光元件L1至系统低电压端VSS。
驱动电路100中的第一控制电路110可以是脉冲幅度调制电路，以控制第一晶体管T1的栅极端的电压电平，借此控制驱动电流D1的脉冲幅度。驱动电路100中的第二控制电路120可以是脉冲宽度调制电路，以控制第二晶体管T2的关断时间，借此控制驱动电流D1的脉冲宽度。
第一控制电路110电性耦接第一晶体管T1的栅极端。第一控制电路110用以依据第二控制信号SPAM接收多个第一数据信号VPAM_R/G/B中的对应者，并依据多个第一数据信号VPAM_R/G/B中的对应者控制第一晶体管T1，以在后续的发光期间调制驱动电流D1的脉冲幅度。
第二控制电路120电性耦接第二晶体管T2的栅极端。第二控制电路120用以依据第四控制信号SP(n)接收多个第二数据信号Vsig(m)_R/G/B中的对应者，并且用以接收扫频信号Sweep(n)，以在后续的发光期间调制驱动电流D1的脉冲宽度。
如图1所示，发光元件L1以及驱动电路100可以组成一个子像素，因此发光元件L1可以依据子像素的颜色可以有不同类型。例如，子像素是红色、蓝色或绿色的子像素，发光元件L1可以是显示红色、蓝色或绿色的发光元件。并且，驱动电路100所接收的多个第一数据信号VPAM_R/G/B可以由对应的发光元件L1所显示的颜色决定。例如，多个第一数据信号VPAM_R/G/B包含红色数据信号、蓝色数据信号以及绿色数据信号，分别提供给显示红色的发光元件L1所对应的驱动电路100、显示蓝色的发光元件L1所对应的驱动电路100以及显示绿色的发光元件L1所对应的驱动电路100。假设子像素是红色子像素，驱动电路100中的第一控制电路110便可依据第二控制信号SPAM接收红色数据信号。
并且，多个第二数据信号Vsig(m)_R/G/B中的对应者是依据子像素中的发光元件L1各自待显示的灰阶而决定。若子像素欲显示的灰阶较大，多个第二数据信号Vsig(m)_R/G/B中的对应者的电压的绝对值可以相对较小。另一方面，若子像素中的发光元件L1欲显示的灰阶较小，多个第二数据信号Vsig(m)_R/G/B中的对应者的电压的绝对值可以相对较大。换言之，子像素中的驱动电路100的第二控制电路120是依据子像素欲显示灰阶而接收多个第二数据信号Vsig(m)_R/G/B中的对应者。
详细而言，请参阅图2，图2为依据本公开一些实施例的驱动电路100以及发光元件L1的电路架构图。第一控制电路110包含第四晶体管T4、第五晶体管T5、第六晶体管T6以及第二电容C2。第二电容C2的第一端电性耦接该第一系统高电压端，第二电容C2的第二端电性耦接该第一晶体管T1的栅极端。第四晶体管T4的第一端用以接收第一数据信号VPAM_R/G/B中的对应者，第四晶体管T4的第二端电性耦接第一晶体管T1的第一端，第四晶体管T4的栅极端用以接收第二控制信号SPAM。
第五晶体管T5的其第一端电性耦接第一晶体管T1的栅极端，第五晶体管T5的第二端电性耦接第一晶体管T1的第二端，第五晶体管T5的栅极端用以接收第二控制信号SPAM。第六晶体管T6的第一端电性耦接第五晶体管T5的第一端，第六晶体管T6的第二端用以接收第三控制信号VST_PAM，第六晶体管T6的栅极端用以接收第三控制信号VST_PAM。
第二控制电路120包含第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11、第十二晶体管T12以及第三电容C3。第七晶体管T7的第一端用以接收多个第二数据信号Vsig(m)_R/G/B中的该对应者，第七晶体管T7的栅极端用以接收第四控制信号SP(n)。第八晶体管T8的第一端电性耦接第七晶体管T7的第二端。
第九晶体管T9的第一端电性耦接第八晶体管T8的第二端，第九晶体管T9的第二端电性耦接第二晶体管T2的栅极端，第九晶体管T9的栅极端用以接收第五控制信号Emi_PWM(n)。第十晶体管T10的第一端电性耦接第二系统高电压端VDD_PWM，第十晶体管T10的第二端电性耦接第七晶体管T7的第二端以及第八晶体管T8的第一端，第十晶体管T10的栅极端用以接收第五控制信号Emi_PWM(n)。
第三电容C3的第一端用以接收扫频信号Sweep(n)，第三电容C3的第二端电性耦接第八晶体管T8的栅极端。第十一晶体管T11的第一端电性耦接第三电容C3的第二端以及第八晶体管T8的栅极端，第十一晶体管T11的第二端电性耦接第八晶体管T8的第二端以及第九晶体管T9的第一端，第十一晶体管T11的栅极端用以接收第四控制信号SP(n)。第十二晶体管T12的第一端电性耦接第三电容C3的第二端、该第八晶体管T8极端以及第十一晶体管T11一端，第十二晶体管T12的第二端用以接收第六控制信号VST(n)，第十二晶体管T12的栅极端用以接收第六控制信号VST(n)。
重置电路130包含第三晶体管T3以及第一电容C1。第三晶体管T3的第一端电性耦接第二晶体管T2的栅极端，第三晶体管T3的第二端用以接收重置信号Vset，第三晶体管T3的栅极端用以接收第一控制信号SET(n)。第一电容C1的第一端电性耦接第二晶体管T2的栅极端以及第三晶体管T3的第一端，第一电容C1的第二端电性耦接第三晶体管T3的第二端并用以接收重置信号Vset。
第十三晶体管T13的第一端电性耦接第一系统高电压端VDD_PAM，第十三晶体管T13的第二端电性耦接第一晶体管T1的第一端，第十三晶体管T13的栅极端用以接收第五控制信号Emi_PWM(n)。第一晶体管T1的第一端电性耦接第十三晶体管T13的第二端，第一晶体管T1的第二端电性耦接第二晶体管T2的第一端，第一晶体管T1的栅极端电性耦接第一控制电路110。第二晶体管T2的第一端电性耦接第一晶体管T1的第二端，第二晶体管T2的第二端电性耦接第十四晶体管T14的第一端，第二晶体管T2的栅极端电性耦接第二控制电路120。第十四晶体管T14的第一端电性耦接第二晶体管T2的第二端，第十四晶体管T14的栅极端用以接收第七控制信号Emi_PAM(n)。
发光元件L1的第一端电性耦接第十四晶体管T14的第二端，发光元件L1的第二端电性耦接系统低电压端VSS。第十五晶体管T15的第一端电性耦接第十四晶体管T14的第二端，第十五晶体管T15的第二端电性耦接系统低电压端VSS，第十五晶体管T15的栅极端用以接收控制信号TEST。第十五晶体管T15用以在发光元件L1装设之前检测驱动电路100是否异常。前述该些晶体管T1～T15是以P型金属氧化物半导体场效晶体管(P-type MOSFET,PMOS)开关作为举例说明，但本公开文件并不以此为限。于另一实施例中，本领域现有技艺人士可将上述该些晶体管T1～T15替换为N型金属氧化物半导体场效晶体管(N-type MOSFET,NMOS)开关、C型金属氧化物半导体场效晶体管(C-type MOSFET,CMOS)开关或其他相似的开关元件，并对系统电压(例如，第一系统高电压端VDD_PAM、第二系统高电压端VDD_PWM及系统低电压端VSS)、控制信号(例如，第一控制信号SET(n)、第二控制信号SPAM、第三控制信号VST_PAM、第四控制信号SP(n)、第五控制信号Emi_PWM(n)及第六控制信号VST(n))、数据信号相对应地调整，也可以达到与本实施例相同的功能。
为了更佳的理解驱动电路100的操作方式，请参阅图3。图3为图2的驱动电路100在全域扫描期间GS以及部分的逐行扫描期间PS的控制信号的时序图。如图3所示，全域扫描期间GS包含第一写入期间GW，逐行扫描期间PS包含第二写入期间PW以及重置与发光期间EM。第一写入期间GS包含第一期间P1以及第二期间P2。第二写入期间PW包含第三期间P3以及第四期间P4。重置与发光期间EM包含第五期间P5(重置期间)以及第六期间P6(发光期间)。需特别说明的是，图3中的该些期间的时间长度仅用以示例，并非用以限制本公开文件。
在驱动电路100的操作时序的一帧之中可以包含多个重置与发光期间EM，如此一来，通过控制发光元件L1在每一帧之中各个重置与发光期间EM的发光时间(驱动电流D1的脉冲宽度)，便可控制发光元件L1所显示的灰阶。
换言之，驱动电路100仅需接收一次多个第一数据信号VPAM_R/G/B中的对应者并且接收一次多个第二数据信号Vsig(m)_R/G/B中的对应者，便可以在后续时段重复多个重置与发光期间EM。
亦即，驱动电路100的操作时序可以包含一个全域写入期间GW、一个逐行写入期间PW以及多个重置与发光期间EM(例如，13个重置与发光期间EM)，并且各个重置与发光期间EM皆包含第五期间P5(重置期间)以及第六期间P6(发光期间)。
详细而言，第三控制信号VST_PAM在第一期间P1具有第一逻辑电平(例如，低逻辑电平)，并且第三控制信号VST_PAM在第二期间P2至第六期间P6具有第二逻辑电平(例如，高逻辑电平)。第二控制信号SPAM在第二期间P2具有低逻辑电平，并且第二控制信号SPAM在第一期间P1、第三期间P3至第六期间P6具有高逻辑电平。第六控制信号VST(n)在第三期间P3具有低逻辑电平，并且第六控制信号VST(n)在第一期间P1、第二期间P2、第四期间P4至第六期间P6具有高逻辑电平。第四控制信号SP(n)在第四期间P4具有低逻辑电平，并且第四控制信号SP(n)在第一期间P1至第三期间P3、第五期间P5以及第六期间P6具有高逻辑电平。
第一控制信号SET(n)在第五期间P5具有低逻辑电平，并且第一控制信号SET(n)在第一期间P1至第四期间P4以及第六期间P6具有高逻辑电平。第五控制信号Emi_PWM(n)在第六期间P6具有低逻辑电平，并且第五控制信号Emi_PWM(n)在第一期间P1至第五期间P5具有高逻辑电平。第七控制信号Emi_PAM(n)在第六期间P6具有低逻辑电平，并且第七控制信号Emi_PAM(n)在第一期间P1至第五期间P5具有高逻辑电平。扫频信号Sweep(n)在第六期间P6从高逻辑电平逐渐下拉至低逻辑电平，并且扫频信号Sweep(n)在第一期间P1至第五期间P5具有高逻辑电平。
于第一期间P1，由于第三控制信号VST_PAM具有低逻辑电平，因此第六晶体管T6会导通。另一方面，由于第二控制信号SPAM在高逻辑电平，因此第四晶体管T4以及第五晶体管T5会关断。并且，于第一期间P1中，第三控制信号VST_PAM在低逻辑电平的时间长度可以是一个时间单位(例如，10μs)。
详细而言，于第一期间P1，第三控制信号VST_PAM经由第六晶体管T6传送至第二电容C2的第二端，使得第二电容C2的第二端的电位被下拉至低逻辑电平。
于第二期间P2，由于第二控制信号SPAM具有低逻辑电平，因此第四晶体管T4以及第五晶体管T5会导通。另一方面，由于第三控制信号VST_PAM在高逻辑电平，第六晶体管T6会关断，使第二电容C2的第二端的电位在第二期间P2初始时被存储在低逻辑电平。并且，于第二期间P2中，第二控制信号SPAM在低逻辑电平的时间长度可以是一个时间单位(例如，10μs)。
详细而言，于第二期间P2初始时，第二电容C2的第二端的电位维持在低逻辑电平而导通该第一晶体管T1，接着多个第一数据信号VPAM_R/G/B中的该对应者经由第四晶体管T4、第一晶体管T1以及第五晶体管T5传送至第一晶体管T1的栅极端直到第一晶体管T1截止。此时，由于第二电容C2的第二端电性耦接第一晶体管T1栅极端，第一晶体管T1的栅极端的电位会被第二电容C2存储并维持，从而通过第一晶体管T1在后续重置与发光期间EM控制(调制)驱动电流D1的脉冲幅度。
换言之，驱动电路100在第一写入期间GW中的第一期间P1重置第一晶体管T1的栅极端的电位，并且在第一写入期间中的第二期间P2写入多个第一数据信号VPAM_R/G/B中的对应者至第一控制电路110，并且补偿第一晶体管T1的临界电压。亦即，第一期间P1是第一晶体管T1的重置期间，第二期间P2是第一晶体管T1的写入以及补偿期间。
于第三期间P3，由于第六控制信号VST(n)在低逻辑电平，因此第十二晶体管T12以及第八晶体管T8会导通。另一方面，由于第五控制信号Emi_PWM(n)以及第四控制信号SP(n)在高逻辑电平，因此第十晶体管T10、第九晶体管T9、该第七晶体管T7以及第十一晶体管T11会关断。并且，于第三期间P3中，第六控制信号VST(n)在低逻辑电平的时间长度可以是一个时间单位(例如，10μs)。
详细而言，于第三期间P3，第六控制信号VST(n)经由第十二晶体管T12传送至该第三电容C3的第二端，使第三电容C3的电位被存储至低逻辑电平。
于第四期间P4，由于第四控制信号SP(n)在低逻辑电平，因此第七晶体管T7以及第十一晶体管T11会导通。另一方面，由于第六控制信号VST(n)在高逻辑电平，因此第十二晶体管T12会关断。并且，于第四期间P4中，第四控制信号SP(n)在低逻辑电平的时间长度可以是一个时间单位(例如，10μs)。
详细而言，于第四期间P4，第三电容C3的第二端的电位维持在低逻辑电平而使第八晶体管T8导通，并且多个第二数据信号Vsig(m)_R/G/B中的该对应者经由第七晶体管T7、第八晶体管T8以及第十一晶体管T11传送至第八晶体管T8的栅极端直到第八晶体管T8截止。
换言之，驱动电路100在第二写入期间PW中的第三期间P3重置第八晶体管T8的栅极端的电位，并且在第二写入期间PW中的第四期间P4写入多个第一数据信号Vsig(m)_R/G/B中的对应者至第二控制电路120，并且补偿第八晶体管T8的临界电压。亦即，第三期间P3是第八晶体管T8的重置期间，第四期间P4是第八晶体管T8的写入以及补偿期间。
值得注意的是，由于第一控制电路110以及第二控制电路120各自是依据第二控制信号SPAM以及第四控制信号SP(n)而接收多个第一数据信号VPAM_R/G/B中的对应者以及第二数据信号Vsig(m)_R/G/B中的对应者。因此，不需要同时将多个第一数据信号VPAM_R/G/B中的对应者以及第二数据信号Vsig(m)_R/G/B中的对应者写入驱动电路100，而可以在不同时段写入多个第一数据信号VPAM_R/G/B中的对应者以及第二数据信号Vsig(m)_R/G/B中的对应者至驱动电路100。
并且，由于第一控制电路110中的第二电容C2会存储驱动电路100在第一写入期间GW被写入多个第一数据信号VPAM_R/G/B中的对应者之后的电位，并且第二控制电路120中的第三电容C3会存储驱动电路100在第二写入期间PW被写入多个第二数据信号Vsig(m)_R/G/B中的对应者之后的电位，因此驱动电路100的第一写入期间GW以及第二写入期间PW可以独立运行。进一步而言，在一些实施例中，驱动电路100的第一写入期间GW以及第二写入期间PW之间具有较长的时间长度，在这个时间长度中可以由重置与发光期间EM占据，从而增加重置与发光期间EM在一帧中所占据的时间长度的比例。
于第五期间P5，由于第一控制信号SET(n)在低逻辑电平，因此第三晶体管T3会导通。详细而言，于第五期间P5，重置信号Vset经由第三晶体管T3传送至第二晶体管T2的栅极端以及第一电容C1的第一端。因此，第一电容C1的第一端的电位被存储在低逻辑电平，并且第二晶体管T2会导通。并且，于第五期间P5中，第一控制信号SET(n)在低逻辑电平的时间长度可以是四个时间单位(例如，4*10μs＝40μs)。在一些实施例中，重置信号Vset可以是-3伏特。
于第六期间P6(发光期间)之中，由于第五控制信号Emi_PWM(n)以及第七控制信号Emi_PAM(n)具有低逻辑电平，因此第十晶体管T10、第九晶体管T9、第十三晶体管T13以及第十四晶体管T14会导通，使驱动电流D1经由第十三晶体管T13、第一晶体管T1、第二晶体管T2以及第十四晶体管T14流至系统低电压端VSS。并且，于第五期间P5中，第五控制信号Emi_PWM(n)在低逻辑电平的时间长度可以是六个时间单位(例如，6*10μs＝60μs)。于第五期间P5中，第七控制信号Emi_PAM(n)在低逻辑电平的时间长度可以是五个时间单位(例如，5*10μs＝50μs)。
需要说明的是，第五控制信号Emi_PWM(n)与第七控制信号Emi_PAM(n)在低电平的时段差异(例如，相差一个时间长度(例如，10μs))仅是为了控制驱动电流D1在低灰阶的脉冲幅度。因此，在本公开文件中的第五控制信号Emi_PWM(n)亦可由第七控制信号Emi_PAM(n)实施。并且，在一些实施例中，第五控制信号Emi_PWM(n)与第七控制信号Emi_PAM(n)于第六期间P6(发光期间)中在低电平的时段可以相同(例如，于第六期间P6中，七控制信号Emi_PAM(n)在低电平的时间长度也可以是六个时间长度(6*10μs＝60μs))。
并且，扫频信号Sweep(n)在第六期间P6(发光期间)之中的波形可以是三角波、斜波或者是锯齿波。
如此，第二控制电路120可以依据扫频信号Sweep(n)以及多个第二数据信号Vsig(m)_R/G/B中的对应者控制第二晶体管T2，借此在第六期间P6(发光期间)中调制该驱动电流D1的脉冲宽度。
其中，于第六期间P6(发光期间)，第三电容C3的第一端用以接收扫频信号SP(n)通过电容耦合作用，会逐渐下拉第八晶体管T8的栅极端的电位，直到第八晶体管T8依据多个第二数据信号Vsig(m)_R/G/B中的该对应者以及扫频信号SP(n)而导通，使第二系统高电压端VDD_PWM的电位经由第十晶体管T10、第八晶体管T8、第九晶体管T9传送至第二晶体管T2的栅极端，以关断第二晶体管T2。
也就是说，在第六期间P6(发光期间)初始时(例如，第七控制信号Emi_PAM(n)在低逻辑为准时)，第十三晶体管T13、第一晶体管T1、第二晶体管T2以及第十四晶体管T14都是在导通状态，使驱动电路100开始产生驱动电流D1，而第二控制电路120会依据多个第二数据信号Vsig(m)_R/G/B中的该对应者以及扫频信号SP(n)关断第二晶体管T2，使驱动电路100停止产生驱动电流D1。从前述开始产生驱动电流D1至停止产生驱动电流D1的时间长度可以视为是驱动电流D1的脉冲宽度。
亦即，在重置与发光期间EM的第六期间P6(发光期间)中，响应于第七控制信号Emi_PAM(n)在低逻辑电平时，驱动电路100会开始产生驱动电流D1，接着才会依据多个第二数据信号Vsig(m)_R/G/B中的对应者所对应的灰阶关断第二晶体管T2以停止产生驱动电流D1。
也就是说，在重置与发光期间EM的第六期间P6(发光期间)之中，驱动电路100的第八晶体管T8的栅极端的电位与扫频信号SP(n)呈线性关系，使得第八晶体管T8可以依据在第四期间P4写入的多个第二数据信号Vsig(m)_R/G/B中的该对应者决定关断第二晶体管T2的时间点，借此控制驱动电流D1的脉冲宽度。
举例而言，假设发光元件L1待显示在较高的灰阶，于第二写入期间PW的第四期间P3中第二控制电路120被写入的多个第二数据信号Vsig(m)_R/G/B中的该对应者的电压会较大(或电压的绝对值会较小)，第八晶体管T8截止时其栅极端的电位会在较高的电平，并且第三电容C3的第二端的电位也会被存储在较高的电平。如此，于重置与发光期间EM的第六期间P6(发光期间)中，第八晶体管T8的栅极端的电位还是维持在较高的电平，扫频信号SP(n)的斜波会花较多的时间下拉第八晶体管T8的栅极端的电位直到第八晶体管T8导通。并且，当第八晶体管T8导通时，第二系统高电压VDD_PWM经由第十晶体管T10、第八晶体管T8以及第九晶体管T9传送至第二晶体管T2，使第二晶体管T2关断。
在这样的情形中，第二晶体管T2在第六期间P6(发光期间)中导通的时间会相对较长，亦即，驱动电流D1的脉冲宽度会较大，使发光元件L1的发光时间相对较长。并且，由于驱动电路100在同一帧之中各个第六期间P6(发光期间)的会产生相同脉冲宽度的驱动电流D1，发光元件L1会显示在较高的灰阶。
另一方面，假设发光元件L1待显示在较低的灰阶，于第二写入期间PW的第四期间P3中第二控制电路120被写入的多个第二数据信号Vsig(m)_R/G/B中的该对应者的电压会较小(或电压的绝对值会较大)，第八晶体管T8截止时其栅极端的电位会在较低的电平，并且第三电容C3的第二端的电位也会被存储在较低的电平。如此，于重置与发光期间EM的第六期间P6(发光期间)中，第八晶体管T8的栅极端的电位还是维持在较低的电平，扫频信号SP(n)的斜波会花较少的时间下拉第八晶体管T8的栅极端的电位直到第八晶体管T8导通。并且，当第八晶体管T8导通时，第二系统高电压VDD_PWM经由第十晶体管T10、第八晶体管T8以及第九晶体管T9传送至第二晶体管T2，使第二晶体管T2关断。
在这样的情形中，第二晶体管T2在第六期间P6(发光期间)中导通的时间会相对较短，亦即，驱动电流D1的脉冲宽度会较小，并且由于驱动电路100在同一帧之中各个第六期间P6(发光期间)的会产生相同脉冲宽度的驱动电流D1，发光元件L1会显示在较低的灰阶。
请一并参阅图4，图4为依据本公开一些实施例的显示装置1000的示意图。如图4所示，显示装置1000包含显示面板1200。在一些实施例中，显示装置1000可以具有一个显示面板1200。在另一些实施例中，显示装置1000可以是由多个显示面板1200拼装而成。因此，本公开文件不以此为限。
显示面板1200包含第一列的子像素LN1至第x列LNx的子像素所具有的驱动电路100，每一个驱动电路100用以驱动同一个子像素内的发光元件L1(如图1所示的发光元件L1，于图4中未示出)。图4中的驱动电路100可以由图1中的驱动电路100实施。并且，在图1所示驱动电路100中，第六控制信号VST(n)、第四控制信号SP(n)、第一控制信号SET(n)、第五控制信号Emi_PWM(n)、第七控制信号Emi_PAM(n)以及扫频信号Sweep(n)之中的“n”可以是任何正整数。
如图4所示，同一列的子像素之中的驱动电路100用以接收相同的控制信号。例如，第一列的子像素LN1中的驱动电路100用以接收第二控制信号SPAM、第四控制信号SP(1)、第六控制信号VST(1)(未示出)、第一控制信号SET(1)(未示出)、扫频信号Sweep(1)、第五控制信号Emi_PWM(1)以及第七控制信号Emi_PAM(1)。
第二列的子像素LN2之中的驱动电路100用以接收第二控制信号SPAM、第四控制信号SP(2)、第六控制信号VST(2)(未示出)、第一控制信号SET(2)(未示出)、扫频信号Sweep(2)、第五控制信号Emi_PWM(2)以及第七控制信号Emi_PAM(2)。依此类推。
第x列的子像素LNx之中的驱动电路100用以接收第二控制信号SPAM、第四控制信号SP(x)、第六控制信号VST(x)(未示出)、第一控制信号SET(x)(未示出)、扫频信号Sweep(x)、第五控制信号Emi_PWM(x)以及第七控制信号Emi_PAM(x)。其中x是正整数。
值得注意的是，在重置与发光期间EM，驱动电路100需要接收扫频信号Sweep(n)并依据多个第一数据信号VPAM_R/G/B中的对应者，才能开始或停止产生驱动电流D1，以调制驱动电流D1的脉冲宽度。
因此，本公开文件的显示装置1000分别提供多个扫频信号中的对应者Sweep(1)～Sweep(x)至第一列的子像素LN1至第x列的子像素LNx之中的驱动电路100，使得不同列的驱动电路100对应的发光元件L1可以在各自的重置与发光期间EM发光。
请一并参阅图5，图5为图4的显示装置1000的操作时序的示意图。如图5所示，在显示装置1000的操作时序中的一帧可分为全域扫描期间GS以及逐行扫描期间PS。全域扫描期间GS包含第一写入期间GW。逐行扫描期间PS包含第二写入期间PW以及重置与发光期间EM～EMa。需特别说明的是，图5中的该些期间的时间长度仅用以示例，并非用以限制本公开文件。图5中的全域扫描期间GS相似于图3中的全域扫描期间GS。图5中的逐行扫描期间PS中第二写入期间PW以及重置与发光期间EM1～EMa分别相似于图3中的逐行扫描期间PS中的第二写入期间PW以及重置与发光期间EM。并且，图3中仅会示一个驱动电路100的控制信号，图5中示出在第一列的子像素LN1至第x列的子像素LNx之中的驱动电路100的控制信号。
在全域扫描期间GS中的第一写入期间GW，全部的驱动电路100依据第二控制信号SPAM以及驱动电路100各自所组成的子像素的颜色而分别接收多个第一数据信号VPAM_R/G/B。
亦即，在全域扫描期间中的第一写入期间GW，第二控制信号SPAM在第一逻辑电平(例如，低逻辑电平)，显示装置1000同时将多个第一数据信号VPAM_R/G/B分别写入第一列的子像素LN1至第x列的子像素LNx之中各个驱动电路100的第一控制电路110。
在逐行扫描期间PS中的第二写入期间PW，第一列的子像素LN1之中的驱动电路100依据第四控制信号SP(1)以及驱动电路100各自所组成的子像素待显示的灰阶而分别接收多个第二数据信号Vsig(m)_R/G/B。第二列R2的驱动电路100依据第四控制信号SP(2)以及驱动电路100各自所组成的子像素待显示的灰阶而分别接收多个第二数据信号Vsig(m)_R/G/B。依此类推。
详细而言，于逐行扫描期间PS内相同的重置与发光期间EM1～EMa之中，第四控制信号SP(1)的脉冲可以比第四控制信号SP(2)的脉冲早一个时间单位(例如，10μs)，第四控制信号SP(3)(未示出)的脉冲可以比第四控制信号SP(2)早一个时间单位依此类推。第四控制信号SP(x-1)(未示出)的脉冲可以比第四控制信号SP(x)(未示出)的脉冲早1个时间单位。如此，在逐行扫描期间PS中每一行的驱动电路100具有各自的第二写入期间PW。因此，显示装置1000可以在逐行扫描期间PS中按序将多个第二数据信号Vsig(m)_R/G/B写入第一列的子像素LN1至第x列的子像素LNx之中的驱动电路100。
也就是说，在逐行扫描期间PS中的第一列的子像素LN1至第x列的子像素LNx之中的驱动电路100各自的第二写入期间PW之中，第四控制信号SP(1)～SP(x)具有低逻辑电平。显示装置1000按序将多个第二数据信号Vsig(m)_R/G/B分别写入第一列的子像素LN1至第x列的子像素LNx之中各个驱动电路100中的第二控制电路120。
在逐行扫描期间PS的第一列的子像素LN1的驱动电路100的重置与发光期间E1中，第一列的子像素LN1的驱动电路100用以接收扫频信号Sweep(1)，并依据多个第二数据信号Vsig(m)_R/G/B中的对应者，控制各自所产生的脉冲电流D1的脉冲宽度。在逐行扫描期间PS的第二列的子像素LN2的驱动电路100的重置与发光期间E1中，第二列的子像素LN2的驱动电路100用以接收扫频信号Sweep(2)，并依据多个第二数据信号Vsig(m)_R/G/B中的对应者，控制各自所产生的脉冲电流D1的脉冲宽度。依此类推，在逐行扫描期间PS的第x列的子像素LNx的驱动电路100的重置与发光期间E1中，第一列的子像素LNx的驱动电路100用以接收扫频信号Sweep(x)，并依据多个第二数据信号Vsig(m)_R/G/B中的对应者，控制各自所产生的脉冲电流D1的脉冲宽度。
详细而言，于逐行扫描期间PS内相同的重置与发光期间EM1～EMa之中，扫频信号Sweep(1)的脉冲(如图5所示的锯齿波)可以扫频信号Sweep(2)的脉冲早1个时间单位，扫频信号Sweep(2)的脉冲可以比扫频信号Sweep(3)(未示出)的脉冲早1个时间单位，依此类推。扫频信号Sweep(x-1)(未示出)的脉冲可以比扫频信号Sweep(x)的脉冲早1个时间单位。如此，在逐行扫描期间PS中第一列的子像素LN1～第x列的子像素LNx的驱动电路100具有各自的重置与发光期间EM。因此，第一列的子像素LN1至第x列的子像素LNx驱动电路100在逐行扫描期间PS中可以将各自产生的驱动电流D1提供至对应的发光元件L1。亦即，第一列的子像素LN1至第x列的子像素LNx中的各个驱动电路100分别依据扫频信号Sweep(1)～Sweep(x)在相异时间点提供驱动电流D1至同一子像素内的发光元件L1。
也就是说，在逐行扫描期间PS中，第一列的子像素LN1至第x列的子像素LNx的驱动电路100在各自的重置与发光期间E1接收对应的扫频信号Sweep(1)～Sweep(x)，以控制驱动电路100各自所产生的驱动电流D1的脉冲宽度。重置与发光期间E2、E3～Ea-1以及Ea相似于重置与发光期间E1，在此不再赘述。
详细而言，请一并参阅图6，图6为图5中控制信号的时序图的示意图。如图6所示，斜线区域表示第一写入期间GW，密网点区域表示第二写入期间PW，疏网点区域表示重置与发光期间EM1～EMa。每一个重置与发光期间EM1～EMa皆具有第五期间P5(未示出于图6)以及第六期间P6(未示出于图6)。
需要注意的是，每一个重置与发光期间EM1～EMa不代表驱动电路100实际产生驱动电流D1的时间。每一个重置与发光期间EM1～EMa中的第五期间P5表示对应的驱动电路100重置其内部的第二晶体管T2的栅极端的电位的时间区段。并且，每一个重置与发光期间EM1～EMa中的第六期间P6表示对应的驱动电路100可以产生驱动电流D1的时间区段。
在显示装置1000的一帧之中，包含一个第一写入期间GW、一个第二写入期间PW以及重置与发光期间EM1～EMa。其中，第一列的子像素LN1至第x列的子像素LNx的驱动电路100的第一写入期间GW在相同时段。第一列的子像素LN1至第x列的子像素LNx的驱动电路100的第二写入期间PW在相异的时间相位，并且第一列的子像素LN1至第x列的子像素LNx(未示出)的驱动电路100各自的重置与发光期间EM1～EMa亦在相异的时间相位。其中发光期间EMa的“a”可以是13，亦即一帧之中的重置与发光期间EM1～EMa可以有13个。
由于显示装置1000同时提供第一列的子像素LN1至第x列的子像素LNx的驱动电路100第三控制信号VST_PAM以及第二控制信号SPAM，因此，第一列的子像素LN1～第x列的子像素LNx(未示出)的第一写入期间GW在相同时段。
由于显示装置1000分别提供第一列的子像素LN1至第x列的子像素LNx的驱动电路100第六控制信号VST(1)～VST(x)(未示出)以及第四控制信号SP(1)～SP(x)(未示出)。因此，第一列的子像素LN1至第x列的子像素LNx(未示出)的驱动电路100各自的第二写入期间PW在相异的时间相位。
由于显示装置1000分别提供第一列的子像素LN1至第x列的子像素LNx的驱动电路100扫频信号Sweep(1)～Sweep(x)(未示出)、第五控制信号Emi_PWM(1)～Emi_PWM(x)(未示出)以及第七控制信号Emi_PAM～Emi_PAM(x)。因此，第一列的子像素LN1～第x列的子像素LNx(未示出)的驱动电路100各自的重置与发光期间EM1～EMa在相异的时间相位。
综上所述，显示装置1000同时提供第三控制信号VST_PAM以及第二控制信号SPAM至第一列的子像素LN1至第x列的子像素LNx的驱动电路100，使第一列LN1的子像素至第x列的子像素LNx的驱动电路100可以同时被写入多个第一数据信号VPAM_R/G/B中的对应者。进一步而言，显示装置1000仅需提供第三控制信号VST_PAM以及第二控制信号SPAM便可将多个第一数据信号VPAM_R/G/B中的对应者写入第一列的子像素LN1至第x列的子像素LNx之中的驱动电路100，可以减少产生控制信号的控制电路的面积。
由于驱动电路100中的第一控制电路110可以做为脉冲幅度调制电路实施，并且第二控制电路120可以做为脉冲宽度调制电路实施，因此，驱动电路100可以通过调制驱动电流的脉冲宽度更佳的控制发光元件显示的灰阶。并且，显示装置1000分别提供扫频信号Sweep(1)～Sweep(x)(未示出)至提供第一列的子像素LN1～第x列的子像素LNx之中的驱动电路100，使得各个驱动电路100可以不受限于其他列的驱动电路100的第二写入期间PW并在各自的重置与发光期间EM1～EMa产生各自的驱动电流D1，进而增加一帧之中重置与发光期间EM可以占用的时间比例。
在一些常见的做法当中，部分的显示装置中的驱动电路需利用更多个晶体管方能提供相似的效果(例如18颗晶体管)，相较之下，本公开文件中的驱动电路100采用15颗晶体管即可达到前述的操作，因此具有相对较小的电路面积，较低的制造成本。并且，在一些常见的做法当中，部分的显示装置中的驱动电路的驱动电流具有较长的下降时间(例如，18.9μs)，相较之下，本公开文件中的驱动电路100的驱动电流具有较短的下降时间(例如，16.7μs)，因而增进显示装置1000的显示画面在低灰阶的均匀度。
并且，显示装置1000中的第一控制电路110在第二期间P2可以补偿第一晶体管T1的临界电压，第二控制电路120在第四期间P4可以补偿第八晶体管T8的临界电压，从而降低第一晶体管T1在工艺上临界电压变异造成驱动电流D1的脉冲幅值的误差，并且降低第八晶体管T8在工艺上临界电压变异导致驱动电流D1的脉冲宽度的误差，从而增加显示画面的均匀度。
请参阅图7，图7为依据本公开一些实施例的驱动电路200以及发光元件L1的功能方框示意图。如图7所示，驱动电路200包含第一晶体管T1、第二晶体管T2、第一控制电路210、第二控制电路220以及重置电路230。驱动电路200还包含第十三晶体管T13、第十四晶体管T14以及第十五晶体管T15。驱动电路200所产生的驱动电流会从第一系统高电压端VDD_PAM经由第十三晶体管T13、第二晶体管T2、第一晶体管T1、第十四晶体管T14以及发光元件L1流至系统低电压端VSS。
其中第一控制电路210电性耦接第一晶体管T1的栅极端，用以调制驱动电路200所产生的驱动电流的脉冲幅度。第二控制电路220电性耦接第二晶体管T2的栅极端，用以调制驱动电路200所产生的驱动电流的脉冲宽度。并且重置电路230电性耦接第二晶体管T2的栅极端，用以重置第二晶体管T2的栅极端的电位。
图7中的驱动电路200的第一晶体管T1、第二晶体管T2、第十三晶体管T13、第十四晶体管T14以及第十五晶体管T15、第一控制电路210、第二控制电路220以及重置电路230分别相似于图1中的驱动电路100的第一晶体管T1、第二晶体管T2、第十三晶体管T13、第十四晶体管T14以及第十五晶体管T15以及、第一控制电路110、第二控制电路120以及重置电路130。
与图1的实施例中驱动电路100相较，图7的实施例中驱动电路200不同之处在于，第一晶体管T1以及第二晶体管T2的连接关系。更确切来说，在图7所示的驱动电路200中，第十三晶体管T13的第一端电性耦接第一系统高电压端VDD_PAM，第十三晶体管T13的第二端电性耦接第二晶体管T2的第一端。第二晶体管T2的第二端电性耦接第一晶体管T1第一端。第一晶体管T1第二端电性耦接第十四晶体管T14的第一端。第十四晶体管T14的第二端电性耦接发光元件L1的第一端。发光元件L1的第二端电性耦接系统低电压端VSS。在这样的电路架构下，驱动电路200在各个重置与发光期间EM由第二晶体管T2关断驱动电流的电流路径时，不会受到第一晶体管T1的第二端因为电流减小而造成电位浮动的影响。
详细而言，请参阅图8，图8为依据本公开一些实施例的驱动电路200以及发光元件L1的电路架构图。第一控制电路210包含第四晶体管T4、第五晶体管T5、第六晶体管T6以及第二电容C2。第二控制电路220包含第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11、第十二晶体管T12以及第三电容C3。重置电路230包含第三晶体管T3以及第一电容C1。于驱动电路200的其他细节连接关系与作动方式，大致相同于先前图2的实施例中像素驱动电路100，并且在图4的显示装置1000中的驱动电路100也可以由驱动电路200实施，由在此不另赘述。
请参阅图9，图9为依据本公开一些实施例的驱动电路300以及发光元件L1的功能方框示意图。如图7所示，驱动电路300包含第一晶体管T1、第二晶体管T2、第一控制电路310、第二控制电路320以及重置电路330。驱动电路300还包含第十三晶体管T13以及第十五晶体管T15。驱动电路300所产生的驱动电流会从第一系统高电压端VDD_PAM经由第十三晶体管T13、第二晶体管T2、第一晶体管T1以及发光元件L1流至系统低电压端VSS。
其中第一控制电路310电性耦接第一晶体管T1的栅极端，用以调制驱动电路300所产生的驱动电流的脉冲幅度。第二控制电路320电性耦接第二晶体管T2的栅极端，用以调制驱动电路300所产生的驱动电流的脉冲宽度。并且重置电路330电性耦接第二晶体管T2的栅极端，用以重置第二晶体管T2的栅极端的电位。
图9中的驱动电路300的第一晶体管T1、第二晶体管T2、第十三晶体管T13以及第十五晶体管T15、第一控制电路310、第二控制电路320以及重置电路330分别相似于图1中的驱动电路100的第一晶体管T1、第二晶体管T2、第十三晶体管T13以及第十五晶体管T15以及、第一控制电路110、第二控制电路120以及重置电路130。
与图2的实施例中驱动电路100相较，图9的实施例中驱动电路300不同之处在于，驱动电路300不具备第十四晶体管T14，并且第二晶体管T2可以是N型金属氧化物半导体场效晶体管(N-type MOSFET,NMOS)。更确切来说，在图9所示的驱动电路300中，第二晶体管T2的第一端电性耦接第一晶体管T1的第一端，第二晶体管T2的第二端电性耦接发光元件L1的第一端。由于在驱动电路300中的第二晶体管T2是由N型金属氧化物半导体场效晶体管实施，驱动电路300在各个重置与发光期间EM是由第二晶体管T2决定开始产生驱动电流的时间点，并由第七控制信号Emi_PAM决定驱动电流停止产生的时间。换言之，若发光元件L1要在较高的灰阶显示，驱动电路300会在第六期间P6中较早的时间点开始产生驱动电流。另一方面，若发光元件L1要在较低的灰阶显示，驱动电路300会在第六期间P6中较晚的时间点开始产生驱动电流。并且，由于第二晶体管T2导通时驱动电流的上升时间(例如，5.8μs)远小于第二晶体管T2关断时驱动电流的下降时间，因此在这样的电路架构下，可以增进显示画面在低灰阶的均匀度。在一些实施例中，第三晶体管T3也可以由N型金属氧化物半导体场效晶体管实施。此时第一控制信号SET(n)的逻辑电平会不同于图3示出中的第一控制信号SET(n)，而会在第五期间P5具有高逻辑为准，在第一期间P1至第四期间P4以及第六期间P6具有低逻辑电平。
详细而言，请参阅图10，图10为依据本公开一些实施例的驱动电路300以及发光元件L1的电路架构图。第一控制电路310包含第四晶体管T4、第五晶体管T5、第六晶体管T6以及第二电容C2。第二控制电路320包含第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11、第十二晶体管T12以及第三电容C3。重置电路330包含第三晶体管T3以及第一电容C1。于驱动电路300的其他细节连接关系与作动方式，大致相同于先前图2的实施例中像素驱动电路100，并且在图4的显示装置1000中的驱动电路100也可以由驱动电路300实施，在此不另赘述。
请参阅图11，图11为依据本公开一些实施例的驱动电路400以及发光元件L1的电路架构图。驱动电路400包含第一晶体管T1、第二晶体管T2、第一控制电路410、第二控制电路420以及重置电路430。驱动电路300还包含第十三晶体管T13、第十四晶体管T14以及第十五晶体管T15。驱动电路400所产生的驱动电流会从第一系统高电压端VDD_PAM经由第十三晶体管T13、第二晶体管T2、第一晶体管T1、第十四晶体管T14以及发光元件L1流至系统低电压端VSS。
与图1的实施例中驱动电路100相较，图11的实施例中驱动电路400不同之处在于，驱动电路400中的第一控制电路410以及第二控制电路420不具备补偿电路。更确切来说，在图11所示的驱动电路400中，第一控制电路410包含第四晶体管T4以及第二电容C2，第四晶体管T4的第一端用以接收多个第一数据信号VPAM_R/G/B中的对应者，第四晶体管T4的第二端电性耦接第二电容C2的第二端以及第一晶体管T1的栅极端，第四晶体管T4的栅极端用以接收第二控制信号SPAM。第二电容C2的第一端电性耦接第一系统高电压端VDD_PAM。并且，第二控制电路420包含第七晶体管T7以及第三电容C3。第七晶体管T7的第一端用以接收多个第二数据信号Vsig(m)_R/G/B中的对应者，第七晶体管T7的第二端电性耦接第三电容C3的第二端以及第八晶体管T8的栅极端，第七晶体管T7的栅极端用以接收第四控制信号SP(n)。第三电容C3的第一端用以接收扫频信号Sweep(n)。相较于图1中的实施例的驱动电路100，由于驱动电路400中的第一控制电路410以及第二控制电路420不具备补偿电路，因此第一控制电路410以及第二控制电路420不会接收第三控制信号VST_PAM以及第六控制信号VST(n)。亦即相较于驱动电路100，驱动电路400的操作时续不会有第一期间P1以及第三期间P3。驱动电路400的电路架构可以大幅减少电路面积。于驱动电路400的其他细节连接关系与作动方式，大致相同于先前图1的实施例中像素驱动电路100，并且在图4的显示装置1000中的驱动电路100也可以由驱动电路400实施，在此不另赘述。
请参阅图12，图12为依据本公开一些实施例的驱动电路500以及发光元件L1的电路架构图。驱动电路500包含第一晶体管T1、第二晶体管T2、第一控制电路510、第二控制电路520以及重置电路530。驱动电路500还包含第十三晶体管T13、第十四晶体管T14以及第十五晶体管T15。驱动电路500所产生的驱动电流会从第一系统高电压端VDD_PAM经由第十三晶体管T13、第二晶体管T2、第一晶体管T1、第十四晶体管T14以及发光元件L1流至系统低电压端VSS。
与图8的实施例中驱动电路200相较，图12的实施例中驱动电路500不同之处在于，驱动电路500中的第一控制电路510以及第二控制电路520不具备补偿电路。更确切来说，在图12所示的驱动电路500中，第一控制电路510包含第四晶体管T4以及第二电容C2，第四晶体管T4的第一端用以接收多个第一数据信号VPAM_R/G/B中的对应者，第四晶体管T4的第二端电性耦接第二电容C2的第二端以及第一晶体管T1的栅极端，第四晶体管T4的栅极端用以接收第二控制信号SPAM。第二电容C2的第一端电性耦接第一系统高电压端VDD_PAM。并且，第二控制电路520包含第七晶体管T7以及第三电容C3。第七晶体管T7的第一端用以接收多个第二数据信号Vsig(m)_R/G/B中的对应者，第七晶体管T7的第二端电性耦接第三电容C3的第二端以及第八晶体管T8的栅极端，第七晶体管T7的栅极端用以接收第四控制信号SP(n)。第三电容C3的第一端用以接收扫频信号Sweep(n)。相较于图8中的实施例的驱动电路200，由于驱动电路500中的第一控制电路510以及第二控制电路520不具备补偿电路，因此第一控制电路510以及第二控制电路520不会接收第三控制信号VST_PAM以及第六控制信号VST(n)。亦即相较于驱动电路200，驱动电路500的操作时续不会有第一期间P1以及第三期间P3。驱动电路500的电路架构可以大幅减少电路面积。于驱动电路500的其他细节连接关系与作动方式，大致相同于先前图8的实施例中像素驱动电路200，并且在图4的显示装置1000中的驱动电路100也可以由驱动电路500实施，在此不另赘述。
请参阅图13，图13为依据本公开一些实施例的驱动电路600以及发光元件L1的电路架构图。驱动电路600包含第一晶体管T1、第二晶体管T2、第一控制电路610、第二控制电路620以及重置电路630。驱动电路600还包含第十三晶体管T13、第十四晶体管T14以及第十五晶体管T15。驱动电路600所产生的驱动电流会从第一系统高电压端VDD_PAM经由第十三晶体管T13、第二晶体管T2、第一晶体管T1、第十四晶体管T14以及发光元件L1流至系统低电压端VSS。
与图10的实施例中驱动电路300相较，图13的实施例中驱动电路600不同之处在于，驱动电路600中的第一控制电路610以及第二控制电路620不具备补偿电路。更确切来说，在图12所示的驱动电路600中，第一控制电路610包含第四晶体管T4以及第二电容C2，第四晶体管T4的第一端用以接收多个第一数据信号VPAM_R/G/B中的对应者，第四晶体管T4的第二端电性耦接第二电容C2的第二端以及第一晶体管T1的栅极端，第四晶体管T4的栅极端用以接收第二控制信号SPAM。第二电容C2的第一端电性耦接第一系统高电压端VDD_PAM。
并且，第二控制电路620包含第七晶体管T7以及第三电容C3。第七晶体管T7的第一端用以接收多个第二数据信号Vsig(m)_R/G/B中的对应者，第七晶体管T7的第二端电性耦接第三电容C3的第二端以及第八晶体管T8的栅极端，第七晶体管T7的栅极端用以接收第四控制信号SP(n)。第三电容C3的第一端用以接收扫频信号Sweep(n)。相较于图10中的实施例的驱动电路300，由于驱动电路600中的第一控制电路610以及第二控制电路620不具备补偿电路，因此第一控制电路610以及第二控制电路620不会接收第三控制信号VST_PAM以及第六控制信号VST(n)。亦即相较于驱动电路300，驱动电路600的操作时续不会有第一期间P1以及第三期间P3。驱动电路600的电路架构可以大幅减少电路面积。于驱动电路600的其他细节连接关系与作动方式，大致相同于先前图10的实施例中像素驱动电路300，并且在图4的显示装置1000中的驱动电路100也可以由驱动电路600实施，在此不另赘述。
综上所述，本公开文件的显示装置1000将多个第一数据信号VPAM_R/G/B中的对应者同时写入驱动电路100，并且提供多个扫频信号Sweep(n)至不同列的驱动电路100，使得不同列的驱动电路100具有各自的发光期间，从而增加一帧之中的发光期间可以占用的时间比例，并且利用调制流经发光元件的驱动电流的脉冲宽度控制灰阶，进而增加显示装置的显示画面的均匀度。
虽然本公开已以实施方式公开如上，然其并非用以限定本公开，任何本领域通具通常知识者，在不脱离本公开的构思和范围内，当可作各种的变动与润饰，因此本公开的保护范围当视权利要求所界定者为准。

Claims (12)

1.一种显示装置，包含：
多个发光元件；以及
多个驱动电路，该些驱动电路各自用以产生一驱动电流以驱动该些发光元件其中一者发光，其中该些驱动电路各自包含：
一第一晶体管；
一第二晶体管，其中该驱动电流自一第一系统高电压端流经该第一晶体管、该第二晶体管以及该些发光元件其中一者至一系统低电压端；
一重置电路，用以重置该第二晶体管的栅极端的电位；
一第一控制电路，用以控制该第一晶体管以调制该驱动电流的脉冲幅度；以及
一第二控制电路，用以控制该第二晶体管以调制该驱动电流的脉冲宽度，该第二控制电路依据多个扫频信号中的对应者控制该第二晶体管以调制该驱动电流的相位，
其中，该第一晶体管的第二端电性耦接该第二晶体管的第一端，该第一晶体管的栅极端电性耦接该第一控制电路，该第二晶体管的栅极端电性耦接该第二控制电路，
其中，
在一全域扫描期间中该显示装置同时将多个第一数据信号分别写入该些驱动电路；以及
在一逐行扫描期间中该显示装置按序将该些扫频信号分别提供至该些驱动电路使该些驱动电路中的每一者分别依据该些扫频信号在相异时间点提供该驱动电流。
2.如权利要求1所述的显示装置，其中在该逐行扫描期间中该显示装置按序将多个第二数据信号分别写入该些驱动电路。
3.如权利要求1所述的显示装置，其中该重置电路包含：
一第三晶体管，其第一端电性耦接该第二晶体的栅极端，其第二端用以接收一重置信号，其栅极端用以接收一第一控制信号；以及
一第一电容，其第一端电性耦接该第二晶体管的栅极端以及该第三晶体管的第一端，其第二端电性耦接该第三晶体管的第二端。
4.如权利要求1所述的显示装置，其中该第一控制电路包含：
一第二电容，其第一端电性耦接该第一系统高电压端，其第二端电性耦接该第一晶体管的栅极端；以及
一第四晶体管，其第一端用以接收该些第一数据信号中的对应者，其第二端电性耦接该第一晶体管的栅极端以及该第二电容的第二端，其栅极端用以接收一第二控制信号。
5.如权利要求1所述的显示装置，其中该第一控制电路包含：
一第二电容，其第一端电性耦接该第一系统高电压端，其第二端电性耦接该第一晶体管的栅极端；
一第四晶体管，其第一端用以接收该些第一数据信号中的对应者，其第二端电性耦接该第一晶体管的第一端，其栅极端用以接收一第二控制信号；
一第五晶体管，其第一端电性耦接该第一晶体管的栅极端，其第二端电性耦接该第一晶体管的第二端，其栅极端用以接收该第二控制信号；以及
一第六晶体管，其第一端电性耦接该第五晶体管的第一端，其第二端用以接收一第三控制信号，其栅极端用以接收该第三控制信号。
6.如权利要求1所述的显示装置，其中该第二控制电路包含：
一第七晶体管，其第一端用以接收多个第二数据信号中的该对应者，其栅极端用以接收一第四控制信号；
一第八晶体管，其第一端电性耦接一第二系统高电压端；其栅极端电性耦接该第七晶体管的第二端；
一第九晶体管，其第一端电性耦接该第八晶体管的第二端，其第二端电性耦接该第二晶体管的栅极端，其栅极端用以接收一第五控制信号；以及
一第三电容，其第一端用以接收该些扫频信号的对应者，其第二端电性耦接该第八晶体管的栅极端。
7.如权利要求1所述的显示装置，其中该第二控制电路包含：
一第七晶体管，其第一端用以接收多个第二数据信号中的该对应者，其栅极端用以接收一第四控制信号；
一第八晶体管，其第一端电性耦接该第七晶体管的第二端；
一第九晶体管，其第一端电性耦接该第八晶体管的第二端，其第二端电性耦接该第二晶体管的栅极端，其栅极端用以接收一第五控制信号；
一第十晶体管，其第一端电性耦接一第二系统高电压端，其第二端电性耦接该第七晶体管的第二端以及该第八晶体管的第一端，其栅极端用以接收该第五控制信号；
一第三电容，其第一端用以接收该些扫频信号的对应者，其第二端电性耦接该第八晶体管的栅极端；
一第十一晶体管，其第一端电性耦接该第三电容的第二端以及该第八晶体管的栅极端，其第二端电性耦接该第八晶体管的第二端以及该第九晶体管的第一端，其栅极端用以接收该第四控制信号；以及
一第十二晶体管，其第一端电性耦接该第三电容的第二端、该第八晶体管的栅极端以及该第十一晶体管的第一端，其第二端用以接收一第六控制信号，其栅极端用以接收该第六控制信号。
8.如权利要求1所述的显示装置，还包含：
一第十三晶体管，其第一端电性耦接该第一系统高电压端，其第二端电性耦接该第一晶体管的第一端，其栅极端用以接收一第五控制信号，其中该第一晶体管的第二端电性耦接该第二晶体管的第一端；以及
一第十四晶体管，其第一端电性耦接该第二晶体管的第二端，其第二端电性耦接该些发光元件其中一者的阳极，其栅极端用以接收一第七控制信号，其中该些发光元件其中一者的阴极电性耦接该系统低电压端。
9.如权利要求1所述的显示装置，还包含：
一第十三晶体管，其第一端电性耦接该第一系统高电压端，其第二端电性耦接该第一晶体管的第一端，其栅极端用以接收一第五控制信号；
其中该第一晶体管的第二端电性耦接该第二晶体管的第一端，其中该些发光元件其中一者的阴极电性耦接该系统低电压端。
10.一种显示装置，包含：
多个发光元件；以及
多个驱动电路，该些驱动电路各自用以产生一驱动电流以驱动该些发光元件其中一者发光，其中该些驱动电路各自包含：
一第一晶体管；
一第二晶体管，其中该驱动电流自一第一系统高电压端流经该第一晶体管、该第二晶体管以及该些发光元件其中一者至一系统低电压端；
一重置电路，用以重置该第二晶体管的栅极端的电位；
一第一控制电路，用以控制该第一晶体管以调制该驱动电流的脉冲幅度；以及
一第二控制电路，用以控制该第二晶体管以调制该驱动电流的脉冲宽度，该第二控制电路依据多个扫频信号中的对应者控制该第二晶体管以调制该驱动电流的相位，
还包含：
一第十三晶体管，其第一端电性耦接该第一系统高电压端，其第二端电性耦接该第二晶体管的第一端，其栅极端用以接收一第五控制信号，其中该第二晶体管的第二端电性耦接该第一晶体管的第一端；以及
一第十四晶体管，其第一端电性耦接该第一晶体管的第二端，其第二端电性耦接该些发光元件其中一者的阳极，其栅极端用以接收一第七控制信号，其中该些发光元件其中一者的阴极电性耦接该系统低电压端，
其中，该第二晶体管的第二端电性耦接该第一晶体管第一端，
其中，
在一全域扫描期间中该显示装置同时将多个第一数据信号分别写入该些驱动电路；以及
在一逐行扫描期间中该显示装置按序将该些扫频信号分别提供至该些驱动电路其中，使该些驱动电路中的每一者分别依据该些扫频信号在相异时间点提供该驱动电流。
11.一种显示装置，包含：
多个发光元件；以及
多个驱动电路，该些驱动电路各自用以产生一驱动电流以驱动该些发光元件其中一者发光，其中该些驱动电路各自包含：
一第一晶体管；
一第二晶体管，其中该第一晶体管以及该第二晶体管电性串连在一第一系统高电压端以及一系统低电压端之间；
一重置电路，电性耦接该第二晶体管的栅极端；
一第一控制电路，电性耦接该第一晶体管的栅极端，用以控制该第一晶体管以调制该驱动电流的脉冲幅度；以及
一第二控制电路，电性耦接该第二晶体管的栅极端，用以控制该第二晶体管以调制该驱动电流的脉冲宽度，该第二控制电路依据多个扫频信号中的对应者控制该第二晶体管以调制该驱动电流的相位，
其中，该第二晶体管的第一端电性耦接该第一晶体管的第一端，该第二晶体管的第二端电性耦接该发光元件的阳极，
其中，
在一全域扫描期间中该显示装置同时将多个第一数据信号分别写入该些驱动电路；以及
在一逐行扫描期间中该显示装置按序将该些扫频信号分别提供至该些驱动电路，使该些驱动电路分别依据该些扫频信号在相异时间点提供该驱动电流。
12.一种驱动方法，用于驱动具有多个驱动电路以及多个发光元件的一显示装置，其中该些驱动电路各自用以产生一驱动电流以驱动该些发光元其中一者发光，其中该驱动方法包含：
在一全域扫描期间，依据该些发光元件各自所显示的颜色，同时将多个第一数据信号各自写入该些驱动电路；以及
在一逐行扫描期间中，依据该些发光元件各自待显示的灰阶按序将多个第二数据信号分别写入该些驱动电路，并且按序将多个扫频信号分别提供至该些驱动电路，使该些驱动电路各自依据该些第一数据信号中的对应者产生该驱动电流以驱动该些发光元件其中一者发光，并且依据该些第二数据信号中的对应者以及该些扫频信号中的对应者开始或停止产生该驱动电流。
CN202111019487.4A 2020-10-12 2021-09-01 显示装置及驱动方法 Active CN113674678B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063090333P 2020-10-12 2020-10-12
US63/090,333 2020-10-12
TW110101013 2021-01-11
TW110101013A TWI759067B (zh) 2020-10-12 2021-01-11 顯示裝置及驅動方法

Publications (2)

Publication Number Publication Date
CN113674678A CN113674678A (zh) 2021-11-19
CN113674678B true CN113674678B (zh) 2023-11-10

Family

ID=78548010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111019487.4A Active CN113674678B (zh) 2020-10-12 2021-09-01 显示装置及驱动方法

Country Status (2)

Country Link
US (2) US11790832B2 (zh)
CN (1) CN113674678B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220151078A (ko) * 2021-05-04 2022-11-14 삼성디스플레이 주식회사 표시 장치
KR20230090402A (ko) * 2021-12-14 2023-06-22 삼성디스플레이 주식회사 표시 장치
US11810512B2 (en) * 2021-12-16 2023-11-07 Tcl China Star Optoelectronics Technology Co., Ltd. Pixel circuit and display panel
CN114708827A (zh) * 2022-04-27 2022-07-05 Tcl华星光电技术有限公司 驱动电路、显示面板及其驱动方法
CN115457907B (zh) 2022-11-09 2023-05-12 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02205890A (ja) * 1989-02-03 1990-08-15 Sharp Corp 表示装置の駆動方法
JP2010145445A (ja) * 2008-12-16 2010-07-01 Sony Corp 表示装置、表示装置の駆動方法および電子機器
CN109036283A (zh) * 2018-09-06 2018-12-18 京东方科技集团股份有限公司 有机发光场效应晶体管的驱动电路及驱动方法、显示装置
CN111009211A (zh) * 2018-10-04 2020-04-14 三星电子株式会社 显示面板以及显示面板的驱动方法
CN111369935A (zh) * 2020-04-09 2020-07-03 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070001954A1 (en) 2005-07-04 2007-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
US8106865B2 (en) 2006-06-02 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR101617215B1 (ko) 2007-07-06 2016-05-03 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
KR101056434B1 (ko) 2010-02-05 2011-08-11 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
KR20150101505A (ko) * 2014-02-26 2015-09-04 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
CN110556072A (zh) * 2018-05-31 2019-12-10 三星电子株式会社 显示面板以及显示面板的驱动方法
KR102538488B1 (ko) 2018-10-04 2023-06-01 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
CN109166527B (zh) 2018-10-24 2020-07-24 合肥京东方卓印科技有限公司 显示面板、显示装置及驱动方法
KR102583109B1 (ko) * 2019-02-20 2023-09-27 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
WO2020204487A1 (en) * 2019-03-29 2020-10-08 Samsung Electronics Co., Ltd. Display panel and driving method of the display panel
WO2021137663A1 (en) * 2020-01-03 2021-07-08 Samsung Electronics Co., Ltd. Display module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02205890A (ja) * 1989-02-03 1990-08-15 Sharp Corp 表示装置の駆動方法
JP2010145445A (ja) * 2008-12-16 2010-07-01 Sony Corp 表示装置、表示装置の駆動方法および電子機器
CN109036283A (zh) * 2018-09-06 2018-12-18 京东方科技集团股份有限公司 有机发光场效应晶体管的驱动电路及驱动方法、显示装置
CN111009211A (zh) * 2018-10-04 2020-04-14 三星电子株式会社 显示面板以及显示面板的驱动方法
CN111369935A (zh) * 2020-04-09 2020-07-03 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法

Also Published As

Publication number Publication date
US11790832B2 (en) 2023-10-17
US20230419883A1 (en) 2023-12-28
CN113674678A (zh) 2021-11-19
US20220114951A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
CN113674678B (zh) 显示装置及驱动方法
US11373588B2 (en) Display device
CN112513963A (zh) 显示面板及显示装置
CN112449714A (zh) 显示面板、显示装置及驱动方法
CN112289260B (zh) 显示装置
KR102523066B1 (ko) 게이트 구동부 및 이를 포함한 전계발광 표시장치
CN112669745B (zh) 扫描驱动器和具有该扫描驱动器的显示装置
US20220172680A1 (en) Electroluminescent display panel having the emission driving circuit
CN112449715A (zh) 显示面板、显示装置及驱动方法
CN114120881A (zh) 像素电路、显示装置及其驱动方法
KR20210086135A (ko) 게이트 구동부 및 이를 포함한 유기 발광 표시 장치
US10825382B2 (en) Display apparatus and method of driving the same
TWI759067B (zh) 顯示裝置及驅動方法
KR100604067B1 (ko) 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치
KR20190136396A (ko) 표시 장치
KR100629576B1 (ko) 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치
CN111179840B (zh) 一种像素驱动电路以及显示装置
US11842685B2 (en) Pixel and display device including the same
TWI796038B (zh) 驅動電路及其驅動方法
US11929026B2 (en) Display device comprising pixel driving circuit
KR100629577B1 (ko) 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치
KR102485956B1 (ko) 표시 장치
CN117198181A (zh) 显示设备和驱动显示设备的方法
KR20230143650A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20210061086A (ko) 발광 제어 신호 발생부 및 이를 포함하는 발광 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant