TWI796038B - 驅動電路及其驅動方法 - Google Patents

Abstract

一種驅動電路，包含發光元件、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體、第一電容、第二電容以及第三電容。第一電晶體、第二電晶體、第三電晶體以及第四電晶體作為脈衝幅度調變電路運作。第五電晶體、第六電晶體以及第七電晶體、第八電晶體作為脈衝寬度調變電路運作。脈衝幅度調變電路用以調整提供予發光元件的驅動電流的脈衝幅度，脈衝寬度調變電路用以調整提供予發光元件的驅動電流的脈衝寬度。

Description

驅動電路及其驅動方法

本案係關於一種驅動電路，特別係關於一種發光元件之驅動電路及其驅動方法。

在現今顯示面板的技術中，隨著發光元件尺寸的縮小，在驅動電流越來越小的情形下，藉由控制電流的大小來調整畫素的灰階可能會造成顯示亮度不足且產生色偏。因此，須要一種驅動電路以解決上述問題。

本揭示文件提供一種驅動電路。驅動電路包含發光元件、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體、第一電容、第二電容以及第三電容。第二電晶體、第一電晶體以及發光元件電性耦接在系統高電壓端以及系統低電壓端之間。第一電容的第一端電性耦接第一電晶體的閘極端。第三電晶體的第一端電性耦接第一電晶體的第一端，第三電晶體的第二端電性耦接系統電壓端。第四電晶體的第一端用以接收第一資料訊號，第四電晶體的第二端電性耦接第一電晶體的閘極端。第五電晶體的第一端電性耦接系統電壓端。第六電晶體的第一端電性耦接第五電晶體的第二端，第六電晶體的第二端電性耦接第一電晶體的閘極端。第二電容的第一端電性耦接第六電晶體的閘極端。第三電容的第一端用以接收掃頻訊號，第三電容的第二端電性耦接第六電晶體的閘極端。第七電晶體的第一端用以接收第二資料訊號，第七電晶體的第二端電性耦接第六電晶體的閘極端。

本揭示文件提供另一種驅動電路。驅動電路包含發光元件、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體、第一電容、第二電容以及第三電容。第二電晶體、第一電晶體以及發光元件電性耦接在系統高電壓端以及系統低電壓端之間。第一電容的第一端電性耦接第一電晶體的閘極端。第三電晶體的第一端電性耦接第一電晶體的第一端，第三電晶體的第二端電性耦接系統電壓端。第四電晶體的第一端用以接收第一資料訊號，第四電晶體的第二端電性耦接第一電晶體的閘極端。第七電晶體的第一端用以接收第二資料訊號。第六電晶體的第一端電性耦接第五電晶體的第二端，第六電晶體的第二端電性耦接第一電晶體的閘極端。第二電容的第一端電性耦接第六電晶體的閘極端。第三電容的第一端用以接收掃頻訊號，第三電容的第二端電性耦接第六電晶體的閘極端。第五電晶體的第一端用電性耦接系統電壓端，第七電晶體的第二端電性耦接第六電晶體的閘極端。

本揭示文件提供一種驅動方法。驅動方法用以驅動驅動電路，驅動電路用以產一驅動電流以驅動發光元件。驅動電路包含脈衝幅度調變電路以及脈衝寬度調變電路。驅動方法包含下列步驟。依據寫入控制訊號的邏輯位準將第一資料電壓傳送至脈衝幅度調變電路。由脈衝幅度調變電路依據第一資料電壓調變驅動電流的脈衝幅度。由脈衝寬度調變電路依據第二資料電壓以及掃頻訊號的斜波電壓調變驅動電流的脈衝寬度。在顯示週期中，掃頻訊號的斜波電壓的起始時間點早於寫入控制訊號切換至致能位準的時間點。

本揭示文件提供一種驅動方法。驅動方法用以驅動複數個驅動電路。該些驅動電路其中一者用以產生驅動電流以驅動發光件。該些驅動電路其中該者包含脈衝幅度調變電路以及一脈衝寬度調變電路。驅動方法包含下列步驟。依據複數個寫入控制訊號其中一者的邏輯位準將第一資料電壓傳送至該些驅動電路其中該者的該脈衝幅度調變電路。由該些驅動電路其中該者的脈衝幅度調變電路依據第一資料電壓調變驅動電流的一脈衝幅度。由該些驅動電路其中該者的脈衝寬度調變電路依據第二資料電壓以及複數個掃頻訊號其中一者的斜波電壓調變該驅動電流的脈衝寬度。在顯示週期中，該些掃頻訊號其中該者的斜波電壓的起始時間點早於寫入控制訊號其中該者切換至致能位準的時間點。

綜上所述，本揭示文件的驅動電路基於掃頻訊號控制提供予發光元件發光的驅動電流的脈衝寬度，以調整畫素的灰階。

下列係舉實施例配合所附圖示做詳細說明，但所提供之實施例並非用以限制本揭露所涵蓋的範圍，而結構運作之描述非用以限制其執行順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭露所涵蓋的範圍。另外，圖示僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件或相似元件將以相同之符號標示來說明。

在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明除外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。

此外，在本文中所使用的用詞『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指『包含但不限於』。此外，本文中所使用之『及／或』，包含相關列舉項目中一或多個項目的任意一個以及其所有組合。

於本文中，當一元件被稱為『耦接』或『連接』時，可指『電性耦接』或『電性連接』。『耦接』或『連接』亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本文中使用『第一』、『第二』、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。

第1圖為依據本揭露一些實施例之驅動電路100的電路架構圖。如第1圖所示，驅動電路100包含脈衝幅度調變電路110、脈衝寬度調變電路120以及發光元件L1。

在一些實施例中，發光元件L1可以由微型發光二極體、次毫米發光二極體、發光二極體或其他發光元件實現。在一些實施例中，可以將發光元件L1的電容值視為第四電容C4 (例如，10皮法拉)。

在架構上，脈衝幅度調變電路110包含第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4以及第一電容C1。脈衝寬度調變電路120包含第五電晶體T5、第六電晶體T6、第七電晶體T7、第八電晶體T8、第二電容C2以及第三電容C3。

前述該些電晶體分別具有第一端、第二端以及閘極端(Gate)。當其中一電晶體的第一端為汲極端 (源極端) 時，該電晶體的第二端則為源極端(汲極端)。另外，前述電容亦分別具有第一端以及第二端。

如第1圖所示，第一電晶體T1、第二電晶體T2以及發光元件L1電性耦接在系統高電壓端VDD以及系統低電壓端VSS之間。詳細而言，第二電晶體T2的第一端電性耦接系統高電壓端VDD，第二電晶體T2的第二端電性耦接第一電晶體T1的第二端，第二電晶體T2的閘極端用以接收發光控制訊號EM。第一電晶體T1的第一端電性耦接發光元件L1的第一端以及第一電容C1的第二端，第一電晶體T1的閘極端電性耦接第一電容C1的第一端以及第六電晶體T6的第二端。發光元件L1的第二端電性耦接系統低電壓端VSS。

第三電晶體T3的第一端電性耦接第一電晶體T1的第一端，第三電晶體T3的第二端電性耦接系統電壓端VSUS，第三電晶體T3的閘極端用以接收重置控制訊號RS。第四電晶體T4的第一端用以接收第一資料訊號DATA1，第四電晶體T4的第二端電性耦接第一電晶體T1的閘極端，第四電晶體T4的閘極端用以接收寫入控制訊號RG。

第五電晶體T5的第一端電性耦接系統電壓端VSUS，第五電晶體T5的第二端電性耦接第六電晶體T6的第一端，第五電晶體T5的閘極端用以接收第一控制訊號F1(n)。第六電晶體T6的第一端電性耦接第五電晶體T5的第二端，第六電晶體T6的第二端電性耦接第一電晶體T1的閘極端，第六電晶體T6的閘極端電性耦接第二電容C2的第一端以及第三電容C3的第二端。

第七電晶體T7的第一端用以接收第二資料訊號DATA2，第七電晶體T7的第二端電性耦接第六電晶體T6的閘極端，第七電晶體T7的閘極端用以接收第二控制訊號F2(n)。第八電晶體T8的第一端用以接收第二資料訊號DATA2，第八電晶體T8的第二端電性耦接第六電晶體T6的第二端，第八電晶體T8的閘極端用以接收第三控制訊號F3(n)。其中，第一節點N1是在第一電晶體T1的閘極端以及第一電容C1的第一端的連接處。第二節點N2是在第六電晶體T6的閘極端以及第二電容C2的第一端的連接處。第三節點N3是在第一電晶體T1的第一端以及第三電晶體T3的第一端的連接處。第四節點N4是在第二電容C2的第二端以及第六電晶體T6的第一端的連接處。

第2圖為依據本揭露一些實施例之第1圖中的驅動電路100的控制訊號的時序圖。如第2圖所示，在驅動電路100的控制時序中的一個顯示週期(例如，一幀)中可分為兩主要期間，其分別為第一期間TPWM以及第二期間TPAM。第一期間TPWM可分為兩個期間，其分別為重置期間P1以及寫入期間P2。第二期間TPAM可分為四個期間，其分別為重置期間P3、補償期間P4、寫入期間P5以及發光期間P6。需特別說明的是，第2圖中的該些期間的時間長度僅用以示例，並非用以限制本揭露文件。

詳細而言，第一控制訊號F1(n)在重置期間P1、重置期間P3、補償期間P4以及寫入期間P5以及發光期間P6具有第一邏輯位準(例如：高邏輯位準)；第一控制訊號F1(n)在寫入期間P2具有第二邏輯位準(例如：低邏輯位準)。第二控制訊號F2(n)在重置期間P1以及寫入期間P2具有第一邏輯位準；第二控制訊號F2(n)在重置期間P3、補償期間P4、寫入期間P5以及發光期間P6具有第二邏輯位準。第三控制訊號F3(n)在寫入期間P2具有第一邏輯位準；第三控制訊號F3(n)在重置期間P1、重置期間P3、補償期間P4、寫入期間P5以及發光期間P6具有第二邏輯位準。

寫入控制訊號RG在重置期間P3、補償期間P4以及寫入期間P5具有第一邏輯位準；寫入控制訊號RG在重置期間P1、寫入期間P2以及發光期間P6具有第二邏輯位準。重置控制訊號RS在重置期間P3具有第一邏輯位準；重置控制訊號RS在重置期間P1、寫入期間P2、補償期間P4、寫入期間P5以及發光期間P6具有第二邏輯位準。發光控制訊號EM在補償期間P4以及發光期間P6具有第一邏輯位準；發光控制訊號EM在重置期間P1、寫入期間P2、重置期間P3以及寫入期間P5具有第二邏輯位準。

掃頻訊號TCS在重置期間P1以及寫入期間P2具有第一邏輯位準；在重置期間P3、補償期間P4、寫入期間P5以及發光期間P6，掃頻訊號TCS的斜波電壓自第二邏輯位準逐漸變換(上拉)至第一邏輯位準。

具體而言，在重置期間P3初始時，掃頻訊號TCS便自第一邏輯位準被切換至第二邏輯位準。在重置期間P3、補償期間P4、寫入期間P5以及發光期間P6，掃頻訊號TCS自第二邏輯位準逐漸變換(被上拉)至第一邏輯位準。在發光期間P6結束時，掃頻訊號TCS在第一邏輯位準。換言之，在第二期間TPAM，掃頻訊號TCS的斜波電壓的起始時間點早於重置控制訊號RS切換至致能位準的時間點。

在寫入期間P2，第二資料訊號DATA2提供第二資料電壓Vdata2予驅動電路100。第二資料電壓Vdata2的大小可以依據驅動電路100欲顯示的灰階而決定。在寫入期間P5，第一資料訊號DATA1提供第一資料電壓Vdata1予驅動電路100。第一資料電壓Vdata1的大小可以依據驅動電路100所顯示的顏色(例如，驅動電路100是紅色、藍色或綠色子畫素)而決定。需要注意的是，在重置期間P1，第二資料訊號DATA2的電位可以設定在參考電壓Vref。在重置期間P3以及補償期間P4，第一資料訊號DATA1的電位亦可以設定在參考電壓Vref。

為使驅動電路100的整體操作更加清楚易懂，以下請一併參考第1~3F圖。第3A圖為依據本揭露一些實施例之第1圖中的驅動電路100的在第一期間TPWM的重置期間P1中的電路狀態圖。第3B圖為依據本揭露一些實施例之第1圖中的驅動電路100的在第一期間TPWM的寫入期間P2中的電路狀態圖。第3C圖為依據本揭露一些實施例之第1圖中的驅動電路100的在第二期間TPAM的重置期間P3中的電路狀態圖。

第3D圖為依據本揭露一些實施例之第1圖中的驅動電路100在第二期間TPAM的補償期間P4中的電路狀態圖。第3E圖為依據本揭露一些實施例之第1圖中的驅動電路在第二期間TPAM的寫入期間P5中的電路狀態圖。第3F圖為依據本揭露一些實施例之第1圖中的驅動電路在第二期間TPAM的發光期間P6中的電路狀態圖。

在第一期間TPWM的重置期間P1中，由於第一控制訊號F1(n)以及第二控制訊號F2(n)具有高邏輯位準，因此第五電晶體T5以及第七電晶體T7會導通。另一方面，由於第三控制訊號F3(n)、寫入控制訊號RG、重置控制訊號RS、發光控制訊號EM具有低邏輯位準，因此第三電晶體T3、第四電晶體T4、第二電晶體T2以及第八電晶體T8會關斷。

詳細而言，於重置期間P1，第二資料訊號DATA2的參考電壓Vref經由第七電晶體T7傳送至第六電晶體T6的閘極端(節點N2)，以將第六電晶體T6的閘極端的電位上拉至電壓Vref，並且系統電壓端VSUS的維持電壓經由第五電晶體T5傳送至第六電晶體T6的第一端，藉此重置第六電晶體T6的第一端以及第六電晶體T6的閘極端的電位。

在第一期間TPWM的寫入期間P2中，由於第二控制訊號F2(n)以及第三控制訊號F3(n)具有高邏輯位準，因此第七電晶體T7以及第八電晶體T8會導通。另一方面，由於第一控制訊號F1(n)、寫入控制訊號RG、重置控制訊號RS、發光控制訊號EM具有低邏輯位準，因此第五電晶體T5、第三電晶體T3、第四電晶體T4以及第二電晶體T2以及會關斷。

詳細而言，於寫入期間P2初始時，第二資料訊號DATA2的第二資料電壓Vdata2經由第七電晶體T7傳送至第六電晶體T6的閘極端，使第六電晶體T6導通。因此，第二資料電壓Vdata2會經由第八電晶體T8以及第六電晶體T6傳送至第二電容C2的第二端(節點N4)直到第六電晶體T6截止。換言之，當節點N4(第六電晶體T6之源極端)的電位比節點N2(第六電晶體T6之閘極端)的電位小一個第六電晶體T6之臨界電壓(例如，電壓Vth6)時，第六電晶體T6截止。此時，節點N2的電位實質上等於第二資料電壓Vdata2，並且節點N4的電位實質上等於(Vdata2- Vth6)。如此，於寫入期間P2，第二資料電壓Vdata2經寫入第六電晶體T6的閘極端並且對第六電晶體T6進行補償。

在第二期間TPAM的重置期間P3中，由於第一控制訊號F1(n)、寫入控制訊號RG以及重置控制訊號RS具有高邏輯位準，因此第五電晶體T5、第三電晶體T3以及第四電晶體T4會導通。另一方面，由於第二控制訊號F2(n)、第三控制訊號F3(n)、發光控制訊號EM以及掃頻訊號TCS具有低邏輯位準，因此第七電晶體T7、第八電晶體T8、第二電晶體T2以及第六電晶體T6會關斷，使系統電壓端VSUS與第一電晶體T1的閘極端電性隔絕。

詳細而言，於重置期間P3，第一資料訊號DATA1的參考電壓Vref經由第四電晶體T4傳送至第一電晶體T1的閘極端，並且系統電壓端VSUS的維持電壓經由第三電晶體T3傳送至第一電晶體T1的第二端，藉此重置第一電晶體T1的閘極端以及第二端的電位。再者，系統電壓端VSUS的維持電壓經由第五電晶體T5傳送至第六電晶體T6的第一端。在一些實施例中，儘管參考電壓Vref以及維持電壓皆為低位準電壓，維持電壓可以略低於參考電壓Vref，以確保重置期間P3中發光元件L1不會發光。舉例來說，維持電壓與參考電壓Vref可以設定於大約-3V至大約0.7V之間。

並且，於重置期間P3，掃頻訊號TCS由高邏輯位準切換為低邏輯位準的電位變化經由第三電容C3透過電容耦合作用傳送至第六電晶體T6的閘極端，使第六電晶體T6關斷。值得注意的是，於重置期間P3初始時，掃頻訊號TCS經由高邏輯位準切換為低邏輯位準。在切換掃頻訊號TCS的邏輯位準之後，才將寫入控制訊號RG以及重置控制訊號RS由低邏輯位準切換為高邏輯位準(致能位準)。藉此避免訊號之間的相互干擾產生雜訊。並且，在掃頻訊號TCS(n)自高邏輯位準下拉至低邏輯位準之後，於重置期間P3、補償期間P4、寫入期間P5以及發光期間P6中掃頻訊號TCS(n)會由低邏輯位準被逐漸上拉至高邏輯位準。

在本揭示的一些實施例中，掃頻訊號TCS經由高邏輯位準切換為低邏輯位準的下降緣與寫入控制訊號RG以及重置控制訊號RS由低邏輯位準切換為高邏輯位準的上升緣之間的時間長度可以設定在5微秒。

值得注意的是，由於在一個顯示週期的第二期間TPAM中，掃頻訊號TCS的斜波電壓的起始時間點可以早於寫入控制訊號RG以及重置控制訊號RS被切換至致能位準的時間點。並且，在第二期間TPAM中掃頻訊號TCS的斜波電壓透過電容耦合作用會逐漸上拉第六電晶體T6的閘極端的電位，故在第二期間TPAM中將第一控制訊號F1(n)設定在高邏輯位準，以導通第五電晶體T5，從而將系統電壓端VSUS的維持電壓傳送至第六電晶體T6的第一端，藉以穩定第六電晶體T6的第一端(源極端)的電位。如此，可避免重置期間P3、補償期間P4及寫入期間P5中的操作影響第六電晶體T6的第一端(源極端)的電位。

在第二期間TPAM的補償期間P4中，由於第一控制訊號F1(n)、寫入控制訊號RG以及發光控制訊號EM具有高邏輯位準，因此第五電晶體T5、第四電晶體T4以及第二電晶體T2會導通。另一方面，第二控制訊號F2(n)、第三控制訊號F3(n)以及重置控制訊號RS具有低邏輯位準，因此第七電晶體T7、第八電晶體T8以及第三電晶體T3會關斷，使系統電壓端VSUS與第一電晶體T1的閘極端電性隔絕。

詳細而言，於補償期間P4，第一資料訊號DATA1的參考電壓Vref經由第四電晶體T4傳送至第一電晶體T1的閘極端，並且系統高電壓端VDD的電壓(例如，電壓Vdd)經由第二電晶體T2傳送至第一電晶體T1的第二端，直到第一電晶體T1截止。換言之，當節點N3(第一電晶體T1之源極端)的電位比節點N1(第一電晶體T1之閘極端)的電位小一個第一電晶體T1之臨界電壓(例如，電壓Vth1)時，第一電晶體T1截止。此時，節點N1的電位實質上等於電壓Vref，並且節點N3的電位實質上等於電壓(Vref-Vth1)。如此，於補償期間P4，第一資料訊號DATA1的參考電壓Vref經寫入第一電晶體T1的閘極端並且對第一電晶體T1進行補償。

在第二期間TPAM的寫入期間P5中，由於第一控制訊號F1(n)、寫入控制訊號RG具有高邏輯位準，因此第五電晶體T5以及第四電晶體T4會導通。另一方面，由於第二控制訊號F2(n)、第三控制訊號F3(n)、重置控制訊號RS以及發光控制訊號EM具有低邏輯位準，因此第七電晶體T7、第八電晶體T8、第三電晶體T3以及第二電晶體T2會關斷，使系統電壓端VSUS與第一電晶體T1的閘極端電性隔絕，並且系統高電壓端VDD與第一電晶體T1的第二端電性隔絕。

詳細而言，於寫入期間P5，第一資料訊號DATA1的第一資料電壓Vdata1經由第四電晶體T4傳送至第一電晶體T1的閘極端，並且經由第一電容C1透過電容耦合作用傳送第一資料訊號DATA1自參考電壓Vref切換為第一資料電壓Vdata1的電壓變化(例如，電壓ΔV)至節點N3。此時，節點N1的電位實質上等於第一資料電壓Vdata1，並且節點N3的電位實質上等於(Vref-Vth1+ΔV)。藉此將第一資料電壓Vdata1寫入第一電晶體T1的閘極端。

在第二期間TPAM的發光期間P6中，由於第一控制訊號F1(n)、發光控制訊號EM具有高邏輯位準，因此第五電晶體T5以及第二電晶體T2會導通。另一方面，由於第二控制訊號F2(n)、第三控制訊號F3(n)、寫入控制訊號RG、重置控制訊號RS具有低邏輯位準，因此第七電晶體T7、第八電晶體T8、第四電晶體T4以及第三電晶體T3會關斷。

詳細而言，於發光期間P6，由於第二電晶體T2導通，系統高電壓端VDD至該第一電晶體T1的電流路徑會導通。驅動電流自系統高電壓端VDD經由第二電晶體T2、第一電晶體T1、發光元件L1流至系統低電壓端VSS，並且第一電晶體T1依據第一資料電壓Vdata1控制驅動電流的脈衝幅度。

此時，掃頻訊號TCS的斜波電壓的電位變化經由第三電容C3透過電容耦合作用逐漸拉高第六電晶體T6的閘極端的電位。因此第六電晶體T6會依據第二資料電壓Vdata2並且利用掃頻訊號TCS的斜波電壓決定其導通的時間點，當第六電晶體T6導通時，系統電壓端VSUS的電壓會經由第五電晶體T5、第六電晶體T6傳送至第一電晶體T1的閘極端，藉此關斷第一電晶體T1。換言之，第六電晶體T6依據第二資料電壓Vdata2以及掃頻訊號TCS而決定其狀態為關斷或導通，從而控制驅動電流的脈衝寬度。換言之，驅動電路100可以藉由掃頻訊號TCS(n)控制提供予發光元件L1發光的驅動電流的脈衝寬度，從而利用控制發光元件的發光時間調整灰階。

在本揭示文件的驅動電路100的電路架構下，當提供大小在4~12微安培的驅動電流且第一電晶體T1的臨界電壓變異在±0.3伏特時，電流的誤差比率會小於0.6%。因此，驅動電路100的架構及其操作方式可以確實補償第一電晶體T1的臨界電壓。

雖然在第1圖中僅繪示1個驅動電路，然而，可以理解的是，在顯示面板中可以是由多個驅動電路組成畫素陣列，並且畫素陣列中的各個子畫素皆可以由驅動電路100實施。為了更佳清楚的說明在畫素陣列中各個子畫素中的驅動電路100所接收的控制訊號的差異，請參閱第4、第5A-5D以及第6圖。第4圖為依據本揭露一些實施例之顯示面板1000的示意圖。第5A-5D圖為依據本揭露一些實施例之顯示面板1000中的畫素PIXa~PIXd的示意圖。第6圖為依據本揭露一些實施例之第1圖中的驅動電路100的控制訊號的時序圖。

如第4圖所示，顯示面板1000包含排列在第1列至第m列的多個畫素PIX。多個畫素中之每一者可以由第5A圖的畫素PIXa、第5B圖的畫素PIXb、第5C圖的畫素PIXc或第5D圖的畫素PIXd實施。

畫素PIXa包含排列在相同子畫素列的驅動電路100R、100G及100B。畫素PIXb包含排列在相同子畫素列的驅動電路100R、100G、100B及100W。畫素PIXc包含排列在不同子畫素列的驅動電路100R、100G及100B。畫素PIXd包含排列在不同子畫素列的驅動電路100R、100G、100B及100W。在一些實施例中，驅動電路100R、100G及100B及100W可以被理解為紅色、綠色、藍色以及白色的子畫素驅動電路。

第5A-5D圖的驅動電路100R、100G及100B及100W皆可以由第1圖中的驅動電路100實施。

舉例而言，在顯示面板1000中，設置在第n列的驅動電路100用以接收第一控制訊號F1(n)、第二控制訊號F2(n)、第三控制訊號F3(n) 、寫入控制訊號RG、重置控制訊號RS、發光控制訊號EM以及掃頻訊號TCS。而設置在第n+1列的驅動電路(未繪示)用以接收第一控制訊號F1(n+1)、第二控制訊號F2(n+1)以及第三控制訊號F3(n+1)、寫入控制訊號RG、重置控制訊號RS、發光控制訊號EM以及掃頻訊號TCS。

如第6圖所示，於第一期間TPWM中，當設置在第n列的驅動電路100依據第一控制訊號F1(n)、第二控制訊號F2(n)、第三控制訊號F3(n)作動之後，設置在第n+1列的驅動電路(未繪示)依據第一控制訊號F1(n+1)、第二控制訊號F2(n+1)以及第三控制訊號F3(n+1)而作動。如此，顯示面板於第一期間TPWM中進行逐行掃描以將調整灰階的資料電壓依序寫入不同列的驅動電路。

請繼續參閱第6圖，於第二期間TPAM中，設置在第n列的驅動電路100以及設置在第n+1列的驅動電路(未繪示)依據寫入控制訊號RG、重置控制訊號RS、發光控制訊號EM以及掃頻訊號TCS而同時作動。如此，顯示面板於第二期間TPAM中進行全域掃描以將第一資料訊號DATA1的資料電壓Vdata1同時寫入對應的子畫素。資料訊號DATA1的資料電壓Vdata1可以是在高邏輯位準，藉以將脈衝幅度調變電路110中的第一電晶體T1設定在導通狀態(高電流狀態)。

在第6圖的實施例中，由於畫素陣列中不同列的驅動電路皆是接收相同的寫入控制訊號RG(n)、重置控制訊號RS(n)、發光控制訊號EM(n)及掃頻訊號TCS(n)，故在第6圖的實施例中，畫素陣列中不同列的驅動電路可以依據相同的掃頻訊號TCS(n)在相同時間點開始產生並控制驅動電流，使對應的發光元件發光。

值得注意的是，在第6圖的實施例中，於第n列的驅動電路100的重置期間，在掃頻訊號TCS(n)自高邏輯位準下拉至低邏輯位準之後，寫入控制訊號RG(n)以及重置控制訊號RS(n)才會自低邏輯位準上拉至高邏輯位準，藉此避免訊號之間的相互干擾產生雜訊。換言之，在一個顯示週期中，掃頻訊號TCS(n)的下降緣E3早於寫入控制訊號RG(n)以及重置控制訊號RS(n)的上升緣E1及E2。亦即，在一個顯示週期中，掃頻訊號TCS(n)的該斜波電壓S1的起始時間點早於寫入控制訊號RG(n)切換至致能位準的時間點。

在本揭示的另一些實施例中，與第6圖的實施例相較，在顯示面板的畫素陣列中，位於不同列中的驅動電路在相異時間產生對應的驅動電流以供對應的發光元件發光，請參閱第7圖。第7圖為依據本揭露另一些實施例之第1圖中的驅動電路100的控制訊號的時序圖。詳細而言，在第7圖的實施例中，可將驅動電路100的寫入控制訊號RG、重置控制訊號RS、發光控制訊號EM以及掃頻訊號TCS分別以第7圖的寫入控制訊號RG(n)、重置控制訊號RS(n)、發光控制訊號EM(n)以及掃頻訊號TCS(n)取代。換言之，在第7圖的實施例中，在畫素陣列不同列的子畫素的驅動電路用以接收相異的寫入控制訊號RG(n)、重置控制訊號RS(n)、發光控制訊號EM(n)以及掃頻訊號TCS(n)。

舉例而言，設置在第n列的驅動電路100用以接收第一控制訊號F1(n)、第二控制訊號F2(n)、第三控制訊號F3(n)、寫入控制訊號RG(n)、重置控制訊號RS(n)、發光控制訊號EM(n)以及掃頻訊號TCS(n)。設置在第(n+1)列的驅動電路(未繪示)用以接收第一控制訊號F1(n+1)、第二控制訊號F2(n+1)、第三控制訊號F3(n+1)、寫入控制訊號RG(n+1)、重置控制訊號RS(n+1)、發光控制訊號EM(n+1)以及掃頻訊號TCS(n+1)。

如第7圖所示，掃頻訊號TCS(n)的斜波電壓S1早於掃頻訊號TCS(n+1)的斜波電壓S2。第n列的驅動電路100可依據斜波電壓S1發光。第(n+1)列的驅動電路100可依據斜波電壓S2發光。

如此，與第6圖的實施例相較，在第7圖的控制時序中，藉由提供多個相異的掃頻訊號予畫素陣列中不同列的驅動電路，使畫素陣列中不同列的驅動電路可以在相異時間點產生並控制驅動電流，以供對應的發光元件在相異時間點發光。

值得注意的是，在第7圖的實施例中，於第n列的驅動電路100的重置期間，在掃頻訊號TCS(n)自高邏輯位準下拉至低邏輯位準之後，寫入控制訊號RG(n)以及重置控制訊號RS(n)才會自低邏輯位準上拉至高邏輯位準，藉此避免訊號之間的相互干擾產生雜訊。換言之，在一個顯示週期中，掃頻訊號TCS(n)的下降緣E3早於寫入控制訊號RG(n)以及重置控制訊號RS(n)的上升緣E1及E2。亦即，在一個顯示週期中，掃頻訊號TCS(n)的該斜波電壓S1的起始時間點早於寫入控制訊號RG(n)切換至致能位準的時間點。類似地，掃頻訊號TCS(n+1)的該斜波電壓S2的起始時間點早於寫入控制訊號RG(n+1)切換至致能位準的時間點。

在一些實施例中，當顯示面板的解析度為3840*2160並且更新率為60Hz時，顯示面板中每一列(畫素)的掃描時間為1/60/2160=77微秒。為了符合前述條件，本揭示文件的另一些實施例中提供一種驅動電路200，驅動電路200相較於驅動電路100減少部分操作時間，以配合部分顯示面板的更新率，請參閱第8圖。

第8圖為依據本揭露另一些實施例之驅動電路200的電路架構圖。如第8圖所示，驅動電路200包含脈衝幅度調變電路210、脈衝寬度調變電路220以及發光元件L1。

在架構上，脈衝幅度調變電路210包含第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4以及第一電容C1。脈衝寬度調變電路220包含第五電晶體T5、第六電晶體T6、第七電晶體T7、第二電容C2以及第三電容C3。

與第1圖之實施例中驅動電路100相較，第8圖之實施例中驅動電路200不同之處在於，驅動電路200中的第七電晶體T7的第一端電性耦接系統電壓端VSUS，第五電晶體T5的第一端用以接收第二資料訊號DATA2，並且驅動電路200不具有第八電晶體T8。更確切來說，驅動電路200的作動方式不包含補償第六電晶體T6的臨界電壓。於驅動電路200的其他細部連接關係，大致相同於先前第1圖之實施例中的驅動電路100，在此不另贅述。

為了更佳的理解驅動電路200的作動方式，請一併參閱第9圖。第9圖為依據本揭露一些實施例之第8圖中的驅動電路200的控制訊號的時序圖。

與第2圖之實施例中驅動電路100的控制訊號相較，第9圖之實施例中驅動電路200的控制訊號不同之處在於，於重置期間P1，第一控制訊號F1(n)以及第二控制訊號F2(n)在高邏輯位準。並且，驅動電路200的掃頻訊號TCS也可以相應的調整，在第二期間TPAM中直接由低邏輯位準逐漸上拉至高邏輯位準。

具體而言，由於第一控制訊號F1(n)以及第二控制訊號F2(n)在高邏輯位準，第七電晶體T7以及第五電晶體T5導通，將參考電壓端VSUS的維持電壓經由第七電晶體T7傳送至第六電晶體T6的閘極端，藉以重置第六電晶體T6，並且將第二資料訊號DATA2的資料電壓經由第五電晶體T5傳送至第六電晶體T6的源極端(第一端)，藉以將第二資料訊號DATA2寫入脈衝寬度調變電路220。需要注意的是，於第9圖的實施例中，參考電壓端VSUS的維持電壓需要相應的調整，藉以重置第六電晶體T6的閘極端。

並且，由於驅動電路200的控制訊號不具有第三控制訊號F3(n)，因此第二控制訊號F2(n)在高邏輯位準的時間長度(例如，時間長度tl1)可以縮短。於驅動電路200的其他控制訊號以及作動方式，大致相同於先前第2圖之實施例中驅動電路100，在此不另贅述。

在本揭示的一些實施例中，請參閱第9圖，第一期間TPWM的時間長度可以是8208微秒。在第一期間TPWM的重置期間P1中，第一控制訊號F1(n)在高邏輯位準的時間長度tl2可以是3.8微秒(µs)。在第二期間TPAM的發光期間P6中，第一控制訊號F1(n)在高邏輯位準的時間長度tl3可以是8277.9微秒。在第二期間TPAM的重置期間P3、補償期間P4以及寫入期間P5中，寫入控制訊號RG在高邏輯位準的時間長度tl4可以是160微秒。在第二期間TPAM的重置期間P3中，重置控制訊號RS在高邏輯位準的時間長度tl5可以是2微秒。在第二期間TPAM的補償期間P4中，發光控制訊號EM在高邏輯位準的時間長度tl6可以是150微秒。

前述該些電晶體是以N型金屬氧化物半導體場效電晶體(N-type MOSFET, NMOS)開關作為舉例說明，但本揭示文件並不以此為限。於另一實施例中，本領域習知技藝人士可將上述該些電晶體替換為P型金屬氧化物半導體場效電晶體(P-type MOSFET, PMOS)開關、C型金屬氧化物半導體場效電晶體(C-type MOSFET, CMOS)開關或其他相似的開關元件，並對系統電壓(例如，系統高電壓端VDD以及系統低電壓端VSS)、控制訊號(例如，第一控制訊號F1(n)、第二控制訊號F2(n)、第三控制訊號F3(n)、寫入控制訊號RG、重置控制訊號RS以及發光控制訊號EM)、第一資料訊號DATA1、第二資料訊號DATA2以及掃頻訊號TCS的邏輯位準相對應地調整，也可以達到與本實施例相同的功能。

綜上所述，本揭示文件的驅動電路100以及200基於第二資料電壓Vdata2以及掃頻訊號TCS決定提供予發光元件L1發光的驅動電流的脈衝寬度，以調整畫素的灰階，使驅動電流的脈衝幅度可以維持在較高的位準，因此可適用於驅動電流較小的微型發光二極體。

雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何本領域具有通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

為使本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附符號之說明如下：

100,100R,100G,100B,100W,200:驅動電路

110,210:脈衝幅度調變電路

120,220:脈衝寬度調變電路

1000:顯示面板

L1:發光元件

T1:第一電晶體

T2:第二電晶體

T3:第三電晶體

T4:第四電晶體

T5:第五電晶體

T6:第六電晶體

T7:第七電晶體

T8:第八電晶體

C1:第一電容

C2:第二電容

C3:第三電容

C4:第四電容

VDD:系統高電壓端

VSS:系統低電壓端

VSUS:系統電壓端

N1,N2,N3,N4:節點

F1(n),F1(n+1):第一控制訊號

F2(n),F2(n+1):第二控制訊號

F3(n),F3(n+1):第三控制訊號

RG:寫入控制訊號

RS:重置控制訊號

EM:發光控制訊號

TCS:掃頻訊號

DATA1:第一資料訊號

DATA2:第二資料訊號

Vdata1:第一資料電壓

Vdata2:第二資料電壓

TPWM:第一期間

TPAM:第二期間

P1,P3:重置期間

P2,P5:寫入期間

P4:補償期間

P6:發光期間

S1,S2:斜波電壓

E1,E2:上升緣

E3:下降緣

t11~t17:時間長度

PIX:多個畫素

PIXa,PIXb,PIXc,PIXd:畫素

為使本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下： 第1圖為依據本揭露一些實施例之驅動電路的電路架構圖。 第2圖為依據本揭露一些實施例之第1圖中的驅動電路的控制訊號的時序圖。 第3A圖為依據本揭露一些實施例之第1圖中的驅動電路的在第一期間的重置期間中的電路狀態圖。 第3B圖為依據本揭露一些實施例之第1圖中的驅動電路的在第一期間的寫入期間中的電路狀態圖。 第3C圖為依據本揭露一些實施例之第1圖中的驅動電路的在第二期間的重置期間中的電路狀態圖。 第3D圖為依據本揭露一些實施例之第1圖中的驅動電路在第二期間的補償期間中的電路狀態圖。 第3E圖為依據本揭露一些實施例之第1圖中的驅動電路在第二期間的寫入期間中的電路狀態圖。 第3F圖為依據本揭露一些實施例之第1圖中的驅動電路在第二期間的發光期間中的電路狀態圖。 第4圖為依據本揭露一些實施例之顯示面板的示意圖。 第5A~5D圖為依據本揭露一些實施例之顯示面板中的畫素的示意圖。 第6圖為依據本揭露一些實施例之第1圖中的驅動電路的控制訊號的時序圖。 第7圖為依據本揭露另一些實施例之第1圖中的驅動電路的控制訊號的時序圖。 第8圖為依據本揭露另一些實施例之驅動電路的電路架構圖。 第9圖為依據本揭露一些實施例之第8圖中的驅動電路的控制訊號的時序圖。

100:驅動電路

110:脈衝幅度調變電路

120:脈衝寬度調變電路

L1:發光元件

T1:第一電晶體

T2:第二電晶體

T3:第三電晶體

T4:第四電晶體

T5:第五電晶體

T6:第六電晶體

T7:第七電晶體

T8:第八電晶體

C1:第一電容

C2:第二電容

C3:第三電容

C4:第四電容

VDD:系統高電壓端

VSS:系統低電壓端

VSUS:系統電壓端

N1,N2,N3,N4:節點

F1(n):第一控制訊號

F2(n):第二控制訊號

F3(n):第三控制訊號

RG:寫入控制訊號

RS:重置控制訊號

EM:發光控制訊號

TCS:掃頻訊號

DATA1:第一資料訊號

DATA2:第二資料訊號

Claims (10)

1. 一種驅動電路，包含：一發光元件；一第一電晶體；一第二電晶體，其中該第二電晶體、該第一電晶體以及該發光元件電性耦接在一系統高電壓端以及一系統低電壓端之間；一第一電容；其第一端電性耦接該第一電晶體的閘極端；一第三電晶體，其第一端電性耦接該第一電晶體的第一端，其第二端電性耦接一系統電壓端；一第四電晶體，其第一端用以接收一第一資料訊號，其第二端電性耦接該第一電晶體的閘極端；一第五電晶體，其第一端電性耦接該系統電壓端；一第六電晶體，其第一端電性耦接該第五電晶體的第二端，其第二端電性耦接該第一電晶體的閘極端；一第二電容，其第一端電性耦接該第六電晶體的閘極端；一第三電容，其第一端用以接收一掃頻訊號，其第二端電性耦接該第六電晶體的閘極端；以及一第七電晶體，其第一端用以接收一第二資料訊號，其第二端電性耦接該第六電晶體的閘極端。
2. 如請求項1所述之驅動電路，其中： 該第五電晶體的閘極端用以接收一寫入控制訊號，以依據該寫入控制訊號的邏輯位準將該第一資料訊號的一參考電壓或一第二資料電壓傳送至該第一電晶體的閘極端；該第三電晶體的閘極端用以接收一重置控制訊號，以依據該重置控制訊號的邏輯位準將該系統電壓端的一維持電壓傳送至該第一電晶體的第一端；以及該第二電晶體的閘極端用以接收一發光控制訊號，以依據該發光控制訊號將該系統高電壓端的電壓傳送至該第一電晶體的第二端。
3. 如請求項2所述之驅動電路，其中在一顯示週期中，該掃頻訊號的一斜波電壓的起始時間點早於該寫入控制訊號切換至致能位準的時間點。
4. 如請求項1所述之驅動電路，更包含：一第八電晶體，其第一端用以接收該第二資料訊號，其第二端電性耦接該第一電晶體的閘極端，其閘極端用以接收一第三控制訊號，以依據該第三控制訊號的邏輯位準將該第二資料訊號的一參考電壓或一第二資料電壓傳送至該第六電晶體的第二端。
5. 一種驅動電路，包含：一發光元件； 一第一電晶體；一第二電晶體，其中該第二電晶體、該第一電晶體以及該發光元件電性耦接在一系統高電壓端以及一系統低電壓端之間；一第一電容；其第一端電性耦接該第一電晶體的閘極端；一第三電晶體，其第一端電性耦接該第一電晶體的第一端，其第二端電性耦接一系統電壓端；一第四電晶體，其第一端用以接收一第一資料訊號，其第二端電性耦接該第一電晶體的閘極端；一第五電晶體，其第一端用以接收一第二資料訊號；一第六電晶體，其第一端電性耦接該第五電晶體的第二端，其第二端電性耦接該第一電晶體的閘極端；一第二電容，其第一端電性耦接該第六電晶體的閘極端；一第三電容，其第一端用以接收一掃頻訊號，其第二端電性耦接該第六電晶體的閘極端；以及一第七電晶體，其第一端電性耦接該系統電壓端，其第二端電性耦接該第六電晶體的閘極端。
6. 一種驅動方法，用以驅動一驅動電路，其中該驅動電路用以產生一驅動電流以驅動一發光元件，其中該驅動電路包含一脈衝幅度調變電路以及一脈衝寬度調變電路，其中該驅動方法包含： 依據一寫入控制訊號的邏輯位準將一第一資料電壓傳送至該脈衝幅度調變電路；由該脈衝幅度調變電路依據該第一資料電壓調變該驅動電流的一脈衝幅度；以及由該脈衝寬度調變電路依據一第二資料電壓以及一掃頻訊號的一斜波電壓調變該驅動電流的一脈衝寬度，其中，在一顯示週期中，該掃頻訊號的一斜波電壓的起始時間點早於該寫入控制訊號切換至致能位準的時間點。
7. 如請求項6所述之驅動方法，更包含：依據該寫入控制訊號的邏輯位準將該第一資料電壓傳送至該脈衝幅度調變電路中的一第一電晶體的閘極端。
8. 一種驅動方法，用以驅動複數個驅動電路，其中該些驅動電路其中一者用以產生一驅動電流以驅動一發光元件，其中該些驅動電路其中該者包含一脈衝幅度調變電路以及一脈衝寬度調變電路，其中該驅動方法包含：依據複數個寫入控制訊號其中一者的邏輯位準將一第一資料電壓傳送至該些驅動電路其中該者的該脈衝幅度調變電路；由該些驅動電路其中該者的該脈衝幅度調變電路依據該第一資料電壓調變該驅動電流的一脈衝幅度；以及 由該些驅動電路其中該者的該脈衝寬度調變電路依據一第二資料電壓以及複數個掃頻訊號其中一者的一斜波電壓調變該驅動電流的一脈衝寬度，其中，在一顯示週期中，該些掃頻訊號其中該者的該斜波電壓的起始時間點早於該些寫入控制訊號其中該者切換至致能位準的時間點。
9. 如請求項8所述之驅動方法，其中於相異列當中的該些驅動電路依據相同的該些掃頻訊號在相異時間點產生對應的驅動電流以供相應的發光元件發光。
10. 如請求項8所述之驅動方法，其中於相異列當中的該些驅動電路依據相同的該些掃頻訊號在相同時間點產生對應的驅動電流以供相應的發光元件發光。

Images