JP2010145445A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents
表示装置、表示装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP2010145445A JP2010145445A JP2008319253A JP2008319253A JP2010145445A JP 2010145445 A JP2010145445 A JP 2010145445A JP 2008319253 A JP2008319253 A JP 2008319253A JP 2008319253 A JP2008319253 A JP 2008319253A JP 2010145445 A JP2010145445 A JP 2010145445A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- writing
- pixel
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 64
- 238000012937 correction Methods 0.000 claims description 63
- 239000003990 capacitor Substances 0.000 claims description 29
- 230000002950 deficient Effects 0.000 claims description 27
- 238000003860 storage Methods 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 4
- 230000004043 responsiveness Effects 0.000 abstract 1
- 238000005401 electroluminescence Methods 0.000 description 158
- 230000008569 process Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 27
- 239000010408 film Substances 0.000 description 19
- 230000007547 defect Effects 0.000 description 15
- 230000000630 rising effect Effects 0.000 description 15
- 230000004044 response Effects 0.000 description 14
- 239000010410 layer Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 11
- 230000001052 transient effect Effects 0.000 description 11
- 239000008186 active pharmaceutical agent Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 8
- 238000004904 shortening Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000000872 buffer Substances 0.000 description 5
- 239000012044 organic layer Substances 0.000 description 5
- 101150010989 VCATH gene Proteins 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Abstract
【課題】高コスト化を招いたり、動画応答性を損なったりすることなく、高階調の表示輝度を上げる。
【解決手段】花火や宇宙のような画表示、即ち低階調の背景中の一部に高階調が表示されているような画表示のときに、高階調の表示部分で書込みトランジスタによる信号書込み時間を他の表示部分よりも短くする。信号書込み時間が短くなると、信号書込み期間の終了時における駆動トランジスタのゲート−ソース間電圧Vgsが高くなり(Vgs1→Vgs2)、その分だけ有機EL素子に流れる電流値が増加する。結果として、有機EL素子の発光輝度を上げることができる。
【選択図】図16
【解決手段】花火や宇宙のような画表示、即ち低階調の背景中の一部に高階調が表示されているような画表示のときに、高階調の表示部分で書込みトランジスタによる信号書込み時間を他の表示部分よりも短くする。信号書込み時間が短くなると、信号書込み期間の終了時における駆動トランジスタのゲート−ソース間電圧Vgsが高くなり(Vgs1→Vgs2)、その分だけ有機EL素子に流れる電流値が増加する。結果として、有機EL素子の発光輝度を上げることができる。
【選択図】図16
Description
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状に2次元配置された平面型(フラットパネル型)表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
近年、画像表示を行う表示装置の分野では、発光素子を含む画素(以下、「画素回路」と記述する場合もある)が行列状に2次元配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子が知られている。
この有機EL素子を画素の発光素子として用いた有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子は、10V以下の印加電圧で駆動できるために低消費電力である。有機EL素子は、自発光素子であるために、画素ごとに液晶にて光源からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の光源を必要としないために軽量化および薄型化が容易である。さらに、有機EL素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。
有機EL表示装置では、液晶表示装置と同様に、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、TFT(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が1フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
アクティブマトリクス方式の有機EL表示装置において、画素(画素回路)は、有機EL素子の駆動回路として、少なくとも駆動トランジスタ、書込みトランジスタおよび保持容量からなる回路構成のものを用いている(例えば、特許文献1参照)。この画素回路において、書込みトランジスタは、映像信号をサンプリングして画素内に書き込む。保持容量は、書込みトランジスタによって書き込まれた映像信号を保持する。駆動トランジスタは、保持容量に保持された映像信号に応じた電流を有機EL素子に流すことによって当該有機EL素子を発光駆動する。
ところで、先述したように有機EL素子は自発光素子である。したがって、有機EL素子を画素の発光素子として用いた表示パネルのコントラストは非常に高く、理論的には無限大である。この特性をより活かすために、低階調を背景として当該背景中の一部に高階調が表示されているような画表示、一例として花火や宇宙のような画表示のときに、高階調の表示輝度をより高く設定することでより高画質を得ることができる。
このように、高画質化を目的として高階調の表示輝度を上げるには、映像信号の信号電圧を上げたり、画素の発光/非発光の割合であるデューティを制御することによって有機EL素子の発光時間を延ばしたりするなどの手法を採ることが必要になる。
ここで、映像信号の信号電圧を上げるということは、当該信号電圧を通常の画素における白表示時の信号電圧よりも高く設定するということである。したがって、映像信号の信号電圧を上げる手法を採る場合には、当該映像信号の供給源である信号ドライバの耐圧を増加させる必要がある。そして、信号ドライバの耐圧を増加させるには、低耐圧の回路素子に比べて高価な高耐圧の回路素子を用いることになるために信号ドライバの価格が高くなる。その結果、表示装置全体の高コスト化を招く。
一方、デューティ制御によって有機EL素子の発光時間を延ばして高階調の表示輝度を上げる手法を採る場合は、静止画の場合には問題とならないが、動画の場合には動画表示に対して動画応答性を損なってしまう懸念がある。このような理由から、高コスト化を招いたり、動画応答性を損なったりすることなく、表示輝度を上げることが望まれる。
以上では、画素の発光素子(電気光学素子)が有機EL素子の場合を例に挙げて従来の問題点を述べたが、当該問題点については、有機EL素子の場合に限らず、自発光素子の電気光学素子全般に対して言えることである。
そこで、本発明は、高コスト化を招いたり、動画応答性を損なったりすることなく、表示輝度を上げることが可能な表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。
上記目的を達成するために、本発明は、
映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて電気光学素子の発光駆動を行なう駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続された保持容量とを有し、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記駆動トランジスタのゲート電圧が変化する画素回路が複数配置された画素アレイ部を備えた表示装置において、
前記書込みトランジスタによって前記映像信号を書き込む信号書込み時間を前記画素アレイ部内で複数存在させる構成を採っている。
映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて電気光学素子の発光駆動を行なう駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続された保持容量とを有し、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記駆動トランジスタのゲート電圧が変化する画素回路が複数配置された画素アレイ部を備えた表示装置において、
前記書込みトランジスタによって前記映像信号を書き込む信号書込み時間を前記画素アレイ部内で複数存在させる構成を採っている。
上記構成の表示装置において、駆動トランジスタのゲート電圧のトランジェントとソース電圧のトランジェントとを比較した場合、一般的に、保持容量の容量値が電気光学素子の容量値よりも小さいためにゲート電圧のトランジェントの方が早い。このトランジェントの差により、書込みトランジスタによる映像信号の信号書込み期間において、駆動トランジスタのゲート−ソース間電圧は一旦増加し、ピークに達した後単調減少するという特性をとる。
ここで、信号書込み時間が画素アレイ部内で複数存在するということは、信号書込み時間が異なる画素回路が画素アレイ部内に存在するということである。そして、駆動トランジスタのゲート−ソース間電圧が上記特性をとることで、信号書込み時間が相対的に短い画素回路の方が長い画素回路に比べて、信号書込み期間の終了時における駆動トランジスタのゲート−ソース間電圧が高くなる。
電気光学素子に流れる電流値は、駆動トランジスタのゲート−ソース間電圧によって決まる。したがって、書込みトランジスタによる映像信号の信号書込み時間が相対的に短い画素回路では相対的に長い画素回路に比べて、駆動トランジスタのゲート−ソース間電圧が高くなることで、その高くなった分だけ電気光学素子に流れる電流値が増加するために電気光学素子の発光輝度が上昇する。
本発明によれば、映像信号の信号書込み時間を相対的に短くすることで、高コスト化を招いたり、動画応答性を損なったりすることなく、電気光学素子の発光輝度を上げることができる。
以下、発明を実施するための最良の形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
1.基本例に係る有機EL表示装置(2Trの画素構成)
2.実施形態
3.応用例(半滅点対策への応用)
4.変形例
5.適用例(電子機器)
1.基本例に係る有機EL表示装置(2Trの画素構成)
2.実施形態
3.応用例(半滅点対策への応用)
4.変形例
5.適用例(電子機器)
<1.基本例に係る有機EL表示装置>
[システム構成]
図1は、本発明の基本例に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
[システム構成]
図1は、本発明の基本例に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
図1に示すように、本基本例に係る有機EL表示装置10は、発光素子を含む複数の画素20と、当該画素20が行列状に2次元配置された画素アレイ部30と、当該画素アレイ部30の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部30の各画素20を発光駆動する。
画素20の駆動部は、例えば、書込み走査回路40および電源供給走査回路50からなる走査駆動系と、信号出力回路60からなる信号供給系とからなる構成となっている。本適用例に係る有機EL表示装置10の場合には、画素アレイ部30が形成された表示パネル70上に信号出力回路60が設けられているのに対して、書込み走査回路40および電源供給走査回路50はそれぞれ、表示パネル(基板)70の外部に設けられている。
ここで、有機EL表示装置10が白黒表示対応の場合は、白黒画像を形成する単位となる1つの画素が画素20に相当する。一方、有機EL表示装置10がカラー表示対応の場合は、カラー画像を形成する単位となる1つの画素は複数の副画素(サブピクセル)から構成され、この副画素が画素20に相当する。より具体的には、カラー表示用の表示装置では、1つの画素は、例えば、赤色(R)光を発光する副画素、緑色(G)光を発光する副画素、青色(B)光を発光する副画素の3つの副画素から構成される。
ただし、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではない。すなわち、3原色の副画素にさらに1色あるいは複数色の副画素を加えて1つの画素を構成するようにすることも可能である。より具体的には、例えば、輝度向上のために白色(W)光を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。
画素アレイ部30には、m行n列の画素20の配列に対して、行方向(画素行の画素の配列方向/水平方向)に沿って走査線31−1〜31−mと電源供給線32−1〜32−mとが画素行ごとに配線されている。さらに、列方向(画素列の画素の配列方向/垂直方向)に沿って信号線33−1〜33−nが画素列ごとに配線されている。
走査線31−1〜31−mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線32−1〜32−mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線33−1〜33−nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。
画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、書込み走査回路40および電源供給走査回路50についても、表示パネル70上に実装することができる。
書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成されている。この書込み走査回路40は、画素アレイ部30の各画素20への映像信号の書込みに際して、走査線31−1〜31−mに順次書込み走査信号WS(WS1〜WSm)を供給することによって画素アレイ部30の各画素20を行単位で順番に走査する(線順次走査)。
電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路50は、書込み走査回路40による線順次走査に同期して、第1電源電位Vccと当該第1電源電位Vccよりも低い第2電源電位Vssで切り替わる電源電位DS(DS1〜DSm)を電源供給線32−1〜32−mに供給する。この電源電位DSのVcc/Vssの切替えにより、画素20の発光制御(発光/非発光の制御)が行なわれる。
信号出力回路60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigと基準電位Vofsのいずれか一方を適宜選択して出力する。ここで、信号出力回路60から選択的に出力される基準電位Vofsは、映像信号の信号電圧Vsigの基準となる電位(例えば、映像信号の黒レベルに相当する電位)である。
信号出力回路60は、例えば、周知の時分割駆動方式の回路構成を採る。時分割駆動方式は、セレクタ方式とも呼ばれ、信号供給源であるドライバ(図示せず)の1つの出力端に対して複数の信号線を単位(組)として割り当る。そして、この複数の信号線を時分割にて順次選択する一方、その選択した信号線に対してドライバの出力端ごとに時系列で出力される映像信号を時分割で振り分けて供給することによって各信号線を駆動する方式である。
一例として、カラー表示対応の場合を例に挙げると、隣り合うR,G,Bの3つの画素列を単位とし、ドライバからは1水平期間内にR,G,Bの各映像信号が時系列で信号出力回路60に入力するようにする。信号出力回路60は、R,G,Bの3つの画素列に対応して設けられたセレクタ(選択スイッチ)によって構成され、当該セレクタが時分割にて順次オン動作を行うことで、R,G,Bの各映像信号を対応する信号線に対して時分割で書き込む。
ここでは、R,G,Bの3つの画素列(信号線)を単位としたが、これに限られるものではない。そして、この時分割駆動方式(セレクタ方式)を採用することで、時分割数をx(xは2以上の整数)とすると、ドライバの出力数および当該ドライバと信号出力回路60、ひいては表示パネル70との間の配線数を、信号線の本数の1/xに削減できる利点がある。
信号出力回路60から選択的に出力される信号電圧Vsig/基準電位Vofsは、信号線33−1〜33−nを介して画素アレイ部30の各画素20に対して行単位で書き込まれる。すなわち、信号出力回路60は、信号電圧Vsigを行(ライン)単位で書き込む線順次書込みの駆動形態を採っている。
(画素回路)
図2は、本基本例に係る有機EL表示装置10に用いられる画素(画素回路)20の具体的な構成例を示す回路図である。
図2は、本基本例に係る有機EL表示装置10に用いられる画素(画素回路)20の具体的な構成例を示す回路図である。
図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21と、当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線(いわゆる、ベタ配線)された共通電源供給線34にカソード電極が接続されている。
有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ(サンプリングトランジスタ)23および保持容量24を有する構成となっている。ここでは、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いている。ただし、駆動トランジスタ22および書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
なお、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いると、アモルファスシリコン(a−Si)プロセスを用いることができる。a−Siプロセスを用いることで、TFTを作成する基板の低コスト化、ひいては本有機EL表示装置10の低コスト化を図ることが可能になる。また、駆動トランジスタ22および書込みトランジスタ23を同じ導電型の組み合わせにすると、両トランジスタ22,23を同じプロセスで作成することができるため低コスト化に寄与できる。
駆動トランジスタ22は、一方の電極(ソース/ドレイン電極)が有機EL素子21のアノード電極に接続され、他方の電極(ドレイン/ソース電極)が電源供給線32(32−1〜32−m)に接続されている。
書込みトランジスタ23は、ゲート電極が走査線31(31−1〜31−m)に接続され、一方の電極(ソース/ドレイン電極)が信号線33(33−1〜33−n)に接続され、他方の電極(ドレイン/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。
駆動トランジスタ22および書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極および有機EL素子21のアノード電極に接続されている。
なお、有機EL素子21の駆動回路としては、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタと保持容量24の1つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機EL素子21のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機EL素子21の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。
上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から供給される輝度情報に応じた映像信号の信号電圧Vsigまたは基準電位Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電位Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。
駆動トランジスタ22は、電源供給線32(32−1〜32−m)の電位(以下、「電源電位」と記述する場合もある)DSが第1電源電位Vccにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持されている信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。
駆動トランジスタ22はさらに、電源電位DSが第1電源電位Vccから第2電源電位Vssに切り替わったときは、一方の電極がソース電極、他方の電極がドレイン電極となって線形領域で動作する、即ちスイッチングトランジスタとして動作する。そして、駆動トランジスタ22は、スイッチング動作によって有機EL素子21への駆動電流の供給を停止することで、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。
このようにして、駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21の発光期間と非発光期間との割合を制御する(いわゆる、デューティ制御)。このデューティ制御により、1フレーム期間に亘って画素20が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
電源供給走査回路50から電源供給線32を通して選択的に供給される第1,第2電源電位Vcc,Vssのうち、第1電源電位Vccは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Vssは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Vssは、信号電圧Vsigの基準となる基準電位Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs−Vthよりも低い電位、好ましくはVofs−Vthよりも十分に低い電位に設定される。
(画素構造)
図3は、画素20の断面構造の一例を示す断面図である。図3に示すように、画素20は、駆動トランジスタ22等を含む駆動回路が形成されたガラス基板201上に形成されている。具体的には、ガラス基板201上に絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204がその順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。ここでは、駆動回路の各構成素子の内、駆動トランジスタ22のみを図示し、他の構成素子については省略している。
図3は、画素20の断面構造の一例を示す断面図である。図3に示すように、画素20は、駆動トランジスタ22等を含む駆動回路が形成されたガラス基板201上に形成されている。具体的には、ガラス基板201上に絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204がその順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。ここでは、駆動回路の各構成素子の内、駆動トランジスタ22のみを図示し、他の構成素子については省略している。
有機EL素子21は、金属等からなるアノード電極205と、当該アノード電極205上に形成された有機層206と、当該有機層206上に全画素共通に形成された透明導電膜等からなるカソード電極207とから構成されている。アノード電極205は、上記ウインド絶縁膜204の凹部204Aの底部に形成されている。
この有機EL素子21において、有機層206は、アノード電極205上にホール輸送層/ホール注入層2061、発光層2062、電子輸送層2063および電子注入層(図示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極205を通して有機層206に電流が流れることで、当該有機層206内の発光層2062において電子と正孔が再結合する際に発光するようになっている。
駆動トランジスタ22は、ゲート電極221と、半導体層222のゲート電極221と対向する部分のチャネル形成領域225と、半導体層222のチャネル形成領域225の両側のドレイン/ソース領域223,224とから構成されている。ソース/ドレイン領域223は、コンタクトホールを介して有機EL素子21のアノード電極205と電気的に接続されている。
そして、図3に示すように、駆動トランジスタ22を含む駆動回路が形成されたガラス基板201上に、絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204を介して有機EL素子21が画素単位で形成される。しかる後、パッシベーション膜208を介して封止基板209が接着剤210によって接合され、当該封止基板209によって有機EL素子21が封止されることによって表示パネル70が形成される。
[基本例に係る有機EL表示装置の回路動作]
次に、本基本例に係る有機EL表示装置10の回路動作について、図4のタイミング波形図を基に図5および図6の動作説明図を用いて説明する。
次に、本基本例に係る有機EL表示装置10の回路動作について、図4のタイミング波形図を基に図5および図6の動作説明図を用いて説明する。
なお、図5および図6の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。また、周知の通り、有機EL素子21は等価容量(寄生容量)Celを持っている。したがって、ここでは、等価容量Celについても図示している。
図4のタイミング波形図には、走査線31の電位(書込み走査信号)WS、電源供給線32の電位(電源電位)DS、信号線33の電位(Vofs/Vsig)、駆動トランジスタ22のゲート電圧Vgおよびソース電圧Vsの変化を示している。
〔前フレームの発光期間〕
図4のタイミング波形図において、時刻t1以前は、前のフレーム(フィールド)における有機EL素子21の発光期間となる。この前フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccにあり、また、書込みトランジスタ23が非導通状態にある。
図4のタイミング波形図において、時刻t1以前は、前のフレーム(フィールド)における有機EL素子21の発光期間となる。この前フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccにあり、また、書込みトランジスタ23が非導通状態にある。
このとき、駆動トランジスタ22は飽和領域で動作するように設計されている。これにより、図5(A)に示すように、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
〔閾値補正準備期間〕
時刻t1になると、線順次走査の新しいフレーム(現フレーム)に入る。そして、図5(B)に示すように、電源供給線32の電位DSが高電位Vccから第2電源電位(以下、「低電位」と記述する)Vssに切り替わる。低電位Vssは、信号線33の基準電位Vofsに対してVofs−Vthよりも十分に低い電位である。
時刻t1になると、線順次走査の新しいフレーム(現フレーム)に入る。そして、図5(B)に示すように、電源供給線32の電位DSが高電位Vccから第2電源電位(以下、「低電位」と記述する)Vssに切り替わる。低電位Vssは、信号線33の基準電位Vofsに対してVofs−Vthよりも十分に低い電位である。
ここで、有機EL素子21の閾値電圧をVthel、共通電源供給線34の電位(カソード電位)をVcathとする。このとき、低電位VssをVss<Vthel+Vcathとすると、駆動トランジスタ22のソース電圧Vsが低電位Vssにほぼ等しくなるために、有機EL素子21は逆バイアス状態となる。したがって、有機EL素子21は消光する。
次に、時刻t2で走査線31の電位WSが低電位側から高電位側に遷移することで、図5(C)に示すように、書込みトランジスタ23が導通状態となる。このとき、信号出力回路60から信号線33に対して基準電位Vofsが供給されているために、駆動トランジスタ22のゲート電圧Vgが基準電位Vofsになる。また、駆動トランジスタ22のソース電圧Vsは、基準電位Vofsよりも十分に低い電位Vssにある。
このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Vssとなる。ここで、Vofs−Vssが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs−Vss>Vthなる電位関係に設定する必要がある。
このように、駆動トランジスタ22のゲート電圧Vgを基準電位Vofsに、ソース電圧Vsを低電位Vssにそれぞれ固定して(確定させて)初期化する処理が、後述する閾値補正処理を行う前段階の準備(閾値補正準備)の処理である。したがって、基準電位Vofsおよび低電位Vssは、駆動トランジスタ22のゲート電圧Vgおよびソース電圧Vsの各初期化電位となる。
〔閾値補正期間〕
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Vssから高電位Vccに切り替わると、駆動トランジスタ22のゲート電圧Vgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電圧Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電圧Vsが上昇を開始する。
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Vssから高電位Vccに切り替わると、駆動トランジスタ22のゲート電圧Vgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電圧Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電圧Vsが上昇を開始する。
ここでは、駆動トランジスタ22のゲート電圧Vgの初期化電位Vofsを基準とし、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けてソース電圧Vsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量24に保持される。
なお、閾値補正処理を行う期間(閾値補正期間)において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにする必要がある。そのために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。
次に、時刻t4で走査線31の電位WSが低電位側に遷移することで、図6(A)に示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。したがって、駆動トランジスタ22にドレイン−ソース間電流Idsは流れない。
〔信号書込み&移動度補正期間〕
次に、時刻t5で、図6(B)に示すように、信号線33の電位が基準電位Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングし、当該信号電圧Vsigを画素20内に書き込む。
次に、時刻t5で、図6(B)に示すように、信号線33の電位が基準電位Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングし、当該信号電圧Vsigを画素20内に書き込む。
この書込みトランジスタ23による信号電圧Vsigの書込みにより、駆動トランジスタ22のゲート電圧Vgが信号電圧Vsigとなる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧とキャンセルされる。この閾値キャンセルの原理の詳細については後述する。
このとき、有機EL素子21はカットオフ状態(ハイインピーダンス状態)にある。したがって、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21の等価容量Celに流れ込む。このドレイン−ソース間電流Idsにより、有機EL素子21の等価容量Celの充電が開始される。
この等価容量Celの充電により、駆動トランジスタ22のソース電圧Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきがキャンセルされており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。ここに、移動度μとは、駆動トランジスタ22のチャネルを構成する半導体薄膜の電子移動度である。
ここで、映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率が1(理想値)であると仮定する。この信号電圧Vsigに対する保持電圧Vgsの比率を書込みゲインと呼ぶ場合もある。すると、駆動トランジスタ22のソース電圧VsがVofs−Vth+ΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。
すなわち、駆動トランジスタ22のソース電圧Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように作用する。換言すれば、ソース電圧Vsの上昇分ΔVは、保持容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、駆動トランジスタ22のソース電圧Vsの上昇分ΔVは負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この移動度μに対する依存性を打ち消す処理が、駆動トランジスタ22の移動度μの画素ごとのばらつきを補正する移動度補正処理である。
より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin(=Vsig−Vofs)が高いほどドレイン−ソース間電流Idsが大きくなるために、負帰還の帰還量ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。
また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔVは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。
〔発光期間〕
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に保持容量24が接続されていることによって、駆動トランジスタ22のソース電圧Vsの変動に連動して(追従して)ゲート電圧Vgも変動する。このように、駆動トランジスタ22のゲート電圧Vgがソース電圧Vsの変動に連動して変動する動作を、本明細書では保持容量24によるブートストラップ動作と呼ぶこととする。
駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、当該ドレイン−ソース間電流Idsに応じて有機EL素子21のアノード電位が上昇する。
そして、有機EL素子21のアノード電位がVthel+Vcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電圧Vsの上昇に他ならない。駆動トランジスタ22のソース電圧Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電圧Vgも連動して上昇する。
このとき、ブートストラップゲインが1(理想値)であると仮定した場合、ゲート電圧Vgの上昇量はソース電圧Vsの上昇量に等しくなる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVで一定に保持される。そして、時刻t8で信号線33の電位が映像信号の信号電圧Vsigから基準電位Vofsに切り替わる。
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み(信号書込み)および移動度補正の各処理動作は、1水平走査期間(1H)において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻t6−t7の期間において並行して実行される。
なお、ここでは、閾値補正処理を1回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正および信号書込み処理と共に行う1H期間に加えて、当該1H期間に先行する複数の水平走査期間に亘って分割して複数回実行する、いわゆる分割閾値補正を行う駆動法を採ることも可能である。
この分割閾値補正の駆動法を採用することにより、高精細化に伴う多画素化によって1水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。その結果、閾値補正処理を確実に行うことができる。
(閾値キャンセルの原理)
ここで、駆動トランジスタ22の閾値補正(即ち、閾値キャンセル)の原理について説明する。閾値補正処理は、先述したように、駆動トランジスタ22のゲート電圧Vgの初期化電位Vofsを基準として当該電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向かって、駆動トランジスタ22のソース電圧Vsを変化させる処理である。
ここで、駆動トランジスタ22の閾値補正(即ち、閾値キャンセル)の原理について説明する。閾値補正処理は、先述したように、駆動トランジスタ22のゲート電圧Vgの初期化電位Vofsを基準として当該電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向かって、駆動トランジスタ22のソース電圧Vsを変化させる処理である。
駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。定電流源として動作することで、有機EL素子21に対して駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
図7に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。
この特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきに対する補正を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になる。
これに対して、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、当該駆動トランジスタ22のゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。
一方、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsがVsig−Vofs+Vth−ΔVであるために、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、次式(2)で表される。
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化により、駆動トランジスタ22の閾値電圧Vthが画素ごとに変動したとしても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。
(移動度補正の原理)
続いて、駆動トランジスタ22の移動度補正の原理について説明する。移動度補正処理は、先述したように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた補正量ΔVで駆動トランジスタ22のゲート−ソース間の電位差に負帰還をかける処理である。この移動度補正処理により、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。
続いて、駆動トランジスタ22の移動度補正の原理について説明する。移動度補正処理は、先述したように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた補正量ΔVで駆動トランジスタ22のゲート−ソース間の電位差に負帰還をかける処理である。この移動度補正処理により、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。
図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に例えば両画素A,Bに対して同レベルの信号振幅Vin(=Vsig−Vofs)を書き込んだ場合を考える。この場合、移動度μの補正を何ら行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。
ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが相対的に大きいとドレイン−ソース間電流Idsが大きくなる。したがって、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8に示すように、移動度μが相対的に大きな画素Aの帰還量ΔV1は、移動度μが相対的に小さな画素Bの帰還量ΔV2に比べて大きい。
そこで、移動度補正処理によって駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート−ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。
具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。
以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。
したがって、駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVで、ゲート−ソース間電圧Vgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)に応じた帰還量ΔVで、駆動トランジスタ22のゲート−ソース間電圧Vgsに負帰還をかける処理が移動度補正処理となる。
ここで、図2に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電位(サンプリング電位)Vsigと駆動トランジスタ22のドレイン・ソース間電流Idsとの関係について図9を用いて説明する。
図9において、(A)は閾値補正処理および移動度補正処理を共に行わない場合、(B)は移動度補正処理を行わず、閾値補正処理のみを行った場合、(C)は閾値補正処理および移動度補正処理を共に行った場合をそれぞれ示している。図9(A)に示すように、閾値補正処理および移動度補正処理を共に行わない場合には、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因してドレイン−ソース間電流Idsに画素A,B間で大きな差が生じることになる。
これに対して、閾値補正処理のみを行った場合は、図9(B)に示すように、ドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。そして、閾値補正処理および移動度補正処理を共に行うことで、図9(C)に示すように、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができる。したがって、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
また、図2に示した画素20は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量24によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
すなわち、有機EL素子21のI−V特性の経時変化に伴って駆動トランジスタ22のソース電圧Vsが変化したとしても、保持容量24によるブートストラップ動作により、駆動トランジスタ22のゲート−ソース間電位Vgsを一定に維持することができる。したがって、有機EL素子21に流れる電流は変化せず一定となる。その結果、有機EL素子21の発光輝度も一定に保たれるために、有機EL素子21のI−V特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
<2.実施形態>
以上説明した有機EL表示装置10において、有機EL素子21が自発光素子であるために、表示パネル70のコントラストは非常に高い。したがって、前にも述べたように、低階調を背景として当該背景中の一部に高階調が表示されているような画表示のときに、高階調の表示輝度をより高く設定することでより高画質を得ることができる。ここで、高階調とは、あらかじめ定められた基準階調よりも高い階調を言う。また、低階調の背景中に一部高階調が表示されているような画表示としては、一例として、花火や宇宙のような画表示が挙げられる。
以上説明した有機EL表示装置10において、有機EL素子21が自発光素子であるために、表示パネル70のコントラストは非常に高い。したがって、前にも述べたように、低階調を背景として当該背景中の一部に高階調が表示されているような画表示のときに、高階調の表示輝度をより高く設定することでより高画質を得ることができる。ここで、高階調とは、あらかじめ定められた基準階調よりも高い階調を言う。また、低階調の背景中に一部高階調が表示されているような画表示としては、一例として、花火や宇宙のような画表示が挙げられる。
本実施形態では、同じレベルの映像信号の信号電圧Vsigの入力に対して、画素の発光輝度(表示輝度)を調整できるようにするために、書込みトランジスタ23による信号電圧Vsigの書込み時間を画素アレイ部30内で複数存在させる構成を採っている。ここで、信号書込み時間が画素アレイ部内で複数存在するということは、信号書込み時間が異なる画素回路が画素アレイ部30内に存在するということである。
一例として、低階調を背景中の一部に高階調が表示されているような画表示のときに、高階調の表示部分の画素(画素回路)について、信号書込み時間を他の表示部分(基準階調よりも低い階調の表示部分)の画素回路よりも短くする場合を考える。
ここで、書込みトランジスタ23による映像信号の信号書込み期間において、駆動トランジスタ22のゲート−ソース間電圧Vgsは一旦増加し、ピークに達した後単調減少するという特性をとる(その詳細については後述する)。このような特性の下では、信号書込み時間が短くなることで、信号書込み期間の終了時における駆動トランジスタのゲート−ソース間電圧Vgsが高くなる。
そして、駆動トランジスタ22のゲート−ソース間電圧Vgsが高くなった分だけ有機EL素子21に流れる電流値が増加する。その結果、有機EL素子21の発光輝度が上昇する。すなわち、書込みトランジスタ23による信号電圧Vsigの信号書込み時間を短くすることで、有機EL素子21の発光輝度を上げることができる。
したがって、花火や宇宙のような画表示、即ち低階調の背景中に一部高階調が表示されているような画表示のときに、高階調の表示部分の信号書込み時間を他の表示部分よりも短くすることで、高階調の表示部分の表示輝度をより高く設定することができる。その結果、表示する画像の高画質化を図ることができる。
以下に、書込みトランジスタ23による信号電圧Vsigの信号書込み時間を画素アレイ部30内で複数存在させるために、特定の表示部分の画素回路における信号書込み時間を相対的に短くする具体的な実施例について説明する。特定の表示部分としては、一例として、低階調の背景中に一部高階調が表示されているような画表示のときの高階調の表示部分が挙げられる。
信号書込み時間を短くする方法としては、先述した回路動作の場合を例に採ると、書込みトランジスタ23をオン(導通)/オフ(非導通)制御する書込み走査信号(走査線31の電位)WSのパルス幅を狭くする方法が挙げられる。他に、信号線33上における映像信号の信号電圧Vsigの遷移タイミングの位相、本例では立ち上がり位相を遅くする方法が挙げられる。これらの方法について、以下に具体的に説明する。
(実施例1)
先ず、実施例1として、書込み走査信号WSのパルス幅を狭くする方法について説明する。一般的に、書込み走査信号WSのパルス幅を狭くするには、図1に示す書込み走査回路40において、書込み走査信号WSのパルス幅を決めるイネーブル信号enのパルス幅を変化させる方法が採られる。
先ず、実施例1として、書込み走査信号WSのパルス幅を狭くする方法について説明する。一般的に、書込み走査信号WSのパルス幅を狭くするには、図1に示す書込み走査回路40において、書込み走査信号WSのパルス幅を決めるイネーブル信号enのパルス幅を変化させる方法が採られる。
図10は、書込み走査回路40の回路構成の一例を示すブロック図である。図10に示すように、本例に係る書込み走査回路40は、シフトレジスタ部41、論理回路部42および出力部43によって構成されている。
シフトレジスタ部41は、シフトレジスタ(SR)の単位回路であるシフト段(転送段)41−1,41−2,…が画素アレイ部30の画素行に対応した数だけ縦続接続されている。シフト段41−1,41−2,…の各々には互いに逆相のクロックパルスck,xckが与えられる。そして、シフトレジスタ部41は、クロックパルスck,xckに同期してスタートパルスspを順にシフト(転送)することにより、シフト段41−1,41−2,…の各々からシフトパルスを出力する。
論理回路部42は、画素アレイ部30の画素行に対応した数の3入力AND回路42−1,42−2,…によって構成されている。AND回路42−1,42−2,…は、シフトレジスタ部41における隣り合う2つのシフト段、即ちシフト段41−1と41−2、41−2と41−3、…の各々から出力されるシフトパルスを2入力とし、イネーブル信号enを残りの1入力としている。イネーブル信号enは、図示せぬタイミング発生部から入力される。
イネーブル信号enはそのパルス幅によって最終的に得られる書込み走査信号WSのパルス幅を決める。このイネーブル信号enのパルス幅として複数、例えば2つのパルス幅t1,t2(t1>t2)を用意する。通常の画表示のときはパルス幅t1のイネーブル信号enを入力する。そして、特定の表示部分、例えば低階調の背景中に一部高階調が表示されているような画表示のときの高階調の表示部分ではパルス幅t2のイネーブル信号enを入力する。
出力部43は、画素アレイ部30の画素行に対応した数のバッファ43−1,43−2,…によって構成されている。バッファ43−1,43−2,…の各々は、シフトレジスタ部41の各シフト段から出力され、AND回路42−1,42−2,…においてイネーブル信号enによってパルス幅が決められたシフトパルスを書込み走査信号WS1,WS2,…として出力する。
図11に、クロックパルスck、スタートパルスsp、シフトパルスa,b,…,c,d、イネーブル信号en、バッファ43−1,43−2,…およびバッファ43−1,43−iの出力e,fのタイミング関係を示す。図11には、信号線電位(Vsig/Vofs)についても示している。
ここでは、i行目の書込み走査信号WSiのパルス幅を狭くする場合を例に挙げて示している。i行目の書込み走査信号WSiのパルス幅を狭くためには、i行目の走査タイミングでアクティブ状態になるイネーブル信号en(i)のパルス幅を、他の行のパルス幅t1よりも狭いパルス幅t2に設定する。すなわち、i行目の走査タイミングでパルス幅t2のイネーブル信号en(i)を、先述したタイミング発生部から本書込み走査回路40に入力する。
このイネーブル信号en(i)のパルス幅t2によってi行目の書込み走査信号WSiのパルス幅が決められる。その結果、i行目の書込み走査信号WSiのパルス幅が他の行のパルス幅t1よりも狭いパルス幅t2になる。このi行目の書込み走査信号WSiは、i行目の画素行の各画素回路における書込みトランジスタ23を導通状態にする。したがって、書込み走査信号WSiのパルス幅がパルス幅t2であることで、i行目の画素行では信号書込み時間が時間t1から時間t2に短縮される。
(実施例2)
続いて、実施例2として、信号線33上における映像信号の信号電圧Vsigの立ち上がり位相を遅くする方法について説明する。信号線33には、図1に示す信号出力回路60から映像信号の信号電圧Vsigと基準電位Vofsとが選択的に出力される。
続いて、実施例2として、信号線33上における映像信号の信号電圧Vsigの立ち上がり位相を遅くする方法について説明する。信号線33には、図1に示す信号出力回路60から映像信号の信号電圧Vsigと基準電位Vofsとが選択的に出力される。
図12に、信号出力回路60におけるj列目の画素列に対応する回路部分(以下、「信号供給部」と記述する)の構成の一例を示す。図12に示すように、信号供給部61は、セレクタ611および2つのスイッチ612,613によって構成されている。
セレクタ611は、パルス幅が異なる複数、例えば2つの制御パルスA,Bを入力としており、後述するパルス選択信号SELに基づいていずれか一方を選択する。ここでは、制御パルスBは、制御パルスAよりもパルス幅が狭い。このセレクタ611によって選択された制御パルスA/Bはスイッチ612に与えられる。
スイッチ612は、制御パルスA/Bに応答してオン(閉)状態になることで、パネル外部から入力される映像信号の信号電圧Vsigを選択的にj列目の信号線33−jに出力する。スイッチ613は、制御パルスCに応答してオン状態になることで、基準電位Vofsを選択的にj列目の信号線33−jに出力する。
図13に、制御パルスA,B,Cおよび信号線電位(Vsig/Vofs)のタイミング関係を示す。図13のタイミング波形図に示すように、制御パルスA,Bは、立ち下がりタイミングが同じになっている。制御パルスA,Bのパルス幅はA>Bの関係にある。したがって、制御パルスAの立ち上がりタイミングに対して制御パルスBの立ち上がりタイミングが遅くなっている。すなわち、制御パルスBの立ち上がり位相が制御パルスAの立ち上がり位相よりも遅い。制御パルスCは、制御パルスA,Bのアクティブ期間とオーバーラップしない期間でアクティブ状態になる。
セレクタ611は、通常の画表示の際には制御パルスAを選択する。これにより、信号線33−jには信号供給部61から、制御パルスAの立ち上がりタイミングで映像信号の信号電圧Vsigの供給が開始される。また、制御パルスAの非アクティブ期間では、制御パルスCに応答して基準電位Vofsが信号線33−jに供給される。
一方、特定の表示部分、例えば低階調の背景中に一部高階調が表示されているような画表示のときの高階調の表示部分でセレクタ611にパルス選択信号SELが与えられることで、セレクタ611は制御パルスAに代えて制御パルスBを選択する。これにより、信号線33−jには信号供給部61から、制御パルスBの立ち上がりタイミングで信号電圧Vsigの供給が開始される。
ここで、制御パルスBの立ち上がり位相が制御パルスAの立ち上がり位相よりも遅い。したがって、信号供給部61から信号線33−jに信号電圧Vsigの供給が開始されるタイミングが、制御パルスAの選択時よりも制御パルスBの選択時の方が時間αだけ遅くなる。これは、信号線33上における信号電圧Vsigの立ち上がり位相が時間αだけ遅くなっていることを意味する。そして、信号電圧Vsigの立ち上がり位相が遅くなることで、その遅くなった時間αの分だけ信号書込み時間が短くなる。
なお、本実施例2では、表示パネル70上に信号出力回路60が搭載されている有機EL表示装置を前提としている。これに対して、図14に示すように、表示パネル70の外部に設けられた複数、例えば3個の信号ドライバ81−1,81−2,81−3から直接信号線33に対して、信号電圧Vsig/基準電位Vofsを入力する構成を採る有機EL表示装置がある。
この種の有機EL表示装置に対して実施例2に係る方法を適用する場合には、図15に示すように、信号電圧Vsig用のスイッチ612の制御パルスAのパルス幅を制御することで、実施例2に係る方法を実現することができる。この場合は、制御パルスAのパルス幅の制御は、信号ドライバ81−1,81−2,81−3個々、即ちドライバ単位で行われることになる。
(表示輝度が上昇するメカニズム)
次に、先述した回路動作での信号書込み+移動度補正期間(以下、「信号書込み期間または信号書込み時間」と記述する)を短くすることで、表示輝度が上昇するメカニズムについて説明する。
次に、先述した回路動作での信号書込み+移動度補正期間(以下、「信号書込み期間または信号書込み時間」と記述する)を短くすることで、表示輝度が上昇するメカニズムについて説明する。
図16に、先述した回路動作を前提とした場合における信号書込み期間での駆動トランジスタ22のゲート電圧Vg、ソース電圧Vsおよびゲート−ソース間電圧Vgsの変化を示す。
信号書込み期間において、映像信号の信号電圧Vsigは、書込みトランジスタ23によるサンプリング(書込み)動作によって保持容量24に入力される。また、先述したように、信号書込み処理と同時に(並行して)移動度補正処理が実行される。このとき、電源供給線32から駆動トランジスタ22を通して電流が流れることで、当該電流によって有機EL素子21の等価容量(寄生容量)Celが充電される。
ここで、駆動トランジスタ22のゲート電圧Vgのトランジェントとソース電圧Vsのトランジェントとを比較した場合、ゲート電圧Vgのトランジェントの方がソース電圧Vsのトランジェントよりも早い。その理由は次の通りである。
すなわち、保持容量24の容量値Ccsは、有機EL素子21の等価容量の容量値Celよりも小さい(Ccs<Cel)。さらに、前にも述べたように、駆動トランジスタ22が飽和領域で動作し、書込みトランジスタ23が線形領域で動作する。したがって、一般的に、書込みトランジスタ23のオン抵抗の方が駆動トランジスタ22のオン抵抗よりも小さい。
そして、書込みトランジスタ23を通して駆動トランジスタ22のゲート電極に電流が流れ込む経路の時定数は、書込みトランジスタ23のオン抵抗と保持容量24の容量値Ccsとで決まる。また、駆動トランジスタ22を通してそのソース電極に電流が流れ込む経路の時定数は、駆動トランジスタ22のオン抵抗と有機EL素子21の容量値Celとで決まる。したがって、駆動トランジスタ22のゲート電圧Vgのトランジェントの方がソース電圧Vsのトランジェントよりも早くなる。
このように、駆動トランジスタ22のゲート電圧Vgとソース電圧Vsとでそのトランジェントに差があることで、図16に特に実線で示すように、駆動トランジスタ22のゲート−ソース間電圧Vgsは一旦増加し、ピークに達した後単調減少するという特性をとる。因みに、駆動トランジスタ22のゲート−ソース間電圧Vgsがピークとなるときは駆動トランジスタ22のゲート電圧Vgの変化量とソース電圧Vsの変化量とが一致したときである。
また、移動度μのばらつきは移動度補正処理によって時間の経過と共に減少してゆき、駆動トランジスタ22のゲート電圧Vgが信号電圧Vsigとなる。そして、駆動トランジスタ22のゲート−ソース間電圧Vgsがピークになった後一定期間経過後に移動度μのばらつきの補正が完了する。
ここで、信号書込み時間を時間t1から当該時間t1よりも短い時間t2に切り替えたとすると、図16から明らかなように、駆動トランジスタ22のゲート−ソース間電圧VgsはVgs1からVgs2へ増加する。有機EL素子21に流れる電流値は、先述した式(1)から明らかなように、駆動トランジスタ22のゲート−ソース間電圧Vgsで決まる。したがって、駆動トランジスタ22のゲート−ソース間電圧Vgsの増加することで、有機EL素子21に流れる電流値が増加する。その結果、信号書込み期間を短くすることで、有機EL素子21の発光輝度が上昇することになる。
このように、信号書込み時間を時間t1から時間t2へ短くしたときは、移動度補正時間も短くなってしまう。そのために、白ラスターのような画像に対してはムラやスジといった移動度μのばらつきに起因する画質不良が視認される懸念がある。しかしながら、低階調を背景として当該背景中の一部に高階調が表示されているような画表示のときはラスター発光領域が少なく、図16に示すように、信号書込み時間を短くしてもムラやスジといった移動度μのばらつきに起因する画質不良は視認されない。
以上説明したことから明らかなように、一例として、花火や宇宙のような画表示のときに、高階調の表示部分で信号書込み時間を他の表示部分よりも短くすることで、高階調の表示輝度をより高く設定することができる。これにより、信号ドライバの耐圧の増加に伴う当該信号ドライバのコスト上昇を招いたり、動画応答性を損なったりすることなく、書込みトランジスタ23のオン電圧を下げて当該書込みトランジスタ23のオン抵抗を上げるだけの簡単な制御で画質の向上を図ることができる。
ここで、低階調を背景として当該背景中の一部に高階調が表示されているような画表示において、高階調の表示部分で信号書込み時間を制御するためには、高階調の表示部分を検出する必要がある。
この高階調の表示部分の検出については、例えば、有機EL表示装置全体を制御するシステム制御部(図示せず)において、ライン単位で輝度平均値を演算するなどの手法によって実現できる。そして、輝度平均値の演算結果に基づいて検出した高階調の表示部分の表示タイミングで、書込み走査回路40または信号出力回路60に対して信号書込み時間を切り換えるためのトリガー信号を与えるようにする。
実施例1の場合は、高階調の表示部分の表示タイミングで発生されるトリガー信号は、書込み走査回路40内におけるイネーブル信号enを発生するタイミング発生部に与えられる。このタイミング発生部は、トリガー信号が与えられると、当該トリガー信号に応答して図10の論理回路部42に対してパルス幅t1に代えてパルス幅t2のイネーブル信号enを供給する。
一方、実施例2の場合は、高階調の表示部分の表示タイミングで発生されるトリガー信号は、図12のセレクタ611に対してそのパルス選択信号SELとして与えられる。セレクタ611は、パルス選択信号SELが与えられると、当該パルス選択信号SELに応答して制御パルスAに代えて当該制御パルスAよりも立ち上がり位相が遅い制御パルスBを選択してスイッチ612に供給する。
これにより、実施例1および実施例2のいずれの場合にも、図16に示すように、高階調の表示部分で信号書込み時間を時間t1から時間t2に切り替えることができる。
なお、信号書込み時間を時間t1から時間t2に切り替えるときの当該時間t2の時間として、画素アレイ部30内に複数存在しても良い。画素アレイ部30内に時間t2を複数持つことで、当該時間t2を表示する画像に応じて多段階に切り替えことが可能になる。これにより、信号書込み時間として、表示する画像に対応した最適な時間を設定可能になる。
一例として、図17に示すように、表示パネル70の下部で比較的ムラが視認され易い低階調の画像が存在する画表示を考える。このとき、低階調を背景として当該背景中の一部に高階調が表示されている表示パネル70の上部では、先述したように、信号書込み時間を時間t1から時間t2に切り替える。これにより、表示パネル70の上部において、高階調の表示輝度をより高く設定することができる。
一方、低階調が存在する表示パネル70の下部では、信号書込み時間として、表示パネル70の上部での時間t2よりも長い時間を設定する。これにより、比較的ムラが視認され易い低階調が存在する画像においても、画質不良を視認されることがなくなる。その結果、低階調を背景として当該背景中の一部に高階調が表示されている画像や、比較的ムラが視認され易い低階調の画像などが混在する表示画面全体に亘って高画質化を図ることができる。
<3.応用例>
ところで、有機EL素子21は、前にも述べたように、アノード電極とカソード電極との間に、発光層を含む有機膜を挟持した構造となっている。このような構造の有機EL素子21を画素20の発光素子として用いた有機EL表示装置において、当該有機EL素子21を形成する工程で異物が混入すると、画素20の輝度欠陥が発生する。
ところで、有機EL素子21は、前にも述べたように、アノード電極とカソード電極との間に、発光層を含む有機膜を挟持した構造となっている。このような構造の有機EL素子21を画素20の発光素子として用いた有機EL表示装置において、当該有機EL素子21を形成する工程で異物が混入すると、画素20の輝度欠陥が発生する。
具体的には、図2に示す画素回路において、製造工程で混入する異物が原因となって有機EL素子21のアノード電極-カソード電極の電極間ショート等が引き起こされる場合がある。この有機EL素子21の電極間ショートにより、有機EL素子21が発光しなくなるいわゆる滅点と呼称される輝度欠陥が発生する。
この異物混入に起因する輝度欠陥に対する対策として、例えば、1つの副画素(画素20に相当)内に有機EL素子を含む画素構成素子を複数組設ける技術が用いられている。この技術によれば、いずれかの組の有機EL素子がショート等で欠陥化しても、他の組の有機EL素子が正常に発光することで、画素20の滅点化を防ぐことができる。これにより、有機EL表示装置の高歩留化を図ることができる。
(応用例1)
図18は、1つの画素内に有機EL素子を含む画素構成素子を複数組設ける構成を採る場合の応用例1に係る画素の回路構成を示す回路図であり、図中、図2と同等部分には同一符号を付して示している。
図18は、1つの画素内に有機EL素子を含む画素構成素子を複数組設ける構成を採る場合の応用例1に係る画素の回路構成を示す回路図であり、図中、図2と同等部分には同一符号を付して示している。
本応用例1に係る画素20Aは、1つの画素内に有機EL素子21を例えば2個(21−1,21−2)有する回路構成となっている。駆動回路側については、2個の有機EL素子21−1,21−2に対して書込みトランジスタ23が1個共通に設けられ、駆動トランジスタ22および保持容量24については2個ずつ設けられている。
具体的には、駆動トランジスタ22−1のソース電極には有機EL素子21−1が接続され、駆動トランジスタ22−2のソース電極には有機EL素子21−2が接続されている。すなわち、駆動トランジスタ22−1が有機EL素子21−1の駆動を担い、駆動トランジスタ22−2が有機EL素子21−2の駆動を担う。
上記構成の応用例1に係る画素20Aにおいて、有機EL素子21−1,21−2のアノード電極は電気的に接続されていないため、一方の有機EL素子21−1が異物による電極間ショート等で欠陥化している場合でも、他方の有機EL素子21−2が正常に発光する。また、他方の有機EL素子21−2が異物による電極間ショート等で欠陥化している場合においても一方の有機EL素子21−1が正常に発光する。
勿論、一方の有機EL素子21−1が異物による電極間ショート等で欠陥化している場合には当該欠陥化した有機EL素子21−1を駆動トランジスタ21−1から切り離してもよい。同様に、他方の有機EL素子21−2が異物による電極間ショート等で欠陥化している場合においても、当該欠陥化した有機EL素子21−2を駆動トランジスタ21−2から切り離してもよい。これらの切り離し処理は、レーザーリペアなどのリペア技術を用いて行うことができる。
このリペア技術の適用により、有機EL素子21−1,21−2のいずれか一方が電極間ショート等で欠陥化していても、正常な他方については発光状態を維持できるために、画素20Aが完全に滅点になるのを防ぐことができる。また、2個の有機EL素子21−1,21−2のいずれか一方が電極間オープン等で欠陥化している場合にも、画素20Aが完全に滅点(輝度が0)になるのを防ぐことができる。
1つの画素内に2個の有機EL素子21−1,21−2を設ける場合は、図19に示すように、1つの画素(副画素)の発光領域は、2個の有機EL素子21−1,21−2によって2分割されることになる。図19において、有機EL素子21−1,21−2は、発光領域となる開口部211−1,211−2を有し、アノード電極212−1,212−2がコンタクト部213−1,213−2を介して駆動トランジスタ22−1,22−2の各ソース電極と電気的に接続されている。
ここで、電極間ショートまたは電極間オープン等で一方の有機EL素子21−1/21−2が欠陥化して発光しないときは、画素20Aが完全に滅点になるのを防ぐことはできるものの、発光輝度は両方が発光しているときの半分に低下する。この場合、欠陥化した有機EL素子21−1/21−2を含む画素20Aは滅点ではないが、いわゆる半滅点という点欠陥として知覚されてしまう。
このような場合、画素20Aに書き込む映像信号の信号電圧Vsigを上げて正常に発光する有機EL素子21−1/21−2の発光輝度を上げることで、画素全体として半滅点という点欠陥を視認しにくくすることができる。しかしながら、前にも述べたように、信号電圧Vsigを上げる方法を採ると、信号ドライバの耐圧を増加させる必要があるために、信号ドライバの価格が高くなり、表示装置全体の高コスト化を招く。
そこで、本応用例1に係る画素20Aでは、半滅点という点欠陥を視認しにくくするために、先述した実施形態に係る表示輝度を上げる技術を適用する。すなわち、電極間ショートまたは電極間オープン等で欠陥化して発光しない有機EL素子(以下、「欠陥化した素子」と記述する)21−1/21−2を含む画素20Aについては、信号書込み時間を短くなる方向に制御する。
具体的には、欠陥化した素子を含む画素の信号書込み時間を、欠陥化した素子を含まない画素の信号書込み時間よりも短くする。一例として、先述した実施例2を適用する場合について考えると、図20のタイミング波形図に示すように、欠陥化した素子を含まない画素の場合(A)と比較して、欠陥化した素子を含む画素の場合(B)の信号電圧Vsigの立ち上がり位相を遅くする。信号電圧Vsigの立ち上がり位相が遅くなることで、その遅くなった時間αの分だけ信号書込み時間が短くなる(t1→t2)。
信号書込み期間における駆動トランジスタ22のゲート−ソース間電圧Vgsの先述した特性の下では、信号書込み時間が短くなると、信号書込み期間の終了時における駆動トランジスタ22のゲート−ソース間電圧Vgsが高くなる(図16参照)。そして、駆動トランジスタ22のゲート−ソース間電圧Vgsが高くなった分だけ有機EL素子21−1/21−2に流れる電流値が増加する。その結果、有機EL素子21−1/21−2の発光輝度が上昇する。これにより、欠陥化した有機EL素子21−1/21−2を含む画素20Aについて、半滅点という点欠陥を視認しにくくすることができる。
ここでは、実施例2を適用することにより、欠陥化した素子を含む画素の信号書込み時間を、欠陥化した素子を含まない画素の信号書込み時間よりも短くするとしたが、実施例1を適用しても、同様の作用効果を得ることができる。
なお、本応用例1では、欠陥化した有機EL素子21−1/21−2を含む画素20Aについて、信号書込み時間を相対的に短くする方向に制御することで、画素20Aの発光輝度を上げて点欠陥を視認しにくくしている。このとき、欠陥化した素子を含む画素20Aの輝度が上がり過ぎると、周辺の画素に比べて輝度が高いいわゆる半輝点の画素として視認される懸念がある。そこで、次のような制御を行うようにするとよい。
すなわち、欠陥化した有機EL素子を含む画素20Aだけでなく、当該画素20Aの周辺画素、例えば上下左右に隣接する画素(以下、「隣接画素」と記述する)についても信号書込み時間t3を短くなる方向に制御するようにする。その際に、信号書込み時間t3については、画素20Aの信号書込み時間t2と同じ設定にするのではなく、当該信号書込み時間t2よりも長い時間に設定するようにする。
このような大小関係(t1>t3>t2)に信号書込み時間を設定することで、欠陥化した素子を含む画素20Aの周辺の輝度を段階的に制御することができる。この周辺の輝度の段階的な制御により、信号書込み時間を短くすることによって輝度が上昇した画素20Aが、周辺の画素に比べて輝度が高い半輝点の画素と視認されることがないため、半滅点および半輝点という点欠陥が視認されない高画質の表示画像を得ることができる。
(応用例2)
図21は、応用例2に係る画素の回路構成を示す回路図であり、図中、図18と同等部分には同一符号を付して示している。本応用例2に係る画素20Bでは、2個の有機EL素子21−1,21−2の駆動回路において、並列接続された複数(本例では、2個)の書込みトランジスタ23−1,23−2が別々の書込み走査信号WS−1,WS−2によって駆動される構成となっている。
図21は、応用例2に係る画素の回路構成を示す回路図であり、図中、図18と同等部分には同一符号を付して示している。本応用例2に係る画素20Bでは、2個の有機EL素子21−1,21−2の駆動回路において、並列接続された複数(本例では、2個)の書込みトランジスタ23−1,23−2が別々の書込み走査信号WS−1,WS−2によって駆動される構成となっている。
図22に、本応用例2に係る画素20Bの駆動タイミングを示す。書込みトランジスタ23−1,23−2の各ゲート電極には、が別々の書込み走査信号WS−1,WS−2が与えられる。ここで、書込み走査信号WS−1と書込み走査信号WS−2とは、映像信号の信号電圧Vsigを書き込む際にアクティブ状態になる期間(パルス幅)が異なっている。具体的には、書込み走査信号WS−1のパルス幅t1は、欠陥化した素子を含まない画素における通常の画表示に対応したパルス幅に設定されている。これに対して、書込み走査信号WS−2のパルス幅t2は、書込み走査信号WS−1のパルス幅よりも狭く設定されている。
このように、信号電圧Vsigを書き込む際のパルス幅が異なる書込み走査信号WS−1,WS−2が与えられる書込みトランジスタ23−1,23−2が並列接続されている状態では、信号書込み時間は書込み走査信号WS−1のパルス幅t1で決まる時間t1となる。一方、パルス幅が長い方の書込みトランジスタ23−1が電気的に画素回路から切り離されると、信号書込み時間はパルス幅が短い方の書込み走査信号WS−2のパルス幅t2で決まる時間t2となる。
そこで、本応用例2に係る画素20Bでは、2個の有機EL素子21−1,21−2の一方が欠陥化したときに半滅点という点欠陥を視認しにくくするために、書込みトランジスタ23−1の配線を、レーザー照射等の技術を用いて切断(溶断)するようにする。このように、パルス幅が長い方の書込みトランジスタ23−1の配線を切断して画素回路から電気的に切り離すことで、信号書込み時間が時間t1から時間t2に短くなる。
先述したように、信号書込み時間が短くなると、信号書込み期間の終了時における駆動トランジスタ22のゲート−ソース間電圧Vgsが高くなる。そして、駆動トランジスタ22のゲート−ソース間電圧Vgsが高くなった分だけ有機EL素子21−1/21−2に流れる電流値が増加する。その結果、有機EL素子21−1/21−2の発光輝度が上昇する。これにより、欠陥化した有機EL素子21−1/21−2を含む画素20Bについて、半滅点という点欠陥を視認しにくくすることができる。
ここでは、2個の書込みトランジスタ23−1,23−2を並列に接続し、それぞれに与える書き込み走査信号SW−1,WS−2のパルス幅を異ならせるとしたが、書込みトランジスタ23の数は2個に限られるものではない。すなわち、書込みトランジスタ23を3個以上並列に接続するとともに、それぞれの異なるパルス幅の書込み走査信号WSを与えるようにする。そして、画素回路から電気的に切り離す際には、書込み走査信号WSのパルス幅が広い書込みトランジスタ23から切り離すことで、信号書込み時間を多段階に設定することが可能になる。
また、書込みトランジスタ23−1を画素回路から電気的に切り離すに当たっては、書込みトランジスタ23−1のノード(ソース電極またはドレイン電極)を、コンタクト部を介してゲート配線の金属配線層と接続されていることが好ましい。一般に、ゲート配線の金属配線層はその膜厚が薄いために、表示パネル70の作成後もEL発光部とは逆側からレーザー照射等によって切断することが可能である。
このとき、ゲート配線上には、ゲート絶縁膜、ストッパー絶縁膜、パシベーション絶縁膜、平坦化膜、ウインド絶縁膜等の絶縁膜が存在し、なおかつ有機EL素子21のアノード電極が存在しないことが望ましい。このような画素構造を採ることで、表示パネル70の作成後に、有機EL素子21にダメージを与えることなく、書込みトランジスタ23−1の配線をレーザー照射等によって切断し、当該書込みトランジスタ23−1を画素回路から切り離すことが可能となる。
<4.変形例>
上記実施形態では、有機EL素子21の駆動回路が、基本的に、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタ(Tr)を有する2Tr構成の場合を例に挙げて説明したが、本発明はこの2Tr構成への適用に限られるものではない。
上記実施形態では、有機EL素子21の駆動回路が、基本的に、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタ(Tr)を有する2Tr構成の場合を例に挙げて説明したが、本発明はこの2Tr構成への適用に限られるものではない。
2Tr以外には、例えば、有機EL素子21の発光/非発光を制御するトランジスタを有したり、駆動トランジスタ22のゲート電極に基準電位Vofsを選択的に書き込むスイッチングトランジスタを有したりする画素構成など、種々の画素構成のものが考えられる。
また、上記実施形態では、画素の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機EL素子、LED素子、半導体レーザー素子等、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
<5.適用例>
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
本発明による表示装置によれば、例えば、低階調の背景中の一部に高階調が表示されているような画表示のときに、高階調の表示部分の表示輝度をより高く設定することができるために、画質の向上を図ることができる。したがって、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることで、当該電子機器の表示装置の表示品質の向上を図ることができる。
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。このモジュール形状のものとしては、例えば、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、さらには、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
以下に、本発明が適用される電子機器の具体例について説明する。一例として、図23〜図27に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラなどの表示装置に本発明を適用することが可能である。
図23は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含んでいる。そして、映像表示画面部101として本発明による表示装置を用いることにより、本適用例に係るテレビジョンセットが作製される。
図24は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含んでいる。そして、表示部112として本発明による表示装置を用いることにより、本適用例に係るデジタルカメラが作製される。
図25は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するときに操作されるキーボード122、画像を表示する表示部123等を含んでいる。そして、表示部123として本発明による表示装置を用いることにより、本適用例に係るノート型パーソナルコンピュータが作製される。
図26は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含んでいる。そして、表示部134として本発明による表示装置を用いることにより、本適用例に係るビデオカメラが作製される。
図27は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。
本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、ディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。
10…有機EL表示装置、20(20A,20B)…画素(画素回路)、21…有機EL素子、22…駆動トランジスタ、23(23−1〜23−4)…書込みトランジスタ、24…保持容量、25…補助容量、30…画素アレイ部、31(31−1〜31−m)…走査線、32(32−1〜32−m)…電源供給線、33(33−1〜33−n)…信号線、34…共通電源供給線、40…書込み走査回路、50…電源供給走査回路、60…信号出力回路、70…表示パネル、WS(WS1〜WSm)…走査線の電位(書込み走査信号)、DS(DS1〜DSm)…電源供給線の電位(電源電位)
Claims (13)
- 映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて電気光学素子の発光駆動を行なう駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続された保持容量とを有し、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記駆動トランジスタのゲート電圧が変化する画素回路が複数配置された画素アレイ部を備え、
前記書込みトランジスタによって前記映像信号を書き込む信号書込み時間が前記画素アレイ部内で複数存在する
表示装置。 - 前記信号書込み時間は表示する画像の階調に応じて変化する
請求項1記載の表示装置。 - 信号書込み時間は、あらかじめ定められた基準階調よりも高い階調の表示部分において当該基準階調よりも低い階調の表示部分よりも短い
請求項2記載の表示装置。 - 前記画素回路は、前記電気光学素子を複数有し、当該複数の電気光学素子に対応して前記駆動トランジスタおよび前記保持容量からなる回路を複数有するとともに、当該複数の回路に対して前記書込みトランジスタが1つ以上設けられており、
前記複数の電気光学素子のうちの少なくとも1つが欠陥化している画素回路における前記信号書込み時間は、欠陥化している電気光学素子を含まない正常な画素回路における前記信号書込み時間よりも短い
請求項2記載の表示装置。 - 前記書込みトランジスタに与える書込み走査信号のパルス幅によって前記信号書込み時間を変える
請求項3または請求項4記載の表示装置。 - 前記映像信号の基準電位からの遷移タイミングの位相を遅くすることによって前記信号書込み時間を変える
請求項3または請求項4記載の表示装置。 - 前記複数の電気光学素子のうちの少なくとも1つが欠陥化している画素回路を第1画素回路、当該第1画素回路の周辺の画素回路を第2画素回路、当該第2画素回路の周辺の画素回路を第3画素回路とするとき、
前記第2画素回路における前記信号書込み時間は、前記第1画素回路における前記信号書込み時間よりも長く、前記第3画素回路における前記信号書込み時間よりも短い
請求項4記載の表示装置。 - 前記書込みトランジスタは、それぞれパルス幅が異なる書込み走査信号が与えられる互いに並列に接続された複数のトランジスタからなり、
前記複数のトランジスタのうち、前記書込み走査信号のパルス幅が広いトランジスタを前記画素回路から電気的に切り離すことによって前記信号書込み時間を短くする
請求項4記載の表示装置。 - 前記複数のトランジスタの少なくとも1つのソース電極またはドレイン電極は、コンタクト部を介してゲート電極の金属配線層と電気的に接続されている
請求項8記載の表示装置。 - 前記金属配線層上には絶縁膜が存在し、前記電気光学素子のアノード電極が存在しない
請求項9記載の表示装置。 - 前記画素回路は、前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって前記駆動トランジスタの移動度を補正する移動度補正処理の機能を有する
請求項1記載の表示装置。 - 映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて電気光学素子の発光駆動を行なう駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続された保持容量とを有し、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記駆動トランジスタのゲート電圧が変化する画素回路が複数配置された表示装置の駆動に当たって、
前記書込みトランジスタによって前記映像信号を書き込む信号書込み時間を表示する画像の階調に応じて変える
表示装置の駆動方法。 - 映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて電気光学素子の発光駆動を行なう駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続された保持容量とを有し、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記駆動トランジスタのゲート電圧が変化する画素回路が複数配置された画素アレイ部を備え、
前記書込みトランジスタによって前記映像信号を書き込む信号書込み時間が前記画素アレイ部内で複数存在する
表示装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008319253A JP2010145445A (ja) | 2008-12-16 | 2008-12-16 | 表示装置、表示装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008319253A JP2010145445A (ja) | 2008-12-16 | 2008-12-16 | 表示装置、表示装置の駆動方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010145445A true JP2010145445A (ja) | 2010-07-01 |
Family
ID=42565995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008319253A Pending JP2010145445A (ja) | 2008-12-16 | 2008-12-16 | 表示装置、表示装置の駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010145445A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113674678A (zh) * | 2020-10-12 | 2021-11-19 | 友达光电股份有限公司 | 显示装置及驱动方法 |
-
2008
- 2008-12-16 JP JP2008319253A patent/JP2010145445A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113674678A (zh) * | 2020-10-12 | 2021-11-19 | 友达光电股份有限公司 | 显示装置及驱动方法 |
CN113674678B (zh) * | 2020-10-12 | 2023-11-10 | 友达光电股份有限公司 | 显示装置及驱动方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5287210B2 (ja) | 表示装置および電子機器 | |
JP4930501B2 (ja) | 表示装置および電子機器 | |
JP4428436B2 (ja) | 表示装置および電子機器 | |
JP4640443B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4605261B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4697297B2 (ja) | 表示装置、表示装置の画素レイアウト方法および電子機器 | |
JP2009294635A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4640442B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010281914A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008257085A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008241855A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2011076025A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145446A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4775408B2 (ja) | 表示装置、表示装置における配線のレイアウト方法および電子機器 | |
JP5195410B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009104013A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145581A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5494032B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2010008718A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145893A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009251545A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009251546A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009282191A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009237425A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145580A (ja) | 表示装置、表示装置の駆動方法および電子機器 |