KR20220151078A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220151078A
KR20220151078A KR1020210057930A KR20210057930A KR20220151078A KR 20220151078 A KR20220151078 A KR 20220151078A KR 1020210057930 A KR1020210057930 A KR 1020210057930A KR 20210057930 A KR20210057930 A KR 20210057930A KR 20220151078 A KR20220151078 A KR 20220151078A
Authority
KR
South Korea
Prior art keywords
sensing
signal
period
level
electrode
Prior art date
Application number
KR1020210057930A
Other languages
English (en)
Inventor
김동우
이준호
박기찬
우민규
채종철
Original Assignee
삼성디스플레이 주식회사
건국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 건국대학교 산학협력단 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210057930A priority Critical patent/KR20220151078A/ko
Priority to US17/695,588 priority patent/US11574590B2/en
Priority to EP22171509.7A priority patent/EP4086889A1/en
Priority to CN202210480396.9A priority patent/CN115376465A/zh
Publication of KR20220151078A publication Critical patent/KR20220151078A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치 는 픽셀을 포함한다. 상기 픽셀은 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터 및 발광 소자를 포함한다. 상기 제1 트랜지스터는 제1 노드에 연결되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 발광 소자의 제1 전극에 연결되는 출력 전극을 포함한다. 상기 제2 트랜지스터는 스캔 신호가 인가되는 제어 전극, 계조 데이터 전압이 인가되는 입력 전극 및 제2 노드에 연결되는 출력 전극을 포함한다. 상기 제3 트랜지스터는 상기 제2 노드에 연결되는 제어 전극, 기준 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함한다. 상기 제4 트랜지스터는 상기 스캔 신호가 인가되는 제어 전극, 바이어스 데이터 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함한다. 상기 제5 트랜지스터는 센싱 신호가 인가되는 제어 전극, 초기화 전압이 인가되는 입력 전극 및 상기 발광 소자의 상기 제1 전극에 연결되는 출력 전극을 포함한다. 상기 발광 소자는 상기 제1 전극 및 제2 전원 전압이 인가되는 제2 전극을 포함한다.

Description

표시 장치 {DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 펄스 폭 변조 방식으로 영상을 표시하는 픽셀을 포함하는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 픽셀들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부 및 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부를 포함한다.
상기 표시 패널은 발광 다이오드(light emitting diode)를 발광 소자로 포함할 수 있다. 상기 발광 다이오드는 전류량에 따라 발광 파장이 변하기 때문에 전류량을 조절하여 계조를 표현하는 펄스 진폭 변조(pulse amplitude modulation) 방식을 적용하기 어려운 문제가 있다.
또한, 한 프레임 구간이 픽셀에 데이터 전압을 입력하는 어드레싱 구간과 발광 소자가 발광하는 발광 구간으로 나뉘는 동시 발광 방식에서는, 고해상도 표시 장치에서 발광 구간이 짧아져 원하는 휘도를 표현하기 위한 전류가 증가하는 문제가 있다. 원하는 휘도를 표현하기 위한 전류가 증가하면 높은 구동 전압이 필요하고, 소비 전력도 증가하는 문제가 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 펄스 폭 변조 방식으로 영상을 표시하고, 각 수평 라인마다 서로 다른 발광 타이밍을 갖는 순차 발광 방식으로 영상을 표시하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치 는 픽셀을 포함한다. 상기 픽셀은 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터 및 발광 소자를 포함한다. 상기 제1 트랜지스터는 제1 노드에 연결되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 발광 소자의 제1 전극에 연결되는 출력 전극을 포함한다. 상기 제2 트랜지스터는 스캔 신호가 인가되는 제어 전극, 계조 데이터 전압이 인가되는 입력 전극 및 제2 노드에 연결되는 출력 전극을 포함한다. 상기 제3 트랜지스터는 상기 제2 노드에 연결되는 제어 전극, 기준 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함한다. 상기 제4 트랜지스터는 상기 스캔 신호가 인가되는 제어 전극, 바이어스 데이터 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함한다. 상기 제5 트랜지스터는 센싱 신호가 인가되는 제어 전극, 초기화 전압이 인가되는 입력 전극 및 상기 발광 소자의 상기 제1 전극에 연결되는 출력 전극을 포함한다. 상기 발광 소자는 상기 제1 전극 및 제2 전원 전압이 인가되는 제2 전극을 포함한다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 상기 제1 노드에 연결되는 제1 단 및 상기 발광 소자의 상기 제1 전극에 연결되는 제2 단을 포함하는 스토리지 캐패시터 및 스위핑 신호가 인가되는 제1 단 및 상기 제2 노드에 연결되는 제2 단을 포함하는 스위핑 캐패시터를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 계조 데이터 전압을 기초로 영상을 표시하는 표시 모드의 제1 구간에서, 상기 스캔 신호는 활성화 레벨을 갖고, 상기 센싱 신호는 활성화 레벨을 가지며, 상기 스위핑 신호는 비활성화 레벨을 갖고, 상기 계조 데이터 전압은 프리차지 데이터 전압일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 모드의 상기 제1 구간 이후의 상기 표시 모드의 상기 제2 구간에서, 상기 스캔 신호는 활성화 레벨을 갖고, 상기 센싱 신호는 활성화 레벨을 가지며, 상기 스위핑 신호는 비활성화 레벨을 갖고, 상기 계조 데이터 전압은 메인 데이터 전압일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 모드의 상기 제2 구간 이후의 상기 표시 모드의 제3 구간에서, 상기 스캔 신호는 비활성화 레벨을 갖고, 상기 센싱 신호는 활성화 레벨을 가지며, 상기 스위핑 신호는 비활성화 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 모드의 상기 제3 구간 이후의 상기 표시 모드의 제4 구간에서, 상기 스캔 신호는 비활성화 레벨을 갖고, 상기 센싱 신호는 비활성화 레벨을 가지며, 상기 스위핑 신호는 서서히 증가하며, 상기 제1 트랜지스터가 턴 온되고 상기 제3 트랜지스터가 턴 오프되어 상기 발광 소자가 발광할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 모드의 상기 제4 구간 이후의 상기 표시 모드의 제5 구간에서, 상기 스캔 신호는 비활성화 레벨을 갖고, 상기 센싱 신호는 비활성화 레벨을 가지며, 상기 스위핑 신호는 서서히 증가하며, 상기 제3 트랜지스터가 턴 온되고 상기 제1 트랜지스터가 턴 오프되어 상기 발광 소자가 발광하지 않을 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제5 트랜지스터의 상기 입력 전극에 연결되는 제1 단 및 상기 초기화 전압이 인가되는 제2 단을 포함하는 제1 스위치, 상기 제5 트랜지스터의 상기 입력 전극에 연결되는 제1 단 및 아날로그 투 디지털 컨버터에 연결되는 제2 단을 포함하는 제2 스위치 및 상기 제5 트랜지스터의 상기 입력 전극에 연결되는 센싱 캐패시터를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 트랜지스터의 특성을 센싱하는 제1 센싱 모드의 제1 구간에서, 상기 스캔 신호는 비활성화 레벨을 갖고, 상기 센싱 신호는 비활성화 레벨을 가지며, 상기 제1 스위치에 인가되는 제1 스위치 제어 신호는 활성화 레벨을 갖고, 상기 제2 스위치에 인가되는 제2 스위치 제어 신호는 비활성화 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 센싱 모드의 상기 제1 구간 이후의 상기 제1 센싱 모드의 제2 구간에서, 상기 스캔 신호는 활성화 레벨을 갖고, 상기 센싱 신호는 활성화 레벨을 가지며, 상기 제1 스위치 제어 신호는 활성화 레벨을 갖고, 상기 제2 스위치 제어 신호는 비활성화 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 센싱 모드의 상기 제2 구간 이후의 상기 제1 센싱 모드의 제3 구간에서, 상기 스캔 신호는 비활성화 레벨을 갖고, 상기 센싱 신호는 활성화 레벨을 가지며, 상기 제1 스위치 제어 신호는 비활성화 레벨을 갖고, 상기 제2 스위치 제어 신호는 비활성화 레벨을 가지며, 상기 센싱 캐패시터에 제1 센싱 전압이 서서히 충전될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 센싱 모드의 상기 제3 구간 이후의 상기 제1 센싱 모드의 제4 구간에서, 상기 스캔 신호는 활성화 레벨을 갖고, 상기 센싱 신호는 비활성화 레벨을 가지며, 상기 제1 스위치 제어 신호는 비활성화 레벨을 갖고, 상기 제2 스위치 제어 신호는 활성화 레벨을 가지며, 상기 제1 센싱 전압이 상기 센싱 캐패시터로부터 상기 아날로그 투 디지털 컨버터로 출력될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 트랜지스터의 특성을 센싱하는 제2 센싱 모드의 제1 구간에서, 상기 스캔 신호는 비활성화 레벨을 갖고, 상기 센싱 신호는 비활성화 레벨을 가지며, 상기 제1 스위치에 인가되는 제1 스위치 제어 신호는 활성화 레벨을 갖고, 상기 제2 스위치에 인가되는 제2 스위치 제어 신호는 비활성화 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 센싱 모드의 상기 제1 구간 이후의 상기 제2 센싱 모드의 제2 구간에서, 상기 스캔 신호는 활성화 레벨을 갖고, 상기 센싱 신호는 활성화 레벨을 가지며, 상기 제1 스위치 제어 신호는 활성화 레벨을 갖고, 상기 제2 스위치 제어 신호는 비활성화 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 센싱 모드의 상기 제2 구간 이후의 상기 제2 센싱 모드의 제3 구간에서, 상기 스캔 신호는 비활성화 레벨을 갖고, 상기 센싱 신호는 활성화 레벨을 가지며, 상기 제1 스위치 제어 신호는 비활성화 레벨을 갖고, 상기 제2 스위치 제어 신호는 비활성화 레벨을 가지며, 상기 스위핑 신호가 서서히 증가하며, 상기 센싱 캐패시터에 제2 센싱 전압이 서서히 충전될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 센싱 모드의 상기 제3 구간 이후의 상기 제2 센싱 모드의 제4 구간에서, 상기 스캔 신호는 비활성화 레벨을 갖고, 상기 센싱 신호는 비활성화 레벨을 가지며, 상기 제1 스위치 제어 신호는 비활성화 레벨을 갖고, 상기 제2 스위치 제어 신호는 활성화 레벨을 가지며, 상기 제2 센싱 전압이 상기 센싱 캐패시터로부터 상기 아날로그 투 디지털 컨버터로 출력될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부 및 데이터 구동부를 포함한다. 상기 표시 패널은 픽셀을 포함한다. 상기 게이트 구동부는 상기 픽셀에 게이트 신호를 출력한다. 상기 데이터 구동부는 상기 픽셀에 데이터 전압을 출력한다. 상기 픽셀은 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터 및 발광 소자를 포함한다. 상기 제1 트랜지스터는 제1 노드에 연결되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 발광 소자의 제1 전극에 연결되는 출력 전극을 포함한다. 상기 제2 트랜지스터는 스캔 신호가 인가되는 제어 전극, 계조 데이터 전압이 인가되는 입력 전극 및 제2 노드에 연결되는 출력 전극을 포함한다. 상기 제3 트랜지스터는 상기 제2 노드에 연결되는 제어 전극, 기준 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함한다. 상기 제4 트랜지스터는 상기 스캔 신호가 인가되는 제어 전극, 바이어스 데이터 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함한다. 상기 제5 트랜지스터는 센싱 신호가 인가되는 제어 전극, 초기화 전압이 인가되는 입력 전극 및 상기 발광 소자의 상기 제1 전극에 연결되는 출력 전극을 포함한다. 상기 발광 소자는 상기 제1 전극 및 제2 전원 전압이 인가되는 제2 전극을 포함한다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 상기 제1 노드에 연결되는 제1 단 및 상기 발광 소자의 상기 제1 전극에 연결되는 제2 단을 포함하는 스토리지 캐패시터 및 스위핑 신호가 인가되는 제1 단 및 상기 제2 노드에 연결되는 제2 단을 포함하는 스위핑 캐패시터를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 상기 계조 데이터 전압을 기초로 영상을 표시하는 표시 모드, 상기 제1 트랜지스터의 특성을 센싱하는 제1 센싱 모드 및 상기 제3 트랜지스터의 특성을 센싱하는 제2 센싱 모드 중 어느 하나로 동작할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 프레임의 단위로 구동될 수 있다. 상기 프레임은 복수의 픽셀들에 상기 계조 데이터 전압이 순차적으로 기입되는 액티브 구간과 상기 복수의 픽셀들에 상기 계조 데이터 전압이 기입되지 않는 수직 블랭크 구간을 포함할 수 있다. 상기 수직 블랭크 구간 내에서 상기 제1 센싱 모드가 동작할 수 있다. 상기 표시 장치가 턴 오프되는 파워 오프 구간 내에서 상기 제2 센싱 모드가 동작할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 프레임의 단위로 구동될 수 있다. 상기 프레임은 복수의 픽셀들에 상기 계조 데이터 전압이 순차적으로 기입되는 액티브 구간과 상기 복수의 픽셀들에 상기 계조 데이터 전압이 기입되지 않는 수직 블랭크 구간을 포함할 수 있다. 상기 수직 블랭크 구간 내에서 상기 제1 센싱 모드가 동작할 수 있다. 상기 표시 장치가 턴 오프되는 파워 오프 구간 내에서 상기 제1 센싱 모드 및 상기 제2 센싱 모드가 동작할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 프레임의 단위로 구동될 수 있다. 상기 프레임은 복수의 픽셀들에 상기 계조 데이터 전압이 순차적으로 기입되는 액티브 구간과 상기 복수의 픽셀들에 상기 계조 데이터 전압이 기입되지 않는 수직 블랭크 구간을 포함할 수 있다. 상기 수직 블랭크 구간 내에서 상기 제1 센싱 모드 및 상기 제2 센싱 모드가 동작할 수 있다.
이와 같은 표시 장치에 따르면, 발광 다이오드를 발광 소자로 포함하는 표시 장치에서 펄스 진폭 변조(pulse amplitude modulation) 방식이 아닌 펄스 폭 변조(pulse width modulation) 방식으로 영상을 표시하여 펄스 진폭 변조(pulse amplitude modulation) 방식에서 전류량에 따라 발광 파장이 변하는 문제를 해결할 수 있다.
또한, 각 수평 라인마다 서로 다른 발광 타이밍을 갖는 순차 발광 방식으로 영상을 표시하므로, 상대적으로 낮은 구동 전압으로 표시 패널을 구동할 수 있으므로 표시 장치의 소비 전력을 감소시킬 수 있다.
또한, 상기 픽셀의 제1 트랜지스터의 특성 및 제3 트랜지스터의 특성을 센싱하여, 픽셀 간의 제1 트랜지스터의 특성의 편차 및 제3 트랜지스터의 특성의 편차를 보상하므로 표시 패널의 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치를 나타내는 평면도이다.
도 3은 도 1의 픽셀을 나타내는 회로도이다.
도 4는 표시 모드의 제1 구간의 도 1의 픽셀을 나타내는 회로도이다.
도 5는 표시 모드의 제1 구간의 도 1의 픽셀의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 6은 표시 모드의 제2 구간의 도 1의 픽셀을 나타내는 회로도이다.
도 7은 표시 모드의 제2 구간의 도 1의 픽셀의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 8은 표시 모드의 제3 구간의 도 1의 픽셀을 나타내는 회로도이다.
도 9는 표시 모드의 제3 구간의 도 1의 픽셀의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 10은 표시 모드의 제4 구간의 도 1의 픽셀을 나타내는 회로도이다.
도 11은 표시 모드의 제4 구간의 도 1의 픽셀의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 12는 표시 모드의 제5 구간의 도 1의 픽셀을 나타내는 회로도이다.
도 13은 표시 모드의 제5 구간의 도 1의 픽셀의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 14는 도 1의 표시 패널의 구동 타이밍을 나타내는 개념도이다.
도 15는 제1 센싱 모드의 제1 구간의 도 1의 픽셀을 나타내는 회로도이다.
도 16은 제1 센싱 모드의 제1 구간의 도 1의 픽셀의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 17은 제1 센싱 모드의 제2 구간의 도 1의 픽셀을 나타내는 회로도이다.
도 18은 제1 센싱 모드의 제2 구간의 도 1의 픽셀의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 19는 제1 센싱 모드의 제3 구간의 도 1의 픽셀을 나타내는 회로도이다.
도 20은 제1 센싱 모드의 제3 구간의 도 1의 픽셀의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 21은 제1 센싱 모드의 제4 구간의 도 1의 픽셀을 나타내는 회로도이다.
도 22는 제1 센싱 모드의 제4 구간의 도 1의 픽셀의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 23은 제2 센싱 모드의 제1 구간의 도 1의 픽셀을 나타내는 회로도이다.
도 24는 제2 센싱 모드의 제1 구간의 도 1의 픽셀의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 25는 제2 센싱 모드의 제2 구간의 도 1의 픽셀을 나타내는 회로도이다.
도 26은 제2 센싱 모드의 제2 구간의 도 1의 픽셀의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 27은 제2 센싱 모드의 제3 구간의 도 1의 픽셀을 나타내는 회로도이다.
도 28은 제2 센싱 모드의 제3 구간의 도 1의 픽셀의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 29는 제2 센싱 모드의 제4 구간의 도 1의 픽셀을 나타내는 회로도이다.
도 30은 제2 센싱 모드의 제4 구간의 도 1의 픽셀의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.
예를 들어, 상기 구동 제어부(200) 및 상기 데이터 구동부(500)는 일체로 형성될 수 있다. 예를 들어, 상기 구동 제어부(200), 상기 감마 기준 전압 생성부(400) 및 상기 데이터 구동부(500)는 일체로 형성될 수 있다. 적어도 상기 구동 제어부(200) 및 상기 데이터 구동부(500)가 일체로 형성된 구동 모듈을 타이밍 컨트롤러 임베디드 데이터 구동부(Timing Controller Embedded Data Driver, TED)로 명명할 수 있다.
상기 표시 패널(100)은 영상을 표시하는 표시부(AA) 및 상기 표시부(AA)에 이웃하여 배치되는 주변부(PA)를 포함한다.
예를 들어, 본 실시예에서, 상기 표시 패널은 발광 다이오드(light emitting diode)를 포함하는 발광 다이오드 표시 패널일 수 있다. 예를 들어, 상기 표시 패널(100)은 유기 발광 다이오드를 포함하는 유기 발광 다이오드 표시 패널일 수 있다. 예를 들어, 상기 표시 패널(100)은 유기 발광 다이오드 및 퀀텀-닷 컬러필터를 포함하는 퀀텀-닷 유기 발광 다이오드 표시 패널일 수 있다. 예를 들어, 상기 표시 패널(100)은 나노 발광 다이오드 및 퀀텀-닷 컬러필터를 포함하는 퀀텀-닷 나노 발광 다이오드 표시 패널일 수 있다. 예를 들어, 상기 표시 패널(100)은 액정층을 포함하는 액정 표시 패널일 수 있다.
상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들(P)을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.
본 실시예에서, 상기 표시 패널(100)은 상기 픽셀들(P)에 연결되는 복수의 센싱 라인들(SL)을 더 포함할 수 있다. 상기 센싱 라인들(SL)은 상기 제2 방향(D2)으로 연장될 수 있다.
본 실시예에서, 상기 표시 패널 구동부는 상기 표시 패널(100)의 상기 픽셀들(P)로부터 상기 센싱 라인들(SL)을 통해 센싱 신호를 수신하는 센싱 회로를 포함할 수 있다. 예를 들어, 상기 센싱 회로는 상기 데이터 구동부(500) 내에 배치될 수 있다. 상기 데이터 구동부(500)가 데이터 구동 IC의 형태를 갖는 경우, 상기 센싱 회로는 상기 데이터 구동 IC 내에 배치될 수 있다. 이와는 달리, 상기 센싱 회로는 상기 데이터 구동부(500)와 독립적으로 형성될 수 있다. 본 발명은 상기 센싱 회로의 특정한 위치에 한정되지 않는다.
상기 구동 제어부(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.
상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 출력한다. 예를 들어, 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력할 수 있다.
본 발명의 일 실시예에서, 상기 게이트 구동부(300)는 상기 표시 패널의 상기 주변부(PA) 상에 집적될 수 있다.
상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.
본 발명의 일 실시예에서, 상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.
상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.
도 2는 도 1의 표시 장치를 나타내는 평면도이다.
도 1 및 도 2를 참조하면, 상기 표시 장치는 인쇄 회로 보드 어셈블리(PBA), 제1 인쇄 회로(PC1), 제2 인쇄 회로(PC2)를 포함할 수 있다. 상기 인쇄 회로 보드 어셈블리(PBA)는 상기 제1 인쇄 회로(PC1) 및 상기 제2 인쇄 회로(PC2)와 연결될 수 있다. 예를 들어, 상기 구동 제어부(200)는 상기 인쇄 회로 보드 어셈블리(PBA) 내에 배치될 수 있다.
상기 표시 장치는 상기 제1 인쇄 회로(PC1) 및 상기 표시 패널(100)에 연결되는 복수의 플렉서블 회로(FP)들을 포함할 수 있다. 또한, 상기 표시 장치는 상기 제2 인쇄 회로(PC2) 및 상기 표시 패널(100)에 연결되는 복수의 플렉서블 회로(FP)들을 포함할 수 있다.
상기 플렉서블 회로(FP)들 내에는 상기 데이터 구동부(500)의 복수의 데이터 구동 칩(RSIC)들이 배치될 수 있다. 상기 데이터 구동 칩(RSIC)은 집적회로 칩일 수 있다. 상기 센싱 회로는 상기 데이터 구동 칩(RSIC) 내에 배치될 수 있다. 예를 들어, 상기 데이터 구동 칩(RSIC)은 상기 표시 패널(100)에 데이터 전압을 출력하는 기능 및 상기 표시 패널(100)로부터 센싱 신호를 수신하는 기능을 동시에 수행할 수 있다.
도 3은 도 1의 픽셀(P)을 나타내는 회로도이다. 도 3, 도 4, 도 6, 도 8, 도 10, 도 12, 도 15, 도 17, 도 19, 도 21, 도 23, 도 25, 도 27, 도 29의 회로도에 도시된 픽셀(P)은 N번째 픽셀 행에 배치되는 픽셀을 의미할 수 있다.
도 1 내지 도 3을 참조하면, 상기 픽셀(P)은 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5) 및 발광 소자(EE)를 포함한다. 상기 제1 트랜지스터(T1)는 제1 노드(NA)에 연결되는 제어 전극, 제1 전원 전압(PVDD)이 인가되는 입력 전극 및 발광 소자(EE)의 제1 전극에 연결되는 출력 전극을 포함한다. 상기 제2 트랜지스터(T2)는 스캔 신호(SC)가 인가되는 제어 전극, 계조 데이터 전압(DG)이 인가되는 입력 전극 및 제2 노드(NB)에 연결되는 출력 전극을 포함한다. 상기 제3 트랜지스터(T3)는 상기 제2 노드(NB)에 연결되는 제어 전극, 기준 전압(VR)이 인가되는 입력 전극 및 상기 제1 노드(NA)에 연결되는 출력 전극을 포함한다. 상기 제4 트랜지스터(T4)는 상기 스캔 신호(SC)가 인가되는 제어 전극, 바이어스 데이터 전압(DB)이 인가되는 입력 전극 및 상기 제1 노드(NA)에 연결되는 출력 전극을 포함한다. 상기 제5 트랜지스터(T5)는 센싱 신호(SS)가 인가되는 제어 전극, 초기화 전압(VP)이 인가되는 입력 전극 및 상기 발광 소자(EE)의 상기 제1 전극에 연결되는 출력 전극을 포함한다. 상기 발광 소자(EE)는 상기 제1 전극 및 제2 전원 전압(PVSS)이 인가되는 제2 전극을 포함한다.
예를 들어, 상기 제1 전원 전압(PVDD)은 하이 전원 전압이고, 상기 제2 전원 전압(PVSS)은 상기 제1 전원 전압(PVDD)보다 작은 로우 전원 전압일 수 있다.
상기 픽셀(P)은 상기 제1 노드(NA)에 연결되는 제1 단 및 상기 발광 소자(EE)의 상기 제1 전극에 연결되는 제2 단을 포함하는 스토리지 캐패시터(CST) 및 스위핑 신호(SW)가 인가되는 제1 단 및 상기 제2 노드(NB)에 연결되는 제2 단을 포함하는 스위핑 캐패시터(CSW)를 더 포함할 수 있다.
예를 들어, 상기 게이트 구동부(300)는 상기 스캔 신호(SC), 상기 스위핑 신호(SW) 및 상기 센싱 신호(SS)를 상기 픽셀(P)에 출력할 수 있다. 예를 들어, 상기 데이터 구동부(500)는 상기 계조 데이터 전압(DG) 및 상기 바이어스 데이터 전압(DB)을 상기 픽셀(P)에 출력할 수 있다.
상기 픽셀(P)은 상기 계조 데이터 전압(DG)을 기초로 영상을 표시하는 표시 모드, 상기 제1 트랜지스터(T1)의 특성을 센싱하는 제1 센싱 모드 및 상기 제3 트랜지스터(T3)의 특성을 센싱하는 제2 센싱 모드 중 어느 하나로 동작할 수 있다. 여기서, 상기 제1 트랜지스터(T1)의 특성은 상기 제1 트랜지스터(T1)의 쓰레스홀드 전압을 나타낼 수 있다. 여기서, 상기 제3 트랜지스터(T3)의 특성은 상기 제3 트랜지스터(T3)의 쓰레스홀드 전압을 나타낼 수 있다.
도 4는 표시 모드의 제1 구간(P1)의 도 1의 픽셀(P)을 나타내는 회로도이다. 도 5는 표시 모드의 제1 구간(P1)의 도 1의 픽셀(P)의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 1 내지 도 5를 참조하면, 상기 표시 모드의 제1 구간(P1)에서, 상기 스캔 신호(SC)는 활성화 레벨을 갖고, 상기 센싱 신호(SS)는 활성화 레벨을 가지며, 상기 스위핑 신호(SW)는 비활성화 레벨을 갖고, 상기 계조 데이터 전압(DG)은 프리차지 데이터 전압일 수 있다. 여기서, [N]은 현재 수평 라인의 신호를 의미하고, [N-1]은 이전 수평 라인의 신호를 의미할 수 있다.
상기 표시 모드의 상기 제1 구간(P1)은 프리차지 구간일 수 있다. 상기 스캔 신호(SC)에 의해 상기 제2 트랜지스터(T2) 및 상기 제4 트랜지스터(T4)가 턴 온되어, 상기 제1 노드(NA)에는 상기 바이어스 데이터 전압(DB)이 인가되고 상기 제2 노드(NB)에는 상기 계조 데이터 전압(DG)이 인가될 수 있다. 이 때, 상기 계조 데이터 전압(DG)은 이전 수평 라인의 메인 데이터 전압인 프리차지 데이터 전압일 수 있다.
예를 들어, 상기 표시 모드에서 상기 바이어스 데이터 전압(DB)은 상기 제1 트랜지스터(T1)를 턴 온하기 위한 직류 전압일 수 있다. 예를 들어, 상기 초기화 전압(VP)은 전류의 경로를 형성하기 위해 로우 레벨을 갖는 직류 전압일 수 있다.
상기 바이어스 데이터 전압(DB)은 하이 레벨을 가지며, 상기 바이어스 데이터 전압(DB)에 의해 상기 제1 트랜지스터(T1)가 턴 온될 수 있으며, 상기 센싱 신호(SS)에 의해 상기 제5 트랜지스터(T5)도 턴 온된다. 상기 제5 트랜지스터(T5)의 입력 전극에 인가되는 초기화 전압(VP)은 로우 레벨을 가지므로, 상기 표시 모드의 상기 제1 구간(P1)에서 전류의 경로는 상기 제1 트랜지스터(T1) 및 상기 제5 트랜지스터(T5)를 따라 상기 제1 전원 전압(PVDD)으로부터 상기 초기화 전압(VP) 방향으로 형성된다. 따라서, 상기 표시 모드의 상기 제1 구간(P1)에서 상기 발광 소자(EE)는 턴 온되지 않는다.
또한, 상기 계조 데이터 전압(DG)은 상기 제2 노드(NB)의 시작 로우 레벨을 정의할 수 있다. 상기 제2 노드(NB)에 인가되는 상기 계조 데이터 전압(DG)은 계조에 따라 다른 값을 갖게 되나 상기 제3 트랜지스터(T3)를 턴 온할 정도로 높은 레벨을 갖지는 않는다. 따라서, 상기 표시 모드의 상기 제1 구간(P1)에서 상기 제3 트랜지스터(T3)는 턴 오프된다.
도 6은 표시 모드의 제2 구간(P2)의 도 1의 픽셀(P)을 나타내는 회로도이다. 도 7은 표시 모드의 제2 구간(P2)의 도 1의 픽셀(P)의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 1 내지 도 7을 참조하면, 상기 표시 모드의 상기 제1 구간(P1) 이후의 상기 표시 모드의 상기 제2 구간(P2)에서, 상기 스캔 신호(SC)는 활성화 레벨을 갖고, 상기 센싱 신호(SS)는 활성화 레벨을 가지며, 상기 스위핑 신호(SW)는 비활성화 레벨을 갖고, 상기 계조 데이터 전압(DG)은 메인 데이터 전압일 수 있다.
상기 표시 모드의 상기 제2 구간(P2)은 메인 차지 구간일 수 있다. 상기 스캔 신호(SC)에 의해 상기 제2 트랜지스터(T2) 및 상기 제4 트랜지스터(T4)가 턴 온되어, 상기 제1 노드(NA)에는 상기 바이어스 데이터 전압(DB)이 인가되고 상기 제2 노드(NB)에는 상기 계조 데이터 전압(DG)이 인가될 수 있다. 이 때, 상기 계조 데이터 전압(DG)은 현재 수평 라인의 메인 데이터 전압일 수 있다.
상기 바이어스 데이터 전압(DB)은 하이 레벨을 가지며, 상기 바이어스 데이터 전압(DB)에 의해 상기 제1 트랜지스터(T1)가 턴 온될 수 있으며, 상기 센싱 신호(SS)에 의해 상기 제5 트랜지스터(T5)도 턴 온된다. 상기 제5 트랜지스터(T5)의 입력 전극에 인가되는 초기화 전압(VP)은 로우 레벨을 가지므로, 상기 표시 모드의 상기 제2 구간(P2)에서 전류의 경로는 상기 제1 트랜지스터(T1) 및 상기 제5 트랜지스터(T5)를 따라 상기 제1 전원 전압(PVDD)으로부터 상기 초기화 전압(VP) 방향으로 형성된다. 따라서, 상기 표시 모드의 상기 제1 구간(P1)에서 상기 발광 소자(EE)는 턴 온되지 않는다.
또한, 상기 계조 데이터 전압(DG)은 상기 제2 노드(NB)의 시작 로우 레벨을 정의할 수 있다. 상기 제2 노드(NB)에 인가되는 상기 계조 데이터 전압(DG)은 계조에 따라 다른 값을 갖게 되나 상기 제3 트랜지스터(T3)를 턴 온할 정도로 높은 레벨을 갖지는 않는다. 따라서, 상기 표시 모드의 상기 제2 구간(P2)에서 상기 제3 트랜지스터(T3)는 턴 오프된다.
상기 표시 모드의 상기 제2 구간(P2)에서 상기 스위핑 캐패시터(CSW)에 충전되는 전압은 상기 스위핑 전압과 상기 계조 데이터 전압(DG)의 차이일 수 있다. 이 때, 상기 스위핑 전압은 상기 계조 데이터 전압(DG)보다 높은 레벨을 가질 수 있다. 또한, 상기 표시 모드의 상기 제2 구간(P2)에서 상기 스토리지 캐패시터(CST)에 충전되는 전압은 바이어스 데이터 전압(DB) 및 상기 초기화 전압(VP)의 차이일 수 있다. 이 때, 상기 제1 노드(NA)에 인가되는 상기 바이어스 데이터 전압(DB)은 상기 초기화 전압(VP)보다 높은 레벨을 가질 수 있다.
도 8은 표시 모드의 제3 구간(P3)의 도 1의 픽셀(P)을 나타내는 회로도이다. 도 9는 표시 모드의 제3 구간(P3)의 도 1의 픽셀(P)의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 1 내지 도 9를 참조하면, 상기 표시 모드의 상기 제2 구간(P2) 이후의 상기 표시 모드의 제3 구간(P3)에서, 상기 스캔 신호(SC)는 비활성화 레벨을 갖고, 상기 센싱 신호(SS)는 활성화 레벨을 가지며, 상기 스위핑 신호(SW)는 비활성화 레벨을 가질 수 있다.
상기 표시 모드의 상기 제3 구간(P3)은 홀딩 구간일 수 있다. 상기 홀딩 구간은 상기 스위핑 신호(SW)가 증가하기 전의 짧은 대기 시간일 수 있다. 상기 표시 모드의 상기 제3 구간(P3)에서 상기 스캔 신호(SC)가 비활성화되어, 상기 제2 트랜지스터(T2) 및 상기 제4 트랜지스터(T4)가 턴 오프될 수 있다.
상기 제1 노드(NA)의 전압에 의해 상기 제1 트랜지스터(T1)는 턴 온 상태를 유지하며, 상기 센싱 신호(SS)에 의해 상기 제5 트랜지스터(T5)도 턴 온된다. 상기 제5 트랜지스터(T5)가 턴 온되어 있으므로, 상기 발광 소자(EE)는 아직 턴 온되지 않는다.
또한, 상기 제2 노드(NB)에 인가되는 상기 계조 데이터 전압(DG)은 계조에 따라 다른 값을 갖게 되나 상기 제3 트랜지스터(T3)를 턴 온할 정도로 높은 레벨을 갖지는 않는다. 따라서, 상기 표시 모드의 상기 제2 구간(P2)에서 상기 제3 트랜지스터(T3)는 턴 오프된다.
도 10은 표시 모드의 제4 구간(P4)의 도 1의 픽셀(P)을 나타내는 회로도이다. 도 11은 표시 모드의 제4 구간(P4)의 도 1의 픽셀(P)의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 1 내지 도 11을 참조하면, 상기 표시 모드의 상기 제3 구간(P3) 이후의 상기 표시 모드의 제4 구간(P4)에서, 상기 스캔 신호(SC)는 비활성화 레벨을 갖고, 상기 센싱 신호(SS)는 비활성화 레벨을 가지며, 상기 스위핑 신호(SW)는 서서히 증가하며, 상기 제1 트랜지스터(T1)가 턴 온되고 상기 제3 트랜지스터(T3)가 턴 오프되어 상기 발광 소자(EE)가 발광할 수 있다.
상기 표시 모드의 상기 제4 구간(P4)은 스위핑 발광 구간일 수 있다. 상기 표시 모드의 상기 제4 구간(P4)에서 상기 스캔 신호(SC)가 비활성화되므로, 상기 제2 트랜지스터(T2) 및 상기 제4 트랜지스터(T4)가 턴 오프될 수 있다. 또한, 상기 센싱 신호(SS)가 비활성화되므로, 상기 제5 트랜지스터(T5)도 턴 오프될 수 있다.
상기 표시 모드의 상기 제4 구간(P4)에서는 상기 스위핑 신호(SW)를 서서히 증가시킨다. 상기 스위핑 신호(SW)가 증가되면 상기 스위핑 캐패시터(CSW)에 의해 상기 제2 노드(NB)의 전압도 서서히 증가하게 된다. 상기 제2 노드(NB)의 전압이 임계값에 도달하기 전까지는 상기 제3 트랜지스터(T3)가 턴 온되지 않으며, 상기 제3 트랜지스터(T3)가 턴 온되지 않을 때에 상기 전류의 경로는 상기 제1 트랜지스터(T1) 및 상기 발광 소자(EE)를 통과하도록 형성된다. 따라서, 상기 발광 소자(EE)를 흐르는 전류(IEE)에 의해 상기 발광 소자(EE)가 발광한다.
도 12는 표시 모드의 제5 구간(P5)의 도 1의 픽셀(P)을 나타내는 회로도이다. 도 13은 표시 모드의 제5 구간(P5)의 도 1의 픽셀(P)의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 1 내지 도 13을 참조하면, 상기 표시 모드의 상기 제4 구간(P4) 이후의 상기 표시 모드의 제5 구간(P5)에서, 상기 스캔 신호(SC)는 비활성화 레벨을 갖고, 상기 센싱 신호(SS)는 비활성화 레벨을 가지며, 상기 스위핑 신호(SW)는 서서히 증가하며, 상기 제3 트랜지스터(T3)가 턴 온되고 상기 제1 트랜지스터(T1)가 턴 오프되어 상기 발광 소자(EE)가 발광하지 않을 수 있다.
상기 표시 모드의 상기 제4 구간(P4)은 스위핑 비발광 구간일 수 있다. 상기 표시 모드의 상기 제5 구간(P5)에서 상기 스캔 신호(SC)가 비활성화되므로, 상기 제2 트랜지스터(T2) 및 상기 제4 트랜지스터(T4)가 턴 오프될 수 있다. 또한, 상기 센싱 신호(SS)가 비활성화되므로, 상기 제5 트랜지스터(T5)도 턴 오프될 수 있다.
상기 표시 모드의 상기 제4 구간(P4)에 이어, 상기 제5 구간(P5)에서도 상기 스위핑 신호(SW)를 계속하여 증가시킨다. 상기 스위핑 신호(SW)가 증가되면 상기 스위핑 캐패시터(CSW)에 의해 상기 제2 노드(NB)의 전압도 서서히 증가하게 된다. 상기 제2 노드(NB)의 전압이 임계값을 초과하게 되면 상기 제3 트랜지스터(T3)가 턴 온되며, 상기 제3 트랜지스터(T3)가 턴 온되면 상기 제1 트랜지스터(T1)의 상기 제어 전극에 연결되는 제1 노드(NA)에 로우 레벨의 기준 전압(VR)이 인가된다. 예를 들어, 상기 기준 전압(VR)은 상기 제1 트랜지스터(T1)를 턴 오프하기 위한 직류 전압일 수 있다.
상기 제1 노드(NA)에 로우 레벨의 기준 전압(VR)이 인가되면, 상기 제1 트랜지스터(T1)는 턴 오프되므로, 전류가 발광 소자(EE)로 흐를 수 없게 된다. 따라서, 상기 표시 모드의 상기 제5 구간(P5)에서는 상기 발광 소자(EE)가 발광하지 않게 된다.
도 14는 도 1의 표시 패널의 구동 타이밍을 나타내는 개념도이다.
도 1 내지 도 14를 참조하면, 상기 표시 패널(100)은 프레임의 단위로 구동될 수 있다. 상기 프레임은 복수의 픽셀들(P)에 상기 계조 데이터 전압(DG)이 순차적으로 기입되는 액티브 구간과 상기 복수의 픽셀들(P)에 상기 계조 데이터 전압(DG)이 기입되지 않는 수직 블랭크 구간을 포함할 수 있다.
예를 들어, 제1 프레임(FR1)은 제1 액티브 구간(AC1) 및 제1 수직 블랭크 구간(BL1)을 포함할 수 있다. 예를 들어, 제2 프레임(FR2)은 제2 액티브 구간(AC2) 및 제2 수직 블랭크 구간(BL2)을 포함할 수 있다. 예를 들어, 제3 프레임(FR3)은 제3 액티브 구간(AC3) 및 제3 수직 블랭크 구간(BL3)을 포함할 수 있다.
상기 표시 장치가 턴 오프되는 구간은 파워 오프 구간(POWER OFF)으로 부를 수 있고, 상기 파워 오프 구간(POWER OFF)에는 상기 표시 장치를 턴 오프하기 위한 구동 동작이 수행될 수 있다.
상기 수직 블랭크 구간(BL1, BL2, BL3) 및 상기 파워 오프 구간(POWER OFF)에서는 상기 픽셀(P)의 상기 트랜지스터들의 특성을 판단하는 센싱 동작이 수행될 수 있다.
본 발명의 일 실시예에서, 상기 수직 블랭크 구간(BL1, BL2, BL3) 내에서 상기 제1 트랜지스터(T1)의 상기 쓰레스홀드 전압을 센싱하는 제1 센싱 모드가 동작할 수 있다. 상기 표시 장치가 턴 오프되는 파워 오프 구간(POWER OFF) 내에서 상기 제3 트랜지스터(T3)의 상기 쓰레스홀드 전압을 센싱하는 상기 제2 센싱 모드가 동작할 수 있다.
상기 구동 제어부(200)는 상기 픽셀들(P) 간의 상기 제1 트랜지스터(T1)의 상기 쓰레스홀드 전압의 편차 및 상기 픽셀들(P) 간의 상기 제3 트랜지스터(T3)의 상기 쓰레스홀드 전압의 편차를 보상하는 동작을 수행할 수 있다.
상기 제1 트랜지스터(T1)의 상기 쓰레스홀드 전압의 편차가 상대적으로 상기 표시 패널(100)의 표시 품질에 더 큰 영향을 줄 수 있으므로, 상기 제1 트랜지스터(T1)의 상기 쓰레스홀드 전압의 편차는 매 프레임마다(예컨대, 매 수직 블랭크 구간마다) 보상될 수 있다.
본 발명의 일 실시예에서, 상기 수직 블랭크 구간(BL1, BL2, BL3) 내에서 상기 제1 트랜지스터(T1)의 상기 쓰레스홀드 전압을 센싱하는 제1 센싱 모드가 동작할 수 있다. 상기 표시 장치가 턴 오프되는 파워 오프 구간(POWER OFF) 내에서 상기 제1 트랜지스터(T1)의 상기 쓰레스홀드 전압을 센싱하는 제1 센싱 모드 및 상기 제3 트랜지스터(T3)의 상기 쓰레스홀드 전압을 센싱하는 상기 제2 센싱 모드가 모두 동작할 수도 있다. 상기 파워 오프 구간(POWER OFF)은 상대적으로 시간적 여유가 있으므로, 상기 제1 트랜지스터(T1) 및 상기 제3 트랜지스터(T3)의 특성을 모두 판단할 수 있다.
본 발명의 일 실시예에서, 상기 수직 블랭크 구간(BL1, BL2, BL3)의 시간적 여유가 허락되는 경우, 상기 제1 트랜지스터(T1)의 상기 쓰레스홀드 전압을 센싱하는 제1 센싱 모드 및 상기 제3 트랜지스터(T3)의 상기 쓰레스홀드 전압을 센싱하는 상기 제2 센싱 모드가 상기 수직 블랭크 구간(BL1, BL2, BL3)에서 모두 동작할 수도 있다.
도 15는 제1 센싱 모드의 제1 구간(X1)의 도 1의 픽셀(P)을 나타내는 회로도이다. 도 16은 제1 센싱 모드의 제1 구간(X1)의 도 1의 픽셀(P)의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다. 도 17은 제1 센싱 모드의 제2 구간(X2)의 도 1의 픽셀(P)을 나타내는 회로도이다. 도 18은 제1 센싱 모드의 제2 구간(X2)의 도 1의 픽셀(P)의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다. 도 19는 제1 센싱 모드의 제3 구간(X3)의 도 1의 픽셀(P)을 나타내는 회로도이다. 도 20은 제1 센싱 모드의 제3 구간(X3)의 도 1의 픽셀(P)의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다. 도 21은 제1 센싱 모드의 제4 구간(X4)의 도 1의 픽셀(P)을 나타내는 회로도이다. 도 22는 제1 센싱 모드의 제4 구간(X4)의 도 1의 픽셀(P)의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 1 내지 도 22를 참조하면, 상기 표시 장치는 상기 제5 트랜지스터(T5)의 상기 입력 전극에 연결되는 제1 단 및 초기화 전압(VP)이 인가되는 제2 단을 포함하는 제1 스위치(S1), 상기 제5 트랜지스터(T5)의 상기 입력 전극에 연결되는 제1 단 및 아날로그 투 디지털 컨버터(ADC)에 연결되는 제2 단을 포함하는 제2 스위치(S2) 및 상기 제5 트랜지스터(T5)의 상기 입력 전극에 연결되는 센싱 캐패시터(CSS)를 더 포함할 수 있다.
예를 들어, 상기 센싱 캐패시터(CSS)의 제1 단은 상기 제5 트랜지스터(T5)의 상기 입력 전극에 연결될 수 있고, 상기 센싱 캐패시터(CSS)의 제2 단은 접지에 연결될 수 있다. 예를 들어, 상기 센싱 캐패시터(CSS)는 별도의 캐패시터 소자로 형성하지 않고, 상기 센싱 라인(SL)의 정전 용량을 활용할 수도 있다.
도 15 및 도 16을 보면, 상기 제1 트랜지스터(T1)의 특성을 센싱하는 제1 센싱 모드의 제1 구간(X1)에서, 상기 스캔 신호(SC)는 비활성화 레벨을 갖고, 상기 센싱 신호(SS)는 비활성화 레벨을 가지며, 상기 제1 스위치(S1)에 인가되는 제1 스위치 제어 신호(CS1)는 활성화 레벨을 갖고, 상기 제2 스위치(S2)에 인가되는 제2 스위치 제어 신호(CS2)는 비활성화 레벨을 가질 수 있다.
상기 제1 센싱 모드의 제1 구간(X1)에서, 상기 제1 내지 제5 트랜지스터(T1 내지 T5)는 모두 턴 오프될 수 있다.
상기 제1 센싱 모드의 제1 구간(X1)에서, 상기 제1 스위치(S1)는 턴 온되고, 상기 제2 스위치(S2)는 턴 오프되며, 상기 제1 스위치(S1)를 통해 상기 제5 트랜지스터(T5)의 상기 입력 전극 및 상기 센싱 캐패시터(CSS)의 상기 제1 단에 상기 초기화 전압(VP)이 인가될 수 있다.
도 17 및 도 18을 보면, 상기 제1 센싱 모드의 상기 제1 구간(X1) 이후의 상기 제1 센싱 모드의 제2 구간(X2)에서, 상기 스캔 신호(SC)는 활성화 레벨을 갖고, 상기 센싱 신호(SS)는 활성화 레벨을 가지며, 상기 제1 스위치 제어 신호(CS1)는 활성화 레벨을 갖고, 상기 제2 스위치 제어 신호(CS2)는 비활성화 레벨을 가질 수 있다.
상기 제1 센싱 모드의 제2 구간(X2)에서, 상기 제1, 제2, 제4 및 제5 트랜지스터(T1, T2, T4 및 T5)는 모두 턴 온되고, 상기 제3 트랜지스터(T3)는 턴 오프될 수 있다.
상기 제1 센싱 모드의 제2 구간(X2)에서, 상기 제1 스위치(S1)는 턴 온되고, 상기 제2 스위치(S2)는 턴 오프될 수 있다.
상기 제1 센싱 모드의 제2 구간(X2)에서는 상기 제1 트랜지스터(T1)의 바이어싱이 수행될 수 있다. 상기 제1 센싱 모드의 제2 구간(X2)에서는 상기 제1 노드(NA)에 하이 레벨의 바이어스 데이터 전압(DB)이 기입되고, 상기 제2 노드(NB)에 로우 레벨의 계조 데이터 전압(DG)이 기입되며, 상기 제1 트랜지스터(T1)의 상기 입력 전극에 상기 제1 전원 전압(PVDD)이 인가될 수 있다.
예를 들어, 상기 제1 센싱 모드에서 상기 바이어스 데이터 전압(DB)은 상기 제1 트랜지스터(T1)를 턴 온하기 위한 직류 전압일 수 있다. 예를 들어, 상기 제1 센싱 모드에서 상기 계조 데이터 전압(DG)은 상기 제3 트랜지스터(T3)를 턴 오프하기 위한 직류 전압일 수 있다. 상기 표시 모드에서 상기 계조 데이터 전압(DG)은 계조에 대응하는 값을 갖는 반면, 상기 제1 센싱 모드에서 상기 계조 데이터 전압(DG)은 미리 정해진 직류 전압을 가질 수 있다.
도 19 및 도 20을 보면, 상기 제1 센싱 모드의 상기 제2 구간(X2) 이후의 상기 제1 센싱 모드의 제3 구간(X3)에서, 상기 스캔 신호(SC)는 비활성화 레벨을 갖고, 상기 센싱 신호(SS)는 활성화 레벨을 가지며, 상기 제1 스위치 제어 신호(CS1)는 비활성화 레벨을 갖고, 상기 제2 스위치 제어 신호(CS2)는 비활성화 레벨을 가지며, 상기 센싱 캐패시터(CSS)에 제1 센싱 전압(VSSL)이 서서히 충전될 수 있다.
상기 제1 센싱 모드의 제3 구간(X3)에서, 상기 제1 및 제5 트랜지스터(T1 및 T5)는 턴 온되고, 상기 제2, 제3 및 제4 트랜지스터(T2, T3, T4)는 턴 오프될 수 있다.
상기 제1 센싱 모드의 제3 구간(X3)에서, 상기 제1 스위치(S1)는 턴 오프되고, 상기 제2 스위치(S2)는 턴 오프될 수 있다.
상기 제1 센싱 모드의 제3 구간(X3)에서는 상기 제1 트랜지스터(T1)의 전류가 상기 센싱 캐패시터(CSS)로 흘러, 상기 센싱 캐패시터(CSS)에 제1 센싱 전압(VSSL)이 서서히 충전될 수 있다.
도 21 및 도 22를 보면, 상기 제1 센싱 모드의 상기 제3 구간(X3) 이후의 상기 제1 센싱 모드의 제4 구간(X4)에서, 상기 스캔 신호(SC)는 활성화 레벨을 갖고, 상기 센싱 신호(SS)는 비활성화 레벨을 가지며, 상기 제1 스위치 제어 신호(CS1)는 비활성화 레벨을 갖고, 상기 제2 스위치 제어 신호(CS2)는 활성화 레벨을 가지며, 상기 제1 센싱 전압(VSSL)이 상기 센싱 캐패시터(CSS)로부터 상기 아날로그 투 디지털 컨버터(ADC)로 출력될 수 있다.
상기 제1 센싱 모드의 제4 구간(X4)에서, 상기 제2 및 제4 트랜지스터(T2 및 T4)는 턴 온되고, 상기 제1, 제3 및 제5 트랜지스터(T1, T3, T5)는 턴 오프될 수 있다.
상기 제1 센싱 모드의 제4 구간(X4)에서, 상기 제1 스위치(S1)는 턴 오프되고, 상기 제2 스위치(S2)는 턴 온될 수 있다.
상기 제1 센싱 모드의 제4 구간(X4)에서, 상기 제1 스위치(S1)는 턴 오프되고, 상기 제2 스위치(S2)는 턴 온되므로, 상기 제1 센싱 모드의 제4 구간(X4)에서는 상기 제1 센싱 전압(VSSL)이 상기 센싱 캐패시터(CSS)로부터 상기 아날로그 투 디지털 컨버터(ADC)로 출력되어, 상기 제1 트랜지스터(T1)의 특성이 센싱될 수 있다.
도 23은 제2 센싱 모드의 제1 구간(Y1)의 도 1의 픽셀(P)을 나타내는 회로도이다. 도 24는 제2 센싱 모드의 제1 구간(Y1)의 도 1의 픽셀(P)의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다. 도 25는 제2 센싱 모드의 제2 구간(Y2)의 도 1의 픽셀(P)을 나타내는 회로도이다. 도 26은 제2 센싱 모드의 제2 구간(Y2)의 도 1의 픽셀(P)의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다. 도 27은 제2 센싱 모드의 제3 구간(Y3)의 도 1의 픽셀(P)을 나타내는 회로도이다. 도 28은 제2 센싱 모드의 제3 구간(Y3)의 도 1의 픽셀(P)의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다. 도 29는 제2 센싱 모드의 제4 구간(Y4)의 도 1의 픽셀(P)을 나타내는 회로도이다. 도 30은 제2 센싱 모드의 제4 구간(Y4)의 도 1의 픽셀(P)의 입력 신호, 노드 신호 및 출력 신호를 나타내는 타이밍도이다.
도 23 및 도 24를 보면, 상기 제1 트랜지스터(T1)의 특성을 센싱하는 제2 센싱 모드의 제1 구간(Y1)에서, 상기 스캔 신호(SC)는 비활성화 레벨을 갖고, 상기 센싱 신호(SS)는 비활성화 레벨을 가지며, 상기 제1 스위치(S1)에 인가되는 제1 스위치 제어 신호(CS1)는 활성화 레벨을 갖고, 상기 제2 스위치(S2)에 인가되는 제2 스위치 제어 신호(CS2)는 비활성화 레벨을 가질 수 있다.
상기 제2 센싱 모드의 제1 구간(Y1)에서, 상기 제1 내지 제5 트랜지스터(T1 내지 T5)는 모두 턴 오프될 수 있다.
상기 제2 센싱 모드의 제1 구간(Y1)에서, 상기 제1 스위치(S1)는 턴 온되고, 상기 제2 스위치(S2)는 턴 오프되며, 상기 제1 스위치(S1)를 통해 상기 제5 트랜지스터(T5)의 상기 입력 전극 및 상기 센싱 캐패시터(CSS)의 상기 제1 단에 상기 초기화 전압(VP)이 인가될 수 있다.
도 25 및 도 26을 보면, 상기 제2 센싱 모드의 상기 제1 구간(Y1) 이후의 상기 제2 센싱 모드의 제2 구간(Y2)에서, 상기 스캔 신호(SC)는 활성화 레벨을 갖고, 상기 센싱 신호(SS)는 활성화 레벨을 가지며, 상기 제1 스위치 제어 신호(CS1)는 활성화 레벨을 갖고, 상기 제2 스위치 제어 신호(CS2)는 비활성화 레벨을 가질 수 있다.
상기 제2 센싱 모드의 제2 구간(Y2)에서, 상기 제1, 제2, 제4 및 제5 트랜지스터(T1, T2, T4 및 T5)는 모두 턴 온되고, 상기 제3 트랜지스터(T3)는 턴 오프될 수 있다.
상기 제2 센싱 모드의 제2 구간(Y2)에서, 상기 제1 스위치(S1)는 턴 온되고, 상기 제2 스위치(S2)는 턴 오프될 수 있다.
상기 제2 센싱 모드의 제2 구간(Y2)에서는 상기 제1 트랜지스터(T1)의 바이어싱이 수행될 수 있다. 상기 제2 센싱 모드의 제2 구간(Y2)에서는 상기 제1 노드(NA)에 하이 레벨의 바이어스 데이터 전압(DB)이 기입되고, 상기 제2 노드(NB)에 로우 레벨의 계조 데이터 전압(DG)이 기입되며, 상기 제1 트랜지스터(T1)의 상기 입력 전극에 상기 제1 전원 전압(PVDD)이 인가될 수 있다.
예를 들어, 상기 제2 센싱 모드에서 상기 바이어스 데이터 전압(DB)은 상기 제1 트랜지스터(T1)를 턴 온하기 위한 직류 전압일 수 있다. 예를 들어, 상기 제2 센싱 모드에서 상기 계조 데이터 전압(DG)은 상기 제3 트랜지스터(T3)를 턴 오프하기 위한 직류 전압일 수 있다. 상기 표시 모드에서 상기 계조 데이터 전압(DG)은 계조에 대응하는 값을 갖는 반면, 상기 제2 센싱 모드에서 상기 계조 데이터 전압(DG)은 미리 정해진 직류 전압을 가질 수 있다.
도 27 및 도 28을 보면, 상기 제2 센싱 모드의 상기 제2 구간(Y2) 이후의 상기 제2 센싱 모드의 제3 구간(Y3)에서, 상기 스캔 신호(SC)는 비활성화 레벨을 갖고, 상기 센싱 신호(SS)는 활성화 레벨을 가지며, 상기 제1 스위치 제어 신호(CS1)는 비활성화 레벨을 갖고, 상기 제2 스위치 제어 신호(CS2)는 비활성화 레벨을 가지며, 상기 스위핑 신호(SW)가 서서히 증가하며, 상기 센싱 캐패시터(CSS)에 제2 센싱 전압(VSSL)이 서서히 충전될 수 있다.
상기 제2 센싱 모드의 제3 구간(Y3)에서, 상기 제1, 제3 및 제5 트랜지스터(T1, T3 및 T5)는 턴 온되고, 상기 제2 및 제4 트랜지스터(T2, T4)는 턴 오프될 수 있다.
상기 제2 센싱 모드의 제3 구간(Y3)에서, 상기 제1 스위치(S1)는 턴 오프되고, 상기 제2 스위치(S2)는 턴 오프될 수 있다.
상기 제2 센싱 모드의 제3 구간(Y3)에서는 턴 온된 상기 제1 트랜지스터(T1) 및 상기 제3 트랜지스터(T3)의 동작을 통해, 상기 제1 트랜지스터(T1)의 전류가 상기 센싱 캐패시터(CSS)로 흘러, 상기 센싱 캐패시터(CSS)에 제2 센싱 전압(VSSL)이 서서히 충전될 수 있다. 상기 센싱 캐패시터(CSS)에 충전된 상기 제2 센싱 전압(VSSL)은 상기 제3 트랜지스터(T3)의 쓰레스홀드 전압에 대응되는 값일 수 있다.
도 29 및 도 30을 보면, 상기 제2 센싱 모드의 상기 제3 구간(Y3) 이후의 상기 제2 센싱 모드의 제4 구간(Y4)에서, 상기 스캔 신호(SC)는 비활성화 레벨을 갖고, 상기 센싱 신호(SS)는 비활성화 레벨을 가지며, 상기 제1 스위치 제어 신호(CS1)는 비활성화 레벨을 갖고, 상기 제2 스위치 제어 신호(CS2)는 활성화 레벨을 가지며, 상기 제2 센싱 전압(VSSL)이 상기 센싱 캐패시터(CSS)로부터 상기 아날로그 투 디지털 컨버터(ADC)로 출력될 수 있다.
상기 제2 센싱 모드의 제4 구간(Y4)에서, 상기 제1 내지 제5 트랜지스터(T1 내지 T5)는 모두 턴 오프될 수 있다.
상기 제2 센싱 모드의 제4 구간(Y4)에서, 상기 제1 스위치(S1)는 턴 오프되고, 상기 제2 스위치(S2)는 턴 온될 수 있다.
상기 제2 센싱 모드의 제4 구간(Y4)에서, 상기 제1 스위치(S1)는 턴 오프되고, 상기 제2 스위치(S2)는 턴 온되므로, 상기 제2 센싱 모드의 제4 구간(Y4)에서는 상기 제2 센싱 전압(VSSL)이 상기 센싱 캐패시터(CSS)로부터 상기 아날로그 투 디지털 컨버터(ADC)로 출력되어, 상기 제1 트랜지스터(T1)의 특성이 센싱될 수 있다.
본 실시예에 따르면, 발광 다이오드를 발광 소자로 포함하는 표시 장치에서 펄스 진폭 변조(pulse amplitude modulation) 방식이 아닌 펄스 폭 변조(pulse width modulation) 방식으로 영상을 표시하여 펄스 진폭 변조(pulse amplitude modulation) 방식에서 전류량에 따라 발광 파장이 변하는 문제를 해결할 수 있다.
또한, 각 수평 라인마다 서로 다른 발광 타이밍을 갖는 순차 발광 방식으로 영상을 표시하므로, 상대적으로 낮은 구동 전압으로 표시 패널을 구동할 수 있으므로 표시 장치의 소비 전력을 감소시킬 수 있다.
또한, 상기 픽셀의 제1 트랜지스터의 특성 및 제3 트랜지스터의 특성을 센싱하여, 픽셀 간의 제1 트랜지스터의 특성의 편차 및 제3 트랜지스터의 특성의 편차를 보상하므로 표시 패널의 표시 품질을 향상시킬 수 있다.
이상에서 설명한 본 발명에 따른 표시 장치에 따르면, 표시 장치의 소비 전력을 감소시키고, 표시 패널의 표시 품질을 향상시킬 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 구동 제어부
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부

Claims (22)

  1. 제1 노드에 연결되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 발광 소자의 제1 전극에 연결되는 출력 전극을 포함하는 제1 트랜지스터;
    스캔 신호가 인가되는 제어 전극, 계조 데이터 전압이 인가되는 입력 전극 및 제2 노드에 연결되는 출력 전극을 포함하는 제2 트랜지스터;
    상기 제2 노드에 연결되는 제어 전극, 기준 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제3 트랜지스터;
    상기 스캔 신호가 인가되는 제어 전극, 바이어스 데이터 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4 트랜지스터;
    센싱 신호가 인가되는 제어 전극, 초기화 전압이 인가되는 입력 전극 및 상기 발광 소자의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제5 트랜지스터; 및
    상기 제1 전극 및 제2 전원 전압이 인가되는 제2 전극을 포함하는 상기 발광 소자를 포함하는 픽셀을 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 픽셀은
    상기 제1 노드에 연결되는 제1 단 및 상기 발광 소자의 상기 제1 전극에 연결되는 제2 단을 포함하는 스토리지 캐패시터; 및
    스위핑 신호가 인가되는 제1 단 및 상기 제2 노드에 연결되는 제2 단을 포함하는 스위핑 캐패시터를 더 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서, 상기 계조 데이터 전압을 기초로 영상을 표시하는 표시 모드의 제1 구간에서,
    상기 스캔 신호는 활성화 레벨을 갖고,
    상기 센싱 신호는 활성화 레벨을 가지며,
    상기 스위핑 신호는 비활성화 레벨을 갖고,
    상기 계조 데이터 전압은 프리차지 데이터 전압인 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서, 상기 표시 모드의 상기 제1 구간 이후의 상기 표시 모드의 상기 제2 구간에서,
    상기 스캔 신호는 활성화 레벨을 갖고,
    상기 센싱 신호는 활성화 레벨을 가지며,
    상기 스위핑 신호는 비활성화 레벨을 갖고,
    상기 계조 데이터 전압은 메인 데이터 전압인 것을 특징으로 하는 표시 장치.
  5. 제4항에 있어서, 상기 표시 모드의 상기 제2 구간 이후의 상기 표시 모드의 제3 구간에서,
    상기 스캔 신호는 비활성화 레벨을 갖고,
    상기 센싱 신호는 활성화 레벨을 가지며,
    상기 스위핑 신호는 비활성화 레벨을 갖는 것을 특징으로 하는 표시 장치.
  6. 제5항에 있어서, 상기 표시 모드의 상기 제3 구간 이후의 상기 표시 모드의 제4 구간에서,
    상기 스캔 신호는 비활성화 레벨을 갖고,
    상기 센싱 신호는 비활성화 레벨을 가지며,
    상기 스위핑 신호는 서서히 증가하며,
    상기 제1 트랜지스터가 턴 온되고 상기 제3 트랜지스터가 턴 오프되어, 상기 발광 소자가 발광하는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서, 상기 표시 모드의 상기 제4 구간 이후의 상기 표시 모드의 제5 구간에서,
    상기 스캔 신호는 비활성화 레벨을 갖고,
    상기 센싱 신호는 비활성화 레벨을 가지며,
    상기 스위핑 신호는 서서히 증가하며,
    상기 제3 트랜지스터가 턴 온되고 상기 제1 트랜지스터가 턴 오프되어, 상기 발광 소자가 발광하지 않는 것을 특징으로 하는 표시 장치.
  8. 제2항에 있어서, 상기 제5 트랜지스터의 상기 입력 전극에 연결되는 제1 단 및 상기 초기화 전압이 인가되는 제2 단을 포함하는 제1 스위치;
    상기 제5 트랜지스터의 상기 입력 전극에 연결되는 제1 단 및 아날로그 투 디지털 컨버터에 연결되는 제2 단을 포함하는 제2 스위치; 및
    상기 제5 트랜지스터의 상기 입력 전극에 연결되는 센싱 캐패시터를 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8항에 있어서, 상기 제1 트랜지스터의 특성을 센싱하는 제1 센싱 모드의 제1 구간에서,
    상기 스캔 신호는 비활성화 레벨을 갖고,
    상기 센싱 신호는 비활성화 레벨을 가지며,
    상기 제1 스위치에 인가되는 제1 스위치 제어 신호는 활성화 레벨을 갖고,
    상기 제2 스위치에 인가되는 제2 스위치 제어 신호는 비활성화 레벨을 갖는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서, 상기 제1 센싱 모드의 상기 제1 구간 이후의 상기 제1 센싱 모드의 제2 구간에서,
    상기 스캔 신호는 활성화 레벨을 갖고,
    상기 센싱 신호는 활성화 레벨을 가지며,
    상기 제1 스위치 제어 신호는 활성화 레벨을 갖고,
    상기 제2 스위치 제어 신호는 비활성화 레벨을 갖는 것을 특징으로 하는 표시 장치.
  11. 제10항에 있어서, 상기 제1 센싱 모드의 상기 제2 구간 이후의 상기 제1 센싱 모드의 제3 구간에서,
    상기 스캔 신호는 비활성화 레벨을 갖고,
    상기 센싱 신호는 활성화 레벨을 가지며,
    상기 제1 스위치 제어 신호는 비활성화 레벨을 갖고,
    상기 제2 스위치 제어 신호는 비활성화 레벨을 가지며,
    상기 센싱 캐패시터에 제1 센싱 전압이 서서히 충전되는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서, 상기 제1 센싱 모드의 상기 제3 구간 이후의 상기 제1 센싱 모드의 제4 구간에서,
    상기 스캔 신호는 활성화 레벨을 갖고,
    상기 센싱 신호는 비활성화 레벨을 가지며,
    상기 제1 스위치 제어 신호는 비활성화 레벨을 갖고,
    상기 제2 스위치 제어 신호는 활성화 레벨을 가지며,
    상기 제1 센싱 전압이 상기 센싱 캐패시터로부터 상기 아날로그 투 디지털 컨버터로 출력되는 것을 특징으로 하는 표시 장치.
  13. 제8항에 있어서, 상기 제3 트랜지스터의 특성을 센싱하는 제2 센싱 모드의 제1 구간에서,
    상기 스캔 신호는 비활성화 레벨을 갖고,
    상기 센싱 신호는 비활성화 레벨을 가지며,
    상기 제1 스위치에 인가되는 제1 스위치 제어 신호는 활성화 레벨을 갖고,
    상기 제2 스위치에 인가되는 제2 스위치 제어 신호는 비활성화 레벨을 갖는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 제2 센싱 모드의 상기 제1 구간 이후의 상기 제2 센싱 모드의 제2 구간에서,
    상기 스캔 신호는 활성화 레벨을 갖고,
    상기 센싱 신호는 활성화 레벨을 가지며,
    상기 제1 스위치 제어 신호는 활성화 레벨을 갖고,
    상기 제2 스위치 제어 신호는 비활성화 레벨을 갖는 것을 특징으로 하는 표시 장치.
  15. 제14항에 있어서, 상기 제2 센싱 모드의 상기 제2 구간 이후의 상기 제2 센싱 모드의 제3 구간에서,
    상기 스캔 신호는 비활성화 레벨을 갖고,
    상기 센싱 신호는 활성화 레벨을 가지며,
    상기 제1 스위치 제어 신호는 비활성화 레벨을 갖고,
    상기 제2 스위치 제어 신호는 비활성화 레벨을 가지며,
    상기 스위핑 신호가 서서히 증가하며,
    상기 센싱 캐패시터에 제2 센싱 전압이 서서히 충전되는 것을 특징으로 하는 표시 장치.
  16. 제15항에 있어서, 상기 제2 센싱 모드의 상기 제3 구간 이후의 상기 제2 센싱 모드의 제4 구간에서,
    상기 스캔 신호는 비활성화 레벨을 갖고,
    상기 센싱 신호는 비활성화 레벨을 가지며,
    상기 제1 스위치 제어 신호는 비활성화 레벨을 갖고,
    상기 제2 스위치 제어 신호는 활성화 레벨을 가지며,
    상기 제2 센싱 전압이 상기 센싱 캐패시터로부터 상기 아날로그 투 디지털 컨버터로 출력되는 것을 특징으로 하는 표시 장치.
  17. 픽셀을 포함하는 표시 패널;
    상기 픽셀에 게이트 신호를 출력하는 게이트 구동부; 및
    상기 픽셀에 데이터 전압을 출력하는 데이터 구동부를 포함하고,
    상기 픽셀은
    제1 노드에 연결되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 발광 소자의 제1 전극에 연결되는 출력 전극을 포함하는 제1 트랜지스터;
    스캔 신호가 인가되는 제어 전극, 계조 데이터 전압이 인가되는 입력 전극 및 제2 노드에 연결되는 출력 전극을 포함하는 제2 트랜지스터;
    상기 제2 노드에 연결되는 제어 전극, 기준 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제3 트랜지스터;
    상기 스캔 신호가 인가되는 제어 전극, 바이어스 데이터 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4 트랜지스터;
    센싱 신호가 인가되는 제어 전극, 초기화 전압이 인가되는 입력 전극 및 상기 발광 소자의 상기 제1 전극에 연결되는 출력 전극을 포함하는 제5 트랜지스터; 및
    상기 제1 전극 및 제2 전원 전압이 인가되는 제2 전극을 포함하는 상기 발광 소자를 포함하는 것을 특징으로 하는 표시 장치.
  18. 제17항에 있어서, 상기 픽셀은,
    상기 제1 노드에 연결되는 제1 단 및 상기 발광 소자의 상기 제1 전극에 연결되는 제2 단을 포함하는 스토리지 캐패시터; 및
    스위핑 신호가 인가되는 제1 단 및 상기 제2 노드에 연결되는 제2 단을 포함하는 스위핑 캐패시터를 더 포함하는 것을 특징으로 하는 표시 장치.
  19. 제18항에 있어서, 상기 픽셀은 상기 계조 데이터 전압을 기초로 영상을 표시하는 표시 모드, 상기 제1 트랜지스터의 특성을 센싱하는 제1 센싱 모드 및 상기 제3 트랜지스터의 특성을 센싱하는 제2 센싱 모드 중 어느 하나로 동작하는 것을 특징으로 하는 표시 장치.
  20. 제19항에 있어서, 상기 표시 패널은 프레임의 단위로 구동되고,
    상기 프레임은 복수의 픽셀들에 상기 계조 데이터 전압이 순차적으로 기입되는 액티브 구간과 상기 복수의 픽셀들에 상기 계조 데이터 전압이 기입되지 않는 수직 블랭크 구간을 포함하며,
    상기 수직 블랭크 구간 내에서 상기 제1 센싱 모드가 동작하고,
    상기 표시 장치가 턴 오프되는 파워 오프 구간 내에서 상기 제2 센싱 모드가 동작하는 것을 특징으로 하는 표시 장치.
  21. 제19항에 있어서, 상기 표시 패널은 프레임의 단위로 구동되고,
    상기 프레임은 복수의 픽셀들에 상기 계조 데이터 전압이 순차적으로 기입되는 액티브 구간과 상기 복수의 픽셀들에 상기 계조 데이터 전압이 기입되지 않는 수직 블랭크 구간을 포함하며,
    상기 수직 블랭크 구간 내에서 상기 제1 센싱 모드가 동작하고,
    상기 표시 장치가 턴 오프되는 파워 오프 구간 내에서 상기 제1 센싱 모드 및 상기 제2 센싱 모드가 동작하는 것을 특징으로 하는 표시 장치.
  22. 제19항에 있어서, 상기 표시 패널은 프레임의 단위로 구동되고,
    상기 프레임은 복수의 픽셀들에 상기 계조 데이터 전압이 순차적으로 기입되는 액티브 구간과 상기 복수의 픽셀들에 상기 계조 데이터 전압이 기입되지 않는 수직 블랭크 구간을 포함하며,
    상기 수직 블랭크 구간 내에서 상기 제1 센싱 모드 및 상기 제2 센싱 모드가 동작하는 것을 특징으로 하는 표시 장치.
KR1020210057930A 2021-05-04 2021-05-04 표시 장치 KR20220151078A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210057930A KR20220151078A (ko) 2021-05-04 2021-05-04 표시 장치
US17/695,588 US11574590B2 (en) 2021-05-04 2022-03-15 Display apparatus
EP22171509.7A EP4086889A1 (en) 2021-05-04 2022-05-04 Display apparatus
CN202210480396.9A CN115376465A (zh) 2021-05-04 2022-05-05 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210057930A KR20220151078A (ko) 2021-05-04 2021-05-04 표시 장치

Publications (1)

Publication Number Publication Date
KR20220151078A true KR20220151078A (ko) 2022-11-14

Family

ID=81580238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210057930A KR20220151078A (ko) 2021-05-04 2021-05-04 표시 장치

Country Status (4)

Country Link
US (1) US11574590B2 (ko)
EP (1) EP4086889A1 (ko)
KR (1) KR20220151078A (ko)
CN (1) CN115376465A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240062156A (ko) * 2022-10-25 2024-05-09 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN118609512B (zh) * 2024-08-09 2024-10-11 惠科股份有限公司 像素电路、像素驱动方法和显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7502001B2 (en) 2003-03-12 2009-03-10 Koninklijke Philips Electronics N.V. Light emissive active matrix display devices with optical feedback effective on the timing, to counteract ageing
CN100373435C (zh) 2003-09-22 2008-03-05 统宝光电股份有限公司 有源阵列有机发光二极管像素驱动电路及其驱动方法
JP2013076811A (ja) * 2011-09-30 2013-04-25 Sony Corp 画素回路、画素回路の駆動方法、表示装置、および、電子機器
JP2013076812A (ja) * 2011-09-30 2013-04-25 Sony Corp 画素回路、画素回路の駆動方法、表示装置、および、電子機器
KR102088227B1 (ko) 2013-12-02 2020-03-12 엘지디스플레이 주식회사 리페어 구조를 갖는 표시장치
CN106847111B (zh) 2017-03-31 2019-03-22 京东方科技集团股份有限公司 显示面板及其像素电路、像素电路的驱动方法
EP3389039A1 (en) * 2017-04-13 2018-10-17 Samsung Electronics Co., Ltd. Display panel and driving method of display panel
CN107705713B (zh) 2017-10-13 2019-12-27 上海天马微电子有限公司 一种显示面板和显示装置
CN113674678B (zh) * 2020-10-12 2023-11-10 友达光电股份有限公司 显示装置及驱动方法

Also Published As

Publication number Publication date
CN115376465A (zh) 2022-11-22
US20220358878A1 (en) 2022-11-10
US11574590B2 (en) 2023-02-07
EP4086889A1 (en) 2022-11-09

Similar Documents

Publication Publication Date Title
CN111009210B (zh) 显示面板以及显示面板的驱动方法
KR102482335B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US10713996B2 (en) Display panel and method for driving the display panel
KR102527847B1 (ko) 표시 장치
KR20210073188A (ko) 화소 구동 회로를 포함한 전계발광 표시장치
KR20130066449A (ko) 유기발광 표시장치
KR102248872B1 (ko) 유기전계발광표시장치
KR20190077689A (ko) 유기 발광 다이오드 디스플레이 장치
KR102633639B1 (ko) 표시 장치 및 이의 검사 방법
EP4086889A1 (en) Display apparatus
US9978332B2 (en) Display device and driving method thereof in which bias current of data driver is controlled based on image pattern information
KR101996555B1 (ko) 표시 장치의 구동 장치
CN111462671B (zh) 显示设备和驱动该显示设备的方法
KR20210056758A (ko) 에미션 구동 회로를 포함한 전계발광 표시패널
CN220105999U (zh) 显示设备
KR20200036415A (ko) 표시 장치
JP2014038168A (ja) 表示装置、電子機器、駆動方法および駆動回路
KR102512224B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR20190018804A (ko) 게이트 구동회로를 이용한 표시패널
KR20210153387A (ko) 화소 구동 회로를 포함한 전계발광 표시패널
US11783760B2 (en) Pixel circuit and display panel
KR20220152434A (ko) 표시 장치 및 이의 구동 방법
KR101938001B1 (ko) 유기발광 표시장치와 그 게이트 신호 전압 변조 방법
KR100822934B1 (ko) 유기전계발광장치 및 유기전계발광장치의 프리차지 방법
KR20220075738A (ko) 전계발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination