KR20240062156A - 화소 및 이를 포함하는 표시 장치 - Google Patents

화소 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20240062156A
KR20240062156A KR1020220138629A KR20220138629A KR20240062156A KR 20240062156 A KR20240062156 A KR 20240062156A KR 1020220138629 A KR1020220138629 A KR 1020220138629A KR 20220138629 A KR20220138629 A KR 20220138629A KR 20240062156 A KR20240062156 A KR 20240062156A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
period
voltage level
node
Prior art date
Application number
KR1020220138629A
Other languages
English (en)
Inventor
이원준
김용빈
김철호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220138629A priority Critical patent/KR20240062156A/ko
Priority to US18/457,897 priority patent/US20240233623A9/en
Priority to CN202311386286.7A priority patent/CN117935720A/zh
Publication of KR20240062156A publication Critical patent/KR20240062156A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 화소는, 발광 소자; 제1 전원 전압을 제공하는 제1 전원선과 제1 노드 사이에 접속되어 상기 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터; 기준 전압을 제공하는 제3 전원선과 상기 제1 트랜지스터의 게이트 전극 사이에 접속되는 제2 트랜지스터; 계조 전압을 제공하는 데이터선과 상기 제2 트랜지스터의 게이트 전극 사이에 접속되며 제1 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 센싱 전압을 제공하는 제4 전원선과 상기 제1 노드 사이에 접속되며 제2 주사 신호에 응답하여 턴-온되는 제4 트랜지스터; 상기 제1 트랜지스터의 게이트 전극과 상기 제1 노드 사이에 배치되는 제1 커패시터; 및 스윕 전압선과 상기 제2 트랜지스터의 게이트 전극 사이에 배치되는 제2 커패시터를 포함하고, 상기 스윕 전압선은 제어 신호에 응답하여 제1 전압 레벨에서 제2 전압 레벨로 선형적으로 변하는 스윕 전압을 제공하고, 상기 제3 트랜지스터가 턴-온되는 기간에 상기 스윕 전압선은 상기 제2 전압 레벨에서 비선형적으로 감소하는 제3 전압 레벨을 제공할 수 있다.

Description

화소 및 이를 포함하는 표시 장치{PIXEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 화소 및 이를 포함하는 표시 장치에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명의 일 목적은 발광 소자의 물질 특성에 의한 컬러 시프트 현상에 따른 표시 품질 저하를 방지하고 해상도를 높이기 위해 차지하는 면적이 줄어든 화소를 제공할 수 있다.
본 발명의 다른 목적은 상기 화소를 포함하는 표시 장치를 제공하는 데 있다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 실시예들에 의한 화소는 발광 소자; 제1 전원 전압을 제공하는 제1 전원선과 제1 노드 사이에 접속되어 상기 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터; 기준 전압을 제공하는 제3 전원선과 상기 제1 트랜지스터의 게이트 전극 사이에 접속되는 제2 트랜지스터; 계조 전압을 제공하는 데이터선과 상기 제2 트랜지스터의 게이트 전극 사이에 접속되며 제1 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 센싱 전압을 제공하는 제4 전원선과 상기 제1 노드 사이에 접속되며 제2 주사 신호에 응답하여 턴-온되는 제4 트랜지스터; 상기 제1 트랜지스터의 게이트 전극과 상기 제1 노드 사이에 배치되는 제1 커패시터; 및 스윕 전압선과 상기 제2 트랜지스터의 게이트 전극 사이에 배치되는 제2 커패시터를 포함하고, 상기 스윕 전압선은 제어 신호에 응답하여 제1 전압 레벨에서 제2 전압 레벨로 선형적으로 변하는 스윕 전압을 제공하고, 상기 제3 트랜지스터가 턴-온되는 기간에 상기 스윕 전압선은 상기 제2 전압 레벨에서 비선형적으로 감소하는 제3 전압 레벨을 제공할 수 있다.
일 실시예에 따른, 상기 제3 전압 레벨은 상기 제1 전압 레벨과 상기 제2 전압 레벨 사이의 전압일 수 있다.
일 실시예에 따른, 상기 발광 소자의 발광 시간은 상기 계조 전압 및 상기 제3 전압 레벨에 따라 결정될 수 있다.
일 실시예에 따른, 상기 발광 소자의 발광 시간은 상기 계조 전압의 레벨이 작을수록 길어질 수 있다.
일 실시예에 따른, 상기 발광 소자의 발광 시간은 상기 제3 전압 레벨이 작을수록 길어질 수 있다.
일 실시예에 따른, 상기 제4 트랜지스터가 턴-온되는 기간에 상기 스윕 전압선은 상기 제3 전압 레벨에서 비선형적으로 감소하는 상기 제1 전압 레벨을 제공할 수 있다.
일 실시예에 따른, 상기 제3 트랜지스터가 턴-오프되는 기간에 상기 스윕 전압선은 상기 제3 전압 레벨에서 비선형적으로 감소하는 상기 제1 전압 레벨을 제공할 수 있다.
일 실시예에 따른, 하나의 프레임 기간은, 상기 제3 트랜지스터로 상기 제1 주사 신호가 공급되어 상기 데이터선으로 공급되는 상기 계조 전압이 상기 제2 트랜지스터의 게이트 전극과 연결된 제2 노드에 기입되는 제1 기간; 및 상기 제4 트랜지스터로 상기 제2 주사 신호가 공급되어 상기 제4 전원선으로 공급되는 상기 센싱 전압이 상기 제1 노드에 기입되는 제2 기간을 포함하고, 상기 제2 기간은 상기 제1 기간과 적어도 일부 중첩할 수 있다.
일 실시예에 따른, 상기 제1 기간 동안 상기 제3 트랜지스터는 턴-온되어, 상기 제3 전원선으로 공급되는 상기 기준 전압이 상기 제1 트랜지스터의 게이트 전극과 연결된 제3 노드에 기입될 수 있다.
일 실시예에 따른, 상기 제2 기간은 상기 제1 기간의 두 배일 수 있다.
일 실시예에 따른, 상기 하나의 프레임 기간은 상기 제1 전압 레벨에서 상기 제2 전압 레벨로 선형적으로 변하는 상기 스윕 전압을 제공하는 제3 기간을 더 포함할 수 있다.
일 실시예에 따른, 상기 제3 기간은 상기 제2 트랜지스터 및 제3 트랜지스터가 턴-오프될 수 있다.
일 실시예에 따른, 상기 제1 노드는 상기 제2 전원선과 연결될 수 있다.
일 실시예에 따른, 상기 발광 소자는 녹색 계열의 광을 방출할 수 있다.
본 발명의 실시예들에 의한 표시 장치는 제1 내지 제2 주사선들, 데이터선, 및 스윕 전압선에 접속되는 화소; 상기 제1 내지 제3 주사선들에 제1 내지 제2 주사 신호들을 각각 공급하는 주사 구동부; 및 상기 데이터선에 데이터 계조 신호를 공급하는 데이터 구동부를 포함하고, 상기 화소는: 제1 전원 전압을 제공하는 제1 전원선과 제1 노드 사이에 접속되어, 상기 제1 전원선으로부터 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는, 제1 트랜지스터; 기준 전압을 제공하는 제3 전원선과 상기 제1 트랜지스터의 게이트 전극 사이에 접속되는 제2 트랜지스터; 데이터선과 상기 제2 트랜지스터의 게이트 전극 사이에 접속되며 상기 제1 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 센싱 전압을 제공하는 제4 전원선과 상기 제1 노드 사이에 접속되며 상기 제2 주사 신호에 응답하여 턴-온되는 제4 트랜지스터; 상기 제1 트랜지스터의 게이트 전극과 상기 제1 노드 사이에 배치되는, 제1 커패시터; 및 상기 스윕 전압선과 상기 제2 트랜지스터의 게이트 전극 사이에 배치되는 제2 커패시터를 포함하고, 상기 스윕 전압선은 제어 신호에 응답하여 제1 전압 레벨에서 제2 전압 레벨로 선형적으로 변하는 스윕 전압을 제공하고, 상기 제3 트랜지스터가 턴-온되는 기간에 상기 스윕 전압선은 상기 제2 전압 레벨에서 비선형적으로 감소하는 제3 전압 레벨을 제공할 수 있다.
일 실시예에 따른, 상기 제3 전압 레벨은 상기 제1 전압 레벨과 상기 제2 전압 레벨 사이의 전압일 수 있다.
일 실시예에 따른, 하나의 프레임 기간은, 상기 제3 트랜지스터로 상기 제1 주사 신호가 공급되어 상기 데이터선으로 공급되는 계조 전압이 상기 제2 트랜지스터의 게이트 전극과 연결된 제2 노드에 기입되는 제1 기간; 및 상기 제4 트랜지스터로 상기 제2 주사 신호가 공급되어 상기 제4 전원선으로 공급되는 상기 센싱 전압이 상기 제1 노드에 기입되는 제2 기간을 포함하고, 상기 제2 기간은 상기 제1 기간과 적어도 일부 중첩할 수 있다.
일 실시예에 따른, 상기 제1 기간 동안 상기 제3 트랜지스터는 턴-온되어, 상기 제3 전원선으로 공급되는 상기 기준 전압이 상기 제1 트랜지스터의 게이트 전극과 연결된 제3 노드에 기입될 수 있다.
일 실시예에 따른, 상기 제3 트랜지스터가 턴-오프되고, 상기 제4 트랜지스터가 턴-온되는 기간에 상기 스윕 전압선은 상기 제3 전압 레벨에서 비선형적으로 감소하는 상기 제1 전압 레벨을 제공할 수 있다.
일 실시예에 따른, 상기 하나의 프레임 기간은 상기 제1 전압 레벨에서 상기 제2 전압 레벨로 선형적으로 변하는 상기 스윕 전압을 제공하는 제3 기간을 더 포함하고, 상기 제3 기간은 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 턴-오프될 수 있다.
본 발명의 실시예들에 의한 화소 및 이를 포함하는 표시 장치는 우수한 표시 품질을 제공할 수 있으며 상대적으로 높은 해상도의 화면을 제공할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 발광 소자를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 발광 소자의 일 예를 나타내는 단면도이다.
도 3은 표시 장치를 나타내는 블록도이다.
도 4는 도 3의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 5는 도 4의 화소의 한 프레임에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 6a 및 도 6b는 도 4의 계조 전압에 따른 발광 소자의 발광 기간을 나타낸다.
도 7a 내지 도 7c는 도 4의 스윕 전압선에 제공되는 제어 신호에 따른 발광 소자의 발광 기간을 나타낸다.
도 8은 도 4의 화소의 한 프레임에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 발광 소자를 개략적으로 나타내는 사시도이다. 도 2는 도 1의 발광 소자의 일 예를 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는 제1 반도체층(11), 제2 반도체층(13), 및 제1 및 제2 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 발광 적층체(또는 적층 패턴)로 구현될 수 있다.
일 실시예에서, 발광 소자(LD)는 일 방향으로 연장된 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 발광 소자(LD)는 길이 방향을 따라 제1 단부(EP1)와 제2 단부(EP2)를 포함할 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 반도체층(11)과 제2 반도체층(13) 중 하나의 반도체층이 위치할 수 있고, 발광 소자(LD)의 제2 단부(EP2)에는 제1 반도체층(11)과 제2 반도체층(13) 중 나머지 반도체층이 위치할 수 있다.
일 실시예에서, 발광 소자(LD)는 다양한 형상으로 제공될 수 있다. 일 예로, 발광 소자(LD)는 도 1에 도시된 바와 같이 길이 방향으로 긴(또는 종횡비가 1보다 큰) 로드 형상(rod-like shape), 바 형상(bar-like shape), 또는 기둥 형상을 가질 수 있다. 다른 예로, 발광 소자(LD)는 길이 방향으로 짧은(또는 종횡비가 1보다 작은) 로드 형상, 바 형상, 또는 기둥 형상을 가질 수 있다. 또 다른 예로, 발광 소자(LD)는 종횡비가 1인 로드 형상, 바 형상, 또는 기둥 형상을 가질 수 있다.
이러한 발광 소자(LD)는 일 예로 나노 스케일(nano scale)(또는 나노 미터) 내지 마이크로 스케일(micro scale)(또는 마이크로 미터) 정도의 직경(D) 및/또는 길이(L)를 가질 정도로 초소형으로 제작된 발광 다이오드(light emitting diode, LED)를 포함할 수 있다.
일 실시예에서, 발광 소자(LD)가 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 경우, 발광 소자(LD)의 직경(D)은 0.5㎛ 내지 6㎛ 정도일 수 있으며, 그 길이(L)는 1㎛ 내지 10㎛ 정도일 수 있다. 다만, 발광 소자(LD)의 직경(D) 및 길이(L)가 이에 한정되는 것은 아니며, 발광 소자(LD)가 적용되는 조명 장치 또는 자발광 표시 장치의 요구 조건(또는 설계 조건)에 부합되도록 발광 소자(LD)의 크기가 변경될 수 있다.
일 실시예에서, 제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 제1 반도체층(11)은 발광 소자(LD)의 길이 방향을 따라 활성층(12)과 접촉하는 상부 면과 외부로 노출된 하부 면을 포함할 수 있다. 제1 반도체층(11)의 하부 면은 발광 소자(LD)의 일 단부(또는 하 단부)일 수 있다.
일 실시예에서, 활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물(quantum wells) 구조로 형성될 수 있다. 일 예로, 활성층(12)이 다중 양자 우물 구조로 형성되는 경우, 활성층(12)은 장벽층(barrier layer), 스트레인 강화층(strain reinforcing layer), 및 웰층(well layer)이 하나의 유닛으로 주기적으로 반복 적층될 수 있다. 스트레인 강화층은 장벽층보다 더 작은 격자 상수를 가져 웰층에 인가되는 스트레인, 일 예로, 압축 스트레인을 더 강화할 수 있다. 다만, 활성층(12)의 구조가 상술한 실시예에 한정되는 것은 아니다.
일 실시예에서, 활성층(12)은 약 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있으며, 이중 헤테로 구조(double hetero structure)를 사용할 수 있다. 활성층(12)은 제1 반도체층(11)과 접촉하는 제1 면 및 제2 반도체층(13)과 접촉하는 제2 면을 포함할 수 있다.
일 실시예에서, 활성층(12)에서 방출되는 광의 파장에 따라 발광 소자(LD)의 색(또는, 출광색)이 결정될 수 있다. 이러한 발광 소자(LD)의 색은 이에 대응하는 화소의 색을 결정할 수 있다. 예를 들어, 발광 소자(LD)는 적색 광, 녹색 광, 또는 청색 광을 방출할 수 있다.
일 실시예에서, 발광 소자(LD)의 양 단부에 소정 전압 이상의 전계를 인가하게되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원(또는 발광원)으로 이용할 수 있다.
일 실시예에서, 제2 반도체층(13)은 활성층(12)의 제2 면 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다.
일 실시예에서, 제2 반도체층(13)은 발광 소자(LD)의 길이 방향을 따라 활성층(12)의 제2 면과 접촉하는 하부 면과 외부로 노출된 상부 면을 포함할 수 있다. 여기서, 제2 반도체층(13)의 상부 면은 발광 소자(LD)의 타 단부(또는 상 단부)일 수 있다.
일 실시예에서, 제1 반도체층(11)과 제2 반도체층(13)은 발광 소자(LD)의 길이 방향으로 서로 상이한 두께를 가질 수 있다. 일 예로, 발광 소자(LD)의 길이 방향을 따라 제1 반도체층(11)이 제2 반도체층(13)보다 상대적으로 두꺼운 두께를 가질 수 있다. 이에 따라, 발광 소자(LD)의 활성층(12)은 제1 반도체층(11)의 하부 면보다 제2 반도체층(13)의 상부 면에 더 인접하게 위치할 수 있다.
일 실시예에서, 제1 반도체층(11)과 제2 반도체층(13)이 각각 하나의 층으로 구성된 것으로 도시하고 있으나, 이에 한정되는 것은 아니다. 일 예시에서, 활성층(12)의 물질에 따라 제1 반도체층(11)과 제2 반도체층(13) 각각은 적어도 하나 이상의 층들, 일 예로 클래드층 및/또는 TSBR(tensile strain barrier reducing) 층을 더 포함할 수도 있다. TSBR 층은 격자 구조가 다른 반도체층들 사이에 배치되어 격자 상수(lattice constant) 차이를 줄이기 위한 완충 역할을 하는 스트레인(strain) 완화층일 수 있다. TSBR 층은 p-GaInP, p-AlInP, p-AlGaInP 등과 같은 p형 반도체층으로 구성될 수 있으나, 이에 한정되는 것은 아니다.
일 실시예에서, 발광 소자(LD)는 상술한 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 외에도 상기 제2 반도체층(13) 상부에 배치되는 컨택 전극(이하 "제1 컨택 전극" 이라 함)을 더 포함할 수도 있다. 또한, 다른 실시예에 따라, 제1 반도체층(11)의 일 단에 배치되는 하나의 다른 컨택 전극(이하 "제2 컨택 전극"이라 함)을 더 포함할 수도 있다.
일 실시예에서, 제1 및 제2 컨택 전극들 각각은 오믹(ohmic) 컨택 전극일 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 컨택 전극들은 쇼트키(schottky) 컨택 전극일 수 있다. 제1 및 제2 컨택 전극들은 도전성 물질을 포함할 수 있다.
일 실시예에서, 발광 소자(LD)는 절연막(14)(또는 절연 피막)을 더 포함할 수 있다. 다만, 실시예에 따라, 절연막(14)은 생략될 수도 있으며, 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다.
일 실시예에서, 절연막(14)은, 활성층(12)이 제1 및 제2 반도체층들(11, 13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(14)은 발광 소자(LD)의 표면 결함을 최소화하여 발광 소자(LD)의 수명 및 발광 효율을 향상시킬 수 있다. 활성층(12)이 외부의 전도성 물질과 단락이 발생하는 것을 방지할 수 있다면, 절연막(14)의 구비 여부가 한정되지는 않는다.
일 실시예에서, 절연막(14)은 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함한 발광 적층체의 외주면의 적어도 일부를 둘러쌀 수 있다.
상술한 실시예에서, 절연막(14)이 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 각각의 외주면을 전체적으로 둘러싸는 형태로 설명하였으나, 이에 한정되는 것은 아니다.
일 실시예에서, 절연막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연막(14)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 타이타늄 산화물(TiOx), 하프늄 산화물(HfOx), 티탄스트론튬 산화물 (SrTiOx), 코발트 산화물(CoxOy), 마그네슘 산화물(MgO), 아연 산화물(ZnOx), 루세늄 산화물(RuOx), 니켈 산화물(NiO), 텅스텐 산화물(WOx), 탄탈륨 산화물(TaOx), 가돌리늄 산화물(GdOx), 지르코늄 산화물(ZrOx), 갈륨 산화물(GaOx), 바나듐 산화물(VxOy), ZnO:Al, ZnO:B, InxOy:H, 니오븀 산화물(NbxOy), 플루오린화 마그네슘(MgFX), 플루오린화 알루미늄(AlFx), Alucone 고분자 필름, 타이타늄 질화물(TiN), 탄탈 질화물(TaN), 알루미늄 질화물(AlNX), 갈륨 질화물(GaN), 텅스텐 질화물(WN), 하프늄 질화물(HfN), 나이오븀 질화물(NbN), 가돌리늄 질화물(GdN), 지르코늄 질화물(ZrN), 바나듐 질화물(VN) 등으로 이루어지는 군으로부터 선택된 하나 이상의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 상기 절연막(14)의 재료로 사용될 수 있다.
일 실시예에서, 절연막(14)은 단일층의 형태로 제공되거나 이중층을 포함한 다중층의 형태로 제공될 수 있다.
상술한 발광 소자(LD)는, 다양한 표시 장치의 발광원(또는 광원)으로 이용될 수 있다. 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자(LD)들을 유동성의 용액(또는 용매)에 혼합하여 각각의 화소 영역(일 예로, 각 화소의 발광 영역 또는 각 부화소의 발광 영역)에 공급할 때, 상기 발광 소자(LD)들이 상기 용액 내에 불균일하게 응집하지 않고 균일하게 분사될 수 있도록 각각의 발광 소자(LD)를 표면 처리할 수 있다.
상술한 발광 소자(LD)를 포함한 발광부(또는 발광 장치)는 표시 장치를 비롯하여 광원을 필요로하는 다양한 종류의 전자 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소의 화소 영역 내에 복수 개의 발광 소자(LD)들을 배치하는 경우, 상기 발광 소자(LD)들은 상기 각 화소의 광원으로 이용될 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되지 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로하는 다른 종류의 전자 장치에도 이용될 수 있다.
다만, 이는 예시적인 것으로서, 본 발명의 실시예들에 따른 표시 장치에 적용되는 발광 소자(LD)가 이에 한정되는 것은 아니다. 예를 들어, 발광 소자는 플립 칩(flip chip) 타입의 마이크로 발광 다이오드 또는 유기 발광층을 포함하는 유기 발광 소자일 수 있다.
도 3은 표시 장치를 나타내는 블록도이다.
도 3을 참고하면, 본 발명의 실시예들에 따른 표시 장치(100)는 표시부(110), 주사 구동부(120), 데이터 구동부(130), 타이밍 제어부(140), 및 전원 구동부(150)를 포함할 수 있다.
일 실시예에서, 표시부(110)는 화소(PX)들을 포함한다. 도 3에는 하나의 화소(PX)만이 도시되었으나, 표시부(110)에는 복수 개의 화소(PX)들이 배치될 수 있다. 예를 들어, 화소(PX)들은 행 방향으로 연장되는 복수의 화소 행들과 열 방향으로 연장되는 복수의 화소 열을 포함하는 매트릭스 형태로 배열될 수 있다.
일 실시예에서, 표시부(110)는 프레임 기간(frame time period)마다 계조 전압(Data_grey)을 수신하고, 계조 전압(Data_grey)에 대응하는 펄스 폭을 갖는 구동 전류에 의해 발광함으로써 한 프레임의 영상 데이터에 대응하는 영상을 표시할 수 있다.
일 실시예에서, 화소(PX)는 행 방향으로 연장되는 스캔선(SL(N))과 스윕 전압선(VL)에 연결되고, 열 방향으로 연장되는 데이터선(DL), 기준 전압선(RL)과 센싱선(SSL)에 연결될 수 있다. 화소(PX)는 제1 및 제2 전원선(PL1, PL2)에 연결될 수 있다.
일 실시예에서, 스캔선(SL(N))은 복수의 스캔선을 포함할 수 있다. 일 예시에서, 스캔선(SL(N)), 스윕 전압선(VL)은 행 방향으로 연장될 수 있으며 주사 구동부(120)에 연결될 수 있다.
일 실시예에서, 데이터선(DL), 센싱선(SSL), 및 기준 전압선(RL)은 열 방향으로 연장될 수 있으며 데이터 구동부(130)에 연결될 수 있다.
일 실시예에서, 제1 전원선(PL1) 및 제2 전원선(PL2)은 전원 구동부(150)에 연결될 수 있다.
도 4에서는 기준 전압선(RL) 센싱선(SSL)이 데이터 구동부(130)에 연결되는 것으로 도시하였으나, 기준 전압선(RL) 및 센싱선(SSL)은 전원 구동부(150)에 연결될 수 있다.
이하, 화소(PX)에 연결되는 스캔선(SL(N)), 스윕 전압선(VL), 데이터선(DL), 기준 전압선(RL), 센싱선(SSL), 제1 및 제2 전원선(PL1, PL2)을 중심으로 설명한다.
일 실시예에에서, 화소(PX)는 발광 소자(예: 도 1의 발광 소자(LD))와 발광 소자에 구동 전류를 출력하는 화소 회로를 포함한다. 발광 소자는 무기 재료를 이용하여 제작되는 무기 발광 다이오드(LED)일 수 있다. 발광 소자는 마이크로미터(㎛) 이하 크기를 갖는 마이크로 LED일 수 있다. 발광 소자는 적색 LED, 녹색 LED, 청색 LED와 같은 특정 색상의 광을 방출할 수 있는 LED일 수 있다.
일 실시예에서, 주사 구동부(120)는 타이밍 제어부(140)로부터 제공된 제1 제어 신호(CS1)에 기초하여 복수의 주사 신호를 생성할 수 있다. 주사 구동부(120)는 복수의 주사 신호를 순차적으로 생성할 수 있다. 생성된 복수의 주사 신호들은 스캔선(SL)을 통해 화소(PX)들에 제공될 수 있다. 화소(PX)는 스캔선(SL(N))을 통해 복수의 주사 신호(SCAN)를 수신할 수 있다. 상기 복수의 주사 신호(SCAN)는 제1 주사 신호 및 제2 주사 신호를 포함할 수 있다.
일 실시 예에서, 제1 주사 신호 및 제2 주사 신호는 해당 주사 신호가 공급되는 트랜지스터의 타입에 상응하는 게이트 온(gate-on) 레벨의 전압으로 설정될 수 있다. 주사 신호를 수신하는 트랜지스터는 주사 신호가 공급될 때 턴-온 상태로 설정될 수 있다. 예를 들어, PMOS(P-channel metal oxide semiconductor) 트랜지스터에 공급되는 주사 신호의 게이트-온 레벨은 논리 로우 레벨이고, NMOS(N-channel metal oxide semiconductor) 트랜지스터에 공급되는 주사 신호의 게이트-온 레벨은 논리 하이 레벨일 수 있다. 이하, "주사 신호가 공급된다"는 의미는 주사 신호가 주사 신호 공급에 의해 제어되는 트랜지스터를 턴-온시키는 논리 레벨로 공급되는 것으로 이해될 수 있다.
일 실시예에서, 주사 구동부(120)는 타이밍 제어부(140)로부터 제공된 제2 제어 신호(CS2)에 기초하여 스윕 전압(Vswep)을 생성할 수 있다. 주사 구동부(120)는 미리 설정된 기간 동안 선형적으로 변하는 스윕 전압(Vswep)을 생성하여 스윕 전압선(VL)을 통해 화소(PX)에 제공하고, 상기 미리 설정된 기간 외에는 적어도 두 번 이상의 비선형적 감소하는 크기를 갖는 스윕 전압(Vswep)을 생성하여 스윕 전압선(VL)을 통해 화소(PX)에 제공할 수 있다.
일 실시예에서, 데이터 구동부(130)는 타이밍 제어부(140)로부터 제공된 제3 제어 신호(CS3)에 기초하여 계조 전압(Data_grey), 기준 전압(Vref), 및 센싱 전압(Vs)을 생성할 수 있다. 데이터 구동부(130)는 생성된 계조 전압(Data_grey)을 데이터선(DL)에 출력할 수 있다. 데이터 구동부(130)는 생성된 기준 전압(Vref)을 기준 전압선(RL)에 출력할 수 있다. 데이터 구동부(130)는 생성된 센싱 전압(Vs)을 센싱선(SSL)에 출력할 수 있다.
일 실시예에서, 전원 구동부(150)는 표시부(110)를 구동하기 위해 제1 전원 전압(VDD) 및 제2 전원 전압(VSS)을 생성할 수 있다. 일 예시에서, 제1 전원 전압(VDD)은 제1 전원선(PL1)에 제공되고, 제2 전원 전압(VSS)은 제2 전원선(PL2)에 제공될 수 있다. 제1 전원 전압(VDD)의 전압 레벨은 제2 전원 전압(VSS)의 전압 레벨보다 높을 수 있다. 예를 들어, 제1 전원 전압(VDD)은 약 8V일 수 있고, 제2 전원 전압(VSS)은 약 0V일 수 있다.
일 실시예에서, 타이밍 제어부(140)는 주사 구동부(120), 데이터 구동부(130), 및 전원 구동부(150)를 제어함으로써 표시부(110)를 제어할 수 있다. 타이밍 제어부(140)는 외부 장치로부터 제어 신호(CONT) 및 영상 데이터(DATA1)를 수신한다. 타이밍 제어부(140)는 제어 신호(CONT)를 이용하여 제1, 제2 및 제3 제어 신호들(CS1, CS2, CS3)을 생성할 수 있다.
일 실시예에서, 표시 장치(100)는 다양한 발광 소자를 통해 다양한 파장의 광을 출력할 수 있다. 일 예시에서, 표시 장치(100)는 발광 소자가 녹색 광을 방출하는 발광 소자인 경우, 발광 소자의 물질 특성에 의한 컬러 시프트(color shift) 현상으로 인해 영상의 품질이 저하될 수 있다. 일 예시에서, 영상의 표시 품질을 개선하기 위해 기준 전압(Vref)과 센싱 전압(Vs)을 기초로 구동 전류를 일정하게 제어하여 컬러 시프트 현상을 방지할 수 있다.
도 4는 도 3의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 4에서는 설명의 편의를 위하여 i 번째 수평 라인(또는 i번째 화소행)에 위치되며 j번째 데이터선(Dj)과 접속된 화소(PX)를 도시하기로 한다(단, i, j는 자연수).
도 4를 참고하면, 화소(PX)는 발광 소자(LD)와 발광 소자(LD)에 구동 전류를 출력하는 화소 회로를 포함한다. 화소 회로는 제1 내지 제4 트랜지스터(T1, T2, T3, T4) 및 제1 및 제2 커패시터(Cst, Cswep)를 포함할 수 있다.
일 실시 예에서, 발광 소자(LD)의 제1 전극(예: 애노드 전극)은 제1 노드(N1)에 접속되고, 제2 전극(예: 캐소드 전극)은 제2 전원 전압(VSS)을 전달하는 제2 전원선(PL2)에 접속될 수 있다. 발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
일 실시 예에서, 제2 전원선(PL2)은 라인 형태일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제2 전원선(PL2)은 도전 플레이트 형태의 도전층일 수 있다.
한편, 도 4에서는 화소(PX)가 단일(single) 발광 소자(LD)를 포함하는 것을 도시되어 있으나, 다른 실시예에서 화소(PX)는 복수의 발광 소자들을 포함하며, 복수의 발광 소자들은 상호 직렬, 병렬, 또는, 직병렬로 연결될 수 있다. 예를 들어, 발광 소자(LD)는 복수의 발광 소자들이 제2 전원선(PL2)과 제1 노드(N1) 사이에 직렬, 병렬, 또는, 직병렬로 연결된 형태를 가질 수도 있다.
일 실시예에서, 제1 트랜지스터(T1)는 도 4에 도시된 바와 같이 n형 MOSFET일 수 있다. 제2 내지 제4 트랜지스터(T2-T4)도 역시 n형 MOSFET일 수 있다.
아래에서는 도 4에 도시된 바와 같이 화소(PX)의 트랜지스터들(T1-T4)이 n형 MOSFET인 실시예에 대하여 설명한다. 다른 일 예시에서, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 p형 MOSFET일 수 있으며, 그에 따라 화소 회로의 연결 관계가 변경될 수 있다.
일 실시예에서, 제1 트랜지스터(T1)는 발광 소자(LD)에 연결되고 발광 소자(LD)에 구동 전류를 출력한다. 상기 구동 전류는 제1 트랜지스터(T1)의 게이트와 소스 사이에 인가되는 전압의 크기에 따라 결정될 수 있다.
일 실시 예에서, 제1 트랜지스터(T1)(또는 구동 트랜지스터)의 제1 전극은 제1 전원선(PL1)에 접속되고, 제2 전극은 제1 노드(N1)에 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제3 노드(N3)에 접속될 수 있다. 제1 트랜지스터(T1)는 제3 노드(N3)의 전압에 대응하여 제1 전원 전압(VDD)을 제공하는 제1 전원선(PL1)으로부터 발광 소자(LD)를 경유하여 제2 전원 전압(VSS)을 제공하는 제2 전원선(PL2)으로 흐르는 구동 전류를 제어할 수 있다. 예를 들어, 제1 전원 전압(VDD)은 제2 전원 전압(VSS)보다 높은 전압으로 설정될 수 있다.
일 실시 예에서, 제2 트랜지스터(T2)는 기준 전압선(RL)과 제3 노드(N3) 사이에 접속될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 제2 노드(N2)에 접속될 수 있다. 제2 트랜지스터(T2)는 제2 노드(N2)의 전압에 대응하여 제3 노드(N3)(또는, 제1 트랜지스터(T1)의 게이트 전극))에 기준 전압선(RL)으로부터 기준 전압(Vref)을 제공할 수 있다.
일 실시예에서, 제3 트랜지스터(T3)는 데이터선(Dj)과 제2 노드(N2) 사이에 접속될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 i번째 제1 주사선(S1i, 이하 제1 주사선이라 함)에 접속될 수 있다. 제3 트랜지스터(T3)로 제1 주사 신호가 공급될 때, 턴-온되어 제2 노드(N2)에 데이터선(Dj)으로부터 계조 전압(Data_grey)이 제공될 수 있다.
일 실시 예에서, 데이터 계조 전압(Data_grey)에 의해 제2 트랜지스터(T2)가 턴-온되어 제3 노드(N3)(또는, 제1 트랜지스터(T1)의 게이트 전극)로 기준 전압(Vref)이 제공될 수 있다.
일 실시예에서, 제4 트랜지스터(T4)는 센싱선(SSL)과 제1 노드(N1) 사이에 접속될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 i번째 제2 주사선(S2i, 이하 제2 주사선이라 함)에 접속될 수 있다. 제4 트랜지스터(T4)로 제2 주사 신호가 공급될 때, 턴-온되어 센싱 전압(Vs)이 제1 노드(N1)에 제공될 수 있다. 제1 노드(N1)가 센싱 전압(Vs)으로 초기화될 수 있다.
일 실시예에서, 제1 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트에 연결되는 제1 전극 및 제1 트랜지스터(T1)의 소스에 연결되는 제2 전극을 갖는다. 제1 커패시터(Cst)는 제2 트랜지스터(T2)가 전달하는 기준 전압(Vref)과 제4 트랜지스터(T4)가 제공하는 센싱 전압(Vs)의 차를 저장한다. 제1 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트와 소스 사이에 연결되므로, 제1 트랜지스터(T1)는 제1 커패시터(Cst)에 저장된 전압에 기초하여 결정되는 크기를 갖는 구동 전류를 발광 소자(LD)에 출력한다.
일 실시예에서, 제2 커패시터(Cswp)는 스윕 전압선(VL)에 연결되는 제1 전극 및 제2 트랜지스터(T2)의 게이트에 연결되는 제2 전극을 갖는다. 제2 커패시터(Cswp)는 제3 트랜지스터(T3)가 제1 주사 신호(S1i)에 응답하여 전달하는 계조 전압(Data_grey)을 저장하고 발광 기간에 선형적으로 변하는 스윕 전압(Vswep)에 의해 제2 노드(N2)의 전압은 선형적으로 상승할 수 있다. 선형적으로 상승하는 제2 노드(N2)의 전압이 제2 트랜지스터(T2)의 문턱 전압보다 높아지면, 제2 트랜지스터(T2)는 턴 온되고, 기준 전압(Vref)이 제1 트랜지스터(T1)의 게이트에 인가됨에 따라 제1 트랜지스터(T1)는 턴 오프될 수 있다.
일 실시예에서, 계조 전압(Data_grey)이 낮으면, 제2 노드(N2)의 전압이 제2 트랜지스터(T2)의 문턱 전압보다 높아지는 시점이 늦춰지게 되고, 제1 트랜지스터(T1)는 늦게 턴 오프되면서 발광 소자(LD)가 발광하는 발광 시간은 길어진다. 반대로, 계조 전압(Data_grey)이 높으면, 제2 노드(N2)의 전압은 빨리 제2 트랜지스터(T2)의 문턱 전압보다 높아지게 되고, 제1 트랜지스터(T1)는 빨리 턴 오프되면서 발광 소자(LD)가 발광하는 발광 시간은 짧아진다. 이러한 방식으로 발광 소자(LD)가 발광하는 발광 시간을 계조 전압(Data_grey) 및 스윕 전압(Vswep)을 기초로 제어함으로써 계조가 표현될 수 있다.
일 실시예에서, 스윕 전압(Vswep)은 미리 설정된 기간 동안 로우 레벨인 제1 전압 레벨에서부터 하이 레벨인 제2 전압 레벨까지 선형적으로 변화하여 제2 노드(N2)에 제공될 수 있다. 스윕 전압(Vswep)은 상기 미리 설정된 기간 외에 제2 전압 레벨에서 비선형적으로 감소하여 중간 레벨인 제3 전압 레벨이 제2 노드(N2)에 제공되고, 제3 전압 레벨에서 비선형적으로 감소하여 제1 전압 레벨이 제2 노드(N2)에 제공될 수 있다.
일 실시예에서, 제2 노드(N2)에 제공된 스윕 전압(Vswep)이 제2 전압 레벨에서 제3 전압 레벨로 변경되는 경우, 상기 제2 전압 레벨과 상기 제3 전압 레벨의 차이 및 계조 전압(Data_grey)에 따라 발광 소자(LD)가 발광하는 발광 시간이 제어될 수 있다.
도 5는 도 4의 화소의 한 프레임에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
일 실시예에서, 하나의 프레임 기간은 제1 구동 기간(TP1), 제2 구동 기간(TP2), 및 제3 구동 기간(TP3)을 포함할 수 있다. 일 예시에서, 제1 구동 기간(TP1) 및 제2 구동 기간(TP2)은 비발광 구간(NEP)을 포함할 수 있다. 제3 구동 기간(TP3)은 발광 구간(EP)을 포함할 수 있다.
일 실시예에서, 비발광 구간(NEP)은 제1 전원선(PL1)으로부터 발광 소자(LD)를 경유하여 제2 전원선(PL2)으로 흐르는 구동 전류의 경로가 차단되는 기간을 의미할 수 있으며, 발광 구간(EP)은 상기 구동 전류의 경로가 형성되어 발광 소자(LD)가 구동 전류에 기초하여 발광하는 기간을 의미할 수 있다.
일 실시예에서, 제1 구동 기간(TP1) 및 제3 구동 기간(TP3)은 스윕 전압(Vswep)이 로우 레벨인 제1 전압 레벨(Vswep1)에서부터 하이 레벨인 제2 전압 레벨(Vswep2)로 선형적으로 변하는 기간을 의미할 수 있다.
일 실시예에서, 제1 구동 기간(TP1) 및 제3 구동 기간(TP3)은 제1 주사 신호(S1i) 및 제2 주사 신호(S2i)가 로우 레벨(또는, 게이트-오프 레벨)로 유지되는 기간일 수 있다.
일 실시예에서, 제2 구동 기간(TP2)은 스윕 전압(Vswep)이 비선형적으로 제2 전압 레벨(Vswep2)에서부터 제3 전압 레벨(Vswep3)로 천이되는 구간 및 제3 전압 레벨(Vswep3)에서부터 비선형적으로 제1 전압 레벨(Vswep1)로 천이되는 구간을 포함할 수 있다.
일 실시예에서, 제2 구동 기간(TP2)은 전압 기입 구간(P1) 및 초기화 구간(P2)을 포함할 수 있다.
일 실시예에서, 전압 기입 구간(P1)은 제1 주사 신호(S1i)가 하이 레벨(또는, 게이트-온 레벨)로 유지되는 기간일 수 있다. 제1 주사 신호(S1i)가 공급되어 제3 트랜지스터(예: 도 4의 제3 트랜지스터(T3))가 턴-온될 수 있다. 데이터선(DL)에는 계조 전압(Data_grey)이 인가된다. 계조 전압(Data_grey)은 제3 트랜지스터(T3)를 통해 제2 노드(N2)에 인가된다. 일 예시에서, 계조 전압(Data_grey)은 약 -5.5V 내지 -1V 사이의 계조 데이터에 따라 설정되는 값일 수 있다.
일 실시예에서, 계조 전압(Data_grey)은 계조 데이터의 계조 값이 낮을수록 계조 전압(Data_grey)은 높은 전압 레벨이고, 계조 데이터의 계조 값이 높을수록 계조 전압(Data_grey)은 낮은 전압 레벨일 수 있다. 계조 전압(Data_grey)을 제2 커패시터(Cwep)에 충전시킬 수 있다.
일 실시예에서, 전압 기입 구간(P1)에는 제2 노드(N2)에 계조 전압(Data_grey)(예컨대, 약 -5.5V 내지 약 -1V) 및 제1 전압 레벨(Vswep1)(예컨대, 약 1V)에서 제2 전압 레벨(예컨대, 약 7V)로 선형적으로 증가하는 스윕 전압(Vswep)이 인가됨에 따라 제2 트랜지스터(T2)는 턴-온될 수 있다. 일 예시에서, 기준 전압선(RL)으로부터 제2 트랜지스터(T2)를 경유하여 제3 노드(N3)에 도달하는 전류 경로가 형성되며, 제3 노드(N3)에 기준 전압(Vref)(예컨대, 약 -6V)이 공급될 수 있다. 제1 트랜지스터(T1)의 게이트 전극에 기준 전압(Vref)이 공급될 수 있다.
일 실시예에서, 초기화 구간(P2)은 제2 주사 신호(S2i)가 하이 레벨(또는, 게이트-온 레벨)로 유지되는 기간일 수 있다. 제2 주사 신호(S2i)가 공급되어 제4 트랜지스터(예: 도 4의 제4 트랜지스터(T4))가 턴-온될 수 있다. 센싱선(SSL)에는 센싱 전압(Vs)(예컨대, 약 -12V)이 인가될 수 있다. 센싱 전압(Vs)은 제4 트랜지스터(T4)를 통해 제1 노드(N1)에 인가될 수 있다. 제1 노드(N1)(또는, 발광 소자(LD)의 제1 전극))를 센싱 전압(Vs)으로 초기화할 수 있다.
일 실시예에서, 제1 노드(N1)(또는, 발광 소자(LD)의 제1 전극)에 공급되는 센싱 전압(Vs)이 소정의 기준보다 높아지는 경우 발광 소자(LD)의 기생 커패시터의 전압이 방전되지 않고 오히려 충전될 수 있다. 따라서, 제2 전원 전압(VSS)(예: 약 0V)보다 낮은 센싱 전압(Vs)(예: 약 -12V)이 요구될 수 있다.
일 실시예에서, 전압 기입 구간(P1)은 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴-온됨에 따라 제3 노드(N3)에 기준 전압(Vref)이 인가될 수 있다.
일 실시예에서, 초기화 구간(P2)은 제4 트랜지스터(T4)가 턴-온됨에 따라 제1 노드(N1)는 센싱 전압(Vs)으로 초기화될 수 있다.
일 실시예에서, 구동 회로는 기준 전압(Vref)에 기초하여 상기 구동 전류의 크기를 제어한다. 기준 전압(Vref)에 기초하여 상기 구동 전류의 크기를 일정하게 유지하기 위한 센싱 전압(Vs)을 제1 트랜지스터(T1)의 게이트와 소스 사이에 인가할 수 있다.
일 실시예에서, 초기화 구간(P2)의 적어도 일부는 전압 기입 구간(P1)과 중첩할 수 있다. 일 예시에서, 초기화 구간(P2)의 길이는 전압 기입 구간(P1)의 길이보다 길 수 있다. 예를 들어, 전압 기입 구간(P1)은 2 수평 기간(2H)으로 설정되고, 초기화 구간(P2)은 4 수평 기간(4H)으로 설정될 수 있다. 제2 주사 신호(S2i)는 제1 주사 신호(S1i)와 2 수평 기간(2H)이 중첩될 수 있다.
일 실시예에서, 전압 기입 구간(P1)이 2 수평 기간으로 설정되는 경우, i-1 번째 제1 주사선(S1i-1)에 공급되는 제1 주사 신호는 i번째 제1 주사선(Sli)에 공급되는 주사 신호와 제1 수평 기간(1H)이 중첩될 수 있다.
다만, 이는 예시적인 것으로서 전압 기입 구간(P1) 및 초기화 구간(P2)의 길이는 이에 한정되는 것은 아니며 구동 조건 등에 따라 다양하게 설계 변형될 수 있다.
일 실시예에서, 전압 기입 구간(P1)은 스윕 전압(Vswep)이 하이 레벨인 제2 전압 레벨(Vswep2)에서 중간 레벨인 제3 전압 레벨(Vswep3)로 천이하는 제1 천이 구간(SP1)을 포함할 수 있다. 일 예시에서, 제3 전압 레벨(Vswep3)은 제1 전압 레벨(Vswep1) 및 제2 전압 레벨(Vswep2)의 사이의 전압 값일 수 있다. 일 예시에서, 스윕 전압(Vswep)이 제3 전압 레벨(Vswep3)로 천이함에 따라 제2 노드(N2)에 인가되는 전압도 제2 전압 레벨(Vswep2)에서 제3 전압 레벨(Vswep3)로 감소된 전압(이하, 제1 천이 전압(SW1))만큼 감소할 수 있다. 스윕 전압(Vswep)이 제2 전압 레벨(Vswep2)에서 제3 전압 레벨(Vswep3)로 천이하게 되더라도 제2 트랜지스터(T2)의 게이트 즉, 제2 노드(N2)의 전압이 기준 전압(Vref)보다 높으므로, 제2 트랜지스터(T2)는 턴-온 상태이다.
일 실시예에서, 스윕 전압(Vswep)이 비선형적으로 제2 전압 레벨(Vswep2)에서 제3 전압 레벨(Vswep3)으로 천이된 후, 전압 기입 구간(P1)은 스윕 전압(Vswep)이 제3 전압 레벨(Vswep3)로 유지되는 유지 구간(SP2)을 포함할 수 있다.
일 실시예에서, 제2 트랜지스터(T2)의 턴-온되는 타이밍은 계조 전압(Data_grey), 제1 천이 전압(SW1), 및 제2 트랜지스터(T2)의 문턱 전압에 따라 결정된다. 일 실시예에서, 구동 회로의 제2 트랜지스터(T2)는 계조 전압(Data_grey)에 기초하여 구동 전류의 펄스 폭을 제어할 수 있다. 구동 회로는 스윕 전압(Vswep) 및 계조 전압(Data_grey)에 기초하여 발광 소자(LD)의 발광 시간을 제어할 수 있다.
일 실시예에서, 초기화 구간(P2)은 제1 주사 신호(S1i)의 공급이 중단되고, 제2 주사 신호(S2i)의 공급되는 구간을 포함할 수 잇다. 초기화 구간(P2) 중 전압 기입 구간(P1)과 중첩하지 않는 기간에 스윕 전압(Vswep)은 제3 전압 레벨(Vswep3)에서 제1 전압 레벨(Vswep1)로 천이되는 제2 천이 구간(SP2)을 포함할 수 있다. 스윕 전압(Vswep)이 제3 전압 레벨(Vswep3)에서 제1 전압 레벨(Vswep1)(예컨대, 약 1V)로 천이되고, 제1 주사 신호(S1i)가 공급되지 않으므로, 제2 노드(N2)에 인가되는 전압은 제3 전압 레벨(Vswep3)에서 제1 전압 레벨(Vswep1)로 감소된 전압(이하, 제1 천이 전압(SW2)) 및 계조 전압(Data_grey)만큼 감소할 수 있다. 즉, 제2 트랜지스터(T2)의 게이트-소스 간 전압이 제2 트랜지스터(T2)의 문턱 전압보다 낮아지면서 제2 트랜지스터(T2)는 턴-오프될 수 있다.
일 실시예에서, 초기화 구간(P2)에서 제2 천이 구간(SP2)은 스윕 전압(Vswep)이 제1 전압 레벨(Vswep1)로 유지되는 구간을 포함할 수 있다.
일 실시예에서, 제3 구동 기간(TP3)에 제2 주사 신호(S2i)의 공급이 중단되어 제4 트랜지스터(T4)는 턴-오프되고, 제1 트랜지스터(T1)의 게이트-소스 간 전압이 제1 트랜지스터(T1)의 문턱 전압보다 높아지면서 제1 트랜지스터(T1)가 턴-온 상태가 되며, 제1 전원 전압(VDD)(예컨대, 약 8V)과 제2 전원 전압(VSS)(예컨대, 약 0V)의 전압차에 의해 전류 경로가 형성되어 제1 트랜지스터(T1)는 제1 커패시터(Cst)에 저장된 전압에 대응하는 구동 전류를 출력하고 발광 소자(LD)는 구동 전류에 대응하는 밝기로 발광하기 시작한다.
일 실시예에서, 제3 구동 기간(TP3)에 제2 주사 신호(S2i)의 공급이 중단됨에 따라 제1 노드(N1)에 인가되는 전압은 상승하게 되며, 제1 노드(N1)에 인가되는 전압이 상승함에 따라 제1 트랜지스터(T1)의 게이트 전극과 연결되는 제3 노드(N3)에 인가되는 전압 또한 증가하게 되며, 이에 따라 제1 트랜지스터(T1)의 게이트-소스 간 전압이 양전압이 됨에 따라 제1 트랜지스터(T1)가 턴-온 상태가 될 수 있다.
일 실시예에서, 제3 구동 기간(TP3)에 스윕 전압(Vswep)은 제1 전압 레벨 (Vswep1)(예컨대, 약 1V)에서 선형적으로 증가한다. 이에 따라, 제2 노드(N2) 즉, 제2 트랜지스터(T2)의 게이트 전극 전압도 선형적으로 증가하게 된다. 제2 노드(N2)의 전압과 기준 전압(Vref) 간의 차이인 제2 트랜지스터(T2)의 게이트-소스 간 전압은 점점 높아진다. 제2 트랜지스터(T2)의 게이트-소스 간 전압이 제2 트랜지스터(T2)의 문턱 전압보다 높아지면 발광 구간(EP)(또는 제3 구동 기간(TP3))은 종료하고 비발광 구간(NEP)(또는 제1 구동 기간(TP1))이 시작한다. 제2 트랜지스터(T2)의 게이트-소스 간 전압이 제2 트랜지스터(T2)의 문턱 전압보다 높아지면 제2 트랜지스터(T2)는 턴-온된다.
일 실시예에서, 제2 트랜지스터(T2)를 통해 제1 트랜지스터(T1)의 게이트 전극에 기준 전압(Vref)(예컨대, 약 -6V)이 인가됨에 따라, 제1 노드(N1) 및 제2 노드(N3)에 인가되는 전압 또한 감소하여 제1 트랜지스터(T1)의 게이트-소스 간 전압이 음전압이 됨에 따라 제1 트랜지스터(T1)가 턴-온 상태가 될 수 있다.
도 6a 및 도 6b는 도 4의 계조 전압에 따른 발광 소자의 발광 기간을 나타낸다.
도 6a 및 도 6b를 참고하면, 계조 전압(예: 도 5의 계조 전압(Data_grey))의 크기에 따른 발광 기간을 나타낸다. 데이터 계조 값을 순차적으로 낮춘 제1 내지 제5 데이터 계조 값에 대응하는 제1 내지 제5 계조 전압(Vdg1, Vdg2, Vdg3, Vdg4, Vdg5)을 나타낸다. 데이터 계조 값이 낮을수록 계조 전압(Data_grey)은 높은 전압 레벨을 가질 수 있다. 계조 전압(Data_grey)이 낮을수록 제2 트랜지스터(T2)가 턴-오프되는 기간이 길어져 발광 기간(예: 도 5의 발광 기간(EP))은 길어질 수 있다. 예를 들어, 제1 계조 전압(Vdg1)에 대응하는 발광 기간이 제5 계조 전압(Vdg5)에 대응하는 발광 기간보다 길 수 있다.
도 7a 내지 도 7c는 도 4의 스윕 전압선에 제공되는 제어 신호에 따른 발광 소자의 발광 기간을 나타낸다.
도 7a 내지 도 7c를 참고하면, 스윕 전압선(예: 도 4의 스윕 전압선(VL))이 제공하는 스윕 전압(Vswep)이 천이하는 제1 천이 구간(예: 도 5의 제1 천이 구간(SP1))에서 제2 전압 레벨(Vswep2)에서 비선형적으로 천이되는 전압인 제3 전압 레벨(Vswep3)에 따른 발광 소자의 발광 시간을 나타낸다.
도 7a 및 도 7b를 참고하면, 동일한 계조 전압(예: 도 5의 계조 전압((Data_grey))에 대해서 하이 레벨인 제2 전압 레벨(Vswep2)에서의 천이 전압(예: 도 5의 제1 천이 전압(SW1))이 클수록, 즉, 제3 전압 레벨(Vswep3)이 낮을수록 제2 노드(N2)의 전압이 상대적으로 높아질 수 있다. 동일한 계조 전압에 대해서 제1 천이 전압(SW1)이 클수록 제2 노드(N2)에 인가되는 전압이 높아져 제2 트랜지스터(T2)의 문턱 전압보다 높아지게 되고 제1 트랜지스터(T1)는 상대적으로 빨리 턴-오프되면서 발광 소자가 발광 하는 시간은 짧아지게 된다. 도 7a의 제1 천이 전압(SW1)은 도 7b의 제1 천이 전압(SW1)보다 작으므로, 상대적으로 도 7a의 발광 소자가 발광하는 시간이 길 수 있다. 도 7b의 제1 천이 전압(SW1)은 도 7c의 제1 천이 전압(SW1)보다 작으므로, 상대적으로 도 7b의 발광 소자가 발광하는 시간이 길 수 있다.
도 8은 도 4의 화소의 한 프레임에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 8의 타이밍도는 도 5의 스윕 전압선(VL)이 공급하는 스윕 전압(Vswep)의 동작을 제외하면, 도 5를 참고하여 설명된 화소(PX)의 동작과 동일하므로 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고 중복되는 설명은 생략한다.
도 8의 타이밍도는 스윕 전압(Vswep)의 천이에 따른 발광 소자의 발광 기간에 대한 조절 즉, 발광 소자의 밝기 조절이 없는 화소 회로의 동작이다.
일 실시예에서, 하나의 프레임 기간은 제1 구동 기간(TP1'), 제2 구동 기간(TP2'), 및 제3 구동 기간(TP3')을 포함할 수 있다. 일 예시에서, 제1 구동 기간(TP1') 및 제2 구동 기간(TP2')은 비발광 구간(NEP)을 포함할 수 있다. 제3 구동 기간(TP3')은 발광 구간(EP)을 포함할 수 있다.
일 실시예에서, 제1 구동 기간(TP1') 및 제3 구동 기간(TP3')은 스윕 전압(Vswep)이 로우 레벨인 제1 전압 레벨(Vswep1)에서부터 하이 레벨인 제2 전압 레벨(Vswep2)로 선형적으로 변하는 기간을 의미할 수 있다.
일 실시예에서, 제2 구동 기간(TP2')은 스윕 전압(Vswep)이 하이 레벨인 제2 전압 레벨(Vswep2)에서부터 비선형적으로 로우 레벨인 제1 전압 레벨(Vswep1)로 천이되는 구간을 포함할 수 있다.
일 실시예에서, 제2 구동 기간(TP2')은 전압 기입 구간(P1') 및 초기화 구간(P2')을 포함할 수 있다.
일 실시예에서, 전압 기입 구간(P1')은 제1 주사 신호(S1i)가 하이 레벨(또는, 게이트-온 레벨)로 유지되는 기간일 수 있다. 제1 주사 신호(S1i)가 공급되어 제3 트랜지스터(예: 도 4의 제3 트랜지스터(T3))가 턴-온될 수 있다. 데이터선(DL)에는 계조 전압(Data_grey)이 인가된다.
일 실시예에서, 전압 기입 구간(P1')에는 제2 노드(N2)에 계조 전압(Data_grey)(예컨대, 약 -5.5V 내지 약 -1V) 및 제1 전압 레벨(Vswep1)(예컨대, 약 1V)에서 제2 전압 레벨(예컨대, 약 7V)로 선형적으로 증가하는 스윕 전압(Vswep)이 인가됨에 따라 제3 트랜지스터(T3)는 턴-온될 수 있다. 일 예시에서, 기준 전압선(RL)으로부터 제2 트랜지스터(T2)를 경유하여 제3 노드(N3)에 도달하는 전류 경로가 형성되며, 제3 노드(N3)에 기준 전압(Vref)(예컨대, 약 -6V)이 공급될 수 있다. 제1 트랜지스터(T1)의 게이트 전극에 기준 전압(Vref)이 공급될 수 있다.
일 실시예에서, 초기화 구간(P2')은 제2 주사 신호(S2i)가 하이 레벨(또는, 게이트-온 레벨)로 유지되는 기간일 수 있다. 제2 주사 신호(S2i)가 공급되어 제4 트랜지스터(예: 도 4의 제4 트랜지스터(T4))가 턴-온될 수 있다. 센싱선(SSL)에는 센싱 전압(Vs)(예컨대, 약 -12V)이 인가될 수 있다. 센싱 전압(Vs)은 제4 트랜지스터(T4)를 통해 제1 노드(N1)에 인가될 수 있다. 제1 노드(N1)(또는, 발광 소자(LD)의 제1 전극))을 센싱 전압(Vs)으로 초기화할 수 있다.
일 실시예에서, 초기화 구간(P2')의 적어도 일부는 전압 기입 구간(P1')과 중첩할 수 있다. 일 예시에서, 초기화 구간(P2')의 길이는 전압 기입 구간(P1')의 길이보다 길 수 있다.
일 실시예에서, 전압 기입 구간(P1')은 스윕 전압(Vswep)이 하이 레벨인 제2 전압 레벨(Vswep2)에서 비선형적으로 로우 레벨인 제1 전압 레벨(Vswep1)로 천이하는 구간을 포함할 수 있다.
일 실시예에서, 스윕 전압(Vswep)이 제2 전압 레벨(Vswep2)에서 제1 전압 레벨(Vswep1)로 천이됨에 따라서 제2 노드(예: 도 4의 제2 노드(N2))에 인가되는 전압은 제2 전압 레벨(Vswep2)에서 제1 전압 레벨(Vswep1)로 감소된 전압인 천이 전압(SW')만큼 감소할 수 있다. 상기 천이 전압(SW')은 제2 전압 레벨(Vswep2)과 제1 전압 레벨(Vswep1)의 차이에 해당하는 전압 값일 수 있다.
일 실시예에서, 스윕 전압이 스윕 전압(Vswep)이 제2 전압 레벨(Vswep2)에서 제1 전압 레벨(Vswep1)로 천이됨에 따라 제2 노드(N2)에 인가되는 전압이 감소하여 제2 트랜지스터(T2)의 게이트-소스 간 전압이 제2 트랜지스터(T2)의 문턱 전압보다 낮아지면서 제2 트랜지스터(T2)는 턴-오프될 수 있다.
일 실시예에서, 제3 구동 기간(TP3')에 스윕 전압(Vswep)은 제1 전압 레벨 (Vswep1)(예컨대, 약 1V)에서 선형적으로 증가한다. 이에 따라, 제2 노드(N2) 즉, 제2 트랜지스터(T2)의 게이트 전극 전압도 선형적으로 증가하게 된다. 제2 노드(N2)의 전압과 기준 전압(Vref) 간의 차이인 제2 트랜지스터(T2)의 게이트-소스 간 전압은 점점 높아진다. 제2 트랜지스터(T2)의 게이트-소스 간 전압이 제2 트랜지스터(T2)의 문턱 전압보다 높아지면 발광 구간(EP)(또는 제3 구동 기간(TP3'))은 종료하고 비발광 구간(NEP)(또는 제1 구동 기간(TP1'))이 시작한다. 제2 트랜지스터(T2)의 게이트-소스 간 전압이 제2 트랜지스터(T2)의 문턱 전압보다 높아지면 제2 트랜지스터(T2)는 턴-온된다. 턴-온된 제2 트랜지스터(T2)는 제1 트랜지스터(T1)의 게이트 전극에 기준 전압(Vref)을 인가하고, 제1 트랜지스터(T1)는 턴-오프 된다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 장치
110: 표시부
120: 주사 구동부
130: 데이터 구동부
140: 타이밍 제어부
150: 전원 구동부
C1, C2: 커패시터
LD: 발광 소자
PX: 화소
T1, T2, T3, T4: 트랜지스터

Claims (20)

  1. 발광 소자;
    제1 전원 전압을 제공하는 제1 전원선과 제1 노드 사이에 접속되어 상기 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터;
    기준 전압을 제공하는 제3 전원선과 상기 제1 트랜지스터의 게이트 전극 사이에 접속되는 제2 트랜지스터;
    계조 전압을 제공하는 데이터선과 상기 제2 트랜지스터의 게이트 전극 사이에 접속되며 제1 주사 신호에 응답하여 턴-온되는 제3 트랜지스터;
    센싱 전압을 제공하는 제4 전원선과 상기 제1 노드 사이에 접속되며 제2 주사 신호에 응답하여 턴-온되는 제4 트랜지스터;
    상기 제1 트랜지스터의 게이트 전극과 상기 제1 노드 사이에 배치되는 제1 커패시터; 및
    스윕 전압선과 상기 제2 트랜지스터의 게이트 전극 사이에 배치되는 제2 커패시터를 포함하고,
    상기 스윕 전압선은 제어 신호에 응답하여 제1 전압 레벨에서 제2 전압 레벨로 선형적으로 변하는 스윕 전압을 제공하고,
    상기 제3 트랜지스터가 턴-온되는 기간에 상기 스윕 전압선은 상기 제2 전압 레벨에서 비선형적으로 감소하는 제3 전압 레벨을 제공하는, 화소.
  2. 제1 항에 있어서,
    상기 제3 전압 레벨은 상기 제1 전압 레벨과 상기 제2 전압 레벨 사이의 전압인, 화소.
  3. 제2 항에 있어서,
    상기 발광 소자의 발광 시간은 상기 계조 전압 및 상기 제3 전압 레벨에 따라 결정되는, 화소.
  4. 제3 항에 있어서,
    상기 발광 소자의 발광 시간은 상기 계조 전압의 레벨이 작을수록 길어지는, 화소.
  5. 제3 항에 있어서,
    상기 발광 소자의 발광 시간은 상기 제3 전압 레벨이 작을수록 길어지는, 화소.
  6. 제1 항에 있어서,
    상기 제4 트랜지스터가 턴-온되는 기간에 상기 스윕 전압선은 상기 제3 전압 레벨에서 비선형적으로 감소하는 상기 제1 전압 레벨을 제공하는, 화소.
  7. 제6 항에 있어서,
    상기 제3 트랜지스터가 턴-오프되는 기간에 상기 스윕 전압선은 상기 제3 전압 레벨에서 비선형적으로 감소하는 상기 제1 전압 레벨을 제공하는, 화소.
  8. 제1 항에 있어서,
    하나의 프레임 기간은, 상기 제3 트랜지스터로 상기 제1 주사 신호가 공급되어 상기 데이터선으로 공급되는 상기 계조 전압이 상기 제2 트랜지스터의 게이트 전극과 연결된 제2 노드에 기입되는 제1 기간; 및
    상기 제4 트랜지스터로 상기 제2 주사 신호가 공급되어 상기 제4 전원선으로 공급되는 상기 센싱 전압이 상기 제1 노드에 기입되는 제2 기간을 포함하고,
    상기 제2 기간은 상기 제1 기간과 적어도 일부 중첩하는, 화소.
  9. 제8 항에 있어서,
    상기 제1 기간 동안 상기 제3 트랜지스터는 턴-온되어, 상기 제3 전원선으로 공급되는 상기 기준 전압이 상기 제1 트랜지스터의 게이트 전극과 연결된 제3 노드에 기입되는, 화소.
  10. 제8 항에 있어서,
    상기 제2 기간은 상기 제1 기간의 두 배인, 화소.
  11. 제8 항에 있어서,
    상기 하나의 프레임 기간은 상기 제1 전압 레벨에서 상기 제2 전압 레벨로 선형적으로 변하는 상기 스윕 전압을 제공하는 제3 기간을 더 포함하는, 화소.
  12. 제11 항에 있어서,
    상기 제3 기간은 상기 제2 트랜지스터 및 제3 트랜지스터가 턴-오프되는, 화소.
  13. 제1 항에 있어서,
    상기 제1 노드는 상기 제2 전원선과 연결되는, 화소.
  14. 제1 항에 있어서,
    상기 발광 소자는 녹색 계열의 광을 방출하는, 화소.
  15. 제1 내지 제2 주사선들, 데이터선, 및 스윕 전압선에 접속되는 화소;
    상기 제1 내지 제3 주사선들에 제1 내지 제2 주사 신호들을 각각 공급하는 주사 구동부; 및
    상기 데이터선에 데이터 계조 신호를 공급하는 데이터 구동부를 포함하고,
    상기 화소는:
    제1 전원 전압을 제공하는 제1 전원선과 제1 노드 사이에 접속되어, 상기 제1 전원선으로부터 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는, 제1 트랜지스터;
    기준 전압을 제공하는 제3 전원선과 상기 제1 트랜지스터의 게이트 전극 사이에 접속되는 제2 트랜지스터;
    데이터선과 상기 제2 트랜지스터의 게이트 전극 사이에 접속되며 상기 제1 주사 신호에 응답하여 턴-온되는 제3 트랜지스터;
    센싱 전압을 제공하는 제4 전원선과 상기 제1 노드 사이에 접속되며 상기 제2 주사 신호에 응답하여 턴-온되는 제4 트랜지스터;
    상기 제1 트랜지스터의 게이트 전극과 상기 제1 노드 사이에 배치되는, 제1 커패시터; 및
    상기 스윕 전압선과 상기 제2 트랜지스터의 게이트 전극 사이에 배치되는 제2 커패시터를 포함하고,
    상기 스윕 전압선은 제어 신호에 응답하여 제1 전압 레벨에서 제2 전압 레벨로 선형적으로 변하는 스윕 전압을 제공하고,
    상기 제3 트랜지스터가 턴-온되는 기간에 상기 스윕 전압선은 상기 제2 전압 레벨에서 비선형적으로 감소하는 제3 전압 레벨을 제공하는, 표시 장치.
  16. 제15 항에 있어서,
    상기 제3 전압 레벨은 상기 제1 전압 레벨과 상기 제2 전압 레벨 사이의 전압인, 표시 장치.
  17. 제16 항에 있어서,
    하나의 프레임 기간은, 상기 제3 트랜지스터로 상기 제1 주사 신호가 공급되어 상기 데이터선으로 공급되는 계조 전압이 상기 제2 트랜지스터의 게이트 전극과 연결된 제2 노드에 기입되는 제1 기간; 및
    상기 제4 트랜지스터로 상기 제2 주사 신호가 공급되어 상기 제4 전원선으로 공급되는 상기 센싱 전압이 상기 제1 노드에 기입되는 제2 기간을 포함하고,
    상기 제2 기간은 상기 제1 기간과 적어도 일부 중첩하는, 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 기간 동안 상기 제3 트랜지스터는 턴-온되어, 상기 제3 전원선으로 공급되는 상기 기준 전압이 상기 제1 트랜지스터의 게이트 전극과 연결된 제3 노드에 기입되는, 표시 장치.
  19. 제17 항에 있어서,
    상기 제3 트랜지스터가 턴-오프되고, 상기 제4 트랜지스터가 턴-온되는 기간에 상기 스윕 전압선은 상기 제3 전압 레벨에서 비선형적으로 감소하는 상기 제1 전압 레벨을 제공하는, 표시 장치.
  20. 제17 항에 있어서,
    상기 하나의 프레임 기간은 상기 제1 전압 레벨에서 상기 제2 전압 레벨로 선형적으로 변하는 상기 스윕 전압을 제공하는 제3 기간을 더 포함하고,
    상기 제3 기간은 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 턴-오프되는, 표시 장치.
KR1020220138629A 2022-10-25 2022-10-25 화소 및 이를 포함하는 표시 장치 KR20240062156A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220138629A KR20240062156A (ko) 2022-10-25 2022-10-25 화소 및 이를 포함하는 표시 장치
US18/457,897 US20240233623A9 (en) 2022-10-25 2023-08-29 Pixel and display device including the same
CN202311386286.7A CN117935720A (zh) 2022-10-25 2023-10-24 像素和包括该像素的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220138629A KR20240062156A (ko) 2022-10-25 2022-10-25 화소 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20240062156A true KR20240062156A (ko) 2024-05-09

Family

ID=90761750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220138629A KR20240062156A (ko) 2022-10-25 2022-10-25 화소 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US20240233623A9 (ko)
KR (1) KR20240062156A (ko)
CN (1) CN117935720A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009109784A (ja) * 2007-10-31 2009-05-21 Hitachi Displays Ltd 画像表示装置
EP3389039A1 (en) * 2017-04-13 2018-10-17 Samsung Electronics Co., Ltd. Display panel and driving method of display panel
KR102658371B1 (ko) * 2020-04-02 2024-04-18 삼성디스플레이 주식회사 화소 회로 및 표시 패널
KR20220026661A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20220151078A (ko) * 2021-05-04 2022-11-14 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20240135868A1 (en) 2024-04-25
CN117935720A (zh) 2024-04-26
US20240233623A9 (en) 2024-07-11

Similar Documents

Publication Publication Date Title
US11869425B2 (en) Display device
US11790837B2 (en) Pixel and display apparatus including same
US11783764B2 (en) Pixel, display device having same and driving method thereof
US11935988B2 (en) Display device
US12051715B2 (en) Display device including electrode patterns coupled by a connection pattern and repair method therefor
US11315464B2 (en) Display device
JP2004310013A (ja) 発光表示装置，発光表示装置の駆動方法，および発光表示装置の表示パネル
US11631365B2 (en) Display device
KR20240062156A (ko) 화소 및 이를 포함하는 표시 장치
US11367384B2 (en) Display device capable of improving power consumption and method for driving the same
US11501698B2 (en) Pixel and display device including an emission unit operating in different modes
US11699385B2 (en) Display device and method of driving the same
CN114333688B (zh) 具有像素驱动电路的电致发光显示面板
US20230361262A1 (en) Display device
KR20230106212A (ko) 표시 장치
KR20240113023A (ko) 표시 장치 및 표시 장치의 제조 방법