CN117935720A - 像素和包括该像素的显示装置 - Google Patents

像素和包括该像素的显示装置 Download PDF

Info

Publication number
CN117935720A
CN117935720A CN202311386286.7A CN202311386286A CN117935720A CN 117935720 A CN117935720 A CN 117935720A CN 202311386286 A CN202311386286 A CN 202311386286A CN 117935720 A CN117935720 A CN 117935720A
Authority
CN
China
Prior art keywords
voltage
transistor
period
light emitting
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311386286.7A
Other languages
English (en)
Inventor
李元准
金容彬
金喆浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117935720A publication Critical patent/CN117935720A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供了一种像素。所述像素包括：第一晶体管，产生从第一电源线通过发光元件到第二电源线的电流；第二晶体管，在第三电源线与第一晶体管的栅电极之间；第三晶体管，在数据线与第二晶体管的栅电极之间，并且由第一信号控制；第四晶体管，在第四电源线与第一节点之间，并且由第二信号控制；第一电容器，在第一晶体管的栅电极与第一节点之间；以及第二电容器，在第二晶体管的栅电极与扫频电压线之间，扫频电压线提供扫频电压，扫频电压从第一电压电平线性地改变为第二电压电平并且在第三晶体管导通时从第二电压电平非线性地改变为第三电压电平。

Description

像素和包括该像素的显示装置
本申请要求于2022年10月25日在韩国知识产权局提交的第10-2022-0138629号韩国专利申请的优先权和权益，出于所有目的，该韩国专利申请通过引用包含于此，如同在此充分阐述一样。
技术领域
本公开涉及像素和包括该像素的显示装置。
背景技术
近年来，随着对信息显示的兴趣增加，对显示装置的研究和开发正在不断进行。
发明内容
本公开的一方面提供了一种像素，该像素能够减少或防止由于由发光元件的材料特性导致的颜色移位现象而引起的显示质量劣化，并且能够通过减小面积来提高分辨率。
本公开的另一方面提供了一种包括像素的显示装置。
然而，本公开不限于上述方面，并且在不脱离本公开的精神和范围的情况下，可以各种扩展所公开的实施例。
根据本公开的实施例的像素可以包括：发光元件；第一晶体管，连接在第一电源线与第一节点之间，并且被配置为产生从第一电源线通过发光元件流向第二电源线的驱动电流，第一电源线被配置为提供第一电源电压，第二电源线被配置为提供第二电源电压；第二晶体管，连接在第三电源线与第一晶体管的栅电极之间，第三电源线被配置为提供参考电压；第三晶体管，连接在数据线与第二晶体管的栅电极之间，并且被配置为响应于第一扫描信号而导通，数据线被配置为提供灰度电压；第四晶体管，连接在第四电源线与第一节点之间，并且被配置为响应于第二扫描信号而导通，第四电源线被配置为提供感测电压；第一电容器，在第一晶体管的栅电极与第一节点之间；以及第二电容器，在第二晶体管的栅电极与扫频电压线之间，扫频电压线被配置为提供扫频电压，扫频电压响应于控制信号而从第一电压电平线性地改变为第二电压电平，并且在第三晶体管导通的时段期间从第二电压电平非线性地改变为第三电压电平。
第三电压电平可以在第一电压电平与第二电压电平之间。
发光元件的发射时间可以与灰度电压和第三电压电平对应。
发光元件的发射时间可以随着灰度电压的电平降低而增加。
发光元件的发射时间可以随着第三电压电平降低而减少。
扫频电压线可以被配置为在第四晶体管导通的时段期间提供从第三电压电平非线性地改变为第一电压电平的扫频电压。
扫频电压线可以被配置为在第三晶体管截止的时段期间提供从第三电压电平非线性地改变为第一电压电平的扫频电压。
一个帧周期可以包括：第一时段，在第一时段期间，第一扫描信号被供应到第三晶体管，并且供应到数据线的灰度电压被写入到与第二晶体管的栅电极连接的第二节点；以及第二时段，在第二时段期间，第二扫描信号被供应到第四晶体管，并且供应到第四电源线的感测电压被写入到第一节点，其中，第二时段与第一时段至少部分地重叠。
在第一时段期间，第三晶体管可以被配置为导通，并且供应到第三电源线的参考电压可以被配置为写入到与第一晶体管的栅电极连接的第三节点。
第二时段的持续时间可以是第一时段的持续时间的两倍。
一个帧周期还可以包括第三时段，第三时段用于提供从第一电压电平线性地改变为第二电压电平的扫频电压。
第二晶体管和第三晶体管可以被配置为在第三时段期间截止。
第一节点可以被配置为电连接到第二电源线。
发光元件可以被配置为发射绿光。
根据本公开的实施例的显示装置可以包括：像素，连接到第一扫描线和第二扫描线、数据线和扫频电压线；扫描驱动器，被配置为向第一扫描线供应第一扫描信号并且向第二扫描线供应第二扫描信号；以及数据驱动器，被配置为向数据线供应数据灰度信号，其中，像素包括：第一晶体管，连接在第一电源线与第一节点之间，并且被配置为产生从第一电源线通过发光元件流向第二电源线的驱动电流，第一电源线被配置为提供第一电源电压，第二电源线被配置为提供第二电源电压；第二晶体管，连接在第三电源线与第一晶体管的栅电极之间，第三电源线被配置为提供参考电压；第三晶体管，连接在数据线与第二晶体管的栅电极之间，并且被配置为响应于第一扫描信号而导通；第四晶体管，连接在第四电源线与第一节点之间，并且被配置为响应于第二扫描信号而导通，第四电源线被配置为提供感测电压；第一电容器，在第一晶体管的栅电极与第一节点之间；以及第二电容器，在第二晶体管的栅电极与扫频电压线之间，扫频电压线被配置为提供扫频电压，扫频电压响应于控制信号而从第一电压电平线性地改变为第二电压电平，并且在第三晶体管导通的时段期间从第二电压电平非线性地减小至第三电压电平。
第三电压电平可以在第一电压电平与第二电压电平之间。
一个帧周期可以包括：第一时段，在第一时段期间，第一扫描信号被供应到第三晶体管，并且供应到数据线的灰度电压被写入到与第二晶体管的栅电极连接的第二节点；以及第二时段，与第一时段至少部分地重叠，并且在第二时段期间，第二扫描信号被供应到第四晶体管，并且供应到第四电源线的感测电压被写入到第一节点。
在第一时段期间，第三晶体管可以导通，并且供应到第三电源线的参考电压可以被写入与第一晶体管的栅电极连接的第三节点。
在第三晶体管截止且第四晶体管导通的时段期间，扫频电压线可以提供从第三电压电平非线性地减小至第一电压电平的扫频电压。
一个帧周期还可以包括第三时段，第三时段用于提供从第一电压电平线性地改变为第二电压电平的扫频电压，并且第二晶体管和第三晶体管在第三时段期间截止。
附图说明
附图被包括以提供对本公开的进一步理解，并且附图被并入本说明书中并构成本说明书的一部分，附图示出了本公开的实施例，并且与描述一起用于解释本公开的方面。
图1是示意性示出根据本公开的实施例的发光元件的透视图。
图2是示出图1的发光元件的示例的剖视图。
图3是示出显示装置的框图。
图4是示出包括在图3的显示装置中的像素的示例的电路图。
图5是示出在一帧期间供应给图4的像素的信号的示例的时序图。
图6A和图6B是示出根据图5的灰度电压的发光元件的发射时段的图。
图7A至图7C是示出发光元件的根据提供给图4的扫频电压线的控制信号的发射时段的图。
图8是示出在一帧期间供应给图4的像素的信号的示例的时序图。
具体实施方式
通过参照实施例的详细描述和附图，可以更容易地理解本公开的一些实施例的方面及其实现方法。在下文中，将参照附图更详细地描述实施例。然而，所描述的实施例可以具有各种修改并且可以以不同的形式体现，并且不应被解释为仅限于这里所示的实施例。此外，本公开的各种实施例的每个特征可以部分地或全部地组合或彼此组合，并且在技术上各种互锁和驱动是可能的。每个实施例可以彼此独立地实现，或者可以关联地一起实现。所描述的实施例作为示例提供，使得本公开将是透彻的和完整的，并且将向本领域技术人员充分传达本公开的方面，并且应当理解的是，本公开覆盖在本公开的构思和技术范围内的所有修改、等同物和替换物。因此，可以不描述对于本领域普通技术人员而言完全理解本公开的方面不是必需的工艺、元件和技术。
除非另有说明，否则贯穿附图和书面描述，同样的附图标记、字符或其组合表示同样的元件，因此，将不重复其描述。此外，可以不示出与实施例的描述无关或不相关的部分以使描述清楚。
在附图中，为了清楚起见，可以夸大元件、层和区域的相对尺寸。另外，通常提供在附图中使用交叉影线和/或阴影以使相邻元件之间的边界清晰。因此，除非说明，否则交叉影线或阴影的存在或不存在都不传达或指示对特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。
这里参照作为实施例和/或中间结构的示意图的剖视图描述了各种实施例。如此，将预料到由于例如制造技术和/或公差而导致的图示形状的变化。此外，出于描述根据本公开的构思的实施例的目的，这里公开的具体结构或功能描述仅仅是说明性的。因此，这里公开的实施例不应被解释为限于所示的区域的形状，而是包括由例如制造引起的形状的偏差。
例如，示出为矩形的注入区通常将具有圆形或弯曲特征和/或在其边缘处的注入浓度梯度，而不是从注入区到非注入区的二元变化。同样地，通过注入形成的埋区可能导致在埋区与通过其进行注入的表面之间的区域中的一些注入。
因此，附图中示出的区域本质上是示意性的，并且它们的形状不旨在示出装置的区域的实际形状，并且不旨在是限制性的。另外，如本领域技术人员将认识到的，在全部不脱离本公开的精神或范围得情况下，可以以各种方式修改所描述的实施例。
在详细描述中，出于解释的目的，阐述了许多具体细节以提供对各种实施例的透彻理解。然而，明显的是，可以在没有这些具体细节或者具有一个或更多个等同布置的情况下实践各种实施例。在其他情况下，以框图形式示出了公知的结构和装置，以避免使各种实施例不必要地模糊。
为了易于解释，这里可以使用诸如“在……之下”、“在……下方”、“下(下部)”、“下侧”、“在……下面”、“在……上方”、“上(上部)”、“上侧”等的空间相对术语，以描述如附图中所示的一个元件或特征与另一(其他)元件或特征的关系。将理解的是，除了附图中所描绘的方位之外，空间相对术语旨在涵盖装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其他元件或特征“下方”、“之下”或“下面”的元件随后将被定向为“在”所述其他元件或特征“上方”。因此，示例术语“在……下方”和“在……下面”可以涵盖上方和下方两种方位。装置可以另外定向(例如，旋转90度或在其他方位处)，并且应相应地解释这里使用的空间相对描述语。类似地，当第一部分被描述为布置“在”第二部分“上”时，这表示第一部分布置在第二部分的上侧或下侧处，而不限于第二部分的基于重力方向的上侧。
此外，短语“在平面图中”表示当从上方观看对象部分时，并且短语“在示意性剖视图中”表示当从侧面观看通过竖直切割对象部分而截取的示意性剖面时。术语“叠置”或“叠置的”表示第一对象可以在第二对象上方或下方或者在第二对象的侧面，反之亦然。另外，术语“叠置”可以包括层、堆叠、面对(面向)或其变型、在……之上延伸、覆盖或部分地覆盖或者本领域普通技术人员将领会和理解的任何其他合适的术语。表述“不叠置”可以包括诸如“与……分开”或“在……旁边”或“从……偏移”的含义以及本领域普通技术人员将领会和理解的任何其他合适的等同物。术语“面对(面向)”及其变型可以表示第一对象可以直接或间接地与第二对象相对。在第三对象置于第一对象与第二对象之间的情况下，第一对象和第二对象尽管仍然彼此面对，但是可以被理解为彼此间接相对。
将理解的是，当元件、层、区域或组件被称为“形成在”另一元件、层、区域或组件“上”、“在”另一元件、层、区域或组件“上”、“连接到”或“(操作上地或通信地)结合到”另一元件、层、区域或组件时，它可以直接形成在所述另一元件、层、区域或组件上、直接在所述另一元件、层、区域或组件上、连接到或结合到所述另一元件、层、区域或组件，或者间接形成在所述另一元件、层、区域或组件上、间接在所述另一元件、层、区域或组件上、间接连接到或间接结合到所述另一元件、层、区域或组件，使得可以存在一个或更多个居间元件、层、区域或组件。另外，这可以共同地表示直接或间接结合或连接以及整体或非整体结合或连接。例如，当层、区域或组件被称为“电连接”或“电结合”到另一层、区域或组件时，它可以直接电连接或直接电结合到所述另一层、区域和/或组件，或者可以存在居间层、区域或组件。然而，“直接连接/直接结合”或“直接在……上”指一个组件直接连接或直接结合另一组件，或者直接在另一组件上，而没有居间组件。另外，在本说明书中，当层、膜、区域、板等的一部分形成在另一部分上时，形成方向不限于上方向，而是包括在侧表面上或在下方向上形成该部分。相反，当层、膜、区域或板等的一部分形成“在”另一部分“下面”时，这不仅包括该部分“直接在”另一部分“之下”的情况，而且还包括在该部分与另一部分之间存在另外的另一部分的情况。同时，可以类似地解释描述组件之间的关系的其他表述(诸如“在……之间”、“直接在……之间”或“与……相邻”和“直接与……相邻”)。此外，还将理解的是，当元件或层被称为“在”两个元件或层“之间”时，它可以是所述两个元件或层之间的唯一元件或层，或者也可以存在一个或更多个居间元件或层。
出于本公开的目的，当诸如“……中的至少一个(种/者)”或“……中的任何一个(种/者)”的表述在一列元件之后时修饰整列元件，而不修饰该列表中的单个元件。例如，“X、Y和Z中的至少一个(种/者)”和“选自由X、Y和Z组成的组中的至少一个(种/者)”可以被解释为仅X、仅Y、仅Z、X、Y和Z中的两个或更多个的任何组合(诸如以XYZ、XYY、YZ和ZZ为例，或其任何变型)。类似地，诸如“A和B中的至少一个(种/者)”的表述可以包括A、B或者A和B。如这里所使用的，“或”通常表示“和/或”，并且术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。例如，诸如“A和/或B”的表述可以包括A、B或者A和B。类似地，当诸如“……中的至少一个(种/者)”、“多个(种)……”、“……中的一个(种/者)”和其他介词短语的表述在一列元件之前(或之后)时，修饰整列元件，而不修饰该列中的单个元件。
将理解的是，尽管这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。将元件描述为“第一”元件可以不要求或暗示存在第二元件或其他元件。术语“第一”、“第二”等也可以在这里用于区分不同类别或集合的元件。为了简明起见，术语“第一”、“第二”等可以分别表示“第一类别(或第一集合)”、“第二类别(或第二集合)”等。
这里使用的术语仅用于描述具体实施例的目的，而不旨在称为本公开的限制。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”和“一个(种/者)”也旨在包括复数形式。还将理解的是，当在本说明书中使用术语“包括”、“具有”、“包含”及其变型时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
当可以不同地实现一个或更多个实施例时，可以与所描述的顺序不同地执行特定的工艺顺序。例如，可以基本上同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。
如这里所使用的，术语“基本上(基本)”、“约(大约)”、“大致”和类似术语用作近似术语而不用作程度术语，并且旨在考虑本领域普通技术人员将认识到的测量值或计算值中的固有偏差。如这里所使用的，“约(大约)”或“大致”包括所陈述的值，并且表示：在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的局限性)的情况下，在如由本领域普通技术人员确定的特定值的可接受偏差范围内。例如，“约(大约)”可以表示在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。此外，当描述本公开的实施例时，“可以”的使用指“本公开的一个或更多个实施例”。
此外，这里公开和/或陈述的任何数值范围旨在包括纳入在所陈述的范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所陈述的最小值1.0与所陈述的最大值10.0之间(并且包括所陈述的最小值1.0和所陈述的最大值10.0)的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值的所有子范围(诸如以2.4至7.6为例)。这里所陈述的任何最大数值限度旨在包括纳入在其中的所有较低数值限度，并且本说明书中所陈述的任何最小数值限度旨在包括纳入在其中的所有较高数值限度。因此，申请人保留修改本说明书(包括权利要求书)的权利，以明确陈述纳入在这里明确陈述的范围内的任何子范围。所有这样的范围旨在在本说明书中固有地描述，使得修改以明确陈述任何这样的子范围将符合要求。
在附图中关于块(例如，功能块)、单元和/或模块描述了一些实施例。本领域技术人员将理解的是，这样的块、单元和/或模块由逻辑电路、分立组件、微处理器、硬线电路、存储器元件、线路连接和其他电子电路物理地实现。这可以使用基于半导体的制造技术或其他制造技术来形成。由微处理器或其他类似硬件实现的块、单元和/或模块可以使用软件来编程和控制，以执行这里讨论的各种功能，可选地可以由固件和/或软件驱动。此外，每个块、单元和/或模块可以由专用硬件来实现，或者由执行一些功能的专用硬件和执行与专用硬件的功能不同的功能的处理器(例如，一个或更多个编程的微处理器和相关电路)的组合来实现。此外，在一些实施例中，在不脱离本公开的范围的情况下，块、单元和/或模块可以物理地分成两个或更多个交互的单独的块、单元和/或模块。此外，在一些实施例中，在不脱离本公开的范围的情况下，块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。
除非另外定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在常用词典中定义的术语)应被解释为具有与它们在相关领域和/或本说明书的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义来解释，除非在这里明确地如此定义。
图1是示意性示出根据本公开的实施例的发光元件的透视图。图2是示出图1的发光元件的示例的剖视图。
参照图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13以及置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以被实现为第一半导体层11、活性层12和第二半导体层13顺序地堆叠的发光层叠体(或层叠图案)。
在一个或更多个实施例中，发光元件LD可以设置为在一个方向上延伸的形状。当发光元件LD的延伸方向被称为纵向方向时，发光元件LD可以包括沿着纵向方向的第一端EP1和第二端EP2。第一半导体层11和第二半导体层13中的一个可以定位在发光元件LD的第一端EP1处。第一半导体层11和第二半导体层13中的另一个可以定位在发光元件LD的第二端EP2处。
在一个或更多个实施例中，发光元件LD可以设置为各种形状。作为示例，如图1中所示，发光元件LD可以具有在纵向方向上长的(例如，纵横比大于1的)棒状形状、条状形状或柱形状。作为另一示例，发光元件LD可以具有在纵向方向上短的(或纵横比小于1的)棒状形状、条状形状或柱形状。作为另一示例，发光元件LD可以具有纵横比为1的棒状形状、条状形状或柱形状。
例如，发光元件LD可以包括被制造为超小尺寸以具有纳米级(或纳米)至微米级(或微米)的直径D和/或长度L的发光二极管(LED)。
在一个或更多个实施例中，当发光元件LD在纵向方向上长(即，具有大于1的纵横比)时，发光元件LD的直径D可以为约0.5μm至约6μm，并且发光元件LD的长度L可以为约1μm至约10μm。然而，发光元件LD的直径D和长度L不限于此。可以改变发光元件LD的尺寸以满足应用发光元件LD的照明装置或自发光显示装置的设计条件。
在一个或更多个实施例中，第一半导体层11可以包括例如至少一个n型半导体层。沿着发光元件LD的纵向方向，第一半导体层11可以包括与活性层12接触的上表面和暴露于外部的下表面。第一半导体层11的下表面可以是发光元件LD的一端(或下端)。
在一个或更多个实施例中，活性层12可以位于第一半导体层11上，并且可以形成为单量子阱结构或多量子阱结构。作为示例，当活性层12由多量子阱结构形成时，活性层12可以具有势垒层、应变增强层和阱层周期性地且重复地堆叠为一个单元的结构。因为应变增强层具有比势垒层的晶格常数小的晶格常数，所以可以进一步加强施加到阱层的应变(例如压缩应变)。然而，活性层12的结构不限于上述实施例。
在一个或更多个实施例中，活性层12可以发射具有约400nm至约900nm的波长的光，并且可以使用双异质结构。活性层12可以包括与第一半导体层11接触的第一表面和与第二半导体层13接触的第二表面。
在一个或更多个实施例中，发光元件LD的颜色(或发射颜色)可以根据从活性层12发射的光的波长而确定。发光元件LD的颜色可以决定相应像素的颜色。例如，发光元件LD可以发射红光、绿光或蓝光。
在一个或更多个实施例中，当将一定电压(例如，预定电压)或更高电压的电场施加到发光元件LD的端部或者跨发光元件LD的端部施加一定电压(例如，预定电压)或更高电压的电场时，发光元件LD可以在电子-空穴对在活性层12中复合的同时发射光。通过利用该原理控制发光元件LD的发光，可以将发光元件LD用作显示装置中的像素的光源(或发光源)。
在一个或更多个实施例中，第二半导体层13可以位于活性层12的第二表面上，并且可以包括与第一半导体层11不同类型的半导体层。作为示例，第二半导体层13可以包括至少一个p型半导体层。
在一个或更多个实施例中，沿着发光元件LD的纵向方向，第二半导体层13可以包括与活性层12的第二表面接触的下表面和暴露于外部的上表面。这里，第二半导体层13的上表面可以是发光元件LD的另一端(或上端)。
在一个或更多个实施例中，第一半导体层11和第二半导体层13可以在发光元件LD的纵向方向上具有不同的相应厚度。作为示例，沿着发光元件LD的纵向方向，第一半导体层11可以具有比第二半导体层13的厚度相对大的厚度。因此，相比于靠近第一半导体层11的下表面，发光元件LD的活性层12可以定位为更靠近第二半导体层13的上表面。
示出了第一半导体层11和第二半导体层13中的每个由一个相应的层构成，但是本公开不限于此。在一个示例中，根据活性层12的材料，第一半导体层11和第二半导体层13中的每个还可以包括至少一个或更多个层，例如，包覆层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是位于具有不同晶格结构的半导体层之间并且用作缓冲件以减小晶格常数的差异的应变消除层。TSBR层可以由诸如p-GaInP、p-AlInP或p-AlGaInP等的p型半导体层构成，但是本公开不限于此。
在一个或更多个实施例中，除了上述第一半导体层11、活性层12和第二半导体层13之外，发光元件LD还可以包括位于第二半导体层13上的接触电极(在下文中称为“第一接触电极”)。另外，根据一个或更多个其他实施例，还可以包括位于第一半导体层11的一端上的另一接触电极(在下文中称为“第二接触电极”)。
在一个或更多个实施例中，第一接触电极和第二接触电极中的每个可以是欧姆接触电极，但是本公开不限于此。根据一个或更多个实施例，第一接触电极和第二接触电极可以是肖特基接触电极。第一接触电极和第二接触电极可以包括导电材料。
在一个或更多个实施例中，发光元件LD还可以包括绝缘膜14(或绝缘薄膜)。然而，根据一个或更多个实施例，绝缘膜14可以被省略，或者可以设置为仅覆盖第一半导体层11、活性层12和第二半导体层13的一部分。
在一个或更多个实施例中，绝缘膜14可以减小或防止当活性层12接触除第一半导体层11和第二半导体层13之外的导电材料时可能发生的电短路的可能性。此外，绝缘膜14可以使发光元件LD的表面缺陷减少或最少化，以改善发光元件LD的寿命和发光效率。只要可以避免活性层12与外部导电材料短路，就不需要设置绝缘膜14。
在一个或更多个实施例中，绝缘膜14可以围绕包括第一半导体层11、活性层12和第二半导体层13的发光层叠体的外周表面的至少一部分。
在上述实施例中，已经描述了绝缘膜14完全围绕第一半导体层11、活性层12和第二半导体层13中的每个的外周表面的形式，但是本公开不限于此。
在一个或更多个实施例中，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括从由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、氧化钛(TiOx)、氧化铪(HfOx)、氧化钛锶(SrTiOx)、氧化钴(CoxOy)、氧化镁(MgO)、氧化锌(ZnOx)、氧化钌(RuOx)、氧化镍(NiO)、氧化钨(WOx)、氧化钽(TaOx)、氧化钆(GdOx)、氧化锆(ZrOx)、氧化镓(GaOx)、氧化钒(VxOy)、ZnO:Al、ZnO:B、InxOy:H、氧化铌(NbxOy)、氟化镁(MgFx)、氟化铝(AlFx)、铝基聚合物膜(alucone polymer film)、氮化钛(TiN)、氮化钽(TaN)、氮化铝(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)、氮化钒(VN)等组成的组中选择的至少一种绝缘材料。然而，本公开不限于此，并且可以使用具有绝缘性质的各种材料作为绝缘膜14的材料。
在一个或更多个实施例中，绝缘膜14可以设置为单层的形式或设置为包括双层的多层的形式。
上述发光元件LD可以用作各种显示装置的发光源(或光源)。发光元件LD可以通过表面处理工艺制造。例如，当多个发光元件LD在液体溶液(或溶剂)中混合并被供应到每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)时，可以对发光元件LD中的每个进行表面处理，使得发光元件LD可以均匀地喷射而不在溶液中不均匀地聚集。
包括上述发光元件LD的发光单元(或发光器件)可以用于使用适当光源的各种类型的电子装置(包括显示装置)。例如，当多个发光元件LD位于显示面板的每个像素的像素区域中时，发光元件LD可以用作每个像素的光源。然而，应用发光元件LD的领域不限于上述示例。例如，发光元件LD也可以用于使用适当光源的其他类型的电子装置(诸如照明装置)。
然而，这仅是示例，根据本公开的实施例的应用于显示装置的发光元件LD不限于此。例如，发光元件可以是倒装芯片型微发光二极管或包括有机发光层的有机发光元件。
图3是示出显示装置的框图。
参照图3，根据本公开的实施例的显示装置100可以包括显示器110、扫描驱动器120、数据驱动器130、时序控制器140和电力驱动器150。
在一个或更多个实施例中，显示器110可以包括像素PX。尽管在图3中仅示出了一个像素PX，但是多个像素PX可以位于显示器110中。例如，像素PX可以以矩阵形式布置，该矩阵形式包括在行方向上延伸的多个像素行和在列方向上延伸的多个像素列。
在一个或更多个实施例中，显示器110可以通过接收针对每个帧时间段的灰度电压Data_grey并通过具有与灰度电压Data_grey对应的脉冲宽度的驱动电流发射光来显示与一帧的图像数据对应的图像。
在一个或更多个实施例中，每个像素PX可以连接到在行方向上延伸的扫描线SL(N)和扫频(sweep)电压线VL，并且可以连接到在列方向上延伸的数据线DL、参考电压线RL和感测线SSL。像素PX可以连接到第一电源线PL1和第二电源线PL2。
在一个或更多个实施例中，扫描线SL(N)可以包括多条扫描线。在一个示例中，扫描线SL(N)和扫频电压线VL可以在行方向上延伸并且可以连接到扫描驱动器120。
在一个或更多个实施例中，数据线DL、感测线SSL和参考电压线RL可以在列方向上延伸，并且可以连接到数据驱动器130。
在一个或更多个实施例中，第一电源线PL1和第二电源线PL2可以连接到电力驱动器150。
参考电压线RL和感测线SSL可以连接到数据驱动器130，但是在一个或更多个实施例中，参考电压线RL和感测线SSL可以连接到电力驱动器150。
在下文中，将主要说明连接到像素PX的扫描线SL(N)、扫频电压线VL、数据线DL、参考电压线RL、感测线SSL以及第一电源线PL1和第二电源线PL2。
在一个或更多个实施例中，像素PX可以包括发光元件(例如，图1的发光元件LD)以及向发光元件输出驱动电流的像素电路。发光元件可以是使用无机材料制造的无机发光二极管(LED)。发光元件可以是具有小于1微米(μm)的尺寸的微LED。发光元件可以是能够发射特定颜色的光的LED，诸如红色LED、绿色LED和蓝色LED。
在一个或更多个实施例中，扫描驱动器120可以基于从时序控制器140提供的第一控制信号CS1生成多个扫描信号SCAN。扫描驱动器120可以顺序地生成多个扫描信号SCAN。生成的扫描信号SCAN可以通过扫描线SL(N)提供给像素PX。像素PX可以通过扫描线SL(N)接收多个扫描信号SCAN。多个扫描信号SCAN可以包括第一扫描信号和第二扫描信号。
在一个或更多个实施例中，第一扫描信号和第二扫描信号中的每个可以被设定为具有栅极导通电平的电压，栅极导通电平与对应的扫描信号被供应到的晶体管的类型对应。当供应扫描信号时，接收扫描信号的晶体管可以被设定为导通状态。例如，供应给P沟道金属氧化物半导体(PMOS)晶体管的扫描信号的栅极导通电平可以是逻辑低电平，并且供应给N沟道金属氧化物半导体(NMOS)晶体管的扫描信号的栅极导通电平可以是逻辑高电平。在下文中，表述“供应扫描信号”可以表示以可以使由扫描信号控制的晶体管导通的逻辑电平供应扫描信号。
在一个或更多个实施例中，扫描驱动器120可以基于从时序控制器140提供的第二控制信号CS2生成扫频电压Vswep。扫描驱动器120可以在一定时段(例如，预定时段)期间生成线性地改变的扫频电压Vswep，并且可以通过扫频电压线VL将生成的扫频电压Vswep提供给像素PX。另外，扫描驱动器120可以在除了该时段(例如，预定时段)之外的时段期间生成具有非线性地减小至少两次或更多次的大小的扫频电压Vswep，并且可以通过扫频电压线VL将生成的扫频电压Vswep提供给像素PX。
在一个或更多个实施例中，数据驱动器130可以基于从时序控制器140提供的第三控制信号CS3生成灰度电压Data_grey、参考电压Vref和感测电压Vs。数据驱动器130可以将生成的灰度电压Data_grey输出到数据线DL。数据驱动器130可以将生成的参考电压Vref输出到参考电压线RL。数据驱动器130可以将生成的感测电压Vs输出到感测线SSL。
在一个或更多个实施例中，电力驱动器150可以生成第一电源电压VDD和第二电源电压VSS以驱动显示器110。在一个示例中，第一电源电压VDD可以被提供给第一电源线PL1，并且第二电源电压VSS可以被提供给第二电源线PL2。第一电源电压VDD的电压电平可以高于第二电源电压VSS的电压电平。例如，第一电源电压VDD可以为约8V，并且第二电源电压VSS可以为约0V。
在一个或更多个实施例中，时序控制器140可以通过控制扫描驱动器120、数据驱动器130和电力驱动器150来控制显示器110。时序控制器140可以从外部装置接收控制信号CONT和图像数据DATA1。时序控制器140可以使用控制信号CONT生成第一控制信号CS1、第二控制信号CS2和第三控制信号CS3。
在一个或更多个实施例中，显示装置100可以通过各种发光元件输出各种波长的光。在一个示例中，当显示装置100的发光元件是用于发射绿光的发光元件时，由于由发光元件的材料特性导致的颜色移位现象，图像质量会劣化。在一个示例中，通过基于参考电压Vref和感测电压Vs来恒定地控制驱动电流，可以减少或防止颜色移位现象，以改善图像的显示质量。
图4是示出包括在图3的显示装置中的像素的示例的电路图。
为了便于描述，图4示出了位于第i水平线(或第i像素行)上并且连接到第j数据线Dj的像素PX，其中，i和j可以是大于0的自然数。
参照图4，像素PX包括发光元件LD和向发光元件LD输出驱动电流的像素电路。像素电路可以包括第一晶体管至第四晶体管T1、T2、T3和T4以及第一电容器Cst和第二电容器Cswp。
在一个或更多个实施例中，发光元件LD的第一电极(例如，阳极电极)可以连接到第一节点N1，并且发光元件LD的第二电极(例如，阴极电极)可以连接到用于传输第二电源电压VSS的第二电源线PL2。发光元件LD可以响应于从第一晶体管T1供应的电流的量而产生具有一定亮度(例如，预定亮度)的光。
在一个或更多个实施例中，第二电源线PL2可以具有线形状，但是本公开不限于此。例如，第二电源线PL2可以是呈导电板的形式的导电层。
同时，尽管图4示出了包括单个发光元件LD的像素PX，但是在一个或更多个其他实施例中，像素PX可以包括多个发光元件，并且多个发光元件可以串联连接、并联连接或者串联和并联连接。例如，发光元件LD可以具有多个发光元件串联连接、并联连接或者串联和并联连接在第二电源线PL2与第一节点N1之间的形式。
在一个或更多个实施例中，如图4中所示，第一晶体管T1可以是n型MOSFET。第二晶体管T2至第四晶体管至T4可以是n型MOSFET。
在下文中，如图4中所示，将描述像素PX的晶体管T1至T4是n型MOSFET的一个或更多个实施例。在另一示例中，第三晶体管T3和第四晶体管T4可以是p型MOSFET，并且因此像素电路的连接关系可以改变。
在一个或更多个实施例中，第一晶体管T1可以连接到发光元件LD，以将向发光元件LD输出驱动电流。驱动电流可以根据施加在第一晶体管T1的栅极和源极之间的电压的大小而确定。
在一个或更多个实施例中，第一晶体管T1(或驱动晶体管)的第一电极可以连接到第一电源线PL1，并且第一晶体管T1的第二电极可以连接到第一节点N1。第一晶体管T1的栅电极可以连接到第三节点N3。第一晶体管T1可以响应于第三节点N3的电压来控制驱动电流，驱动电流从提供第一电源电压VDD的第一电源线PL1通过发光元件LD流向提供第二电源电压VSS的第二电源线PL2。例如，第一电源电压VDD可以被设定为比第二电源电压VSS高的电压。
在一个或更多个实施例中，第二晶体管T2可以连接在参考电压线RL与第三节点N3之间。第二晶体管T2的栅电极可以连接到第二节点N2。第二晶体管T2可以响应于第二节点N2的电压而将来自参考电压线RL的参考电压Vref提供给第三节点N3(或第一晶体管T1的栅电极)。
在一个或更多个实施例中，第三晶体管T3可以连接在数据线Dj与第二节点N2之间。第三晶体管T3的栅电极可以连接到第i第一扫描线(在下文中，称为第一扫描线)。当供应第一扫描信号时，第三晶体管T3可以导通，并且灰度电压Data_grey可以从数据线Dj提供给第二节点N2。
在一个或更多个实施例中，第二晶体管T2可以通过灰度电压Data_grey导通，并且参考电压Vref可以被提供给第三节点N3(或第一晶体管T1的栅电极)。
在一个或更多个实施例中，第四晶体管T4可以连接在感测线SSL与第一节点N1之间。第四晶体管T4的栅电极可以连接到第i第二扫描线(在下文中，称为第二扫描线)。当供应第二扫描信号时，第四晶体管T4可以导通，并且感测电压Vs可以被提供给第一节点N1。第一节点N1可以以感测电压Vs被初始化。
在一个或更多个实施例中，第一电容器Cst可以具有连接到第一晶体管T1的栅极的第一电极和连接到第一晶体管T1的源极的第二电极。第一电容器Cst可以存储与由第二晶体管T2传输的参考电压Vref和由第四晶体管T4提供的感测电压Vs之间的差对应的电压。因为第一电容器Cst连接在第一晶体管T1的栅极和源极之间，所以第一晶体管T1可以将具有基于存储在第一电容器Cst中的电压而确定的大小的驱动电流输出到发光元件LD。
在一个或更多个实施例中，第二电容器Cswp可以具有连接到扫频电压线VL的第一电极和连接到第二晶体管T2的栅极的第二电极。第二电容器Cswp可以存储由第三晶体管T3响应于第一扫描信号S1i而传输的灰度电压Data_grey，并且第二节点N2的电压可以通过在发射时段期间线性地改变的扫频电压Vswep而线性地增大。当第二节点N2的线性地增大的电压变得高于第二晶体管T2的阈值电压时，第二晶体管T2可以导通，并且参考电压Vref可以被施加到第一晶体管T1的栅极，使得第一晶体管T1可以截止。
在一个或更多个实施例中，当灰度电压Data_grey低时，可以使第二节点N2的电压变得高于第二晶体管T2的阈值电压的时间点推迟。此外，因为第一晶体管T1可以延迟或缓慢地截止，所以可以增加发光元件LD的发射时间。相反，当灰度电压Data_grey高时，第二节点N2的电压可以相对快地变得高于第二晶体管T2的阈值电压。此外，因为第一晶体管T1快速地截止，所以可以减少发光元件LD的发射时间。以这种方式，可以通过基于灰度电压Data_grey和扫频电压Vswep控制发光元件LD的发射时间来表现灰度。
在一个或更多个实施例中，在一定时段(例如，预定时段)期间，扫频电压Vswep可以在从第一电压电平线性地改变为第二电压电平的同时被提供给第二节点N2，第一电压电平是低电平，第二电压电平是高电平。在除了该时段(例如，预定时段)之外的时段期间，扫频电压Vswep可以从第二电压电平非线性地减小，并可以作为第三电压电平被提供给第二节点N2，并且可以从第三电压电平非线性地减小并作为第一电压电平被提供给第二节点N2，第三电压电平是中间电平。
在一个或更多个实施例中，当提供给第二节点N2的扫频电压Vswep从第二电压电平改变为第三电压电平时，可以根据灰度电压Data_grey以及第二电压电平与第三电压电平之间的差来控制发光元件LD的发射时间。
图5是示出在一帧期间供应给图4的像素的信号的示例的时序图。
在一个或更多个实施例中，一个帧周期可以包括第一驱动时段TP1、第二驱动时段TP2和第三驱动时段TP3。在一个示例中，第一驱动时段TP1和第二驱动时段TP2可以包括非发射时段NEP。第三驱动时段TP3可以包括发射时段EP。
在一个或更多个实施例中，非发射时段NEP可以指从第一电源线PL1通过发光元件LD流向第二电源线PL2的驱动电流的路径被阻断的时段。发射时段EP可以指形成驱动电流的路径使得发光元件LD基于驱动电流而发射光的时段。
在一个或更多个实施例中，第一驱动时段TP1和第三驱动时段TP3可以指扫频电压Vswep在从作为低电平的第一电压电平Vswep1到作为高电平的第二电压电平Vswep2的范围内线性地改变的时段。
在一个或更多个实施例中，第一驱动时段TP1和第三驱动时段TP3可以是第一扫描信号S1i和第二扫描信号S2i保持处于低电平(或栅极截止电平)的时段。
在一个或更多个实施例中，第二驱动时段TP2可以包括扫频电压Vswep从第二电压电平Vswep2非线性地转变为第三电压电平Vswep3的时段以及扫频电压Vswep从第三电压电平Vswep3非线性地转变为第一电压电平Vswep1的时段。
在一个或更多个实施例中，第二驱动时段TP2可以包括电压写入时段P1和初始化时段P2。
在一个或更多个实施例中，电压写入时段P1可以是第一扫描信号S1i保持处于高电平(或栅极导通电平)的时段。可以通过供应第一扫描信号S1i来使第三晶体管(例如，图4的第三晶体管T3)导通。灰度电压Data_grey可以被施加到数据线Dj。灰度电压Data_grey可以通过第三晶体管T3被施加到第二节点N2。在一个示例中，灰度电压Data_grey可以是根据灰度数据而设定在约-5.5V与约-1V之间的值。
在一个或更多个实施例中，灰度电压Data_grey可以随着灰度数据的灰度值减小而具有较高的电压电平，并且灰度电压Data_grey可以随着灰度数据的灰度值增大而具有较低的电压电平。灰度电压Data_grey可以充在第二电容器Cswp中。
在一个或更多个实施例中，在电压写入时段P1期间，当灰度电压Data_grey(例如，约-5.5V至约-1V)和从第一电压电平Vswep1(例如，约1V)线性地增大至第二电压电平Vswep2(例如，约7V)的扫频电压Vswep被施加到第二节点N2时，第二晶体管T2可以导通。在一个示例中，可以形成从参考电压线RL通过第二晶体管T2到第三节点N3的电流路径，并且可以将参考电压Vref(例如，约-6V)供应到第三节点N3。参考电压Vref可以被提供给第一晶体管T1的栅电极。
在一个或更多个实施例中，初始化时段P2可以是第二扫描信号S2i保持处于高电平(或栅极导通电平)的时段。可以通过供应第二扫描信号S2i来使第四晶体管(例如，图4的第四晶体管T4)导通。感测电压Vs(例如，约-12V)可以被施加到感测线SSL。感测电压Vs可以通过第四晶体管T4被施加到第一节点N1。第一节点N1(或发光元件LD的第一电极)可以以感测电压Vs被初始化。
在一个或更多个实施例中，当供应到第一节点N1(或发光元件LD的第一电极)的感测电压Vs高于标准(例如，预定标准)时，发光元件LD的寄生电容的电压可以不放电，而是可以充电。因此，低于第二电源电压VSS(例如，约0V)的感测电压Vs(例如，约-12V)可以是合适的。
在一个或更多个实施例中，在电压写入时段P1期间，当第二晶体管T2和第三晶体管T3导通时，参考电压Vref可以被施加到第三节点N3。
在一个或更多个实施例中，在初始化时段P2期间，当第四晶体管T4导通时，第一节点N1可以以感测电压Vs被初始化。
在一个或更多个实施例中，驱动电路可以基于参考电压Vref来控制驱动电流的大小。用于基于参考电压Vref使驱动电流的大小保持处于一定电平(例如，预定电平)的感测电压Vs可以被施加在第一晶体管T1的栅极和源极之间。
在一个或更多个实施例中，初始化时段P2的至少一部分可以与电压写入时段P1重叠。在一个示例中，初始化时段P2的长度可以比电压写入时段P1的长度长。例如，电压写入时段P1可以被设定为2个水平时段2H，并且初始化时段P2可以被设定为4个水平时段4H。第二扫描信号S2i可以在2个水平时段2H中与第一扫描信号S1i重叠。
在一个或更多个实施例中，当电压写入时段P1被设定为2个水平时段2H时，供应给第i-1第一扫描线的第一扫描信号可以在1个水平时段1H中与提供给第i第一扫描线的扫描信号叠置。
然而，这仅是示例，电压写入时段P1和初始化时段P2的长度不限于此，并且可以根据驱动条件等以各种方式设计和修改。
在一个或更多个实施例中，电压写入时段P1可以包括第一转变时段SP1，在第一转变时段SP1中，扫频电压Vswep从作为高电平的第二电压电平Vswep2转变为作为中间电平的第三电压电平Vswep3。在一个示例中，第三电压电平Vswep3可以是第一电压电平Vswep1与第二电压电平Vswep2之间的电压值。在一个示例中，当扫频电压Vswep转变为第三电压电平Vswep3时，施加到第二节点N2的电压也可以减小从第二电压电平Vswep2到第三电压电平Vswep3所减小的电压(在下文中，称为第一转变电压SW1)。即使当扫频电压Vswep从第二电压电平Vswep2转变为第三电压电平Vswep3时，因为第二晶体管T2的栅极(即，第二节点N2)的电压高于参考电压Vref，所以第二晶体管T2可以导通。
在一个或更多个实施例中，在扫频电压Vswep从第二电压电平Vswep2非线性地转变为第三电压电平Vswep3之后，电压写入时段P1可以包括扫频电压Vswep保持处于第三电压电平Vswep3的保持时段SP2的至少一部分。
在一个或更多个实施例中，第二晶体管T2的导通时序可以根据灰度电压Data_grey、第一转变电压SW1和第二晶体管T2的阈值电压来确定。在一个或更多个实施例中，驱动电路的第二晶体管T2可以基于灰度电压Data_grey来控制驱动电流的脉冲宽度。驱动电路可以基于扫频电压Vswep和灰度电压Data_grey来控制发光元件LD的发射时间。
在一个或更多个实施例中，初始化时段P2可以包括停止供应第一扫描信号S1i而供应第二扫描信号S2i的时段。在不与电压写入时段P1重叠的初始化时段P2中，扫频电压Vswep可以包括从第三电压电平Vswep3转变为第一电压电平Vswep1的第二转变时段SP3。因为扫频电压Vswep从第三电压电平Vswep3转变为第一电压电平Vswep1(例如，约1V)，并且因为未供应第一扫描信号S1i，所以施加到第二节点N2的电压可以减小将从第三电压电平Vswep3到第一电压电平Vswep1所减小的电压(在下文中称为第二转变电压SW2)。也就是说，第二晶体管T2的栅极-源极电压可以低于第二晶体管T2的阈值电压，并且第二晶体管T2可以截止。
在一个或更多个实施例中，在初始化时段P2期间，第二转变时段SP3可以包括扫频电压Vswep保持处于第一电压电平Vswep1的时段。
在一个或更多个实施例中，在第三驱动时段TP3期间，停止第二扫描信号S2i的供应，使得第四晶体管T4可以截止，并且当第一晶体管T1的栅极-源极电压变得高于第一晶体管T1的阈值电压时，第一晶体管T1可以导通。另外，可以通过第一电源电压VDD(例如，约8V)与第二电源电压VSS(例如，约0V)之间的电压差形成电流路径，使得第一晶体管T1可以输出与存储在第一电容器Cst中的电压对应的驱动电流，并且发光元件LD可以开始发射具有与驱动电流对应的亮度的光。
在一个或更多个实施例中，在第三驱动时段TP3期间，当停止第二扫描信号S2i的供应时，施加到第一节点N1的电压可以增大。此外，当施加到第一节点N1的电压增大时，施加到与第一晶体管T1的栅电极连接的第三节点N3的电压也可以增大。因此，当第一晶体管T1的栅极-源极电压变为正电压时，第一晶体管T1可以导通。
在一个或更多个实施例中，在第三驱动时段TP3期间，扫频电压Vswep可以从第一电压电平Vswep1(例如，约1V)线性地增大。因此，第二节点N2(即，第二晶体管T2的栅电极)的电压也可以线性地增大。第二晶体管T2的作为第二节点N2的电压与参考电压Vref之间的差的栅极-源极电压可以逐渐增大。当第二晶体管T2的栅极-源极电压变得高于第二晶体管T2的阈值电压时，发射时段EP(或第三驱动时段TP3)可以结束，并且非发射时段NEP(或第一驱动时段TP1)可以开始。当第二晶体管T2的栅极-源极电压变得高于第二晶体管T2的阈值电压时，第二晶体管T2可以导通。
在一个或更多个实施例中，当参考电压Vref(例如，约-6V)通过第二晶体管T2被施加到第一晶体管T1的栅电极时，施加到第三节点N3的电压也可以减小，使得第一晶体管T1的栅极-源极电压可以变为负电压。因此，第一晶体管T1可以截止。
图6A和图6B是示出发光元件的根据图5的灰度电压的发射时段的图。
参照图6A和图6B，示出了根据灰度电压(例如，图5的灰度电压Data_grey)的大小的发射时段。示出了与数据灰度值顺序地减小的第一数据灰度值至第五数据灰度值对应的第一灰度电压至第五灰度电压Vdg1、Vdg2、Vdg3、Vdg4和Vdg5。当数据灰度值较小时，灰度电压Data_grey可以具有较高的电压电平。灰度电压Data_grey越低，第二晶体管T2截止的时段越长，因此，发射时段(例如，图5的发射时段EP)越长。例如，对应于第一灰度电压Vdg1的发射时段可以比对应于第五灰度电压Vdg5的发射时段长。
图7A至图7C是示出发光元件的根据提供给图4的扫频电压线的控制信号的发射时段的图。
参照图7A至图7C，示出了发光元件根据作为在由扫频电压线(例如，图4的扫频电压线VL)提供的扫频电压Vswep在其中转变的第一转变时段(例如，图5的第一转变时段SP1)中从第二电压电平Vswep2非线性转变的电压的第三电压电平Vswep3的发射时间。
参照图7A和图7B，对于相同的灰度电压(例如，图5的灰度电压Data_grey)，在作为高电平的第二电压电平Vswep2处的转变电压(例如，图5的第一转变电压SW1)越高(例如，第三电压电平Vswep3越低)，第二节点N2的电压可以越高。对于相同的灰度电压，随着第一转变电压SW1增大，施加到第二节点N2的电压可以增大，并且可以变得高于第二晶体管T2的阈值电压。此外，第一晶体管T1可以相对快速地截止，并且发光元件的发射时间可以缩短。因为图7A的第一转变电压SW1比图7B的第一转变电压SW1小，所以图7A的发光元件的发射时间可以相对较长。因为图7B的第一转变电压SW1比图7C的第一转变电压SW1小，所以图7B的发光元件的发射时间可以相对长。
图8是示出在一帧期间供应给图4的像素的信号的示例的时序图。
除了由图4的扫频电压线VL供应的扫频电压Vswep的操作之外，图8的时序图可以与参照图5描述的像素PX的操作相同。因此，相同的附图标记用于相同或对应的组件，并且将省略其重复描述。
图8的时序图示出了在不根据扫频电压Vswep的转变来调节发光元件的发射时段(即，调节发光元件的亮度)的像素电路的操作。
在一个或更多个实施例中，一个帧周期可以包括第一驱动时段TP1'、第二驱动时段TP2'和第三驱动时段TP3'。在一个示例中，第一驱动时段TP1'和第二驱动时段TP2'可以包括非发射时段NEP。第三驱动时段TP3'可以包括发射时段EP。
在一个或更多个实施例中，第一驱动时段TP1'和第三驱动时段TP3'可以指扫频电压Vswep在从作为低电平的第一电压电平Vswep1到作为高电平的第二电压电平Vswep2的范围内线性地改变的时段。
在一个或更多个实施例中，第二驱动时段TP2'可以包括扫频电压Vswep从作为高电平的第二电压电平Vswep2非线性地转变为作为低电平的第一电压电平Vswep1的时段。
在一个或更多个实施例中，第二驱动时段TP2'可以包括电压写入时段P1'和初始化时段P2'。
在一个或更多个实施例中，电压写入时段P1'可以是第一扫描信号S1i保持处于高电平(或栅极导通电平)的时段。可以通过供应第一扫描信号S1i来使第三晶体管(例如，图4的第三晶体管T3)导通。灰度电压Data_grey可以被施加到数据线Dj。
在一个或更多个实施例中，在电压写入时段P1'中，当灰度电压Data_grey(例如，约-5.5V至约-1V)和从第一电压电平Vswep1(例如，约1V)线性地增大至第二电压电平Vswep2(例如，约7V)的扫频电压Vswep被施加到第二节点N2时，第二晶体管T2可以导通。在一个或更多个实施例中，可以形成从参考电压线RL通过第二晶体管T2到第三节点N3的电流路径，并且可以将参考电压Vref(例如，约-6V)供应到第三节点N3。参考电压Vref可以被提供给第一晶体管T1的栅电极。
在一个或更多个实施例中，初始化时段P2'可以是第二扫描信号S2i保持处于高电平(或栅极导通电平)的时段。可以通过供应第二扫描信号S2i来使第四晶体管(例如，图4的第四晶体管T4)导通。感测电压Vs(例如，约-12V)可以被施加到感测线SSL。感测电压Vs可以通过第四晶体管T4被施加到第一节点N1。第一节点N1(或发光元件LD的第一电极)可以以感测电压Vs被初始化。
在一个或更多个实施例中，初始化时段P2'的至少一部分可以与电压写入时段P1'重叠。在一个示例中，初始化时段P2'的长度可以比电压写入时段P1'的长度长。
在一个或更多个实施例中，电压写入时段P1'可以包括扫频电压Vswep从作为高电平的第二电压电平Vswep2非线性地转变为作为低电平的第一电压电平Vswep1的时段。
在一个或更多个实施例中，当扫频电压Vswep从第二电压电平Vswep2转变为第一电压电平Vswep1时，施加到第二节点(例如，图4的第二节点N2)的电压可以减小转变电压SW'，转变电压SW'是从第二电压电平Vswep2到第一电压电平Vswep1所减小的电压。转变电压SW'可以是与第二电压电平Vswep2和第一电压电平Vswep1之间的差对应的电压值。
在一个或更多个实施例中，当扫频电压Vswep从第二电压电平Vswep2转变为第一电压电平Vswep1时，施加到第二节点N2的电压可以减小，使得第二晶体管T2的栅极-源极电压可以低于第二晶体管T2的阈值电压，并且第二晶体管T2可以截止。
在一个或更多个实施例中，在第三驱动时段TP3'中，扫频电压Vswep可以从第一电压电平Vswep1(例如，约1V)线性地增大。因此，第二节点N2(即，第二晶体管T2的栅电极)的电压也可以线性地增大。第二晶体管T2的作为第二节点N2的电压与参考电压Vref之间的差的栅极-源极电压可以逐渐增大。当第二晶体管T2的栅极-源极电压变得高于第二晶体管T2的阈值电压时，发射时段EP(或第三驱动时段TP3')可以结束，并且非发射时段NEP(或第一驱动时段TP1')可以开始。当第二晶体管T2的栅极-源极电压变得高于第二晶体管T2的阈值电压时，第二晶体管T2可以导通。导通的第二晶体管T2可以将参考电压Vref施加到第一晶体管T1的栅电极，并且第一晶体管T1可以截止。
根据本公开的实施例的像素和包括该像素的显示装置可以提供优异的显示质量和具有相对高的分辨率的屏幕。
然而，本公开的效果不限于上述效果，并且可以在不脱离本公开的精神和范围的情况下各种地扩展。
如上所述，已经参照附图描述了本公开的优选实施例。然而，本领域技术人员将理解的是，在不脱离如在所附权利要求及将包括在其中的功能等同物中阐述的本公开的精神和范围的情况下，可以对本公开进行各种修改和改变。

Claims (10)

1.一种像素，所述像素包括：
发光元件；
第一晶体管，连接在第一电源线与第一节点之间，并且被配置为产生从所述第一电源线通过所述发光元件流向第二电源线的驱动电流，所述第一电源线被配置为提供第一电源电压，所述第二电源线被配置为提供第二电源电压；
第二晶体管，连接在第三电源线与所述第一晶体管的栅电极之间，所述第三电源线被配置为提供参考电压；
第三晶体管，连接在数据线与所述第二晶体管的栅电极之间，并且被配置为响应于第一扫描信号而导通，所述数据线被配置为提供灰度电压；
第四晶体管，连接在第四电源线与所述第一节点之间，并且被配置为响应于第二扫描信号而导通，所述第四电源线被配置为提供感测电压；
第一电容器，在所述第一晶体管的所述栅电极与所述第一节点之间；以及
第二电容器，在所述第二晶体管的所述栅电极与扫频电压线之间，所述扫频电压线被配置为提供扫频电压，所述扫频电压响应于控制信号而从第一电压电平线性地改变为第二电压电平，并且在所述第三晶体管导通的时段期间从所述第二电压电平非线性地改变为第三电压电平。
2.根据权利要求1所述的像素，其中，所述第三电压电平在所述第一电压电平与所述第二电压电平之间，并且
其中，所述发光元件的发射时间与所述灰度电压和所述第三电压电平对应。
3.根据权利要求2所述的像素，其中，所述发光元件的所述发射时间随着所述灰度电压的电平降低而增加。
4.根据权利要求2所述的像素，其中，所述发光元件的所述发射时间随着所述第三电压电平降低而减少。
5.根据权利要求1所述的像素，其中，所述扫频电压线被配置为在所述第四晶体管导通并且所述第三晶体管截止的时段期间提供从所述第三电压电平非线性地改变为所述第一电压电平的所述扫频电压。
6.根据权利要求1所述的像素，其中，一个帧周期包括：
第一时段，在所述第一时段期间，所述第一扫描信号被供应到所述第三晶体管，并且供应到所述数据线的所述灰度电压被写入到与所述第二晶体管的所述栅电极连接的第二节点；以及
第二时段，在所述第二时段期间，所述第二扫描信号被供应到所述第四晶体管，并且供应到所述第四电源线的所述感测电压被写入到所述第一节点，并且
其中，所述第二时段与所述第一时段至少部分地重叠。
7.根据权利要求6所述的像素，其中，在所述第一时段期间，所述第三晶体管被配置为导通，并且供应到所述第三电源线的所述参考电压被配置为写入到与所述第一晶体管的所述栅电极连接的第三节点。
8.根据权利要求6所述的像素，其中，所述第二时段的持续时间是所述第一时段的持续时间的两倍。
9.根据权利要求6所述的像素，其中，所述一个帧周期还包括第三时段，所述第三时段用于提供从所述第一电压电平线性地改变为所述第二电压电平的所述扫频电压，并且
其中，所述第二晶体管和所述第三晶体管被配置为在所述第三时段期间截止。
10.根据权利要求1所述的像素，其中，所述第一节点被配置为电连接到所述第二电源线，并且
其中，所述发光元件被配置为发射绿光。
CN202311386286.7A 2022-10-25 2023-10-24 像素和包括该像素的显示装置 Pending CN117935720A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0138629 2022-10-25
KR1020220138629A KR20240062156A (ko) 2022-10-25 2022-10-25 화소 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN117935720A true CN117935720A (zh) 2024-04-26

Family

ID=90761750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311386286.7A Pending CN117935720A (zh) 2022-10-25 2023-10-24 像素和包括该像素的显示装置

Country Status (3)

Country Link
US (1) US20240233623A9 (zh)
KR (1) KR20240062156A (zh)
CN (1) CN117935720A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009109784A (ja) * 2007-10-31 2009-05-21 Hitachi Displays Ltd 画像表示装置
EP3389039A1 (en) * 2017-04-13 2018-10-17 Samsung Electronics Co., Ltd. Display panel and driving method of display panel
KR102658371B1 (ko) * 2020-04-02 2024-04-18 삼성디스플레이 주식회사 화소 회로 및 표시 패널
KR20220026661A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20220151078A (ko) * 2021-05-04 2022-11-14 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20240135868A1 (en) 2024-04-25
US20240233623A9 (en) 2024-07-11
KR20240062156A (ko) 2024-05-09

Similar Documents

Publication Publication Date Title
US11790837B2 (en) Pixel and display apparatus including same
US11783764B2 (en) Pixel, display device having same and driving method thereof
US11935988B2 (en) Display device
CN103065586B (zh) 显示装置
US7609234B2 (en) Pixel circuit and driving method for active matrix organic light-emitting diodes, and display using the same
US11315464B2 (en) Display device
US11710447B2 (en) Display device
US9548025B2 (en) Capacitor, driving circuit comprising the capacitor, and display device comprising the driving circuit
US7537946B2 (en) Display apparatus
CN103038812B (zh) 显示装置
KR20040076614A (ko) 표시장치 및 표시장치의 구동방법
US11645964B2 (en) Display device having compensator that sets grayscale values
US20150049130A1 (en) Optoelectronic device and method for driving same
US11631365B2 (en) Display device
CN117935720A (zh) 像素和包括该像素的显示装置
US11367384B2 (en) Display device capable of improving power consumption and method for driving the same
US20220122524A1 (en) Pixel and display device including the same
US11699385B2 (en) Display device and method of driving the same
US11929034B2 (en) Display device
US20230361262A1 (en) Display device
US20230006116A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication