KR20040076614A - 표시장치 및 표시장치의 구동방법 - Google Patents

표시장치 및 표시장치의 구동방법 Download PDF

Info

Publication number
KR20040076614A
KR20040076614A KR1020040012083A KR20040012083A KR20040076614A KR 20040076614 A KR20040076614 A KR 20040076614A KR 1020040012083 A KR1020040012083 A KR 1020040012083A KR 20040012083 A KR20040012083 A KR 20040012083A KR 20040076614 A KR20040076614 A KR 20040076614A
Authority
KR
South Korea
Prior art keywords
current
voltage
current path
pixel circuit
switching element
Prior art date
Application number
KR1020040012083A
Other languages
English (en)
Other versions
KR100550680B1 (ko
Inventor
시라사키도모유키
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20040076614A publication Critical patent/KR20040076614A/ko
Application granted granted Critical
Publication of KR100550680B1 publication Critical patent/KR100550680B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 발광소자가 화소마다 형성된 표시패널을 구비하는 표시장치와, 해당 표시장치의 구동방법에 관한 것으로서,
표시장치는 복수의 화소회로와,
상기 화소회로마다 각각 설치되어 구동전류에 따른 휘도로 발광하는 복수의 발광소자와,
선택기간에 상기 구동전류의 전류값보다 큰 전류값의 계조지정전류를 상기 화소회로를 통하여 신호선에 흘림으로써 상기 발광소자의 휘도계조레벨을 상기 화소회로에 기억시키기 위한 휘도계조지정수단과,
상기 선택기간에, 상기 휘도계조지정수단이 상기 화소회로를 통하여 상기 신호선에 상기 계조지정전류를 흘리기 위해 상기 화소회로에 제 1 전압을 출력하고, 비선택기간에, 상기 화소회로에 상기 제 1 전압과 다른 전위의 제 2 전압을 출력함으로써 상기 화소회로에 기억된 휘도계조레벨에 의거한 상기 화소회로가 출력하는 전류를 변조시키는 것으로 상기 화소회로에 상기 구동전류를 흘리는 전류값전환전압출력수단을 구비하는 것을 특징으로 한다.

Description

표시장치 및 표시장치의 구동방법{DISPLAY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 발광소자가 화소마다 형성된 표시패널을 구비하는 표시장치와, 해당 표시장치의 구동방법에 관한 것이다.
종래 발광소자가 매트릭스상으로 배열되고, 각 발광소자가 발광함으로써 표시를 실시하는 발광소자형 표시장치에는 유기EL장치(Organic Electroluminescent Device), 무기EL 또는 LED(Light Emitting Diode) 등이라는 것이 알려져 있다. 특히 액티브매트릭스구동방식의 발광소자형 표시장치는 고휘도, 고컨트래스트, 고정밀, 저전력, 박형, 시야각 등의 우위성을 갖고 있으며, 특히 유기EL소자가 주목되고 있다.
이와 같은 표시장치에서는 복수의 주사선이 투광성을 갖는 기판상에 형성되고, 이들 주사선에 대하여 직행하도록 배열된 복수의 신호선도 기판상에 형성되어 있다.
주사선 및 신호선에 둘러싸이는 영역에는 복수의 트랜지스터가 형성되어 있으며, 또한 이 영역에 1개의 발광소자가 형성되어 있다.
근래 유기EL소자의 발광효율ㆍ색특성이 현저히 향상하고, 발광휘도가 전류밀도에 대하여 대략 비례한 특성을 나타내기 때문에 소정의 규격에 의거하여 고계조의 유기EL표시장치의 설계가 가능하다. 이 규격에 의하면, 유기EL소자가 발광하는 데 필요한 전류값은 계조레벨당 겨우 수십㎁(나노암페어)∼수㎂(마이크로암페어) 정도이다. 유기EL소자는 화소수의 증대에 따라서 구동주파수를 높게 하지 않으면 안되는데, 유기EL소자에 흐르는 계조전류가 이와 같은 미소전류인 경우 표시장치패널내의 기생용량에 의해 시정수가 증대하기 때문에 소망의 발광휘도에 알맞은 전류값의 전류를 유기EL소자에 흘리는 데 시간이 걸려 버려서 고속동작을 할 수 없고, 특히 동화상과 같은 표시에 있어서는 화질이 현저히 나빠져 버린다는 문제가 있었다. 최근에는 전류미러에 의하여 계조가 제어되는 유기EL표시장치가 고안되고 있다(예를 들면 일본 공개 특허공보, 특개2001-147659호.).
이 문헌에 기재한 유기EL표시장치는 1화소의 등가회로로서 도 7에 나타내는 전류미러부착 등가회로(102)를 구비하고, 신호선(704)을 흐르는 신호전류는 전류미러를 구성하는 트랜지스터(705, 706)의 사이즈비에 따라서 설정되기 때문에 유기EL소자의 발광에 필요한 전류값보다도 크게 설정되어 있다.
상세하게 설명하면, 전류미러부착 등가회로(102)는 유기EL소자(701)와 트랜지스터(702, 707)와, 전류미러를 구성하는 트랜지스터(705, 706), 콘덴서(709) 등이 화소마다 설치되어 있다. 또 전류미러부착 등가회로(102)는 각각의 행의 제 1 주사선(703)을 차례 차례 선택하는 제 1 주사드라이버(도시 생략)와 각각의 행의 제 2 주사선(708)을 차례 차례 선택하는 제 2 주사드라이버(도시 생략)를 구비하고, 우선 제 2 주사드라이버에 의해서 제 2 주사선(708)에 저레벨로부터 고레벨로 변위하는 주사신호가 입력되어 n채널의 트랜지스터(707)가 기입 가능하게 되고, 계속해서 제 1 주사드라이버에 의해서 제 1 주사선(703)에 고레벨로부터 저레벨로 변위하는 주사신호가 입력되어 p채널의 트랜지스터(702)가 기입 가능하게 되기 때문에 신호선(704)에 흐르는 신호에 따라서 트랜지스터(705), 유기EL소자(701)에 전류가 흐른다.
그러나 상기 문헌에 기재한 전류미러부착 등가회로(102)에는 이하와 같은 문제점이 있다.
트랜지스터(707)가 n채널트랜지스터인 것에 대하여 트랜지스터(702)가 p채널트랜지스터이기 때문에 제조공정이 단채널트랜지스터만을 제조하기보다도 번잡해질 뿐만 아니라 현재의 비정질실리콘으로는 유효하게 동작하는 p채널재료가 확립되어 있지 않기 때문에 폴리실리콘트랜지스터 등을 선택하지 않으면 안되었다.
또한 전류미러부착 등가회로(102)에서는 화소마다 5개의 트랜지스터가 설치되어 있기 때문에 전력소비나 제조비용이 비싸지는 동시에, 생산성의 저하가 발생할 가능성이 있다.
전류미러부착 등가회로(102)는 2개의 주사드라이버를 필요로 한다. 그 때문에 전류미러부착 등가회로(102)는 제조비용이 비싸고, 주사드라이버의 실장면적도 증가한다.
본 발명이 해결하려 하는 과제는 전력소비량이 적고, 제조비용이 싸며, 또한생산성이 높은 표시장치 및 해당 표시장치의 구동방법을 제공하는 것이다.
본 발명은 이와 같은 과제를 해결하기 위해 다음과 같은 특징을 구비하고 있다. 또한 다음에 나타내는 수단의 설명 중 괄호쓰기에 의해 실시형태에 대응하는 구성을 한 예로서 나타낸다. 부호 등은 후술하는 도면참조부호 등이다.
본 발명의 표시장치는 이하를 구비한다:
복수의 화소회로(예를 들면 화소회로(D1, 1∼Dm, n°))와,
상기 화소회로마다 각각 설치되어 구동전류에 따른 휘도로 발광하는 복수의 발광소자(예를 들면 유기EL소자(E1, 1∼Em, n°))와,
선택기간에 상기 구동전류의 전류값보다 큰 전류값의 계조지정전류를 상기 화소회로를 통하여 신호선에 흘림으로써 상기 발광소자의 휘도계조레벨을 상기 화소회로에 기억시키기 위한 휘도계조지정수단(예를 들면 데이터드라이버(3))과,
상기 선택기간에, 상기 휘도계조지정수단이 상기 화소회로를 통하여 상기 신호선에 상기 계조지정전류를 흘리기 위해 상기 화소회로에 제 1 전압(예를 들면 전위(VHIGH°))을 출력하고, 비선택기간에, 상기 화소회로에 상기 제 1 전압과 다른 전위의 제 2 전압(예를 들면 전위(VLOW°))을 출력함으로써 상기 화소회로에 기억된 휘도계조레벨에 의거한 상기 화소회로가 출력하는 전류를 변조시키는 것으로 상기 화소회로에 상기 구동전류를 흘리는 전류값전환전압출력수단(예를 들면 전원주사드라이버(6)).
또 본 발명의 표시장치의 구동방법은,
복수의 화소회로(예를 들면 화소회로(D1, 1∼Dm, n°))를 구비하고, 해당 화소회로마다 설치된 발광소자(예를 들면 유기EL소자(E1, 1∼Em, n°))를 소정의 구동전류로 발광시킴으로써 표시를 실시하는 표시장치의 구동방법이며,
선택기간에, 상기 화소회로에 제 1 전압(예를 들면 전위(VHIGH°))을 출력함으로써 상기 구동전류의 전류갑보다 큰 전류값의 계조지정전류를 상기 화소회로를 통하여 신호선에 흘리는 동시에, 상기 계조지정전류의 전류값에 따른 상기 발광소자의 휘도계조레벨을 상기 화소회로에 기억시키는 스텝과,
비선택기간에, 상기 화소회로에 상기 제 1 전압과 다른 전위의 제 2 전압(예를 들면 전위(VLOW°))를 출력함으로써 상기 화소회로에 기억된 휘도계조레벨에 의거한 상기 화소회로가 출력하는 상기 구동전류를 변조시키는 스텝을 포함한다.
따라서 표시장치의 구성을 복잡화하는 일 없이 발광소자가 발광하기 위해 충분한 전류값(예를 들면 수십㎁∼수㎂ 정도의 미소레벨.)의 구동전류를 발광소자에 공급 가능하게 되기 때문에 소비전력의 삭감을 꾀할 수 있는 동시에, 제조비용이 싸고, 생산성이 높은 표시장치 및 해당 표시장치의 구동방법을 제공할 수 있다.
도 1은 본 발명을 적용한 유기EL표시장치의 내부구성을 나타내는 블록도.
도 2는 도 1의 유기EL표시장치의 1화소를 개략적으로 나타내는 평면도.
도 3은 도 1의 유기EL표시장치의 화소에 대응하는 등가회로를 나타내는 도면.
도 4는 N채널형의 트랜지스터의 전류-전압특성을 나타내는 도면.
도 5는 도 1의 유기EL표시장치에 있어서의 신호레벨의 타이밍챠트.
도 6(a)는 다른 유기EL표시장치의 1화소분에 대응하는 등가회로를 나타내는 도면이고, 도 6(b)는 1화소에 4개의 스위칭소자를 설치한 등가회로를 나타내는 도면.
도 7은 본 발명에 관련되는 유기EL표시장치의 1화소분에 대응한 전류미러부착 등가회로를 나타내는 도면이다.
※도면의 주요부분에 대한 부호의 설명
1, 100, 101: 유기EL표시장치 2: 유기EL표시패널
3: 데이터드라이버 4: 표시부
5: 선택주사드라이버 6: 전원주사드라이버
8: 투명기판
21, 22, 23, 120, 121, 122, 123: 트랜지스터
21c, 22c, 23c: 반도체층 24, 124: 콘덴서
25, 26: 콘택트홀
이하 도면을 참조하여 본 발명을 적용한 한 실시형태에 대해서 설명한다.
도 1에 본 발명을 적용한 유기EL표시장치(1)의 내부구성을 나타낸다. 도 1에 나타내는 바와 같이, 유기EL표시장치(1)는 유기EL표시패널(2)과, 외부회로(11)로부터 입력되는 클록신호(CK1)나 휘도계조신호(SC)를 포함하는 제어신호군(DCNT)에 따라서 계조에 따른 전류값의 계조지정전류를 강제적으로 흘리는 데이터드라이버(3)와, 외부회로(11)로부터 클록신호(CK2)를 포함하는 제어신호군(GCNT)이 입력되는 선택주사드라이버(5)와, 전원주사드라이버(6)를 기본구성으로서 구비한다.
유기EL표시패널(2)은 화상을 실질적으로 표시하는 표시부(4)가 투명기판(8)에 설치되어 구성된다. 표시부(4)의 주위에 선택주사드라이버(5), 데이터드라이버(3) 및 전원주사드라이버(6)가 형성되어 있다.
여기에서 유기EL표시패널(2)은 표시부(4)내의 유기EL소자(E1, 1∼Em, n)의 특성에 따른 규격에 의거하여 설계되어 있다. 예를 들면 풀컬러유기EL표시패널(2)의 유기EL소자(E1, 1∼Em, n)에 있어서, 1화소의 발광면적을 0. 001∼0. 01mm2로 설정하고, R, G, B의 각 최대휘도의 평균을 400cd/cm2로 하며, 이 때의 전류밀도가 10∼150A/cm2라고 하면, 1계조당의 전류변위는 겨우 수㎁∼수㎂ 정도의 미소레벨의 전류로 된다.
표시부(4)는 (m×n)개의 화소(P1, 1∼Pm, n)가 투명기판(8)상에 매트릭스상으로 설치되어 있다. 즉 세로방향(열방향)으로 m개의 화소(Pi, j)가 배열되고, 가로방향(행방향)으로 n개의 화소(Pi, j)가 배열되어 있다. 여기에서 m, n은 자연수이고, i는1 이상 m 이하의 자연수이며, j는 1 이상 n 이하의 자연수이고, 위로부터 i번째(즉 i행째)이며, 왼쪽으로부터 j번째(즉 j열째)의 화소를 화소(Pi, j)라 기록한다.
표시부(4)는 m개의 선택주사선(X1∼Xm)과, m개의 전원주사선(Z1∼Zm)과, n개의 신호선(Y1∼Yn)이 서로 절연되도록 투명기판(8)상에 형성되어 있다.
선택주사선(X1∼Xm)은 서로 평행하게 가로방향으로 연장되고, 전원주사선(Z1∼Zm)은 선택주사선(X1∼Xm)에 대하여 번갈아 배열되어 있다.
신호선(Y1∼Yn)은 서로 평행하게 세로방향으로 연장되고, 선택주사선(X1∼Xm)에 대하여 수직으로 교차하고 있다. 선택주사선(X1∼Xm), 전원주사선(Z1∼Zm) 및 신호선(Y1∼Yn)은 층간절연막 등에 의해 서로 절연되어 있다.
또 데이터드라이버(3), 선택주사드라이버(5) 및 전원주사드라이버(6)는 투명기판(8)상에 직접 설치되어 있어도 좋고, 투명기판(8)의 주변에 배치된 필름기판(도시 생략)상에 설치되어도 좋은데, 본 실시형태에서는 선택주사드라이버(5) 및 전원주사드라이버(6)가 투명기판(8)상에 있어서의 표시부(4)의 서로 대향하는 2변의 외측에 배치되어 있다. 그리고 선택주사선(X1∼Xm)은 선택주사드라이버(5)의 각 출력단자에 접속되어 있으며, 전원주사선(Z1∼Zm)은 전원주사드라이버(6)의 각 출력단자에 접속되어 있다.
또 선택주사선(Xi(1≤i≤m)) 및 전원주사선(Zi)에는 가로방향으로 배열된 n개의 화소(Pi, 1∼Pi, n)가 접속되고, 신호선(Yj(1≤j≤n))에는 세로방향으로 배열된 m개의 화소(Pi, j∼Pm, j)가 접속되며, 선택주사선(Xi)과 신호선(Yj)의 교차부에는 화소(Pi, j)가 배치되어 있다.
다음으로 도 2, 도 3을 참조하여 화소(Pi, j)를 설명한다. 도 2는 화소(Pi, j)를 개략적으로 나타내는 평면도이며, 도 3은 화소(Pi, j, Pi＋1, j, Pi, j＋1, Pi＋1, j＋1)에 대응하는 등가회로를 나타내는 도면이다. 또한 후술하는 트랜지스터(21, 22, 23)의 게이트절연막 및 유기EL소자의 상측전극(본 실시형태에 있어서의 캐소드전극에 상당)은 도시를 생략하고 있다.
화소(Pi, j)는 구동전류의 레벨에 따른 휘도로 발광하는 유기EL소자(Ei, j)와, 유기EL소자(Ei, j)의 주변에 설치된 화소회로(Di, j)에 의해 구성된다.
유기EL소자(Ei, j)는 투명기판(8)상에 애노드(51), 유기EL층(52), 캐소드(도시 생략)가 차례로 적층된 적층구조를 갖는다.
애노드(51)는 화소(P1, 1∼Pm, n)마다 패터닝되어 있으며, 신호선(Y1∼Yn)과 선택주사선(X1∼Xm)에 의해 둘러싸인 각 둘러쌈영역에 형성되어 있다. 신호선(Y1∼Yn)과 선택주사선(X1∼Xm)의 교차부에는 트랜지스터(21, 22, 23)가 패터닝된 각 반도체층(21c, 22c, 23c)과 동일한 층이 패터닝하여 이루어지는 층과 트랜지스터(21, 22,23)의 게이트절연막이 적층되어 있다. 그리고 신호선(Y1∼Yn)과 선택주사선(X1∼Xm)의 각 교차부에는 후술하는 트랜지스터(21, 22, 23)가 패터닝된 각 반도체층(21c, 22c, 23c)과 동일한 층이 패터닝하여 이루어지는 층(28)과 트랜지스터(21, 22, 23)의 게이트절연막이 적층되어 있다. 마찬가지로 신호선(Y1∼Yn)과 전원주사선(Z1∼Zm)의 각 교차부에는 트랜지스터(21, 22, 23)가 패터닝된 각 반도체층(21c, 22c, 23c)과 동일한 층(29)이 패터닝하여 이루어지는 층과 트랜지스터(21, 22, 23)의 게이트절연막이 적층되어 있다.
애노드(51)는 도전성을 갖는 동시에, 가시광에 대하여 투과성을 갖는다. 또 애노드(51)는 비교적 일함수가 높고, 정공을 유기EL층(52)에 효율 좋게 주입하는 것이 바람직하다. 애노드(51)로서는, 예를 들면 주석도프산화인듐(ITO), 아연도프산화인듐(IZO), 산화인듐(In2O3), 산화주석(SnO2), 또는 산화아연(ZnO)을 주성분으로 한 것이 있다.
각각의 애노드(51)상에는 유기화합물을 포함하는 유기EL층(52)이 성막되고, 유기EL층(52)도 화소(P1, 1∼Pm, n)마다 패터닝되어 있다. 유기EL층(52)은 예를 들면 애노드(51)로부터 차례로 정공수송층, 협의의 발광층, 전자수송층이 적층된 3층구조이어도 좋고, 애노드(51)로부터 차례로 정공수송층, 협의의 발광층이 적층된 2층구조이어도 좋으며, 협의의 발광층만에 의한 1층구조이어도 좋고, 이들의 층구조에 있어서 적절한 층간에 전자 또는 정공의 주입층이 개재된 적층구조이어도 좋으며,그 밖의 적층구조이어도 좋다.
유기EL층(52)은 정공 및 전자를 주입하는 기능, 정공 및 전자를 수송하는 기능, 정공과 전자의 재결합에 의해 여기자를 생성하여 적색, 녹색 또는 청색의 어느 쪽인가로 발광하는 기능을 갖는 광의의 발광층이다. 즉 화소(Pi, j)가 적색인 경우, 이 화소(Pi, j)의 유기EL층(52)은 적색으로 발광하고, 화소(Pi, j)가 녹색인 경우, 이 화소(Pi, j)의 유기EL층(52)은 녹색으로 발광하고, 화소(Pi, j)가 청색인 경우, 이 화소(Pi, j)의 유기EL층(52)은 청색으로 발광한다.
또 유기EL층(52)은 전자적으로 중립의 유기화합물인 것이 바람직하고, 이에 따라 정공 및 전자가 유기EL층(52)에서 밸런스 좋게 주입되며, 수송된다. 또 전자수송성의 물질이 협의의 발광층에 적절히 혼합되어 있어도 좋고, 정공수송성의 물질이 협의의 발광층에 적절히 혼합되어 있어도 좋으며, 전자수송성의 물질 및 정공수송성의 물질의 양쪽이 협의의 발광층에 적절히 혼합되어 있어도 좋다.
유기EL층(52)상에는 캐소드가 형성되어 있다. 캐소드는 모든 화소(P1, 1∼Pm, n)에 접속된 도전층으로 되는 공통전극이어도 좋고, 화소(P1, 1∼Pm, n)마다 패터닝되어 있어도 좋다. 어느 쪽으로 해도 캐소드는 선택주사선(X1∼Xm), 신호선(Y1∼Yn) 및 전원주사선(Z1∼Zm)에 대하여 전기적으로 절연되어 있다.
캐소드는 일함수가 낮은 재료로 형성되어 있으며, 예를 들면 인듐, 마그네슘, 칼슘, 리튬, 또는 바륨 또는 이들의 적어도 1종류를 포함하는 합금, 또는 혼합물 등으로 형성되어 있다. 또 캐소드는 이상의 각종 재료의 층이 적층된 적층구조로 되어 있어도 좋고, 이상의 각종 재료의 층에 덧붙여서 금속층이 퇴적한 적층구조로 되어 있어도 좋으며, 구체적으로는 이상의 각종 재료의 층상에 알루미늄, 크롬 등이라는 고일함수이고, 또한 저저항의 금속층이 피복된 적층구조로 되어 있어도 좋다. 또 캐소드는 가시광에 대하여 차광성을 갖는 동시에, 가시광에 대하여 높은 반사성을 갖는 것으로 경면으로서 작용하는 것이 바람직하다.
또한 애노드(51) 및 캐소드 중의 적어도 한쪽이 투명해도 좋지만, 한쪽편의 전극이 투명하고, 또한 다른쪽의 전극이 고반사성인 것이 보다 바람직하다.
이상과 같이 적층구조를 갖는 유기EL소자(Ei, j)에서는 애노드(51)와 캐소드의 사이에 순바이어스전압(애노드(51)가 캐소드보다 고전위)이 인가되면 정공이 애노드(51)로부터 유기EL층(52)에 주입되고, 전자가 캐소드로부터 유기EL층(52)에 주입된다.
그리고 유기EL층(52)내에서 정공 및 전자가 수송되고, 유기EL층(52)내에서 정공 및 전자가 재결합함으로써 여기자가 생성되며, 여기자에 의해 유기EL층(52)내의 형광체가 여기되어 유기EL층(52)내에서 발광한다.
유기EL소자(Ei, j)의 발광휘도는 유기EL소자(Ei, j)에 흐르는 구동전류의 레벨에 의존하고, 전류레벨이 증대함에 따라서 발광휘도도 증대한다. 즉 유기EL소자(Ei, j)에 흐르는 구동전류의 레벨이 정해지면 유기EL소자(Ei, j)의 휘도가 일률적으로 정해진다.
화소회로(Di, j)는 데이터드라이버(3), 선택주사드라이버(5) 및 전원주사드라이버(6)로부터 출력된 신호에 의거하여 유기EL소자(Ei, j)를 구동한다. 각 화소회로(Di, j)는 트랜지스터(21, 22, 23)와 콘덴서(24)를 구비한다.
트랜지스터(21, 22, 23)는 게이트전극, 드레인전극, 소스전극, 반도체층, 불순물반도체층, 게이트절연막 등으로 구성된 MOS형의 전계효과트랜지스터이며, 특히 비정질실리콘을 반도체층(채널영역)으로 한 트랜지스터인데, 폴리실리콘을 반도체층으로 한 트랜지스터이어도 좋다. 또 트랜지스터(21, 22, 23)의 구조는 역스태거형이어도 좋고, 커플레이너형이어도 좋다.
또한 게이트전극, 드레인전극, 소스전극, 반도체층, 불순물반도체층, 게이트절연막 등의 조성은 트랜지스터(21, 22, 23)의 각각에 대하여 동일하다. 또 트랜지스터(21, 22, 23)는 동일공정으로 동시에 형성되는데, 형상, 크기, 치수, 채널폭, 채널길이 등은 트랜지스터(21, 22, 23)의 각각에 대하여 다르다.
본 실시형태에서는 트랜지스터(21, 22, 23)를 N채널형의 비정질실리콘전계효과트랜지스터로서 설명한다.
트랜지스터(21)의 소스전극(21s)과 드레인전극(21d)의 사이에는 각각 불순물반도체층을 통하여 반도체층(21c)이 배치되어 있다. 트랜지스터(22)의 소스전극(22s)과 드레인전극(22d)의 사이에는 각각 불순물반도체층을 통하여 반도체층(22c)이 배치되어 있다. 트랜지스터(23)의 소스전극(23s)과 드레인전극(23d)의 사이에는 각각 불순물반도체층을 통하여 반도체층(23c)이 배치되어 있다. 콘덴서(24)는 한쪽의 전극이 트랜지스터(23)의 게이트전극(23g)에 접속되고, 다른쪽의 전극이 트랜지스터(23)의 소스전극(23s)에 접속되며, 한쪽의 전극과 다른쪽의 전극의 사이에 유전체를 개재시킨 것이다. 이 유전체는 트랜지스터(21, 22, 23)의 게이트절연막이어도 좋고, 트랜지스터(23)의 반도체층(23c)이나 불순물반도체층이어도 좋으며, 이들 중의 적어도 2개를 포함하고 있어도 좋다.
각 트랜지스터(22)의 게이트전극(22g)은 선택주사선(X1∼Xm)의 어느 쪽인가에 접속되고, 드레인전극(22d)은 전원주사선(Z1∼Zm)의 어느 쪽인가 및 트랜지스터(23)의 드레인전극(23d)에 접속되어 있다. 소스전극(22s)은 게이트절연막에 설치된 콘택트홀(25)을 통하여 트랜지스터(23)의 게이트전극(23) 및 콘덴서(24)의 한쪽의 전극에 접속되어 있다.
트랜지스터(23)의 소스전극(23s)은 콘덴서(24)의 다른쪽의 전극 및 트랜지스터(21)의 드레인전극(21d)에 접속되어 있다. 트랜지스터(23)의 드레인전극(23d)은 게이트절연막에 설치된 콘택트홀(26)을 통하여 전원주사선(Z1∼Zm)의 어느 쪽인가에 접속되어 있다.
트랜지스터(21)의 게이트전극(21g)은 선택주사선(Xi)에 접속되고, 소스전극(21s)은 신호선(Yj)에 접속되어 있다. 트랜지스터(23)의 소스전극(23s), 콘덴서(24)의 다른쪽의 전극 및 트랜지스터(21)의 드레인전극(21d)은 유기EL소자(Ei, j)의 애노드(51)에 접속되어 있다.
유기EL소자(Ei, j)의 캐소드의 전위는 일정한 기준전위(VSS)로 유지되어 있으며, 본 실시형태에서는 유기EL소자(Ei, j)의 캐소드가 접지되는 것으로 기준전위(VSS)가 0V(볼트)로 되어 있다.
여기에서 도 4를 참조하여 N채널형의 트랜지스터(예를 들면 트랜지스터(23)로서 설명하는데, 트랜지스터(21), 트랜지스터(22)이어도 좋다.)의 전류-전압특성을 설명한다. 세로축은 트랜지스터의 드레인-소스간전류값이고, 가로축은 드레인-소스간전압값을 나타낸다.
도 4에 나타내는 바와 같이, 트랜지스터(23)에서는 게이트-소스간전압레벨(VGS)(예를 들면 VGS1∼VGS4.)마다 드레인-소스간전압레벨(VDS)과 드레인-소스간전류레벨(IDS)의 사이의 상관이 단 하나 정해진다.
여기에서 게이트-소스간전압레벨(VGS1∼VGS4)은 유기EL소자(E1, 1∼Em, n)에 대한 다른 4개의 계조레벨수에 대응하고 있다. 또한 계조레벨수는 4개에 한정되지 않고, 그 이상이어도, 그 이하이어도 좋다.
드레인-소스간전압레벨(VDS)이 드레인포화한계전압레벨(VTH)보다 큰 포화영역에서는 드레인-소스간전류레벨(IDS)은 포화전류로 되고, 게이트-소스간전압레벨(VGS)에 의하여 일률적으로 정해진다.
또 드레인-소스간전압레벨(VDS)이 드레인포화한계전압레벨(VTH)보다 작은 값으로 되어 있는 불포화영역에서는 드레인-소스간전류레벨(IDS)은 불포화전류로 되고, 일정한 게이트-소스간전압레벨(VGS)하에서 드레인-소스간전압레벨(VDS)에 대략 비례하여(즉 대략 선형으로) 증감한다.
따라서 일정한 게이트-소스간전압레벨(VGS)하에서 드레인-소스간전류레벨(IDS)을 증감시키려고 하는 경우 드레인-소스간전압레벨(VDS)을 드레인포화한계전압레벨(VTH)보다 충분히 작은 값으로 설정하면 좋다. 즉 트랜지스터(23)의 드레인-소스간에 흐르는 드레인-소스간전류레벨(IDS)을 크게 한 상태에서 게이트-소스간전압레벨(VGS)을 소정의 레벨로 유지시키고나서 드레인-소스간전압레벨(VDS)을 소정의 레벨만큼 일률적으로 내리는 것으로 트랜지스터(23)의 소스-드레인간에 흐르는 드레인-소스간전류레벨(IDS)을 일률적으로 작게 할 수 있다.
이와 같이 유기EL표시장치(1)에서는 트랜지스터(23)의 드레인-소스간전압레벨(VDS)을 드레인포화한계전압레벨(VTH)보다 충분히 작은 값으로 설정함으로써 후술하는 선택기간(TSE)에 트랜지스터(23)의 드레인-소스간에 흐르는 드레인-소스간전류레벨(IDS)을 크게 하고, 후술하는 비선택기간(TNSE)에 트랜지스터(23)의 드레인-소스간에 흐르는 드레인-소스간전류레벨(IDS)을 작게 할 수 있기 때문에 신호선(Y1∼Yn)의 기생용량이 커도 선택기간(TSE)에 트랜지스터(23)의 드레인-소스간전류레벨(IDS)이 정상상태가 되는 시정수를 보다 작게 할 수 있는 동시에, 비선택기간(TNSE)에 유기EL소자(E1, 1∼Em, n)의 발광에 적합한 미소한 전류레벨의 드레인-소스간전류레벨(IDS)이 얻어지게 되어 있다.
다음으로 데이터드라이버(3), 선택주사드라이버(5) 및 전원주사드라이버(6)에 대하여 설명한다.
선택주사드라이버(5)는 이른바 시프트레지스터이며, m개의 플립플롭회로 등이 직렬로 접속된 구성으로 되어 있다. 또한 선택주사드라이버(5)는 도 1, 도 3에 나타내는 바와 같이, 선택신호를 각각의 선택주사선(X1)∼선택주사선(Xm)에 소정 기간ㆍ주기로 인가하는, 즉 외부회로(11)로부터 입력된 클록신호(CK2)에 의거하여 선택주사선(X1)으로부터 선택주사선(Xm)의 차례(특히 선택주사선(Xm)의 다음은 선택주사선(X1°))로 하이레벨의 선택신호인 ON전위(VON)를 차례 차례 인가하여 선택주사선(X1∼Xm)을 차례 차례 선택한다. 비선택시에는 선택주사드라이버(5)는 로우레벨의 비선택신호인 OFF전위를 인가한다(도 5의 타이밍챠트 참조.).
전원주사드라이버(6)는 도 1, 도 3에 나타내는 바와 같이, 비교적 고레벨의 전위(VHIGH)와 비교적 저레벨의 전위(VLOW)를 각각 소정 기간ㆍ주기로 신호선(Y1∼Yn)에 인가한다(도 5의 타이밍챠트 참조.). 전위(VHIGH) 및 전위(VLOW)는 어느 쪽도 기준전위(VSS)보다 높게 설정되어 있다.
여기에서 전위(VHIGH)는 비교적 고레벨이며, 전위(VHIGH)와 기준전위(VSS)의 전위차는 충분히 크다. 여기에서 전원주사선(Zi)에 전위(VHIGH)가 인가되었을 때의 트랜지스터(23)의 드레인-소스간전압레벨을 전압(VDSH)으로 하면,
VDSH＝VHIGH－VE－VSS……(1)
로 된다. VE는 유기EL소자(Ei, j)에 분압되는 전압이다. 이 드레인-소스간전압레벨(VDSH)은 적어도 무발광 이외의 최저휘도계조시의 트랜지스터(23)의 게이트-소스간전압레벨(VGS1)인 때의 한계값전압(VTH)보다도 높게 설정되어 있다. 바람직하게는 중간계조시의 트랜지스터(23)의 게이트-소스간전압레벨(VGSM)보다도 높게 설정되고, 보다 바람직하게는 최고휘도계조시의 트랜지스터(23)의 게이트-소스간전압레벨(VGS4)인 때의 한계값전압(VTH)보다도 높게 설정되어 있다. 이 때문에 트랜지스터(23)의 드레인-소스간전류레벨(IDS)은 포화전류, 또는 그에 가까운 대전류로 되어 있다.
한편 전위(VLOW)는 비교적 저레벨이며, 전위(VHIGH)와 기준전압(VSS)의 전위차는 작다. 여기에서 전원주사선(Zi)에 전위(VLOW)가 인가되었을 때의 트랜지스터(23)의 드레인-소스간전압레벨을 VDSL로 하면,
VDSL＝VLOW－VE－VSS……(2)
로 된다. 이 드레인-소스간전압레벨(VDSL)은 도 4에 나타내는 바와 같이, 적어도 최고휘도계조시의 트랜지스터(23)의 게이트-소스간전압레벨(VGS4)인 때의 한계값전압(VTH)보다도 낮게 설정되어 있다. 바람직하게는 중간계조시의 트랜지스터(23)의 게이트-소스간전압레벨(VGSM)보다도 낮게 설정되어 있다.
이 때문에 적어도 어떤 계조로 유기EL소자(Ei, j)가 발광할 때에 전위(VHIGH)가 인가되어 있는 선택기간(TSE)에 신호선(Yj)에 흐르는 전류는 충분히 크지만, 비선택기간(TNSE)에 유기EL소자(Ei, j)에 흐르는 전류를 작게 할 수 있다. 즉 비선택기간(TNSE) 중에 유기EL소자(Ei, j)에 흐르는 전류가 유기EL소자(Ei, j)의 소자특성에 따라서 미소전류를 흘리는 경우이어도 선택기간(TSE)에 신호선(Yj)에 흐르는 전류는 그보다도 크기 때문에 비록 신호선(Yj)의 기생용량이 커도 지연되지 않는다. 이와 같이 시정수를 증대하지 않고 좋기 때문에 고주파수로 구동하지 않아도 좋아서 소비전력을 억제할 수 있으며, 또 비정질실리콘 등의 비교적 저이동도의 트랜지스터를 트랜지스터(21∼23)에 이용하는 것이 가능하게 된다.
데이터드라이버(3)의 접속단자(CNT1∼CNTn)에는 도 1, 도 3에 나타내는 바와 같이, 각각 신호선(Y1∼Yn)이 접속되어 있다. 데이터드라이버(3)에는 외부회로(11)로부터 클록신호(CK1)나 휘도계조신호(SC)를 포함하는 제어신호군(DCNT)이 입력되고, 데이터드라이버(3)는 입력한 클록신호(CK1)의 타이밍에 의하여 휘도계조신호(SC)를 래치하고, 신호선(Y1∼Yn)으로부터 각각의 접속단자(CNT1∼CNTn)에 대하여 휘도계조신호(SC)에 따른 계조지정전류를 흘린다. 구체적으로는 선택주사선(X1∼Xm)이 선택되어 있는 각각의 선택기간(TSE)인 때에 데이터드라이버(3)에 의해 계조지정전류가 신호선(Y1∼Yn)으로부터 모든 접속단자(CNT1∼CNTn)를 향하여 동기해서 흐른다.
여기에서 계조지정전류란, 외부회로(11)로부터의 휘도계조신호(SC)에 따른 휘도로 유기EL소자(E1, 1∼Em, n)를 발광시키기 위해 유기EL소자(E1, 1∼Em, n)에 흐르는 구동전류의 전류값(비교적 작은 전류값이며, 예를 들면 수십㎁∼수㎂ 정도.)에 따른 전류값(구동전류의 전류값보다 큰 전류값이며, 예를 들면 수백㎁∼수㎃ 정도.)의 전류이며, 신호선(Y1∼Yn)으로부터 각각의 접속단자(CNT1∼CNTn)를 향하여 흐르는 전류이다.
다음으로 동작을 설명한다. 도 5에 유기EL표시장치(1)에 있어서의 각 신호의 타이밍챠트를 나타낸다.
도 5에 나타내는 바와 같이, 하이레벨의 선택신호로서 ON전위(VON)(예를 들면 기준전위(VSS)보다 충분히 높다.) 또는 로우레벨의 선택신호로서 OFF전위(VOFF)(예를 들면 기준전위(VSS) 이하이다.)의 어느 쪽인가의 레벨의 전위가선택주사드라이버(5)에 의해 선택주사선(X1∼Xm)에 개별로 인가되고, 소정 간격ㆍ주기로 각 선택주사선(Xi)이 차례 차례 선택된다.
즉 선택주사선(Xi)이 선택되어 있는 제 i행째의 선택기간(TSE)에서는 선택주사드라이버(5)에 의해 ON전위(VON)가 선택주사선(Xi)에 인가되고, 전원주사선(Zi)에 전위(VHIGH)가 인가되면 선택주사선(Xi)에 접속된 트랜지스터(21, 22)(화소회로(Di, 1∼Di, n)의 각 트랜지스터(21, 22)이다.)가 ON상태로 된다. 이 때 트랜지스터(23)의 소스전극(23s)과 드레인전극(23d)의 사이에는 전압(VDSH)이 인가되어 포화전류 또는 포화전류에 가까운 상대적으로 큰 전류값의 전류가 흐르도록 되어 있기 때문에 트랜지스터(21, 22)가 ON상태로 되면 트랜지스터(23)를 통하여 신호선(Yj)에 계조지정전류가 흐르기 시작한다. 계조지정전류가 흐르기 시작하면 트랜지스터(23)의 게이트전극(23g)과 소스전극(23s)의 사이의 콘덴서(24)에는 트랜지스터(23)의 소스전극(23s)과 드레인전극(23d)의 사이에 계조지정전류가 정상상태로 흐를 정도로 챠지업된다. 여기에서 트랜지스터(23)의 소스전극(23s)과 드레인전극(23d)의 사이에 흐르는 전류는 포화전류, 또는 포화전류에 가까운 상대적으로 큰 전류값의 전류이기 때문에 신속히 챠지업할 수 있다.
한편 이 때 선택주사선(Xi) 이외의 선택주사선(X1∼Xi－1, Xi＋1∼Xm)에 대응하는 행에서는 비선택기간(TNSE)으로 되어 있으며, 선택주사드라이버(5)에 의해 OFF전위(VOFF)가 인가되어 있기 때문에 화소회로(Di, 1∼Di, n) 이외의 트랜지스터(21, 22)가 OFF상태로 되고, 계조지정전류가 흐르지 않는다. 여기에서 TSE＋TNSE＝TSC로 나타내어지는 기간이 1수직기간이며, 선택주사선(X1∼Xm)의 각 선택기간(TSE)은 서로 겹치지 않는다. 또한 도 5에는 「TSE」, 「TNSE」 및 「TSC」가 기록되어 있는데, 이들은 1행째의 선택주사선(X1)만에 대해서의 것이다.
여기에서 선택주사드라이버(5)가 ON전위(VON)를 선택주사선(Xi)에 인가하고나서 다음의 선택주사선(Xi＋1)에 ON전위(VON)를 인가하기까지에는 시간적 간격이 설치되어 있다.
그리고 화소회로(Di, 1∼Di, n)가 제 i행째의 비선택기간(TNSE)으로 이행하면 선택주사선(Xi)에는 선택주사드라이버(5)에 의해 OFF전위(VOFF)가 인가되고, 콘덴서(24)의 챠지가 유지된다. 또 전원주사선(Zi)에는 전위(VHIGH)로부터 보다 낮은 전위(VLOW)로 시프트되기 때문에 화소회로(Di, 1∼Di, n)의 각 트랜지스터(23)의 드레인-소스간전압레벨은 VDSH로부터 VDSL로 시프트된다. 이 때문에 예를 들면 도 4에 나타내는 바와 같이, 화소회로(Di, j)의 트랜지스터(23)의 게이트-소스간전압레벨(VGS4)에 상당하는 전하가 콘덴서(24)에 챠지업되어 있다고 하면 각 트랜지스터(23)의 드레인-소스간전압레벨(VDSH)인 때, 즉 선택기간(TSE)에트랜지스터(23)의 드레인-소스간에 흐르고 있던 전류의 전류레벨(IDS)은 IDS4이었는데, 비선택기간(TNSE)에는 트랜지스터(23)의 드레인-소스간전압레벨이 전압(VDSC)으로 되기 때문에 트랜지스터(23)가 흘리는 전류는 보다 낮은 전류레벨(IDS4’)로 강하한다. 따라서 유기EL소자(Ei, j)에는 이 전류레벨(IDS4’)가 흘러서 발광하게 된다. IDSk와 전류레벨(IDSk’)은 항상 1 대 1로 대응하도록 설정되어 있기 때문에 IDS)(k－1)＜IDSk이면 IDS(k’－1)＜IDSk’로 된다.
이와 같이 비선택기간(TNES)에 유기EL소자(Ei, j)를 소망의 발광휘도로 발광하기 위해 필요한 유기EL소자(Ei, j)의 애노드-캐소드간의 전류값이 IDSk’라고 하면, 그 직전의 선택기간(TSE)에 트랜지스터(23)의 소스-드레인간에 포화전류(IDSk)가 흐르도록 하면 좋고, 이를 위해 선택기간(TSE)의 트랜지스터(23)의 소스-드레인간전압을 VDSH로 하여 포화전류(IDSk)에 도달하도록 전원주사선(Zi)에 전압(VHIGH(＞VSS))을 인가하고, 또한 트랜지스터(23)의 게이트-소스간의 콘덴서(24)에 포화전류(IDSk)에 상당하는 전하가 챠지되도록 데이터드라이버(3)가 신호선(Yj)으로부터 적절히 전류를 흘리도록 빼내면 좋다.
이상 설명한 바와 같이 본 실시형태에 따르면, 유기EL표시패널(2)의 각 화소(P1, 1∼Pm, n)에 대하여 각 선택기간(TSE) 중에 트랜지스터(23)의 드레인-소스간전류가 포화전류로 되도록 비교적 큰 전류를 흘리기 위해 종래와 똑같은 비교적 대레벨의 전위(VHIGH)를 전원주사선(Z1∼Zn)에 인가시키기 때문에 기생용량에 의한 신호선(Yj)의 전압의 정상화지연을 억제할 수 있고, 비선택기간(TNSE) 중에 트랜지스터(23)의 드레인-소스간전압레벨(VDS)이 불포화영역으로 되는 비교적 소레벨의 전위(VLOW)를 전원주사선(Z1∼Zn)에 인가시키기 때문에 트랜지스터(23)의 드레인-소스간전류레벨(IDS)을 수십㎁∼수㎂ 정도의 미소레벨로 할 수 있다.
따라서 종래형과는 다른 복잡한 유기EL표시패널을 이용하는 일 없이 유기EL소자(E1, 1∼Em, n)가 발광하기 위해 필요한 수십㎁∼수㎂ 정도의 미소레벨의 전류를 유기EL소자(E1, 1∼Em, n)에 흘릴 수 있기 때문에 비정질실리콘의 트랜지스터(21, 22, 23)의 전류구동능력부족이 초래되고, 기생용량에 의한 신호기입률의 저하를 억제할 수 있다. 이 때문에 제조비용이 낮고, 생산성이 높은 유기EL표시장치(1)를 실현할 수 있다.
또한 본 발명은 상기 각 실시형태에 한정되는 일 없이 본 발명의 취지를 일탈하지 않는 범위에서 여러 가지의 개량 및 설계의 변경을 실시해도 좋다.
예를 들면 본 실시형태에 있어서는, 유기EL표시패널(2)은 1화소에 대응하는 스위칭소자로서 3개의 트랜지스터로 주요부분이 구성되는 것으로서 설명했는데, 이에 한정되지 않고, 모든 전류계조지정에 의한 유기EL표시장치에 대하여 적용 가능하며, 예를 들면 도 6(a)에 나타내는 바와 같이, 유기EL표시장치(100)의 제k행째(1≤k≤m)의 화소회로(Dk, 1∼DK, n)의 트랜지스터(22)의 드레인전극(22d)이 선택주사선(Xk)에 접속되어 있어도 좋다. 유기EL표시장치(100)의 그 밖의 구성에 있어서는, 도 1에 나타내는 유기EL표시장치(1)와 마찬가지이다. 또 도 6(b)에 나타내는 바와 같이, 스위칭소자의 주요한 부분이 4개의 트랜지스터로 구성된 유기EL표시장치(101)를 적용해도 좋다. 유기EL표시장치(101)는 제 k행째의 선택기간에 선택주사선(Xk)을 통하여 출력된 선택신호로부터 소정 행의 각 트랜지스터(120, 121)가 선택되고, 또한 제 k행째의 전원주사선(Zk)이 각 트랜지스터(122)에 OFF전압을 인가하고 있는 동안에 신호선(Y1∼Yn)의 각각으로부터 각 트랜지스터(120)를 통하여 각 트랜지스터(123)의 게이트에 ON전위가 출력되는 동시에, 트랜지스터(121)를 통하여 트랜지스터(123)에 드레인전류(IDS)가 흐른다. 이 때 드레인전류(IDS)는 트랜지스터(123)의 드레인-소스간전압이 포화영역에 도달하는 전압으로 되어 있으며, 콘덴서(124)에는 드레인전류(IDS)에 따른 전하가 챠지된다. 이어서 제 k행째의 비선택기간에 선택주사선(Xk)을 통하여 각 트랜지스터(120, 121)에 OFF전압이 인가되고, 전원주사선(Zk)이 각 트랜지스터(122)의 드레인에, 각 트랜지스터(122)의 드레인-소스간전압이 불포화영역으로 되는 ON전압을 인가하는 것으로 각 트랜지스터(123)가 콘덴서(124)에 유지된 전하에 의한 게이트-소스간전위에 따라서 불포화드레인전류(I’DS)를 흘린다. 따라서 선택기간에 신호선(Y1∼Yn)을 흐르는 전류의 전류값을 크게 하는 것으로 기생용량에 의한 지연을 억제하고, 비선택기간에 유기EL소자(E2)를 흐르는 전류의 전류값을 소망의 휘도에 맞추어서 미소하게 할 수 있다.
즉 4트랜지스터등가회로(101)에 대해서도 선택기간(TSE) 중에는 종래와 똑같은 비교적 저레벨의 전위(VLOW)가 전원주사선(Z)에 인가되고, 비선택기간(TNSE) 중에 트랜지스터(123)의 드레인-소스간전압레벨(VDS)이 불포화영역으로 되는 비교적 소레벨의 전위(VLOW)가 전원주사선(Z)에 인가된다. 이 전위(VLOW)에 의해 트랜지스터(123)의 드레인-소스간전류레벨(IDS)은 유기EL소자(E2)가 발광하기 위해 필요한 수십㎁∼수㎂ 정도의 미소레벨로 된다.
이 경우 선택기간(TSE) 중에 유기EL소자(E2)에 전류가 흐르고, 비선택기간(TNSE) 중의 발광강도보다도 강하게 발광한다. 그러나 선택기간(TSE)은 비선택기간(TNSE)에 비하여 충분히 단기간이며, 이 때문에 해당 발광강도의 차이의 영향은 작은 것으로 된다.
또 폴리실리콘에 의한 트랜지스터를 이용한 유기EL표시패널에 대해서도 본 발명은 적용 가능하다.
폴리실리콘에 의한 트랜지스터는 충분한 전류구동능력을 갖기 때문에 비정질실리콘에 의한 트랜지스터의 구동시에 염려된 기생용량의 영향에 의한 신호기입률의 저하율은 작다. 그러나 폴리실리콘에 의한 트랜지스터는 전류구동능력이 지나치게 크기 때문에 트랜지스터의 치수가 작아지고, 그 결과 가공정밀도에 산란이 발생하며, 이 가공정밀도의 산란이 휘도산란을 증대시키게 된다. 이와 같은 경우 본 발명을 폴리실리콘에 의한 유기EL표시패널에 적용함으로써 상기 영향의 저감화가 가능하게 된다.
본 발명에 따르면, 표시장치의 구성을 복잡화하는 일 없이 발광소자가 발광하기 위해 충분한 레벨(예를 들면 수십㎁∼수㎂ 정도의 미소레벨.)의 발광신호(전류)가 발광소자에 공급 가능하게 되기 때문에 소비전력의 삭감을 꾀할 수 있는 동시에, 제조비용이 싸고, 생산성이 높은 표시장치 및 해당 표시장치의 구동방법을 제공할 수 있다.

Claims (16)

  1. 복수의 화소회로와,
    상기 화소회로마다 각각 설치되어 구동전류에 따른 휘도로 발광하는 복수의 발광소자와,
    선택기간에 상기 구동전류의 전류값보다 큰 전류값의 계조지정전류를 상기 화소회로를 통하여 신호선에 흘림으로써 상기 발광소자의 휘도계조레벨을 상기 화소회로에 기억시키기 위한 휘도계조지정수단과,
    상기 선택기간에, 상기 휘도계조지정수단이 상기 화소회로를 통하여 상기 신호선에 상기 계조지정전류를 흘리기 위해 상기 화소회로에 제 1 전압을 출력하고, 비선택기간에, 상기 화소회로에 상기 제 1 전압과 다른 전위의 제 2 전압을 출력함으로써 상기 화소회로에 기억된 휘도계조레벨에 의거한 상기 화소회로가 출력하는 전류를 변조시키는 것으로 상기 화소회로에 상기 구동전류를 흘리는 전류값전환전압출력수단을 구비하는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 화소회로는,
    제어단자 및 전류로를 갖고, 해당 전류로의 일단이 상기 전류값전환전압출력수단에 접속되어 있으며, 해당 전류로의 타단이 상기 발광소자에 접속되어 있는 제 1 스위칭소자와,
    제어단자 및 전류로를 갖고, 해당 전류로의 일단이 상기 전류값전환전압출력수단에 접속되어 있으며, 해당 전류로의 타단이 상기 제 1 스위칭소자의 상기 제어단자에 접속되어 있는 제 2 스위칭소자와,
    제어단자 및 전류로를 갖고, 해당 전류로의 일단이 상기 제 1 스위칭소자의 상기 전류로의 타단에 접속되어 있는 제 3 스위칭소자를 갖는 것을 특징으로 하는 표시장치.
  3. 제 2 항에 있어서,
    상기 전류값전환전압출력수단은 상기 선택기간에 상기 제 1 스위칭소자의 상기 전류로를 흐르는 상기 계조지정전류가 포화전류로 되도록 상기 제 1 스위칭소자의 상기 전류로의 일단에 상기 제 1 전압을 출력하는 것을 특징으로 하는 표시장치.
  4. 제 2 항에 있어서,
    상기 전류값전환전압출력수단은 상기 비선택기간에 상기 제 1 스위칭소자의 상기 전류로를 흐르는 상기 구동전류가 불포화전류로 되도록 상기 제 1 스위칭소자의 상기 전류로의 일단에 상기 제 2 전압을 출력하는 것을 특징으로 하는 표시장치.
  5. 제 2 항에 있어서,
    상기 휘도계조지정수단은 상기 제 3 스위칭소자의 상기 전류로의 타단에 접속되는 것을 특징으로 하는 표시장치.
  6. 제 2 항에 있어서,
    상기 제 2 스위칭소자의 상기 제어단자 및 상기 제 3 스위칭소자의 상기 제어단자에 선택신호를 출력하는 선택주사수단을 갖는 것을 특징으로 하는 표시장치.
  7. 제 1 항에 있어서,
    상기 화소회로는,
    제어단자 및 전류로를 갖고, 해당 전류로의 일단이 상기 전류값전환전압출력수단에 접속되어 있으며, 해당 전류로의 타단이 상기 발광소자에 접속되어 있는 제 1 스위칭소자와,
    제어단자 및 전류로를 갖고, 해당 전류로의 일단이 선택주사수단에 접속되어 있으며, 해당 전류로의 타단이 상기 제 1 스위칭소자의 상기 제어단자에 접속되어 있는 제 2 스위칭소자와,
    제어단자 및 전류로를 갖고, 해당 전류로의 일단이 상기 제 1 스위칭소자의 상기 전류로의 타단에 접속되어 있는 제 3 스위칭소자를 갖는 것을 특징으로 하는 표시장치.
  8. 제 1 항에 있어서,
    상기 제 2 전압은 상기 제 1 전압보다 낮은 전압인 것을 특징으로 하는 표시장치.
  9. 제 1 항에 있어서,
    상기 화소회로는 상기 발광소자에 직렬로 접속된 트랜지스터를 갖고,
    상기 제 1 전압은 상기 트랜지스터의 소스, 드레인전극간을 포화하는 포화전압이며,
    상기 구동전류의 전류값은 상기 트랜지스터의 게이트전극에 인가되는 게이트전압의 전압값에 따르는 것을 특징으로 하는 표시장치.
  10. 제 1 항에 있어서,
    상기 화소회로는 상기 발광소자에 직렬로 접속된 트랜지스터를 갖고,
    상기 제 2 전압은 상기 트랜지스터의 소스, 드레인전극간에 인가되며,
    상기 구동전류의 전류값은 상기 제 2 전압의 전압값 및 상기 트랜지스터의 게이트전극에 인가되는 게이트전압의 전압값에 따르는 것을 특징으로 하는 표시장치.
  11. 복수의 화소회로를 구비하고, 해당 화소회로마다 설치된 발광소자를 소정의 구동전류로 발광시킴으로써 표시를 실시하는 표시장치의 구동방법에 있어서,
    선택기간에, 상기 화소회로에 제 1 전압을 출력함으로써 상기 구동전류의 전류값보다 큰 전류값의 계조지정전류를 상기 화소회로를 통하여 신호선에 흘리는 동시에, 상기 계조지정전류의 전류값에 따른 상기 발광소자의 휘도계조레벨을 상기 화소회로에 기억시키는 스텝과,
    비선택기간에, 상기 화소회로에 상기 제 1 전압과 다른 전위의 제 2 전압을 출력함으로써 상기 화소회로에 기억된 휘도계조레벨에 의거한 상기 화소회로가 출력하는 상기 구동전류를 변조시키는 스텝을 포함하는 것을 특징으로 하는 표시장치의 구동방법.
  12. 제 11 항에 있어서,
    상기 화소회로는,
    제어단자 및 전류로를 갖고, 해당 전류로의 일단에 상기 제 1 전압 및 상기 제 2 전압이 선택적으로 입력되며, 해당 전류로의 타단이 상기 발광소자에 접속되어 있는 제 1 스위칭소자와,
    제어단자 및 전류로를 갖고, 상기 선택기간에, 해당 전류로의 일단에 상기 제 1 전압이 입력되며, 해당 전류로의 타단이 상기 제 1 스위칭소자의 상기 제어단자에 접속되어 있는 제 2 스위칭소자와,
    제어단자 및 전류로를 갖고, 해당 전류로의 일단이 상기 제 1 스위칭소자의 상기 전류로의 타단에 접속되어 있는 제 3 스위칭소자를 갖는 것을 특징으로 하는 표시장치의 구동방법.
  13. 제 11 항에 있어서,
    상기 화소회로는,
    제어단자 및 전류로를 갖고, 해당 전류로의 일단에 상기 제 1 전압 및 상기 제 2 전압이 선택적으로 입력되며, 해당 전류로의 타단이 상기 발광소자에 접속되어 있는 제 1 스위칭소자와,
    제어단자 및 전류로를 갖고, 상기 선택기간에, 해당 전류로의 일단 및 해당 제어단자에 선택주사신호가 입력되며, 해당 전류로의 타단이 상기 제 1 스위칭소자의 상기 제어단자에 접속되어 있는 제 2 스위칭소자와,
    제어단자 및 전류로를 갖고, 해당 전류로의 일단이 상기 제 1 스위칭소자의 상기 전류로의 타단에 접속되어 있는 제 3 스위칭소자를 갖는 것을 특징으로 하는 표시장치의 구동방법.
  14. 제 11 항에 있어서,
    상기 제 2 전압은 상기 제 1 전압보다 낮은 전압인 것을 특징으로 하는 표시장치의 구동방법.
  15. 제 11 항에 있어서,
    상기 화소회로는 상기 발광소자에 직렬로 접속된 트랜지스터를 갖고,
    상기 제 1 전압은 상기 트랜지스터의 소스, 드레인전극간을 포화하는 포화전압이며,
    상기 구동전류의 전류값은 상기 트랜지스터의 게이트전극에 인가되는 게이트전압의 전압값에 따르는 것을 특징으로 하는 표시장치의 구동방법.
  16. 제 11 항에 있어서,
    상기 화소회로는 상기 발광소자에 직렬로 접속된 트랜지스터를 갖고,
    상기 제 2 전압은 상기 트랜지스터의 소스, 드레인전극간에 인가되며,
    상기 구동전류의 전류값은 상기 제 2 전압의 전압값 및 상기 트랜지스터의 게이트전극에 인가되는 게이트전압의 전압값에 따르는 것을 특징으로 하는 표시장치의 구동방법.
KR1020040012083A 2003-02-25 2004-02-24 표시장치 및 표시장치의 구동방법 KR100550680B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003047190A JP3952965B2 (ja) 2003-02-25 2003-02-25 表示装置及び表示装置の駆動方法
JPJP-P-2003-00047190 2003-02-25

Publications (2)

Publication Number Publication Date
KR20040076614A true KR20040076614A (ko) 2004-09-01
KR100550680B1 KR100550680B1 (ko) 2006-02-09

Family

ID=32866565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040012083A KR100550680B1 (ko) 2003-02-25 2004-02-24 표시장치 및 표시장치의 구동방법

Country Status (5)

Country Link
US (1) US7417606B2 (ko)
JP (1) JP3952965B2 (ko)
KR (1) KR100550680B1 (ko)
CN (1) CN100337263C (ko)
TW (1) TWI286302B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734213B1 (ko) * 2005-09-27 2007-07-02 엠텍비젼 주식회사 계조 포화 정보 표시 방법 및 장치

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
JP4610843B2 (ja) * 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4103500B2 (ja) * 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP4203656B2 (ja) * 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP4665419B2 (ja) * 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置
US8248392B2 (en) * 2004-08-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device using light emitting element and driving method of light emitting element, and lighting apparatus
JP4265515B2 (ja) * 2004-09-29 2009-05-20 カシオ計算機株式会社 ディスプレイパネル
JP4254675B2 (ja) 2004-09-29 2009-04-15 カシオ計算機株式会社 ディスプレイパネル
JP4192879B2 (ja) * 2004-09-30 2008-12-10 カシオ計算機株式会社 ディスプレイパネル
JP4400438B2 (ja) * 2004-12-13 2010-01-20 カシオ計算機株式会社 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法
KR100805542B1 (ko) * 2004-12-24 2008-02-20 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동방법
KR101173974B1 (ko) * 2005-04-18 2012-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 상기 반도체 장치를 가진 표시 장치 및 전자 기기
TWI429327B (zh) 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
JP5200539B2 (ja) * 2005-09-27 2013-06-05 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP5259925B2 (ja) * 2006-02-21 2013-08-07 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画像表示装置
JP4609468B2 (ja) * 2007-09-20 2011-01-12 カシオ計算機株式会社 表示装置及びその表示駆動方法
US20090201278A1 (en) * 2008-02-13 2009-08-13 Samsung Electronics Co., Ltd. Unit pixels and active matrix organic light emitting diode displays including the same
US20090201235A1 (en) * 2008-02-13 2009-08-13 Samsung Electronics Co., Ltd. Active matrix organic light emitting diode display
CN102262855B (zh) * 2011-08-04 2014-03-12 南京中电熊猫液晶显示科技有限公司 有源驱动oled器件
KR101911489B1 (ko) * 2012-05-29 2018-10-26 삼성디스플레이 주식회사 화소를 갖는 유기전계발광 표시장치와 그의 구동방법
CN106205558B (zh) * 2016-09-30 2018-09-21 京东方科技集团股份有限公司 像素驱动方法及装置

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2506840B2 (ja) 1987-11-09 1996-06-12 松下電器産業株式会社 アクティブマトリックスアレイの検査方法
JP3442449B2 (ja) 1993-12-25 2003-09-02 株式会社半導体エネルギー研究所 表示装置及びその駆動回路
US5640067A (en) 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
US6943769B1 (en) * 1995-12-01 2005-09-13 Texas Instruments Incorporated Display device for portable notebook computer
EP0812526B1 (en) 1995-12-30 2001-08-08 Casio Computer Co., Ltd. Display device for performing display operation in accordance with signal light and driving method therefor
KR100272723B1 (ko) 1996-06-06 2000-11-15 니시무로 타이죠 평면표시장치
JP4147594B2 (ja) 1997-01-29 2008-09-10 セイコーエプソン株式会社 アクティブマトリクス基板、液晶表示装置および電子機器
EP0895219B1 (en) 1997-02-17 2010-06-16 Seiko Epson Corporation Display device
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6023259A (en) 1997-07-11 2000-02-08 Fed Corporation OLED active matrix using a single transistor current mode pixel design
JP3765918B2 (ja) 1997-11-10 2006-04-12 パイオニア株式会社 発光ディスプレイ及びその駆動方法
WO1999028896A1 (fr) 1997-11-28 1999-06-10 Seiko Epson Corporation Circuit de commande pour dispositif electro-optique, procede de commande du dispositif electro-optique, dispositif electro-optique, et dispositif electronique
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2000163014A (ja) 1998-11-27 2000-06-16 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP3686769B2 (ja) 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
EP1130565A4 (en) 1999-07-14 2006-10-04 Sony Corp ATTACK CIRCUIT AND DISPLAY INCLUDING THE SAME, PIXEL CIRCUIT, AND ATTACK METHOD
JP2003509728A (ja) 1999-09-11 2003-03-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリックスｅｌディスプレイ装置
JP4061905B2 (ja) 1999-10-18 2008-03-19 セイコーエプソン株式会社 表示装置
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
US6750835B2 (en) 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
KR100566813B1 (ko) 2000-02-03 2006-04-03 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 셀 구동회로
KR100327374B1 (ko) * 2000-03-06 2002-03-06 구자홍 액티브 구동 회로
GB0008019D0 (en) 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Display device having current-addressed pixels
US6611108B2 (en) 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
TW493153B (en) 2000-05-22 2002-07-01 Koninkl Philips Electronics Nv Display device
CN100511370C (zh) 2000-07-07 2009-07-08 精工爱普生株式会社 用于有机场致发光显示器的电流抽样电路
KR100710279B1 (ko) 2000-07-15 2007-04-23 엘지.필립스 엘시디 주식회사 엘렉트로 루미네센스 패널
TW514857B (en) 2000-07-28 2002-12-21 Nichia Corp Drive circuit of display apparatus and display apparatus
JP3736399B2 (ja) * 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP4929431B2 (ja) 2000-11-10 2012-05-09 Ｎｌｔテクノロジー株式会社 パネル表示装置のデータ線駆動回路
JP3950988B2 (ja) 2000-12-15 2007-08-01 エルジー フィリップス エルシーディー カンパニー リミテッド アクティブマトリックス電界発光素子の駆動回路
JP2002215095A (ja) 2001-01-22 2002-07-31 Pioneer Electronic Corp 発光ディスプレイの画素駆動回路
SG111928A1 (en) 2001-01-29 2005-06-29 Semiconductor Energy Lab Light emitting device
US6661180B2 (en) 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
JP4027614B2 (ja) 2001-03-28 2007-12-26 株式会社日立製作所 表示装置
US6734636B2 (en) 2001-06-22 2004-05-11 International Business Machines Corporation OLED current drive pixel circuit
US6667580B2 (en) 2001-07-06 2003-12-23 Lg Electronics Inc. Circuit and method for driving display of current driven type
JP2003036054A (ja) * 2001-07-24 2003-02-07 Toshiba Corp 表示装置
JP2003043998A (ja) 2001-07-30 2003-02-14 Pioneer Electronic Corp ディスプレイ装置
JP5636147B2 (ja) 2001-08-28 2014-12-03 パナソニック株式会社 アクティブマトリックス型表示装置
JP2003177709A (ja) * 2001-12-13 2003-06-27 Seiko Epson Corp 発光素子用の画素回路
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
GB2386462A (en) 2002-03-14 2003-09-17 Cambridge Display Tech Ltd Display driver circuits
JP3918642B2 (ja) 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
JP2004070293A (ja) 2002-06-12 2004-03-04 Seiko Epson Corp 電子装置、電子装置の駆動方法及び電子機器
JP4610843B2 (ja) 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4103500B2 (ja) 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP4103957B2 (ja) 2003-01-31 2008-06-18 東北パイオニア株式会社 アクティブ駆動型画素構造およびその検査方法
JP4203656B2 (ja) 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP4665419B2 (ja) 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734213B1 (ko) * 2005-09-27 2007-07-02 엠텍비젼 주식회사 계조 포화 정보 표시 방법 및 장치

Also Published As

Publication number Publication date
JP2004258172A (ja) 2004-09-16
KR100550680B1 (ko) 2006-02-09
US7417606B2 (en) 2008-08-26
US20040165003A1 (en) 2004-08-26
CN100337263C (zh) 2007-09-12
CN1525425A (zh) 2004-09-01
TW200428328A (en) 2004-12-16
JP3952965B2 (ja) 2007-08-01
TWI286302B (en) 2007-09-01

Similar Documents

Publication Publication Date Title
KR100550680B1 (ko) 표시장치 및 표시장치의 구동방법
US5990629A (en) Electroluminescent display device and a driving method thereof
KR100570903B1 (ko) 디스플레이장치 및 디스플레이장치 구동방법
JP4203656B2 (ja) 表示装置及び表示パネルの駆動方法
US6987365B2 (en) Light-emitting device, and electric device using the same
JP4610843B2 (ja) 表示装置及び表示装置の駆動方法
US7609234B2 (en) Pixel circuit and driving method for active matrix organic light-emitting diodes, and display using the same
US8018405B2 (en) Organic light emitting display device with reduced variation between life times of organic light emitting diodes and driving method thereof
JP3918642B2 (ja) 表示装置及びその駆動方法
US20050110723A1 (en) Pixel circuit in flat panel display device and method for driving the same
JP2006293293A (ja) 表示パネル、これを具備した表示装置及びその駆動方法
KR100568597B1 (ko) 일렉트로-루미네센스 표시장치와 그의 구동방법
US7486261B2 (en) Electro-luminescent display device
KR20050036042A (ko) 일렉트로 루미네센스 표시장치
KR100538331B1 (ko) 일렉트로 루미네센스 표시장치
JP2004233801A (ja) 発光装置の駆動方法
JPS6315588B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150123

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 14