KR100570903B1 - 디스플레이장치 및 디스플레이장치 구동방법 - Google Patents

디스플레이장치 및 디스플레이장치 구동방법 Download PDF

Info

Publication number
KR100570903B1
KR100570903B1 KR1020047005719A KR20047005719A KR100570903B1 KR 100570903 B1 KR100570903 B1 KR 100570903B1 KR 1020047005719 A KR1020047005719 A KR 1020047005719A KR 20047005719 A KR20047005719 A KR 20047005719A KR 100570903 B1 KR100570903 B1 KR 100570903B1
Authority
KR
South Korea
Prior art keywords
transistor
current
reference voltage
source
driving
Prior art date
Application number
KR1020047005719A
Other languages
English (en)
Other versions
KR20040051611A (ko
Inventor
히로야스 야마다
시라사키도모유키
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20040051611A publication Critical patent/KR20040051611A/ko
Application granted granted Critical
Publication of KR100570903B1 publication Critical patent/KR100570903B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

디스플레이장치는 복수개의 주사선들(X1 내지 Xm), 복수개의 신호선들(Y1 내지 Yn), 상기 주사선들을 선택하는 선택신호들을 상기 주사선들에 순차적으로 공급해주는 주사드라이버(5), 상기 주사선들이 선택될 때, 선택기간에 지정전류를 상기 복수개의 신호선들에게 공급해주는 데이타드라이버(3), 상기 신호선들에 흐르는 상기 지정전류의 전류값에 대응하는 구동전류를 공급해주는 복수개의 픽셀회로들, 상기 복수개의 픽셀회로들에 의해 공급되는 상기 구동전류에 따라 발광하는 복수개의 광소자들(E1,1 내지 Em,n) 및 상기 구동전류를 공급해주기 위해서 상기 복수개의 픽셀회로들에 구동전류기준전압을 출력하는 전원공급기를 포함한다.
유기EL, 디스플레이, 구동방법, 휘도, 편차, 픽셀, 발광.

Description

디스플레이장치 및 디스플레이장치 구동방법{DISPLAY DEVICE AND DISPLAY DEVICE DRIVING METHOD}
본 발명은 디스플레이장치 및 디스플레이장치 구동방법에 관한 것이다.
액정디스플레이는 보통 능동 매트릭스 구동형 액정디스플레이와 단순 매트릭스 구동형 액정디스플레이로 분류된다. 능동 매트릭스 구동형 액정디스플레이는 단순 매트릭스 구동형 액정디스플레이에 비해 보다 더 높은 휘도, 더 높은 콘트라스트 및 더 높은 해상도를 갖는 화상을 표시한다. 능동 매트릭스 구동형 액정디스플레이에서는, 액정소자를 활성화시키는 트랜지스터와 콘덴서로서 기능을 하는 액정소자들이 각 픽셀에 배열되어 있다. 능동 매트릭스 구동형 액정디스플레이에서, 선택신호는 주사선이 선택되도록 쉬프트 레지스터 역할을 하는 주사드라이버(scanning driver)로부터 주사선에 입력된다. 이 때, 휘도를 나타내는 레벨을 갖는 전압이 데이타드라이버로부터 신호선에 인가되면, 상기 전압은 트랜지스터를 통해서 액정소자들에 인가된다. 트랜지스터가 주사선에 입력된 신호의 종료로부터 다음에 입력되는 신호사이의 기간동안 턴오프되어 있을지라도, 액정소자는 콘덴서로서 역할을 하기 때문에 다음 신호가 주사선에 입력될 때까지 전압레벨은 유지된다. 위에서 설명한 바와 같이, 신호가 주사선으로 입력이 되는 동안, 액정소 자의 광투과율은 새롭게 리플래쉬된다. 액정디스플레이의 그레이레벨을 나타내기 위해서 백라이트로부터의 빛은 새롭게 리플래쉬된 광투과율에 따라 액정소자를 통과한다.
한편, 자발광소자로서 유기EL소자들을 사용하는 유기 EL(Electroluminescence; 전자발광) 디스플레이는 액정디스플레이와는 달리, 백라이트를 요구하지 않는다. 그러므로, 유기EL 디스플레이는 얇은 디스플레이를 위해서는 최적이 된다. 게다가, 유기EL 디스플레이는 액정디스플레이와는 달리, 시야각의 제한이 없다. 이러한 이유때문에, 차세대 디스플레이장치로서 유기EL 디스플레이의 실용화가 매우 기대되고 있다.
고휘도, 높은 콘트라스트 및 고해상도의 관점에서, 전압제어 능동매트릭스구동방식들이 액정디스플레이를 위해서 뿐만이 아니라, 유기EL 디스플레이를 위해서 개발되어 왔다. 하지만, 유기EL소자의 용량은 액정소자의 용량보다 훨씬 작기 때문에 전류는 유기EL소자 자체로 흐른다. 전압을 유지하기 위해서, 트랜지스터의 숫자는 늘어난다. 이 늘어난 트랜지스터들 때문에 구성된 회로의 복잡성은 증대된다.
트랜지스터에 있어서, 일반적으로, 채널저항값은 주변온도의 변화 또는 장기간의 사용으로 인해 변하게 된다. 이런 이유로, 게이트문턱전압은 오버타임을 변화시키거나 트랜지스터들마다 서로 다르게 된다. 따라서, 트랜지스터의 게이트전극에 인가될 전압값이 변하고 따라서 유기EL소자에 공급될 전류레벨이 변화됨으로 인해, 스위칭트랜지스터의 게이트전압레벨을 기초로 해서 유기EL소자에 공급할 전류레벨을 단일하게 지정하기는 어렵다. 다시 말하면, 공급될 전류레벨은 트랜지스터의 게 이트전극에 인가될 전압값이 변하고 따라서 유기EL소자의 휘도를 변화시킴으로 인해, 단일하게 지정되기가 어렵다. 이로 인해, 복수개의 트랜지스터에 동일한 레벨의 게이트전압이 인가되더라도, 복수개의 픽셀들의 유기EL소자들은 각각 다른 발광휘도를 가질것이다. 이것은 디스플레이의 화면상에서 휘도의 편차를 일으킨다.
본 발명의 목적은 간단한 구동원리의 기초에 따라 화면표시가 안정되도록 해주는 디스플레이장치 및 디스플레이장치 구동방법을 제공하는 것이다.
상기 문제점들을 해결하기 위해서, 본 발명의 구성에 따르면,
복수개의 주사선들(예를들어, 선택주사선(X1 내지 Xm));
복수개의 신호선들(예를들어, 신호선(Y1 내지 Yn));
상기 주사선들을 선택하는 선택신호들을 상기 주사선들에 순차적으로 공급해주는 주사드라이버(예를들어, 선택주사드라이버(5));
상기 주사선들이 선택될 때, 선택기간(예를들어, 선택기간(TSE))에 지정전류(예를들어, 그레이레벨 지정전류(IDATA))를 상기 복수개의 신호선들에게 공급해주는 데이타드라이버(예를들어, 데이타드라이버(3));
상기 신호선들에 흐르는 상기 지정전류의 전류값에 대응하는 구동전류를 공급해주는 복수개의 픽셀회로들(예를들어, 픽셀회로(D1,1 내지 Dm,n));
상기 복수개의 픽셀회로들에 의해 공급되는 상기 구동전류에 따라 발광하는 복수개의 광소자들(예를들어, 발광소자(E1,1 내지 Em,n)); 및
상기 구동전류를 공급해주기 위해서 상기 복수개의 픽셀회로들에 구동전류기준전압(예를들어, 전압(VHIGH))을 출력하는 전원공급기(예를들어, 공통신호전원공급기(6))를 포함하는 디스플레이장치가 제공된다..
위의 장치에서, 전원공급기가 구동전류기준전압을 출력하는 시간에 맞춰, 복수개의 픽셀회로들은 각각의 선택기간에서 흐르는 지정전류의 전류값에 따른 구동전류를 공급해준다. 이에 따라, 광소자들은 발광한다.
그러므로, 전원공급기가 소정의 주사선의 선택기간의 종료시점부터 다음 주사선의 선택기간의 시작시점까지 구동전류기준전압을 출력할 때, 소정의 주사선에 대응하는 광소자와 다음 주사선에 대응하는 광소자들 모두에 대응하는 구동전류가 흐르게 된다. 그러므로, 상기 광소자들은 소망하는 휘도로 발광할 수 있다.
모든 주사선들이 선택된 후에 전원공급기가 픽셀회로에 구동전류기준전압을 출력하게 되면, 모든 광소자들은 발광할 수 있다.
복수개의 광소자들중 어떠한 것도 선택되지 않는 기간에 리셋전압이 복수개의 신호선들에 출력되면, 신호선들은 이전 선택기간에서 저장된 전하들을 리셋시킨다. 이러한 이유때문에, 신호선들의 기생용량은 다음 선택기간에서 빨리 충전될 수 있어서 작은 전류값을 갖는 지정전류가 공급될지라도, 지정전류의 전류값은 재빨리 안정상태에 머물 수 있게 된다. 따라서, ㎂의 몇 제곱승의 작은 전류에 의해 휘도가 조정이 되는 유기EL소자와 같은 광소자일지라도 재빨리 다중 그레이레벨 휘도들 을 나타낼 수 있게 된다.
도 1은 본 발명의 제 1 실시예에 따른 디스플레이장치로서 적용된 유기EL 디스플레이를 보여주는 도면이다.
도 2는 도 1에서 보인 픽셀들로서, 이해의 편의를 돕기 위해 산화절연막, 채널방지절연막 및 공통전극들이 생략되어 있는 평면도이다.
도 3은 도 2에서 선Ⅲ-Ⅲ에 따라 잘라진 단면도이다.
도 4는 도 2에서 선Ⅳ-Ⅳ에 따라 잘라진 단면도이다.
도 5는 도 2에서 선Ⅴ-Ⅴ에 따라 잘라진 단면도이다.
도 6은 인접한 4개의 픽셀들의 등가회로도이다.
도 7은 제 1 실시예에서 사용된 N-채널 전계효과트랜지스터의 전류 대 전압특성을 보여주는 그래프이다.
도 8은 제 1 실시예에 따른 장치에서 신호들의 레벨들을 보여주는 펄스파형도이다.
도 9A는 스위칭회로가 구성되지 않으며, 최대 전류값을 갖는 그레이레벨지정전류가 i번째 행의 선택기간동안 신호선 및 트랜지스터의 드레인과 소스에 걸쳐 공급될 때의 전압상태를 보여주는 도면이다.
도 9B는 스위칭회로가 구성되어 있으며, 최대 전류값을 갖는 그레이레벨지정전류가 i번째 행의 선택기간동안 신호선 및 트랜지스터의 드레인과 소스에 걸쳐 공급될 때의 전압상태를 보여주는 도면이다.
도 10은 본 발명의 제 2 실시예에 따른 디스플레이장치로서 적용된 유기EL 디스플레이로서, 공통신호전원공급기가 콘트롤러에 배열되어 있는 것을 보여주는 도면이다.
도 11은 본 발명의 제 3 실시예에 따른 디스플레이장치로서 적용된 유기EL 디스플레이로서, 픽셀회로의 트랜지스터의 드레인이 선택주사선에 연결되어 있는 것을 보여주는 도면이다.
도 12A와 도 12B는 제 3 실시예에서, 인접한 픽셀들이 다른 동작기간에서의 전류흐름을 지시하는 것을 보여주는 등가회로도들이다.
도 13은 제 3 실시예에 따른 장치에서 신호레벨을 보여주는 펄스파형도이다.
* 도면의 주요부호에 대한 설명 *
1: 유기EL 디스플레이, 2: 유기EL 디스플레이패널,
3: 데이타드라이버, 4: 표시부,
5: 선택주사드라이버, 6: 공통신호전원공급기,
7: 스위칭회로, 8: 투명기판,
11: 콘트롤러, 21: 제 1 트랜지스터,
22: 제 2 트랜지스터, 23: 제 3 트랜지스터,
24: 콘덴서, 25: 콘택홀,
31: 제4트랜지스터, 32: 제5트랜지스터,
41: 산화절연막, 42: 게이트절연막,
43: 반도체층, 45: 채널보호절연막,
51: 픽셀전극, 52: 유기EL층,
53: 공통전극, 54: 층간절연막,
- X1 내지 Xm: 선택주사선, - Y1 내지 Yn: 신호선,
- IDATA : 그레이레벨 지정전류, - TSE: 선택기간,
- TNSE: 비선택기간, - D1,1 내지 Dm,n: 픽셀회로.
- E1,1 내지 Em,n: 발광소자, - Z1 내지 Zm: 공통신호공급선들
본 발명의 상세한 실시예들은 첨부된 도면들과 함께 후술될 것이다. 본 디스플레이장치 또는 디스플레이패널의 범위와 요지는 후술되는 실시예들에 한정되지 않는다.
[제 1 실시예]
도 1은 본 발명이 적용된 유기EL 디스플레이를 보여주는 도면이다. 유기EL 디스플레이(1)는, 기본적인 구성으로서, 유기EL 디스플레이패널(2), 데이타드라이버(3), 선택주사드라이버(5), 공통신호전원공급기(6), 스위칭회로(7) 및 콘트롤러(11)를 포함한다.
유기EL 디스플레이패널(2)에서, 실제적으로 화상이 표시되는 표시부(4)는 투명기판(8)상에 형성된다. 데이타드라이버(3), 선택주사드라이버(5), 공통신호전원공급기(6) 및 스위칭회로(7)는 상기 표시부(4)주위에 배열된다. 데이타드라이버(3), 선택주사드라이버(5) 및 공통신호전원공급기(6)는 상기 투명기 판(8) 또는 상기 투명기판(8)주위에 배열된 연성회로기판상에 배열될 수 있다.
표시부(4)에서, (m ×n)픽셀들(P1,1 내지 Pm,n; 여기서, m, n은 임의의 자연상수임)은 상기 투명기판(8)상에 있는 매트릭스에 배열된다. 열방향 즉 수직방향으로, m개의 픽셀들(P1,j 내지 Pm,j; 여기서, j는 임의의 자연상수이고, 1≤j≤n)이 배열된다. 행방향 즉 수평방향으로, n개의 픽셀들(Pj,1 내지 Pi,n; 여기서, i는 임의의 자연상수이고, 1≤j≤m)이 배열된다. 즉, 위로부터 수직방향으로 i번째라인(즉, i번째행)에 있고 왼쪽부터 수평방향으로 j번째라인(즉, j번째열)에 존재하는 픽셀은 픽셀(Pi,j)로서 정의한다.
표시부(4)에서, 행방향으로 움직이는 m개의 선택주사선들(X1 내지 Xm)은 투명기판(8)상에서 열방향으로 평행하게 배열되어 있다. 게다가, 행방향으로 움직이는 m개의 공통신호공급선들(Z1 내지 Zm)은 투명기판(8)상에서 선택주사선들(X1 내지 Xm)과 조화되어 열방향으로 평행하게 배열되어 있다. 각 공통신호공급선(Zk; 1≤k≤m-1)은 선택주사선들(Xk 내지 Xk+1)사이에 삽입되어 있다. 선택주사선(Xm )은 공통신호공급선들(Zm-1 내지 Zm)사이에 삽입되어 있다. 또한, 열방향으로 움직이는 n개의 신호선들(Y1 내지 Yn)은 투명기판(8)상에서 행방향으로 평행하게 배열되어 있다. 선택주사선들(X1 내지 Xm), 공통신호공급선들(Z1 내지 Zm) 및 신호선들(Y1 내지 Yn)은 층간절연막들에 의해서 서로 절연되어 있다. 선택주사선(Xi)과 공통신호공급 선(Zi)들은 행방향으로 배열된 n개의 픽셀들(Pi,1 내지 Pi,n)에 연결된다. 신호선들(Yj)은 열방향으로 배열된 m개의 픽셀들(Pi,j 내지 Pm,j)에 연결된다. 픽셀(Pi,j)은 선택주사선(Xi), 공통신호공급선(Zi) 및 신호선(Yj)에 의해 둘러싸인 부분에 배열된다. 선택주사선들(X1 내지 Xm)들은 선택주사드라이버(5)의 출력단들에 연결된다. 공통신호공급선들(Z1 내지 Zm)들은 서로 도전되게 해주고 공통신호전원공급기(6)의 출력단에 연결된다. 즉, 같은 신호는 공통신호공급선들(Z1 내지 Zm)에 출력된다.
픽셀(Pi,j)이 도 2 내지 도 6을 참조하여 다음에 설명된다. 도 2는 픽셀(Pi,j)를 보여주는 평면도이다. 이해를 돕기위해서, 산화절연막(41), 채널보호절연막(45) 및 (후술될)공통전극(53)은 생략한다. 도 3은 도 2에서 Ⅲ-Ⅲ선에 따라 잘라진 단면도이다. 도 4는 도 2에서 Ⅳ-Ⅳ선에 따라 잘라진 단면도이다. 도 5는 도 2에서 Ⅴ-Ⅴ선에 따라 잘라진 단면도이다.
도 6은 인접한 4개의 픽셀들(Pi,j, Pi+1,j, Pi,j+1 및 Pi+1,j+1)의 등가회로도이다.
픽셀(Pi,j)은 구동전류의 전류값에 대응하는 휘도(nt. = cd/m2)를 갖고 발광하는 발광소자(Ei,j)와, 발광소자(Ei,j)의 주변에 배열되어 발광소자(Ei,j)를 구동시키는 픽셀회로(Di,j)들로 구성된다. 픽셀회로(Di,j)는 전압신호와 데이타드라이버(3), 선택주사드라이버(5), 전원공급주사드라이버(6) 및 스위칭회로(7)들로부터 출력되는 전류를 기초로 하여 소정의 발광기간동안 발광소자(Ei,j)에 흐르는 전류의 전류값을 유지해준다. 이러한 동작으로, 발광소자(Ei,j)의 휘도는 소정의 기간동안에서 소정의 값으로 유지된다.
발광소자(Ei,j)는 유기EL소자로 만들어진다. 발광소자(Ei,j)는 픽셀전극(51), 유기EL층(52) 및 공통전극(53)을 순차적으로 적층함으로써 형성되는 다층구조를 가진다. 픽셀전극(51)은 투명기판(8)에서 애노드로서 역할을 한다. 유기EL층(52)은 전공들과 전자들을 받아들여 전기장에 의해 이들을 전송하는 역할을 한다. 유기EL층(52)은 수송된 전공들과 전자들이 재결합하는 재결합지역과 상기 재결합에서 발생된 여기자들을 잡아끌어들여 발광하도록 하는 발광지역을 갖고 있다. 넓은 의미에서 보면, 유기EL층(52)은 발광층으로서의 역할을 한다. 공통전극(53)은 캐소드로서 역할을 한다.
픽셀전극(51)은 신호선들(Y1 내지 Yn)과 선택주사선들(X1 내지 Xm )에 의해 둘러싸인 지역에서 각각의 픽셀(Pi,j)에 대하여 패턴화되고 분리된다. 픽셀전극(51)의 주변끝단은 질화규소 또는 산화규소의 층을 갖는 층간절연막(54)으로 덮혀 있으며, 이 층은 픽셀회로(Di,j)의 세개의 트랜지스터들(21, 22, 23)을 덮고 있다. 픽셀전극(51)의 중심부의 윗면은 층간절연막(54)에서의 콘택홀(55)을 통해 노출된다. 층간절연막(54)은 또한 질화규소 또는 산화규소의 제 1 층위에 폴리이미드 등 과 같은 절연막으로 형성된 제 2 층을 갖을 수 있다.
픽셀전극(51)은 가시광에 대한 투과성과 전도성을 갖고 있다. 픽셀전극(51)은 비교적 높은 일함수를 가지며 유기EL층(52)으로 전공들을 효율적으로 주입시키는 것이 바람직하다. 예를들어, 픽셀전극(51)은 주요구성요소로서, 산화인듐주석(indium tin oxide; ITO), 산화인듐아연(indium zinc oxide; IZO), 산화인듐(indium oxide; In2O3), 산화주석(tin oxide; SNO2) 또는 산화아연(zinc oxide; ZnO)을 포함한다.
유기EL층(52)은 각각의 픽셀전극(51)상에서 형성된다. 유기EL층(52)은 또한 각각의 픽셀(Pi,j)에 대해 패턴화된다. 유기EL층(52)은 유기화합물로서의 발광물질(형광체)을 포함한다. 발광물질은 폴리머릭물질(polymeric material) 또는 낮은 분자량물질일 수 있다. 유기EL층(52)은, 예를 들어, 도 3에서 보는 바와 같이, 전공수송층(52A)과 좁은의미로서의 발광층(52B)이 픽셀전극(51)의 측면으로부터 순차적으로 형성되는 2층구조를 가질 수 있다. 발광층(52B)은 전공들과 전자들이 서로 재결합하는 재결합지역과 재결합으로 생성된 여기자들을 잡아끌어들여 발광하는 발광지역을 갖는다. 선택적으로, 유기EL층(52)은 전공수송층, 좁은 의미로서의 발광층(52B) 및 전자수송층이 픽셀전극(51)의 측면으로부터 순차적으로 형성되는 3층구조를 가질 수 있다. 유기EL층(52)은 좁은 의미로서의 발광층을 포함하는 단층구조를 가질 수 있다. 유기EL층(52) 또한 위의 층구조에서의 적당한 층들사이에 전자 또는 전공주입층을 삽입시킴으로써 형성되는 다층구조를 가질 수 있다. 유기EL 층(52)은 또 다른 층구조를 가질 수 있다.
유기EL 디스플레이패널(2)은 완전색표시 또는 다색표시가 가능하다. 이 경우, 픽셀들(Pi,1 내지 Pi,n)의 각각의 유기EL층(52)은 넓은 의미의 발광층으로 형성되어, 예를 들어, 적색빛, 녹색빛 및 청색빛중 하나의 빛을 내는 역할을 한다. 즉, 픽셀들(Pi,1 내지 Pi,n)이 선택적으로 적색빛, 녹색빛 및 청색빛을 내보낼 때, 색조는 상기 색들의 적절한 조합에 의해 표시된다.
유기EL층(52)은 전기적으로 중성인 유기화합물로 만들어 지는것이 바람직하다. 이 경우, 전공들과 전자들은 알맞은 밸런스를 갖고 유기EL층(52)으로 주입되고 수송된다. 또한, 전자수송물질은 좁은 의미로서의 발광층에 적절히 혼합될 수 있다. 전공수송물질은 좁은 의미로서의 발광층에 적절히 혼합될 수 있다. 전자수송물질과 전공수송물질은 좁은 의미로서의 발광층에 적절히 혼합될 수 있다. 전자수송층 또는 전공수송층으로서 역할을 하는 전하수송층은 재결합지역으로서의 역할을 할 수 있다. 빛은 전하수송층에 형광체를 혼합함으로써 나오게 된다.
유기EL층(52)상에 형성된 공통전극(53)은 모든 픽셀들(P1,1 내지 Pm,n)에 연결된 단일전극이다. 선택적으로, 공통전극(53)은 각각의 열들에 연결된 스트립형태의 복수개의 전극들을 구성할 수 있다. 더 구체적으로, 공통전극(53)은 열방향으로 있는 픽셀들(P1,h-1 내지 Pm,h-1; 여기서, h는 임의의 자연상수이고, 2≤h≤n이다)의 그룹에 연결된 스트립공통전극과, 픽셀들(P1,h 내지 Pm,h)의 그룹에 연결된 스트립공통 전극을 구성할 수 있다. 이러한 방법은, 공통전극(53)은 각각의 열에 연결된 스트립형태의 복수개의 전극들을 포함한다. 선택적으로, 공통전극(53)은 행방향으로 있는 픽셀들(Pg-1,1 내지 Pg-1,n; 여기서, g는 임의의 자연상수이고, 2≤g≤m이다)의 그룹에 연결된 스트립공통전극과, 픽셀들(Pg,1 내지 Pg,n)의 그룹에 연결된 스트립공통전극을 구성할 수 있다. 이러한 방법으로, 공통전극(53)은 각각의 행에 연결된 스트립형태의 복수개의 전극들을 포함한다.
어느 경우든, 공통전극(53)은 선택주사선(Xi), 신호선(Yj) 및 공통신호공급선(Zi)으로부터 전기적으로 절연된다. 공통전극(53)은 낮은 일함수를 갖는 물질로 구성된다. 예를들어, 공통전극(53)은 단일체 또는 인듐, 마그네슘, 칼슘, 리튬, 바륨 및 희토류금속들중 적어도 하나를 포함하는 합금으로 만들어진다. 공통전극(53)은 위의 물질들로 구성된 복수개의 층들을 적층함으로써 형성되는 다층구조를 가질 수 있다. 더 구체적으로, 다층구조는 낮은 일함수를 갖고 유기EL층(52)과 접해 있는 인터페이스의 측면부상에 형성된 고순도 바륨층과, 바륨층을 덮는 알루미늄층을 포함할 수 있다. 선택적으로, 다층구조는 하층부상의 리튬층과 상층부상의 알루미늄층을 갖는다. 투명전극이 픽셀전극(51)으로 사용되어 유기EL 디스플레이패널(2)의 유기EL층(52)으로부터 나오는 빛이 픽셀전극(51)을 통하여 투명기판(8)의 측면부를 빠져나와야 하는 경우에는, 공통전극(53)은 유기EL층(52)으로부터 나오는 빛을 차단하는 것이 바람직하다. 더 바람직하게는, 공통전극(53)은 유기EL층(52)으로부터 나오는 빛에 대해 높은 반사율을 갖는다.
상술한 바와 같이, 다층구조를 갖는 발광소자(Ei,j)의 경우에서, 순방향 바이어스전압이 픽셀전극(51)과 공통전극(53)들 사이에 인가될 때, 전자들이 공통전극(53)으로부터 유기EL층(52)에 주입되는 동안 전공들은 픽셀전극(51)으로부터 유기EL층(52)에 주입된다. 전공과 전자들은 유기EL층(52)으로 전송된다. 전공과 전자들이 유기EL층(52)에서 재결합하는 경우, 여기자들이 생성된다. 여기자들은 유기EL층(52)을 여기시킨다. 그래서 유기EL층(52)은 발광하게 된다.
발광소자(Ei,j)의 발광휘도(단위: nt. = cd/m2)는 발광소자(Ei,j)에 흐르는 전류값에 의존한다. 발광소자(Ei,j)의 발광기간동안에 발광소자(Ei,j)가 소정의 발광휘도를 유지하기 위하거나 또는 데이타드라이버(3)로부터 도출된 그레이레벨지정전류(IDATA)에 대응하는 발광휘도를 얻기 위해서, 픽셀회로(Di,j)는 각 픽셀(Pi,j)의 발광소자(Ei,j) 주변에 배열된다. 픽셀회로(Di,j)는 발광소자(E i,j)의 전류값을 제어한다.
픽셀회로(Di,j)는 세개의 트랜지스터들(21, 22, 23)과 콘덴서(24)를 포함한다. 각 트랜지스터는 N-채널 MOS구조를 갖는 전계효과 박막트랜지스터(TFT)로 형성된다.
트랜지스터(21)는 게이트전극(21g), 게이트절연막(42), 반도체층(43), 소스전극(21s) 및 드레인전극(21d)으로 구성된 MOS전계효과 트랜지스터이다. 트랜지스터(22)는 게이트전극(22g), 게이트절연막(42), 반도체층(43), 소스전극(22s) 및 드 레인전극(22d)으로 구성된 MOS전계효과 트랜지스터이다. 트랜지스터(23)는 게이트전극(23g), 게이트절연막(42), 반도체층(43), 소스전극(23s) 및 드레인전극(23d)으로 구성된 MOS전계효과 트랜지스터이다.
더 구체적으로, 도 3에서 보이는 바와 같이, 제 1 트랜지스터(21)는 게이트전극(21g), 산화절연막(41), 게이트절연막(42), 섬모양 반도체층(43), 채널보호절연막(45), 불순물도핑반도체층들(44), 소스전극(21s) 및 드레인전극(21d)을 포함하는 역스태거형 트랜지스터이다. 게이트전극(21g)은 알루미늄으로 만들어지며 투명기판(8)상에 형성된다. 산화절연막(41)은 게이트전극(21g)을 덮는 알루미늄을 양극화(anodizing)함으로써 형성된다. 게이트절연막(42)은 질화규소 또는 산화규소로 만들어지며 산화절연막(41)을 덮는다. 반도체층(43)은 게이트절연막(42)상에 형성된다. 채널보호절연막(45)은 질화규소로 만들어지며 게이트절연막(42)상에 형성된다. 불순물도핑반도체층(44)은 n+-Si로 만들어지며 반도체층(43)의 양 끝부분들에 형성된다. 소스전극(21s)과 드레인전극(21d)은 크롬, 크롬합금, 알루미늄 및 알루미늄합금에서 선택된 물질로 만들어지며, 불순물도핑 반도체층들(44)상에 형성된다.
제 2 및 제 3 트랜지스터들(22, 23)은 위에서 설명한 제 1 트랜지스터(21)의 구조와 동일한 구조를 갖는다. 하지만, 각 트랜지스터들(21, 22, 23)의 모양, 크기 및 차원들과 반도체층들(43)의 채널두께, 채널길이는 각 트랜지스터들(21, 22, 23)의 기능에 따라 각각 적절히 설정된다.
트랜지스터들(21, 22, 23)은 동시에 같은 공정으로 형성될 수 있다. 이 경우, 각 트렌지스터들(21, 22, 23)의 게이트전극들, 산화절연막들(41), 게이트절연막들(42), 반도체층들(43), 불순물도핑반도체층들(44), 소스전극들 및 드레인전극들은 동일한 구성을 갖는다.
트랜지스터들(21, 22, 23)의 반도체층들(43)이 비정질 실리콘으로 만들어지는 경우라도 이들은 충분히 만들어질 수 있다. 하지만 반도체층들(43)은 폴리실리콘으로 만들어진다. 트랜지스터들(21, 22, 23)의 구조들은 역스태거형으로 제한되지 않는다. 스태거형 또는 양평면형 구조가 채용될 수 있다.
콘덴서(24)는 전극(24A), 전극(24B) 및 유전체로 구성된다. 전극(24A)은 제 3 트랜지스터(23)의 게이트전극(23g)에 연결된다. 전극(24B)은 트랜지스터(23)의 소스전극(23s)에 연결된다. 유전체는 전극들(24A, 24B) 사이에 삽입되는 게이트절연막(42)을 갖는다. 콘덴서(24)는 트랜지스터(23)의 소스전극(23s)과 드레인전극(23d)사이의 전하들을 저장한다.
도 6에서 보는 바와 같이, i번째 행에 있는 각 픽셀회로(Di,1 내지 Di,n)의 제 2 트랜지스터(22)에서, 게이트전극(22g)은 i번째 행의 선택주사선(Xi)에 연결된다. 드레인전극(22d)은 i번째 행의 공통신호공급선(Zi)에 연결된다. 도 5에서 보는 바와 같이, i번째 행에 있는 각 픽셀회로(Di,1 내지 Di,n)의 제 3 트랜지스터(23)의 드레인전극(23d)은 콘택홀(26)을 통해서 i번째 행의 공통신호공급선(Zi)에 연결된다. i번 째 행에 있는 각 픽셀회로(Di,1 내지 Di,n)의 제 1 트랜지스터(21)의 게이트전극(21g)은 i번째 행의 선택주사선(Xi)에 연결된다. j번째 열에 있는 각 픽셀회로(D1,j 내지 Dm,j)의 트랜지스터(21)의 소스전극(21s)은 j번째 열의 신호선(Yi)에 연결된다.
각 픽셀들(P1,1 내지 Pm,n)에서, 제 2 트랜지스터(22)의 소스전극(22s)은, 도 4에서 보는 바와 같이, 게이트절연막(42)에 형성된 콘택홀(25)을 통해서 제 3 트랜지스터(23)의 게이트전극(23g)에 연결된다. 또한 소스전극(22s)은 콘덴서(24)의 하나의 전극에 연결된다. 트랜지스터(23)의 소스전극(23s)은 콘덴서(24)의 다른 하나의 전극에 연결되며 또한 트랜지스터(21)의 드레인전극(21d)에 연결된다. 트랜지스터(23)의 소스전극(23s), 콘덴서(24)의 다른 하나의 전극 및 트랜지스터(21)의 드레인전극(21d)들은 발광소자(Ei,j)의 픽셀전극(51)에 연결된다. 발광소자(Ei,j)의 공통전극(53)의 전압은 기준전압(VSS)이 된다. 이 실시예에서, 기준전압(VSS)이 0[V]로 설정되기 위해서 모든 발광소자(E1,1 내지 Em,n)의 공통전극(53)은 접지된다.
트랜지스터들(21, 22, 23)의 반도체층들(43)과 동일한 패턴으로 형성된 보호막들(43A)은 게이트절연막(42)뿐만이 아니라, 선택주사선(Xi)과 신호선(Yj)사이, 공통신호공급선(Zi)과 신호선(Yj)사이에 배열된다.
콘트롤러(11)는 데이타드라이버클럭신호(CK1), 시작신호(ST1) 및 래치신호(L)가 포함된 제어신호군(DCNT)을 외부로부터 입력되는 도트클럭신호(CKDT), 수평동기신호(HSYNC) 및 수직동기신호(VSYNC)에 기초하여 데이타드라이버(3)로 출력한다. 또한, 콘트롤러(11)는 선택주사드라이버클럭신호(CK2)와 시작신호(ST2)가 포함된 제어신호군(GCNT)을 출력한다. 또한, 콘트롤러(11)는 공통신호클럭신호(CK3)를 공통신호전원공급기(6)로 출력한다. 또한, 콘트롤러(11)는 리셋전압(VRST)을 스위칭회로(7)로 출력하며, 스위칭신호(φ)를 스위칭회로(7)로 출력한다.
더 구체적으로, 데이타드라이버클럭신호(CK1)는 선택된 열(column)을 도트클럭신호(CKDT)에 동기되어 순차적으로 쉬프트시키는 신호이다. 8-비트 적색 디지털그레이레벨 화상신호(SR), 녹색 디지털그레이레벨 화상신호(SG) 및 청색 디지털그레이레벨 화상신호(SB)들은 클럭신호(CK1)의 타이밍에 맞춰 외부회로로부터 수신된다. 시작신호(ST1)는 선택한 열을 수평동기신호(HSYNC)에 동기되어 제 1 번째 열로 되돌리는 신호다. 래치신호(L)는 아날로그 그레이레벨 지정신호에 기초하여 신호선들(Y1 내지 Yn)에 아날로그 그레이레벨 지정전류(IDATA)를 평행하게 공급해주는 신호이다. 아날로그 그레이레벨 지정신호는 데이타드라이버(3)에서의 D/A변환기가 하나의 열 데이타, 예를 들어, 픽셀들(Pi,1 내지 Pi,n)에 대응되어 수신된 적색 디지털그레이레벨 화상신호(SR), 녹색 디지털그레이레벨 화상신호(SG) 및 청색 디지털그레이레벨 화상신호(SB)들을 D/A변환시킴으로써 얻어진다.
선택주사드라이버클럭신호(CK2)는 수평동기신호(HSYNC)에 동기되어 선택된 열을 순차적으로 쉬프트시키는 신호이다. 시작신호(ST2)는 수직동기신호(VSYNC)에 동기되어 선택된 열을 제 1 번째 열로 되돌리는 신호다.
공통신호클럭신호(CK3)는 공통신호를 공통신호공급선들(Z1 내지 Zm)로 출력하는 클럭신호다.
데이타드라이버(3), 선택주사드라이버(5) 및 공통신호전원공급기(6)들은 다음에 후술될 표시부(4)의 주변에 배열된다.
선택주사드라이버(5)는 m개의 플립-플롭회로들이 병렬로 연결되어 있는 소위, 쉬프트 레지스터이다. 드라이버(5)는 선택신호를 선택주사선들(X1 내지 Xm)로 출력한다. 즉, 콘트롤러(11)로부터 수신된 선택주사드라이버클럭신호(CK2)에 따라, 선택주사드라이버(5)는 ON레벨(하이레벨)의 선택신호를 선택주사선들(X1 내지 Xm)에 이 순서로(선택주사선(X1)은 선택주사선(Xm) 다음에 온다) 순차적으로 출력하며, 이로써 선택주사선들(X1 내지 Xm)은 순차적으로 선택된다.
더 구체적으로, 도 8에서 보이는 바와 같이, 선택주사드라이버(5)는 개개의 선택주사선들(X1 내지 Xm)에게, 하이-레벨 선택신호로서 하나의 ON전압(VON)(기준전압(VSS)보다 훨씬 높음)과 로우-레벨 선택신호로서의 OFF전압(VOFF)(기준전압(VSS )이하)을 인가해주며, 이로써 각각의 선택주사선(Xi)은 소정의 기간동안에 선택이 된 다.
선택주사선(Xi)이 선택되는 선택기간(TSE)동안에, 선택주사드라이버(5)는 ON레벨(하이레벨)의 선택신호로서 ON전압(VON)을 선택주사선(Xi)에 인가해준다. 따라서, 선택주사선(Xi)에 연결된 트랜지스터들(21, 22)(모든 픽셀회로들(Di,1 내지 Di,n )에서의 트랜지스터들(21, 22))은 턴온된다. 제 1 트랜지스터(21)가 턴온되면, 신호선(Yj)에 흐르는 전류는 픽셀회로(Di,j)로 흐를 수 있다. 한편, 비선택기간(TNSE )은 i번째행 선택주사선(Xi)의 선택기간(TSE)종료시점부터 (i+1)번째행 선택주사선(Xi+1 )의 선택기간(TSE)의 시작시점까지 계속된다. 선택주사드라이버(5)가 로우레벨의 OFF전압(VOFF)을 모든 선택주사선들(X1 내지 Xm)에 인가해주면, 모든 선택주사선들(X 1 내지 Xm)의 트랜지스터들(21, 22)은 턴오프된다. 트랜지스터(21)가 턴오프되면, 신호선(Yj)에 대한 그레이레벨 지정전류(IDATA)의 공급은 멈추게 된다. 첫번째행 선택주사선(Xi)의 선택기간(TSE)의 시작시점부터 첫번째행 선택주사선(Xi)의 선택기간(TSE)의 다음시작시점까지의 기간을 하나의 주사기간(TSC)이라 정의한다. 선택주사선들(X1 내지 Xm)의 선택기간들(TSE)은 서로 겹쳐지지 않는다.
공통신호전원공급기(6)는 안정등급의 전압을 모든 공통신호공급선들(Z1 내지 Zm)에 공급하는 독립전원이다. 공통신호전원공급기(6)는 공통신호클럭신호(CK3)와 대응되는 위상을 갖는 신호를 공통신호전원선들(Z1 내지 Zm)에 출력한다. 선택주사드라이버(5)가 ON전압(VON)을 모든 선택주사선들(X1 내지 Xm)중 하나에 선택신호로서 인가해주는 기간, 예를들면, 선택기간(TSE)동안, 공통신호전원공급기(6)는 그레이레벨 지정전류를 위한 기준전위로서의 로우-레벨전압(VLOW)을 모든 공통신호전원선(Z1 내지 Zm)에 출력한다. i번째행 선택주사선(Xi)의 선택기간(TSE)종료시점부터 (i+1)번째행 선택주사선(Xi+1)의 선택기간(TSE)의 시작시점까지인 비선택기간(TNSE)동안, 공통신호전원공급기(6)는 구동전류를 위한 기준전위로서의 하이-레벨전압(VHIGH)을 출력한다. 따라서, 공통신호전원공급기(6)로부터의 공통신호가 로우-레벨전압(VLOW)일 경우, 선택주사드라이버(5)는 ON전압(VON)의 선택신호를 선택주사선들(X1 내지 Xm )중의 하나의 선택주사선(Xi)에 출력한다. 선택주사드라이버(5)는 OFF전압(VOFF)의 선택신호를 선택주사선(Xi)을 제외한 선택주사선들(X1 내지 Xm)에게 출력한다. 공통신호전원공급기(6)로부터의 공통신호가 하이-레벨전압(VHIGH)으로부터 로우-레벨전압(VLOW)으로 떨어질 경우, 선택주사드라이버(5)로부터 선택주사선들(X1 내지 Xm)중의 하나까지의 선택신호출력은 증가된다. 그리고, 공통신호전원공급기(6)로부터의 공통신호가 로우-레벨전압(VLOW)으로부터 하이-레벨전압(VHIGH)으로 상승될 경우, 선택주사드라이버(5)로부터 선택주사선들(X1 내지 Xm)중의 하나까지의 ON전압(VON)의 선택신호출력은 떨어진다.
공통신호전원공급기(6)로부터 출력되는 공통신호로서의 로우-레벨전압(VLOW)(지정전류를 위한 기준전압)은 기준전압(VSS)보다 낮다. 하지만, 로우-레벨전압(VLOW)은 기준전압(VSS)과 동일할 수 있다. 이런 이유로, 픽셀들(Pi,1 내지 Pi,n)의 제 3 트랜지스터들(23)이 i번째 행의 선택기간(TSE)동안 ON되는 경우, 공통신호의 로우-레벨전압(VLOW)이 기준전압(VSS)보다 낮기 때문에 발광소자들(Ei,1 내지 E i,n) 각각의 애노드와 캐소드사이에 0[V]의 전압 또는 역바이어스전압이 인가된다. 그러므로, 발광소자들(Ei,1 내지 Ei,n)에 어떠한 전류도 흐르지 않게 되어 빛이 나오지 않는다. 이와는 반대로, 공통신호전원공급기(6)로부터 출력되는 하이-레벨전압(VHIGH)(구동전류를 위한 기준전압)은 기준전압(VSS)보다 더 높게 설정된다. 즉, 공통신호가 하이-레벨전압(VHIGH)이면, 선택주사드라이버(5)는 모든 선택주사선들(X1 내지 Xm)에 OFF전압(VOFF)을 인가한다. 그러면 모든 픽셀들(P1,1 내지 Pm,n)의 트랜지스터들(21, 22)은 턴오프된다. 그리고 발광소자들(E1,1 내지 Em,n)과 직렬로 연결된 트랜지스터들(23)과 발광소자들(Ei,1 내지 Ei,n)사이에 순방향바이어스가 인가된다.
다음으로 하이-레벨전압(VHIGH)에 대해서 상술한다. 도 7은 N-채널전계효과 트랜지스터(23)의 전류 대 전압특성을 보여주는 그래프이다. 도 7에 관해서, 가로축은 드레인과 소스사이의 전압값을 나타낸다. 그리고 세로축은 드레인과 소스사이의 전류값을 나타낸다. 도 7에서 보이는 비포화영역(소스-드레인간 전압(VDS) < 드레인포화문턱전압(VTH); 드레인포화문턱전압(VTH)은 게이트-소스간 전압(VGS)의 함수이며, 게이트-소스간 전압(VGS)이 정해지면 소스-드레인간 전압(VDS)에 따라 특정값으로 정해짐)에서, 게이트-소스간 전압(VGS)이 소정의 어떤값인 경우, 소스-드레인간 전류(IDS)는 소스-드레인간 전압(VDS)이 증가함에 따라 증가한다. 도 7에서 보이는 포화영역(소스-드레인간 전압(VDS) ≥ 드레인포화문턱전압(VTH))에서, 게이트-소스간 전압(VGS)이 소정의 어떤값인 경우, 소스-드레인간 전류(IDS)는 소스-드레인전압(VDS)이 증가하는 경우에도 거의 일정하다.
도 7에 관하여, 게이트-소스간 전압들(VGS0 내지 VGSMAX)은 VGS0=0[V] < VGS1 < VGS2 < VGS3 < VGS4 < VGSMAX 의 주어진 관계를 갖는다. 즉, 도 7에서 분명하게 나타나듯이, 소스-드레인간 전압(VDS)이 소정의 어떤 값인 경우, 소스-드레인간 전류(IDS)는 비포화영역 또는 포화영역에 관계없이 게이트-소스간 전압(VGS)이 증가함에 따라 증가한다. 게다가, 게이트-소스간 전압(VGS)이 증가함에 따라, 드레인포화문턱전압(VTH)도 증가한다.
상술한 바와 같이, 비포화영역에서, 소스-드레인간 전압(VDS)이 약간 변하게 되더라도, 소스-드레인간 전류(IDS)는 변하게 된다. 포화영역에서, 게이트-소스간 전압(VGS)이 정해지면, 소스-드레인간 전류(IDS)는 소스-드레인간 전압(VDS)과는 관계없이 특정값으로 정해진다.
최대 게이트-소스간 전압(VGSMAX)이 제 3 트랜지스터(23)에 인가될 경우, 소스-드레인간 전류(IDS)는 최대휘도로 발광하는 발광소자(Ei,j)의 애노드(51)와 캐소드사이에 흐르는 전류값으로 설정된다.
부가적으로, 제 3 트랜지스터(23)의 게이트-소스간 전압(VGS)이 최대전압(VGSMAX)일지라도 제 3 트랜지스터(23)가 포화영역을 유지하도록 하기위해서는 다음의 조건을 만족해야 한다.
VHIGH - VE - VSS ≥ VTHMAX
여기서, VE는 애노드와 캐소드사이의 전압이며, 발광수명기간동안 최대휘도로 발광하는 발광소자(Ei,j)로부터 얻어진다. 전압(VTHMAX)은 제 3 트랜지스터(23)의 소스와 드레인사이의 포화문턱전압이며, 전압(VGSMAX)과 일치된다. 전압(VHIGH)은 위의 조건이 만족되도록 설정된다. 그러므로, 제 3 트랜지스터(23)의 소스-드레인간 전압(VDS)이 트랜지스터(23)와 직렬로 연결된 발광소자(Ei,j)의 전압분배로 인해 낮아 질지라도, 소스-드레인간 전압(VDS)은 포화상태의 범위내로 떨어진다. 이런 이유로, 제 3 트랜지스터(23)에 흐르는 소스-드레인간 전류(IDS)는 게이트-소스간 전압(VGS)에 의해서 특정값으로 정해진다.
다음으로 데이타드라이버(3)가 설명된다. 도 1에서 보이는 바와 같이, 신호선들(Y1 내지 Yn)은 각각 데이타드라이버(3)의 전류단자들(CT1 내지 CT n)에 연결된다. 데이타드라이버(3)는 콘트롤러(11)로부터 데이타드라이버클럭신호(CK1), 시작신호(ST1) 및 래치신호(L)가 포함된 제어신호군(DCNT)을 수신한다. 또한 데이타드라이버(3)는 8-비트 적색 디지털그레이레벨 화상신호(SR), 녹색 디지털그레이레벨 화상신호(SG) 및 청색 디지털그레이레벨 화상신호(SB)들을 외부회로로부터 수신한다. 수신된 디지털신호들은 데이타드라이버(3)의 D/A변환기에 의해 아날로그 신호들로 변환된다. 데이타드라이버(3)는 래치신호(L)에 기초한 그레이레벨 지정전류(IDATA)와 변환된 아날로그 신호들이 신호선들(Y1 내지 Yn)로부터 데이타드라이버(3)의 전류단자들(CT1 내지 CTn)에 흐르도록 제어한다. 그레이레벨 지정전류(IDATA)는 발광소자들(E1,1 내지 Em,n)에 흐르는 전류레벨(전류값)과 동등한 전류로서, 발광소자들(E1,1 내지 Em,n)이 외부회로로부터의 그레이레벨화상신호와 일치되는 휘도로 발광하도록 해준다. 그레이레벨 지정전류(IDATA)는 신호선들(Y1 내지 Yn)로부터 전류단자 들(CT1 내지 CTn)로 흐르는 전류다.
스위칭회로(7)는 스위칭회로들(S1 내지 Sn)로 형성된다. 스위칭회로들(S1 내지 Sn)은 각각 신호선들(Y1 내지 Yn)에 연결된다. 게다가, 데이타드라이버(3)의 전류단자들(CT1 내지 CTn)은 각각 스위칭회로들(S1 내지 Sn)에 연결된다. 각각의 스위칭회로들(S1 내지 Sn)은 콘트롤러(11)로부터 스위칭신호(φ)와 리셋전압(VRST )을 수신한다.
스위칭회로(Sj)(스위칭회로(Sj)는 j번째열의 신호선(Yj)에 연결된다)는 다음과 같은 두개의 동작들사이에서 스위칭을 한다 : 그레이레벨 지정전류(IDATA)가 트랜지스터(23)의 드레인(23d)/소스(23s)와 신호선(Yj)사이의 통로로부터 데이타드라이버(3)의 전류단자(CTj)에 공급되는 동작과; 소정의 전압레벨을 갖는 리셋전압(VRST)이 콘트롤러(11)로부터 신호선(Yj)으로 출력되는 동작. 더 구체적으로, 콘트롤러(11)로부터 스위칭회로(Sj)에 입력되는 스위칭신호(φ)가 하이레벨인 경우, 스위칭회로(Sj)는 전류단자(CTj)의 전류를 차단한다. 또한 스위칭회로(Sj )는 콘트롤러(11)로부터 신호선(Yj)에 리셋전압(VRST)을 출력한다. 한편, 콘트롤러(11)로부터 스위칭회로(Sj)에 입력되는 스위칭신호(φ)가 로우레벨인 경우, 스위칭회로(Sj)는 전류단자(CTj)와 신호선(Yj)사의의 그레이레벨 지정전류(T DATA)를 트랜지스터(23)의 드레인(23d)/소스(23s)와 신호선(Yj)사이의 통로에 공급한다. 또한 스위칭회로(Sj)는 콘트롤러(11)로부터 리셋전압(VRST)을 차단한다.
만약 예를 들어, 스위칭회로(7)를 갖지 않는 유기EL 디스플레이(1)의 설정에서는, j번째열의 신호선(Yj)상의 i번째행 픽셀(Pi,j)은 도 9A에서 보이는 바와 같이, 가장 높은 그레이레벨로 발광해야하는것으로 가정한다. 이런 목적을 위해, 최대전류값을 갖는 그레이레벨 지정전류(TDATA)는 선택기간(TSE)동안에 제 3 트랜지스터(23)의 드레인(23d)/소스(23s)와 신호선(Yj)사이의 통로에 공급되는 것으로 가정한다. 이 경우, 전류단자(CTj)의 가장 높은 그레이레벨전압(Yhsb)은 로우레벨전압(VLOW )과 공통신호전원공급기(6)의 기준전압(VSS)보다 훨씬 낮다. 즉, 공통신호전원공급기(6)의 로우레벨전압(VLOW)과 전류단자(CTj)사이의 전위차이는 충분히 크다. 이러한 이유로, 큰 전류가 트랜지스터(23)의 드레인(23d)/소스(23s)와 신호선(Yj)사이의 통로에 급속도로 공급될 수 있어, 신호선(Yj)의 기생용량을 충전시켜 재빨리 안정상태로 설정할 수가 있다. 다음으로, (i+1)번째행의 픽셀(Pi+1,j)이 가장 낮은 그레이레벨휘도로 발광해야 하는것을 가정한다. 이를 위해서, 최저전류값(전류값이 0은 아님)을 갖는 그레이레벨 지정전류(IDATA)가 신호선(Yj)에 공급되는것을 가정한다. 이는 전류단자(CTj)의 전위가, 아주 작은 그레이레벨 지정전류(IDATA)를 제공함으로써 얻어지 는 공통신호전원공급기(6)의 로우레벨전압(VLOW)과 비교하여 작은 전위차를 갖는 가장 낮은 그레이레벨전압(Vlsb)으로 변하고, 따라서 그레이레벨 지정전류(IDATA)는 안정상태로 들어서는 것으로 가정된다. 이 경우, i번째행을 위한 그레이레벨 지정전류(IDATA)가 공급될 때 신호선(Yj)의 기생용량에 저장되는 전하들의 양은 크다. 이런 이유로, 시간당 신호선(Yj)의 전위 변화량과 일치되는 전위차는 작아진다. 그러므로, 신호선(Yj)의 전위가 최고 그레이레벨전압(Vhsb)으로부터 최저 그레이레벨(Vlsb )로 변하고 안정상태로 들어설 때까지는 기나긴 시간이 요구된다. 게다가, 선택기간(TSE)이 짧게 설정되면, 전압(VDF)에 대응되는 차이는 전위가 최저 그레이레벨전압(Vlsb)에 도달하기 전에 생성된다. 따라서, 픽셀(Pi+1,j)은 정확한 휘도로 발광할 수 없게 된다.
본 실시예의 유기EL 디스플레이(1)는 스위칭회로(7)를 갖고있다. 그러므로, 도 9B에서 보이는 바와 같이, 스위칭회로(Sj)는 비선택기간(TNSE), 예를들어, 트랜지스터(23)의 드레인(23d)/소스(23s)와 신호선(Yj)사이의 통로에 (i+1)번째행을 위한 그레이레벨 지정전류(IDATA)가 제공되기 전에, 신호선(Yj)의 전위를 강제적으로 최고 그레이레이레벨전압(Vhsb)보다 훨씬 높은 리셋전압(Vhsb)으로 스위칭한다. 선택기간(TSE)동안, 기생용량의 역할을 하며, 신호선(Yj)에 저장된 전하들의 양은 재빨리 변하게 되어 신호선(Yj)은 급속도로 높은 전위에 들어설 수 있게된다. 이런 이유때문에, (i+1)번째행을 위한 그레이레벨 지정전류(IDATA)가 최저그레이레벨과 일치되는 매우 작은 전류값을 갖는 경우일지라도, 전위는 재빨리 최저그레이레벨(Vlsb)에 도달할 수 있다.
리셋전압(VRST)은 최고 그레이레벨전압(Vhsb)보다 더 높도록 설정된다. 최고 그레이레벨전압(Vhsb)은 최대 그레이레벨구동전류(IMAX)와 동등한 전류값을 갖는 그레이레벨 지정전류(IDATA)에 의해서 신호선들(Y1 내지 Yn)에 저장된 전하들에 따라 안정상태로 들어선다. 최대 그레이레벨구동전류(IMAX)는 발광소자들(E1,1 내지 Em,n )이 선택기간(TSE)동안 최대밝기를 위해 최대 그레이레벨휘도(LMAX)로 발광할 때 발광소자들(E1,1 내지 Em,n)에 흐른다. 더 바람직하게는, 리셋전압(VRST)은 최저 그레이레벨전압(Vlsb)과 최고 그레이레벨전압(Vhsb)의 중간값을 갖는 중간값전압보다 높거나 또는 동등하게 설정된다. 최저 그레이레벨전압(Vlsb)은 최저 그레이레벨구동전류(IMIN)와 동등한 전류값을 갖는 그레이레벨 지정전류(IDATA)에 의해서 신호선들(Y1 내지 Yn )에 저장된 전하들에 따라 안정상태로 들어선다. 최저 그레이레벨구동전류(IMIN)는 발광소자들(E1,1 내지 Em,n)이 최저밝기동안 최저 그레이레벨휘도(LMIN)(하지만, 전류레벨은 0[A]이상임)를 가질 때 발광소자들(E1,1 내지 Em,n)에 흐른다. 더 바람직하게는, 리셋전압(YRST)은 최저 그레이레벨전압(Ylsb)보다 크거나 동등한 값을 갖는다.
j번째열의 스위칭회로(Sj)의 하나의 예가 설명된다. 스위칭회로(Sj)는 P-채널전계효과 트렌지스터로 형성된 제4트랜지스터(31)와 N-채널전계효과 트랜지스터로 형성된 제 5 트랜지스터(32)로 구성된다. 트랜지스터(31)의 게이트전극과 트랜지스터(32)의 게이트전극들은 스위칭회로(Sj)가 스위칭신호(φ)를 수신하기 위해서 콘트롤러(11)에 연결된다. 트랜지스터(31)의 소스전극은 신호선(Yj)에 연결된다. 트랜지스터(31)의 드레인전극은 데이타드라이버(3)의 전류단자(CTj)에 연결된다. 트랜지스터(32)의 드레인전극은 신호선(Yj)에 연결된다. 트랜지스터(32)의 소스전극은 스위칭회로(Sj)가 리셋전압(VRST)을 수신하기 위해서 콘트롤러(11)에 연결된다. 이러한 구성에서, 콘트롤러(11)로부터의 스위칭신호(φ)가 하이레벨에 있을 때, 제 4 트랜지스터(31)가 턴오프되는 동안 제 5 트랜지스터(32)는 턴온이 된다. 반대로, 콘트롤러(11)로부터의 스위칭신호(φ)가 로우레벨에 있을 때, 제 5 트랜지스터(32)가 턴오프되는 동안 제 4 트랜지스터(31)는 턴온이 된다. 트랜지스터(31)는 P-채널형으로 설정될 수 있으며, 트랜지스터(32)는 N-채널형으로 설정될 수도 있다. 이 경우, 스위칭회로(Sj)의 스위칭모드는 스위칭신호(φ)의 위상을 역전시킴으로써 변환된다.
콘트롤러(11)에 입력되는 스위칭신호(φ)의 기간이 설명된다. 도 8에서 보는 바와 같이, 선택주사드라이버(5)가 선택주사선들(X1 내지 Xm)중의 하나에 ON전압(VON)을 인가하는 경우, 콘트롤러(11)에 입력되는 스위칭신호(φ)는 로우레벨상태에 있다. 반대로, 선택주사드라이버(5)가 선택주사선들(X1 내지 Xm) 모두에 OFF전압(VOFF)이 인가되는 비선택기간(TNSE)동안, 콘트롤러(11)에 입력되는 스위칭신호(φ)는 하이레벨상태에 있다. 즉, 콘트롤러(11)에 입력되는 스위칭신호(φ)는 하나의 선택기간(TSE)에서 m개의 비선택기간들(TNSE)의 각각을 위해서 하이레벨로 변하는 펄스신호이다.
스위칭회로들(S1 내지 Sn)은 다음과 같은 두개의 동작들사이에서 스위칭을 한다: 그레이레벨 지정전류(IDATA)가 콘트롤러(11)로부터의 스위칭신호(φ)에 따라 신호선들(Y1 내지 Yn)로부터 전류단자들(CT1 내지 CTn)에 공급되는 동작과; 강제적으로 신호선들(Y1 내지 Yn)을 리셋전압(YRST)으로 충전하는 동작. 콘트롤러(11)로부터 입력되는 스위칭신호(φ)가 로우레벨에 있을 때, 예를들어, 선택주사선들(X1 내지 Xm)중 하나에 대한 선택기간(TSE)동안에, 각각의 스위칭회로는 트랜지스터(31)를 턴온시키고 트랜지스터(32)를 턴오프시킨다. 이러한 동작으로, 그레이레벨 지정전류(IDATA)는 트랜지스터들(23)의 드레인(23d)/소스(23s)와 신호선들(Y1 내지 Yn)사이의 통로들을 통하여 전류단자들(CT1 내지 CTn)에 흐른다. 콘트롤러(11)로부터 입력되는 스위칭신 호(φ)가 하이레벨에 있는 경우, 예를 들어, 모든 선택주사선들(X1 내지 Xm)의 비선택기간(TNSE)동안에, 각각의 스위칭회로는 트랜지스터(31)을 턴오프시키고 트랜지스터(32)를 턴온시킨다. 이 경우, 그레이레벨 지정전류(IDATA)는 트랜지스터(23)의 드레인들(23d)/소스들(23s) 및 신호선들(Y1 내지 Yn)에 흐르지 않는다. 대신에, 신호선들(Y1 내지 Yn)의 전위들은 강제적으로 리셋전압(VRST)으로 설정된다.
따라서, 각 행의 선택기간(TSE)에 있어서, 그레이레벨 지정전류(IDATA)는 신호선들(Y1 내지 Yn)로부터 전류단자들(CT1 내지 CTn)에 흐른다. 반대로, 행들의 비선택기간(TNSE)에 있어서, 리셋전압(VRST)은 강제적으로 신호선들(Y1 내지 Y n)에 인가된다. 신호선들(Y1 내지 Yn)에서의 기생용량의 전하량은 작은 그레이레벨 지정전류(IDATA )가 흐르고 안정상태가 들어설 때의 전하량과 거의 동일하게 된다. 이런 이유로, 그레이레벨 지정전류(IDATA)의 전류값이 매우 작더라도, 안정상태가 재빨리 들어서게 될 수 있다.
각 행의 선택기간(TSE)에서, 데이타드라이버(3)는 트랜지스터(23), 트랜지스터(21), 신호선들(Y1 내지 Yn) 및 스위칭회로들(S1 내지 Sn)을 통해서 공통신호공급선(Z1 내지 Zm)으로부터 전류단자들(CT1 내지 CTn)에 흘러야 하는 그레이레벨 지정전류(IDATA)를 생성한다. 그레이레벨 지정전류(IDATA)의 전류값은 발광소자 들(E1,1 내지 Em,n)이 화상데이타와 일치되는 휘도 그레이레벨로 발광하도록 발광소자들(E1,1 내지 Em,n)에 제공되는 구동전류의 전류값과 동등하다.
데이타드라이버(3), 선택주사드라이버(5) 및 공통신호전원공급기(6)가 유기EL 디스플레이패널(2)과 유기EL 디스플레이(1)의 표시동작을 구동시키는 방법이 다음에서 상술된다.
도 8에서 보이는 바와 같이, 콘트롤러(11)로부터 수신된 선택주사드라이버클럭신호(CK2)를 기초로, 선택주사드라이버(5)는 각각의 선택기간(TSE)이 선택주사선을 선택하는 동안에 순차적으로 ON전압(VON)을 첫번째행의 선택주사선(X1)부터 m번째행의 선택주사선(Xm)까지 이런 순서로 이들에 인가한다(선택주사선(X1)은 선택주사선(Xm)의 다음에 온다). 따라서, 선택주사선들(X1 내지 Xm)은 이런 순서로 주사된다.
선택주사드라이버(5)가 순차적으로 선택주사선들을 선택하여 주사하는 것과 동시에, 공통신호전원공급기(6)는 공통신호들을 모든 공통신호공급선들(Z1 내지 Zm)에 출력한다. 공통신호공급선들(Z1 내지 Zm)에 출력되는 공통신호들은 서로 동기화된다. 모든 픽셀회로들(D1,1 내지 Dm,n)에서, 전압(VLOW)의 공통신호는 제 2 트랜지스터(22)의 소스전극(22s)과 제 3 트랜지스터(23)의 소스전극(23s)에 입력된다.
게다가, 선택주사드라이버에 의한 순차주사기간 동안에, 데이타드라이버(3) 는 콘트롤러(11)로부터 수신된 데이타드라이버클럭신호(CK1)를 기초로 하여 외부회로로부터 8-비트 적색 디지털그레이레벨 화상신호(SR), 녹색 디지털그레이레벨 화상신호(SG) 및 청색 디지털그레이레벨 화상신호(SB)들을 수신하고 래치시킨다. 선택주사선(Xi)을 선택하는 선택신호(VON)가 출력되면, 스위칭신호(φ)는 스위칭회로(7)에 동기되어 입력된다. 스위칭신호(φ)는 트랜지스터(31)를 턴온시키고 트랜지스터(32)를 턴오프시킨다. 래치된 신호들의 그레이레벨에 기초한 전류값들을 갖는 그레이레벨 지정전류들(IDATA)은 공통신호공급선(Zi), 픽셀들(Pi,1 내지 Pi,n)의 트랜지스터들(23)의 드레인(23d)과 소스(23s)사이의 통로들, 픽셀들(Pi,1 내지 Pi,n)의 트랜지스터들(21)의 드레인(21d)과 소스(21s)사이의 통로들 및 신호선들(Y1 내지 Yn)을 통해 데이타드라이버(3)의 전류단자들(CT1 내지 CTn)에 흐른다.
ON레벨(VON)의 선택신호가 소정의 선택주사선(Xi)에 출력되면, OFF레벨의 선택신호는 나머지 선택신호들(X1 내지 Xm; Xi는 제외)에 출력된다. 이 기간이 i번째행의 선택기간(TSE)이다. 그러므로, i번째행의 픽셀회로들(Di,1 내지 Di,n)에 있어서, 제 1 트랜지스터(21)와 제 2 트랜지스터(22)는 ON이 된다. 나머지 행들의 픽셀회로들(D1,1 내지 Dm,n; 픽셀회로들(Di,1 내지 Di,n)은 제외)에 있어서, 제 1 트랜지스터(21)와 제 2 트랜지스터(22)는 OFF가 된다.
즉, 전압(VON)이 i번째행의 선택기간(TSE)동안 선택주사선(Xi)에 인가되는 경 우에, 픽셀회로들(Di,1 내지 Di,n)에서의 제 1 트랜지스터(21)와 제 2 트랜지스터(22)들이 ON이 된다. 이 경우, 공통신호공급선들(Z1 내지 Zm)로부터의 전압(VLOW)이 모든 픽셀회로들(D1,1 내지 Dm,n)에서의 제 3 트랜지스터들(23)의 드레인전극들(23d)과 제 2 트랜지스터들(22)의 드레인전극들(22d)에 공급된다. 이와 동시에, 데이타드라이버(3)는 래치신호(L)에 따라 그레이레벨 지정전류(IDATA)를 전류단자들(CT1 내지 CT n)에 공급할 것이다. 이 경우, 스위칭신호(φ)는 트랜지스터들(31)을 턴온시키고 트랜지스터들(32)을 턴오프시키기 위해서 콘트롤러(11)로부터 스위칭회로(7)에 입력이 된다. 그러므로, 전류단자들(CT1 내지 CTn)은 전기적으로 공통신호공급선(Zi )에 연결된다. 공통신호공급선(Zi)의 전압(VLOW)은 전류단자들(CT1 내지 CT n)의 전위들보다 더 높게 설정이 된다. 이런 이유로, 그레이레벨 지정전류(IDATA)를 제 3 트랜지스터(23)의 드레인과 소스사이의 통로에 공급할 전압은 제 3 트랜지스터(23)에서의 게이트(23g)와 소스(23s)사이 및 드레인(23d)과 소스(23s)사이에 인가된다.
그레이레벨 지정전류(IDATA)의 전류값은 데이타드라이버(3)에 입력이 되는 적색 디지털그레이레벨 화상신호(SR), 녹색 디지털그레이레벨 화상신호(SG) 및 청색 디지털그레이레벨 화상신호(SB)들을 기초로 한다. 선택기간(TSE)동안, 데이타드라이버(3)는 각각의 픽셀(Pi,1 내지 Pi,n)의 트랜지스터(23)의 게이트(23g)와 소스(23s)사이의 콘덴서(24)에 전하들을 저장한다. 이러한 동작으로 인해, 공통신호공급선(Zi), 픽셀들(Pi,1 내지 Pi,n)의 트랜지스터들(23)의 드레인(23d)과 소스(23s)사이의 통로들, 픽셀들(Pi,1 내지 Pi,n)의 트랜지스터들(21)의 드레인(21d)과 소스(21s)사이의 통로들 및 신호선들(Y1 내지 Yn)을 통해 데이타드라이버(3)의 전류단자들(CT1 내지 CTn)에 흐르는 그레이레벨 지정전류(IDATA)의 전류값은 안정상태의 값으로 설정이 된다. 즉, 소정의 전류값을 갖는 그레이레벨 지정전류(IDATA)는 픽셀들(Pi,1 내지 Pi,n )의 트랜지스터들(23)의 드레인(23d)과 소스(23s)사이의 통로들에 공급된다. 그 후, 콘덴서(24)는 최소한 하나 이상의 주사기간(TSC)동안 전하들을 유지할 수 있다. 바꿔 말하면, 트랜지스터(23)는 콘덴서(24)에서의 전하들에 의해 그레이레벨 지정전류(IDATA)와 동등한 전류값을 갖는 구동전류를 적어도 하나 이상의 주사기간(TSC)과 일치되는 시간동안에 공급할 것이다. 즉, 콘덴서(24)는 선택기간(TSE)동안에 흐르는 그레이레벨 지정전류(IDATA)의 전류값을 저장하고, 비선택기간(TNSE)동안에 그레이레벨 지정전류(IDATA)와 동등한 전류값을 갖는 구동전류를 발광소자들(Ei,1 내지 Ei,n )에 흐르게 하는 저장수단으로서 역할을 한다.
그러므로, i번째행의 선택기간(TSE)동안, i번째행의 픽셀회로들(Di,1 내지 Di,n)의 제 1 트랜지스터들(21)과 제 2 트랜지스터들(22)은 ON이 된다. 따라서, 신호선들(Y1 내지 Yn)로부터 데이타드라이버(3)에 공급되는 그레이레벨 지정전류(IDATA ) 는 i번째행의 각각의 픽셀회로들(Di,1 내지 Di,n)에서의 콘덴서(24)에 저장이 된다. 나머지 행들에서의 각각의 픽셀회로들(D1,1 내지 Dm,n; 픽셀회로들(Di,1 내지 Di,n)은 제외)에 있어서, 제 1 트랜지스터(21)와 제 2 트랜지스터(22)들은 OFF가 된다. 그러므로, 그레이레벨 지정전류(IDATA)는 나머지 행들에서의 콘덴서들(24)에 저장이 되지 않는다. 즉, 나머지 행들의 제 3 트랜지스터들(23)은 그레이레벨 지정전류(IDATA)가 흐를 수 없다. 상술한 바와 같이, i번째 행의 선택기간(TSE)동안, 제 3 트랜지스터(23)의 게이트와 소스사이의 전하들은 그레이레벨 지정전류(IDATA)에 따라 각각의 픽셀회로들(Di,1 내지 Di,n)에 의해 수신된다. 따라서, 지금까지 저장되어 온, 제 3 트랜지스터(23)의 게이트와 소스사이의 전하들은 리플래쉬된다. i번째 행의 선택기간(TSE)후 복수의 비선택기간(TNSE)동안, 픽셀회로들(Di,1 내지 Di,n )은 제 3 트랜지스터들(23)의 게이트들과 소스들사이에 저장되어 있는 전하들과 일치되는 구동전류들(구동전류들은 그레이레벨 지정전류(IDATA)와 동일한 레벨을 갖는다)을 발광소자들(Ei,1 내지 Ei,n)에 공급하며, 이로써 발광소자들(Ei,1 내지 E i,n)이 발광하도록 한다.
상술한 바와 같이, 선택주사드라이버(5)는 선택신호를 첫 번째 행부터 제 m 번째 행까지 순차적으로 줄줄이 이동시킨다. 따라서, 그레이레벨 지정전류(IDATA)는 데이타드라이버(3)에 입력이 되는 적색 디지털그레이레벨 화상신호(SR), 녹색 디지 털그레이레벨 화상신호(SG) 및 청색 디지털그레이레벨 화상신호(SB)들에 따라 순차적으로 첫번째 행의 픽셀회로들(D1,1 내지 Di,n)과 m번째 행의 픽셀회로들(Dm,1 내지 Dm,n)에 흐른다. 이러한 동작으로 인해, 각각의 제 3 트랜지스터(23)의 게이트와 소스사이에서 저장된 전하들은 리플래쉬된다. 상기와 같은 선-순차적 주사가 반복되면, 화상이 유기EL 디스플레이패널(2)의 표시부(4)상에 나타난다.
다음으로, i번째행의 선택기간(TSE)동안에 픽셀회로들(Di,1 내지 Di,n)이 그레이레벨 지정전류(IDATA)를 수신하도록 하는 동작과, 발광소자들(Ei,1 내지 Ei,n )이 수신된 그레이레벨 지정전류(IDATA)를 기초로 하여 발광되도록 하는 동작들이 상세히 설명될 것이다.
i번째 행의 선택기간(TSE)동안, ON전압(VON)의 선택신호는 콘트롤러(11)로 부터 출력되는 클럭신호(CK2)가 포함된 제어신호군(GCNT)에 따라 선택주사드라이버(5)로부터 i번째 행의 선택주사선(Xi)에 출력된다. 그런 후, 선택주사선(Xi)에 연결된 모든 픽셀회로들(Di,1 내지 Di,n)의 제 1 트랜지스터들(21)과 제 2 트랜지스터들(22)은 선택기간(TSE)동안에 ON상태에 들어선다. i번째 행의 선택기간(TSE)동안, 전압(VLOW)은 모든 공통신호공급선들(Z1 내지 Zm)에 인가된다. 제 2 트랜지스터(22)가 ON이므로, 전압은 제 3 트랜지스터(23)의 게이트전극(23g)에까지 인가된다. 그러므로, 제 3 트랜지스터(23)는 턴온이 된다.
더 나아가, 선택된 행의 발광소자들(Ei,1 내지 Ei,n)의 소정의 열이 비선택기간(TNSE)(후술됨)동안 발광하도록 할 경우에는, 데이타드라이버(3)는 전류단자들(CT1 내지 CTn)중의 하나, 이것은 발광하도록 하려는 상기 열에 대응됨, 의 전위가 전압(VLOW)보다 낮도록 제어한다. 따라서, 발광하도록 하려는 픽셀회로(Di,j)의 열에서, 그레이레벨 지정전류(IDATA)는 공통신호공급선(Zi)으로부터 데이타드라이버(3)로 흐른다. 선택된 행의 발광소자들(Ei,1 내지 Ei,n)의 소정의 열이 비선택기간(TNSE )(후술됨)동안에 발광이 되지 않도록 하려는 경우에는, 데이타드라이버(3)는 전류단자들(CT1 내지 CTn)중의 하나, 이것은 발광이 되지 않도록 하려는 상기 열에 대응된다, 의 전위가 전압(VLOW)과 동등하도록 제어한다. 따라서, 발광하도록 하려는 픽셀회로(Di,j)의 열에서, 그레이레벨 지정전류(IDATA)는 공통신호공급선(Zi)으로부터 데이타드라이버(3)로 흐르지 않게 된다. i번째 행의 선택기간(TSE)동안, 데이타드라이버(3)는 그레이레벨 지정전류(IDATA)를 데이타드라이버(3) 또는 신호선들(Y1 내지 Y n)로 제공하기 위해서 전류단자들(CT1 내지 CTn)의 전위들을 제어한다(그레이레벨 지정전류(IDATA)는 발광이 되지 않도록 하려는 열들에 대해서는 흐르지 않는다). i번째 행의 각각의 픽셀회로들(Di,1 내지 Di,n)에서, 제 1 트랜지스터(21)와 제 2 트랜지스터(22)는 턴온이 된다. 따라서, 그레이레벨 지정전류(IDATA)는 공통신호공급선(Zi)의 통로 → 픽셀들(Pi,1 내지 Pi,n)의 트랜지스터들(23)의 드레인들(23d)과 소스들(23s)사이의 통로들 → 픽셀들(Pi,1 내지 Pi,n)의 트랜지스터들(21)의 드레인들(21d)과 소스들(21s)사이의 통로들 → 신호선들(Y1 내지 Yn) → 스위칭회로들(S1 내지 Sn)의 트랜지스터들(31) → 데이타드라이버(3)의 전류단자들(CT1 내지 CTn)의 경로를 통해서 흐른다.
상술한 바와 같이, 그레이레벨 지정전류(IDATA)의 전류값과 일치하는 전하들은 픽셀회로들(Di,1 내지 Di,n)에 의해 수신된다. 이 경우, 첫번째부터 n번째의 모든 열들에서, 발광소자들(Ei,1 내지 Ei,n)에 흐르는 구동전류의 전류값은 그레이레벨 지정전류(IDATA)의 전류값과 등등하다. 전류값은 데이타드라이버(3)에 의해서 지정된다. 따라서, 비선택기간(TNSE)동안 연속적으로 유지되는 그레이레벨 지정전류(IDATA)의 전류값은 상수다.
즉, 선택기간(TSE)동안, 그레이레벨 지정전류(IDATA)는 제 3 트랜지스터(23)에 흐른다. 공통신호선(Zi), 제 3 트랜지스터들(23), 제 1 트랜지스터(21), 신호선들(Y1 내지 Yn), 스위칭회로들(S1 내지 Sn) 및 데이타드라이버(3)들에 걸친 전압은 안정상태의 전압으로 설정된다. 따라서, 제 3 트랜지스터(23)에 흐르는 그레이레벨 지정전류(IDATA)의 레벨과 일치하는 레벨의 전압은 제 3 트랜지스터(23)의 게 이트전극(23g)과 소스전극(23s)사이에 인가된다. 제 3 트랜지스터(23)의 게이트전극(23g)과 소스전극(23s)사이의 전압레벨과 일치하는 크기를 갖는 전하들은 콘덴서(24)에 저장된다. i번째 행의 선택기간(TSE)동안, i번째 행의 각각의 픽셀회로들(Di,1 내지 Di,n)에서, 제 1 트랜지스터(21)와 제 2 트랜지스터(22)들은 신호선(Yj)에 흐르는 그레이레벨 지정전류(IDATA)가 제 3 트랜지스터(23)에 공급되도록 기능을 한다. 제 3 트랜지스터(23)는 그레이레벨 지정전류(IDATA)의 전류값을 게이트와 소스사이의 전압값으로 변환해 주는 기능을 한다.
상술한 바와 같이, i번째 행의 선택기간(TSE)동안, i번째 행의 픽셀회로들(Di,1 내지 Di,n)의 콘덴서들(24)에 저장된 전하들의 크기는 선행하는 주사기간(TSC)으로부터 리플래쉬된다. 이와 동시에, i번째 행의 픽셀회로들(Di,1 내지 Di,n)의 제 3 트랜지스터들(23)의 드레인-소스 전류레벨과 소스-드레인 전압레벨 또한 선행하는 주사기간(TSC)으로부터 리플래쉬된다.
제 3 트랜지스터(23), 제 1 트랜지스터(21) 및 신호선(Yj)의 통로상의 임의의 한 점에서의 전위는 트랜지스터들(21, 22, 23)의 내부저항에 의존하여 변하는데, 상기 내부저항은 오버타임을 변화시킨다. 하지만, 본 실시예에서, 제 3 트랜지스터(23) → 제 1 트랜지스터(21) → 신호선(Yj)의 경로를 통해 흐르는 그레이레벨 지정전류(IDATA)의 전류값은 강제적으로 데이타드라이버(3)에 의해서 공급된다. 그러 므로, 트랜지스터들(21, 22, 23)의 내부저항이 오버타임을 변화시켜도, 제 3 트랜지스터(23) → 제 1 트랜지스터(21) → 신호선(Yj)의 경로를 통해 흐르는 그레이레벨 지정전류(IDATA)의 전류값은 원하는 레벨을 갖는다.
i번째 행의 선택기간(TSE)동안, 공통신호공급선(Zi)은 기준전압(VSS)보다 이하인 로우레벨전압(VLOW)으로 설정된다. 게다가, 0[V]바이어스 또는 역바이어스가 i번째 행의 발광소자들(Ei,1 내지 Ei,n)의 애노드와 캐소드를 거쳐 인가된다. 따라서, 발광소자들(Ei,1 내지 Ei,n)에 어떠한 전류도 흐르지 않게 되어 발광소자들(Ei,1 내지 Ei,n)은 발광하지 않게 된다.
i번째 행의 선택기간(TSE)의 종료시점(i번째 행의 비선택기간(TNSE)의 시작시점)에서, 선택주사드라이버(5)로부터 선택주사선(Xi)에 출력되는 선택신호는 하이-레벨전위(VON)에서 로우-레벨전위(VOFF)로 변한다. 선택주사드라이버(5)는 OFF전압(VOFF)을 i번째 행의 픽셀회로들(Di,1 내지 Di,n)의 제 1 트랜지스터들(21)의 게이트전극들(21g)과 제 2 트랜지스터들(22)의 게이트전극들(22g)에 인가해 준다.
그러므로, i번째 행의 비선택기간(TNSE)동안, i번째 행의 픽셀회로들(Di,1 내지 Di,n)의 제 1 트랜지스터들(21)은 턴오프가 된다. 공통신호공급선(Zi)으로부터 대응신호선들(Y1 내지 Yn)에 흐르는 그레이레벨 지정전류(IDATA)는 차단된다. 게다가, i 번째 행의 비선택기간(TNSE)동안, i번째 행의 모든 픽셀회로들(Di,1 내지 Di,n )에서, 트랜지스터(22)가 턴오프될지라도, 바로 전에 선행한 i번째 행의 선택기간(TSE)동안 콘덴서(24)에 저장된 전하들은 제 2 트랜지스터(22)에 의해서 한정된다. 이런 이유로, i번째 행의 모든 픽셀회로들(Di,1 내지 Di,n)에서, 제 3 트랜지스터(23)는 비선택기간(TNSE)동안 ON으로 유지된다. 즉, i번째 행의 모든 픽셀회로들(Di,1 내지 Di,n )에서, 제 2 트랜지스터(22)는 비선택기간(TNSE)동안의 제 3 트랜지스터(23)의 게이트-소스간 전압레벨(VGS)이 선택기간(TSE)동안의 제 3 트랜지스터(23)의 게이트-소스간 전압레벨(VGS)과 동등하게 되도록 제 3 트랜지스터(23)의 게이트-소스간 전압레벨(VGS)을 유지한다.
비선택기간(TNSE)동안, 공통신호전원공급기(6)로부터 공통신호공급선(Zi)으로 출력되는 공통신호는 전압(VHIGH)으로 상승한다. 비선택기간(TNSE)동안, i번째 행의 발광소자들(Ei,1 내지 Ei,n)의 캐소드들은 기준전압(VSS)에 있다. 공통신호공급선(Z i)은 기준전압(VSS)보다 높은 전압(VHIGH)에 있다. 게다가, 선택기간(TSE)동안 흐르는 그레이레벨 지정전류(IDATA)에 대응되는 전하들은 서로 직렬로 연결된 제 3 트랜지스터들(23)의 게이트(23g)와 소스(23s)사이에 저장된다. 이 경우, 그레이레벨 지정전류(IDATA)에 대응되는 순방향 바이어스전압은 i번째 행의 발광소자들(Ei,1 내지 Ei,n ) 에 인가된다. 그러므로, i번째 행의 모든 픽셀회로들(Di,1 내지 Di,n)에서, 그레이레벨 지정전류(IDATA)와 동등한 구동전류는 제 3 트랜지스터들(23)의 드레인들(23d)과 소스들(23s)을 통해서 공통신호공급선(Zi)으로부터 i번째 행의 발광소자들(Ei,1 내지 Ei,n)에 흐른다. 그러므로, 발광소자들(Ei,1 내지 Ei,n)은 발광한다.
더 구체적으로, 비선택기간(TNSE)동안의 각각의 픽셀회로들(Di,1 내지 Di,n)에서, 제 1 트랜지스터(21)는 신호선(Yj)에 흐르는 그레이레벨 지정전류(IDATA)가 제 3 트랜지스터(23)에 흐르지 못하도록 하기 위해서 대응되는 신호선(Yj)을 제 3 트랜지스터(23)로부터 전기적으로 불접속시키는 기능을 한다. 제 2 트랜지스터(22)는 콘덴서(24)에서의 전하를 한정시킴으로써 제 3 트랜지스터(23)의 게이트(23g)와 소스(23s)사이의 전압, 상기 전압은 선택기간(TSE)동안 변환된다, 을 유지하는 기능을 한다. i번째 행의 모든 픽셀회로들(Di,1 내지 Di,n)에서, 비선택기간(TNSE )동안 공통신호가 전압(VHIGH)으로 설정되는 경우, 제 3 트랜지스터(23)는 발광소자(Ei,j)에 대한 게이트-소스간 전압레벨에 대응되는 레벨의 구동전류를 공급하는 기능을 한다.
그러므로, i번째 행의 발광소자들(Ei,1 내지 Ei,n)은 첫 번째행부터 m번째 행들의 각각의 선택기간들(TSE)동안은 발광하지 않게 된다. 발광소자들(Ei,1 내지 Ei,n ) 은 하나의 주사기간(TSC)에서 m개의 각각의 비선택기간들(TNSE)동안 발광한다. 공통신호가 하이레벨전압(VHIGH)에 있을 때 발광소자들(Ei,1 내지 Ei,n)에 흐르는 구동전류의 전류값은 각각의 픽셀회로들(Di,1 내지 Di,n)의 제 3 트랜지스터(23)에 흐르는 전류의 전류값과 동일하다. 즉, 전류값은 i번째 행의 선택기간(TSE)동안 각각의 픽셀회로들(Di,1 내지 Di,n)의 제 3 트랜지스터(23)에 흐르는 그레이레벨 지정전류(IDATA )의 전류값과 동등하다. i번째 행의 선택기간(TSE)동안, i번째 행의 각각의 픽셀회로들(Di,1 내지 Di,n)의 제 3 트랜지스터(23)에 흐르는 전류값이 설정되면, 각각의 발광소자들(Ei,1 내지 Ei,n)의 구동전류는 소망의 전류값을 갖는다. 따라서, 발광소자들(Ei,1 내지 Ei,n)은 소망하는 그레이레벨휘도로 발광한다.
상술한 바와 같이, 본 실시예에서, 제 3 트랜지스터(23)의 전류 대 전압특성이 픽셀회로들(Di,1 내지 Di,n)사이에서 변할지라도, 소정의 전류값을 갖는 그레이레벨 지정전류(IDATA)는 선택기간들(TSE)동안 강제적으로 제 3 트랜지스터(23)의 소스(23s)와 드레인(23d)사이에 공급된다. 게다가, 도 7에서 보는 바와 같이, 제 3 트랜지스터(23)의 소스(23s)와 드레인(23d)사이의 전압이 항상 포화상태의 값인 경우, 전압(VHIGH)의 공통신호는 비선택기간(TNSE)동안에 공통신호공급선들(Z1 내지 Zm)로 출력된다. 따라서, 그레이레벨 지정전류(IDATA)와 동등한 전류값을 갖는 구동전류 는 제 3 트랜지스터(23)의 소스(23s)와 드레인(23d)사이에 제공된다. 이런 이유로, 휘도는 픽셀들의 발광소자들(E1,1 내지 Em,n)에서 변하지 않게 된다. 즉, 본 실시예에서, 동일한 전압레벨을 갖는 휘도 그레이레벨신호가 픽셀들에 출력이 되어도, 픽셀들간의 휘도에서의 어떠한 내면(in-plane) 변화도 억제할 수 있다. 따라서, 본 실시예의 유기EL 디스플레이(1)는 고품질의 화상을 나타낼 수 있다.
비선택기간(TNSE)동안, 공통신호는 m번 하이레벨전압(VHIGH)으로 변한다. 발광소자들(Ei,j)의 발광듀티는 약 50%이다. 이와는 달리, 수직방향으로 배열된 m개의 발광소자들과 수평방향으로 배열된 n개의 발광소자들을 갖는 단순 매트릭스구동 디스플레이에서는, 발광듀티는 1/m이다. 하지만, 본 실시예에서의 유기EL 디스플레이(1)에서는 해상도가 높아졌을지라도, 발광소자(Ei,j)의 발광듀티는 감소하지 않는다. 따라서, 유기EL 디스플레이(1)는 높은 휘도, 높은 콘트래스트 및 높은 해상도에서 화상을 표시할 수 있다.
하나의 선택주사선(Xi)과 하나의 공통신호공급선(Zi)은 각각의 행에 배열된다. 주사를 위한 신호뿐만이 아니라 공통신호는 단순히전원공급기(6)로부터 공통신호공급선(Zi)에 출력된다. 유기EL 디스플레이(1)에 배열되어 있는 주사전용 쉬프트레지스터는 선택주사드라이버(5)이다. 쉬프트레지스터는 보통 m개의 플립-플롭회로들로부터 형성된다. 공통신호전원공급기(6)는 단지 모든 공통신호공급선들(Z1 내지 Zm)에 대해 동일한 파형을 갖는 신호들을 출력하는것이 필요하므로 간단한 회로구조 를 가질 수 있다. 이러한 이유로, 공통신호공급선(6)에서, 실장 면적은 더 작아지고, 구조는 더 간단해지고, 소자들의 갯수는 쉬프트레지스터보다 더 적다. 드라이버의 역할을 하는 두개의 쉬프트레지스터를 갖는 기존의 유기EL 디스플레이와 비교를 해보면, 본 실시예의 유기EL 디스플레이(1)는 제조비용을 줄일 수 있고 산출량을 증가시킬 수 있다.
[제 2 실시예]
다음으로, 제 2 실시예에 따른 유기EL 디스플레이가 설명된다.
제 2 실시예에 있어서도, 유기EL 디스플레이는 도 1에서 보이는 제 1 실시예에 따른 유기EL 디스플레이와 같이, 유기EL 디스플레이패널(2), 데이타드라이버(3) 및 선택주사드라이버(5)를 포함한다. 데이타드라이버(3), 표시부(4), 선택주사드라이버(5), 픽셀회로들(D1,1 내지 Dm,n) 및 발광소자들(E1,1 내지 Em,n )은 제 1 실시예의 유기EL 디스플레이(1)에서의 구조와 같은 구조를 가지며, 이들에 대한 상세한 설명은 제 2 실시예에서는 생략한다.
제 2 실시예에서, 공통신호전원공급기(6)는 도 10에서 보이는 것과 같이, 유기EL 디스플레이(1)에 연결된 콘트롤러(11)에 배열된다. 이런 이유로, 유기EL 디스플레이(1)의 기판상에서 픽셀들의 차지면적율은 증가된다.
제 2 실시예에 따른 유기EL 디스플레이(1)는 제 1 실시예에서와 같이, 도 8에서 보이는 펄스파형도에 따라 동작한다.
[제 3 실시예]
다음으로 제 3 실시예가 설명된다. 본 실시예는 도 11에서 보이는 것과 같이, 각 픽셀(Pi,j)의 픽셀회로(Di,j)의 제 2 트랜지스터(22)의 드레인(22d)이 공통신호공급선(Zi)에 연결되지 않고 선택주사선(Xi)에 연결된 것을 제외하면 제 1 실시예와 동일하다. 제 1 실시예에서와 동일한 지시번호들은 제 3 실시예에서도 동일한 부품들을 표시하며, 이들의 상세한 설명은 생략한다.
트랜지스터(22)에서, 드레인전극(22d)과 게이트전극(22g)은 선택주사선(Xi)에 연결된다. 소스전극(22s)은 제 3 트랜지스터(23)의 게이트전극(23g)에 연결된다. 트랜지스터(22)는 제 1 트랜지스터(21)와 제 3 트랜지스터(23)와 같이, N-채널 비정질실리콘 박막트랜지스터이다.
트랜지스터(22)는 도 8의 펄스파형도에서 보이는 수신된 전압에 따라 동작한다. 즉, 도 12A에서 보이는 바와 같이, 선택기간(TSE)동안, 각각의 픽셀들(Pi,1 내지 Pi,n)의 트랜지스터(22)는 선택주사선(Xi)으로부터의 전압이 트랜지스터(23)의 게이트에 인가되도록하기 위해서 선택주사선(Xi)으로부터의 ON-레벨(하이-레벨)의 주사신호에 의해 턴온이 된다. 동시에, 각각의 픽셀들(Pi,1 내지 Pi,n)의 트랜지스터(21)는 턴온이 된다. 게다가, 각각의 픽셀들(Pi,1 내지 Pi,n)의 트랜지스터(23)는 선택기간(TSE)동안 트랜지스터(22)에 의해 인가되는 게이트전압에 의해 턴온이 된다. 그러므로, 데이타드라이버(3)는 그레이레벨 지정전류(IDATA)를 도 12A에서의 화살표방향 으로 픽셀들(Pi,1 내지 Pi,n)의 트랜지스터(23)의 드레인들(23d)과 소스들(23s)간의 통로들과 신호선들(Y1 내지 Yn)에 공급한다. 이 경우 그레이레벨 지정전류(IDATA )의 전류값은 데이타드라이버(3)에 입력이 되는 적색 디지털그레이레벨 화상신호(SR), 녹색 디지털그레이레벨 화상신호(SG) 및 청색 디지털그레이레벨 화상신호(SB)들의 그레이레벨에 대응된다. 그레이레벨 지정전류(IDATA)의 전류값에 대응되는 전하들은 선택기간(TSE)동안 픽셀들(Pi,1 내지 Pi,n)의 트랜지스터(23)의 드레인들(23d)과 소스들(23s)간의 통로들에 연결된 콘덴서들(24)에 저장된다.
비선택기간(TNSE)동안, 각 픽셀들(Pi,1 내지 Pi,n)의 트랜지스터(21)와 트랜지스터(22)는 선택주사선(Xj)에 인가되는 OFF-레벨전압(VOFF)의 주사신호에 의해 턴오프된다. 전압(VHIGH)은 모든 공통신호공급선들(Z1 내지 Zm)에 인가된다. 이런 이유로, 모든 트랜지스터들(23)의 드레인들(23d)과 소스들(23s)간의 전압들은 포화상태의 전압값으로 된다. 모든 트랜지스터들(23)의 게이트들(23g)과 소스들(23s)간의 전압들은 선택기간(TSE)동안 콘덴서들(24)에 저장된 전하들에 대응하는 전압값을 갖는다. 도 12B에서 보이는 바와 같이, 그레이레벨 지정전류(IDATA)와 동등한 전류값을 갖는 구동전류는 모든 트랜지스터들(23)의 드레인들(23d)과 소스들(23s)사이에서 흐른다. 하이레벨전압(VHIGH)은 기준전압(VSS)보다 훨씬 높기때문에, 구동전류는 도 12A에서의 화살표방향으로 흘러 발광소자들(E1,1 내지 Em,n)이 발광하도록 해준다.
본 발명은 상술한 실시예들에 한정되지 않는다. 본 발명의 정신이나 범위를 벗어나지 않으면서 디자인상의 다양한 변화들과 변경들이 행해질 수 있다.
예를들어, 위의 실시예들에서, 픽셀회로(Di,j)의 모든 제 1 트랜지스터(21), 제 2 트랜지스터(22) 및 제 3 트랜지스터(23)는 N-채널 트랜지스터들이다. 하지만, 모든 트랜지스터들은 P-채널 트랜지스터들로부터 형성될 수 있으며, 발광소자(Ei,j)의 애노드와 캐소드는 역방향으로 연결될 수 있다. 이 경우, 도 8에서 보이는 펄스파형도들은 반전된다.
본 실시예들에서, 발광소자들(E1,1 내지 Em,n)의 발광기간은 선택기간들(TSE)사이에 있는 비선택기간(TNSE)이다. 발광소자(Ei,j)의 발광기간은 i번째 행의 선택기간(TSE)과 i번째 행의 다음번째 행의 선택기간(TSE)사이의 m개의 비연속적 비선택기간들(TNSE)이다. 도 13에서 보이는 바와 같이, 모든 발광소자들(E1,1 내지 E m,n)은 그레이레벨 지정전류(IDATA)에 의한 전하들이 모든 발광소자들(E1,1 내지 Em,n )의 콘덴서들(24)에 기록된 후, 비선택기간(TNSE)동안 동시에 발광을 한다. 이 경우, 하나의 주사기간(TSC)동안에서의 적어도 하나의 선택기간(TSE)과 리셋전압(VRST )이 신호선들(Y1 내지 Yn)에 인가될 때의 (m-1)개의 설정기간들(TR)이 짧게 설정된다면, 비선택기간(TNSE), 예를들어, 발광소자들(E1,1 내지 Em,n)의 발광기간은 상대적으로 길게 된다. 도 13을 참조하면, 선택주사선(Xm)이 선택된 후, 선택주사선(Xm)의 픽셀들(Pm,1 내지 Pm,n)의 기록모드(write mode)상태에서 신호선들(Y1 내지 Yn)의 기생용량들에 저장된 전하들을 되돌이키기 위해, 리셋전압(VRST)이 하나의 주사기간(TSC)동안 설정기간들(TR)의 숫자를 m개까지 증가시키도록 인가될 수 있다.
위에서 설명된 실시예들에서, 유기EL소자가 사용된다. 하지만, 정류특성들을 갖는 어떤 다른 발광소자도 사용될 수 있다. 즉, 발광소자는 역바이어스 전압이 인가될 때는 전류가 흐르지 않지만, 순방향 바이어스전압이 인가될 때는 전류가 흐르며, 이때 흐르는 전류의 크기에 대응하는 휘도로 발광하는 소자이다. 정류특성들을 갖는 발광소자의 예로는 LED(발광 다이오드)가 있다.
위에서 설명된 실시예들에서, 데이타드라이버(3)와 선택주사드라이버(5)는 콘트롤러(11)로부터 입력되는 클럭신호를 기초로 하여 동작한다. 하지만, 공통신호전원공급기(6)로부터 출력되고 공통신호로서 사용되는 클럭신호(CK3)는 클럭신호(CK2)로서 선택주사드라이버(5)로 입력된다.
위에서 설명된 실시예들에서, 공통신호전원공급기(6)로부터 출력되는 공통신호가 로우레벨, 예를들어, 공급되는 그레이레벨 지정전류(IDATA)로 변하는 빈도수는 매 선택기간(TSE)당 한번이다. 하지만, 상기 빈도수는 매 선택기간(TSE)당 두번 이상이 될 수 있다.
본 발명에 따르면, 구동전류가 발광소자에 흐를 때, 발광소자는 발광한다. 구동전류의 전류값은 픽셀회로의 트랜지스터(23)의 게이트들(23g)과 소스들(23s)사이에서 유지되는 전압에 대응된다. 전압값은 지정전류의 전류값을 변환함으로써 얻어진다. 이런 이유들때문에, 구동전류의 전류값은 지정전류의 전류값들과 일치한다. 발광소자는 지정전류의 전류값에 의존되는 휘도로 발광한다. 즉, 발광소자는 지정전류의 전류값에 의해서 설정된 휘도로 발광한다. 그러므로, 만약 지정전류의 전류값이 픽셀들사이에서 변하지 않는다면, 휘도는 복수개의 발광소자들사이에서 변하지 않게 되어, 고품질의 화상이 표시될 수 있다.
선택신호를 각각의 주사선에 공급하는것은 오직 주사드라이버(5)이다. 주사를 위한 어떠한 드라이버도 배열되지 않는다. 게다가, 공통신호전원공급기(6)는 주사드라이버의 소자갯수보다 더 작은 소자갯수를 갖고 있으므로 간단한 배열을 갖는다. 따라서, 드라이버의 실장면적은 작아진다.

Claims (45)

  1. 복수개의 주사선들;
    복수개의 신호선들;
    상기 주사선들을 선택하는 선택신호들을 상기 주사선들에 순차적으로 공급해주는 주사드라이버;
    상기 주사선들이 선택될 때, 선택기간에 지정전류를 상기 복수개의 신호선들에게 공급해주는 데이타드라이버;
    상기 신호선들에 흐르는 상기 지정전류의 전류값에 대응하는 구동전류를 공급해주는 복수개의 픽셀회로들;
    상기 복수개의 픽셀회로들에 의해서 공급되는 상기 구동전류에 따라 발광하는 복수개의 광소자들; 및
    상기 구동전류를 공급해주기 위해서 상기 복수개의 픽셀회로들에 구동전류기준전압을 출력하는 전원공급기를 포함하는 디스플레이장치.
  2. 제 1 항에 있어서, 상기 전원공급기는 비선택기간에 상기 구동전류기준전압을 상기 복수개의 픽셀회로들에 출력하는 디스플레이장치.
  3. 제 2 항에 있어서, 상기 비선택기간은 상기 복수개의 광소자들중 어느 것도 선택되지가 않는 기간인 디스플레이장치.
  4. 제 2 항에 있어서, 리셋전압이 상기 비선택기간내에 상기 복수개의 신호선들에 출력되는 디스플레이장치.
  5. 제 1 항에 있어서, 상기 전원공급기는 상기 지정전류를 공급하기 위해서 상기 구동전류기준전압과 지정전류기준전압을 선택적으로 출력하는 디스플레이장치.
  6. 제 5 항에 있어서, 상기 지정전류기준전압은 상기 구동전류기준전압보다 낮은 디스플레이장치.
  7. 제 5 항에 있어서, 상기 전원공급기는 상기 선택기간에 상기 지정전류구동전압을 출력하는 디스플레이장치.
  8. 제 1 항에 있어서, 상기 전원공급기는 상기 지정전류를 공급하기 위한 지정전류기준전압과 상기 구동전류기준전압을 택일적으로 출력하는 디스플레이장치.
  9. 제 1 항에 있어서,
    상기 데이타드라이버는 상기 선택기간에 상기 전원공급기로부터 출력되는 지정전류기준전압을 기초로 하여 상기 지정전류를 상기 신호선들과 상기 픽셀회로들에 제공해주며, 그리고
    각각의 상기 픽셀회로들은 상기 지정전류의 전류값을 저장하고, 상기 전원공급기로부터 출력되는 상기 구동전류기준전압을 기초로 하여 상기 지정전류의 전류값과 동등한 상기 구동전류를 공급해주는 디스플레이장치.
  10. 제 1 항에 있어서,
    각각의 상기 픽셀회로들은 구동트랜지스터 및 상기 구동트랜지스터의 게이트와 소스사이에 연결된 콘덴서를 포함하며,
    상기 데이타드라이버는 상기 선택기간에 상기 전원공급기로부터 출력되는 지정전류기준전압을 기초로 하여 상기 지정전류를 상기 신호선들과 상기 픽셀회로들의 상기 구동트랜지스터들에 공급해 주며 그리고,
    상기 콘덴서는 상기 게이트와 소스사이의 상기 지정전류에 대응되는 전하들을 저장하며, 상기 구동트랜지스터는 상기 구동전류기준전압이 상기 전원공급기로부터 입력될 때 상기 게이트와 소스사이에 저장된 상기 전하들에 대응되는 상기 구동전류를 공급해주는 디스플레이장치.
  11. 제 1 항에 있어서, 각각의 상기 픽셀회로들은,
    게이트는 상기 주사선에 연결되고 드레인과 소스중 하나는 상기 신호선에 연결되는 제 1 트랜지스터,
    게이트는 상기 주사선에 연결되고, 드레인과 소스중 하나에 지정전류기준전압과 상기 구동전류기준전압이 선택적으로 입력이 되는 제 2 트랜지스터, 및
    게이트는 상기 제 2 트랜지스터의 상기 드레인과 소스중 나머지 다른 하나에 연결되고, 드레인과 소스중 하나는 상기 제 2 트랜지스터의 상기 드레인과 소스중 하나에 연결되며, 드레인과 소스중 나머지 다른 하나는 상기 제 1 트랜지스터의 상기 드레인과 소스중 나머지 다른 하나와 상기 광소자에 연결되는 구동트랜지스터를 포함하는 디스플레이장치.
  12. 제 11 항에 있어서,
    상기 주사드라이버는 상기 제 1 트랜지스터와 상기 제 2 트랜지스터를 선택하고, 상기 제 1, 2 트랜지스터들은 상기 선택기간동안 소정의 주사선에 연결되는 디스플레이장치.
  13. 제 1 항에 있어서, 각각의 상기 픽셀회로들은,
    게이트는 상기 주사선에 연결되고 드레인과 소스중 하나는 상기 신호선에 연결되는 제 1 트랜지스터,
    게이트는 상기 주사선에 연결되고, 드레인과 소스중 하나는 상기 주사선에 연결되는 제 2 트랜지스터, 및
    게이트는 상기 제 2 트랜지스터의 상기 드레인과 소스중 나머지 다른 하나에 연결되고, 드레인과 소스중 하나는 상기 전원공급기에 연결되며, 드레인과 소스중 나머지 다른 하나는 상기 제 1 트랜지스터의 상기 드레인과 소스중 나머지 다른 하나와 상기 광소자에 연결되는 구동트랜지스터를 포함하는 디스플레이장치.
  14. 제 13 항에 있어서, 상기 주사드라이버는 상기 제 1 트랜지스터와 상기 제 2 트랜지스터를 선택하고, 상기 제 1, 2 트랜지스터들은 상기 선택기간에 소정의 주사선에 연결되는 디스플레이장치.
  15. 제 1 항에 있어서, 상기 전원공급기는 소정의 주사선에서의 상기 선택기간의 종료시점부터 다음 주사선에서의 상기 선택기간의 시작시점까지 상기 구동전류기준전압을 제공하는 디스플레이장치.
  16. 제 1 항에 있어서, 상기 광소자는 상기 픽셀회로를 통해 상기 전원공급기에 연결되는 제 1 전극과 기준전압이 인가되는 제 2 전극을 갖는 디스플레이장치.
  17. 제 16 항에 있어서,
    상기 전원공급기는 상기 지정전류를 공급해주기 위해서 상기 구동전류기준전압과 지정전류기준전압을 선택적으로 출력하며,
    상기 구동전류기준전압은 상기 기준전압보다 작지 않으며, 상기 지정전류기준전압은 상기 기준전압보다 크지 않는 디스플레이장치.
  18. 제 1 항에 있어서, 상기 광소자는 유기EL소자인 디스플레이장치.
  19. 첫째 행의 주사선과 둘째 행의 주사선을 갖는 주사선군(群);
    상기 첫째 행의 주사선에 연결되고 제공되는 제 1 구동전류의 전류값에 따라 발광하는 제 1 광소자와, 상기 둘째 행의 주사선에 연결되고 제공되는 제 2 구동전류의 전류값에 따라 발광하는 제 2 광소자를 갖는 광소자군;
    상기 제 1 광소자에 연결되고 제공되는 제 1 지정전류의 전류값과 동등한 상기 제 1 구동전류를 제공하는 제 1 픽셀회로와, 상기 제 2 광소자에 연결되고 제공되는 제 2 지정전류의 전류값과 동등한 상기 제 2 구동전류를 제공하는 제 2 픽셀회로를 갖는 픽셀회로군; 및
    상기 제 1 구동전류를 제공하기 위해서 구동전류기준전압을 상기 제 1 픽셀회로를 통해서 상기 제 1 광소자에게 인가하며, 상기 제 2 구동전류를 제공하기 위해서 상기 구동전류기준전압을 상기 첫째 행의 주사선의 선택기간과 상기 둘째 행의 주사선의 선택기간사이에서 상기 제 2 픽셀회로를 통해 상기 제 2 광소자에게 인가하는 전원공급기를 포함하는 디스플레이장치.
  20. 제 19 항에 있어서, 상기 전원공급기는 비선택기간에 상기 구동전류기준전압을 상기 광소자군에 출력하는 디스플레이장치.
  21. 제 20 항에 있어서, 상기 비선택기간은 상기 광소자군의 상기 광소자들중 어느 것도 선택되지가 않는 기간인 디스플레이장치.
  22. 제 20 항에 있어서, 리셋전압이 상기 비선택기간에 상기 복수개의 신호선들에 출력되는 디스플레이장치.
  23. 제 19 항에 있어서, 상기 전원공급기는 상기 제 1 및 제 2 지정전류들을 상기 제 1 및 제 2 픽셀회로들에 제공하기 위해서 상기 구동전류기준전압과 지정전류기준전압을 선택적으로 출력하는 디스플레이장치.
  24. 제 23 항에 있어서, 상기 지정전류기준전압은 상기 구동전류기준전압보다 낮은 디스플레이장치.
  25. 제 23 항에 있어서, 상기 전원공급기는 상기 선택기간에 상기 지정전류기준전압을 출력하는 디스플레이장치.
  26. 제 19 항에 있어서, 상기 전원공급기는 상기 제 1 및 제 2 지정전류들을 제공하기 위해서 지정전류기준전압과 상기 구동전류기준전압을 선택적으로 제공하는 디스플레이장치.
  27. 제 19 항에 있어서, 상기 전원공급기로부터 출력되는 지정전류기준전압을 기초로 하여 상기 선택기간에 상기 제 1 및 제 2 지정전류들을 상기 제 1 및 제 2 픽셀회로들에 제공하는 데이타드라이버를 더 포함하는 디스플레이장치.
  28. 제 27 항에 있어서, 상기 데이타드라이버를 상기 픽셀회로들에 연결하는 신호선을 더 포함하는 디스플레이장치.
  29. 제 19 항에 있어서, 각각의 상기 픽셀회로들은 상기 선택기간에 제공되는 상기 지정전류의 전류값을 저장하고, 상기 선택기간후에 상기 전원공급기로부터 출력되는 상기 구동전류기준전압을 기초로 하여 상기 지정전류의 전류값과 동등한 상기 구동전류를 제공하는 디스플레이장치.
  30. 제 19 항에 있어서,
    상기 각각의 픽셀회로들은 구동트랜지스터와 상기 구동트랜지스터의 게이트와 소스사이에 연결되는 콘덴서를 포함하며,
    상기 데이타드라이버는 상기 전원공급기로부터 출력되는 지정전류기준전압을 기초로 하여 상기 선택기간에 상기 지정전류를 상기 픽셀회로들의 상기 구동트랜지스터들에 제공하며, 그리고
    상기 콘덴서는 상기 게이트와 소스사이의 상기 지정전류에 대응되는 전하들을 저장하고, 상기 구동트랜지스터는 상기 구동전류기준전압이 상기 전원공급기로부터 입력될 때 상기 게이트와 소스사이에 저장되는 전하들에 대응되는 상기 구동전류를 제공하는 디스플레이장치.
  31. 제 19 항에 있어서, 상기 각각의 픽셀회로들은,
    게이트는 상기 주사선군에서 하나의 주사선에 연결되고 드레인과 소스중 하나는 상기 데이타드라이버에 연결되는 제 1 트랜지스터,
    게이트는 상기 주사선에 연결되고, 드레인과 소스중 하나는 지정전류기준전압과 상기 구동전류기준전압에 선택적으로 입력되는 제 2 트랜지스터, 및
    게이트는 상기 제 2 트랜지스터의 상기 드레인과 소스중 나머지 다른 하나에 연결되고, 드레인과 소스중 하나는 상기 제 2 트랜지스터의 상기 드레인과 소스중 하나에 연결되며, 드레인과 소스중 나머지 다른 하나는 상기 제 1 트랜지스터의 상기 드레인과 소스중 나머지 다른 하나와 상기 광소자군에서의 하나의 광소자에 연결되는 구동트랜지스터를 포함하는 디스플레이장치.
  32. 제 31 항에 있어서, 상기 선택기간에 상기 주사선군에서의 상기 소정의 주사선에 연결되는 상기 제 1 트랜지스터와 상기 제 2 트랜지스터를 선택하는 선택주사드라이버를 더 포함하는 디스플레이장치.
  33. 제 19 항에 있어서, 각각의 픽셀회로들은,
    게이트는 상기 주사선군에서 하나의 주사선에 연결되고 드레인과 소스중 하나는 상기 데이타드라이버에 연결되는 제 1 트랜지스터,
    게이트는 상기 주사선에 연결되고, 드레인과 소스중 하나는 상기 주사선에 연결되는 제 2 트랜지스터, 및
    게이트는 상기 제 2 트랜지스터의 상기 드레인과 소스중 나머지 다른 하나에 연결되고, 드레인과 소스중 하나는 상기 전원공급기에 연결되며, 드레인과 소스중 나머지 다른 하나는 상기 제 1 트랜지스터의 상기 드레인과 소스중 나머지 다른 하나와 상기 광소자군에서의 하나의 광소자에 연결되는 구동트랜지스터를 포함하는 디스플레이장치.
  34. 제 33 항에 있어서, 상기 선택기간에 상기 주사선군에서의 상기 소정의 주사선에 연결되는 상기 제 1 트랜지스터와 상기 제 2 트랜지스터를 선택하는 선택주사드라이버를 더 포함하는 디스플레이장치.
  35. 제 19 항에 있어서, 상기 전원공급기는 소정의 주사선에서의 상기 선택기간과 다음 주사선에서의 상기 선택기간사이인 비선택기간에 상기 구동전류기준전압을 제공하는 디스플레이장치.
  36. 제 19 항에 있어서, 상기 광소자는 상기 픽셀회로를 통해 상기 전원공급기에 연결되는 제 1 전극과 기준전압이 인가되는 제 2 전극을 갖는 디스플레이장치.
  37. 제 36 항에 있어서,
    상기 전원공급기는 상기 제 1 및 제 2 지정전류들을 제공하기 위해서 상기 구동전류기준전압과 상기 지정전류기준전압을 선택적으로 출력하고,
    상기 구동전류기준전압은 상기 기준전압보다 작지 않으며, 상기 지정전류기준전압은 상기 기준전압보다 크지 않는 디스플레이장치.
  38. 제 19 항에 있어서, 상기 광소자는 유기EL소자인 디스플레이장치.
  39. 복수개의 주사선들;
    상기 복수개의 주사선중 하나를 선택하는 선택신호들을 상기 주사선들에 순차적으로 공급해주는 주사드라이버;
    각각이 상기 복수개의 주사선들중 대응되는 하나에 연결되고, 상기 지정전류의 전류값에 대응하는 구동전류를 공급해주는 복수개의 픽셀회로들;
    각각이 상기 복수개의 픽셀회로들중 대응되는 하나에 의해서 공급되는 상기 구동전류에 따라 발광하는 복수개의 광소자들;
    상기 주사선들이 선택되는 선택기간에 상기 지정전류들을 상기 픽셀회로들에 공급하는 데이타드라이버; 및
    상기 주사선들의 상기 선택기간에 상기 지정전류들을 제공하기 위해서 지정전류기준전압을 상기 선택된 픽셀회로에 출력하고, 비선택기간에 상기 구동전류들을 제공하기 위해서 상기 복수개의 픽셀회로들에 구동전류기준전압을 출력하는 공통전압출력회로를 포함하는 디스플레이장치.
  40. 제 39 항에 있어서, 상기 공통전압출력회로는 상기 비선택기간에 상기 구동 전류기준전압을 상기 모든 픽셀회로들에 출력하는 디스플레이장치.
  41. 제 39 항에 있어서, 상기 지정전류기준전압은 상기 구동전류기준전압보다 낮은 디스플레이장치.
  42. 제 1 구동트랜지스터의 게이트와 소스사이의 제 1 지정전류의 전류값에 대응하는 전하들을 저장하기 위해서 제 1 선택기간에 상기 제 1 지정전류를 상기 제 1 구동트랜지스터에 공급하는 제 1 지정전류단계;
    제 2 구동트랜지스터의 게이트와 소스사이의 제 2 지정전류의 전류값에 대응하는 전하들을 저장하기 위해서 제 2 선택기간에 상기 제 2 지정전류를 상기 제 2 구동트랜지스터에 공급하는 제 2 지정전류단계; 및
    상기 제 1 선택기간의 종료시점부터 상기 제 2 선택기간의 시작시점까지, 구동전류기준전압을 상기 제1구동트랜지스터 및 상기 제 1 구동트랜지스터와 직렬연결된 제 1 광소자에 출력하며, 상기 구동전류기준전압을 상기 제 2 구동트랜지스터 및 상기 제 2 구동트랜지스터와 직렬연결된 제 2 광소자에 출력하는 구동전류기준전압출력단계를 포함하는 디스플레이장치의 구동방법.
  43. 제 42 항에 있어서, 상기 구동전류기준전압은 상기 제 1 구동트랜지스터의 소스-드레인간 전압과 상기 제 2 구동트랜지스터의 소스-드레인간 전압들이 포화상태에 들어서게 하는 전압인 디스플레이장치의 구동방법.
  44. 제 1 구동트랜지스터의 게이트와 소스사이의 제 1 지정전류의 전류값에 대응하는 전하들을 저장하기 위해서 제 1 선택기간에 상기 제 1 지정전류를 상기 제 1 구동트랜지스터에 공급하는 제 1 지정전류단계;
    제 2 구동트랜지스터의 게이트와 소스사이의 제 2 지정전류의 전류값에 대응하는 전하들을 저장하기 위해서 상기 제 1 지정전류단계 후 제 2 선택기간에 상기 제 2 지정전류를 상기 제 2 구동트랜지스터에 공급하는 제 2 지정전류단계; 및
    상기 제 2 지정전류단계 후, 구동전류기준전압을 상기 제 1 구동트랜지스터 및 상기 제 1 구동트랜지스터와 직렬연결된 제 1 광소자에 출력하며, 상기 구동전류기준전압을 상기 제 2 구동트랜지스터 및 상기 제 2 구동트랜지스터와 직렬연결된 제 2 광소자에 출력하는 구동전류기준전압출력단계를 포함하는 디스플레이장치의 구동방법.
  45. 제 44 항에 있어서, 상기 구동전류기준전압은 상기 제 1 구동트랜지스터의 소스-드레인간 전압과 상기 제 2 구동트랜지스터의 소스-드레인간 전압들이 포화상태에 들어서게 하는 전압인 디스플레이장치의 구동방법.
KR1020047005719A 2002-08-26 2003-08-22 디스플레이장치 및 디스플레이장치 구동방법 KR100570903B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002245444A JP4103500B2 (ja) 2002-08-26 2002-08-26 表示装置及び表示パネルの駆動方法
JPJP-P-2002-00245444 2002-08-26
PCT/JP2003/010644 WO2004019314A1 (en) 2002-08-26 2003-08-22 Display device and display device driving method

Publications (2)

Publication Number Publication Date
KR20040051611A KR20040051611A (ko) 2004-06-18
KR100570903B1 true KR100570903B1 (ko) 2006-04-14

Family

ID=31944191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047005719A KR100570903B1 (ko) 2002-08-26 2003-08-22 디스플레이장치 및 디스플레이장치 구동방법

Country Status (11)

Country Link
US (1) US7248237B2 (ko)
EP (2) EP1816634B1 (ko)
JP (1) JP4103500B2 (ko)
KR (1) KR100570903B1 (ko)
CN (1) CN100410990C (ko)
AU (1) AU2003256080A1 (ko)
CA (1) CA2463486C (ko)
HK (1) HK1074275A1 (ko)
SG (1) SG104016A1 (ko)
TW (1) TWI305338B (ko)
WO (1) WO2004019314A1 (ko)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
JP4610843B2 (ja) * 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP3952965B2 (ja) * 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
US8937580B2 (en) * 2003-08-08 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device and light emitting device
JP4203656B2 (ja) * 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP4665419B2 (ja) * 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置
KR100748308B1 (ko) 2004-09-15 2007-08-09 삼성에스디아이 주식회사 화소와 이를 가지는 발광 표시장치 및 그의 구동방법
TWI279752B (en) 2004-09-21 2007-04-21 Casio Computer Co Ltd Transistor array substrate, display panel and manufacturing method of display panel
JP5017826B2 (ja) * 2004-09-21 2012-09-05 カシオ計算機株式会社 ディスプレイパネル及びその駆動方法
JP4265515B2 (ja) * 2004-09-29 2009-05-20 カシオ計算機株式会社 ディスプレイパネル
JP4254675B2 (ja) * 2004-09-29 2009-04-15 カシオ計算機株式会社 ディスプレイパネル
KR100592636B1 (ko) * 2004-10-08 2006-06-26 삼성에스디아이 주식회사 발광표시장치
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
KR100700846B1 (ko) * 2004-12-24 2007-03-27 삼성에스디아이 주식회사 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100613088B1 (ko) * 2004-12-24 2006-08-16 삼성에스디아이 주식회사 데이터 집적회로 및 이를 이용한 발광 표시장치
US20080284679A1 (en) * 2005-05-11 2008-11-20 Pioneer Corporation Active matrix type display device
EP2267691B1 (en) 2005-05-24 2014-02-12 Casio Computer Co., Ltd. Display apparatus and drive control method thereof
JP2006330138A (ja) * 2005-05-24 2006-12-07 Casio Comput Co Ltd 表示装置及びその表示駆動方法
CN102663977B (zh) 2005-06-08 2015-11-18 伊格尼斯创新有限公司 用于驱动发光器件显示器的方法和系统
TWI429327B (zh) * 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
US8629819B2 (en) 2005-07-14 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR100767732B1 (ko) * 2005-08-01 2007-10-17 네오뷰코오롱 주식회사 유기 전계 발광 디스플레이의 에이징 장치 및 그 설계 방법
TWI485681B (zh) * 2005-08-12 2015-05-21 Semiconductor Energy Lab 顯示裝置
EP1777689B1 (en) * 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
CA2570898C (en) 2006-01-09 2008-08-05 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US20070188419A1 (en) * 2006-02-11 2007-08-16 Samsung Electronics Co., Ltd. Voltage transfer method and apparatus using organic thin film transistor and organic light emitting diode display device including the same
KR101293568B1 (ko) * 2006-02-23 2013-08-06 삼성디스플레이 주식회사 표시 장치
KR101310912B1 (ko) * 2006-06-30 2013-09-25 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그의 구동 방법
KR101295877B1 (ko) * 2007-01-26 2013-08-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그의 구동 방법
JP4300492B2 (ja) * 2007-03-13 2009-07-22 ソニー株式会社 ディスプレイ装置
JP5176522B2 (ja) 2007-12-13 2013-04-03 ソニー株式会社 自発光型表示装置およびその駆動方法
TWI383354B (zh) * 2007-12-28 2013-01-21 Chimei Innolux Corp 可穩定亮度之顯示裝置
JP4438869B2 (ja) * 2008-02-04 2010-03-24 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4816653B2 (ja) * 2008-02-04 2011-11-16 ソニー株式会社 表示装置及びその駆動方法と電子機器
US20090201278A1 (en) * 2008-02-13 2009-08-13 Samsung Electronics Co., Ltd. Unit pixels and active matrix organic light emitting diode displays including the same
US20090201235A1 (en) * 2008-02-13 2009-08-13 Samsung Electronics Co., Ltd. Active matrix organic light emitting diode display
JP4826597B2 (ja) * 2008-03-31 2011-11-30 ソニー株式会社 表示装置
CN102057418B (zh) 2008-04-18 2014-11-12 伊格尼斯创新公司 用于发光器件显示器的系统和驱动方法
JP4640449B2 (ja) * 2008-06-02 2011-03-02 ソニー株式会社 表示装置及びその駆動方法と電子機器
CA2637343A1 (en) 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
CA2686497A1 (en) * 2008-12-09 2010-02-15 Ignis Innovation Inc. Low power circuit and driving method for emissive displays
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
US8497828B2 (en) 2009-11-12 2013-07-30 Ignis Innovation Inc. Sharing switch TFTS in pixel circuits
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
CN106898307B (zh) 2011-05-28 2021-04-27 伊格尼斯创新公司 在以交错模式实施的显示器上显示图像的方法
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
KR101975489B1 (ko) * 2012-09-10 2019-05-08 삼성디스플레이 주식회사 표시장치 및 그 구동 방법
KR101969514B1 (ko) * 2012-09-11 2019-04-17 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
KR20140120085A (ko) * 2013-04-02 2014-10-13 삼성디스플레이 주식회사 표시 패널 구동부, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
TWI553609B (zh) * 2014-08-26 2016-10-11 友達光電股份有限公司 顯示裝置及其驅動方法
JP6439180B2 (ja) * 2014-11-20 2018-12-19 株式会社Ｊｏｌｅｄ 表示装置および表示方法
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
US10102802B2 (en) * 2015-12-30 2018-10-16 Lg Display Co., Ltd. Organic light-emitting display device and method for driving the same
KR101937036B1 (ko) * 2017-06-28 2019-04-09 한국광기술원 Ｌｅｄ 구조체 어레이의 이송방법 및 ｌｅｄ 구조체
KR102337527B1 (ko) * 2017-10-31 2021-12-09 엘지디스플레이 주식회사 전계 발광 표시장치
US11183120B2 (en) 2019-03-15 2021-11-23 Boe Technology Group Co., Ltd. Pixel array substrate having common electrodes distributed in plurality of pixel rows and driving method thereof

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2506840B2 (ja) 1987-11-09 1996-06-12 松下電器産業株式会社 アクティブマトリックスアレイの検査方法
JP3442449B2 (ja) * 1993-12-25 2003-09-02 株式会社半導体エネルギー研究所 表示装置及びその駆動回路
US5640067A (en) 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
DE69614370T2 (de) * 1995-12-30 2001-11-22 Casio Computer Co Ltd Anzeigervorrichtung für anzeigeoperation gemäss lichtsignal und steuerverfahren dafür
KR100272723B1 (ko) * 1996-06-06 2000-11-15 니시무로 타이죠 평면표시장치
JP4147594B2 (ja) * 1997-01-29 2008-09-10 セイコーエプソン株式会社 アクティブマトリクス基板、液晶表示装置および電子機器
KR100586715B1 (ko) * 1997-02-17 2006-06-08 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치
KR100507015B1 (ko) * 1997-03-17 2005-08-09 다우 글로벌 테크놀로지스 인크. 폴리우레탄 라텍스, 이의 제조 방법 및 이를 사용하여 제조된 중합체
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP4251377B2 (ja) * 1997-04-23 2009-04-08 宇東科技股▲ふん▼有限公司 アクティブマトリックス発光ダイオードピクセル構造及び方法
US6023259A (en) * 1997-07-11 2000-02-08 Fed Corporation OLED active matrix using a single transistor current mode pixel design
JP3765918B2 (ja) 1997-11-10 2006-04-12 パイオニア株式会社 発光ディスプレイ及びその駆動方法
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2000163014A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP3686769B2 (ja) 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
TW526455B (en) 1999-07-14 2003-04-01 Sony Corp Current drive circuit and display comprising the same, pixel circuit, and drive method
JP2003509728A (ja) 1999-09-11 2003-03-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリックスｅｌディスプレイ装置
KR100433120B1 (ko) 1999-10-18 2004-05-27 세이코 엡슨 가부시키가이샤 표시 장치
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
US6750835B2 (en) * 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
KR100566813B1 (ko) * 2000-02-03 2006-04-03 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 셀 구동회로
GB0008019D0 (en) * 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Display device having current-addressed pixels
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
TW493153B (en) * 2000-05-22 2002-07-01 Koninkl Philips Electronics Nv Display device
KR20020032570A (ko) * 2000-07-07 2002-05-03 구사마 사부로 유기 전계 발광 표시장치용 전류 샘플링 회로
KR100710279B1 (ko) * 2000-07-15 2007-04-23 엘지.필립스 엘시디 주식회사 엘렉트로 루미네센스 패널
WO2002011115A1 (fr) 2000-07-28 2002-02-07 Nichia Corporation Circuit d'excitation d'un dispositif d'affichage, et dispositif d'affichage
JP3736399B2 (ja) * 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP3950988B2 (ja) * 2000-12-15 2007-08-01 エルジー フィリップス エルシーディー カンパニー リミテッド アクティブマトリックス電界発光素子の駆動回路
KR100370286B1 (ko) * 2000-12-29 2003-01-29 삼성에스디아이 주식회사 전압구동 유기발광소자의 픽셀회로
JP2002215095A (ja) * 2001-01-22 2002-07-31 Pioneer Electronic Corp 発光ディスプレイの画素駆動回路
SG111928A1 (en) * 2001-01-29 2005-06-29 Semiconductor Energy Lab Light emitting device
JP4383852B2 (ja) * 2001-06-22 2009-12-16 統寶光電股▲ふん▼有限公司 Ｏｌｅｄ画素回路の駆動方法
JP2003043998A (ja) * 2001-07-30 2003-02-14 Pioneer Electronic Corp ディスプレイ装置
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
GB2386462A (en) * 2002-03-14 2003-09-17 Cambridge Display Tech Ltd Display driver circuits
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
JP2004070293A (ja) 2002-06-12 2004-03-04 Seiko Epson Corp 電子装置、電子装置の駆動方法及び電子機器
JP4610843B2 (ja) * 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4103957B2 (ja) * 2003-01-31 2008-06-18 東北パイオニア株式会社 アクティブ駆動型画素構造およびその検査方法
JP3952965B2 (ja) * 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4203656B2 (ja) * 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP4665419B2 (ja) * 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置

Also Published As

Publication number Publication date
CN100410990C (zh) 2008-08-13
US7248237B2 (en) 2007-07-24
TW200405257A (en) 2004-04-01
KR20040051611A (ko) 2004-06-18
JP4103500B2 (ja) 2008-06-18
CA2463486A1 (en) 2004-03-04
CN1578975A (zh) 2005-02-09
JP2004085802A (ja) 2004-03-18
TWI305338B (en) 2009-01-11
EP1816634A2 (en) 2007-08-08
SG104016A1 (en) 2005-06-29
US20040256617A1 (en) 2004-12-23
WO2004019314A1 (en) 2004-03-04
EP1816634A3 (en) 2011-01-19
CA2463486C (en) 2009-05-05
AU2003256080A1 (en) 2004-03-11
EP1816634B1 (en) 2017-11-29
EP1532612A1 (en) 2005-05-25
HK1074275A1 (en) 2005-11-04
EP1532612B1 (en) 2017-11-29

Similar Documents

Publication Publication Date Title
KR100570903B1 (ko) 디스플레이장치 및 디스플레이장치 구동방법
KR100675551B1 (ko) 표시 장치, 데이터 구동 회로, 및 표시 패널 구동 방법
JP4610843B2 (ja) 表示装置及び表示装置の駆動方法
JP3918642B2 (ja) 表示装置及びその駆動方法
US7847796B2 (en) Display device and driving method with a scanning driver utilizing plural turn-off voltages
US7609234B2 (en) Pixel circuit and driving method for active matrix organic light-emitting diodes, and display using the same
US7928945B2 (en) Display device and driving method thereof
JP3952965B2 (ja) 表示装置及び表示装置の駆動方法
JP2003345307A (ja) 表示装置およびその駆動方法
US20060221016A1 (en) Display
JP4486335B2 (ja) 表示装置及び表示パネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 14