KR100675551B1 - 표시 장치, 데이터 구동 회로, 및 표시 패널 구동 방법 - Google Patents

표시 장치, 데이터 구동 회로, 및 표시 패널 구동 방법 Download PDF

Info

Publication number
KR100675551B1
KR100675551B1 KR1020057015719A KR20057015719A KR100675551B1 KR 100675551 B1 KR100675551 B1 KR 100675551B1 KR 1020057015719 A KR1020057015719 A KR 1020057015719A KR 20057015719 A KR20057015719 A KR 20057015719A KR 100675551 B1 KR100675551 B1 KR 100675551B1
Authority
KR
South Korea
Prior art keywords
current
voltage
lines
selection
transistor
Prior art date
Application number
KR1020057015719A
Other languages
English (en)
Other versions
KR20050107455A (ko
Inventor
도모유키 시라사키
가즈히토 사토
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34747204&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100675551(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20050107455A publication Critical patent/KR20050107455A/ko
Application granted granted Critical
Publication of KR100675551B1 publication Critical patent/KR100675551B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 다수의 선택 주사선, 다수의 전류선, 각 선택 기간에 다수의 선택 주사선을 순차적으로 선택하는 선택 주사 구동부, 선택 기간에 다수의 전류선에 리셋 전압을 인가하고 리셋 전압을 인가한 이후 이미지 신호에 해당하는 전류치를 가진 지정 전류를 다수의 전류선에 공급하는 데이터 구동 회로, 및 다수의 선택 주사선 및 다수의 전류선에 연결된 다수의 픽셀 회로를 포함하고, 다수의 전류선을 통해 흐르는 지정 전류의 전류치에 해당하는 전류치를 가진 구동 전류를 공급한다.
표시장치, 발광소자, 구동회로, 표시패널, 유기EL, LED, 스위치, 트랜지스터

Description

표시 장치, 데이터 구동 회로, 및 표시 패널 구동 방법{DISPLAY DEVICE, DATA DRIVING CIRCUIT, AND DISPLAY PANEL DRIVING METHOD}
본 발명은, 각 픽셀을 위한 발광 소자를 포함하는 표시 패널을 구동하는 표시 패널 구동 방법, 표시 패널을 구동하기 위한 데이터 구동 회로, 및 표시 패널, 데이터 구동 회로, 및 선택 주사 구동부를 포함하는 표시 장치에 관한 것이다.
일반적으로, 액정 표시는 액티브 매트릭스 구동 방식 액정 표시 및 단순 매트릭스 구동 방식 액정 표시로 분류된다. 액티브 매트릭스 구동 방식 액정 표시는 단순 매트릭스 구동 방식 액정 표시보다 높은 명암비와 분해능을 가지는 영상을 표시한다. 액티브 매트릭스 구동 방식 액정 표시에서, 또한 커패시터로 작동하는 액정 소자, 및 픽셀 스위칭 소자로 작동하는 트랜지스터는 각 픽셀에 형성된다. 액티브 매트릭스 구동 시스템에서, 주사선이 시프트 레지스터로 사용되는 주사 구동부에 의하여 선택되는 동안 발광을 나타내는 레벨의 전압이 데이터 구동부에 의하여 전류선에 인가되었을 때, 이 전압은 트랜지스터를 통하여 액정 소자로 인가된다. 주사선의 선택이 완료된 후 주사선이 다시 선택되기 이전의 기간 동안 트랜지스터가 꺼진 때에라도, 액정 소자는 커패시터로 작동하고, 따라서 이 기간 동안 전압 레벨은 유지된다. 전술되었듯이, 액정 소자의 광투과율은 주사선이 선택되는 동안 재생되고, 배광으로부터의 빛은 개선된 광투과율을 가진 액정 소자를 통하여 투과된다. 이러한 방법으로, 액정 표시는 톤을 표시한다.
자체-발광 소자로서 유기 EL(ElectroLuminescent 전자발광) 소자를 사용하는 표시는 액정 표시에서 사용되는 후광과 같은 것을 필요로 하지 않고, 따라서 평면 표시 장치로서 최적이다. 또한, 시야각은 액정 표시에서와는 다르게 제한되지 않는다. 그러므로, 이러한 유기 EL은 차세대 표시 장치로 실용화되는 것으로 점차 기대되고 있다.
높은 휘도, 높은 명암비, 및 높은 해상도의 관점으로부터, 액티브 매트릭스 구동 방식 유기 EL 표시는 액정 표시와 유사하게 개발되었다. 예를 들면, 일본 특허 출원 공개 공보 제 2000-221942호에서 기술된 통상적인 액티브 매트릭스 구동 방식 유기 EL에서, 픽셀 회로(특허 문헌에서 유기 EL 소자 구동 회로로 인용)는 각 픽셀에 형성된다. 이 픽셀 회로는 유기 EL 소자, 구동 TFT, 제 1 스위칭 소자, 스위칭 TFT 등을 포함한다. 제어선이 선택되었을 때, 전류원 구동부는 구동 TFT의 게이트로 발광 데이터로서 전압을 인가한다. 연속적으로, 구동 TFT는 켜지고, 게이트 전압의 레벨에 해당하는 전류치를 가진 구동 전류는 전원 공급선으로부터 구동 TFT로 유기 EL 소자를 거쳐 흐르고, 따라서 유기 EL 소자는 전류의 전류치에 해당하는 휘도로 발광한다. 제어선의 선택이 완료되었을 때, 구동 TFT의 게이트 전압은 제 1 스위칭 소자에 의하여 유지되고, 따라서 유기 EL 소자의 발광 또한 유지된다. 그 이후 블랭킹 신호가 스위칭 TFT의 게이트로 입력되었을 때, 구동 TFT의 게이트 전압은 감소하여 끄게 되고, 유기 EL 소자 또한 꺼져 1 프레임 기간을 완료한다.
일반적으로, 트랜지스터의 채널 저항은 주변 온도의 변화에 따라 변화하거나, 트랜지스터가 장시간 사용되었을 때 변화한다. 결과적으로, 게이트 임계 전압은 시간에 따라 변화하거나, 트랜지스터 서로 간에 다르게 된다. 그러므로, 휘도 및 톤은 신호 전압에 의하여 제어되는 통상적인 전압-제어, 액티브 매트릭스 구동 형식 유기 EL 표시에서, 유기 EL 소자를 통하여 흐르는 전류의 전류치가 전류선으로부터의 신호 전압 사용에 의한 구동 TFT의 게이트 전압의 레벨 변화에 의하여 변화한 경우에도, 구동 TFT의 게이트 전압의 레벨에 의하여 유기 EL 소자를 통하여 흐르는 전류의 전류치를 일의적으로 지정하는 것은 어렵다. 즉, 같은 레벨을 가진 게이트 전압이 다수의 픽셀의 구동 TFT에 인가되었을 때에도, 유기 EL 소자의 휘도는 픽셀 간에 변화한다. 이것은 표시 화면에 휘도의 변동을 생산한다. 또한, 구동 TFT는 시간에 따라 저하되기 때문에, 초기 게이트 전압으로서의 같은 게이트 전압은 초기 전류치로서의 같은 전류치를 가지는 구동 전류를 생성하지 못한다. 이는 또한 유기 EL소자의 휘도를 변동시킨다.
그러므로, 본 발명의 목적은 고화질 영상을 표시할 수 있는 표시 장치, 데이터 구동 회로, 및 표시 패널 구동 방법을 제공하는 것이다.
본 발명의 1 측면에 따른 표시 장치는,
다수의 선택 주사선;
각 선택 기간에 다수의 선택 주사선을 순차적으로 선택하는 선택 주사 구동부;
선택 기간의 제 1 부분에 다수의 전류선에 리셋 전압을 인가하고, 선택 기간에서 리셋 전압을 인가한 후 선택 기간의 제 2 부분에 다수의 전류선에 영상 신호에 해당하는 전류치를 가진 목적 전류를 인가하는 데이터 구동 회로; 및
다수의 선택 주사선 및 다수의 전류선에 연결되고, 선택 기간에서 다수의 전류선 및 다수의 발광 소자를 전기적으로 연결시키는 다수의 픽셀 회로;를 포함하는 것을 특징으로 한다.
본 발명의 다른 측면에 따른 표시 장치는,
다수의 선택 주사선;
다수의 전류선;
다수의 선택 주사선 및 다수의 전류선의 교차점에 배치되고, 구동 전류의 전류치에 해당하는 휘도의 발광하는 다수의 발광 소자;
각 선택 기간에 다수의 선택 주사선을 순차적으로 선택하는 선택 주사 구동부;
선택 기간의 제 1 부분에 다수의 전류선에 리셋 전압을 인가하고, 선택 기간에서 리셋 전압을 인가한 후 선택 기간의 제 2 부분에 다수의 전류선에 영상 신호에 해당하는 전류치를 가진 목적 전류를 인가하는 데이터 구동 회로; 및
다수의 선택 주사선 및 다수의 전류선에 연결되고, 선택 기간에서 다수의 전류선 및 다수의 발광 소자를 전기적으로 연결시키는 다수의 픽셀 회로;를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 측면에 따른 데이터 구동 회로는,
다수의 선택 주사선 및 다수의 전류선에 연결된 다수의 발광 소자, 각 선택 기간에 다수의 선택 주사선을 순차적으로 선택하는 선택 주사 구동부, 및 다수의 발광 소자에 연결된 다수의 픽셀 회로를 포함하고,
리셋 전압은 선택 기간의 제 1 부분에 다수의 전류선에 인가되고, 영상 신호에 해당하는 전류치를 가진 목적 전류는 선택 기간의 제 1 부분 이후 선택 기간의 제 2 부분에 다수의 전류선에 인가되는 것을 특징으로 한다.
본 발명의 또 다른 측면에 따른 표시 패널 구동 방법은,
다수의 선택 주사선 및 다수의 전류선에 연결된 다수의 픽셀 회로, 및 다수의 선택 주사선 및 다수의 전류선의 교차점에 배치되고, 각각은 전류선에 흐르는 전류의 전류치에 해당하는 휘도로 발광하는, 다수의 발광 소자를 포함하는 표시 패널의 다수의 선택 주사선을 순차적으로 선택하는 선택 단계; 및
다수의 선택 주사선 각각이 선택된 기간의 초기 부분에 다수의 전류선에 리셋 전압을 인가하는 리셋 단계;를 포함하는 것을 특징으로 한다.
본 발명에서, 선택 기간에 리셋 전압을 인가하여 전류선의 기생 커패시턴스를 방전하는 것이 가능할 뿐만 아니라, 픽셀 회로의 기생 커패시턴스 또는 발광 소자의 기생 커패시턴스를 방전하는 것 또한 가능하다.
도 1은 본 발명의 제 1 실시예에 따른 유기 전자발광 표시(1)의 블럭도;
도 2는 유기 전자발광 표시(1)의 픽셀(Pi,j)의 평면도;
도 3은 유기 전자발광 표시(1)의 4개의 인접한 픽셀(Pi,j, Pi+1,j, Pi,j+1, 및 Pi+1,j+1)의 등가 회로도;
도 4는 유기 전자발광 표시(1)에서 신호의 레벨을 도시하는 타이밍 차트;
도 5는 N-채널 전계-효과 트랜지스터의 전류-전압 특성을 도시하는 그래프;
도 6은 i행에서 2개의 인접한 픽셀(Pi,j 및 Pi,j+1)의 등가 회로도, 및 i행의 리셋 기간(TR)에 전기 전류 및 전압의 상태도;
도 7은 i행에서 2개의 인접한 픽셀(Pi,j 및 Pi,j+1)의 등가 회로도, 및 i행의 리셋 기간(TR) 이후 선택 기간(TSE)에 전기 전류 및 전압의 상태도;
도 8은 i행에서 2개의 인접한 픽셀(Pi,j 및 Pi,j+1)의 등가 회로도, 및 i행의 비-선택 기간(TNSE)에 전기 전류 및 전압의 상태도;
도 9는 픽셀(Pi,j)에 관계된 전기 전류 및 전압의 레벨을 도시하는 타이밍 차트;
도 10은 본 발명의 제 2 실시예에 따른 유기 전자발광 표시의 블럭도;
도 11은 본 발명의 제 3 실시예에 따른 유기 전자발광 표시의 블럭도; 및
도 12는 본 발명의 제 4 실시예에 따른 유기 전자발광 표시의 블럭도이다.
본 발명의 실시예가 동반하는 도면을 참조하여 아래에 기술될 것이다. 다양 한 기술적으로 바람직한 한계가 본 발명을 수행하기 위하여 다음의 실시예에 부과될 것이다. 그러나, 본 발명의 범위는 실시예 및 도면에 도시된 예에 제한되지 않는다.
[제 1 실시예]
도 1은 본 발명의 유기 전자발광 표시가 인가되는 제 1 실시예에 따른 유기 전자발광 표시(1)를 도시하는 블럭도이다. 도 1에서 도시되는 바와 같이, 유기 전자발광 표시(1)는 기본 구성으로서 m개의 선택 주사선(X1 내지 Xm), m개의 전압 공급선(Z1 내지 Zm), n개의 전류선(Y1 내지 Yn), 및 픽셀(P1 ,1 내지 Pm ,n)을 가진 유기 전자발광 표시 패널(2)을 포함한다. 또한, 표시(1)는 세로 방향으로 유기 전자발광 표시(2)를 선형으로 주사하기 위한 주사 구동 회로(9), 및 톤 지정 전류(IDATA)를 주사 구동 회로(9)와 함께 전류선(Y1 내지 Yn)으로 공급하기 위한 데이터 구동 회로(7)를 포함한다. 여기서 m 및 n 각각은 2 이상의 자연수이다.
주사 구동 회로(9)는 선택 주사선(X1 내지 Xm)을 순차적으로 선택하기 위한 선택 주사 구동부(5), 및 선택 주사 구동부(5)에 의한 선택 주사선(X1 내지 Xm)의 순차적인 선택과 동시에 전압 공급선(Z1 내지 Zn)을 순차적으로 선택하기 위한 전압 공급 구동부(6)를 가진다. 데이터 구동 회로(7)는 전류원 구동부(3)를 가진다. 구동부(3)는 n개의 전류 단자(CT1 내지 CTn)를 포함하고, 톤 지정 전류(IDATA)를 전류 단자(CT1 내지 CTn)를 통하여 흐르도록 하며, 그리고 스위치(S1 내지 Sn)는 전류 단자(CT1 내지 CTn) 및 전류선(Y1 내지 Yn) 사이에 위치한다.
유기 전자발광 표시 패널(2)은 실제로 영상을 표시하기 위한 표시 유닛(4)이 투명 기판에 형성된 구조를 가진다. 선택 주사 구동부(5), 전압 공급 구동부(6), 전류원 구동부(3), 및 스위치(S1 내지 Sn)는 표시 유닛(4) 주위에 배치된다. 선택 주사 구동부(5), 전압 공급 구동부(6), 전류원 구동부(3), 및 스위치(S1 내지 Sn)의 적어도 하나의 일부 또는 전체는 투명 기판에 형성되어 유기 전자발광 표시 패널(2)에 통합될 수 있거나, 또는 유기 전자발광 표시 패널(2)과는 다른 칩에 형성되어 유기 전자발광 표시 패널(2) 주위에 형성될 수 있다. 표시 유닛(4)은 투명 기판 대신에 수지 시트와 같은 탄력성 시트에 또한 형성될 수 있음을 명심하여야 한다.
표시 유닛(4)에서, (m × n) 픽셀(P1 ,1 내지 Pm ,n)은, m 픽셀은 세로 방향, 즉 행 방향으로 배치되고, n 픽셀은 가로 방향, 즉 행 방향으로 배치되는 것과 같이 투명 기판에 매트릭스로 형성된다. 위로부터 제 i 픽셀(즉 제 i행의 픽셀)이고 오른쪽으로부터 제 j 픽셀(즉 제 j열의 픽셀)인 픽셀은 픽셀(Pi,j)이다. i는 1 내지 m 사이의 주어진 자연수이고, j는 1 내지 n 사이의 주어진 자연수임을 명심하여야 한다.
따라서, 표시 유닛(4)에서, 행 방향으로 위치하는 m개의 선택 주사선(X1 내지 Xm)은 투명 기판에 서로 평행하게 형성된다. 행 방향으로 위치하는 m개의 전압 공급선 (Z1 내지 Zm)은 선택 주사선(X1 내지 Xm)에 일대일로 대응하여 투명 기판에 서로 평행하게 형성된다. 전압 공급선 (Zk)(1 ≤ k ≤ m-1)는 선택 주사선(Xk 및 Xk +1) 사이에 위치하고, 선택 주사선(Xm)은 전압 공급선(Zm -1 및 Zm) 사이에 위치한다. 또한, 열 방향으로 위치하는 n개의 전류선(Y1 내지 Yn)은 투명 기판의 상측에 서로 평행하게 형성된다. 선택 주사선(X1 내지 Xm), 전압 공급선(Z1 내지 Zm), 및 전류선(Y1 내지 Yn)은 그들 사이에 배치된 절연막 등에 의하여 분리되어 서로 절연된다. 행 방향으로 배열된 n개의 픽셀(Pi,1 내지 Pi,n)은 제 i 행의 선택 주사선(Xi) 및 전압 공급선(Zi)에 연결된다. 행 방향으로 배열된 m개의 픽셀(P1,j 내지 Pm,j)는 제 j 열의 전류선(Yj)에 연결된다. 픽셀(Pi,j)는 선택 주사선(Xi) 및 전류선(Yj)의 교차점에 위치한다. 선택 주사선(X1 내지 Xm)은 선택 주사 구동부(5)의 출력 단자에 연결된다. 전압 공급선(Z1 내지 Zm)은 전압 공급 구동부(6)의 출력 단자에 연결된다.
픽셀(P1 ,1 내지 Pm ,n)은 도 2 및 3을 참조하여 이하에서 설명될 것이다. 도 2는 픽셀(Pi,j)을 도시하는 평면도이다. 도 3은, 예를 들어, 4개의 인접한 픽셀(Pi,j, Pi+1,j, Pi,j+1, 및 Pi+1,j+1)을 도시하는 등가 회로도이다. 도 2는 더 나은 이해를 위하여 픽셀(Pi,j)의 전극을 주로 도시한다.
픽셀(Pi,j)은, 전류의 값에 따라 발광하는 자체-발광 소자로서 유기 전자발광 소자(Ei ,j), 및 유기 전자발광 소자(Ei ,j) 주위에 형성된 픽셀 회로(Di ,j)를 포함하고, 이를 구동한다. 유기 전자발광 소자는 이하에서 유기 EL 소자로 불릴 것이다.
유기 EL 소자(Ei ,j)는 픽셀 전극(51), 유기 EL층(52), 및 공통 전극이 이러한 순서로 투명 기판에 적층되는 적층 구조를 가진다. 픽셀 전극(51)은 양극으로 기능한다. 유기 EL층(52)은, 즉 전기장에 의하여 방출된 정공 및 전자를 전송하고, 전송된 정공 및 전자를 재결합하고, 그리고 재결합에 의하여 생성된 여기에 의해 발광하는 광의의 발광층으로 기능한다. 공통 전극은 음극으로 작동한다. 공통 전극은 픽셀 전체를 덮도록 형성되지만, 픽셀 전극(51), 유기 EL층(52), 픽셀 회로(Di ,j) 등이 쉽게 보이도록 도 2에서 도시되지 않는다.
픽셀 전극(51)은 각 지역에서 픽셀(P1 ,1 내지 Pm ,n)이 전류선(Y1 내지 Yn), 선택 주사선(X1 내지 Xm), 및 전압 공급선(Z1 내지 Zm)에 둘러싸인 형상으로 형성된다.
픽셀 전극(51)은 투명 전극이다. 즉, 픽셀 전극(51)은 전도성 및 가시광선에서 투명성을 모두 가진다. 또한, 픽셀 전극(51)은 바람직하게는 상대적으로 높은 일함수를 가지고, 유기 EL층(52)으로 정공을 효과적으로 방출한다. 픽셀 전극(51)의 주된 성분의 예는 주석-첨가 산화인듐(ITO), 아연-첨가 산화인듐, 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 및 산화아연카트뮴(CTO)이다.
유기 EL층(52)은 각 픽셀 전극(51)에 형성된다. 유기 EL층(52)은 또한 픽셀 (P1 ,1 내지 Pm ,n) 각각에 형성된다. 유기 EL층(52)은 유기 성분으로 발광 물질(인광 물질)을 함유한다. 이러한 발광 물질은 고분자 또는 저분자 물질일 수 있다. 특히, 유기 EL층(52)은 정공 전달층 및 협의의 발광층이 픽셀 전극(51)에 순서대로 적층되는 2층 구조를 가진다. 정공 전달층은 전도성 중합체로 PEDOT(폴리티오펜)으로, 그리고 불순물로 PSS(황산 폴리스티렌)로 만들어진다. 협의의 발광층은 폴리플루오렌-계 발광 물질로 만들어진다.유기 EL층(52)은 2층 구조 대신에, 순서대로 픽셀 전극(51)에 적층된 정공 전달층, 협의의 발광층, 및 전자 전달층을 가지는 3층 구조, 또는 협의의 발광층만을 가지는 단층 구조를 가질 수도 있음을 명심하여야 한다. 전자 또는 정공 방출층이 이러한 층 구조에서 적당한 층들 사이에 위치할 수 있고, 다른 적층 구조 또한 사용될 수 있다.
유기 EL 표시 패널(2)은 총천연색 영상 또는 다색 영상을 표시할 수 있다. 픽셀(P1 ,1 내지 Pm ,n) 각각의 유기 EL층(52)은 적색, 녹색, 또는 청색광을 발광하는 기능을 가진 광의의 발광층이다. 즉, 적색광, 녹색광, 또는 청색광을 발광하는 유기 EL층(52)은 규칙적으로 배열되고, 표시 유닛(4)은 이러한 색을 적당하게 합성하여 얻어진 색 톤에서 영상을 표시한다.
유기 EL층(52)은 바람직하게는 전자에 대하여 중성인 유기 합성물로 만들어진다. 이는 유기 EL층(52)에서 정공 및 전자의 균형잡힌 방출 및 전송을 가능하게 한다. 전자 전송 재료 및 정공 전송 재료 중 하나 또는 모두는 또한 협의의 발광층에서 적당하게 혼합될 수 있다. 전자 또는 정공 수송층인 전하 수송층을 전자 및 정공이 재결합하는 재결합 영역으로 작동하도록 하고, 이러한 전하 전송층에서 인광 물질을 혼합하여 발광하는 것도 또한 가능하다.
유기 EL층(52)에 형성된 공통 전극은 픽셀(P1 ,1 내지 Pm ,n) 모두에 형성된다. 픽셀(P1,1 내지 Pm ,m) 모두에 형성된 이러한 공통 전극 대신에, 다수의 분리된 전극, 예를 들면, 별개의 열로 분리된 다수의 스트라이프 전극, 또는 별개의 행으로 분리된 다수의 스트라이프 전극을 사용하는 것도 가능하다는 것을 명심하여야 한다. 일반적으로, 다른 색을 발광하는 유기 EL층(52)은 다른 물질로 만들어지고, 전류 밀도에 상응하는 발광 특성은 물질에 의존한다. 다른 색 발산 사이에 휘도 밸런스를 조정하기 위하여, 그러므로 같은 색을 발광하는 픽셀들은 유기 EL층(52)의 색 발산 각각을 위해 전류의 값을 맞추기 위하여 같이 연결될 수 있다. 즉, 제 1 색-발광 픽셀이 상대적으로 낮은 전류 밀도에서 소정의 휘도를 발광하고, 제 2 색-발광 픽셀이 제 1 색-발광 픽셀과 같은 휘도를 발광하기 위하여 높은 전류 밀도를 요구한다고 가정하면, 색 방출 밸런스는 제 2 색-발광 픽셀로 제 1 색-발광 픽셀보다 더 큰 톤 전류를 공급하여 조정될 수 있다.
공통 전극은 선택 주사선(X1 내지 Xm), 전류선(Y1 내지 Yn), 및 전압 공급선(Z1 내지 Zm)으로부터 절연된다. 공통 전극은 작은 일 함수를 가지는 물질로 만들어진다. 예를 들면, 공통 전극은 인듐, 마그네슘, 칼슘, 리튬, 바륨, 희토 금속, 또는 이러한 원소 중 적어도 하나를 함유하는 합금으로 만들어진다. 또한, 공통 전극은, 전술한 다양한 물질의 층이 적층된 적층 구조, 또는 금속층이 이러한 다양한 물질의 층에 더하여 위치하는 적층 구조를 가질 수 있다. 실용적인 예는, 유기 EL층(52)에 접촉하는 접면에 형성된 작은 일 함수, 고순도 바륨층, 및 이러한 바륨층을 덮는 알루미늄층을 포함하는 적층 구조, 그리고 저층으로 리튬층 및 고층으로 알루미늄층을 가지는 적층 구조이다. 픽셀 전극(51)은 투명 전극이고 유기 EL층(52)에서 발광되는 빛은 투명 기판으로부터 픽셀 전극(51)을 통하여 출력되는 때, 공통 전극은 바람직하게는 유기 EL층(52)으로부터 발광된 빛에 대하여 빛-차단 특성을 가지고, 보다 바람직하게는 유기 EL층(52)으로부터 발광된 빛에 높은 반사도를 가진다.
순방향 바이어스 전압(픽셀 전극(51)의 전압이 공통 전극보다 높게 되는)이 픽셀 전극(51) 및 전술한 바와 같이 적층 구조를 가진 유기 EL 소자(Ei ,j)에서 공통 전극 사이에 인가되었을 때, 정공은 픽셀 전극(51)으로부터 유기 EL층(52)으로 방출되고, 전자는 공통 전극으로부터 유기 EL층(52)으로 방출된다. 유기 EL층(52)은 이러한 정공 및 전자를 전송시키고, 여기 상태를 생성하기 위하여 그것들을 재결합시킨다. 이러한 여기 상태는 유기 EL층(52)을 여기시키기 때문에, 유기 EL층(52)은 발광한다.
유기 EL 소자(Ei ,j)의 휘도는 유기 EL 소자(Ei ,j)를 통하여 흐르는 전류의 전류치에 의존한다; 유기 EL 소자(Ei ,j)를 통하여 더 많은 전류가 더 크면, 유기 EL 소자(Ei ,j)의 휘도는 더 커진다. 즉, 유기 EL 소자(Ei ,j)의 악화가 고려되지 않는 경 우, 유기 EL 소자(Ei,j)의 휘도는 유기 EL 소자(Ei ,j)를 통하여 흐르는 전류의 전류치가 결정되었을 때 일의적으로 결정된다.
픽셀 회로(D1 ,1 내지 Dm,n) 각각은 3개의 박막 트랜지스터(이하에서 단순히 트랜지스터라 함)(21, 22, 및 23), 및 커패시터(24)를 포함한다.
트랜지스터(21, 22, 및 23) 각각은 게이트, 드레인, 소스, 반도체층(44), 불순물-첨가 반도체층, 및 게이트 절연막을 가진 N-채널 MOS 전계-효과 트랜지스터이다. 각 트랜지스터는 특히 반도체층(채널 영역)(44)이 무정형 실리콘으로 만들어진 a-Si 트랜지스터이다. 그러나, 각 트랜지스터는 또한 반도체층(44)이 폴리실리콘으로 만들어진 p-Si 트랜지스터일 수 있다. 어떠한 경우에도, 트랜지스터(21, 22, 및 23)는 N-채널 전계-효과 트랜지스터이고, 반전 스태거 구조 또는 동일면 구조를 가질 수 있다.
또한, 트랜지스터(21, 22, 및 23)는 같은 과정에서 동시에 형성될 수 있다. 이러한 경우에, 트랜지스터(21, 22, 및 23)의 게이트, 드레인, 소스, 반도체층(44), 불순물-첨가 반도체층, 및 게이트 절연막의 구성물은 같고, 트랜지스터(21, 22, 및 23)의 형태, 크기, 차원, 채널 폭, 및 채널 길이는 트랜지스터(21, 22, 및 23)의 기능에 따라 서로 다르다. 이하에서 트랜지스터(21, 22, 및 23)는 각각 제 1 트랜지스터(21), 제 2 트랜지스터(22), 및 구동 트랜지스터(23)로 불릴 것이다.
커패시터(24)는 구동 트랜지스터(23)의 게이트(23g)에 연결된 제 1 전극(24A), 트랜지스터(23)의 소스(23s)에 연결된 제 2 전극(24B), 및 이 2개 전극 사 이에 위치한 게이트 절연막(유전막)을 가진다. 커패시터(24)는 구동 트랜지스터(23)의 게이트(23g) 및 소스(23s) 사이의 전하를 저장하는 기능을 가진다.
제 i행의 픽셀 회로(Di ,1 내지 Di ,n) 각각의 제 2 트랜지스터(22)에서, 게이트(22g)는 제 i행의 선택 주사선(Xi)에 연결되고, 드레인(22d)은 제 i행의 전압 공급선(Zi)에 연결된다. 제 i행의 픽셀 회로(Di ,1 내지 Di ,n) 각각의 구동 트랜지스터(23)에서, 드레인(23d)은 접촉 정공(26)을 통하여 제 i행의 전압 공급선(Zi)에 연결된다. 제 i행의 픽셀 회로(Di ,1 내지 Di ,n) 각각의 제 1 트랜지스터(21)에서, 게이트(21g)는 제 i행의 선택 주사선(Xi)에 연결된다. 제 j행의 픽셀 회로(D1 ,j 내지 Dn ,j) 각각의 제 1 트랜지스터에서, 소스(21s)는 제 j행의 전류 공급선(Yj)에 연결된다.
픽셀(P1 ,1 내지 Pm ,n) 각각에서, 제 2 트랜지스터(22)의 소스(22s)는 접촉 홀(25)을 통하여 구동 트랜지스터(23)의 게이트(23g)에 연결되고, 커패시터(24)의 한 전극에 연결된다. 구동 트랜지스터(23)의 소스(23s)는 커패시터(24)의 다른 전극에 연결되고, 제 1 트랜지스터(21)의 드레인(21d)로 연결된다. 구동 트랜지스터(23)의 소스(23s), 커패시터(24)의 다른 전극, 및 제 1 트랜지스터(21)의 드레인(21d)은 픽셀 전극(51)에 연결된다.
유기 EL 소자(E1 ,1 내지 Em ,n)의 공통 전극의 전압은 소정의 기준 전압(VSS)에 고정된다. 본 실시예에서, 기준 전압(VSS)는 유기 EL 소자(E1 ,1 내지 Em ,n)의 공통 전 극을 접지하여 0[V]으로 맞추어진다.
픽셀 전극(51)은 전류선(Y1 내지 Yn), 선택 주사선(X1 내지 Xm), 및 전압 공급선(Z1 내지 Zm)에 둘러싸인 영역에 둘러싸인 별개의 픽셀에 대한 형태로 나누어진다. 또한, 각 픽셀 전극(51)의 경계는 각 픽셀 회로의 3개 트랜지스터(21, 22, 및 23)를 덮는 질화 실리콘 또는 산화 실리콘으로 만들어진 중간층 유전막으로 덮이고, 픽셀 전극(51)의 중심의 상면은 이러한 중간층 유전막에 형성된 접촉 홀(55)을 통하여 노출된다. 중간층 유전막은 질화 실리콘 또는 산화 실리콘으로 만들어진 제 1 층, 및 예를 들면 폴리이미드로 만들어진 절연막을 사용하여 제 1 층에 형성된 제 2 층을 가질 수 있다.
선택 주사선(Xi) 및 전류선(Yj) 사이에, 그리고 전압 공급선(Zi) 및 전류선(Yj) 사이에, 보호막(44A)이, 게이트 절연막에 더하여, 트랜지스터(21 내지 23) 각각의 반도체층(44)과 같은 막의 형태로 형성된다. 트랜지스터(21, 22, 및 23) 각각의 반도체층(44)의 채널로 사용되는 표면에 형상을 만드는데 사용되는 식각액에 의하여 거칠어지는 것으로부터 보호하기 위하여, 질화 실리콘 등으로 만들어진 차단 절연층이 또한 반도체층(44)의 양 단자 부분을 제외하고 형성될 수 있다. 이러한 경우에, 보호막은 선택 주사선(Xi) 및 전류선(Yj) 사이의, 그리고 전압 공급선(Zi) 및 전류선(Yj) 사이의 차단 절연막과 같은 막을 사용하여 형성될 수 있다. 이러한 보호막 및 보호막(44A)은 겹칠 수 있다.
선택 주사 구동부(5), 전압 공급 구동부(6), 스위치(S1 내지 Sn), 및 전류원 구동부(3)는 도 5를 참조하여 이하에서 설명될 것이다. 도 4는 위에서부터 선택 주사선(X1)의 전압, 전압 공급선(Z1)의 전압, 선택 주사선(X2)의 전압, 전압 공급선(Z2)의 전압, 선택 주사선(X3)의 전압, 전압 공급선(Z3)의 전압, 선택 주사선(Xm)의 전압, 전압 공급선(Zm)의 전압, 스위칭 신호(inv.Φ)의 레벨(전압치), 스위칭 신호(Φ)의 레벨, 유기 EL 소자(E1,j)의 픽셀 전극(51)의 전압, 유기 EL 소자(E1 ,j)의 휘도, 유기 EL 소자(E2 ,j)의 픽셀 전극(51)의 전압, 및 유기 EL 소자(E2 ,j)의 휘도를 도시하는 타이밍 차트이다. 도 4를 참조하면, 세로축은 같은 시간을 표시한다.
선택 주사 구동부(5)는 소위 시프트 레지스터로 불리우며, m개의 플립-플롭 회로 등이 직렬로 연결된 배열을 가진다. 즉, 선택 주사 구동부(5)는 선택 주사선(X1)으로부터 선택 주사선(Xm)까지(선택 주사선(X1)은 선택 주사선(Xm) 이후) 순서에 따라 선택 신호를 순차적으로 출력함에 의하여 선택 주사선(X1 내지 Xm)을 순차적으로 선택하고, 그리하여 선택 주사선(X1 내지 Xm)에 연결된 이러한 행에서 제 1 및 제 2 트랜지스터(21 및 22)를 순차적으로 선택한다.
보다 상세하게는, 도 4에서 도시되는 바와 같이, 선택 주사 구동부(5)는 선택 주사선(X1 내지 Xm)에, 선택 신호로서 하이-레벨(ON-레벨) ON 전압(VON)(기준 전압(VSS)보다 매우 높음), 또는 비-선택 신호로서 로우-레벨 OFF 전압(VOFF)(기준 전 압(VSS)과 같거나 낮음)을 개별적으로 인가하고, 그리하여 선택 주사선(X1 내지 Xm)을 순차적으로 선택한다.
즉, 선택 주사 구동부(5)가 선택 주사선(Xi)에 ON 전압(VON)을 인가할 때, 제 i행의 선택 주사선(Xi)이 선택된다. 선택 주사 구동부(5)가 제 i행의 선택 주사선(Xi)에 ON 전압(VON)을 인가하고 그리하여 제 i행의 선택 주사선(Xi)을 선택하는 기간은 제 i행의 선택 기간(TSE)으로 불린다. 선택 주사선(Xi)에 ON 전압(VON)을 인가하는 동안, 선택 주사 구동부(5)는 다른 선택 주사선(X1 내지 Xm)(선택 주사선(Xi)은 제외)에 OFF 전압(VOFF)을 인가하는 것을 명심하여야 한다. 따라서, 선택 주사선(X1 내지 Xm)의 선택 기간(TSE)은 서로 겹치지 않는다.
선택 주사 구동부(5)가 제 i행의 선택 주사선(Xi)에 ON 전압(VON)을 인가할 때, 제 1 및 제 2 트랜지스터(21 및 22)는 제 i행의 선택 주사선(Xi)에 연결된 각각의 픽셀 회로(Di,1 내지 Di ,n)에서 켜진다. 제 1 트랜지스터(21)가 켜졌기 때문에, 전류선(Y1 내지 Yn)을 통하여 흐르는 전류는 픽셀 회로(Di ,1 내지 Di ,n)를 통하여 흐를 수 있다.
제 i행의 선택 주사선(Xi)이 선택되는 선택 기간(TSE) 이후, 선택 주사 구동부(5)는 선택 주사선(Xi)의 선택을 취소하기 위하여 선택 주사선(Xi)에 OFF 전압 (VOFF)을 인가한다. 결과적으로, 제 i행의 선택 주사선(Xi)에 연결된 각각의 픽셀 회로(Di ,1 내지 Di,n)에서, 제 1 및 제 2 트랜지스터(21 및 22)는 꺼진다. 제 1 트랜지스터(21)가 꺼졌기 때문에, 전류선(Y1 내지 Yn)을 통하여 흐르는 전류는 더 이상 픽셀 회로(Di ,1 내지 Di,n)를 통하여 흐를 수 없다. 선택 주사 구동부(5)가 제 i행의 선택 주사선(Xi)에 OFF 전압(VOFF)을 인가하고 그리하여 제 i행의 선택 주사선(Xi)을 선택되지 않게 유지하는 기간은 제 i행의 비-선택 기간(TNSE)으로 불린다. 이러한 경우, TSE + TNSE = TSC로 표현되는 기간, 즉 제 i행의 선택 주사선(Xi)의 선택 기간(TSE)의 시작 시간으로부터 제 i행의 선택 주사선(Xi)의 다음 선택 기간(TSE)의 시작 시간까지의 기간은 제 i행의 1 프레임 기간이다.
전압 공급 구동부(6)는 이른바 시프트 레지스터이고, m개의 플립-플롭 회로가 직렬로 연결된 배열을 가진다. 즉, 선택 주사 구동부(5)와 동시에, 전압 공급 구동부(6)는 전압 공급선(Z1)부터 전압 공급선(Zm)까지 순서대로(전압 공급선(Z1)은 전압 공급선(Zm) 이후) 선택 신호를 순차적으로 출력하여 전압 공급선(Z1 내지 Zm)을 순차적으로 선택하고, 그리하여 전압 공급선(Z1 내지 Zm)에 연결된 이러한 행에 구동 트랜지스터(23)를 순차적으로 선택한다.
보다 상세하게는, 도 4에서 도시되는 바와 같이, 전압 공급 구동부(6)는 전 압 공급선(Z1 내지 Zm)으로, 선택 신호로서 로우-레벨 톤 지정 전류 기준 전압(VLOW)(기준 전압(VSS)과 같거나 낮음) 또는 비-선택 신호로서 하이-레벨 구동 전류 기준 전압(VHIGH)(기준 전압(VSS) 및 톤 지정 전류 기준 전압(VLOW) 양자보다 높음)을 개별적으로 인가하고, 그리하여 전압 공급선(Z1 내지 Zm)을 순차적으로 선택한다.
즉, 제 i행의 선택 주사선(Xi)이 선택되는 선택 기간(TSE)에서, 전압 공급 구동부(6)는 제 i행의 전압 공급선(Zi)으로 톤 지정 전류 기준 전압(VLOW)을 인가하고, 그리하여 제 i행의 전압 공급선(Zi)을 선택한다. 전압 공급선(Zi)으로 톤 지정 전류 기준 전압(VLOW)을 인가하는 동안, 전압 공급 구동부(6)는 다른 전압 공급선(Z1 내지 Zm)(전압 공급선(Zi)은 제외)으로 구동 전류 기준 전압(VHIGH)을 인가한다.
반면에, 제 i행의 선택 주사선(Xi)이 선택되지 않는 비-선택 기간(TNSE)에서, 전압 공급 구동부(6)는 제 i행의 전압 공급선(Zi)의 선택을 취소하기 위하여 전압 공급선(Zi)에 구동 전류 기준 전압(VHIGH)을 인가한다. 구동 전류 기준 전압(VHIGH)은 기준 전압(VSS)보다 높기 때문에, 구동 트랜지스터(23)는 ON이고 트랜지스터(21)는 OFF인 경우 전류는 전압 공급선(Zi)으로부터 유기 EL 소자(Ei ,j)로 흐른다.
전압 공급 구동기(6)에 의하여 인가되는 톤 지정 전류 기준 전압(VLOW)은 기 준 전압(VSS)과 같거나 낮다. 그러므로, 각각의 픽셀(P1 ,1 내지 Pm ,n)의 구동 트랜지스터(23)가 선택 기간(TSE)에 켜진 때에도, 영전압 또는 역방향 바이어스 전압은 각각의 유기 EL 소자(E1 ,1 내지 Em ,n)의 양극 및 음극 사이에 인가된다. 따라서, 전류는 선택 기간(TSE)에 유기 EL 소자(E1 ,1 내지 Em ,n)를 통해 흐르지 않고, 그러므로 유기 EL 소자(E1 ,1 내지 Em ,n)는 발광하지 않는다. 반면에, 전압 공급 구동기(6)에 의하여 인가되는 구동 전류 기준 전압(VHIGH)은 기준 전압(VSS)보다 높다. 도 5에서 도시되는 바와 같이, 구동 전류 기준 전압(VHIGH)은 구동 트랜지스터(23)의 소스-드레인 전압(VDS)이 포화 지역에 있도록 맞추어진다. 따라서, 구동 트랜지스터(23)가 비-선택 기간(TNSE)에 ON일 때, 순방향 바이어스 전압은 유기 EL 소자(E1 ,1 내지 Em ,n)에 인가된다. 그러므로, 비-선택 기간(TNSE)에, 전류는 유기 EL 소자(E1 ,1 내지 Em ,n)를 통해 흐르고, 유기 EL 소자(E1 ,1 내지 Em,n)는 발광한다.
구동 전류 기준 전압(VHIGH)이 이하에서 설명될 것이다. 도 5는 N-채널 전계-효과 트랜지스터의 전류-전압 특성을 도시하는 그래프이다. 도 5를 참조하면, 세로축은 구동 트랜지스터의 분압 및 구동 트랜지스터에 순서대로 연결된 유기 EL 소자의 분압을 나타내고, 가로축은 드레인-소스 경로에서 전류의 전류치를 나타낸다. 도 5에서 도시되는 비포화 영역(소스-드레인 전압(VDS) < 드레인 포화 임계 전압 (VTH)인 영역: 드레인 포화 임계 전압(VTH)는 게이트-소스 전압(VGS)의 함수이고, 게이트-소스 전압(VGS)이 결정되는 경우 게이트-소스 전압(VGS)에 의하여 일의적으로 결정)에서, 게이트-소스 전압(VGS)이 일정한 경우, 드레인-소스 전류(IDS)는 소스-드레인 전압(VDS)이 증가함에 따라 증가한다. 또한, 도 5에서 도시되는 포화 영역(소스-드레인 전압(VDS) ≥ 드레인 포화 임계 전압(VTH))에서, 게이트-소스 전압(VGS)이 일정한 경우, 소스-드레인 전압(VDS)이 증가하는 때에도 드레인-소스 전류(IDS)는 실질적으로 일정하다.
또한, 도 5에서, 게이트-소스 전압(VGS1 내지 VGSMAX)은 0[V] < VGS1 < VGS2 < VGS3 < VGS4 < VGSMAX의 관계를 가진다. 즉, 도 5로부터 명백하듯이, 소스-드레인 전압(VDS)이 일정한 경우, 드레인-소스 전류(IDS)는 게이트-소스 전압(VGS)이 증가함에 따라 비포화 및 포화 영역 모두에서 증가한다. 또한, 드레인 포화 임계 전압(VTH)은 게이트-소스 전압(VGS)이 증가함에 따라 증가한다.
전술한 것으로부터, 비포화 영역에서, 게이트-소스 전압(VGS)이 일정한 동안 소스-드레인 전압(VDS)이 약간 변한 경우 드레인-소스 전류(IDS)는 변화한다. 그러나, 포화 영역에서, 드레인-소스 전류(IDS)는 게이트-소스 전압(VGS)에 의하여 일의적으로 결정된다.
최대 게이트-소스 전압(VGSMAX)이 구동 트랜지스터(23)에 인가되었을 때, 드레인-소스 전류(IDS)는 최대 휘도로 발광하는 유기 EL 소자(Ei ,j)의 공통 전극 및 픽셀 전극(51) 사이에 흐르는 전류가 되도록 맞추어진다.
또한, 구동 트랜지스터(23)의 게이트-소스 전압(VGS)이 비-선택 기간에서 최대 전압(VGSMAX)일 때에도 구동 트랜지스터(23)가 선택 기간(TSE)에서의 포화 영역을 유지하기 위하여 다음 식이 만족된다.
VLOW = VHIGH - VE - VSS ≥ VTHMAX
VE는 발광 수명 기간에 최대 휘도로 발광하기 위하여 유기 EL 소자(Ei ,j)가 필요로 하는 양극-음극 전압이고, VTHMAX는 전압이 VGSMAX일 때 구동 트랜지스터(23)의 소스-드레인 포화 전압 레벨이다. 구동 전류 기준 전압(VHIGH)은 위 식을 만족하도록 맞추어진다. 따라서, 구동 트랜지스터(23)의 소스-드레인 전압(VDS)이 구동 트랜지스터(23)에 순서대로 연결된 유기 EL 소자(Ei ,j)의 분압에 의하여 감소할 때에도, 소스-드레인 전압(VDS)는 항상 포화 상태의 범위 안에 있고, 그리하여 드레인-소스 전류(IDS)는 게이트-소스 전압(VGS)에 의하여 일의적으로 결정된다.
도 1 및 3에서 도시되는 바와 같이, 전류선(Y1 내지 Yn)은 스위치(S1 내지 Sn)를 거쳐 전류원 구동기(3)의 전류 단자(CT1 내지 CTn)로 연결된다. 8-비트 디지털 톤 영상 신호는 전류원 구동기(3)로 입력된다. 이러한 전류원 구동기(3)으로의 디지털 톤 영상 신호 입력은 전류원 구동기(3)의 내부 D/A 변환기에 의하여 아날로그 신호로 변환된다. 전류원 구동기(3)는, 전류 단자(CT1 내지 CTn)에서, 변환된 아날로그 신호에 해당하는 전류치를 가지는 톤 지정 전류(IDATA)를 생성한다. 도 4에서 도시되는 바와 같이, 전류원 구동기(3)는 각 행의 각 선택 기간(TSE)에 영상 신호에 따라 전류 단자(CT1 내지 CTn)에서 톤 지정 전류(IDATA)의 전류치를 제어하고, 각 리셋 기간(TR)의 끝으로부터 해당하는 선택 기간(TSE)의 끝까지의 기간에 톤 지정 전류(IDATA)의 전류치를 일정하게 유지한다. 전류원 구동기(3)는 스위치(S1 내지 Sn)를 거쳐 전류선(Y1 내지 Yn)으로부터 전류 단자(CT1 내지 CTn)로 톤 지정 전류(IDATA)를 공급한다.
도 1 및 3에서 도시되는 바와 같이, 스위치(S1 내지 Sn)는 전류선(Y1 내지 Yn)에 연결되고, 전류원 구동기(3)의 전류 단자(CT1 내지 CTn)는 스위치(S1 내지 Sn)에 연결된다. 또한, 스위치(S1 내지 Sn)는 리셋 입력 단자(41)에 연결되고, 리셋 전압(VR)은 리셋 입력 단자(41)를 거쳐 스위치(S1 내지 Sn)로 인가된다. 스위치(S1 내지 Sn)는 또한 스위칭 신호 입력 단자(42)에 연결되고, 스위칭 신호(Φ)는 스위칭 신호 입력 단자(42)를 거쳐 스위치(S1 내지 Sn)로 입력된다. 또한, 스위치(S1 내지 Sn)는 스위칭 신호 입력 단자(43)에 연결되고, 스위칭 신호(Φ)를 역전하여 얻어진 스위칭 신호(inv.Φ)는 스위칭 신호 입력 단자(43)를 거쳐 스위치(S1 내지 Sn)로 입력된다. 리셋 전압(VR)은 일정하고 톤 지정 전류 기준 전압(VLOW)와 같은 레벨(전압치)을 가진다. 보다 상세하게는, 리셋 전압(VR)은 리셋 입력 단자(41)를 접지하여 0[V]으로 맞추어진다. 특히 제 i행의 리셋 전압(VR)이 선택 기간(TSE)에 제 i행의 전압 공급선(Zi)의 전압과 같게 만들어질 때, 커패시터(24)의 전극(24A 및 24B)의 전압은 서로 같게 된다. 결과적으로, 커패시터(24)는 방전되고, 따라서 구동 트랜지스터(23)의 게이트-소스 전압은 0V로 맞추어진다.
스위치(Sj)(제 j열에 전류선(Yj) 및 제 j열에 전류 단자(CTj) 사이에 삽입됨)는, 전류원 공급부(3)가 톤 지정 전류(IDATA)를 전류선(Yj)에 공급하는 상태, 및 리셋 전압(VR)이 전류선(Yj)에 인가되는 상태를 변환한다. 즉, 도 4에서 도시되는 바와 같이, 스위칭 신호(Φ)가 하이 레벨이고 스위칭 신호(inv.Φ)가 로우 레벨인 경우, 스위치(Sj)는 전류 단자(CTj)의 전류를 차단시키고, 리셋 전압(VR)을 전류선(Yj), 제 1 트랜지스터(21)의 드레인(21d), 커패시터(24)의 전극(24B), 구동 트랜지스터(23)의 소스(23s), 및 유기 EL소자(Ex,j, 1 ≤ x ≤ m)에 인가하고, 그리하여 앞선 선택 기간(TSE)에 이러한 부품에 저장된 전하를 방전한다. 반면에, 스위칭 신호(Φ)는 로우 레벨이고 스위칭 신호(inv.Φ)는 하이 레벨인 경우, 스위치(Sj)는 전류 단자(CTj)의 전류를 전류선(Yj)을 통해 흐르도록 하고, 리셋 전압(VR)의 전류선(Yj)으로의 인가를 차단시킨다.
스위칭 신호(Φ 및 inv.Φ)의 주기는 이하에서 설명될 것이다. 도 4에서 도시되는 바와 같이, 스위칭 신호(Φ 및 inv.Φ)의 주기는 선택 기간(TSE)과 같다. 즉, 선택 주사 구동부(5)가 선택 주사선(X1 내지 Xm)의 하나에 ON 전압(VON)을 인가하기 시작할 때(즉, 각 행의 선택 기간(TSE)이 시작할 때), 스위칭 신호(Φ)는 하이 레벨에서 로우 레벨로 변하고, 스위칭 신호(inv.Φ)는 로우 레벨에서 하이 레벨로 변한다. 선택 주사 구동부(5)가 선택 주사선(X1 내지 Xm)의 하나에 ON 전압(VON)을 인가하는 동안(즉, 각 행의 선택 기간(TSE)에), 스위칭 신호(Φ)는 로우 레벨에서 하이 레벨로 변하고, 스위칭 신호(inv.Φ)는 하이 레벨에서 로우 레벨로 변한다. 제 i행의 선택 주사선(Xi)의 선택 기간(TSE)에서 스위칭 신호(Φ)는 하이 레벨이고 스위칭 신호(inv.Φ)는 로우 레벨인 기간은 제 i행의 리셋 기간(TR)으로 불린다.
스위치(Sj)의 일 예가 후술될 것이다. 스위치(Sj)는 제 1 및 제 2 N-채널 전계-효과 트랜지스터(31 및 32)로 만들어진다. 제 1 트랜지스터(31)의 게이트는 스 위칭 신호 입력 단자(43)에 연결되고, 그러므로 스위칭 신호(inv.Φ)는 트랜지스터(31)의 게이트로 입력된다. 또한, 제 2 트랜지스터(32)의 게이트는 스위칭 신호 입력 단자(42)에 연결되고, 그러므로 스위칭 신호(Φ)는 트랜지스터(32)의 게이트로 입력된다. 제 1 트랜지스터(31)의 드레인은 전류선(Yj)에 연결되고, 트랜지스터(31)의 소스는 전류 단자(CTj)에 연결된다. 트랜지스터(32)의 드레인은 전류선(Yj)에 연결된다. 트랜지스터(32)의 소스는 리셋 입력 단자(41)에 연결되고, 일정한 전압인 리셋 전압(VR)은 트랜지스터(32)의 소스로 인가된다. 이러한 배열에서, 스위칭 신호(Φ)는 하이 레벨이고 스위칭 신호(inv.Φ)는 로우 레벨일 때, 트랜지스터(32)는 켜지고, 트랜지스터(31)는 꺼진다. 스위칭 신호(Φ)는 하이 레벨이고 스위칭 신호(inv.Φ)는 로우 레벨일 때, 트랜지스터(31)는 켜지고, 트랜지스터(32)는 꺼진다. 트랜지스터(31 및 32)는 픽셀 회로(D1 ,1 내지 Dm,m)의 트랜지스터(21 내지 23)와 같은 단계로 제조될 수 있다.
픽셀 회로(D1 ,1 내지 Dm,n)의 기능이 도 6 내지 8을 참조하여 후술될 것이다. 도 6 내지 8에서, 전류의 흐름은 화살표에 의하여 표시된다.
도 6은 제 i행의 선택 기간(TSE)의 리셋 기간(TR)에 전압의 상태를 도시하는 회로도이다. 도 6에서 도시되는 바와 같이, 제 i행의 리셋 기간(TR)에, 선택 주사 구동부(5)는 선택 주사선(Xi)에 ON 전압(VON)을 인가하고, 전압 공급 구동부(6)는 전압 공급선(Zi)에 톤 지정 전류 기준 전압(VLOW)을 인가한다. 또한, 제 i행의 리셋 기간(TR)에, 스위치(S1 내지 Sn)는 전류선(Y1 내지 Yn)에 리셋 전압(VR)을 인가한다. 그러므로, 제 i행의 리셋 기간(TR)에, 픽셀 회로(Di ,1 내지 Di ,n)의 제 1 트랜지스터(21)는 ON이다. 결과적으로, 도 4에서 도시되는 바와 같이, 유기 EL 소자(Ei ,1 내지 Ei ,n)의 픽셀 전극, 제 i행의 제 1 트랜지스터(21)의 드레인(21d), 제 i행의 커패시터(24)의 전극(24B), 제 i행의 구동 트랜지스터(23)의 소스(23s), 및 전류선(Y1 내지 Yn)의 전압은 리셋 전압(VR)에 의하여 균일한 상태로 맞추어지고, 그리하여 앞선 선택 기간(TSE)에 이러한 기생 커패시터에 의해 저장된 전하는 방전된다. 따라서, 균일한 전류치를 가진 톤 지정 전류(IDATA)는 다음 선택 기간(TSE)에 빨리 기록될 수 있다.
유기 EL 소자(Ei ,1 내지 Ei ,n)의 기생 커패시터는 두드러지게 크다. 그러므로, 낮은 전류치를 가진 톤 지정 전류(IDATA)가 기록될 때, 리셋 전압(VR)이 선택 기간(TSE)에 인가되지 않는 경우 앞선 프레임 기간(TSC)에 유기 EL 소자에 기록된 전하를 리셋하여 전류치를 균일하게 만드는 것은 긴 시간이 걸린다. 그러나, 리셋 전압(VR)이 선택 기간(TSE)에 강제적으로 인가되고, 그리하여 유기 EL 소자의 기생 커패시터는 빨리 방전될 수 있다. 또한, 선택 기간(TSE)에 인가되는 제 i행의 리셋 전압(VR) 이 제 i행의 전압 공급선(Zi)의 전압과 같게 만들어질 때, 커패시터(24)의 전극(24A 및 24B)의 전압은 서로 같아지고, 그리하여 앞선 프레임 기간(TSC)에 커패시터(24)에 기록된 전하는 제거된다.
또한, 픽셀 회로(Di ,1 내지 Di ,n)의 제 2 트랜지스터(22) 및 구동 트랜지스터(23)는 ON임에도 불구하고, 기준 전압(VSS)과 같거나 낮은 톤 지정 전류 기준 전압(VLOW)은 전압 공급선(Zi)에 인가되고, 그리하여 전압 공급선(Zi)으로부터 구동 트랜지스터(23)로 흐르는 톤 지정 전류(IDATA)는 유기 EL 소자(Ei ,1 내지 Ei ,n)를 통해 흐르지 않는다.
도 7은 제 i행의 선택 기간(TSE)에 리셋 기간(TR) 이후 전류 및 전압의 상태를 도시하는 회로도이다. 도 7에서 도시되는 바와 같이, 제 i행의 선택 기간(TSE)에 리셋 기간(TR) 이후, 선택 주사 구동부(5)는 선택 주사선(Xi)으로 ON 전압(VON)을 인가하는 것을 유지하고, 전압 공급 구동부(6)는 전압 공급선(Zi)으로 톤 지정 전류 기준 전압(VLOW)을 인가하는 것을 유지한다. 또한, 제 i행의 선택 기간(TSE)에 리셋 기간(TR) 이후, 전류원 구동부(3)는 전류선(Y1 내지 Yn)으로부터 전류 단자(CT1 내지 CTn)로 톤 지정 전류(IDATA)를 공급하기 위하여 스위치(S1 내지 Sn)를 제어한다. 제 i행의 선택 기간(TSE)에, 제 i행의 픽셀 회로(Di ,1 내지 Di ,n)의 제 2 트랜지스터(22) 는 ON이다. 픽셀 회로(Di,1 내지 Di ,n)의 제 2 트랜지스터(22)는 ON이기 때문에, 전압은 또한 픽셀 회로(Di,1 내지 Di ,n)의 구동 트랜지스터(23)의 게이트(23g)에 인가되고, 그리하여 픽셀 회로(Di,1 내지 Di ,n)의 구동 트랜지스터(23)는 켜진다. 또한, 픽셀 회로(Di ,1 내지 Di ,n)의 제 1 트랜지스터(21) 또한 ON이기 때문에, 픽셀 회로(Di ,1 내지 Di ,n)의 제 1 트랜지스터(21)는 전압 공급선(Zi)으로부터 전류선(Y1 내지 Yn)으로 구동 트랜지스터(23)의 드레인(23d) 및 소스(23s)를 통해 톤 지정 전류(IDATA)를 공급한다. 이러한 상태에서, 도 4에서 도시되는 바와 같이, 톤 지정 전류(IDATA)가 균일할 때까지 전류선(Yj)의 전압은 떨어진다. 또한, 픽셀 회로(Di ,1 내지 Di ,n)의 구동 트랜지스터(23)는 ON임에도 불구하고, 로우-레벨 톤 지정 전류 기준 전압(VLOW)은 전압 공급선(Zi)에 인가되고, 그리하여 전류는 전압 공급선(Zi)으로부터 유기 EL 소자(Ei ,1 내지 Ei ,n)로 흐르지 않는다. 그러므로, 전류선(Y1 내지 Yn)을 통해 흐르는 톤 지정 전류(IDATA)의 전류치는 구동 트랜지스터(23)의 드레인(23d) 및 소스(23s) 사이의 전류(IDS)의 전류치와 같아지게 된다. 또한, 구동 트랜지스터(23)의 게이트(23g) 및 소스(23s) 사이의 전압의 레벨은 드레인(23d)에서 소스(23s)로 흐르는 톤 지정 전류(IDATA)의 전류치를 따른다. 따라서, 구동 트랜지스터(23)는 톤 지정 전류(IDATA)의 전류치를 게이트(23g) 및 소스(23s) 사이의 전압의 레벨로 변환시키고, 구 동 트랜지스터(23)의 게이트(23g) 및 소스(23s) 사이의 전압의 레벨에 해당하는 전하는 커패시터(24)에 저장된다. 구동 트랜지스터(23)의 게이트(23g) 및 드레인(23d)는 제 2 트랜지스터(22)를 통해 연결되고, 선택된 제 2 트랜지스터(22)의 ON 저항은 무시할 정도로 낮은 것을 명심하여야 한다. 그러므로, 구동 트랜지스터(23)의 게이트(23g)에 인가되는 전압 및 드레인에 인가되는 전압(23d)은 실질적으로 같고, 그리하여 톤 지정 전류(IDATA)는 도 5에서 도시되는 점선(VTH) 상에서 변하는 전류(IDS)가 된다. 즉, 구동 트랜지스터(23)의 게이트(23g) 및 드레인(23d)의 전압이 같을 때, 소스(23s) 및 드레인(23d) 사이의 전압(VDS)은 비포화 및 포화 영역 사이의 임계 전압(VTH)과 같다.
도 8은 제 i행의 비-선택 기간(TNSE)에 전류 및 전압의 상태를 도시하는 회로도이다. 도 8에서 도시되는 바와 같이, 제 i행의 비-선택 기간(TNSE)에, 선택 주사 구동부(5)는 선택 주사선(Xi)에 OFF 전압(VOFF)을 인가하고, 전압 공급 구동부(6)는 전압 공급선(Zi)으로 구동 전류 기준 전압(VHIGH)을 인가한다.
제 i행의 비-선택 기간(TNSF)에, 픽셀 회로(Di ,1 내지 Di ,n)의 제 1 트랜지스터(21)는 OFF이다. 그러므로, 픽셀 회로(Di ,1 내지 Di ,n)의 제 1 트랜지스터(21)는 전류선(Y1 내지 Yn)을 통해 흐르는 톤 지정 전류(IDATA)를 차단하고, 그리하여 전류가 전 압 공급선(Zi)으로부터 전류선(Y1 내지 Yn)으로 구동 트랜지스터(23)를 통해 흐르지 못하게 한다. 또한, 제 i행의 각 픽셀 회로(Di ,1 내지 Di ,n)의 제 2 트랜지스터(22)는 꺼졌기 때문에, 제 2 트랜지스터(22)는 전하를 커패시터(24)에 가둔다. 이러한 방법으로, 제 2 트랜지스터(22)는 구동 트랜지스터(23)의 게이트(23g) 및 소스(23s) 사이의 역전된 전압의 레벨을 유지하고, 그리하여 구동 트랜지스터(23)의 소스-게이트 경로를 통해 흐르는 전류의 전류치를 저장한다. 이러한 상태에서, 구동 트랜지스터(23)의 소스-드레인 전압(VDS)이 포화 영역을 유지하게 하는 하이-레벨 구동 전류 기준 전압(VHIGH)은 전압 공급선(Zi)으로 인가되고, 각 픽셀 회로(Di ,1 내지 Di ,n)의 구동 트랜지스터(23)는 ON이다. 따라서, 각 구동 트랜지스터(23)는 구동 전류의 전류치에 해당하는 휘도로 발광하게 하기 위하여 전압 공급선(Zi)으로부터 해당하는 유기 EL 소자(Ei ,1 내지 Ei ,n)로 구동 전류를 공급한다. 이러한 상태에서, 각 픽셀 회로(Di ,1 내지 Di ,n)의 구동 트랜지스터(23)의 게이트(23g) 및 소스(23s) 사이에 역전 전압의 레벨은 톤 지정 전류(IDATA)가 선택 기간(TSE)의 후반에 해당하는 전류선(Y1 내지 Yn)을 통해 흐를 때의 전압 레벨과 같아지도록 커패시터(24)에 의해 유지된다.
도 5에서 도시된 바와 같이, 비-선택 주기(TNSE)에 각 유기 EL 소자(Ei ,1 내지 Ei,n)의 분압(VEL)은, 구동 전류 기준 전압(VHIGH)으로부터, 톤 지정 전류(IDATA)와 같은 전류치를 가지는 구동 전류(도 5에서 도시되는 IDS와 등가)가 흐를 때 얻어지는, 일점쇄선으로 표시되는 EL 부하 경계선 상의 전압(VDS)을 감하여 얻어진다. 즉, EL 부하 경계선의 우측에서 전압 차이는 1개 유기 EL 소자의 분압이다. 전술되었듯이, 유기 EL 소자(Ei ,1 내지 Ei ,n)의 분압(VEL)은 휘도 톤이 증가함에 따라 증가한다. 비-선택 기간(TNSE)에, 구동 전류 기준 전압(VHIGH)은, 유기 EL 소자(Ei ,1 내지 Ei ,n)의 휘도 톤이 최소일 때 분압(VEL)에 그 때 구동 트랜지스터의 드레인(23s) 및 소스(23s) 사이의 ON 저항(VDS)을 합하여 얻어진 전압보다 높게, 그리고 유기 EL 소자(Ei ,1 내지 Ei ,n)의 휘도 톤이 최대일 때 분압(VEL)에 그 때 구동 트랜지스터의 드레인(23s) 및 소스(23s) 사이의 ON 저항(VDS)을 합하여 얻어진 전압보다 높게 맞추어진다. 또한, 비-선택 기간(TNSE)에, 구동 트랜지스터(23)의 소스(23s)의 전압은, 선택 기간(TSE)에 유지된 게이트(23g) 및 소스(23s) 사이의 전압(VGS)이 증가함에 따라 증가한다. 커패시터(24)는 소스(23s)에 연결된 전극(24B) 내의 전하를 변화시킴에도 불구하고, 게이트(23g) 및 소스(23s) 사이의 전압(VGS)은 전극(24A) 내의 전하를 등가로 교환하여 일정하게 유지된다.
그러므로, 도 5에서 도시되는 바와 같이, 비-선택 기간(TNSE)에 구동 트랜지 스터(23)의 드레인(23d) 및 소스(23s) 사이는 항상 포화 영역 전압이 인가되고, 비-선택 기간(TNSE)에 각 유기 EL 소자(Ei ,1 내지 Ei ,n)를 통해 흐르는 구동 전류의 전류치는 선택 기간(TSE)에 게이트(23g) 및 소스(23s) 사이에 유지된 전하에 의한 톤 지정 전류(IDATA)의 전류치와 같게 만들어진다. 또한, 도 4에서 도시되는 바와 같이, 비-선택 기간(TNSE)에 유기 EL 소자(Ei ,1 내지 Ei ,n)의 픽셀 전극(51)의 전압은 휘도 톤이 증가함에 따라 증가한다. 이는 픽셀 전극(51) 및 음극으로서의 공통 전극 사이의 전압을 증가시키고, 유기 EL 소자(Ei ,1 내지 Ei ,n)의 휘도를 증가시킨다.
전술한 바와 같이, 유기 EL 소자(Ei ,1 내지 Ei ,n)의 휘도(단위는 nit.)는 선택 기간(TSE)에 픽셀 회로(Di ,1 내지 Di ,n)를 통해 흐르는 톤 지정 전류(IDATA)의 전류치에 의해 일의적으로 결정된다.
유기 EL 표시 패널(2)을 전류원 구동부(3), 선택 주사 구동부(5), 전압 공급 구동부(6), 및 스위치(S1 내지 Sn)로 구동하는 방법, 및 유기 EL 표시(1)의 표시 작동이 이하에서 설명될 것이다.
도 4에서 도시되는 바와 같이, 선택 주사 구동부(5)는 ON 전압(VON)을 제 1행의 선택 주사선(X1)으로부터 제 m행의 선택 주사선(Xm)까지 차례로(제 m행의 선택 주사선(Xm) 이후에는 제 1행의 선택 주사선(X1)) 인가하고, 그리하여 이러한 선택 주사선을 선택한다. 선택 주사 구동부(5)에 의한 이러한 선택과 동시에, 전압 공급 구동부(6)는 톤 지정 전류 기준 전압(VLOW)을 제 1행의 전압 공급선(Z1)으로부터 제 m행의 전압 공급선(Zm)까지 차례로(제 m행의 전압 공급선(Zm) 이후에는 제 1행의 전압 공급선(Z1)) 인가하고, 그리하여 이러한 전압 공급선을 선택한다. 각 행의 선택 기간(TSE)에, 전류원 구동부(3)는 영상 신호에 해당하는 전류치를 가진 톤 지정 전류(IDATA)를 생성하기 위해 전류 단자(CT1 내지 CTn)를 제어한다.
또한, 각 행의 선택 기간(TSE)의 시작에(앞선 행의 선택 기간(TSE)의 끝에), 스위칭 신호(Φ)는 로우 레벨에서 하이 레벨로 변하고, 스위칭 신호(inv.Φ)는 하이 레벨에서 로우 레벨로 변하며, 제 1 트랜지스터(21)를 통해 전류선(Y1 내지 Yn)에 저장된 전하 및 픽셀 전극(51)에 저장된 전하를 제거하는 리셋 전압(VR)이 인가된다. 각 행의 선택 기간(TSE)에(각 행의 리셋 기간(TR)의 끝에), 스위칭 신호(Φ)는 하이 레벨에서 로우 레벨로 변하고, 스위칭 신호(inv.Φ)는 로우 레벨에서 하이 레벨로 변한다. 그러므로, 선택 기간(TSE)의 앞 부분의 리셋 기간(TR)에, 스위치(S1 내지 Sn)는 톤 지정 전류(IDATA)를 전류 단자(CT1 내지 CTn) 및 전류선(Y1 내지 Yn) 사이에서 흐르도록 하고, 리셋 전압(VR)의 전류선(Y1 내지 Yn)으로의 인가를 차단한다. 선택 기간(TSE)에서 리셋 기간(TR) 이후, 스위치(S1 내지 Sn)는 전류 단자(CT1 내지 CTn) 및 전류선(Y1 내지 Yn) 사이의 전류의 흐름을 차단하고, 리셋 전압(VR)을 전 류선(Y1 내지 Yn)으로 인가하게 한다.
톤 지정 전류(IDATA)의 전류치는 휘도 톤이 낮아짐에 따라 감소한다. 이러한 상태에서, 전류선(Y1 내지 Yn) 및 픽셀 전극(51)의 전압은 톤 지정 전류 기준 전압(VLOW)에, 즉 리셋 전압(VR)에 근접하게 된다. 또한, 큰 전류치를 가진 톤 지정 전류(IDATA)가 앞선 행의 또는 앞선 프레임 기간(TSC)의 선택 주기(TSE)에 흐른 경우, 픽셀 전극(51)의 전압은 전류선(Y1 내지 Yn) 및 제 1 트랜지스터를 통한 리셋 전압(VR)보다 크게 낮아지게 된다.
그러므로, 리셋 전압이 스위치(S1 내지 Sn)를 형성하지 않은 채 전류선(Y1 내지 Yn)으로 인가되지 않고, 낮은 휘도 톤 및 낮은 전류치를 가진 톤 지정 전류(IDATA)가 제 i행으로 공급되며 유지되는 경우, 제 (i-1)행의 선택 주기(TSE)에 큰 전류치를 가진 톤 지정 전류(IDATA)에 따라 저장된, 전류선(Y1 내지 Yn)의 전하는 전류선(Y1 내지 Yn)의 기생 커패시터에 유지되고 있기 때문에, 조절될 전하량은 크다. 따라서, 톤 지정 전류(IDATA)의 원하는 전류치를 얻는데 긴 시간이 걸린다.
마찬가지로, 리셋 전압이 스위치(S1 내지 Sn)를 형성하지 않은 채 선택 기간에 픽셀 전극(51)으로 인가되지 않고, 낮은 휘도 및 낮은 전류치를 가진 톤 지정 전류(IDATA)가 다음 프레임 기간(TSC)에 공급되며 유지되는 경우, 다음 프레임 기간 (TSC)의 선택 기간(TSE)에 큰 전류치를 가진 톤 지정 전류(IDATA)에 따라 저장된, 제 i행의 픽셀 전극(51)의 전하는 제 i행의 픽셀 전극(51)의 기생 커패시터에 유지되고 있기 때문에, 조절될 전하량은 크다. 따라서, 톤 지정 전류(IDATA)의 원하는 전류치를 얻는데 긴 시간이 걸린다.
그러므로, 선택 기간(TSE)에, 구동 트랜지스터(23)의 게이트(23g) 및 소스(23s) 사이에서 원하는 전압이 얻어지도록 충분한 전하가 유지될 수 없다. 결과적으로, 비-선택 기간(TNSE)에 구동 전류는 톤 지정 전류(IDATA)로부터 다르게 되고, 이는 정확한 톤 표시를 불가능하게 만든다.
그러나, 리셋 기간(TR)에 리셋 전압(VR)을 인가하는 스위치(S1 내지 Sn)가 제공되기 때문에, 제 1 트랜지스터(21)를 통해 전류선(Y1 내지 Yn)에 저장되는 전하 및 픽셀 전극(51)에 저장되는 전하는 급격하게 제거될 수 있다. 따라서, 구동 트랜지스터(23)의 게이트(23g) 및 소스(23s) 사이의 전압은 낮은 휘도 톤 및 낮은 전류치를 가진 톤 지정 전류(IDATA)가 흐르게 하는 전압으로 급격하게 맞추어질 수 있다. 이는 고속 표시를 가능하게 만들기 때문에, 동영상 특성에 특히 뛰어난 영상이 표시될 수 있다.
도 9는 위에서부터 선택 주사선(X1)의 전압, 전압 공급선(Z1)의 전압, 스위칭 신호(inv.Φ), 스위칭 신호(Φ), 전류 단자(CTj)의 전류치, 픽셀 회로(Di ,j)의 구 동 트랜지스터(23)를 통해 흐르는 전류의 전류치, 유기 EL 소자(Ei ,j)의 픽셀 전극(51)의 전압, 및 유기 EL 소자(Ei ,j)를 통해 흐르는 전류의 전류치를 도시하는 타이밍 차트이다. 도 9를 참조하면, 세로축은 같은 시간을 나타낸다.
도 6 및 도 9에서 도시되는 바와 같이, 선택 주사 구동부(5)가 제 i행의 선택 주사선(Xi)으로 ON 전압(VON)을 인가할 때(즉 제 i행의 선택 기간(TSE)에), OFF 전압(VOFF)은 다른 선택 주사선(X1 내지 Xm, Xi는 제외)에 인가된다. 그러므로, 제 i행의 선택 기간(TSE)에 제 i행의 픽셀 회로(Di ,1 내지 Di ,n)의 제 1 및 제 2 트랜지스터(21 및 22)는 ON이고, 다른 행의 픽셀 회로(D1 ,1 내지 Dm,n, Di ,1 내지 Di ,n은 제외)의 제 1 및 제 2 트랜지스터(21 및 22)는 OFF이다.
전술된 바와 같이, 제 i행의 선택 기간(TSE)에, 톤 지정 전류 기준 전압(VLOW)은 전압 공급선(Zi)으로 인가되고, 제 i행의 픽셀 회로(Di ,1 내지 Di ,n)의 제 2 트랜지스터(22)는 ON이다. 따라서, 전압은 또한 픽셀 회로(Di ,1 내지 Di ,n)의 구동 트랜지스터(23)의 게이트(23g)로 인가되고, 그리하여 구동 트랜지스터(23)는 켜진다.
제 i행의 선택 기간(TSE)의 초기 부분에 리셋 기간(TR)에, 트랜지스터(32) 및 스위치(S1 내지 Sn)는 켜진다. 그러므로 전압 공급선(Zi)은 리셋 입력 단자(41)로 픽셀 회로(Di ,1 내지 Di ,n)의 구동 트랜지스터(23) 및 제 1 트랜지스터(21) 그리고 전 류선(Y1 내지 Yn)을 통해 전기적으로 연결된다. 이러한 상태에서, 전압 공급선(Zi)으로부터 리셋 입력 단자(41)로 픽셀 회로(Di ,1 내지 Di ,n)의 구동 트랜지스터(23) 및 제 1 트랜지스터(21) 그리고 전류선(Y1 내지 Yn)을 통해 인가되는 전압은 기준 전압(VSS)과 같거나 낮은 리셋 전압(VR)(=톤 지정 전류 기준 전압(VLOW))과 같다. 따라서, 유기 EL 소자(Ei ,1 내지 Ei ,n)의 픽셀 전극(51)의 전압은 리셋 전압(VR)과 같다. 또한, 리셋 전압(VR)은 전류선(Y1 내지 Yn)에 인가되기 때문에, 전류선(Y1 내지 Yn)의 기생 커패시터에 저장된 전하 및 픽셀 전극(51)을 포함하는 픽셀 회로(Di ,1 내지 Di ,n)의 기생 커패시터에 저장된 전하는 제거되고, 그리하여 이러한 부품의 전압은 리셋 전압(VR)과 같게 된다. 결과적으로, 유기 EL 소자(Ei ,1 내지 Ei ,n)는 제 i행의 리셋 기간(TR)의 시작 이후에 즉시 발광하는 것을 중지한다.
도 7 및 9에서 도시되는 바와 같이, 리셋 기간(TR) 후 선택 기간(TSE)의 후반에, ON 전압(VON)은 제 i행의 선택 주사선(Xi)으로 인가되고, 톤 지정 전류 기준 전압(VLOW)은 제 i행의 전압 공급선(Zi)으로 인가된다. 그러므로, 제 i행에 픽셀 회로(Di ,1 내지 Di,n)의 제 1 트랜지스터(21), 제 2 트랜지스터(22), 및 구동 트랜지스터(23)는 ON이다. 선택 기간(TSE)에 리셋 주기(TR) 후, 스위치(S1 내지 Sn)의 트랜지스 터(31)는 켜지고, 그리하여 스위치(S1 내지 Sn)는 전류가 전류 단자(CT1 내지 CTn) 및 전류선(Y1 내지 Yn) 사이에서 흐르게 한다. 결과적으로, 전류 단자(CT1 내지 CTn)는 제 i행의 전압 공급선(Zi)에 전기적으로 연결된다. 이러한 상태에서, 전류원 구동부(3)는 톤 지정 전류(IDATA)를 전압 공급선(Zi)으로부터 전류 단자(CT1 내지 CTn)로 픽셀 회로(Di ,1 내지 Di ,n)의 구동 트랜지스터(23) 및 제 1 트랜지스터, 전류선(Y1 내지 Yn), 및 스위치(S1 내지 Sn)를 통해 공급한다. 제 i행의 선택 기간(TSE)의 끝 이전까지, 전류원 구동기(3)는 전류치가 영상 신호에 따라 일정하게 유지되도록 전류선(Y1 내지 Yn)으로 공급되는 톤 지정 전류(IDATA)의 전류치를 제어한다.
제 i행의 선택 기간(TSE)의 후반에, 톤 지정 전류(IDATA)는 전압 공급선(Zi) → 각 픽셀 회로(Di ,1 내지 Di ,n)의 구동 트랜지스터(23)의 드레인(23d) 및 소스(23s) 사이의 경로 → 각 픽셀 회로(Di ,1 내지 Di ,n)의 제 1 트랜지스터(21)의 드레인(21d) 및 소스(21s) 사이의 경로 → 전류선(Y1 내지 Yn) → 스위치(S1 내지 Sn)의 트랜지스터(31) → 전류원 구동부(3)의 전류 단자(CT1 내지 CTn)를 따라 흐른다. 그러므로, 제 i행의 선택 기간(TSE)에, 전압 공급선(Zi)으로부터 전류 단자(CT1 내지 CTn)로 픽셀 회로(Di ,1 내지 Di,n)의 구동 트랜지스터(23) 및 제 1 트랜지스터(21) 그리고 전류선(Y1 내지 Yn)을 통해 인가되는 전압은 균일하게 된다.
즉, 제 i행의 전압 공급선(Zi)으로부터 전류 단자(CT1 내지 CTn)로 인가되는 전압은 균일하게 되기 때문에, 구동 트랜지스터(23)를 통해 흐르는 톤 지정 전류(IDATA)의 전류치에 해당하는 레벨을 가진 전압은 구동 트랜지스터(23)의 게이트(23g) 및 소스(23s) 사이에 인가되고, 그리하여 구동 트랜지스터(23)의 게이트(23g) 및 소스(23s) 사이의 이러한 전압의 레벨에 해당하는 전하는 커패시터(24)에 유지된다. 결과적으로, 제 i행의 픽셀 회로(Di ,1 내지 Di ,n) 각각의 구동 트랜지스터(23)를 통해 흐르는 톤 지정 전류(IDATA)의 전류치는 구동 트랜지스터(23)의 게이트(23g) 및 소스(23s) 사이의 전압의 레벨로 변환된다.
전술한 바와 같이 제 i행의 리셋 주기(TR)에, 리셋 전압(VR)은 전류선(Y1 내지 Yn)으로 인가된다. 그러므로, 전압 공급선(Zi)으로부터 리셋 입력 단자(41)로 픽셀 회로(Di,1 내지 Di ,n)의 구동 트랜지스터(23) 및 제 1 트랜지스터(21) 그리고 전류선(Y1 내지 Yn)을 통해 인가되는 전압은 균일하게 만들어질 수 있다. 따라서, 약한 톤 지정 전류(IDATA)가 제 i행의 리셋 기간(TR) 이후 전류선(Y1 내지 Yn)을 통해 흐르는 경우에도, 톤 지정 전류(IDATA)에 해당하는 전하는 픽셀 회로(Di ,1 내지 Di ,n)의 커패시터(24)에 급격하게 유지될 수 있다.
전술한 바와 같이, 제 i행의 픽셀 회로(Di ,1 내지 Di ,n) 각각의 구동 트랜지스터(23)의 드레인(23d) 및 소스(23s) 사이에서 흐르는 전류의 전류치 및 소스(23s) 및 게이트(23g) 사이의 전압의 레벨은 앞선 프레임 기간(TSC)의 것에 겹쳐 써진다. 그러므로, 제 i행의 선택 기간(TSE)에, 제 i행의 픽셀 회로(Di ,1 내지 Di ,n) 각각의 커패시터(24)에 유지된 전하량은 앞선 프레임 기간(TSC)의 것에 겹쳐 써진다.
픽셀 회로(Di ,1 내지 Di ,n)의 구동 트랜지스터(23)로부터 전류선(Y1 내지 Yn)으로 제 1 트랜지스터(21)를 통한 경로에서 임의의 점에서 전위는, 예를 들면, 시간에 따라 변하는 트랜지스터(21, 22, 및 23)의 내부 저항에 따라 변한다. 그러나, 본 실시예에서, 선택 기간(TSE)에, 전류원 구동부(3)는 강제로 톤 지정 전류(IDATA)를 픽셀 회로(Di,1 내지 Di ,n)의 구동 트랜지스터(23)로부터 전류선(Y1 내지 Yn)으로 제 1 트랜지스터를 통해 공급한다. 그러므로, 트랜지스터(21, 22, 및 23)의 내부 저항이 시간에 따라 변하는 경우에도, 톤 지정 전류(IDATA)는 원하는 전류치를 얻을 수 있다.
또한, 제 i행의 선택 기간(TSE)에, 제 i행의 유기 EL 소자(Ei ,1 내지 Ei ,n)의 공통 전극은 기준 전압(VSS)에 있고, 전압 공급선(Zi)은 기준 전압(VSS)과 같거나 낮은 톤 지정 전류 기준 전압(VLOW)에 있다. 결과적으로, 역방향 바이어스 전압이 제 i행의 유기 EL 소자(Ei,1 내지 Ei ,n)에 인가된다. 따라서, 전류는 유기 EL 소자(Ei,1 내지 Ei,n)을 통해 흐르지 않고, 그러므로 유기 EL 소자(Ei,1 내지 Ei,n)은 발광하지 않는다.
이어서, 도 8 및 도 9에서 도시되는 바와 같이, 제 i행의 선택 기간(TSE)의 끝 시간에(제 i행의 비-선택 기간(TNSE)의 시작 시간에), 선택 주사 구동부(5)로부터 선택 주사선(Xi)으로의 신호 출력은 하이-레벨 ON 전압(VON)으로부터 로우-레벨 OFF 전압(VOFF)으로 변화한다. 즉, 선택 주사 구동부(5)는 제 i행의 픽셀 회로(Di ,1 내지 Di ,n) 각각의 제 1 트랜지스터(21)의 게이트(21g) 및 제 2 트랜지스터(22)의 게이트(22g)로 OFF 전압(VOFF)을 인가한다.
그러므로, 제 i행의 비-선택 기간(TNSE)에, 제 i행의 픽셀 회로(Di ,1 내지 Di ,n)의 제 1 트랜지스터(21)는 전류가 전압 공급선(Zi)으로부터 전류선(Y1 내지 Yn)으로 흐르는 것을 방지하기 위하여 꺼진다. 또한, 제 i행의 비-선택 기간(TNSE)에, 제 i행의 픽셀 회로(Di,1 내지 Di,n)의 제 2 트랜지스터(22)가 꺼졌을 때, 제 i행의 바로 이전 선택 기간(TSE)에 커패시터(24)에 저장된 전하는 제 2 트랜지스터(22)에 의해 가두어진다. 또한, 제 i행의 픽셀 회로(Di ,1 내지 Di ,n) 각각의 구동 트랜지스터(23)는 비-선택 기간(TNSE)에 ON으로 유지된다. 즉, 제 i행의 픽셀 회로(Di ,1 내지 Di ,n) 각각에서, 비-선택 기간(TNSE)에 구동 트랜지스터(23)의 게이트(23g) 및 소스(23s) 사이의 전압(VGS)은 바로 이전 선택 기간(TSE)에 구동 트랜지스터(23)의 게이 트(23g) 및 소스(23s) 사이의 전압(VGS)과 같아지며, 즉, 전극(24A) 편의 전하가 제 2 트랜지스터(22)에 의해 유지된 커패시터(24)는 구동 트랜지스터(23)의 게이트(23g) 및 소스(23s) 사이의 전압(VGS)을 유지한다.
또한, 제 i행의 비-선택 기간(TNSE)에, 전압 공급 구동부(6)는 제 i행의 전압 공급선(Zi)으로 구동 전류 기준 전압(VHIGH)을 인가한다. 비-선택 기간(TNSE)에, 제 i행의 유기 EL 소자(Ei ,1 내지 Ei ,n)의 공통 전극은 기준 전압(VSS)에 있고, 제 i행의 전압 공급선(Zi)은 기준 전압(VSS)보다 높은 구동 전류 기준 전압(VHIGH)에 있으며, 그러므로 제 i행의 픽셀 회로(Di ,1 내지 Di ,n)의 구동 트랜지스터(23)는 ON이다. 결과적으로, 순방향 바이어스 전압이 유기 EL 소자(Ei ,1 내지 Ei ,n)에 인가된다. 그러므로, 픽셀 회로(Di ,1 내지 Di ,n)에서, 구동 전류는 전압 공급선(Zi)으로부터 유기 EL 소자(Ei ,1 내지 Ei ,n)로 구동 트랜지스터(23)를 통해 흐르고, 그러므로 유기 EL 소자(Ei ,1 내지 Ei ,n)는 발광한다.
보다 상세하게는, 제 i행의 비-선택 기간(TNSE)에 픽셀 회로(Di ,j)에서, 제 1 트랜지스터(21)는 전류선(Yj) 및 구동 트랜지스터(23) 사이의 경로를 전기적으로 차단하고, 제 2 트랜지스터(22)는 커패시터(24)에 전하를 가둔다. 이러한 방법으로, 선택 기간(TSE)에 역전된 구동 트랜지스터(23)의 게이트(23g) 및 소스(23s) 사이의 전압의 레벨은 유지되고, 게이트(23g) 및 소스(23s) 사이에서 유지된 이러한 전압의 레벨에 해당하는 전류치를 가진 구동 전류는 구동 트랜지스터(23)에 의하여 유기 EL 소자(Ei ,j)로 공급된다.
이러한 상태에서, 제 i행의 선택 기간(TSE)에 유기 EL 소자(Ei ,1 내지 Ei ,n)를 통해 흐르는 구동 전류의 전류치는 픽셀 회로(Di ,1 내지 Di ,n)의 구동 트랜지스터(23)를 통해 흐르는 전류의 전류치와 같고, 그러므로 선택 기간(TSE)에 픽셀 회로(Di ,1 내지 Di ,n)의 구동 트랜지스터(23)를 통해 흐르는 톤 지정 전류(IDATA)의 전류치와 같다. 전술한 바와 같이, 선택 기간(TSE)에, 픽셀 회로(Di ,1 내지 Di ,n)의 구동 트랜지스터(23)를 통해 흐르는 톤 지정 전류(IDATA)의 전류치는 원하는 전류치이다. 그러므로, 원하는 전류치를 가진 구동 전류는 유기 EL 소자(Ei ,1 내지 Ei ,n)로 공급될 수 있고, 따라서 유기 EL 소자(Ei,1 내지 Ei ,n)는 원하는 톤 휘도로 발광할 수 있다.
제 i행의 선택 기간(TSE) 이후 제 (i+1)행의 리셋 기간(TR)에, 제 i행의 리셋 기간(TR)에서와 같이, 스위치(S1 내지 Sn)의 트랜지스터(31)는 꺼지고, 스위치(S1 내지 Sn)의 트랜지스터(32)는 켜진다. 따라서, 제 (i+1)행의 리셋 기간(TR)에, 톤 지정 전류(IDATA)는 어떠한 전류선(Y1 내지 Yn)을 통해서도 흐르지 않지만, 리셋 전압(VR)은 모든 전류선(Y1 내지 Yn), 제 (i+1)행의 픽셀 전극(51), 제 (i+1)행의 커패 시터(24)의 전극(24B), 및 제 (i+1)행의 구동 트랜지스터(23)의 소스(23s)에 인가된다. 제 (i+1)행이 선택 기간(TSE)에 리셋 기간(TR) 이후, 제 i행의 경우에서와 같이, 선택 주사 구동부(5)는 제 (i+1)행의 선택 주사선(Xi +1)을 선택하고, 그러므로 톤 지정 전류(IDATA)는 전압 공급선(Zi+1)으로부터 전류 단자(CT1 내지 CTn)로 픽셀 회로(Di +1,1 내지 Di +1,n)의 구동 트랜지스터(23) 및 제 1 트랜지스터(21), 전류선(Y1 내지 Yn), 및 스위치(Si +1,1 내지 Si+1,n)를 통해 흐른다.
전술한 바와 같이, 리셋 기간(TR)에, 리셋 전압(VR)은, 예를 들면 전류선(Y1 내지 Yn) 및 픽셀 전극(51)으로 강제로 인가된다. 그러므로, 전류선(Y1 내지 Yn)의 기생 커패시터 등의 전하량은 작은 전류가 흐르는 안정 상태에서의 전하량에 근접한다. 따라서, 제 (i+1)행의 리셋 기간(TR) 이후 전류선(Y1 내지 Yn)을 통해 흐르는 전류가 약한 때에도, 안정 상태는 즉시 얻어질 수 있다.
전술한 본 실시예에서, 비-선택 기간(TNSE)에 유기 EL 소자(Ei ,1 내지 Ei ,n)를 통해 흐르는 구동 전류의 전류치는 선택 기간(TSE)의 리셋 기간(TR) 이후 톤 지정 전류(IDATA)의 전류치로 표현된다. 그러므로, 픽셀 회로(Di ,1 내지 Di ,n)의 구동 트랜지스터(23)의 특성으로 변화가 생긴 때에도, 톤 지정 전류(IDATA)의 전류치가 모든 픽셀 회로(Di,1 내지 Di ,n)에 대하여 같게 남는다면 유기 EL 소자(Ei ,1 내지 Ei ,n)의 휘 도에서 변화는 생성되지 않는다. 즉, 본 실시예는 같은 레벨을 가지는 휘도 톤 신호가 픽셀들에 출력되더라도 픽셀들이 다른 휘도치를 가지게 하는 평면 변화를 억제한다. 따라서, 본 실시예의 유기 EL 표시(1)는 하이-화질 이미지를 표시할 수 있다.
발광하는 유기 EL 소자(E1 ,1 내지 Em ,n)의 휘도에 해당하는 유기 EL 소자(E1 ,1 내지 Em ,n)를 통해 흐르는 전류의 전류치와 같기 때문에 톤 지정 전류(IDATA)는 매우 약하다. 전류선(Y1 내지 Yn)의 배선 커패시턴스는 전류선(Y1 내지 Yn)을 통해 흐르는 톤 지정 전류(IDATA)를 지연시킨다. 그러므로, 선택 기간(TSE)이 짧은 경우, 톤 지정 전류(IDATA)에 해당하는 전하는 구동 트랜지스터(23)의 게이트-소스 경로에 유지될 수 없다. 그러나, 본 실시예에서, 리셋 전압(VR)이 각 행의 리셋 기간(TR)에 전류선(Y1 내지 Yn)으로 강제로 인가된다. 그러므로, 톤 지정 전류(IDATA)가 약하거나 선택 기간(TSE)이 짧은 경우에도, 톤 지정 전류(IDATA)에 해당하는 전하는 선택 기간(TSE) 내에 구동 트랜지스터(23)의 게이트-소스 경로에 유지될 수 있다.
또한, 본 실시예에서, 데이터 구동 회로(7)는 리셋 전압(VR)을 전류선(Y1 내지 Yn)으로 선택 기간(TSE)에 인가한다. 그러므로, 제 1 트랜지스터(21)는 픽셀 회로(D1 ,1 내지 Dm,n) 각각에 리셋 전압(VR)을 거는 스위칭 소자의 기능 및 픽셀 회로 (D1 ,1 내지 Dm,n) 각각에 톤 지정 전류(IDATA)를 거는 스위칭 소자의 기능 모두를 가진다. 이는 제 1 트랜지스터(21)에 추가하여 픽셀 회로(D1 ,1 내지 Dm,n)에 통상적인 장치로서 픽셀 회로에 블랭킹 신호를 거는 어떠한 스위칭 TFT(일본 특허 공개 공보 제 2000-221942호)도 형성하는 것을 불필요하게 만든다. 따라서, 픽셀 회로(D1 ,1 내지 Dm,n)에 필요한 트랜지스터의 수는 증가하지 않는다. 그러므로, 유기 EL 소자(E1 ,1 내지 Em ,n)가 픽셀 회로(D1 ,1 내지 Dm,n)와 같은 평면에 형성되었을 때, 픽셀(P1 ,1 내지 Pm ,n)의 구경비는 감소하지 않는다.
[제 2 실시예]
도 10은 본 발명의 유기 EL 표시가 인가되는 제 2 실시예에 해당하는 유기 EL 표시(101)를 도시하는 블럭도이다. 도 10에서, 제 1 실시예의 유기 EL 표시(1)에서와 같은 참조 번호 및 부호는 유기 EL 표시(101)에서 같은 부분을 표시하고, 그 설명은 생략될 것이다.
도 1에서 도시되는 유기 EL 표시(1)와 유사하게, 유기 EL 표시(101)는 유기 EL 표시 패널(2), 주사 구동 회로(9), 및 데이터 구동 회로(107)를 포함한다. 유기 EL 표시 패널(2) 및 주사 구동 회로(9)는 제 1 실시예의 유기 EL 표시 패널(2) 및 주사 구동 회로(9)와 같다. 데이터 구동 회로(107)는 제 1 실시예의 데이터 구동 회로(7)와 다르다.
데이터 구동 회로(107)는 n개 전류 단자(DT1 내지 DTn), 전류 단자(DT1 내지 DTn)로 인입 전류(IL1)을 공급하는 전류 제어 구동부(103), 전류 단자(DT1 내지 DTn)를 통해 흐르는 인입 전류(IL1)를 톤 지정 전류(IDATA)로 전환시키는 제 1 전류 미러 회로(M11 내지 Mn1) 및 제 2 전류 미러 회로(M12 내지 Mn2), 및 전류선(Y1 내지 Yn), 제 1 미러 회로(M11 내지 Mnl), 및 제 2 전류 미러 회로(M12 내지 Mn2) 사이에 삽입되는 스위치(T1 내지 Tn)를 포함한다.
8-비트 디지털 톤 이미지 신호는 전류 제어 구동부(103)로 입력된다. 전류 제어 구동부(103)에 걸린 이러한 디지털 톤 이미지 신호는 전류 제어 구동부(103)의 내부 D/A 변환기에 의하여 아날로그 신호로 변환된다. 구동부(103)는 아날로그 이미지 신호에 해당하는 전류치를 가지는 인입 전류(IL1)를 전류 단자(DT1 내지 DTn)에서 생성한다. 구동부(103)는 인입 전류(IL1)를 개별 행에 형성된 제 1 전류 미러 회로(M11 내지 Mn1)로부터 전류 단자(DT1 내지 DTn)로 공급한다. 인입 전류(IL1)에 따라, 전류 제어 구동부(103)는 톤 지정 전류(IDATA)를 개별 행의 구동 트랜지스터(23)로부터 제 2 전류 미러 회로(M12 내지 Mn2)로 전류선(Y1 내지 Yn)을 통해 공급한다.
전류 제어 구동부(103)의 작동 타이밍은 제 1 실시예의 전류원 구동부(3)와 같다. 즉, 전류 제어 구동부(103)는 이미지 신호에 해당하는 각 행의 선택 기간(TSE) 각각에 전류 단자(DT1 내지 DTn)에서 인입 전류(IL1)의 전류치를 제어하고, 각 리셋 기간(TR)의 끝으로부터 해당하는 선택 기간(TSE)의 끝까지의 기간에 인입 전류(IL1)의 전류치를 일정하게 만든다. 전류 제어 구동부(103)에 의해 공급되는 인입 전류(IL1)는 제 1 실시예의 전류원 구동부(3)에 의해 공급되는 톤 지정 전류(IDATA)보다 크며 이에 비례한다.
제 1 전류 미러 회로(M11 내지 Mn1) 및 제 2 전류 미러 회로(M12 내지 Mn2)는 전류 단자(DT1 내지 DT2)를 통해 흐르는 인입 전류(IL1)를 톤 지정 전류(IDATA)로 소정의 변환률에 따라 변환한다. 제 1 전류 미러 회로(M11 내지 Mn1) 각각은 2개 P-채널 MOS 트랜지스터(61 및 62)로 만들어진다. 트랜지스터(61 및 62)는 픽셀 회로(D1 ,1 내지 Dm,n) 각각의 트랜지스터(21 내지 23)와 같은 단계로 제작될 수 있다. 제 2 전류 미러 회로(M12 내지 Mn2) 각각은 2개 N-채널 MOS 트랜지스터(63 및 64)로 만들어진다. 트랜지스터(63 및 64)는 픽셀 회로(D1 ,1 내지 Dm,n) 각각의 트랜지스터(21 내지 23)와 같은 단계로 제작될 수 있다.
제 1 전류 미러 회로(M11 내지 Mn1)에서, 트랜지스터(61)의 게이트 및 드레인 그리고 트랜지스터(62)의 게이트는 전류 단자(DT1 내지 DTn)에 연결된다. 트랜지스터(61 및 62)의 소스는 접지 전압으로 리셋 전압(VR)을 출력하는 리셋 입력 단자(41)에 연결된다.
제 2 전류 미러 회로(M12 내지 Mn2)에서, 트랜지스터(63)의 게이트 및 드레인 그리고 트랜지스터(64)의 게이트는 같이 트랜지스터(62)의 드레인에 연결된다. 트랜지스터(63 및 64)의 소스는 음전압(VCC)이 인가되는 일정-전압 입력 단자(45)에 연결되고, 트랜지스터(64)의 드레인은 스위치(T1 내지 Tn)(후술됨)의 트랜지스터(34)의 소스에 연결된다. 제 1 전류 미러 회로(M11 내지 Mn1) 각각에서, 트랜지스터(61)의 채널 저항은 트랜지스터(62)보다 낮다. 제 2 전류 미러 회로(M12 내지 Mn2) 각각에서, 트랜지스터(63)의 채널 저항은 트랜지스터(64)보다 낮다.
스위치(T1 내지 Tn) 각각은 N-채널 MOS 트랜지스터(33) 및 N-채널 MOS 트랜지스터(34)를 가진다. 트랜지스터(33 및 34)는 픽셀 회로(D1 ,1 내지 Dm,n) 각각의 트랜지스터(21 내지 23)와 같은 단계로 제조될 수 있다. 스위치(Tj)의 예가 후술될 것이다. 스위치(Tj)의 트랜지스터(34)의 게이트는 스위칭 신호 입력 단자(43)에 연결되고, 그러므로 스위칭 신호(inv.Φ)는 트랜지스터(34)의 게이트로 입력된다. 또한, 트랜지스터(33)의 게이트는 스위칭 신호 입력 단자(42)에 연결되고, 그러므로 스위칭 신호(Φ)는 트랜지스터(33)의 게이트로 입력된다. 트랜지스터(33 및 34)의 드레인은 전류선(Yj)에 연결되고, 트랜지스터(33)의 소스는 제 1 전류 미러 회로(Mi1)의 트랜지스터(61)의 소스 및 리셋 입력 단자(41)에 연결되며, 그리고 트랜지 스터(34)의 소스는 제 2 전류 미러 회로(Mi2)의 트랜지스터(64)의 드레인으로 연결된다.
이러한 배열에서, 스위칭 신호(Φ)는 하이 레벨이고 스위칭 신호(inv.Φ)는 로우 레벨일 때, 트랜지스터(33)는 켜지고, 트랜지스터(34)는 꺼진다. 스위칭 신호(Φ 및 inv.Φ)는 제 1 실시예의 도 4에서와 같은 파형을 가진다. 따라서, 스위치(T1 내지 Tn)는, 제 1 전류 미러 회로(M11 내지 Mn1) 및 제 2 전류 미러 회로(M12 내지 Mn2)에 의해 인입 전류(IL1)의 전류치를 조정하여 얻어진 톤 지정 전류(IDATA)가 구동 트랜지스터(23) 및 전류선(Y1 내지 Yn)으로 공급되는 상태, 및 리셋 전압(VR)이 전류선(Y1 내지 Yn)에 인가되는 상태를 스위칭한다.
전류 제어 구동부(103)가 인입 전류(IL1)를 전류 단자(DTj)로 공급할 때, 제 1 전류 미러 회로(Mj1)에 트랜지스터(62)의 드레인-소스 경로를 통하여 흐르는 전류는, 트랜지스터(61)의 채널 저항에 대한 트랜지스터(62)의 채널 저항비를 트랜지스터(61)의 드레인-소스 경로에서 인입 전류(IL1)의 전류치로 곱하여 얻어진 값을 가진다. 제 2 전류 미러 회로(Mj2)에서, 트랜지스터(64)의 드레인-소스 경로를 통해 흐르는 전류는, 트랜지스터(63)의 채널 저항에 대한 트랜지스터(64)의 채널 저항비를 트랜지스터(63)의 드레인-소스 경로에서 전류의 전류치로 곱하여 얻어진 값을 가진다. 트랜지스터(63)의 드레인-소스 경로에서 전류의 전류치는 트랜지스터(62) 의 드레인-소스 경로를 통해 흐르는 전류에 일치한다. 그러므로, 톤 지정 전류(IDATA)의 전류치는, 트랜지스터(63)의 채널 저항에 대한 트랜지스터(64)의 채널 저항비를 트랜지스터(61)의 채널 저항에 대한 트랜지스터(62)의 채널 저항비를 트랜지스터(61)의 드레인-소스 경로에서 인입 전류(IL1)의 전류치로 곱하여 얻어진 값으로 곱하여 얻어진다.
전술한 바와 같이, 제 1 전류 미러 회로(M11 내지 Mn1) 및 제 2 전류 미러 회로(M12 및 Mn2)는 전류 단자(DT1 내지 DTn)를 통해 흐르는 인입 전류(IL1)를 톤 지정 전류(IDATA)로 변환한다. 톤 지정 전류(IDATA)는 제 2 전류 미러 회로(M12 내지 Mn2)의 외측, 즉 트랜지스터(64)의 드레인을 통해 흐르기 때문에, 제 2 전류 미러 회로(M12 내지 Mn2)의 트랜지스터(64)의 이러한 드레인은 제 1 실시예의 전류원 구동부(3)의 전류 단자(CTj)와 등가이다. 즉, 제 1 전류 미러 회로(M11 내지 Mn1), 제 2 전류 미러 회로(M12 내지 Mn2), 및 전류 제어 구동부(103)를 결합하여 얻어진 배열은 제 1 실시예의 전류원 구동부(3)와 등가이다.
제 1 실시예에서, 리셋 전압(VR)은 톤 지정 전류 기준 전압(VLOW)과 같은 레벨이다. 그러나, 제 2 실시예에서, 리셋 전압(VR)은 0 [V]로 맞추어진다. 그러므로, 전압(VSS)이 접지 전압으로 맞추어졌을 때, 전압 차이는 유기 EL 소자(E1 ,1 내지 Em ,n)의 양극으로서의 픽셀 전극(51) 및 음극으로서의 공통 전극 사이에서 생성되지 않는다. 결과적으로, 픽셀 전극(51)에 저장된 전하는 쉽게 제거될 수 있다.
스위치(T1 내지 Tn)가 스위칭 작동을 수행하게 하기 위하여, 제 1 실시예에서와 같이, 스위칭 신호(Φ)는 스위칭 신호 입력 단자(42)로 입력되고, 스위칭 신호(inv.Φ)는 스위칭 신호 입력 단자(43)로 입력된다. 스위칭 신호(Φ 및 inv.Φ)의 타이밍과 선택 주사 구동부(5) 및 전압 공급 구동부(6)의 선택 타이밍 사이의 관계는 제 1 실시예에서와 같다. 또한, 제 2 실시예에서 선택 주사 구동부(5) 및 전압 공급 구동부(6)의 작동 타이밍은 제 1 실시예서와 같다.
제 2 실시예에서, 제 1 실시예서와 같이, 제 i행의 선택 기간(TSE)에 전반의 리셋 기간(TR)에, 스위치(T1 내지 Tn)의 트랜지스터(33)는 켜지고, 그리하여 전압 공급선(Zi)은 리셋 입력 단자(41)에 픽셀 회로(Di ,1 내지 Di ,n)의 구동 트랜지스터(23) 및 제 1 트랜지스터(21) 그리고 전류선(Y1 내지 Yn)을 통해 전기적으로 연결된다.
또한, 제 i행의 리셋 기간(TR)에, 리셋 전압(VR)은 전류선(Y1 내지 Yn) 및 픽셀 전극(51)으로 인가되고, 그리하여 전류선(Y1 내지 Yn)의 기생 커패시터에 저장된 전하 및 픽셀 전극(51)의 기생 커패시터에 저장된 전하는 신속하게 제거된다. 따라서, 약한 톤 지정 전류(IDATA)가 제 i행의 리셋 기간(TR) 이후 전류선(Y1 내지 Yn)을 통해 흐르는 때에도, 톤 지정 전류(IDATA)에 해당하는 전하는 픽셀 회로(Di ,1 내지 Di ,n)의 커패시터(24)에 신속하게 저장될 수 있다.
또한, 비-선택 기간(TNSE)에, 유기 EL 소자(E1 ,1 내지 Em ,n)를 통해 흐르는 구동 전류의 전류치는 각 선택 기간(TSE)의 리셋 기간(TR) 이후 톤 지정 전류(IDATA)의 전류치에 의해 표현된다. 그러므로, 변화가 픽셀 회로(D1 ,1 내지 Dm,n)의 구동 트랜지스터(23)의 특성에 생성된 경우에도, 톤 지정 전류(IDATA)는 구동 트랜지스터(23)로 강제적으로 공급되기 때문에 구동 전류에서 변화가 생성되지 않는다. 결과적으로, 유기 EL 소자(E1,1 내지 Em ,n)의 휘도에서 변화가 생성되지 않는다.
또한, 제 1 전류 미러 회로(M11 내지 Mn1) 및 제 2 전류 미러 회로(M12 내지 Mn2)가 형성되었기 때문에, 전류선(Y1 내지 Yn)의 톤 지정 전류(IDATA)의 전류치는 전류 단자(DT1 내지 DTn)에서 인입 전류(IL1)에 비례하며 더 작다. 따라서, 전류 단자(DT1 내지 DTn)에서 인입 전류(IL1)가 전류 제어 구동부(103) 등에서 생성된 결함 전류에 의하여 예상하지 못하게 감소하는 경우에도, 전류선(Y1 내지 Yn)의 톤 지정 전류(IDATA)는 크게 감소하지 않는다. 즉, 전류 결함에 의해 유발된 전류 제어 구동부(103)에서부터의 출력에서의 감소도 전류선(Y1 내지 Yn)의 톤 지정 전류(IDATA)에는 큰 영향을 끼치지 않고, 그러므로 유기 EL 소자(E1 ,1 내지 Em ,n)의 휘도는 크게 감소 하지 않는다.
제 2 실시예에서, 전류 제어 구동부(103)가 유기 EL 소자의 발광 특성에 맞는 톤 지정 전류(IDATA)에 가까운 약한 전류를 생성할 수 없는 때에도, 데이터 구동 회로(107)는 톤 지정 전류(IDATA)를 잘 생성할 수 있다.
데이터 구동 회로(107)는 제 2 실시예에서도 선택 기간(TSE)에 전류선(Y1 내지 Yn)으로 리셋 전압(VR)을 인가한다. 그러므로, 제 1 트랜지스터(21)는, 픽셀 회로(D1 ,1 내지 Dm,n) 각각으로 리셋 전압(VR)을 거는 스위칭 소자의 기능, 및 픽셀 회로(D1 ,1 내지 Dm,n) 각각으로 톤 지정 전류(IDATA)을 거는 스위칭 소자의 기능 모두를 가진다. 따라서, 픽셀 회로(D1 ,1 내지 Dm,m)에 필요한 트랜지스터의 수는 증가하지 않는다. 그러므로, 유기 EL 소자(E1 ,1 내지 Em ,n)가 픽셀 회로(D1 ,1 내지 Dm,n)와 같은 평면에 형성되었을 때, 픽셀(P1,1 내지 Pm ,n)의 구경비는 감소하지 않는다.
[제 3 실시예]
도 11은 본 발명의 유기 EL 표시가 인가되는 제 3 실시예에 해당하는 유기 EL 표시(201)를 도시하는 블럭도이다. 도 11에서, 제 1 실시예의 유기 EL 표시(1)에서와 같은 참조 번호 및 부호는 유기 EL 표시(201)에서 같은 부분을 표시하고, 그 설명은 생략될 것이다.
도 1에서 도시되는 유기 EL 표시(1)와 유사하게, 유기 EL 표시(201)는 유기 EL 표시 패널(2), 주사 구동 회로(9), 및 데이터 구동 회로(207)를 포함한다. 유기 EL 표시 패널(2) 및 주사 구동 회로(9)는 제 1 실시예의 유기 EL 표시 패널(2) 및 주사 구동 회로(9)와 같다. 데이터 구동 회로(207)는 제 1 실시예의 데이터 구동 회로(7)와 다르다.
데이터 구동 회로(207)는, n개 전류 단자(FT1 내지 FTn)를 가지고 전류 단자(FT1 내지 FTn)로 인출 전류(IL2)를 공급하는 전류 제어 구동부(203), 전류 단자(FT1 내지 FTn)를 통해 흐르는 인출 전류(IL2)를 변환하기 위한 전류 미러 회로(M1 내지 Mn), 및 전류선(Y1 내지 Yn) 및 전류 미러 회로(M1 내지 Mn) 사이에 삽입되는 스위치(S1 내지 Sn)를 포함한다.
제 2 실시예에서, 전류 제어 구동부(103)는 인입 전류(IL1)를 전류 미러 회로(M1 내지 Mn)으로부터 전류 단자(DT1 내지 DTn)로 공급한다. 제 3 실시예에서, 전류 제어 구동부(203)는 인출 전류(IL2)를 전류 단자(FT1 내지 FTn)로부터 전류 미러 회로(M1 내지 Mn)으로 공급한다.
전류 미러 회로(M1 내지 Mn) 각각은 2개 N-채널 MOS 트랜지스터(161 및 162)로 만들어진다. 트랜지스터(161 및 162)는 픽셀 회로(D1 ,1 내지 Dm,n)의 트랜지스터(21 내지 23)와 같은 단계로 제조될 수 있다.
전류 미러 회로(M1 내지 Mn) 각각에서, 트랜지스터(161)의 게이트 및 드레인 그리고 트랜지스터(162)의 게이트는 서로 연결되고, 트랜지스터(161 및 162)의 소스는 일정-전압 입력 단자(45)에 연결된다. 일정 전압(VCC)은 일정-전압 입력 단자(45)에 인가된다. 일정 전압(VCC)의 레벨은 톤 지정 전류 기준 전압(VLOW) 및 기준 전압(VSS)보다 낮다. 제 1 실시예에서와 같이 기준 전압(VSS) 또는 톤 지정 전류 기준 전압(VLOW)이 0 [V]일 때, 일정 전압(VCC)는 음의 전압이다.
스위치(Sj)의 예가 이하에서 설명될 것이다. 스위치(Sj)는 N-채널 전계-효과 트랜지스터(31 및 32)로 만들어진다. 트랜지스터(31)의 게이트는 스위칭 신호 입력 단자(43)에 연결되고, 그러므로 스위칭 신호(inv.Φ)는 트랜지스터(31)의 게이트로 입력된다. 또한, 트랜지스터(32)의 게이트는 스위칭 신호 입력 단자(42)에 연결되고, 그러므로 스위칭 신호(Φ)는 트랜지스터(32)의 게이트로 입력된다. 트랜지스터(31)의 드레인은 전류선(Yj)으로 연결되고, 트랜지스터(31)의 소스는 트랜지스터(162)의 드레인으로 연결된다. 트랜지스터(32)의 드레인은 전류선(Yj)에 연결된다. 트랜지스터(32)의 소스는 리셋 입력 단자(41)에 연결되고, 그러므로 일정 전압으로서의 리셋 전압(VR)은 트랜지스터(32)의 소스로 인가된다. 이러한 배열에서, 스위칭 신호(Φ)는 하이 레벨이고 스위칭 신호(inv.Φ)는 로우 레벨일 때, 트랜지스터(32)는 켜지고, 트랜지스터(31)는 꺼진다. 스위칭 신호(Φ)는 로우 레벨이고 스위칭 신 호(inv.Φ)는 하이 레벨일 때, 트랜지스터(31)는 켜지고, 트랜지스터(32)는 꺼진다. 트랜지스터(31 및 32)는 픽셀 회로(D1 ,1 내지 Dm,n)의 트랜지스터(21 내지 23)와 같은 단계로 제조될 수 있다. 리셋 전압(VR)은, 예를 들면, 전류선(Y1 내지 Yn)의 기생 커패시터에 저장된 전하 및 픽셀 전극(51)의 기생 커패시터에 저장된 전하를 완전히 방전하기 위하여, 바람직하게는 0 [V]이다.
전류 제어 구동부(203)는 각 행의 선택 기간(TSE) 각각에 이미지 신호에 따라 인출 전류(IL2)의 전류치를 제어하고, 각 리셋 기간(TR)의 끝으로부터 해당하는 선택 기간(TSE)의 끝까지의 기간에 인출 전류(IL2)의 규모를 일정하게 유지한다. 전류 제어 구동부(203)에 의해 제공되는 인출 전류(IL2)는 제 1 실시예의 전류원 구동부(3)에 의해 공급되는 톤 지정 전류(IDATA)보다 크며 이에 비례한다.
트랜지스터(161)의 채널 저항은 트랜지스터(162)보다 낮다. 그러므로, 전류 미러 회로(M1 내지 Mn)는 전류 단자(FT1 내지 FTn)를 통해 흐르는 인출 전류(IL2)를 톤 지정 전류(IDATA)로 변환한다. 톤 지정 전류(IDATA)의 전류치는 실질적으로 트랜지스터(162)의 채널 저항에 대한 트랜지스터(161)의 채널 저항비를 트랜지스터(161)의 드레인-소스 경로에 흐르는 인출 전류(IL2)로 곱하여 얻어진 값이다. 톤 지정 전류(IDATA)는 전류 미러 회로(M1 내지 Mn)의 외측, 즉 트랜지스터(162)의 드레인을 통 하여 흐르기 때문에, 전류 미러 회로(M1 내지 Mn)의 트랜지스터(162)의 드레인은 제 1 실시예의 전류원 구동부(3)의 전류 단자(CT1 내지 CTn)와 등가이다. 즉, 전류 미러 회로(M1 내지 Mn) 및 전류 제어 구동부(203)를 결합하여 얻어진 배열은 제 1 실시예의 전류원 구동부(3)와 등가이다.
본 실시예에서 스위칭 신호(Φ 및 inv.Φ)의 타이밍과 선택 주사 구동부(5) 및 전압 공급 구동부(6)의 선택 타이밍 사이의 관계는 제 1 실시예에서와 같다. 또한, 제 3 실시예에서 선택 주사 구동부(5) 및 전압 공급 구동부(6)의 작동 타이밍은 제 1 실시예에서와 같다. 그러므로, 제 i행의 리셋 기간(TR)에, 픽셀 회로(D1 ,1 내지 Dm,n)의 제 1 트랜지스터(21)는 제 3 실시예에서도 ON이다. 따라서, 유기 EL 소자(Ei ,1 내지 Ei ,n)의 픽셀 전극(51), 제 i행의 제 1 트랜지스터(21)의 드레인(21d), 제 i행의 커패시터(24)의 전극(24B), 제 i행의 구동 트랜지스터(23)의 소스(23s), 및 전류선(Y1 내지 Yn)의 전압은 균일한 상태로 맞춰지고, 그러므로 앞선 선택 기간(TSE)에 이러한 기생 커패시터에 저장된 전하를 제거한다. 결과적으로, 톤 지정 전류(IDATA)는 다음 선택 기간(TSE)에 신속하고 정확하게 기록될 수 있다.
데이터 구동 회로(207)는 제 3 실시예에서도 선택 기간(TSE)에 전류선(Y1 내지 Yn)으로 리셋 전압(VR)을 인가한다. 그러므로, 제 1 트랜지스터(21)는, 픽셀 회 로(D1 ,1 내지 Dm,m) 각각에 리셋 전압(VR)을 거는 스위칭 소자의 기능, 및 픽셀 회로(D1 ,1 내지 Dm,m) 각각에 톤 지정 전류(IDATA)를 거는 스위칭 소자의 기능 모두를 가진다. 따라서, 픽셀 회로(D1 ,1 내지 Dm,n)에 필요한 트랜지스터의 수는 증가하지 않는다. 그러므로, 유기 EL 소자(E1 ,1 내지 Em ,m)가 픽셀 회로(D1 ,1 내지 Dm,n)와 같은 평면에 형성되었을 때, 픽셀(P1,1 내지 Pm ,n)의 구경비는 감소하지 않는다.
[제 4 실시예]
도 12은 본 발명의 유기 EL 표시가 인가되는 제 4 실시예에 해당하는 유기 EL 표시(301)를 도시하는 블럭도이다. 도 11에서, 제 1 실시예의 유기 EL 표시(1)에서와 같은 참조 번호 및 부호는 유기 EL 표시(301)에서 같은 부분을 표시하고, 그 설명은 생략될 것이다.
도 1에서 도시되는 유기 EL 표시(1)와 유사하게, 유기 EL 표시(301)는 유기 EL 표시 패널(2), 주사 구동 회로(9), 및 데이터 구동 회로(307)를 포함한다. 유기 EL 표시 패널(2) 및 주사 구동 회로(9)는 제 1 실시예의 유기 EL 표시 패널(2) 및 주사 구동 회로(9)와 같다. 데이터 구동 회로(307)는 제 1 실시예의 데이터 구동 회로(7)와 다르다.
데이터 구동 회로(307)는 전류 제어 구동부(303), 전류 미러 회로(M1 내지 Mn), 스위칭 소자(K1 내지 Kn), 및 스위치로서의 스위칭 소자(W1 내지 Wn)를 포함한다.
전류 제어 구동부(303)는 n개 전류 단자(GT1 내지 GTn)를 가진다. 8-비트 디지털 톤 이미지 신호가 전류 제어 구동부(303)로 입력된다. 전류 제어 구동부(303)로 걸린 이러한 디지털 톤 이미지 신호는 전류 제어 구동부(303)의 내부 D/A 변환기에 의해 아날로그 신호로 변환된다. 전류 제어 구동부(303)는 전류 단자(GT1 내지 GTn)에서 아날로그 이미지 신호에 해당하는 전류치를 가지는 인출 전류(IL3)를 생성한다. 전류 제어 구동부(303)는 이미지 신호에 따라 각 행의 선택 기간(TSE) 각각에 전류 단자(GT1 내지 GTn)에서 인출 전류(IL3)의 전류치를 제어하고, 각 리셋 기간(TR)의 끝으로부터 해당하는 선택 기간(TSE)의 끝까지 기간에 인출 전류(IL3)의 전류치를 일정하게 유지한다. 전류 제어 구동부(303)에 의해 공급되는 인출 전류(IL3)는 제 1 실시예에의 전류원 구동부(3)에 의해 공급되는 톤 지정 전류(IDATA)보다 크고, 트랜지스터(362)(후술)를 통해 흐르는 톤 지정 전류(IDATA)에 비례한다.
전류 미러 회로(M1 내지 Mn)는 전류 단자(GT1 내지 GTn)를 통해 흐르는 인출 전류(IL3)를 톤 지정 전류(IDATA)로 변환한다. 전류 미러 회로(M1 내지 Mn) 각각은 2개의 트랜지스터(361 및 362)를 가진다. 전류 미러 회로(Mj)에서, 트랜지스터(361)의 게이트는 트랜지스터(362)의 게이트로 연결되고, 트랜지스터(361)의 드레인은 전류 단자 및 트랜지스터(361 및 362)의 게이트로 연결된다. 트랜지스터(362)의 드 레인은 전류선(Yj)으로 연결된다. 트랜지스터(361 및 362)의 소스는 공통 전압 단자(344)로 연결된다. 일정 전압(VCC)는 전압 단자(344)에 인가된다. 일정 전압(VCC)의 레벨은 톤 지정 전류 기준 전압(VLOW) 및 기준 전압(VSS)보다 낮다. 기준 전압(VSS) 및 톤 지정 전류 기준 전압(VLOW)이 제 1 실시예에서처럼 0 [V]일 때, 일정 전압(VCC)은 음의 전압이다.
톤 지정 전류(IDATA)의 전류치는 실질적으로 트랜지스터(361)의 채널 저항에 대한 트랜지스터(362)의 채널 저항비를 트랜지스터(361)의 드레인-소스 경로에 인출 전류(IL3)의 전류치로 곱하여 얻어진 값이다. 즉, 전류 미러 회로(M1 내지 Mn) 및 전류 제어 구동부(303)를 결합하여 얻어진 배열은 전류원 구동부와 등가이다.
스위칭 소자(W1 내지 Wn)의 트랜지스터의 드레인은 전류 단자(GT1 내지 GTn) 및 전류 미러 회로(M1 내지 Mn)의 트랜지스터(361)의 드레인 및 게이트로 연결된다. 스위칭 소자(W1 내지 Wn)의 소스는 전압 단자(344)에 연결된다. 스위칭 소자(W1 내지 Wn)의 게이트는 스위칭 신호 입력 단자(42)에 연결된다. 스위칭 소자(W1 내지 Wn)는 전류 미러 회로(M1 내지 Mn)의 트랜지스터(361)의 드레인으로 일정 전압(VCC)의 인가를 스위칭한다. 스위칭 소자(W1 내지 Wn)는 또한 전류 제어 구동부(303)로 통합될 수 있음을 주목하여야 한다.
본 실시예에서 스위칭 선호의 타이밍 및 선택 주사 구동부(5) 및 전압 공급 구동부(6)의 선택 타이밍 사이의 관계는 제 1 실시예에서와 같다.
그러므로, 제 i행의 선택 기간(TSE)의 전압에 리셋 기간(TR)에, 트랜지스터(W1 내지 Wn)는 켜지고, 그리하여 트랜지스터(361)의 소스 및 드레인의 전압은 서로 같게 된다. 따라서, 선택 기간(TSE)의 리셋 기간(TR) 이후, 전류 미러 회로(M1 내지 Mn)의 기생 커패시터의 전류선(Y1 내지 Yn)으로의 영향은 제거될 수 있다.
스위칭 소자(K1 내지 Kn) 각각에서, 드레인 및 소스 중 하나는 리셋 입력 단자(41)에 연결되고, 드레인 및 소스 중 다른 하나는 전류선(Y1 내지 Yn) 중 해당하는 하나에 연결되며, 그리고 게이트는 스위칭 신호 입력 단자(42)에 연결된다. 스위칭 소자(K1 내지 Kn)는 리셋 전압(VR)의 전류선(Y1 내지 Yn)으로의 인가를 스위칭한다. 리셋 전압(VR)은 0 [V]로 맞추어진다. 전류선(Y1 내지 Yn) 각각 및 트랜지스터(362) 사이의 접속부의 반대측에서, 스위칭 소자(K1 내지 Kn)의 해당하는 하나의 드레인 및 소스의 다른 하나는 전류선(Y1 내지 Yn) 중 해당하는 하나에 연결될 수 있고, 스위칭 소자(K1 내지 Kn)는 유기 EL 표시 패널(2)에 형성될 수 있음을 주목하여야 한다.
제 i행의 선택 기간(TSE)의 전반에 리셋 기간(TR)에, 스위칭 소자(K1 내지 Kn) 는 켜지고, 그러므로 픽셀 전극(51) 및 전류선(Y1 내지 Yn)은 접지 리셋 전압(VR)을 인가하기 위하여 리셋 입력 단자(41)로 전기적으로 전도된다. 그러므로, 제 i행의 리셋 기간(TR)의 시작 바로 직후, 전류선(Y1 내지 Yn)의 기생 커패시터에 저장된 전하, 픽셀 전극(51)의 기생 커패시터에 저장된 전하, 커패시터(24)의 전극(24B)의 기생 커패시터에 저장된 전하, 및 구동 트랜지스터(23)의 기생 커패시터에 저장된 전하를 제거하는 것이 가능하다. 따라서, 매우 작은 전류치를 가진 톤 지정 전류(IDATA)는 정확하고 신속하게 공급될 수 있다. 리셋 기간(TR) 이후, 스위칭 소자(K1 내지 Kn 및 W1 내지 Wn)는 꺼지고, 톤에 해당하는 전류치를 가진 전류는 전류 제어 구동부(303)의 전류 단자(GT1 내지 GTn)를 통해 흐른다. 결과적으로, 전류 미러 회로(M1 내지 Mn)에 의해 조정된 톤 지정 전류(IDATA)는 전류선(Y1 내지 Yn) 및 구동 트랜지스터(23)를 통해 흐른다.
데이터 구동 회로(307)는 제 4 실시예에서도 선택 기간(TSE)에 리셋 전압(VR)을 전류선(Y1 내지 Yn)으로 인가한다. 그러므로, 제 1 트랜지스터(21)는, 리셋 전압(VR)을 픽셀 회로(D1 ,1 내지 Dm,n) 각각에 거는 스위칭 소자의 기능, 및 톤 지정 전류(IDATA)를 픽셀 회로(D1 ,1 내지 Dm,n) 각각에 거는 스위칭 소자의 기능 모두를 가진다. 따라서, 픽셀 회로(D1,1 내지 Dm,n)에 필요한 트랜지스터의 수는 증가하지 않는다. 그 러므로, 유기 EL 소자(E1,1 내지 Em ,m)가 픽셀 회로(D1 ,1 내지 Dm,n)와 같은 평면에 형성되었을 때, 픽셀(P1 ,1 내지 Pm ,n)의 구경비는 감소하지 않는다.
본 발명은 전술한 실시예에 제한되지 않고, 다양한 개선 및 설계 변경이 본 발명의 요지 및 범위를 벗어나지 않고 만들어질 수 있다.
예를 들면, 유기 EL 소자가 전술한 실시예 각각에서 발광 소자로 사용되었다. 그러나, 정류 특성을 가진 다른 발광 소자 또한 사용될 수 있다. 즉, 역방향 바이어스 전압이 인가되는 경우 전류가 흐르지 않고 순방향 바이어스 전압이 인가되는 경우 전류가 흐르며, 흐르는 전류의 전류치에 해당하는 휘도로 발광하는 발광 소자를 사용하는 것 또한 가능하다. 정류 특성을 가진 발광 소자의 한 예는 LED(발광 다이오드)이다.
또한, 전압 공급 구동부(6)의 톤 지정 전류 기준 전압(VLOW)은 또한 도 4에서 도시되는 최대 휘도 톤에 해당하는 EL 부하 경계선의 우측에 위치하고, 선택 기간(TSE)에 톤 지정 전류(IDATA)의 부분 또는 전체가 유기 EL 소자를 통해 흐르지 않도록 제공될 수 있다.

Claims (15)

  1. 다수의 선택 주사선;
    다수의 전류선;
    각 선택 기간에 상기 다수의 선택 주사선을 순차적으로 선택하는 선택 주사 구동부;
    상기 선택 기간의 전반에 상기 다수의 전류선에 리셋 전압을 인가하고, 상기 선택 기간에 상기 리셋 전압을 인가한 후 상기 선택 기간의 후반에 상기 다수의 전류선에 영상 신호에 해당하는 전류치를 가진 지정 전류를 공급하는 데이터 구동 회로; 및
    상기 다수의 선택 주사선 및 상기 다수의 전류선에 연결되고, 상기 다수의 전류선을 통해 흐르는 상기 지정 전류의 상기 전류치에 해당하는 전류치를 가진 구동 전류를 공급하는 다수의 픽셀 회로;를 포함하는 것을 특징으로 하는 표시 장치.
  2. 제 1 항에 있어서, 상기 데이터 구동 회로는:
    상기 선택 기간의 전반에 상기 리셋 전압이 상기 다수의 전류선에 공급되는 상태로 스위칭하는 스위치; 및
    상기 선택 기간 내에 상기 리셋 전압이 상기 스위치에 의하여 공급된 후 상기 영상 신호에 해당하는 상기 전류치를 가진 상기 지정 전류를 공급하는 전류원 구동부;를 포함하는 것을 특징으로 하는 표시 장치.
  3. 제 1 항에 있어서,
    상기 선택 기간에, 각각의 상기 다수의 픽셀 회로는 상기 다수의 전류선을 통해 흐르는 상기 지정 전류를 걸고, 상기 지정 전류의 상기 전류치에 따라 변환된 전압의 레벨을 저장하며; 그리고
    상기 선택 기간 후에, 각각의 상기 다수의 픽셀 회로는 상기 다수의 전류선을 통해 흐르는 상기 지정 전류를 차단하고, 상기 지정 전류에 따른 변환된 상기 전압의 상기 레벨에 해당하는 구동 전류를 공급하는 것;을 특징으로 하는 표시 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 다수의 선택 주사선 및 상기 다수의 전류선의 교차점에 배치되고, 구동 전류의 전류치에 해당하는 휘도로 발광하며, 그리고 2 개 전극 중 하나는 각각의 상기 다수의 픽셀 회로 중 해당하는 하나에 연결된 2 개 전극을 가진 다수의 발광 소자를 더 포함하는 것을 특징으로 하는 표시 장치.
  5. 제 4 항에 있어서, 상기 데이터 구동 회로에 의해 인가되는 상기 리셋 전압은 상기 발광 소자의 다른 전극의 전압과 같거나 전압보다 낮게 맞추어지는 것을 특징으로 하는 표시 장치.
  6. 제 1 항에 있어서,
    다수의 전압 공급선; 및
    상기 선택 주사 구동부에 의한 상기 다수의 선택 주사선의 순차적인 선택과 동시에 상기 다수의 전압 공급선을 순차적으로 선택하는 전압 공급 구동부;를 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제 6 항에 있어서, 각각의 상기 픽셀 회로는:
    상기 선택 주사선에 연결된 게이트, 및 드레인 및 소스 중 하나는 상기 전류선에 연결된 드레인 및 소스를 가지는 제 1 트랜지스터;
    상기 선택 주사선에 연결된 게이트, 및 드레인 및 소스 중 하나는 상기 전압 공급선에 연결된 드레인 및 소스를 가지는 제 2 트랜지스터;
    상기 제 2 트랜지스터의 상기 드레인 및 소스 중 다른 하나에 연결된 게이트, 및 드레인 및 소스 중 하나는 전압 공급선에 연결되고, 다른 하나는 상기 제 1 트랜지스터의 상기 드레인 및 소스 중 다른 하나에 연결된 드레인 및 소스를 가지는 구동 트랜지스터; 및
    전압을 수용하여 상기 구동 트랜지스터의 게이트-(소스 및 드레인 중 하나)로의 전압을 저장하는 커패시터;를 포함하는 것을 특징으로 하는 표시 장치.
  8. 제 7 항에 있어서, 상기 다수의 선택 주사선 및 상기 다수의 전류선의 교차점에 배치되고, 구동 전류의 전류치에 해당하는 휘도로 발광하며, 그리고 2 개의 전극 중 하나는 상기 다수의 픽셀 회로 중 해당하는 하나에 연결된 2 개의 전극을 가진 다수의 발광 소자를 더 포함하고, 그리고
    상기 발광 소자의 다른 하나의 전극은 상기 구동 트랜지스터의 상기 드레인 및 소스의 다른 하나에 연결된 것을 특징으로 하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 선택 기간에, 제 1 트랜지스터는 상기 전압 공급선으로부터 상기 전류선으로 상기 구동 트랜지스터의 드레인-소스 경로를 통하여 지정 전류를 공급하고, 상기 구동 트랜지스터는 상기 지정 전류의 전류치를 게이트-(소스 및 드레인 중 하나) 전압의 레벨로 변환하며, 그리고 상기 커패시터는 상기 변환된 전압의 상기 레벨을 저장하고, 그리고
    상기 선택 기간 후에, 상기 구동 트랜지스터는 상기 발광 소자로 상기 커패시터에 의해 저장된 상기 게이트-(소스 및 드레인 중 하나) 전압의 상기 레벨에 해당하는 전류치를 가진 구동 전류를 공급하는 것을 특징으로 하는 표시 장치.
  10. 제 8 항에 있어서, 상기 선택 기간에 상기 전압 공급 구동부에 의해 상기 전압 공급선으로 인가되는 상기 전압은 상기 발광 소자의 다른 하나의 전극의 전압보다 높지 않도록 맞추어지고, 상기 선택 기간 후에 상기 전압 공급 구동부에 의행 상기 전압 공급선으로 인가되는 상기 전압은 상기 발광 소자의 다른 하나의 전극의 상기 전압보다 높게 맞추어지는 것을 특징으로 하는 표시 장치.
  11. 다수의 선택 주사선;
    다수의 전류선;
    상기 다수의 선택 주사선 및 상기 다수의 전류선의 교차점에 배치되고, 구동 전류의 전류치에 해당하는 휘도로 발광하는 다수의 발광 소자;
    각각의 선택 기간에 상기 다수의 선택 주사선을 순차적으로 선택하는 선택 주사 구동부;
    상기 선택 기간의 전반에 상기 다수의 전류선으로 리셋 전압을 인가하고, 상기 선택 기간에 상기 리셋 전압을 인가한 후 상기 선택 기간의 후반에 상기 다수의 전류선으로 영상 신호에 해당하는 전류치를 가진 지정 전류를 공급하는 데이터 구동 회로; 및
    상기 다수의 선택 주사선 및 상기 다수의 전류선에 연결되고, 상기 선택 기간에 상기 다수의 전류선 및 상기 다수의 발광 소자를 전기적으로 연결하는 다수의 픽셀 회로;를 포함하는 것을 특징으로 하는 표시 장치.
  12. 다수의 선택 주사선 및 다수의 전류선에 연결된 다수의 발광 소자, 각각의 선택 기간에 상기 다수의 선택 주사선을 순차적으로 선택하는 선택 주사 구동부, 및 상기 다수의 발광 소자에 연결된 다수의 픽셀 회로를 포함하고,
    리셋 전압은 상기 선택 기간의 전반에 상기 다수의 전류선에 인가되고, 영상 신호에 해당하는 전류치를 가진 지정 전류는 상기 선택 기간의 전반 이후 상기 선 택 기간의 후반에 상기 다수의 전류선으로 공급되는 것을 특징으로 하는 액티브 매트릭스 구동 표시 장치의 데이터 구동 회로.
  13. 제 12 항에 있어서,
    상기 리셋 전압이 상기 선택 기간의 상기 전반에 상기 다수의 전류선으로 인가되는 상태로 스위칭하는 스위치; 및
    상기 리셋 전압이 상기 선택 기간에 상기 스위치에 의해 인가된 후, 상기 영상 신호에 해당하는 상기 전류치를 가진 상기 지정 전류를 상기 다수의 전류선으로 공급하는 전류원 구동부;를 더 포함하는 것을 특징으로 하는 데이터 구동 회로.
  14. 다수의 선택 주사선 및 다수의 전류선에 연결된 다수의 픽셀 회로, 및 상기 다수의 선택 주사선 및 상기 다수의 전류선의 교차점에 배치된 다수의 발광 소자를 포함하는 표시 패널의 상기 다수의 선택 주사선을 순차적으로 선택하고, 상기 발광 소자 각각은 상기 전류선을 흐르는 전류의 전류치에 해당하는 휘도로 발광하는 선택 단계; 및
    다수의 선택 주사선 각각이 선택된 기간의 초기 부분에 상기 다수의 전류선에 리셋 전압을 인가하는 리셋 단계;를 포함하는 것을 특징으로 하는 표시 패널 구동 방법.
  15. 제 14 항에 있어서,
    리셋 단계 후, 영상 신호에 해당하는 전류치를 가진 지정 전류를 상기 다수의 전류선으로 공급하고, 상기 다수의 픽셀 회로에 상기 다수의 전류선을 통해 흐르는 상기 지정 전류의 상기 전류치를 저장하는 지정 전류 공급 단계; 및
    상기 지정 전류 공급 단계 후, 상기 다수의 픽셀 회로가 상기 다수의 발광 소자로 상기 지정 전류의 상기 저장된 전류치에 해당하는 전류치를 가진 구동 전류를 공급하도록 하는 발광 단계;를 더 포함하는 것을 특징으로 하는 표시 패널 구동 방법.
KR1020057015719A 2004-01-16 2005-01-14 표시 장치, 데이터 구동 회로, 및 표시 패널 구동 방법 KR100675551B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00009146 2004-01-16
JP2004009146A JP4203656B2 (ja) 2004-01-16 2004-01-16 表示装置及び表示パネルの駆動方法

Publications (2)

Publication Number Publication Date
KR20050107455A KR20050107455A (ko) 2005-11-11
KR100675551B1 true KR100675551B1 (ko) 2007-01-30

Family

ID=34747204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057015719A KR100675551B1 (ko) 2004-01-16 2005-01-14 표시 장치, 데이터 구동 회로, 및 표시 패널 구동 방법

Country Status (7)

Country Link
US (1) US7499042B2 (ko)
EP (1) EP1714266A2 (ko)
JP (1) JP4203656B2 (ko)
KR (1) KR100675551B1 (ko)
CN (1) CN100520891C (ko)
TW (1) TWI286303B (ko)
WO (1) WO2005069260A2 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
JP4610843B2 (ja) * 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4103500B2 (ja) * 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
WO2004040543A2 (en) * 2002-10-31 2004-05-13 Casio Computer Co., Ltd. Display device and method for driving display device
JP4566528B2 (ja) * 2002-12-05 2010-10-20 シャープ株式会社 表示装置
JP3952965B2 (ja) * 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
KR100742063B1 (ko) * 2003-05-26 2007-07-23 가시오게산키 가부시키가이샤 전류생성공급회로 및 표시장치
JP4304585B2 (ja) * 2003-06-30 2009-07-29 カシオ計算機株式会社 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置
JP4103079B2 (ja) 2003-07-16 2008-06-18 カシオ計算機株式会社 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
JP4665419B2 (ja) * 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置
TWI264694B (en) * 2005-05-24 2006-10-21 Au Optronics Corp Electroluminescent display and driving method thereof
TWI298599B (en) * 2006-03-03 2008-07-01 Au Optronics Corp Organic light emitting display, panel and driving device thereof
US7616179B2 (en) * 2006-03-31 2009-11-10 Canon Kabushiki Kaisha Organic EL display apparatus and driving method therefor
EP2008264B1 (en) * 2006-04-19 2016-11-16 Ignis Innovation Inc. Stable driving scheme for active matrix displays
JP4240059B2 (ja) 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5275551B2 (ja) * 2006-06-02 2013-08-28 富士フイルム株式会社 電流制御型駆動回路および表示装置
JP5114889B2 (ja) 2006-07-27 2013-01-09 ソニー株式会社 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5467484B2 (ja) * 2007-06-29 2014-04-09 カシオ計算機株式会社 表示駆動装置及びその駆動制御方法並びにそれを備える表示装置
TWI386904B (zh) * 2008-05-12 2013-02-21 Chimei Innolux Corp 平面顯示器
JP4544355B2 (ja) * 2008-08-04 2010-09-15 ソニー株式会社 画素回路及びその駆動方法と表示装置及びその駆動方法
JP5346520B2 (ja) * 2008-08-13 2013-11-20 株式会社ジャパンディスプレイ 画像表示装置
KR20100060611A (ko) * 2008-11-28 2010-06-07 삼성전자주식회사 소스 드라이버 집적회로용 출력버퍼에 채용하기 적합한 출력구동 회로
JP2010145709A (ja) * 2008-12-18 2010-07-01 Hitachi Displays Ltd 画像表示装置
WO2011036987A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US8944632B2 (en) * 2010-10-15 2015-02-03 Douglas Tveit LED lighting system and method for external surfaces
DE112012002065T5 (de) 2011-05-13 2014-02-20 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
JP2014029438A (ja) * 2012-07-31 2014-02-13 Sony Corp 表示装置、駆動回路、および電子機器
KR101975489B1 (ko) * 2012-09-10 2019-05-08 삼성디스플레이 주식회사 표시장치 및 그 구동 방법
JP6433716B2 (ja) * 2014-08-19 2018-12-05 ラピスセミコンダクタ株式会社 表示装置及び画像データ信号の伝送処理方法
CN105810143B (zh) * 2014-12-29 2018-09-28 昆山工研院新型平板显示技术中心有限公司 一种数据驱动电路及其驱动方法和有机发光显示器
CN105654906B (zh) * 2016-01-26 2018-08-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板以及显示装置
CN108877669A (zh) * 2017-05-16 2018-11-23 京东方科技集团股份有限公司 一种像素电路、驱动方法及显示装置
US10624190B1 (en) * 2019-01-21 2020-04-14 Mikro Mesa Technology Co., Ltd. Micro light-emitting diode driving circuit and method for driving the same
CN114038396B (zh) * 2021-08-17 2022-10-21 重庆康佳光电技术研究院有限公司 一种驱动补偿电路、显示装置以及显示单元的驱动方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2506840B2 (ja) 1987-11-09 1996-06-12 松下電器産業株式会社 アクティブマトリックスアレイの検査方法
JP3442449B2 (ja) 1993-12-25 2003-09-02 株式会社半導体エネルギー研究所 表示装置及びその駆動回路
EP0812526B1 (en) 1995-12-30 2001-08-08 Casio Computer Co., Ltd. Display device for performing display operation in accordance with signal light and driving method therefor
KR100272723B1 (ko) 1996-06-06 2000-11-15 니시무로 타이죠 평면표시장치
JP4147594B2 (ja) 1997-01-29 2008-09-10 セイコーエプソン株式会社 アクティブマトリクス基板、液晶表示装置および電子機器
EP0895219B1 (en) 1997-02-17 2010-06-16 Seiko Epson Corporation Display device
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6023259A (en) 1997-07-11 2000-02-08 Fed Corporation OLED active matrix using a single transistor current mode pixel design
JP3765918B2 (ja) 1997-11-10 2006-04-12 パイオニア株式会社 発光ディスプレイ及びその駆動方法
WO1999028896A1 (fr) 1997-11-28 1999-06-10 Seiko Epson Corporation Circuit de commande pour dispositif electro-optique, procede de commande du dispositif electro-optique, dispositif electro-optique, et dispositif electronique
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2000163014A (ja) 1998-11-27 2000-06-16 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP3686769B2 (ja) 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
EP1130565A4 (en) * 1999-07-14 2006-10-04 Sony Corp ATTACK CIRCUIT AND DISPLAY INCLUDING THE SAME, PIXEL CIRCUIT, AND ATTACK METHOD
JP2003509728A (ja) 1999-09-11 2003-03-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリックスｅｌディスプレイ装置
JP4061905B2 (ja) 1999-10-18 2008-03-19 セイコーエプソン株式会社 表示装置
US6750835B2 (en) 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
TW582011B (en) * 2000-01-06 2004-04-01 Toshiba Corp Array substrate and method of inspecting the same
KR100566813B1 (ko) 2000-02-03 2006-04-03 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 셀 구동회로
GB0008019D0 (en) 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Display device having current-addressed pixels
US6611108B2 (en) 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
TW493153B (en) 2000-05-22 2002-07-01 Koninkl Philips Electronics Nv Display device
CN100511370C (zh) 2000-07-07 2009-07-08 精工爱普生株式会社 用于有机场致发光显示器的电流抽样电路
KR100710279B1 (ko) 2000-07-15 2007-04-23 엘지.필립스 엘시디 주식회사 엘렉트로 루미네센스 패널
TW514857B (en) 2000-07-28 2002-12-21 Nichia Corp Drive circuit of display apparatus and display apparatus
JP3736399B2 (ja) 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP4929431B2 (ja) 2000-11-10 2012-05-09 Ｎｌｔテクノロジー株式会社 パネル表示装置のデータ線駆動回路
JP3950988B2 (ja) 2000-12-15 2007-08-01 エルジー フィリップス エルシーディー カンパニー リミテッド アクティブマトリックス電界発光素子の駆動回路
JP2002215095A (ja) 2001-01-22 2002-07-31 Pioneer Electronic Corp 発光ディスプレイの画素駆動回路
SG111928A1 (en) 2001-01-29 2005-06-29 Semiconductor Energy Lab Light emitting device
US6661180B2 (en) 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
JP4027614B2 (ja) * 2001-03-28 2007-12-26 株式会社日立製作所 表示装置
US6734636B2 (en) * 2001-06-22 2004-05-11 International Business Machines Corporation OLED current drive pixel circuit
US6667580B2 (en) * 2001-07-06 2003-12-23 Lg Electronics Inc. Circuit and method for driving display of current driven type
JP2003043998A (ja) 2001-07-30 2003-02-14 Pioneer Electronic Corp ディスプレイ装置
JP5636147B2 (ja) 2001-08-28 2014-12-03 パナソニック株式会社 アクティブマトリックス型表示装置
JP4650601B2 (ja) * 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
GB2386462A (en) 2002-03-14 2003-09-17 Cambridge Display Tech Ltd Display driver circuits
JP3972359B2 (ja) * 2002-06-07 2007-09-05 カシオ計算機株式会社 表示装置
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
JP2004070293A (ja) 2002-06-12 2004-03-04 Seiko Epson Corp 電子装置、電子装置の駆動方法及び電子機器
JP4610843B2 (ja) 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4103500B2 (ja) 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
US6960680B2 (en) * 2003-01-08 2005-11-01 Rhodia Chirex, Inc. Manufacture of water-soluble β-hydroxynitriles
JP4103957B2 (ja) 2003-01-31 2008-06-18 東北パイオニア株式会社 アクティブ駆動型画素構造およびその検査方法
JP3952965B2 (ja) 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4665419B2 (ja) 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置

Also Published As

Publication number Publication date
TWI286303B (en) 2007-09-01
KR20050107455A (ko) 2005-11-11
CN101076846A (zh) 2007-11-21
CN100520891C (zh) 2009-07-29
JP2005202209A (ja) 2005-07-28
US7499042B2 (en) 2009-03-03
TW200535766A (en) 2005-11-01
EP1714266A2 (en) 2006-10-25
WO2005069260A3 (en) 2007-02-08
US20050157581A1 (en) 2005-07-21
JP4203656B2 (ja) 2009-01-07
WO2005069260A2 (en) 2005-07-28

Similar Documents

Publication Publication Date Title
KR100675551B1 (ko) 표시 장치, 데이터 구동 회로, 및 표시 패널 구동 방법
KR100570903B1 (ko) 디스플레이장치 및 디스플레이장치 구동방법
KR100663391B1 (ko) 발광소자 표시장치 및 그의 구동방법
US7847796B2 (en) Display device and driving method with a scanning driver utilizing plural turn-off voltages
TWI283847B (en) Display apparatus and drive method therefor
US9024929B2 (en) Display device and electronic apparatus
KR20060054603A (ko) 표시 장치 및 그 구동 방법
KR20070040149A (ko) 표시 장치 및 그 구동 방법
US8269800B2 (en) Display device and electronic apparatus
JP4486335B2 (ja) 表示装置及び表示パネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140110

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 13