DE112012002065T5

DE112012002065T5 - Anzeigevorrichtung

Info

Publication number: DE112012002065T5
Application number: DE112012002065.0T
Authority: DE
Inventors: Kouhei Toyotaka
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2011-05-13
Filing date: 2012-04-16
Publication date: 2014-02-20
Also published as: TWI727571B; TWI628648B; US9886905B2; JP5985878B2; KR102145906B1; TW202341545A; JP2019056925A; WO2012157186A1; KR20200144158A; TW201737232A; KR20180099925A; KR20220061261A; TWI807311B; CN103718233A; KR20200098725A; CN103718233B; CN107195266A; JP2023011628A; TWI682564B; TWI594225B

Abstract

Eine Anzeigevorrichtung beinhaltet eine Vielzahl von Impulsausgabeschaltungen, die jeweils Signale an eine der zwei Arten von Abtastleitungen ausgeben, und eine Vielzahl von invertierten Impulsausgabeschaltungen, die jeweils Signale, die gegenüber Signalen invertiert oder im Wesentlichen invertiert sind, die von den Impulsausgabeschaltungen ausgegeben werden, an die andere der zwei Arten von Abtastleitungen ausgeben. Jede der Vielzahl von invertierten Impulsausgabeschaltungen arbeitet mit zumindest zwei Arten von Signalen, die zum Betrieb der Vielzahl von Impulsausgabeschaltungen verwendet werden. Folglich kann ein Durchgangsstrom verringert werden, der in den invertierten Impulsausgabeschaltungen erzeugt wird.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft eine Anzeigevorrichtung, insbesondere eine Anzeigevorrichtung, die ein Schieberegister beinhaltet, in dem Transistoren entweder n-Kanal-Transistoren oder p-Kanal-Transistoren (Transistoren von nur einem Leitfähigkeitstyp) sind.
Stand der Technik
Bekannte Anzeigevorrichtungen sind Aktivmatrix-Anzeigevorrichtungen, in denen mehrere Pixel, die in einer Matrix angeordnet sind, den jeweiligen Schalter beinhalten. Jedes Pixel zeigt ein Bild gemäß einem gewünschten Potential (Bildsignal) an, das über den Schalter eingegeben wird.
Aktivmatrix-Anzeigevorrichtungen erfordern eine Schaltung (Abtastleitungs-Treiberschaltung (scan line driver circuit)), die durch Steuern der Potentiale von Abtastleitungen das Umschalten der Schalter in den Pixeln steuert. Eine allgemeine Abtastleitungs-Treiberschaltung beinhaltet zwar einen n-Kanal-Transistor und einen p-Kanal-Transistor in Kombination, aber eine Abtastleitungs-Treiberschaltung kann auch unter Verwendung von entweder n-Kanal-Transistoren oder p-Kanal-Transistoren ausgebildet sein. Es sei angemerkt, dass erstere Abtastleitungs-Treiberschaltung niedrigeren Leistungsverbrauch als letztere Abtastleitungs-Treiberschaltung aufweisen kann. Andererseits kann letztere Abtastleitungs-Treiberschaltung durch weniger Herstellungsschritte als erstere Abtastleitungs-Treiberschaltung ausgebildet werden.
Wenn die Abtastleitungs-Treiberschaltung unter Verwendung von entweder n-Kanal-Transistoren oder p-Kanal-Transistoren ausgebildet ist, verändert sich ein Potential, das an eine Abtastleitung ausgegeben wird, ausgehend von einem Leistungsversorgungspotential, das an die Abtastleitungs-Treiberschaltung ausgegeben wird. Konkret gesagt, ist dann, wenn die Abtastleitungs-Treiberschaltung unter Verwendung von nur n-Kanal-Transistoren ausgebildet ist, zumindest ein n-Kanal-Transistor zwischen der Abtastleitung und einer Leitung zum Zuführen eines hohen Leistungsversorgungspotentials an die Abtastleitungs-Treiberschaltung angeordnet. Demzufolge nimmt ein hohes Potential, das an die Abtastleitung ausgegeben werden kann, ausgehend von dem hohen Leistungsversorgungspotential um die Schwellenspannung des zumindest einen n-Kanal-Transistors ab. In gleicher Weise nimmt dann, wenn die Abtastleitungs-Treiberschaltung unter Verwendung von nur p-Kanal-Transistoren ausgebildet ist, ein niedriges Potential, das an die Abtastleitung ausgegeben werden kann, ausgehend von einem niedrigen Leistungsversorgungspotential zu, das der Abtastleitungs-Treiberschaltung zugeführt wird.
Als Antwort auf das obige Problem ist vorgeschlagen worden, eine Abtastleitungs-Treiberschaltung bereitzustellen, die unter Verwendung von entweder n-Kanal-Transistoren oder p-Kanal-Transistoren ausgebildet ist und die an eine Abtastleitung ein Leistungsversorgungspotential, das der Abtastleitungs-Treiberschaltung zugeführt wird, ohne Veränderung ausgeben kann.
Beispielsweise beinhaltet eine Abtastleitungs-Treiberschaltung, die in Patentdokument 1 offenbart ist, einen n-Kanal-Transistor, der die elektrische Verbindung zwischen Abtastleitungen und Taktsignalen steuert, bei denen sich ein hohes Leistungsversorgungspotential und ein niedriges Leistungsversorgungspotential mit einer konstanten Frequenz abwechseln. Wenn das hohe Leistungsversorgungspotential in einen Drain des n-Kanal-Transistors eingegeben wird, kann ein Potential seines Gates durch kapazitive Kopplung zwischen seinem Gate und seiner Source erhöht werden. In der Abtastleitungs-Treiberschaltung, die in Patentdokument 1 offenbart ist, kann daher ein Potential, das gleich oder im Wesentlichen gleich dem hohen Leistungsversorgungspotential ist, aus der Source des n-Kanal-Transistors an die Abtastleitungen ausgegeben werden.
Die Anzahl der Schalter in jedem Pixel, das in der Aktivmatrix-Anzeigevorrichtung angeordnet ist, ist nicht auf eins beschränkt. Einige Anzeigevorrichtungen beinhalten eine Vielzahl von Schaltern in jedem Pixel und steuern getrennt das jeweilige Schalten, um ein Bild anzuzeigen. Als Beispiel offenbart Patentdokument 2 eine Anzeigevorrichtung, die zwei Arten von Transistoren (p-Kanal-Transistor und n-Kanal-Transistor) in jedem Pixel beinhaltet, und das Umschalten der Transistoren wird getrennt durch verschiedene Abtastleitungen gesteuert. Um die Potentiale der getrennt angeordneten zwei Arten von Abtastleitungen zu steuern, sind weiterhin zwei Arten von Abtastleitungs-Treiberschaltungen (Abtastleitungs-Treiberschaltung A und Abtastleitungs-Treiberschaltung B) angeordnet. In der Anzeigevorrichtung, die in Patentdokument 2 offenbart ist, geben die getrennt angeordneten Abtastleitungs-Treiberschaltungen an die Abtastleitungen Signale mit im Wesentlichen entgegengesetzten Phasen aus.
[Referenz]
[Patentdokumente]

Patentdokument 1: Japanische Patentoffenlegungsschrift Nr. 2008-122939
Patentdokument 2: Japanische Patentoffenlegungsschrift Nr. 2006-106786

Offenbarung der Erfindung
Wie in Patentdokument 2 offenbart ist, gibt es auch eine Anzeigevorrichtung, in der eine Abtastleitungs-Treiberschaltung an eine von zwei Arten von Abtastleitungen Signale ausgibt, die gegenüber Signalen invertiert oder im Wesentlichen invertiert sind, die an die andere der zwei Arten von Abtastleitungen ausgegeben werden. Eine derartige Abtastleitungs-Treiberschaltung ist unter Verwendung von entweder n-Kanal-Transistoren oder p-Kanal-Transistoren ausgebildet. Beispielsweise kann die in Patentdokument 1 offenbarte Abtastleitungs-Treiberschaltung, die Signale an die Abtastleitungen ausgibt, die Signale an eine der zwei Arten von Abtastleitungen und an einen Wechselrichter (inverter) ausgeben, und der Wechselrichter kann Signale an die andere der zwei Arten von Abtastleitungen ausgeben.
Es sei angemerkt, dass in dem Fall, in dem der Wechselrichter unter Verwendung von entweder n-Kanal-Transistoren oder p-Kanal-Transistoren ausgebildet ist, ein großer Durchgangsstrom (through current) erzeugt wird, was direkt zu hohem Leistungsverbrauch der Anzeigevorrichtung führt.
Angesichts der obigen Beschreibung ist eine Aufgabe einer Ausführungsform der Erfindung, den Leistungsverbrauch einer Anzeigevorrichtung, die eine Abtastleitungs-Treiberschaltung beinhaltet, die unter Verwendung von entweder n-Kanal-Transistoren oder p-Kanal-Transistoren ausgebildet ist, zu verringern, wenn die Abtastleitungs-Treiberschaltung an eine von zwei Arten von Abtastleitungen Signale ausgibt, die gegenüber Signalen invertiert oder im Wesentlichen invertiert sind, die an die andere der zwei Arten von Abtastleitungen ausgegeben werden.
Die Anzeigevorrichtung nach einer Ausführungsform der Erfindung beinhaltet: eine Vielzahl von Impulsausgabeschaltungen, die jeweils Signale an eine von zwei Arten von Abtastleitungen ausgeben, und eine Vielzahl von invertierten Impulsausgabeschaltungen, die jeweils an die andere der zwei Arten von Abtastleitungen ein invertiertes oder im Wesentlichen invertiertes Signal des Signals ausgeben, das von jeder der Impulsausgabeschaltungen ausgegeben wird. Jede der Vielzahl von invertierten Impulsausgabeschaltungen arbeitet mit Signalen, die zum Betrieb der Vielzahl von Impulsausgabeschaltungen verwendet werden.
Insbesondere ist eine Ausführungsform der Erfindung eine Anzeigevorrichtung, die beinhaltet: eine Vielzahl von Pixeln, die in m Zeilen und n Spalten (m und n sind natürliche Zahlen von größer als oder gleich 4) angeordnet sind; erste bis m-te Abtastleitungen, die jeweils elektrisch mit den n Pixeln verbunden sind, die in einer entsprechenden Zeile der ersten bis m-ten Zeilen angeordnet sind; erste bis m-te invertierte Abtastleitungen, die jeweils elektrisch mit den n Pixeln verbunden sind, die in der entsprechenden Zeile der ersten bis m-ten Zeilen angeordnet sind; und ein Schieberegister, das elektrisch mit den ersten bis m-ten Abtastleitungen und den ersten bis m-ten invertierten Abtastleitungen verbunden ist. Die Pixel, die in der k-ten Zeile (k ist eine natürliche Zahl von kleiner als oder gleich m) angeordnet sind, beinhalten jeweils einen ersten Schalter, der durch ein Eingeben eines Auswahlsignals in die k-te Abtastleitung eingeschaltet wird, und einen zweiten Schalter, der durch ein Eingeben eines Auswahlsignals in die k-te invertierte Abtastleitung eingeschaltet wird. Des Weiteren beinhaltet das Schieberegister erste bis m-te Impulsausgabeschaltungen und erste bis m-te invertierte Impulsausgabeschaltungen. Die s-te (s ist eine natürliche Zahl von kleiner als oder gleich (m – 2)) Impulsausgabeschaltung, in die ein Startimpuls (nur wenn s 1 ist) oder ein von der (s – 1)-ten Impulsausgabeschaltung ausgegebener Schiebeimpuls eingegeben wird, von der ein Auswahlsignal an die s-te Abtastleitung ausgegeben wird und von der ein Schiebeimpuls an die (s + 1)-te Impulsausgabeschaltung ausgegeben wird, beinhaltet einen ersten Transistor, der in einer ersten Periode vom Beginn eines Eingebens des Startimpulses oder des von der (s – 1)-ten Impulsausgabeschaltung ausgegebenen Schiebeimpulses bis zum Ende einer Verschiebungsperiode eingeschaltet ist, und gibt aus einer Source des ersten Transistors durch kapazitive Kopplung zwischen einem Gate und der Source des ersten Transistors in der ersten Periode ein Potential aus, das gleich oder im Wesentlichen gleich einem Potential eines ersten Taktsignals ist, das in einen Drain des ersten Transistors eingegeben wird. Die (s + 1)-te Impulsausgabeschaltung, in die ein von der s-ten Impulsausgabeschaltung ausgegebener Schiebeimpuls eingegeben wird, von der ein Auswahlsignal an die (s + 1)-te Abtastleitung ausgegeben wird und von der ein Schiebeimpuls an die (s + 2)-te Impulsausgabeschaltung ausgegeben wird, beinhaltet einen zweiten Transistor, der in einer zweiten Periode vom Beginn eines Eingebens des von der s-ten Impulsausgabeschaltung ausgegebenen Schiebeimpulses bis zum Ende der Verschiebungsperiode eingeschaltet ist, und gibt aus einer Source des zweiten Transistors durch kapazitive Kopplung zwischen einem Gate und der Source des zweiten Transistors in der zweiten Periode ein Potential aus, das gleich oder im Wesentlichen gleich einem Potential eines zweiten Taktsignals ist, das in einen Drain des zweiten Transistors eingegeben wird. Die s-te Impulsausgabeschaltung, in die ein von der s-ten Impulsausgabeschaltung ausgegebener Schiebeimpuls eingegeben wird, in die das zweite Taktsignal eingegeben wird und von der ein Auswahlsignal an die s-te invertierte Abtastleitung ausgegeben wird, beinhaltet einen dritten Transistor, der in einer dritten Periode vom Beginn eines Eingebens des von der s-ten Impulsausgabeschaltung ausgegebenen Schiebeimpulses bis zur Veränderung eines Potentials des zweiten Taktsignals ausgeschaltet ist, und gibt nach der dritten Periode aus einer Source des dritten Transistors ein Auswahlsignal an die s-te invertierte Abtastleitung aus.
Eine weitere Ausführungsform der Erfindung ist eine Anzeigevorrichtung, in der das in die s-te invertierte Impulsausgabeschaltung eingegebene zweite Taktsignal in der vorstehenden Anzeigevorrichtung durch einen Schiebeimpuls ersetzt ist, der von der (s + 1)-ten Impulsausgabeschaltung ausgegeben wird.
In der Anzeigevorrichtung nach einer Ausführungsform der Erfindung wird der Betrieb der invertierten Impulsausgabeschaltungen durch zumindest zwei Arten von Signalen gesteuert. Somit kann ein Durchgangsstrom verringert werden, der in den invertierten Impulsausgabeschaltungen erzeugt wird. Darüber hinaus werden Signale, die zum Betrieb der Vielzahl von Impulsausgabeschaltungen verwendet werden, als die zwei Arten von Signalen verwendet. Das heißt, dass die invertierten Impulsausgabeschaltungen arbeiten können, ohne ein weiteres Signal zu erzeugen.
Kurze Beschreibung der Zeichnungen
1 zeigt ein Konfigurationsbeispiel für eine Anzeigevorrichtung.
2A zeigt ein Konfigurationsbeispiel für eine Abtastleitungs-Treiberschaltung, 2B zeigt Beispiele für Wellenformen verschiedener Signale, 2C zeigt Anschlüsse einer Impulsausgabeschaltung, und 2D zeigt Anschlüsse einer invertierten Impulsausgabeschaltung.
3A zeigt ein Konfigurationsbeispiel für eine Impulsausgabeschaltung, 3B zeigt ein Beispiel für deren Arbeitsweise, 3C zeigt ein Konfigurationsbeispiel für eine invertierte Impulsausgabeschaltung, und 3D zeigt ein Beispiel für deren Arbeitsweise.
4A zeigt ein Konfigurationsbeispiel für ein Pixel, und 4B zeigt ein Beispiel für dessen Arbeitsweise.
5 zeigt eine Variante einer Abtastleitungs-Treiberschaltung.
6A zeigt eine Variante einer Abtastleitungs-Treiberschaltung, und 6B zeigt Beispiele für Wellenformen verschiedener Signale.
7 zeigt eine Variante einer Abtastleitungs-Treiberschaltung.
8A und 8B zeigen Varianten einer Impulsausgabeschaltung.
9A und 9B zeigen Varianten einer Impulsausgabeschaltung.
10A bis 10C zeigen Varianten einer invertierten Impulsausgabeschaltung.
11A bis 11D sind Querschnittsansichten, die ein konkretes Beispiel für einen Transistor zeigen.
12A bis 12D sind Querschnittsansichten, die ein konkretes Beispiel für einen Transistor zeigen.
13A und 13B sind Draufsichten, die konkrete Beispiele für Transistoren zeigen.
14A bis 14F zeigen jeweils ein Beispiel für ein elektronisches Gerät.
Beste Methode zum Durchführen der Erfindung
Nachfolgend werden anhand der begleitenden Zeichnungen Ausführungsformen der vorliegenden Erfindung ausführlich beschrieben. Es sei angemerkt, dass die vorliegende Erfindung nicht auf die nachstehende Beschreibung beschränkt ist, und für den Fachmann ist leicht ersichtlich, dass verschiedene Veränderungen und Abwandlungen vorgenommen werden können, ohne vom Erfindungsgedanken und Schutzbereich der Erfindung abzuweichen. Daher sollte die Erfindung nicht auf die Beschreibungen der nachstehenden Ausführungsformen beschränkt sein.
Zuerst wird ein Konfigurationsbeispiel für eine Anzeigevorrichtung nach einer Ausführungsform der Erfindung anhand von 1, 2A bis 2D, 3A bis 3D und 4A und 4B beschrieben.
[Konfigurationsbeispiel für eine Anzeigevorrichtung]
1 zeigt ein Konfigurationsbeispiel für eine Anzeigevorrichtung. Die Anzeigevorrichtung in 1 beinhaltet eine Vielzahl von Pixeln 10, die in m Zeilen und n Spalten angeordnet sind, eine Abtastleitungs-Treiberschaltung 1, eine Signalleitungs-Treiberschaltung 2, eine Stromquelle 3, m Abtastleitungen 4 und m invertierte Abtastleitungen 5, die jeweils elektrisch mit einer Zeile der Pixel 10 verbunden sind und deren Potentiale durch die Abtastleitungs-Treiberschaltung 1 gesteuert werden, n Signalleitungen 6, die jeweils elektrisch mit einer Spalte der Pixel 10 verbunden sind und deren Potentiale durch die Signalleitungs-Treiberschaltung 2 gesteuert werden, und eine Leistungsversorgungsleitung 7, die mit einer Vielzahl von Nebenleitungen versehen ist und elektrisch mit der Stromquelle 3 verbunden ist.
[Konfigurationsbeispiel für die Abtastleitungs-Treiberschaltung]
2A zeigt ein Konfigurationsbeispiel für die Abtastleitungs-Treiberschaltung 1, die in der Anzeigevorrichtung in 1 enthalten ist. Die Abtastleitungs-Treiberschaltung 1 in 2A beinhaltet Leitungen zum Zuführen von ersten bis vierten Taktsignalen (GCK1 bis GCK4) für die Abtastleitungs-Treiberschaltung, Leitungen zum Zuführen von ersten bis vierten Impulsbreite-Steuersignalen (PWC1 bis PWC4), erste bis m-te Impulsausgabeschaltungen 20_1 bis 20_m, die elektrisch mit den in ersten bis m-ten Zeilen angeordneten Pixeln 10 über Abtastleitungen 4_1 bis 4_m verbunden sind, und erste bis m-te invertierte Impulsausgabeschaltungen 60_1 bis 60_m, die elektrisch mit den in den ersten bis m-ten Zeilen angeordneten Pixeln 10 über invertierte Abtastleitungen 5_1 bis 5_m verbunden sind.
Die ersten bis m-ten Impulsausgabeschaltungen 20_1 bis 20_m sind konfiguriert, einen Schiebeimpuls sequentiell jede Verschiebungsperiode als Antwort auf einen Startimpuls (GSP) für die Abtastleitungs-Treiberschaltung auszugeben, der in die erste Impulsausgabeschaltung 20_1 eingegeben wird. Konkret gesagt: nachdem der Startimpuls (GSP) für die Abtastleitungs-Treiberschaltung eingegeben worden ist, gibt die erste Impulsausgabeschaltung 20_1 einen Schiebeimpuls an die zweite Impulsausgabeschaltung 20_2 durch eine Verschiebungsperiode hindurch aus. Nachdem der von der ersten Impulsausgabeschaltung ausgegebene Schiebeimpuls in die zweite Impulsausgabeschaltung 20_2 eingegeben worden ist, gibt dann die zweite Impulsausgabeschaltung 20_2 einen Schiebeimpuls an die dritte Impulsausgabeschaltung 20_3 durch eine Verschiebungsperiode hindurch aus. Danach werden die obigen Vorgänge wiederholt, bis ein Schiebeimpuls in die m-te Impulsausgabeschaltung 20_m eingegeben wird.
Des Weiteren hat jede der ersten bis m-ten Impulsausgabeschaltungen 20_1 bis 20_m eine Funktion zum Ausgeben eines Auswahlsignals an die jeweiligen Abtastleitungen, wenn der Schiebeimpuls eingegeben wird. Es sei angemerkt, dass das Auswahlsignal ein Signal zum Einschalten eines Schalters bezeichnet, dessen Umschalten durch ein Potential der Abtastleitung gesteuert wird.
2B zeigt Beispiele für konkrete Wellenformen der oben beschriebenen Signale.
Insbesondere wechseln sich bei dem ersten Taktsignal (GCK1) für die Abtastleitungs-Treiberschaltung in 2B ein hohes Potential (hohes Leistungsversorgungspotential (Vdd)) und ein niedriges Potential (niedriges Leistungsversorgungspotential (Vss)) regelmäßig ab, und es weist einen Tastgrad von zirka 1/4 auf. Das zweite Taktsignal (GCK2) für die Abtastleitungs-Treiberschaltung weist eine Phase auf, die von dem ersten Taktsignal (GCK1) für die Abtastleitungs-Treiberschaltung um eine viertel Periode verschoben ist; das dritte Taktsignal (GCK3) für die Abtastleitungs-Treiberschaltung weist eine Phase auf, die von dem ersten Taktsignal (GCK1) für die Abtastleitungs-Treiberschaltung um eine halbe Periode verschoben ist; und das vierte Taktsignal (GCK4) für die Abtastleitungs-Treiberschaltung weist eine Phase auf, die von dem ersten Taktsignal (GCK1) für die Abtastleitungs-Treiberschaltung um eine dreiviertel Periode verschoben ist.
Darüber hinaus wird das Potential des ersten Impulsbreite-Steuersignals (PWC1) zu einem hohen Potential, bevor das Potential des ersten Taktsignals (GCK1) für die Abtastleitungs-Treiberschaltung zu einem hohen Potential wird, und wird zu einem niedrigen Potential in einer Periode, in der das Potential des ersten Taktsignals (GCK1) für die Abtastleitungs-Treiberschaltung ein hohes Potential ist, und das erste Impulsbreite-Steuersignal (PWC1) weist einen Tastgrad von weniger als 1/4 auf. Das zweite Impulsbreite-Steuersignal (PWC2) weist eine Phase auf, die von dem ersten Impulsbreite-Steuersignal (PWC1) um eine viertel Periode verschoben ist; das dritte Impulsbreite-Steuersignal (PWC3) weist eine Phase auf, die von dem ersten Impulsbreite-Steuersignal (PWC1) um eine halbe Periode verschoben ist; und das vierte Impulsbreite-Steuersignal (PWC4) weist eine Phase auf, die von dem ersten Impulsbreite-Steuersignal (PWC1) um eine dreiviertel Periode verschoben ist.
In der Anzeigevorrichtung in 2A kann die gleiche Konfiguration auf die ersten bis m-ten Impulsausgabeschaltungen 20_1 bis 20_m angewendet werden. Es sei angemerkt, dass elektrische Verbindungsbeziehungen einer Vielzahl von Anschlüssen, die in der Impulsausgabeschaltung enthalten sind, abhängig von den Impulsausgabeschaltungen verschieden sind. Konkrete Verbindungsbeziehungen werden anhand von 2A und 2C beschrieben.
Jede der ersten bis m-ten Impulsausgabeschaltungen 20_1 bis 20_m weist Anschlüsse 21 bis 27 auf. Die Anschlüsse 21 bis 24 und der Anschluss 26 sind Eingangsanschlüsse; die Anschlüsse 25 und 27 sind Ausgangsanschlüsse.
Zuerst wird der Anschluss 21 beschrieben. Der Anschluss 21 der ersten Impulsausgabeschaltung 20_1 ist elektrisch mit einer Leitung zum Zuführen des Startimpulses (GSP) für die Abtastleitungs-Treiberschaltung verbunden. Die Anschlüsse 21 der zweiten bis m-ten Impulsausgabeschaltungen 20_2 bis 20_m sind elektrisch mit den jeweiligen Anschlüssen 27 der Impulsausgabeschaltungen der jeweiligen vorigen Stufen verbunden.
Als nächstes wird der Anschluss 22 beschrieben. Der Anschluss 22 der (4a – 3)-ten Impulsausgabeschaltung (a ist eine natürliche Zahl von kleiner als oder gleich m/4) ist elektrisch mit der Leitung zum Zuführen des ersten Taktsignals (GCK1) für die Abtastleitungs-Treiberschaltung verbunden. Der Anschluss 22 der (4a – 2)-ten Impulsausgabeschaltung ist elektrisch mit der Leitung zum Zuführen des zweiten Taktsignals (GCK2) für die Abtastleitungs-Treiberschaltung verbunden. Der Anschluss 22 der (4a – 1)-ten Impulsausgabeschaltung ist elektrisch mit der Leitung zum Zuführen des dritten Taktsignals (GCK3) für die Abtastleitungs-Treiberschaltung verbunden. Der Anschluss 22 der 4a-ten Impulsausgabeschaltung ist elektrisch mit der Leitung zum Zuführen des vierten Taktsignals (GCK4) für die Abtastleitungs-Treiberschaltung verbunden.
Dann wird der Anschluss 23 beschrieben. Der Anschluss 23 der (4a – 3)-ten Impulsausgabeschaltung ist elektrisch mit der Leitung zum Zuführen des zweiten Taktsignals (GCK2) für die Abtastleitungs-Treiberschaltung verbunden. Der Anschluss 23 der (4a – 2)-ten Impulsausgabeschaltung ist elektrisch mit der Leitung zum Zuführen des dritten Taktsignals (GCK3) für die Abtastleitungs-Treiberschaltung verbunden. Der Anschluss 23 der (4a – 1)-ten Impulsausgabeschaltung ist elektrisch mit der Leitung zum Zuführen des vierten Taktsignals (GCK4) für die Abtastleitungs-Treiberschaltung verbunden. Der Anschluss 23 der 4a-ten Impulsausgabeschaltung ist elektrisch mit der Leitung zum Zuführen des ersten Taktsignals (GCK1) für die Abtastleitungs-Treiberschaltung verbunden.
Als nächstes wird der Anschluss 24 beschrieben. Der Anschluss 24 der (4a – 3)-ten Impulsausgabeschaltung ist elektrisch mit der Leitung zum Zuführen des ersten Impulsbreite-Steuersignals (PWC1) verbunden. Der Anschluss 24 der (4a – 2)-ten Impulsausgabeschaltung ist elektrisch mit der Leitung zum Zuführen des zweiten Impulsbreite-Steuersignals (PWC2) verbunden. Der Anschluss 24 der (4a – 1)-ten Impulsausgabeschaltung ist elektrisch mit der Leitung zum Zuführen des dritten Impulsbreite-Steuersignals (PWC3) verbunden. Der Anschluss 24 der 4a-ten Impulsausgabeschaltung ist elektrisch mit der Leitung zum Zuführen des vierten Impulsbreite-Steuersignals (PWC4) verbunden.
Dann wird der Anschluss 25 beschrieben. Der Anschluss 25 der x-ten Impulsausgabeschaltung (x ist eine natürliche Zahl von kleiner als oder gleich m) ist elektrisch mit der Abtastleitung 4_x in der x-ten Zeile verbunden.
Als nächstes wird der Anschluss 26 beschrieben. Der Anschluss 26 der y-ten Impulsausgabeschaltung (y ist eine natürliche Zahl von kleiner als oder gleich (m – 1)) ist elektrisch mit dem Anschluss 27 der (y + 1)-ten Impulsausgabeschaltung verbunden. Der Anschluss 26 der m-ten Impulsausgabeschaltung ist elektrisch mit einer Leitung zum Zuführen eines Stoppsignals (STP) für die m-te Impulsausgabeschaltung verbunden. In dem Fall, in dem eine (m + 1)-te Impulsausgabeschaltung bereitgestellt ist, entspricht das Stoppsignal (STP) für die m-te Impulsausgabeschaltung einem Signal, das aus dem Anschluss 27 der (m + 1)-ten Impulsausgabeschaltung ausgegeben wird. Konkret gesprochen, kann das Stoppsignal (STP) für die m-te Impulsausgabeschaltung zu der m-ten Impulsausgabeschaltung zugeführt werden, indem die (m + 1)-te Impulsausgabeschaltung als Dummy-Schaltung bereitgestellt wird oder indem das Signal direkt von außen eingegeben wird.
Die Verbindungsbeziehung des Anschlusses 27 in jeder der Impulsausgabeschaltungen ist zuvor beschrieben worden. Deshalb wird auf die vorstehende Beschreibung Bezug genommen.
In der Anzeigevorrichtung in 2A kann die gleiche Konfiguration auf die ersten bis m-ten invertierten Impulsausgabeschaltungen 60_1 bis 60_m angewendet werden. Jedoch sind elektrische Verbindungsbeziehungen einer Vielzahl von Anschlüssen, die in der invertierten Impulsausgabeschaltung enthalten sind, abhängig von der invertierten Impulsausgabeschaltung verschieden. Konkrete Verbindungsbeziehungen werden anhand von 2A und 2D beschrieben.
Jede der ersten bis m-ten invertierten Impulsausgabeschaltungen 60_1 bis 60_m weist Anschlüsse 61 bis 63 auf. Die Anschlüsse 61 und 62 sind Eingangsanschlüsse; der Anschluss 63 ist ein Ausgangsanschluss.
Zuerst wird der Anschluss 61 beschrieben. Der Anschluss 61 der (4a – 3)-ten invertierten Impulsausgabeschaltung ist elektrisch mit der Leitung zum Zuführen des zweiten Taktsignals (GCK2) für die Abtastleitungs-Treiberschaltung verbunden. Der Anschluss 61 der (4a – 2)-ten invertierten Impulsausgabeschaltung ist elektrisch mit der Leitung zum Zuführen des dritten Taktsignals (GCK3) für die Abtastleitungs-Treiberschaltung verbunden. Der Anschluss 61 der (4a – 1)-ten invertierten Impulsausgabeschaltung ist elektrisch mit der Leitung zum Zuführen des vierten Taktsignals (GCK4) für die Abtastleitungs-Treiberschaltung verbunden. Der Anschluss 61 der 4a-ten invertierten Impulsausgabeschaltung ist elektrisch mit der Leitung zum Zuführen des ersten Taktsignals (GCK1) für die Abtastleitungs-Treiberschaltung verbunden.
Als nächstes wird der Anschluss 62 beschrieben. Der Anschluss 62 der x-ten invertierten Impulsausgabeschaltung ist elektrisch mit dem Anschluss 27 der x-ten Impulsausgabeschaltung verbunden.
Dann wird der Anschluss 63 beschrieben. Der Anschluss 63 der x-ten invertierten Impulsausgabeschaltung ist elektrisch mit der invertierten Abtastleitung 5_x in der x-ten Zeile verbunden.
[Konfigurationsbeispiel für die Impulsausgabeschaltung]
3A zeigt ein Konfigurationsbeispiel für die Impulsausgabeschaltung, die in 2A und 2C gezeigt ist. Die Impulsausgabeschaltung in 3A beinhaltet Transistoren 31 bis 39.
Einer von Source(-Anschluss) und Drain(-Anschluss) des Transistors 31 ist elektrisch mit einer Leitung verbunden, die das hohe Leistungsversorgungspotential (Vdd) zuführt (nachstehend auch als hohe Leistungsversorgungspotential-Leitung bezeichnet); und ein Gate des Transistors 31 ist elektrisch mit dem Anschluss 21 verbunden.
Einer von Source und Drain des Transistors 32 ist elektrisch mit einer Leitung zum Zuführen des niedrigen Leistungsversorgungspotentials (Vss) (nachstehend auch als niedrige Leistungsversorgungspotential-Leitung bezeichnet) verbunden; und der andere von Source und Drain des Transistors 32 ist elektrisch mit dem anderen von Source und Drain des Transistors 31 verbunden.
Einer von Source und Drain des Transistors 33 ist elektrisch mit dem Anschluss 22 verbunden; der andere von Source und Drain des Transistors 33 ist elektrisch mit dem Anschluss 27 verbunden; und ein Gate des Transistors 33 ist elektrisch mit dem anderen von Source und Drain des Transistors 31 und dem anderen von Source und Drain des Transistors 32 verbunden.
Einer von Source und Drain des Transistors 34 ist elektrisch mit der niedrigen Leistungsversorgungspotential-Leitung verbunden; der andere von Source und Drain des Transistors 34 ist elektrisch mit dem Anschluss 27 verbunden; und ein Gate des Transistors 34 ist elektrisch mit einem Gate des Transistors 32 verbunden.
Einer von Source und Drain des Transistors 35 ist elektrisch mit der niedrigen Leistungsversorgungspotential-Leitung verbunden; der andere von Source und Drain des Transistors 35 ist elektrisch mit dem Gate des Transistors 32 und dem Gate des Transistors 34 verbunden; und ein Gate des Transistors 35 ist elektrisch mit dem Anschluss 21 verbunden.
Einer von Source und Drain des Transistors 36 ist elektrisch mit der hohen Leistungsversorgungspotential-Leitung verbunden; der andere von Source und Drain des Transistors 36 ist elektrisch mit dem Gate des Transistors 32, dem Gate des Transistors 34 und dem anderen von Source und Drain des Transistors 35 verbunden; und ein Gate des Transistors 36 ist elektrisch mit dem Anschluss 26 verbunden.
Einer von Source und Drain des Transistors 37 ist elektrisch mit der hohen Leistungsversorgungspotential-Leitung verbunden; der andere von Source und Drain des Transistors 37 ist elektrisch mit dem Gate des Transistors 32, dem Gate des Transistors 34, dem anderen von Source und Drain des Transistors 35 und dem anderen von Source und Drain des Transistors 36 verbunden; und ein Gate des Transistors 37 ist elektrisch mit dem Anschluss 23 verbunden.
Einer von Source und Drain des Transistors 38 ist elektrisch mit dem Anschluss 24 verbunden; der andere von Source und Drain des Transistors 38 ist elektrisch mit dem Anschluss 25 verbunden; und ein Gate des Transistors 38 ist elektrisch mit dem anderen von Source und Drain des Transistors 31, dem anderen von Source und Drain des Transistors 32 und dem Gate des Transistors 33 verbunden.
Einer von Source und Drain des Transistors 39 ist elektrisch mit der niedrigen Leistungsversorgungspotential-Leitung verbunden; der andere von Source und Drain des Transistors 39 ist elektrisch mit dem Anschluss 25 verbunden; und ein Gate des Transistors 39 ist elektrisch mit dem Gate des Transistors 32, dem Gate des Transistors 34, dem anderen von Source und Drain des Transistors 35, dem anderen von Source und Drain des Transistors 36 und dem anderen von Source und Drain des Transistors 37 verbunden.
Es sei angemerkt, dass in der nachstehenden Beschreibung ein Knoten, wo der andere von Source und Drain des Transistors 31, der andere von Source und Drain des Transistors 32, das Gate des Transistors 33 und das Gate des Transistors 38 elektrisch verbunden sind, als Knoten A bezeichnet wird. Zusätzlich wird ein Knoten, wo das Gate des Transistors 32, das Gate des Transistors 34, der andere von Source und Drain des Transistors 35, der andere von Source und Drain des Transistors 36, der andere von Source und Drain des Transistors 37 und das Gate des Transistors 39 elektrisch verbunden sind, als Knoten B bezeichnet.
[Beispiel für die Arbeitsweise der Impulsausgabeschaltung]
Ein Beispiel für die Arbeitsweise der oben beschriebenen Impulsausgabeschaltung wird anhand von 3B beschrieben. Insbesondere zeigt 3B Signale, die in die jeweiligen Anschlüsse der zweiten Impulsausgabeschaltung 20_2 eingegeben werden, wenn ein Schiebeimpuls von der ersten Impulsausgabeschaltung 20_1 eingegeben wird; Potentiale von Signalen, die aus den jeweiligen Anschlüssen ausgegeben werden; und Potentiale der Knoten A und B. Zudem sind auch ein Signal, das aus dem Anschluss 25 der dritten Impulsausgabeschaltung 20_3 ausgegeben wird (Gout3), und ein Signal, das aus deren Anschluss 27 ausgegeben wird (SRout3; Signal, das in den Anschluss 26 der zweiten Impulsausgabeschaltung 20_2 eingegeben wird), gezeigt. Es sei angemerkt, dass in 3B Gout ein Signal darstellt, das von einer der Impulsausgabeschaltungen an die entsprechende Abtastleitung ausgegeben wird, und dass SRout ein Signal darstellt, das von einer der Impulsausgabeschaltungen an die Impulsausgabeschaltung der folgenden Stufe ausgegeben wird.
Anhand von 3B wird zuerst ein Fall beschrieben, in dem ein Schiebeimpuls von der ersten Impulsausgabeschaltung 20_1 in die zweite Impulsausgabeschaltung 20_2 eingegeben wird.
In einer Periode t1 wird ein hohes Potential (hohes Leistungsversorgungspotential (Vdd)) in den Anschluss 21 eingegeben. Somit werden die Transistoren 31 und 35 eingeschaltet. Als Ergebnis steigt das Potential des Knotens A auf ein hohes Potential (Potential, das von dem hohen Leistungsversorgungspotential (Vdd) um die Schwellenspannung des Transistors 31 verringert ist) an, und das Potential des Knotens B fällt auf das niedrige Leistungsversorgungspotential (Vss) ab. Dementsprechend werden die Transistoren 33 und 38 eingeschaltet, und die Transistoren 32, 34 und 39 werden ausgeschaltet. Auf die oben beschriebene Weise wird in der Periode t1 ein aus dem Anschluss 27 ausgegebenes Signal in den Anschluss 22 eingegeben, und ein aus dem Anschluss 25 ausgegebenes Signal wird in den Anschluss 24 eingegeben. Hierbei weisen in der Periode t1 sowohl das in den Anschluss 22 eingegebene Signal als auch das in den Anschluss 24 eingegebene Signal das niedrige Potential (niedrige Leistungsversorgungspotential (Vss)) auf. Folglich gibt in der Periode t1 die zweite Impulsausgabeschaltung 20_2 ein niedriges Potential (niedriges Leistungsversorgungspotential (Vss)) an den Anschluss 21 der dritten Impulsausgabeschaltung 20_3 und die Abtastleitung in der zweiten Zeile in einem Pixelabschnitt aus.
In einer Periode t2 verändern sich die Pegel der Signale, die in die Anschlüsse eingegeben werden, ausgehend von denjenigen in der Periode t1 nicht. Deshalb verändern sich auch die Potentiale der Signale nicht, die aus den Anschlüssen 25 und 27 ausgegeben werden; die niedrigen Potentiale (niedrigen Leistungsversorgungspotentiale (Vss)) werden daraus ausgegeben.
In einer Periode t3 wird ein hohes Potential (hohes Leistungsversorgungspotential (Vdd)) in den Anschluss 24 eingegeben. Es sei angemerkt, dass das Potential des Knotens A (Potential der Source des Transistors 31) auf ein hohes Potential (Potential, das von dem hohen Leistungsversorgungspotential (Vdd) um die Schwellenspannung des Transistors 31 verringert ist) in der Periode t1 ansteigt. Deswegen wird der Transistor 31 ausgeschaltet. Zu dieser Zeit erhöht das Eingeben des hohen Potentials (hohen Leistungsversorgungspotentials (Vdd)) in den Anschluss 24 das Potential des Knotens A (Potential des Gates des Transistors 38) durch kapazitive Kopplung zwischen dem Gate und der Source des Transistors 38 (Bootstrap-Effekt (bootstrapping)) weiter. Dank des Bootstrap-Effekts fällt das Potential des Signals, das aus dem Anschluss 25 ausgegebenen wird, nicht von dem hohen Potential (hohen Leistungsversorgungspotential (Vdd)) ab, das in den Anschluss 24 eingegeben wird. Folglich gibt in der Periode t3 die zweite Impulsausgabeschaltung 20_2 ein hohes Potential (hohes Leistungsversorgungspotential (Vdd) = ein Auswahlsignal) an die Abtastleitung in der zweiten Zeile in dem Pixelabschnitt aus.
In einer Periode t4 wird ein hohes Potential (hohes Leistungsversorgungspotential (Vdd)) in den Anschluss 22 eingegeben. Da das Potential des Knotens A durch den Bootstrap-Effekt angestiegen ist, fällt als Ergebnis das Potential des aus dem Anschluss 27 ausgegebenen Signals nicht von dem in den Anschluss 22 eingegebenen hohen Potential (hohen Leistungsversorgungspotential (Vdd)) ab. Demzufolge gibt in der Periode t4 der Anschluss 27 das hohe Potential (hohe Leistungsversorgungspotential (Vdd)) aus, das in den Anschluss 22 eingegeben wird. Das heißt, dass die zweite Impulsausgabeschaltung 20_2 ein hohes Potential (hohes Leistungsversorgungspotential (Vdd) = ein Schiebeimpuls) an den Anschluss 21 der dritten Impulsausgabeschaltung 20_3 ausgibt. In der Periode t4 wird das Potential des in den Anschluss 24 eingegebenen Signals auf dem hohen Potential (hohen Leistungsversorgungspotential (Vdd)) gehalten, so dass das Potential des Signals, das von der zweiten Impulsausgabeschaltung 20_2 an die Abtastleitung in der zweiten Zeile in dem Pixelabschnitt ausgegeben wird, auf dem hohen Potential (hohen Leistungsversorgungspotential (Vdd) = dem Auswahlsignal) gehalten wird. Des Weiteren wird ein niedriges Potential (niedriges Leistungsversorgungspotential (Vss)) in den Anschluss 21 eingegeben, um den Transistor 35 auszuschalten, was keinen direkten Einfluss auf die Signale hat, die von der zweiten Impulsausgabeschaltung 20_2 in der Periode t4 ausgegeben werden.
In einer Periode t5 wird ein niedriges Potential (niedriges Leistungsversorgungspotential (Vss)) in den Anschluss 24 eingegeben. In dieser Periode ist der Transistor 38 weiterhin eingeschaltet. Folglich gibt in der Periode t5 die erste Impulsausgabeschaltung 20_1 das niedrige Potential (niedrige Leistungsversorgungspotential (Vss)) an die Abtastleitung in der zweiten Zeile in dem Pixelabschnitt aus.
In einer Periode t6 verändern sich die Pegel der Signale, die in die Anschlüsse eingegeben werden, ausgehend von denjenigen in der Periode t5 nicht. Deshalb verändern sich auch die Potentiale der Signale nicht, die aus den Anschlüssen 25 und 27 ausgegeben werden; das niedrige Potential (niedrige Leistungsversorgungspotential (Vss)) wird aus dem Anschluss 25 ausgegeben, und das hohe Potential (hohe Leistungsversorgungspotential (Vdd) = der Schiebeimpuls) wird aus dem Anschluss 27 ausgegeben.
In einer Periode t7 wird ein hohes Potential (hohes Leistungsversorgungspotential (Vdd)) in den Anschluss 23 eingegeben. Somit wird der Transistor 37 eingeschaltet. Als Ergebnis steigt das Potential des Knotens B auf ein hohes Potential (Potential, das von dem hohen Leistungsversorgungspotential (Vdd) um die Schwellenspannung des Transistors 37 verringert ist) an, so dass die Transistoren 32, 34 und 39 eingeschaltet werden. Dementsprechend fällt das Potential des Knotens A auf das niedrige Potential (niedrige Leistungsversorgungspotential (Vss)) ab, so dass die Transistoren 33 und 38 ausgeschaltet werden. Der obigen Beschreibung entsprechend weisen in der Periode t7 die Signale, die aus den Anschlüssen 25 und 27 ausgegeben werden, jeweils ein niedriges Leistungsversorgungspotential (Vss) auf. Mit anderen Worten: in der Periode t7 gibt die zweite Impulsausgabeschaltung 20_2 ein niedriges Leistungsversorgungspotential (Vss) an den Anschluss 21 der dritten Impulsausgabeschaltung 20_3 und an die Abtastleitung in der zweiten Zeile in dem Pixelabschnitt aus.
[Konfigurationsbeispiel für die invertierte Impulsausgabeschaltung]
3C zeigt ein Konfigurationsbeispiel für die invertierte Impulsausgabeschaltung, die in 2A und 2D gezeigt ist. Die invertierte Impulsausgabeschaltung in 3C beinhaltet Transistoren 71 bis 74.
Einer von Source und Drain des Transistors 71 ist elektrisch mit der hohen Leistungsversorgungspotential-Leitung verbunden; und ein Gate des Transistors 71 ist elektrisch mit dem Anschluss 61 verbunden.
Einer von Source und Drain des Transistors 72 ist elektrisch mit der niedrigen Leistungsversorgungspotential-Leitung verbunden; der andere von Source und Drain des Transistors 72 ist elektrisch mit dem anderen von Source und Drain des Transistors 71 verbunden; und ein Gate des Transistors 72 ist elektrisch mit dem Anschluss 62 verbunden.
Einer von Source und Drain des Transistors 73 ist elektrisch mit der hohen Leistungsversorgungspotential-Leitung verbunden; der andere von Source und Drain des Transistors 73 ist elektrisch mit dem Anschluss 63 verbunden; und ein Gate des Transistors 73 ist elektrisch mit dem anderen von Source und Drain des Transistors 71 und dem anderen von Source und Drain des Transistors 72 verbunden.
Einer von Source und Drain des Transistors 74 ist elektrisch mit der niedrigen Leistungsversorgungspotential-Leitung verbunden; der andere von Source und Drain des Transistors 74 ist elektrisch mit dem Anschluss 63 verbunden; und ein Gate des Transistors 74 ist elektrisch mit dem Anschluss 62 verbunden.
Es sei angemerkt, dass in der nachstehenden Beschreibung ein Knoten, wo der andere von Source und Drain des Transistors 71, der andere von Source und Drain des Transistors 72 und das Gate des Transistors 73 elektrisch verbunden sind, als Knoten C bezeichnet wird.
[Beispiel für die Arbeitsweise der invertierten Impulsausgabeschaltung]
Ein Beispiel für die Arbeitsweise der invertierten Impulsausgabeschaltung wird anhand von 3D beschrieben. 3D zeigt insbesondere Signale, die in die jeweiligen Anschlüsse der zweiten invertierten Impulsausgabeschaltung 20_2 eingegeben werden, Potentiale der davon ausgegebenen Signale und Potentiale des Knotens C in den Perioden t1 bis t7 in 3B. Es sei angemerkt, dass in 3D die in die Anschlüsse eingegebenen Signale jeweils in Klammern gezeigt sind. Zusätzlich stellt in 3D GBout ein Signal dar, das an eine der invertierten Abtastleitungen der invertierten Impulsausgabeschaltungen ausgegeben wird.
In den Perioden t1 bis t3 werden niedrige Potentiale in die Anschlüsse 61 und 62 eingegeben. Somit werden die Transistoren 71, 72 und 74 ausgeschaltet. Das Potential des Knotens C wird daher auf dem hohen Potential gehalten. Folglich wird der Transistor 73 eingeschaltet. Durch kapazitive Kopplung zwischen dem Gate und der Source (dem anderen von Source und Drain, der elektrisch mit dem Anschluss 63 in den Perioden t1 bis t3 verbunden ist) des Transistors 73 (Bootstrap-Effekt) ist das Potential des Knotens C höher als die Summe des hohen Leistungsversorgungspotentials (Vdd) und der Schwellenspannung des Transistors 73. Der obigen Beschreibung entsprechend ist in den Perioden t1 bis t3 das Potential des Signals, das aus dem Anschluss 63 ausgegeben wird, das hohe Leistungsversorgungspotential (Vdd). Das heißt, dass in den Perioden t1 bis t3 die zweite invertierte Impulsausgabeschaltung 60_2 das hohe Leistungsversorgungspotential (Vdd) an die invertierte Abtastleitung in der zweiten Zeile in dem Pixelabschnitt ausgibt.
In der Periode t4 wird ein hohes Potential (hohes Leistungsversorgungspotential (Vdd)) in den Anschluss 62 eingegeben. Somit werden die Transistoren 72 und 74 eingeschaltet. Dementsprechend fällt das Potential des Knotens C auf ein niedriges Potential (niedriges Leistungsversorgungspotential (Vss)) ab, so dass der Transistor 73 ausgeschaltet wird. Der obigen Beschreibung entsprechend wird in der Periode t4 das Potential des Signals, das aus dem Anschluss 63 ausgegeben wird, zu dem niedrigen Leistungsversorgungspotential (Vss). Das heißt, dass in der Periode t4 die zweite invertierte Impulsausgabeschaltung 60_2 das niedrige Leistungsversorgungspotential (Vss) an die invertierte Abtastleitung in der zweiten Zeile in dem Pixelabschnitt ausgibt.
In den Perioden t5 und t6 verändern sich die Pegel der Signale, die in die Anschlüsse eingegeben werden, ausgehend von denjenigen in der Periode t4 nicht. Deshalb verändert sich auch das Potential des Signals nicht, das aus dem Anschluss 63 ausgegeben wird; das niedrige Potential (niedrige Leistungsversorgungspotential (Vss)) wird ausgegeben.
In der Periode t7 wird ein hohes Potential (hohes Leistungsversorgungspotential (Vdd)) in den Anschluss 61 eingegeben, und ein niedriges Potential (niedriges Leistungsversorgungspotential (Vss)) wird in den Anschluss 62 eingegeben. Daher wird der Transistor 71 eingeschaltet, und die Transistoren 72 und 74 werden ausgeschaltet. Demzufolge fällt das Potential des Knotens C auf ein hohes Potential (Potential, das von dem hohen Leistungsversorgungspotential (Vdd) um die Schwellenspannung des Transistors 71 verringert ist) ab, so dass der Transistor 73 eingeschaltet wird. Durch kapazitive Kopplung zwischen dem Gate und der Source des Transistors 73 (Bootstrap-Effekt) wird das Potential des Knotens C des Weiteren höher als die Summe des hohen Leistungsversorgungspotentials (Vdd) und der Schwellenspannung des Transistors 73. Der obigen Beschreibung entsprechend wird in der Periode t7 das Potential des Signals, das aus dem Anschluss 63 ausgegeben wird, zu dem hohen Leistungsversorgungspotential (Vdd). Das heißt, dass in der Periode t7 die zweite invertierte Impulsausgabeschaltung 60_2 das hohe Leistungsversorgungspotential (Vdd) an die invertierte Abtastleitung in der zweiten Zeile in dem Pixelabschnitt ausgibt.
[Konfigurationsbeispiel für das Pixel]
4A ist ein Schaltplan, der ein Konfigurationsbeispiel für das Pixel 10 in 1 darstellt. Das Pixel 10 in 4A beinhaltet Transistoren 11 bis 16, einen Kondensator 17 und ein Element 18, das ein organisches Material enthält, das durch Stromanregung zwischen einem Paar von Elektroden Licht emittiert (nachstehend auch als organisches Elektrolumineszenz-(EL-)Element bezeichnet).
Einer von Source und Drain des Transistors 11 ist elektrisch mit der Signalleitung 6 verbunden; und ein Gate des Transistors 11 ist elektrisch mit der Abtastleitung 4 verbunden.
Einer von Source und Drain des Transistors 12 ist elektrisch mit einer Leitung zum Zuführen eines gemeinsamen Potentials verbunden; und ein Gate des Transistors 12 ist elektrisch mit der Abtastleitung 4 verbunden. Es sei angemerkt, dass das gemeinsame Potential hier niedriger als ein Potential ist, das der Leistungsversorgungsleitung 7 zugeführt wird.
Ein Gate des Transistors 13 ist elektrisch mit der Abtastleitung 4 verbunden.
Einer von Source und Drain des Transistors 14 ist elektrisch mit der Leistungsversorgungsleitung 7 verbunden; der andere von Source und Drain des Transistors 14 ist elektrisch mit einem von Source und Drain des Transistors 13 verbunden; und ein Gate des Transistors 14 ist elektrisch mit der invertierten Abtastleitung 5 verbunden.
Einer von Source und Drain des Transistors 15 ist elektrisch mit dem einen von Source und Drain des Transistors 13 und dem anderen von Source und Drain des Transistors 14 verbunden; der andere von Source und Drain des Transistors 15 ist elektrisch mit dem anderen von Source und Drain des Transistors 11 verbunden; und ein Gate des Transistors 15 ist elektrisch mit dem anderen von Source und Drain des Transistors 13 verbunden.
Einer von Source und Drain des Transistors 16 ist elektrisch mit dem anderen von Source und Drain des Transistors 11 und dem anderen von Source und Drain des Transistors 15 verbunden; der andere von Source und Drain des Transistors 16 ist elektrisch mit dem anderen von Source und Drain des Transistors 12 verbunden; und ein Gate des Transistors 16 ist elektrisch mit der invertierten Abtastleitung 5 verbunden.
Eine Elektrode des Kondensators 17 ist elektrisch mit dem anderen von Source und Drain des Transistors 13 und dem Gate des Transistors 15 verbunden; und die andere Elektrode des Kondensators 17 ist elektrisch mit dem anderen von Source und Drain des Transistors 12 und dem anderen von Source und Drain des Transistors 16 verbunden.
Eine Anode des organischen EL-Elements 18 ist elektrisch mit dem anderen von Source und Drain des Transistors 12, dem anderen von Source und Drain des Transistors 16 und der anderen Elektrode des Kondensators 17 verbunden. Eine Kathode des organischen EL-Elements 18 ist elektrisch mit der Leitung zum Zuführen des gemeinsamen Potentials verbunden. Es sei angemerkt, dass das gemeinsame Potential, das der elektrisch mit dem einen von Source und Drain des Transistors 12 verbundenen Leitung zugeführt wird, sich von dem gemeinsamen Potential unterscheiden kann, das der Kathode des organischen EL-Elements 18 zugeführt wird.
Nachstehend wird ein Knoten, wo der andere von Source und Drain des Transistors 13, das Gate des Transistors 15 und die eine Elektrode des Kondensators 17 elektrisch verbunden sind, als Knoten D bezeichnet. Ein Knoten, wo der eine von Source und Drain des Transistors 13, der andere von Source und Drain des Transistors 14 und der eine von Source und Drain des Transistors 15 elektrisch verbunden sind, wird als Knoten E bezeichnet. Ein Knoten, wo der andere von Source und Drain des Transistors 11, der andere von Source und Drain des Transistors 15 und der eine von Source und Drain des Transistors 16 elektrisch verbunden sind, wird als Knoten F bezeichnet. Ein Knoten, wo der andere von Source und Drain des Transistors 12, der andere von Source und Drain des Transistors 16, die andere Elektrode des Kondensators 17 und die Anode des organischen EL-Elements 18 elektrisch verbunden sind, wird als Knoten G bezeichnet.
[Beispiel für die Arbeitsweise des Pixels]
Ein Beispiel für die Arbeitsweise des obigen Pixels wird anhand von 4B beschrieben. 4B zeigt insbesondere Potentiale der Abtastleitung 4_2 und der invertierten Abtastleitung 5_2, die in der zweiten Zeile in dem Pixelabschnitt angeordnet sind, und Bildsignale, die in die Signalleitung 6 in den Perioden t1 bis t7 in 3B und 3D eingegeben werden. In 4B sind die Signale, die in die Leitungen eingegebenen werden, jeweils in Klammern gezeigt. Zusätzlich stellt in 4B „DATA” ein Bildsignal dar.
In den Perioden t1 und t2 wird das Auswahlsignal nicht in die Abtastleitung 4_2 eingegeben, und das Auswahlsignal wird in die invertierte Abtastleitung 5_2 eingegeben. Somit werden die Transistoren 11, 12 und 13 ausgeschaltet, und die Transistoren 14 und 16 werden eingeschaltet. Folglich wird ein Strom, der dem Potential des Gates des Transistors 15 (Potential des Knotens D) entspricht, von der Leistungsversorgungsleitung dem organischen EL-Element 18 zugeführt. Das heißt, dass das Pixel 10 ein Bild gemäß einem Bildsignal anzeigt, das in dem Kondensator 17 gehalten wird. Es sei angemerkt, dass in den Perioden t1 und t2 ein Bildsignal (data_1) für die in der ersten Zeile angeordneten Pixel von der Signalleitungs-Treiberschaltung 2 in die Signalleitung 6 eingegeben wird.
In der Periode t3 wird das Auswahlsignal in die Abtastleitung 4_2 eingegeben. Somit werden die Transistoren 11, 12 und 13 eingeschaltet, was zu einem Kurzschluss, z. B. zwischen der einen Elektrode des Kondensators 17 und der Signalleitung 6 und zwischen der einen Elektrode des Kondensators 17 und der Leistungsversorgungsleitung 7, führt. Demzufolge wird das in dem Kondensator 17 gehaltene Bildsignal verschwinden (Initialisierung).
In der Periode t4 wird das Auswahlsignal nicht in die invertierte Abtastleitung 5_2 eingegeben. Daher werden die Transistoren 14 und 16 ausgeschaltet. Darüber hinaus wird ein Bildsignal (data_2) für die in der zweiten Zeile angeordneten Pixel in die Signalleitung 6 eingegeben. Folglich weist der Knoten F ein Potential auf, das dem Bildsignal (data_2) entspricht.
Es sei angemerkt, dass in der Periode t4 die Knoten D und E ein Potential aufweisen, das die Summe des dem Bildsignal (data_2) entsprechenden Potentials und der Schwellenspannung des Transistors 15 ist (nachstehend als Datenpotential bezeichnet). Das liegt daran, dass dann, wenn die Knoten D und E ein höheres Potential als das Datenpotential aufweisen, der Transistor 15 eingeschaltet wird und die Potentiale der Knoten D und E auf das Datenpotential abfallen. Durch kapazitive Kopplung zwischen dem Knoten D und dem Knoten F verändert sich außerdem das Potential des Knotens D, auch wenn sich nach dem Ausschalten der Transistoren 14 und 16 und dem Ausschalten des Transistors 15 (nachdem die Knoten D und E ein Potential, das gleich der Summe des Potentials des Knotens F und der Schwellenspannung des Transistors 15 ist, aufgewiesen haben) das Potential des Knotens F auf das dem Bildsignal (data_2) entsprechende Potential verändert. Folglich fallen auch in diesem Fall die Potentiale der Knoten D und E auf das Datenpotential ab.
In der Periode t4 wird das Potential des Knotens G zu dem gemeinsamen Potential infolge eines Kurzschlusses zwischen dem Knoten G und einer Leitung zum Zuführen des gemeinsamen Potentials über den Transistor 12.
Folglich ist in der Periode t4 die Spannung, die an den Kondensator 17 angelegt wird, gleich dem Unterschied zwischen dem Datenpotential (Potential des Knotens D) und dem gemeinsamen Potential (Potential des Knotens G).
In den Perioden t5 und t6 wird das Auswahlsignal nicht in die Abtastleitung 4_2 eingegeben. Daher werden die Transistoren 11, 12 und 13 ausgeschaltet.
In der Periode t7 wird das Auswahlsignal in die invertierte Abtastleitung 5_2 eingegeben. Somit werden die Transistoren 14 und 16 eingeschaltet. Es sei angemerkt, dass bekannt ist, dass ein Drainstrom in einem Sättigungsbereich eines Transistors proportional zum Quadrat des Potentialunterschieds zwischen der Schwellenspannung des Transistors und einer Spannung zwischen einem Gate und einer Source des Transistors ist. Hierbei wird die Spannung zwischen dem Gate und der Source des Transistors 15 zu einer Spannung, die an den Kondensator 17 angelegt wird (Unterschied zwischen dem Datenpotential (Summe des dem Bildsignal (data_2) entsprechenden Potentials und der Schwellenspannung des Transistors 15) und dem gemeinsamen Potential). Folglich ist der Drainstrom im Sättigungsbereich des Transistors 15 proportional zum Quadrat des Unterschieds zwischen dem dem Bildsignal (data_2) entsprechenden Potential und dem gemeinsamen Potential. In diesem Fall hängt der Drainstrom im Sättigungsbereich des Transistors 15 nicht von der Schwellenspannung des Transistors 15 ab.
Es sei angemerkt, dass sich das Potential des Knotens G derart verändert, dass ein Strom, der gleich einem in dem Transistor 15 erzeugten Strom ist, in das organische EL-Element 18 fließt. Wenn sich hierbei das Potential des Knotens G verändert, verändert sich das Potential des Knotens D durch kapazitive Kopplung über den Kondensator 17. Deshalb kann dann, auch wenn sich das Potential des Knotens G verändert, der Transistor 15 dem organischen EL-Element 18 einen konstanten Strom zuführen.
Durch die obigen Vorgänge zeigen die Pixel 10 ein Bild gemäß dem Bildsignal (data_2) an.
[In dieser Beschreibung offenbarte Anzeigevorrichtung]
In der in dieser Beschreibung offenbarten Anzeigevorrichtung wird der Betrieb der invertierten Impulsausgabeschaltungen durch zumindest zwei Arten von Signalen gesteuert. Somit kann ein Durchgangsstrom verringert werden, der in den invertierten Impulsausgabeschaltungen erzeugt wird. Darüber hinaus werden Signale, die zum Betrieb der Vielzahl von Impulsausgabeschaltungen verwendet werden, als die zwei Arten von Signalen verwendet. Das heißt, dass die invertierten Impulsausgabeschaltungen arbeiten können, ohne ein weiteres Signal zu erzeugen.
[Varianten]
Die vorstehende Anzeigevorrichtung ist eine Ausführungsform der Erfindung; die Erfindung umfasst auch eine Anzeigevorrichtung, die eine Struktur hat, die sich von der Struktur der vorstehenden Anzeigevorrichtung unterscheidet. Das Folgende zeigt Beispiele für eine weitere Ausführungsform der Erfindung. Es sei angemerkt, dass die Erfindung auch eine Anzeigevorrichtung umfasst, die ein beliebiges der folgenden Vielzahl von Elementen aufweist, die als Beispiele für eine weitere Ausführungsform der Erfindung angeführt werden.
[Varianten der Anzeigevorrichtung]
Als die oben beschriebene Anzeigevorrichtung ist beispielsweise die Anzeigevorrichtung genannt worden, die das organische EL-Element in jedem Pixel beinhaltet (nachstehend auch als EL-Anzeigevorrichtung bezeichnet); die Anzeigevorrichtung nach der Erfindung ist jedoch nicht auf die EL-Anzeigevorrichtung beschränkt. Beispielsweise kann die Anzeigevorrichtung nach der Erfindung eine Anzeigevorrichtung sein, die durch Steuern der Ausrichtung von Flüssigkristallen ein Bild anzeigt (Flüssigkristallanzeigevorrichtung).
[Varianten der Abtastleitungs-Treiberschaltung]
Zudem ist die Konfiguration der Abtastleitungs-Treiberschaltung in der oben beschriebenen Anzeigevorrichtung nicht auf diejenige in 2A beschränkt. Es ist zum Beispiel möglich, eine der Abtastleitungs-Treiberschaltungen in 5, 6A und 7 als Abtastleitungs-Treiberschaltung in der vorstehenden Anzeigevorrichtung zu verwenden.
Die Abtastleitungs-Treiberschaltung 1 in 5 unterscheidet sich von der Abtastleitungs-Treiberschaltung 1 in 2A darin, dass der Anschluss 61 der y-ten invertierten Impulsausgabeschaltung 60_y (y ist eine natürliche Zahl von kleiner als oder gleich (m – 1)) elektrisch mit dem Anschluss 27 einer (y + 1)-ten Impulsausgabeschaltung verbunden ist und dass der Anschluss 61 der m-ten invertierten Impulsausgabeschaltung 60_m elektrisch mit einer Leitung zum Zuführen eines Stoppsignals (STP) für die m-te Impulsausgabeschaltung verbunden ist. Die Abtastleitungs-Treiberschaltung 1 in 5 kann auch an die Abtastleitungen und die invertierten Abtastleitungen Signale ausgeben, die den von der Abtastleitungs-Treiberschaltung 1 in 2A ausgegebenen Signalen ähnlich sind.
In der Abtastleitungs-Treiberschaltung 1 in 2A wird ein hohes Potential in den Anschluss 61 der invertierten Impulsausgabeschaltung in einem kürzeren Zyklus als in der Abtastleitungs-Treiberschaltung 1 in 5 eingegeben. Das heißt, dass der Transistor 71 in der invertierten Impulsausgabeschaltung in einem kürzeren Zyklus eingeschaltet wird (siehe 2A, 2B, 2D und 3C). Dementsprechend kann dann, auch wenn das Potential des Gates des Transistors 73 in der invertierten Impulsausgabeschaltung wegen eines in dem Transistor 72 erzeugten Leckstroms oder dergleichen abfällt, das Potential wieder erhöht werden. Es ist deshalb möglich, die Wahrscheinlichkeit zu verringern, dass die invertierte Impulsausgabeschaltung ein Potential, das niedriger als das hohe Leistungsversorgungspotential (Vdd) ist, an die entsprechende invertierte Abtastleitung ausgibt.
Andererseits können in der Abtastleitungs-Treiberschaltung 1 in 5 parasitäre Kapazitäten der Leitungen zum Zuführen der ersten bis vierten Taktsignale (GCK1 bis GCK4) für die Abtastleitungs-Treiberschaltung niedriger als diejenigen in der Abtastleitungs-Treiberschaltung 1 in 2A sein. Deshalb kann die Abtastleitungs-Treiberschaltung 1 in 5 niedrigeren Leistungsverbrauch als die Abtastleitungs-Treiberschaltung 1 in 2A haben.
Die Abtastleitungs-Treiberschaltung 1 in 6A unterscheidet sich von der Abtastleitungs-Treiberschaltung 1 in 2A darin, dass sie mit zwei Arten von Taktsignalen für die Abtastleitungs-Treiberschaltung und zwei Arten von Impulsbreite-Steuersignalen arbeitet. Daher sind auch die Verbindungsbeziehungen zwischen den Impulsausgabeschaltungen und den invertierten Impulsausgabeschaltungen unterschiedlich (siehe 6A).
Konkret gesprochen, beinhaltet die Abtastleitungs-Treiberschaltung 1 in 6A eine Leitung zum Zuführen eines fünften Taktsignals (GCK5) für die Abtastleitungs-Treiberschaltung, eine Leitung zum Zuführen eines sechsten Taktsignals (GCK6) für die Abtastleitungs-Treiberschaltung, eine Leitung zum Zuführen eines fünften Impulsbreite-Steuersignals (PWC5) und eine Leitung zum Zuführen eines sechsten Impulsbreite-Steuersignals (PWC6).
6B zeigt Beispiele für konkrete Wellenformen der oben beschriebenen Signale in 6A. Bei dem fünften Taktsignal (GCK5) für die Abtastleitungs-Treiberschaltung in 6B wechseln sich ein hohes Potential (hohes Leistungsversorgungspotential (Vdd)) und ein niedriges Potential (niedriges Leistungsversorgungspotential (Vss)) regelmäßig ab, und es weist einen Tastgrad von zirka 1/2 auf. Darüber hinaus weist das sechste Taktsignal (GCK6) für die Abtastleitungs-Treiberschaltung eine Phase auf, die von dem fünften Taktsignal (GCK5) für die Abtastleitungs-Treiberschaltung um eine halbe Periode verschoben ist. Das Potential des fünften Impulsbreite-Steuersignals (PWC5) wird zu einem hohen Potential, bevor das Potential des fünften Taktsignals (GCK5) für die Abtastleitungs-Treiberschaltung zu einem hohen Potential wird, und wird zu einem niedrigen Potential in einer Periode, in der das Potential des fünften Taktsignals (GCK5) für die Abtastleitungs-Treiberschaltung ein hohes Potential ist, und das fünfte Impulsbreite-Steuersignal (PWC5) weist einen Tastgrad von weniger als 1/2 auf. Das sechste Impulsbreite-Steuersignal (PWC6) weist eine Phase auf, die von dem fünften Impulsbreite-Steuersignal (PWC5) um eine halbe Periode verschoben ist.
Die Abtastleitungs-Treiberschaltung 1 in 6A kann auch Signale, die den von der Abtastleitungs-Treiberschaltung 1 in 2A ausgegebenen Signalen ähnlich sind, an die Abtastleitungen und die invertierten Abtastleitungen ausgeben.
Es sei angemerkt, dass in der Abtastleitungs-Treiberschaltung 1 in 2A parasitäre Kapazitäten der Leitungen zum Zuführen der ersten bis vierten Taktsignale (GCK1 bis GCK4) für die Abtastleitungs-Treiberschaltung niedriger als diejenigen in der Abtastleitungs-Treiberschaltung 1 in 6A sein können. Deshalb kann die Abtastleitungs-Treiberschaltung 1 in 2A niedrigeren Leistungsverbrauch als die Abtastleitungs-Treiberschaltung 1 in 6A haben.
Andererseits kann in der Abtastleitungs-Treiberschaltung 1 in 6A die Anzahl der Signale, die zum Betrieb der Abtastleitungs-Treiberschaltung erforderlich sind, kleiner als in der Abtastleitungs-Treiberschaltung 1 in 2A sein.
Die Abtastleitungs-Treiberschaltung 1 in 7 unterscheidet sich von der Abtastleitungs-Treiberschaltung 1 in 2A darin, dass sie ohne Impulsbreite-Steuersignale arbeitet. Daher sind auch die Verbindungsbeziehungen zwischen den Impulsausgabeschaltungen und den invertierten Impulsausgabeschaltungen unterschiedlich (siehe 7).
In der Abtastleitungs-Treiberschaltung 1 in 7 ist das Auswahlsignal, das von der Impulsausgabeschaltung an die entsprechende Abtastleitung ausgegeben wird, das gleiche Signal wie der Schiebeimpuls, der an die Impulsausgabeschaltung der folgenden Stufe ausgegeben wird. Also weisen das Signal, das von der Impulsausgabeschaltung an die Abtastleitung ausgegeben wird (Potential der Abtastleitung), und das Signal, das von der invertierten Impulsausgabeschaltung an die invertierte Abtastleitung ausgegeben wird (Potential der invertierten Abtastleitung), entgegengesetzte Phasen auf. Es ist möglich, die Abtastleitungs-Treiberschaltung 1 in 7 als Abtastleitungs-Treiberschaltung in der Anzeigevorrichtung zu verwenden.
Es sei angemerkt, dass es in der Abtastleitungs-Treiberschaltung 1 in 2A ein größeres Intervall zwischen einer Periode zum Ausgeben des Auswahlsignals an die Abtastleitung in der y-ten Zeile und einer Periode zum Ausgeben des Auswahlsignals an die Abtastleitung in der (y + 1)-ten Zeile gibt als in der Abtastleitungs-Treiberschaltung 1 in 7. Auch wenn eines der ersten bis vierten Taktsignale (GCK1 bis GCK4) für die Abtastleitungs-Treiberschaltung verzögert wird oder eine verzerrte Wellenform hat, kann daher die Abtastleitungs-Treiberschaltung 1 in 7 Bildsignale in Pixel im Vergleich zu der Abtastleitungs-Treiberschaltung 1 in 6A präzise eingeben.
Andererseits kann in der Abtastleitungs-Treiberschaltung 1 in 7 die Anzahl der Signale, die zum Betrieb der Abtastleitungs-Treiberschaltung erforderlich sind, kleiner als diejenige in der Abtastleitungs-Treiberschaltung 1 in 2A sein.
[Varianten der Impulsausgabeschaltung]
Die Konfiguration der Impulsausgabeschaltung in der vorstehenden Abtastleitungs-Treiberschaltung ist nicht auf diejenige in 3A beschränkt. Es ist zum Beispiel möglich, eine der Impulsausgabeschaltungen in 8A, 8B, 9A und 9B als Impulsausgabeschaltung in der vorstehenden Abtastleitungs-Treiberschaltung zu verwenden.
Des Weiteren hat die Impulsausgabeschaltung in 8A eine Konfiguration, bei der der Impulsausgabeschaltung in 3A ein Transistor 50 hinzugefügt ist. Einer von Source und Drain des Transistors 50 ist elektrisch mit der hohen Leistungsversorgungspotential-Leitung verbunden; der andere von Source und Drain des Transistors 50 ist elektrisch mit dem Gate des Transistors 32, dem Gate des Transistors 34, dem anderen von Source und Drain des Transistors 35, dem anderen von Source und Drain des Transistors 36, dem anderen von Source und Drain des Transistors 37 und dem Gate des Transistors 39 verbunden; und ein Gate des Transistors 50 ist elektrisch mit einem Rücksetzanschluss (Reset) verbunden. Es sei angemerkt, dass in den Rücksetzanschluss ein hohes Potential in einer vertikalen Rücklaufperiode (vertical retrace period) der Anzeigevorrichtung eingegeben werden kann und ein niedriges Potential in den anderen Perioden als der vertikalen Rücklaufperiode eingegeben werden kann. Das Potential jedes Knotens der Impulsausgabeschaltung kann daher initialisiert werden, so dass eine Fehlfunktion verhindert werden kann.
Die Impulsausgabeschaltung in 8B hat eine Konfiguration, bei der der Impulsausgabeschaltung in 3A ein Transistor 51 hinzugefügt ist. Einer von Source und Drain des Transistors 51 ist elektrisch mit dem anderen von Source und Drain des Transistors 31 und dem anderen von Source und Drain des Transistors 32 verbunden; der andere von Source und Drain des Transistors 51 ist elektrisch mit dem Gate des Transistors 33 und dem Gate des Transistors 38 verbunden; und ein Gate des Transistors 51 ist elektrisch mit der hohen Leistungsversorgungspotential-Leitung verbunden. Es sei angemerkt, dass der Transistor 51 in einer Periode ausgeschaltet ist, in der der Knoten A ein hohes Potential aufweist (den Perioden t1 bis t6 in 3B). Deshalb ermöglicht die Konfiguration, bei der der Transistor 51 hinzugefügt ist, elektrische Verbindungen zwischen dem Gate des Transistors 33 und dem Gate des Transistors 38 und zwischen dem anderen von Source und Drain des Transistors 31 und dem anderen von Source und Drain des Transistors 32 in den Perioden t1 bis t6 zu unterbrechen. Folglich kann in einer Periode der Perioden t1 bis t6 eine Belastung verringert werden, die erzeugt wird, während der Bootstrap-Effekt in der Impulsausgabeschaltung auftritt.
Die Impulsausgabeschaltung in 9A hat eine Konfiguration, bei der der Impulsausgabeschaltung in 8B ein Transistor 52 hinzugefügt ist. Einer von Source und Drain des Transistors 52 ist elektrisch mit dem Gate des Transistors 33 und dem anderen von Source und Drain des Transistors 51 verbunden; der andere von Source und Drain des Transistors 52 ist elektrisch mit dem Gate des Transistors 38 verbunden; und ein Gate des Transistors 52 ist elektrisch mit der hohen Leistungsversorgungspotential-Leitung verbunden. In ähnlicher Weise kann mittels des Transistors 52 eine Belastung verringert werden, die erzeugt wird, während der Bootstrap-Effekt in der Impulsausgabeschaltung auftritt.
Die Impulsausgabeschaltung in 9B hat eine Konfiguration, bei der der Transistor 51 von der Impulsausgabeschaltung in 9A entfernt ist und bei der der Impulsausgabeschaltung in 9A ein Transistor 53 hinzugefügt ist. Einer von Source und Drain des Transistors 53 ist elektrisch mit dem anderen von Source und Drain des Transistors 31, dem anderen von Source und Drain des Transistors 32 und dem einen von Source und Drain des Transistors 52 verbunden; der andere von Source und Drain des Transistors 53 ist elektrisch mit dem Gate des Transistors 33 verbunden; und ein Gate des Transistors 53 ist elektrisch mit der hohen Leistungsversorgungspotential-Leitung verbunden. In ähnlicher Weise kann mittels des Transistors 53 eine Belastung verringert werden, die erzeugt wird, während der Bootstrap-Effekt in der Impulsausgabeschaltung auftritt. Außerdem kann ein Einfluss eines verfälschten Impulses, der in der Impulsausgabeschaltung erzeugt wird, auf das Umschalten der Transistoren 33 und 38 verringert werden.
[Varianten der invertierten Impulsausgabeschaltung]
Die Konfiguration der invertierten Impulsausgabeschaltung in der vorstehenden Abtastleitungs-Treiberschaltung ist nicht auf diejenige in 3C beschränkt. Zum Beispiel kann eine der invertierten Impulsausgabeschaltungen in 10A bis 10C als Impulsausgabeschaltung in der vorstehenden Abtastleitungs-Treiberschaltung verwendet werden.
Die invertierte Impulsausgabeschaltung in 10A hat eine Konfiguration, bei der der invertierten Impulsausgabeschaltung in 3C ein Kondensator 80 hinzugefügt ist. Eine Elektrode des Kondensators 80 ist elektrisch mit dem anderen von Source und Drain des Transistors 71, dem anderen von Source und Drain des Transistors 72 und dem Gate des Transistors 73 verbunden; und die andere Elektrode des Kondensators 80 ist elektrisch mit dem Anschluss 63 verbunden. Es sei angemerkt, dass der Kondensator 80 verhindern kann, dass sich das Potential des Gates des Transistors 73 verändert. Andererseits kann die invertierte Impulsausgabeschaltung in 3C eine kleinere Schaltungsfläche als die invertierte Impulsausgabeschaltung in 10A aufweisen.
Die invertierte Impulsausgabeschaltung in 10B hat eine Konfiguration, bei der der invertierten Impulsausgabeschaltung in 10A ein Transistor 81 hinzugefügt ist. Einer von Source und Drain des Transistors 81 ist elektrisch mit dem anderen von Source und Drain des Transistors 71 und dem anderen von Source und Drain des Transistors 72 verbunden; der andere von Source und Drain des Transistors 81 ist elektrisch mit dem Gate des Transistors 73 und der einen Elektrode des Kondensators 80 verbunden; und ein Gate des Transistors 81 ist elektrisch mit der hohen Leistungsversorgungspotential-Leitung verbunden. Es sei angemerkt, dass der Transistor 81 den Durchbruch der Transistoren 71 und 72 verhindern kann. Im Besonderen verändert sich in der invertierten Impulsausgabeschaltung in 3C wegen des Bootstrap-Effekts das Potential des Knotens C erheblich, so dass sich die Spannungen zwischen Source und Drain der Transistoren 71 und 72 (besonders zwischen der Source und dem Drain des Transistors 72) erheblich verändern, was zum Durchbruch der Transistoren 71 und 72 führen kann. Im Gegensatz dazu wird in der invertierten Impulsausgabeschaltung in 10B der Transistor 81 ausgeschaltet, wenn das Potential des Gates des Transistors 73 durch den Bootstrap-Effekt erhöht wird, so dass sich das Potential des Knotens C wegen des Bootstrap-Effekts nicht erheblich verändert. Als Ergebnis ist es möglich, die Veränderung der Spannungen zwischen Source und Drain der Transistoren 71 und 72 zu verringern. Andererseits kann die invertierte Impulsausgabeschaltung in 3C oder 10A eine kleinere Schaltungsfläche als die invertierte Impulsausgabeschaltung in 10B aufweisen.
Die invertierte Impulsausgabeschaltung in 10C hat eine derartige Konfiguration, dass die Leitung, die elektrisch mit dem einen von Source und Drain des Transistors 73 verbunden ist, von der hohen Leistungsversorgungspotential-Leitung in der invertierten Impulsausgabeschaltung in 3C auf eine Leitung zum Zuführen eines Leistungsversorgungspotentials (Vcc) geändert ist. Das Leistungsversorgungspotential (Vcc) ist hierbei höher als das niedrige Leistungsversorgungspotential (Vss) und niedriger als das hohe Leistungsversorgungspotential (Vdd). Zudem kann diese Änderung die Wahrscheinlichkeit verringern, dass sich ein Potential verändert, das von der invertierten Impulsausgabeschaltung an die entsprechende invertierte Abtastleitung ausgegeben wird. Außerdem kann sie den zuvor beschriebenen Durchbruch verhindern. Andererseits kann in der invertierten Impulsausgabeschaltung in 3C die Anzahl der Leistungsversorgungspotentiale, die zum Betrieb der invertierten Impulsausgabeschaltung erforderlich sind, kleiner als in der invertierten Impulsausgabeschaltung in 10C sein.
[Varianten des Pixels]
Die Konfiguration des Pixels in der vorstehenden Anzeigevorrichtung ist nicht auf diejenige in 4A beschränkt. Obgleich das Pixel in 4A beispielsweise unter Verwendung von nur n-Kanal-Transistoren ausgebildet ist, ist die Erfindung nicht auf diese Konfiguration beschränkt. Das heißt, dass in der Anzeigevorrichtung nach einer Ausführungsform der Erfindung das Pixel alternativ unter Verwendung von nur p-Kanal-Transistoren oder einer Kombination aus n-Kanal-Transistoren und p-Kanal-Transistoren ausgebildet sein kann.
Es sei angemerkt, dass dann, wenn wie in 4A die Transistoren in dem Pixel nur einen Leitfähigkeitstyp aufweisen, die Pixel in hohem Maße integriert werden können. Das liegt daran, dass in dem Fall, in dem den Transistoren verschiedene Leitfähigkeitstypen durch Einsetzen von Störstellen in Halbleiterschichten verliehen werden, ein Zwischenraum zwischen einem n-Kanal-Transistor und einem p-Kanal-Transistor nötig ist. Im Gegensatz dazu ist der Zwischenraum in dem Fall unnötig, in dem das Pixel unter Verwendung von Transistoren von nur einem Leitfähigkeitstyp ausgebildet ist.
[Konkrete Beispiele für den Transistor]
Das Folgende zeigt konkrete Beispiele für den Transistor, der in der oben beschriebenen Abtastleitungs-Treiberschaltung enthalten ist, in Bezug auf 11A bis 11D und 12A bis 12D. Es sei angemerkt, dass jeder der unten beschriebenen Transistoren sowohl in der Abtastleitungs-Treiberschaltung als auch in dem Pixel enthalten sein kann.
Ein Kanalbildungsbereich des Transistors kann unter Verwendung eines beliebigen Halbleitermaterials ausgebildet werden; beispielsweise kann ein ein Gruppe-14-Element enthaltendes Halbleitermaterial, wie z. B. Silizium oder Siliziumgermanium, ein ein Metalloxid enthaltendes Halbleitermaterial oder dergleichen verwendet werden. Ferner kann jedes der Halbleitermaterialien amorph oder kristallin sein.
Außerdem kann auch jedes Oxidhalbleitermaterial verwendet werden, und ein Oxidhalbleiter, der zumindest eines enthält, das aus In, Ga, Sn und Zn ausgewählt wird, wird vorzugsweise verwendet. Beispielsweise wird ein Oxid auf In-Sn-Zn-O-Basis bevorzugt als der Oxidhalbleiter verwendet, weil ein Transistor mit hoher Feldeffektbeweglichkeit und hoher Zuverlässigkeit erhalten werden kann. Diese Regel gilt auch für die im Folgenden aufgeführten Oxide: ein Metalloxid aus vier Komponenten, wie beispielsweise ein Oxid auf In-Sn-Ga-Zn-O-Basis; ein Metalloxid aus drei Komponenten, wie beispielsweise ein Oxid auf In-Ga-Zn-O-Basis (auch als IGZO bezeichnet), ein Oxid auf In-Al-Zn-O-Basis, ein Oxid auf Sn-Ga-Zn-O-Basis, ein Oxid auf Al-Ga-Zn-O-Basis, ein Oxid auf Sn-Al-Zn-O-Basis, ein Oxid auf In-Hf-Zn-O-Basis, ein Oxid auf In-La-Zn-O-Basis, ein Oxid auf In-Ce-Zn-O-Basis, ein Oxid auf In-Pr-Zn-O-Basis, ein Oxid auf In-Nd-Zn-O-Basis, ein Oxid auf In-Pm-Zn-O-Basis, ein Oxid auf In-Sm-Zn-O-Basis, ein Oxid auf In-Eu-Zn-O-Basis, ein Oxid auf In-Gd-Zn-O-Basis, ein Oxid auf In-Tb-Zn-O-Basis, ein Oxid auf In-Dy-Zn-O-Basis, ein Oxid auf In-Ho-Zn-O-Basis, ein Oxid auf In-Er-Zn-O-Basis, ein Oxid auf In-Tm-Zn-O-Basis, ein Oxid auf In-Yb-Zn-O-Basis oder ein Oxid auf In-Lu-Zn-O-Basis; ein Metalloxid aus zwei Komponenten, wie beispielsweise ein Oxid auf In-Zn-O-Basis, ein Oxid auf Sn-Zn-O-Basis, ein Oxid auf Al-Zn-O-Basis, ein Oxid auf Zn-Mg-O-Basis, ein Oxid auf Sn-Mg-O-Basis, ein Oxid auf In-Mg-O-Basis oder ein Oxid auf In-Ga-O-Basis; ein Metalloxid aus einer einzelnen Komponente, wie beispielsweise ein Oxid auf In-O-Basis, ein Oxid auf Sn-O-Basis oder ein Oxid auf Zn-O-Basis; und dergleichen.
11A bis 11D und 12A bis 12D zeigen konkrete Beispiele für einen Transistor, bei dem ein Kanal in einem Oxidhalbleiter gebildet wird. Es sei angemerkt, dass 11A bis 11D und 12A bis 12D zwar konkrete Beispiele für einen Transistor mit unterem Gate (bottom-gate transistor) zeigen, aber auch ein Transistor mit oberem Gate (top-gate transistor) als der Transistor verwendet werden kann. Des Weiteren zeigen 11A bis 11D und 12A bis 12D konkrete Beispiele für einen gestuften Transistor (staggered transistor); jedoch kann auch ein koplanarer Transistor (coplanar transistor) als der Transistor verwendet werden.
11A bis 11D sind Querschnittsansichten, die Schritte zum Herstellen eines Transistors (sog. Transistors mit geätztem Kanal (channel-etched transistor)) zeigen.
Zuerst wird ein leitender Film über einem Substrat 400, das ein Substrat mit einer isolierenden Oberfläche ist, ausgebildet, und eine Gate-Elektrodenschicht 401 wird dann durch einen Fotolithografieschritt unter Verwendung einer Fotolackmaske bereitgestellt.
Als das Substrat 400 wird besonders vorzugsweise ein Glassubstrat verwendet, das für Massenproduktion geeignet ist. Wenn die Temperatur einer in einem nachstehenden Schritt durchzuführenden Wärmebehandlung hoch ist, kann als Glassubstrat für das Substrat 400 ein Glassubstrat verwendet werden, dessen untere Entspannungsgrenze (strain point) höher als oder gleich 730°C ist. Für das Substrat 400 wird beispielsweise ein Glasmaterial verwendet, wie z. B. Aluminiumsilikatglas, Aluminiumborosilikatglas oder Bariumborosilikatglas.
Zwischen dem Substrat 400 und der Gate-Elektrodenschicht 401 kann eine Isolierschicht angeordnet werden, die als Basisschicht dient. Die Basisschicht weist eine Funktion zum Verhindern der Diffusion eines Verunreinigungselements aus dem Substrat 400 auf und kann als einschichtige oder mehrschichtige Struktur unter Verwendung einer oder mehreren von einer Siliziumnitridschicht, einer Siliziumoxidschicht, einer Siliziumnitridoxidschicht und einer Siliziumoxinitridschicht ausgebildet werden.
Siliziumoxinitrid bezeichnet Silizium, bei dem der Gehalt an Sauerstoff höher als derjenige an Stickstoff ist; Siliziumoxinitrid enthält beispielsweise 50 Atomprozent bis 70 Atomprozent Sauerstoff, 0,5 Atomprozent bis 15 Atomprozent Stickstoff, 25 Atomprozent bis 35 Atomprozent Silizium und 0 Atomprozent bis 10 Atomprozent Wasserstoff. Zusätzlich bezeichnet Siliziumnitridoxid Silizium, bei dem der Gehalt an Stickstoff höher als derjenige an Sauerstoff ist; Siliziumnitridoxid enthält beispielsweise 5 Atomprozent bis 30 Atomprozent Sauerstoff, 20 Atomprozent bis 55 Atomprozent Stickstoff, 25 Atomprozent bis 35 Atomprozent Silizium und 10 Atomprozent bis 25 Atomprozent Wasserstoff. Es sei angemerkt, dass die obigen Bereiche durch Rutherford-Rückstreu-Spektrometrie (Rutherford backscattering spectrometry (RBS)) oder Wasserstoff-Vorwärtsstreu-Spektrometrie (hydrogen forward scattering spectrometry (HFS)) gemessen werden. Darüber hinaus überschreitet die Gesamtzahl der Prozentsätze der Bestandelemente 100 Atomprozent nicht.
Die Gate-Elektrodenschicht 401 kann als einschichtige oder mehrschichtige Struktur unter Verwendung zumindest eines der folgenden Materialien ausgebildet werden: Al, Ti, Cr, Co, Ni, Cu, Y, Zr, Mo, Ag, Ta und W, ein Nitrid davon, ein Oxid davon und eine Legierung davon. Alternativ kann ein Oxid oder ein Oxinitrid verwendet werden, das zumindest In und Zn enthält. Zum Beispiel kann ein Material auf In-Ga-Zn-O-N-Basis verwendet werden.
Als nächstes wird eine Gate-Isolierschicht 402 über der Gate-Elektrodenschicht 401 ausgebildet. Nachdem die Gate-Elektrodenschicht 401 ausgebildet worden ist, wird die Gate-Isolierschicht 402 durch ein Sputterverfahren, ein Aufdampfverfahren, ein Plasma-Gasphasenabscheidungs(plasma chemical vapor deposition (PCVD-))Verfahren, ein Laserstrahlverdampfungs-(pulsed laser deposition (PLD-))Verfahren, ein Atomlagenabscheidungs-(atomic layer deposition (ALD-))Verfahren, ein Molekularstrahlepitaxie-(molecular beam epitaxy (MBE-))Verfahren oder dergleichen ausgebildet, ohne der Luft ausgesetzt zu werden.
Die Gate-Isolierschicht 402 ist vorzugsweise ein isolierender Film, der durch eine Wärmebehandlung Sauerstoff abgibt.
Das Abgeben von Sauerstoff durch eine Wärmebehandlung bedeutet, dass die Menge an abgegebenem Sauerstoff, der in Sauerstoffatome umgewandelt wird, größer als oder gleich 1,0 × 10¹⁸ Atome/cm³, vorzugsweise größer als oder gleich 3,0 × 10²⁰ Atome/cm³ in einer thermischen Desorptionsspektrometrie-(thermal desorption spectrometry (TDS-))Analyse ist.
Das Folgende zeigt ein Verfahren, bei dem die Menge an abgegebenem Sauerstoff gemessen wird, indem er unter Verwendung der TDS-Analyse in Sauerstoffatome umgewandelt wird.
Die Menge eines abgegebenen Gases in der TDS-Analyse ist proportional zu dem Integralwert eines Spektrums. Daher kann die Menge des abgegebenen Gases aus dem Verhältnis zwischen dem Integralwert eines gemessenen Spektrums und dem Referenzwert einer Standardprobe berechnet werden. Der Referenzwert einer Standardprobe bezieht sich auf das Verhältnis der Dichte eines vorgegebenen in einer Probe enthaltenen Atoms zu dem Integralwert eines Spektrums.
Zum Beispiel kann die Anzahl der aus einem isolierenden Film abgegebenen Sauerstoffmoleküle (N_O2) mit der Gleichung (1) und den Ergebnissen der TDS-Analyse eines Siliziumwafers, der Wasserstoff mit einer vorgegebenen Dichte enthält und der die Standardprobe ist, und mit den Ergebnissen der TDS-Analyse des isolierenden Films ermittelt werden. Hier wird angenommen, dass alle Spektren mit einer Massenzahl von 32, die durch die TDS-Analyse erhalten werden, von einem Sauerstoffmolekül stammen. CH₃OH, ein Gas mit der Massenzahl 32, wird nicht in Erwägung gezogen, da angenommen wird, dass sein Vorhandensein unwahrscheinlich ist. Ferner wird ein Sauerstoffmolekül, das ein Sauerstoffatom mit einer Massenzahl von 17 oder 18 enthält, welche Isotope eines Sauerstoffatoms sind, ebenfalls nicht berücksichtigt, da der Anteil eines solchen Moleküls in der Natur minimal ist. [Gleichung 1]
In der Gleichung (1) ist N_H2 der Wert, den man erhält, wenn man die Anzahl von Wasserstoffmolekülen, die aus der Standardprobe abgegeben werden, in eine Dichte umwandelt. S_H2 ist der Integralwert eines Spektrums, wenn die Standardprobe der TDS-Analyse unterzogen wird. Hier wird der Referenzwert der Standardprobe auf N_H2/S_H2 eingestellt. S_O2 ist der Integralwert eines Spektrums, wenn der isolierende Film der TDS-Analyse unterzogen wird. α ist ein Koeffizient, der die Intensität des Spektrums in der TDS-Analyse beeinflusst. Einzelheiten zur Gleichung 1 entnehme man der japanischen Patentoffenlegungsschrift Nr. H06-275697 . Es sei angemerkt, dass die Menge des aus dem obigen isolierenden Film abgegebenen Sauerstoffs mit einem Thermodesorptionsspektrometer (themal desorption spectrometer), das von ESCO Ltd. hergestellt wird, EMD-WA1000S/W, gemessen wird, wobei ein Siliziumwafer, der Wasserstoffatome mit 1 × 10¹⁶ Atome/cm³ enthält, als Standardprobe verwendet wird.
Ferner wird in der TDS-Analyse Sauerstoff teilweise als Sauerstoffatom erkannt. Das Verhältnis zwischen Sauerstoffmolekülen und Sauerstoffatomen kann aus der Ionisationsrate der Sauerstoffmoleküle berechnet werden. Es sei angemerkt, dass, da das oben angegebene α die Ionisationsrate der Sauerstoffmoleküle enthält, die Anzahl der abgegebenen Sauerstoffatome auch durch die Auswertung der Anzahl der abgegebenen Sauerstoffmoleküle abgeschätzt werden kann.
Es sei angemerkt, dass N_O2 die Anzahl der abgegebenen Sauerstoffmoleküle ist. Die Menge an abgegebenem Sauerstoff, der in Sauerstoffatome umgewandelt wird, ist das Doppelte der Anzahl der abgegebenen Sauerstoffmoleküle.
Bei der vorstehenden Struktur kann der Film, aus dem durch eine Wärmebehandlung Sauerstoff abgegeben wird, Sauerstoffüberschuss aufweisendes Siliziumoxid (SiO_X (X > 2)) sein. Bei dem Sauerstoffüberschuss aufweisenden Siliziumoxid (SiO_X (X > 2)) ist die Anzahl von Sauerstoffatomen pro Einheitsvolumen mehr als das Doppelte der Anzahl von Siliziumatomen pro Einheitsvolumen. Die Anzahl von Siliziumatomen und die Anzahl von Sauerstoffatomen pro Einheitsvolumen werden durch die Rutherford-Rückstreu-Spektrometrie gemessen.
Die Zuführung von Sauerstoff von der Gate-Isolierschicht 402 zu einem Oxidhalbleiterfilm kann die Grenzflächenzustandsdichte (interface state density) dazwischen verringern. Als Ergebnis kann verhindert werden, dass Ladungsträger an der Grenzfläche zwischen dem Oxidhalbleiterfilm und der Gate-Isolierschicht 402 eingefangen werden, so dass sich die elektrischen Eigenschaften des Transistors kaum verschlechtern.
In einigen Fällen wird weiterhin eine Ladung infolge einer Sauerstoffleerstelle in dem Oxidhalbleiterfilm erzeugt. Im Allgemeinen dient ein Teil der Sauerstoffleerstellen in dem Oxidhalbleiterfilm als Donator und verursacht das Abgeben eines Elektrons, das ein Ladungsträger ist. Als Ergebnis verschiebt sich die Schwellenspannung des Transistors in negativer Richtung. Um dies zu verhindern, wird ausreichend Sauerstoff, bevorzugt ein Überschuss an Sauerstoff, von der Gate-Isolierschicht 402 zu dem Oxidhalbleiterfilm, der in Kontakt mit der Gate-Isolierschicht 402 steht, zugeführt, so dass die Sauerstoffleerstellen in dem Oxidhalbleiterfilm verringert werden können, welche die Verschiebung der Schwellenspannung in negativer Richtung verursachen.
Die Gate-Isolierschicht 402 ist vorzugsweise eben genug, so dass das Kristallwachstum des Oxidhalbleiterfilms leicht auftreten kann.
Die Gate-Isolierschicht 402 kann als einschichtige oder mehrschichtige Struktur unter Verwendung zumindest eines der folgenden Materialien ausgebildet werden: Siliziumoxid, Siliziumoxinitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumnitrid, Hafniumoxid, Zirkoniumoxid, Yttriumoxide, Lanthanoxid, Cäsiumoxid, Tantaloxid und Magnesiumoxid.
Die Gate-Isolierschicht 402 wird vorzugsweise durch ein Sputterverfahren in einer Atmosphäre von Sauerstoffgas ausgebildet, wobei die Temperatur, bei der das Substrat erwärmt wird, höher als oder gleich Raumtemperatur und niedriger als oder gleich 200°C, bevorzugt höher als oder gleich 50°C und niedriger als oder gleich 150°C ist. Es sei angemerkt, dass ein Edelgas dem Sauerstoffgas zugesetzt werden kann; in diesem Fall beträgt der Prozentsatz des Sauerstoffgases 30 Vol.-% oder höher, bevorzugt 50 Vol.-% oder höher, stärker bevorzugt 80 Vol.-% oder höher. Die Dicke der Gate-Isolierschicht 402 liegt in einem Bereich von 100 nm bis 1000 nm, bevorzugt 200 nm bis 700 nm. Wenn die Temperatur, bei der das Substrat zum Zeitpunkt der Filmausbildung erwärmt wird, niedriger ist, wenn der Prozentsatz des Sauerstoffgases in einer Atmosphäre zur Filmausbildung höher ist oder wenn die Dicke der Gate-Isolierschicht 402 größer ist, wird zu dem Zeitpunkt, zu dem eine Wärmebehandlung an der Gate-Isolierschicht 402 durchgeführt wird, eine größere Menge an Sauerstoff abgegeben. Die Wasserstoffkonzentration in einem Film kann durch ein Sputterverfahren mehr verringert werden als durch ein PCVD-Verfahren. Es sei angemerkt, dass die Gate-Isolierschicht 402 eine Dicke von größer als 1000 nm aufweisen kann, wobei die Dicke jedoch eine solche ist, mit der die Produktivität nicht abfällt.
Über der Gate-Isolierschicht 402 wird dann ein Oxidhalbleiterfilm 403 durch ein Sputterverfahren, ein Aufdampfverfahren, ein PCVD-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren, ein MBE-Verfahren oder dergleichen ausgebildet. 11A ist eine Querschnittsansicht nach den vorstehenden Schritten.
Der Oxidhalbleiterfilm 403 weist eine Dicke in einem Bereich von 1 nm bis 40 nm, bevorzugt von 3 nm bis 20 nm auf. Im Besonderen kann in dem Fall, in dem der Transistor eine Kanallänge von 30 nm oder weniger aufweist und der Oxidhalbleiterfilm 403 eine Dicke von zirka 5 nm aufweist, ein Kurzkanaleffekt (short channel effect) unterdrückt werden und stabile elektrische Eigenschaften können erzielt werden.
Im Besonderen kann ein Transistor, bei dem ein Material auf In-Sn-Zn-O-Basis für den Oxidhalbleiterfilm 403 verwendet wird, hohe Feldeffektbeweglichkeit aufweisen.
Ein Transistor, bei dem ein Kanal in einem Oxidhalbleiterfilm gebildet wird, der In, Sn und Zn als Hauptkomponenten enthält, kann vorteilhafte Eigenschaften aufweisen, indem der Oxidhalbleiterfilm ausgebildet wird und dabei das Substrat erwärmt wird oder eine Wärmebehandlung nach dem Ausbilden des Oxidhalbleiterfilms durchgeführt wird. Es sei angemerkt, dass eine Hauptkomponente ein Element ist, das in einer Zusammensetzung zu 5 Atomprozent oder mehr enthalten ist.
Indem das Substrat nach dem Ausbilden des Oxidhalbleiterfilms, der In, Sn und Zn als Hauptkomponenten enthält, absichtlich erwärmt wird, kann die Feldeffektbeweglichkeit des Transistors verbessert werden. Des Weiteren kann die Schwellenspannung des Transistors positiv verschoben werden, so dass sich der Transistor selbstsperrend verhält.
Der Oxidhalbleiterfilm 403 wird unter Verwendung eines Materials mit einer Bandlücke von 2,5 eV oder mehr, bevorzugt 2,8 eV oder mehr, stärker bevorzugt 3,0 eV oder mehr ausgebildet, um den Strom im ausgeschalteten Zustand des Transistors zu verringern. Unter Verwendung eines Materials mit einer Bandlücke im oberen Bereich für den Oxidhalbleiterfilm 403 kann der Strom im ausgeschalteten Zustand des Transistors verringert werden.
Es ist bevorzugt, dass Wasserstoff, Alkalimetalle, Erdalkalimetalle und dergleichen in dem Oxidhalbleiterfilm 403 derart reduziert werden, dass die Konzentration der Verunreinigungen sehr niedrig ist. Das liegt daran, dass die oben angegebenen Verunreinigungen in dem Oxidhalbleiterfilm 403 Niveaus bilden, die eine Rekombination in der Bandlücke verursachen, was zu einem Anstieg des Stroms im ausgeschalteten Zustand des Transistors führt.
Die Wasserstoffkonzentration in dem Oxidhalbleiterfilm 403, die durch Sekundärionen-Massenspektrometrie (secondery ion mass spectrometry (SIMS)) gemessen wird, ist niedriger als 5 × 10¹⁹ cm^–3, bevorzugt niedriger als oder gleich 5 × 10¹⁸ cm^–3, stärker bevorzugt niedriger als oder gleich 1 × 10¹⁸ cm^–3, noch stärker bevorzugt niedriger als oder gleich 5 × 10¹⁷ cm^–3.
Darüber hinaus ist die durch die SIMS gemessene Konzentration von Alkalimetallen in dem Oxidhalbleiterfilm 403 wie folgt. Die Natriumkonzentration ist niedriger als oder gleich 5 × 10¹⁶ cm^–3, bevorzugt niedriger als oder gleich 1 × 10¹⁶ cm^–3, stärker bevorzugt niedriger als oder gleich 1 × 10¹⁵ cm^–3. In ähnlicher Weise ist die Lithiumkonzentration niedriger als oder gleich 5 × 10¹⁵ cm^–3, bevorzugt niedriger als oder gleich 1 × 10¹⁵ cm^–3. Die Kaliumkonzentration ist ebenfalls niedriger als oder gleich 5 × 10¹⁵ cm^–3, bevorzugt niedriger als oder gleich 1 × 10¹⁵ cm^–3.
Als der Oxidhalbleiterfilm 403 kann ein Oxidhalbleiterfilm (auch als kristallliner Oxidhalbleiterfilm mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor film (CAAC-OS-Film)) bezeichnet) verwendet werden, der einen Kristall (auch als Kristall mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystal (CAAC)) bezeichnet) enthält, der entlang der c-Achse ausgerichtet ist und eine dreieckige oder sechseckige Atomanordnung bei einer Betrachtung aus der Richtung der a-b-Ebene, einer nach oben weisenden Oberfläche oder einer Grenzfläche aufweist. In dem Kristall sind Metallatome auf eine geschichtete Weise entlang der c-Achse angeordnet, oder Metallatome und Sauerstoffatome sind auf eine geschichtete Weise entlang der c-Achse angeordnet, und die Richtung der a-Achse oder der b-Achse variiert in der a-b-Ebene (der Kristall dreht sich um die c-Achse).
In einem weiteren Sinne bezeichnet ein CAAC einen Nicht-Einkristall, der eine Phase beinhaltet, die eine dreieckige, sechseckige, regulär-dreieckige oder regulär-sechseckige Atomanordnung bei einer Betrachtung aus der Richtung senkrecht zur a-b-Ebene aufweist und in der Metallatome auf eine geschichtete Weise angeordnet sind oder Metallatome und Sauerstoffatome auf eine geschichtete Weise bei einer Betrachtung aus der Richtung senkrecht zur c-Achsen-Richtung angeordnet sind. Es sei angemerkt, dass ein Teil von Sauerstoff, der in dem CAAC enthalten ist, durch Stickstoff substituiert werden kann.
Der CAAC-OS-Film ist kein Einkristall, dies bedeutet jedoch nicht, dass der CAAC-OS-Film nur aus einer amorphen Komponente besteht. Obwohl der CAAC-OS-Film einen kristallisierten Bereich (kristallinen Bereich) enthält, ist eine Grenze zwischen einem kristallinen Bereich und einem weiteren kristallinen Bereich in einigen Fällen nicht klar erkennbar. Die c-Achsen der kristallinen Bereiche, die in dem CAAC-OS-Film enthalten sind, können in einer Richtung (z. B. einer Richtung senkrecht zu einer Oberfläche eines Substrats, über dem der CAAC-OS-Film ausgebildet ist, oder einer nach oben weisenden Oberfläche des CAAC-OS-Films) ausgerichtet sein. Als Alternative dazu können die Normalen der a-b-Ebenen der in dem CAAC-OS-Film enthaltenen einzelnen kristallinen Bereiche in einer bestimmten Richtung (z. B. einer Richtung senkrecht zu einer Oberfläche eines Substrats, über dem der CAAC-OS-Film ausgebildet ist, oder einer Oberfläche des CAAC-OS-Films) ausgerichtet sein. Ein Beispiel für einen derartigen CAAC-OS-Film ist ein Oxidfilm, der in Form eines Films ausgebildet ist, der bei einer Betrachtung aus der Richtung senkrecht zu einer Oberfläche des Films oder einer Oberfläche eines Substrats, über dem der CAAC-OS-Film ausgebildet ist, eine dreieckige oder sechseckige Atomanordnung aufweist und in dem bei einer Betrachtung eines Querschnitts des Films Metallatome auf eine geschichtete Weise angeordnet sind oder Metallatome und Sauerstoffatome (oder Stickstoffatome) auf eine geschichtete Weise angeordnet sind.
Der Oxidhalbleiterfilm 403 wird vorzugsweise durch ein Sputterverfahren in einer Atmosphäre von Sauerstoffgas ausgebildet, wobei die Temperatur, bei der das Substrat erwärmt wird, in einem Bereich von 100°C bis 600°C, bevorzugt von 150°C bis 550°C, stärker bevorzugt von 200°C bis 500°C liegt. Die Dicke des Oxidhalbleiterfilms 403 liegt in einem Bereich von 1 nm bis 40 nm, bevorzugt von 3 nm bis 20 nm. Je höher die Temperatur ist, bei der das Substrat zum Zeitpunkt der Filmausbildung erwärmt wird, desto niedriger ist die Verunreinigungskonzentration in dem erhaltenen Oxidhalbleiterfilm 403. Darüber hinaus ist die Atomanordnung in dem Oxidhalbleiterfilm 403 geordnet, und seine Dichte wird erhöht, so dass ein Kristall oder ein CAAC leicht gebildet wird. Außerdem ist, da eine Atmosphäre von Sauerstoffgas zur Filmausbildung verwendet wird, kein überflüssiges Atom, wie z. B. ein Edelgasatom, in dem Oxidhalbleiterfilm 403 enthalten, so dass ein Kristall oder ein CAAC leicht gebildet wird. Es sei angemerkt, dass eine Atmosphäre eines Mischgases, das ein Sauerstoffgas und ein Edelgas enthält, verwendet werden kann. In diesem Fall ist der Prozentsatz eines Sauerstoffgases 30 Vol.-% oder höher, bevorzugt 50 Vol.-% oder höher, stärker bevorzugt 80 Vol.-% oder höher. Je dünner der Oxidhalbleiterfilm 403 ist, desto geringer ist der Kurzkanaleffekt des Transistors. Wenn der Oxidhalbleiterfilm 403 zu dünn ist, wird jedoch der Oxidhalbleiterfilm 403 sehr stark von einer Streuung an der Grenzfläche beeinflusst. Deswegen könnte die Feldeffektbeweglichkeit abfallen.
In dem Fall, in dem als der Oxidhalbleiterfilm 403 ein Film aus einem Material auf In-Sn-Zn-O-Basis durch ein Sputterverfahren ausgebildet wird, ist es bevorzugt, ein In-Sn-Zn-O-Target mit einem Atomverhältnis von In:Sn:Zn = 2:1:3, 1:2:2, 1:1:1 oder 20:45:35 zu verwenden. Wenn der Oxidhalbleiterfilm 403 unter Verwendung eines In-Sn-Zn-O-Targets mit dem oben angegebenen Zusammensetzungsverhältnis ausgebildet wird, wird ein Kristall oder ein CAAC leicht gebildet.
Als nächstes wird eine erste Wärmebehandlung durchgeführt. Die erste Wärmebehandlung wird in einer druckreduzierten Atmosphäre, einer inerten Atmosphäre oder einer Oxidationsatmosphäre durchgeführt. Durch die erste Wärmebehandlung kann die Verunreinigungskonzentration in dem Oxidhalbleiterfilm 403 verringert werden. 11B ist eine Querschnittsansicht nach den vorstehenden Schritten.
Die erste Wärmebehandlung wird vorzugsweise auf eine derartige Weise durchgeführt, dass eine Wärmebehandlung in einer druckreduzierten Atmosphäre oder einer inerten Atmosphäre vollendet wird und dann die Atmosphäre auf eine Oxidationsatmosphäre geändert wird, während die Temperatur aufrechterhalten wird, und eine weitere Wärmebehandlung durchgeführt wird. Durch die Wärmebehandlung, die in einer druckreduzierten Atmosphäre oder einer inerten Atmosphäre durchgeführt wird, kann die Verunreinigungskonzentration in dem Oxidhalbleiterfilm 403 auf effektive Weise verringert werden. Gleichzeitig dazu werden Sauerstoffleerstellen erzeugt. Deshalb wird die Wärmebehandlung in der Oxidationsatmosphäre durchgeführt, um die erzeugten Sauerstoffleerstellen zu verringern.
Die erste Wärmebehandlung wird an dem Oxidhalbleiterfilm 403 zusätzlich zur Erwärmung des Substrats zum Zeitpunkt der Filmausbildung durchgeführt, wodurch die Anzahl der Störstellen in dem Film erheblich verringert werden kann. Als Ergebnis kann die Feldeffektbeweglichkeit des Transistors so erhöht werden, dass sie nahe der später beschriebenen idealen Feldeffektbeweglichkeit liegt.
Es sei angemerkt, dass Sauerstoffionen in den Oxidhalbleiterfilm 403 eingesetzt werden können und dass Verunreinigungen, wie z. B. Wasserstoff, aus dem Oxidhalbleiterfilm 403 durch eine Wärmebehandlung abgegeben werden können, so dass der Oxidhalbleiterfilm 403 zur gleichen Zeit wie die Wärmebehandlung oder durch eine später durchgeführte Wärmebehandlung kristallisiert werden kann.
Der Oxidhalbleiterfilm 403 kann selektiv durch Bestrahlung mit Laserstrahlen statt der ersten Wärmebehandlung kristallisiert werden. Alternativ kann die Bestrahlung mit Laserstrahlen durchgeführt werden, während die erste Wärmebehandlung derart durchgeführt wird, dass der Oxidhalbleiterfilm 403 selektiv kristallisiert werden kann. Die Bestrahlung mit Laserstrahlen wird in einer inerten Atmosphäre, einer Oxidationsatmosphäre oder einer druckreduzierten Atmosphäre durchgeführt. Ein Dauerstrichlaserstrahl (continuous wave laser beam) (nachstehend als CW-Laserstrahl bezeichnet) oder ein Pulswellenlaserstrahl (pulsed wave laser beam) (nachstehend als Pulslaserstrahl bezeichnet) kann im Fall der Bestrahlung mit Laserstrahlen verwendet werden. Beispielsweise kann das Folgende verwendet werden: ein Gaslaserstrahl, wie z. B. ein Ar-Laserstrahl, ein Kr-Laserstrahl oder ein Excimer-Laserstrahl; ein Laserstrahl, der unter Verwendung von einkristallinem oder polykristallinem YAG, YVO₄, Forsterit (Mg₂SiO₄), YAlO₃ oder GdVO₄, welches mit einem oder mehreren von Nd, Yb, Cr, Ti, Ho, Er, Tm und Ta als Dotierstoff dotiert ist, als Medium emittiert wird; ein Festkörperlaserstrahl, wie z. B. ein Glaslaserstrahl, ein Rubinlaserstrahl, ein Alexandritlaserstrahl oder ein Ti:Saphir-Laserstrahl; oder ein Dampflaserstrahl, der unter Verwendung von Kupferdampf und/oder Golddampf emittiert wird. Durch Bestrahlung mit der ersten Harmonischen eines solchen Laserstrahls oder mit einer der zweiten bis fünften Harmonischen der ersten Harmonischen des Laserstrahls kann der Oxidhalbleiterfilm 403 kristallisiert werden. Es sei angemerkt, dass der Laserstrahl, der zur Bestrahlung verwendet wird, vorzugsweise Energie aufweist, die größer als eine Bandlücke des Oxidhalbleiterfilms 403 ist. Zum Beispiel kann ein Laserstrahl verwendet werden, der aus einem KrF-, ArF-, XeCl- oder XeF-Excimer-Laser emittiert wird. Es sei angemerkt, dass der Laserstrahl ein linearer Laserstrahl sein kann.
Es sei angemerkt, dass die Bestrahlung mit Laserstrahlen mehrmals unter verschiedenen Bedingungen durchgeführt werden kann. Es ist beispielsweise bevorzugt, dass eine erste Bestrahlung mit Laserstrahlen in einer Atmosphäre eines Edelgases oder einer druckreduzierten Atmosphäre durchgeführt wird, und dass eine zweite Bestrahlung mit Laserstrahlen in einer Oxidationsatmosphäre durchgeführt wird. Das liegt daran, dass in diesem Fall hohe Kristallinität erzielt werden kann, während Sauerstoffleerstellen in dem Oxidhalbleiterfilm 403 verringert werden.
Als nächstes wird der Oxidhalbleiterfilm 403 durch einen Fotolithografieschritt oder dergleichen in eine Inselform verarbeitet, um einen Oxidhalbleiterfilm 404 auszubilden.
Danach wird ein leitender Film über der Gate-Isolierschicht 402 und dem Oxidhalbleiterfilm 404 ausgebildet, und dann wird ein Fotolithografieschritt oder dergleichen durchgeführt, um eine Source-Elektrode 405A und eine Drain-Elektrode 405B auszubilden. Der leitende Film kann durch ein Sputterverfahren, ein Aufdampfverfahren, ein PCVD-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren, ein MBE-Verfahren oder dergleichen ausgebildet werden. Wie die Gate-Elektrodenschicht 401 können die Source-Elektrode 405A und die Drain-Elektrode 405B als einschichtige oder mehrschichtige Struktur unter Verwendung zumindest eines der folgenden Materialien ausgebildet werden: Al, Ti, Cr, Co, Ni, Cu, Y, Zr, Mo, Ag, Ta und W, ein Nitrid davon, ein Oxid davon und eine Legierung davon.
Als nächstes wird ein isolierender Film 406, der als oberster isolierender Film dient, durch ein Sputterverfahren, ein Aufdampfverfahren, ein PCVD-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren, ein MBE-Verfahren oder dergleichen ausgebildet. 11C ist eine Querschnittsansicht nach den vorstehenden Schritten. Der isolierende Film 406 kann durch ein Verfahren ausgebildet werden, das demjenigen zum Ausbilden der Gate-Isolierschicht 402 ähnlich ist.
Ein isolierender Schutzfilm (nicht gezeigt) kann derart ausgebildet werden, dass er über dem isolierenden Film 406 gestapelt wird. Der isolierende Schutzfilm hat vorzugsweise eine Eigenschaft, mit der verhindert werden kann, dass Sauerstoff ihn passiert, auch wenn beispielsweise eine Wärmebehandlung eine Stunde lang bei 250°C bis 450°C oder bevorzugt 150°C bis 800°C durchgeführt wird.
In dem Fall, in dem der isolierende Schutzfilm mit einer derartigen Eigenschaft in der Peripherie des isolierenden Films 406 angeordnet ist, kann verhindert werden, dass Sauerstoff, der aus dem isolierenden Film 406 durch eine Wärmebehandlung abgegeben wird, aus dem Transistor nach außen diffundiert. Da Sauerstoff auf diese Weise in dem isolierenden Film 406 gehalten wird, kann verhindert werden, dass die Feldeffektbeweglichkeit des Transistors abfällt, Schwankungen der Schwellenspannung können verringert werden, und die Zuverlässigkeit kann verbessert werden.
Der isolierende Schutzfilm kann als einschichtige oder mehrschichtige Struktur unter Verwendung zumindest eines der folgenden Materialien ausgebildet werden: Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumnitrid, Hafniumoxid, Zirkoniumoxid, Yttriumoxide, Lanthanoxid, Cäsiumoxid, Tantaloxid und Magnesiumoxid.
Nachdem der isolierende Film 406 ausgebildet worden ist, wird eine zweite Wärmebehandlung durchgeführt. 11D ist eine Querschnittsansicht nach den vorstehenden Schritten. Die zweite Wärmebehandlung wird in einer druckreduzierten Atmosphäre, einer inerten Atmosphäre oder einer Oxidationsatmosphäre bei 150°C bis 550°C, bevorzugt 250°C bis 400°C durchgeführt. Durch die zweite Wärmebehandlung kann Sauerstoff aus dem Gate-Isolierschicht 402 und dem isolierenden Film 406 abgegeben werden, und Sauerstoffleerstellen in dem Oxidhalbleiterfilm 404 können verringert werden. Darüber hinaus kann die Grenzflächenzustandsdichte zwischen der Gate-Isolierschicht 402 und dem Oxidhalbleiterfilm 404 und zwischen dem Oxidhalbleiterfilm 404 und dem isolierenden Film 406 verringert werden, was zu einer Verringerung der Schwankungen der Schwellenspannung des Transistors und einer Erhöhung der Zuverlässigkeit des Transistors führt.
Der Transistor, der den Oxidhalbleiterfilm 404 beinhaltet, der den ersten und zweiten Wärmebehandlungen unterzogen worden ist, weist hohe Feldeffektbeweglichkeit und einen geringen Strom im ausgeschalteten Zustand auf. Insbesondere kann der Strom im ausgeschalteten Zustand pro Mikrometer der Kanalbreite 1 × 10^–18 A oder weniger, 1 × 10^–21 A oder weniger oder 1 × 10^–24 A oder weniger betragen.
Der Oxidhalbleiterfilm 404 ist bevorzugt ein Nicht-Einkristall. Das liegt daran, dass in dem Fall, in dem das Betreiben des Transistors oder Licht oder Wärme von außen eine Sauerstoffleerstelle in dem Oxidhalbleiterfilm 404, der vollständig Einkristall ist, erzeugt, wegen der Sauerstoffleerstelle in dem Oxidhalbleiterfilm 404 infolge der Abwesenheit von Sauerstoff, der die Sauerstoffleerstelle repariert, zwischen Gittern ein Ladungsträger erzeugt wird. Als Ergebnis könnte sich die Schwellenspannung des Transistors in negativer Richtung verschieben.
Der Oxidhalbleiterfilm 404 weist vorzugsweise Kristallinität auf. Beispielsweise ist es bevorzugt, als der Oxidhalbleiterfilm 403 einen polykristallinen Oxidhalbleiterfilm oder einen CAAC-OS-Film zu verwenden.
Durch die oben beschriebenen Schritte kann der Transistor in 11D hergestellt werden.
Ein Transistor mit einer Struktur, die sich von der Struktur des vorstehenden Transistors unterscheidet, wird anhand von 12A bis 12D beschrieben. Es sei angemerkt, dass 12A bis 12D Querschnittsansichten sind, die Schritte zum Herstellen eines so genannten Ätz-Stop-Transistors (etching-stop transistor) (auch als Kanal-Stop-Transistor (channel-stop transistor) und Kanalschutz-Transistor (channel protective transistor) bezeichnet) veranschaulichen.
Der Transistor in 12A bis 12D unterscheidet sich von dem Transistor in 11A bis 11D darin, dass ein isolierender Film 408 bereitgestellt ist, der als Ätz-Stop-Film dient. Deshalb wird die Beschreibung, die derjenigen für 11A bis 11D gleich ist, nachstehend weggelassen und auf die vorstehende Beschreibung Bezug genommen.
Durch die oben beschriebenen Schritte kann die Struktur in der Querschnittsansicht in 12A und 12B erhalten werden.
Der isolierende Film 408 in 12C kann auf eine Weise ausgebildet werden, die derjenigen zum Ausbilden der Gate-Isolierschicht 402 und des isolierenden Films 406 ähnlich ist. Das heißt, dass als der isolierende Film 408 vorzugsweise ein isolierender Film verwendet wird, aus dem durch eine Wärmebehandlung Sauerstoff abgegeben wird.
Der als Ätz-Stop-Film dienende isolierende Film 408 kann verhindern, dass der Oxidhalbleiterfilm 404 in einem Fotolithografieschritt oder dergleichen zum Ausbilden der Source-Elektrode 405A und der Drain-Elektrode 405B geätzt wird.
Nachdem ein isolierender Film 406 in 12D ausgebildet worden ist, wird die zweite Wärmebehandlung durchgeführt, so dass Sauerstoff aus dem isolierenden Film 408 sowie aus dem isolierenden Film 406 abgegeben wird. Daher kann eine Wirkung der Verringerung von Sauerstoffleerstellen in dem Oxidhalbleiterfilm 404 weiter erhöht werden. Darüber hinaus kann die Grenzflächenzustandsdichte zwischen der Gate-Isolierschicht 402 und dem Oxidhalbleiterfilm 404 und zwischen dem Oxidhalbleiterfilm 404 und dem isolierenden Film 408 verringert werden, was zu einer Verringerung der Schwankungen der Schwellenspannung des Transistors und einer Erhöhung der Zuverlässigkeit des Transistors führt.
Durch die oben beschriebenen Schritte kann der Transistor in 12D hergestellt werden.
Die Abtastleitungs-Treiberschaltung und das Pixel können jeden der in 11D und 12D gezeigten Transistoren beinhalten. Beispielsweise werden Konfigurationen, bei denen der Transistor als der Transistor 11 in 4A verwendet wird, anhand von 13A und 13B beschrieben. Insbesondere ist 13A eine Draufsicht in dem Fall, in dem der Transistor in 11D als der Transistor 11 verwendet wird, und 13B ist eine Draufsicht in dem Fall, in dem der Transistor in 12D als der Transistor 11 verwendet wird. Es sei angemerkt, dass ein Querschnitt entlang der Linie C1-C2 in 13A 11D ist, und dass ein Querschnitt entlang der Linie C1-C2 in 13B 12D ist.
Bei jedem der Transistoren in 13A und 13B wird ein Teil einer Leitung, die als die Signalleitung 6 in 4A dient, als der eine von Source und Drain des Transistors 11 verwendet, und ein Teil einer Leitung, die als die Abtastleitung 4 dient, wird als das Gate des Transistors 11 verwendet. Auf diese Weise können Teile der Leitungen, die in der Anzeigevorrichtung angeordnet sind, als Anschlüsse des Transistors verwendet werden.
[Verschiedene elektronische Geräte, die die Flüssigkristallanzeigevorrichtung beinhalten]
Im Folgenden werden Beispiele für elektronische Geräte, die jeweils die in dieser Beschreibung offenbarte Flüssigkristallanzeigevorrichtung beinhalten, unter Bezugnahme auf 14A bis 14F gezeigt.
14A stellt einen Laptop dar, der einen Hauptkörper 2201, ein Gehäuse 2202, einen Anzeigeabschnitt 2203, eine Tastatur 2204 und dergleichen beinhaltet.
14B stellt einen Personal Digital Assistant (PDA) dar, der einen Hauptkörper 2211 beinhaltet, der einen Anzeigeabschnitt 2213, eine externe Schnittstelle 2215, einen Bedienungsknopf 2214 und dergleichen aufweist. Ein Stift 2212 zum Bedienen ist als Zubehörteil enthalten.
14C stellt einen E-Book-Reader 2220 als Beispiel für elektronisches Papier dar. Der E-Book-Reader 2220 beinhaltet zwei Gehäuse, ein Gehäuse 2221 und ein Gehäuse 2223. Die Gehäuse 2221 und 2223 sind über einen Achsenabschnitt 2237 miteinander verbunden, an dem der E-Book-Reader 2220 geöffnet und geschlossen werden kann. Mit einer derartigen Struktur kann der E-Book-Reader 2220 wie ein Buch aus Papier verwendet werden.
Ein Anzeigeabschnitt 2225 ist in dem Gehäuse 2221 eingebaut, und ein Anzeigeabschnitt 2227 ist in dem Gehäuse 2223 eingebaut. Der Anzeigeabschnitt 2225 und der Anzeigeabschnitt 2227 können ein Bild oder verschiedene Bilder anzeigen. Bei der Struktur, bei der die Anzeigeabschnitte voneinander verschiedene Bilder anzeigen, kann beispielsweise der rechte Anzeigeabschnitt (der Anzeigeabschnitt 2225 in 14C) Text anzeigen, und der linke Anzeigeabschnitt (der Anzeigeabschnitt 2227 in 14C) kann Bilder anzeigen.
Des Weiteren ist in 14C das Gehäuse 2221 mit einem Bedienungsabschnitt und dergleichen versehen. Das Gehäuse 2221 ist beispielsweise mit einem Netzschalter 2231, einer Bedienungstaste 2233, einem Lautsprecher 2235 und dergleichen versehen. Mit der Bedienungstaste 2233 können Seiten umgeblättert werden. Es sei angemerkt, dass an der Oberfläche des Gehäuses, an der der Anzeigeabschnitt vorhanden ist, auch eine Tastatur, eine Zeigevorrichtung oder dergleichen vorhanden sein kann. Außerdem können ein externer Verbindungsanschluss (ein Kopfhöreranschluss, ein USB-Anschluss, ein Anschluss, der mit verschiedenen Kabeln, wie beispielsweise einem Netzteil und einem USB-Kabel, verbunden werden kann, oder dergleichen), ein Abschnitt zum Einführen eines Aufzeichnungsmediums und dergleichen an der hinteren Oberfläche oder der seitlichen Oberfläche des Gehäuses vorhanden sein. Des Weiteren kann der E-Book-Reader 2220 eine Funktion eines elektronischen Wörterbuchs übernehmen.
Der E-Book-Reader 2220 kann so konfiguriert sein, dass er Daten drahtlos sendet und empfängt. Über Drahtloskommunikation können gewünschte Buch-Daten oder dergleichen erworben und von einem Server für elektronische Bücher heruntergeladen werden.
Es sei angemerkt, dass elektronisches Papier für Geräte auf verschiedenen Gebieten angewendet werden kann, sofern sie Informationen anzeigen. Elektronisches Papier kann beispielsweise zusätzlich zu E-Book-Readern für Plakate, Werbung in Fahrzeugen, wie beispielsweise Zügen, sowie zur Anzeige auf verschiedenen Karten, wie beispielsweise Kreditkarten, und dergleichen verwendet werden.
14D stellt ein Mobiltelefon dar. Das Mobiltelefon beinhaltet zwei Gehäuse: Gehäuse 2240 und 2241. Das Gehäuse 2241 ist mit einem Anzeigebildschirm 2242, einem Lautsprecher 2243, einem Mikrofon 2244, einer Zeigevorrichtung 2246, einem Kameraobjektiv 2247, einem externen Verbindungsanschluss 2248 und dergleichen versehen. Das Gehäuse 2240 ist mit einer Solarzelle 2249 zum Laden des Mobiltelefons, einem externen Speichersteckplatz 2250 und dergleichen versehen. Eine Antenne ist in dem Gehäuse 2241 eingebaut.
Der Anzeigebildschirm 2242 hat eine Funktion eines Touch-Panels. Eine Vielzahl von Bedienungstasten 2245, die als Bilder angezeigt werden, ist mit unterbrochenen Linien in 14D dargestellt. Es sei angemerkt, dass das Mobiltelefon eine Booster-Schaltung beinhaltet, mit der eine von der Solarzelle 2249 ausgegebene Spannung auf eine für jede Schaltung benötigte Spannung erhöht wird. Des Weiteren kann das Mobiltelefon zusätzlich zu der obigen Struktur einen kontaktlosen IC-Chip, eine kleine Aufzeichnungsvorrichtung oder dergleichen beinhalten.
Die Anzeigeausrichtung des Anzeigebildschirms 2242 ändert sich angemessen entsprechend dem Anwendungsmodus. Des Weiteren ist das Kameraobjektiv 2247 an der gleichen Oberfläche wie der Anzeigebildschirm 2242 vorhanden, und deshalb kann es als Videotelefon genutzt werden. Der Lautsprecher 2243 und das Mikrofon 2244 können für Videoanrufe, Aufzeichnen, Abspielen von Ton und so weiter sowie für Sprachanrufe genutzt werden. Ferner können die Gehäuse 2240 und 2241 in einem Zustand, in dem sie wie in 14D ausgebildet sind, derart verschoben werden, dass eines das andere überlappt. Deshalb kann die Größe des Mobiltelefons verringert werden, wodurch das Mobiltelefon geeignet ist, getragen zu werden.
Der externe Verbindungsanschluss 2248 kann mit einem Netzteil oder verschiedenen Kabeln, wie beispielsweise einem USB-Kabel, verbunden werden, was das Laden des Mobiltelefons und die Datenkommunikation ermöglicht. Des Weiteren kann eine größere Menge an Daten gespeichert und mitgeführt werden, indem ein Aufzeichnungsmedium in den externen Speichersteckplatz 2250 eingeführt wird. Weiterhin kann zusätzlich zu den oben beschriebenen Funktionen eine Infrarot-Kommunikationsfunktion, eine Fernsehempfangs-Funktion oder dergleichen verliehen werden.
14E stellt eine Digitalkamera dar, die einen Hauptkörper 2261, einen Anzeigeabschnitt (A) 2267, einen Sucher 2263, einen Bedienungsschalter 2264, einen Anzeigeabschnitt (B) 2265, eine Batterie 2266 und dergleichen beinhaltet.
14F stellt ein Fernsehgerät dar. Bei einem Fernsehgerät 2270 ist ein Anzeigeabschnitt 2273 in einem Gehäuse 2271 eingebaut. Der Anzeigeabschnitt 2273 kann Bilder anzeigen. Dabei wird das Gehäuse 2271 von einem Fuß 2275 getragen.
Das Fernsehgerät 2270 kann über einen Bedienungsschalter des Gehäuses 2271 oder eine separate Fernbedienung 2280 bedient werden. Fernsehsender und Lautstärke können mit einer Bedienungstaste 2279 der Fernbedienung 2280 eingestellt werden, so dass ein auf dem Anzeigeabschnitt 2273 angezeigtes Bild gesteuert werden kann. Des Weiteren kann die Fernbedienung 2280 einen Anzeigeabschnitt 2277 haben, auf dem die von der Fernbedienung 2280 ausgegebene Information angezeigt wird.
Es sei angemerkt, dass das Fernsehgerät 2270 vorzugsweise mit einem Empfänger, einem Modem und dergleichen versehen ist. Allgemeines Fernsehen kann mit dem Empfänger empfangen werden. Weiterhin kann dann, wenn das Fernsehgerät drahtgebunden oder drahtlos über das Modem mit einem Kommunikationsnetzwerk verbunden ist, eine unidirektionale (von einem Sender zu einem Empfänger) oder eine bidirektionale (zwischen einem Sender und einem Empfänger oder zwischen Empfängern) Datenkommunikation durchgeführt werden.
Erläuterung der Bezugszeichen

1: Abtastleitungs-Treiberschaltung, 2: Signalleitungs-Treiberschaltung, 3: Stromquelle, 4: Abtastleitung, 5: invertierte Abtastleitung, 6: Signalleitung, 7: Leistungsversorgungsleitung, 10: Pixel, 11: Transistor, 12: Transistor, 13: Transistor, 14: Transistor, 15: Transistor, 16: Transistor, 17: Kondensator, 18: organisches EL-Element, 20: Impulsausgabeschaltung, 21: Anschluss, 22: Anschluss, 23: Anschluss, 24: Anschluss, 25: Anschluss, 26: Anschluss, 27: Anschluss, 31: Transistor, 32: Transistor, 33: Transistor, 34: Transistor, 35: Transistor, 36: Transistor, 37: Transistor 38: Transistor, 39: Transistor, 50: Transistor, 51: Transistor, 52: Transistor, 53: Transistor, 60: invertierte Impulsausgabeschaltung, 61: Anschluss, 62: Anschluss, 63: Anschluss, 71: Transistor, 72: Transistor, 73: Transistor, 74: Transistor, 80: Kondensator, 81: Transistor, 400: Substrat, 401: Gate-Elektrodenschicht, 402: Gate-Isolierschicht, 403: Oxidhalbleiterfilm, 404: Oxidhalbleiterfilm, 405A: Source-Elektrode, 405B: Drain-Elektrode, 406: isolierender Film, 408: isolierender Film, 2201: Hauptkörper, 2202: Gehäuse, 2203: Anzeigeabschnitt, 2204: Tastatur, 2211: Hauptkörper, 2212: Stift, 2213: Anzeigeabschnitt, 2214: Bedienungsknopf, 2215: externe Schnittstelle, 2220: E-Book-Reader, 2221: Gehäuse, 2223: Gehäuse, 2225: Anzeigeabschnitt, 2227: Anzeigeabschnitt, 2231: Netzschalter, 2233: Bedienungstaste, 2235: Lautsprecher, 2237: Achsenabschnitt, 2240: Gehäuse, 2241: Gehäuse, 2242: Anzeigebildschirm, 2243: Lautsprecher, 2244: Mikrofon, 2245: Bedienungstaste, 2246: Zeigevorrichtung, 2247: Kameraobjektiv, 2248: externer Verbindungsanschluss, 2249: Solarzelle, 2250: externer Speichersteckplatz, 2261: Hauptkörper, 2263: Sucher, 2264: Bedienungsschalter, 2265: Anzeigeabschnitt (B), 2266: Batterie, 2267: Anzeigeabschnitt (A), 2270: Fernsehgerät, 2271: Gehäuse, 2273: Anzeigeabschnitt, 2275: Fuß, 2277: Anzeigeabschnitt, 2279: Bedienungstaste, 2280: Fernbedienung.

Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2011-108318 , eingereicht beim japanischen Patentamt am 13. Mai 2011, deren gesamter Inhalt hiermit zum Gegenstand der vorliegenden Offenlegung gemacht ist.

Claims

Anzeigevorrichtung, die umfasst: ein Pixel; eine Abtastleitung und eine invertierte Abtastleitung, die elektrisch mit dem Pixel verbunden sind; eine Impulsausgabeschaltung, die elektrisch mit der Abtastleitung verbunden ist; und eine invertierte Impulsausgabeschaltung, die elektrisch mit der invertierten Abtastleitung verbunden ist, wobei die Impulsausgabeschaltung einen ersten Transistor beinhaltet, der konfiguriert ist, durch ein Eingeben eines ersten Schiebeimpulses eingeschaltet zu werden, wobei die Impulsausgabeschaltung einen zweiten Schiebeimpuls aus einem von Source und Drain des ersten Transistors ausgibt, indem ein erstes Taktsignal in den anderen von Source und Drain des ersten Transistors eingegeben wird, wobei die invertierte Impulsausgabeschaltung einen zweiten Transistor beinhaltet, der konfiguriert ist, durch ein Eingeben des zweiten Schiebeimpulses eingeschaltet zu werden, und wobei die invertierte Impulsausgabeschaltung ein Auswahlsignal ausgibt, indem ein zweites Taktsignal in einen von Source und Drain des zweiten Transistors eingegeben wird.
Anzeigevorrichtung nach Anspruch 1, wobei die Impulsausgabeschaltung durch eine kapazitive Kopplung des ersten Transistors den zweiten Schiebeimpuls ausgibt.
Anzeigevorrichtung nach Anspruch 1, wobei das Pixel ein organisches Elektrolumineszenzelement beinhaltet, und wobei das organische Elektrolumineszenzelement elektrisch mit einem Treibertransistor verbunden ist, der einen Strom zuführt.
Anzeigevorrichtung, die umfasst: eine Vielzahl von Pixeln, die in m Zeilen und n Spalten (m und n sind natürliche Zahlen von größer als oder gleich 4) angeordnet sind; erste bis m-te Abtastleitungen, die jeweils elektrisch mit den n Pixeln verbunden sind, die in einer entsprechenden Zeile der ersten bis m-ten Zeilen angeordnet sind; erste bis m-te invertierte Abtastleitungen, die jeweils elektrisch mit den n Pixeln verbunden sind, die in der entsprechenden Zeile der ersten bis m-ten Zeilen angeordnet sind; und ein Schieberegister, das elektrisch mit den ersten bis m-ten Abtastleitungen und den ersten bis m-ten invertierten Abtastleitungen verbunden ist, wobei die Pixel, die in der k-ten Zeile (k ist eine natürliche Zahl von kleiner als oder gleich m) angeordnet sind, jeweils beinhalten: einen ersten Schalter, der durch ein Eingeben eines Auswahlsignals in die k-te Abtastleitung eingeschaltet wird, und einen zweiten Schalter, der durch ein Eingeben eines Auswahlsignals in die k-te invertierte Abtastleitung eingeschaltet wird, und wobei das Schieberegister beinhaltet: erste bis m-te Impulsausgabeschaltungen, und erste bis m-te invertierte Impulsausgabeschaltungen, wobei die s-te (s ist eine natürliche Zahl von kleiner als oder gleich (m – 2)) Impulsausgabeschaltung, in die ein Startimpuls (nur wenn s 1 ist) oder ein von der (s – 1)-ten Impulsausgabeschaltung ausgegebener Schiebeimpuls eingegeben wird, von der ein Auswahlsignal an die s-te Abtastleitung ausgegeben wird und von der ein Schiebeimpuls an die (s + 1)-te Impulsausgabeschaltung ausgegeben wird, einen ersten Transistor, der in einer ersten Periode vom Beginn eines Eingebens des Startimpulses oder des von der (s – 1)-ten Impulsausgabeschaltung ausgegebenen Schiebeimpulses bis zum Ende einer Verschiebungsperiode eingeschaltet ist, beinhaltet und aus einer Source des ersten Transistors durch eine kapazitive Kopplung zwischen einem Gate und der Source des ersten Transistors in der ersten Periode ein Potential ausgibt, das gleich oder im Wesentlichen gleich einem Potential eines ersten Taktsignals ist, das in einen Drain des ersten Transistors eingegeben wird, wobei die (s + 1)-te Impulsausgabeschaltung, in die ein von der s-ten Impulsausgabeschaltung ausgegebener Schiebeimpuls eingegeben wird, von der ein Auswahlsignal an die (s + 1)-te Abtastleitung ausgegeben wird und von der ein Schiebeimpuls an die (s + 2)-te Impulsausgabeschaltung ausgegeben wird, einen zweiten Transistor, der in einer zweiten Periode vom Beginn eines Eingebens des von der s-ten Impulsausgabeschaltung ausgegebenen Schiebeimpulses bis zum Ende der Verschiebungsperiode eingeschaltet ist, beinhaltet und aus einer Source des zweiten Transistors durch eine kapazitive Kopplung zwischen einem Gate und der Source des zweiten Transistors in der zweiten Periode ein Potential ausgibt, das gleich oder im Wesentlichen gleich einem Potential eines zweiten Taktsignals ist, das in einen Drain des zweiten Transistors eingegeben wird, und wobei die s-te Impulsausgabeschaltung, in die ein von der s-ten Impulsausgabeschaltung ausgegebener Schiebeimpuls eingegeben wird, in die das zweite Taktsignal eingegeben wird und von der ein Auswahlsignal an die s-te invertierte Abtastleitung ausgegeben wird, einen dritten Transistor, der in einer dritten Periode vom Beginn eines Eingebens des von der s-ten Impulsausgabeschaltung ausgegebenen Schiebeimpulses bis zur Veränderung eines Potentials des zweiten Taktsignals ausgeschaltet ist, beinhaltet und nach der dritten Periode aus einer Source des dritten Transistors ein Auswahlsignal an die s-te invertierte Abtastleitung ausgibt.
Anzeigevorrichtung nach Anspruch 4, wobei die Anzeigevorrichtung aus einer Source des dritten Transistors durch eine kapazitive Kopplung zwischen einem Gate und der Source des dritten Transistors nach der dritten Periode ein Potential an die s-te invertierte Abtastleitung ausgibt, das gleich oder im Wesentlichen gleich einem Leistungsversorgungspotential ist, das in einen Drain des dritten Transistors als Auswahlsignal eingegeben wird.
Anzeigevorrichtung nach Anspruch 4, wobei die s-te Impulsausgabeschaltung einen vierten Transistor, der in der ersten Periode eingeschaltet ist, beinhaltet und aus einer Source des vierten Transistors durch eine kapazitive Kopplung zwischen einem Gate und der Source des vierten Transistors in der ersten Periode ein Potential ausgibt, das gleich oder im Wesentlichen gleich einem Potential eines dritten Taktsignals ist, das in einen Drain des vierten Transistors eingegeben wird.
Anzeigevorrichtung nach Anspruch 6, wobei das dritte Taktsignal einen niedrigeren Tastgrad als das erste Taktsignal aufweist.
Anzeigevorrichtung nach Anspruch 7, wobei die s-te Impulsausgabeschaltung anfängt, einen Schiebeimpuls an die s-te invertierte Impulsausgabeschaltung auszugeben, nachdem sie angefangen hat, ein Auswahlsignal an die s-te Abtastleitung auszugeben, und das Ausgeben des Schiebeimpulses an die s-te invertierte Impulsausgabeschaltung abschließt, nachdem sie das Ausgeben des Auswahlsignals an die s-te Abtastleitung abgeschlossen hat.
Anzeigevorrichtung nach Anspruch 4, wobei die Pixel, die in der k-ten Zeile angeordnet sind, jeweils beinhalten: ein organisches Elektrolumineszenzelement, und einen Treibertransistor, der einen Strom, der von einer elektrisch mit einem Drain des Treibertransistors verbundenen Stromquelle zugeführt wird, zu dem elektrisch mit einer Source des Treibertransistors verbundenen organischen Elektrolumineszenzelement gemäß einem Bildsignal zuführt, das in ein Gate des Treibertransistors eingegeben wird, wobei der erste Schalter ein Eingeben des Bildsignals in das Gate des Treibertransistors steuert, und wobei der zweite Schalter eine elektrische Verbindung zwischen dem Drain des Treibertransistors und der Stromquelle steuert.
Anzeigevorrichtung, die umfasst: eine Vielzahl von Pixeln, die in m Zeilen und n Spalten (m und n sind natürliche Zahlen von größer als oder gleich 4) angeordnet sind; erste bis m-te Abtastleitungen, die jeweils elektrisch mit den n Pixeln verbunden sind, die in einer entsprechenden Zeile der ersten bis m-ten Zeilen angeordnet sind; erste bis m-te invertierte Abtastleitungen, die jeweils elektrisch mit den n Pixeln verbunden sind, die in der entsprechenden Zeile der ersten bis m-ten Zeilen angeordnet sind; und ein Schieberegister, das elektrisch mit den ersten bis m-ten Abtastleitungen und den ersten bis m-ten invertierten Abtastleitungen verbunden ist, wobei die Pixel, die in der k-ten Zeile (k ist eine natürliche Zahl von kleiner als oder gleich m) angeordnet sind, jeweils beinhalten: einen ersten Schalter, der durch ein Eingeben eines Auswahlsignals in die k-te Abtastleitung eingeschaltet wird, und einen zweiten Schalter, der durch ein Eingeben eines Auswahlsignals in die k-te invertierte Abtastleitung eingeschaltet wird, und wobei das Schieberegister beinhaltet: erste bis m-te Impulsausgabeschaltungen, und erste bis m-te invertierte Impulsausgabeschaltungen, wobei die s-te (s ist eine natürliche Zahl von kleiner als oder gleich (m – 2)) Impulsausgabeschaltung, in die ein Startimpuls (nur wenn s 1 ist) oder ein von der (s – 1)-ten Impulsausgabeschaltung ausgegebener Schiebeimpuls eingegeben wird, von der ein Auswahlsignal an die s-te Abtastleitung ausgegeben wird und von der ein Schiebeimpuls an die (s + 1)-te Impulsausgabeschaltung ausgegeben wird, einen ersten Transistor, der in einer ersten Periode vom Beginn eines Eingebens des Startimpulses oder des von der (s – 1)-ten Impulsausgabeschaltung ausgegebenen Schiebeimpulses bis zum Ende einer Verschiebungsperiode eingeschaltet ist, beinhaltet und aus einer Source des ersten Transistors durch eine kapazitive Kopplung zwischen einem Gate und der Source des ersten Transistors in der ersten Periode ein Potential ausgibt, das gleich oder im Wesentlichen gleich einem Potential eines ersten Taktsignals ist, das in einen Drain des ersten Transistors eingegeben wird, wobei die (s + 1)-te Impulsausgabeschaltung, in die ein von der s-ten Impulsausgabeschaltung ausgegebener Schiebeimpuls eingegeben wird, von der ein Auswahlsignal an die (s + 1)-te Abtastleitung ausgegeben wird und von der ein Schiebeimpuls an die (s + 2)-te Impulsausgabeschaltung ausgegeben wird, einen zweiten Transistor, der in einer zweiten Periode vom Beginn eines Eingebens des von der s-ten Impulsausgabeschaltung ausgegebenen Schiebeimpulses bis zum Ende der Verschiebungsperiode eingeschaltet ist, beinhaltet und aus einer Source des zweiten Transistors durch eine kapazitive Kopplung zwischen einem Gate und der Source des zweiten Transistors in der zweiten Periode ein Potential ausgibt, das gleich oder im Wesentlichen gleich einem Potential eines zweiten Taktsignals ist, das in einen Drain des zweiten Transistors eingegeben wird, und wobei die s-te Impulsausgabeschaltung, in die ein von der s-ten Impulsausgabeschaltung ausgegebener Schiebeimpuls eingegeben wird, in die ein von der (s + 1)-ten Impulsausgabeschaltung ausgegebener Schiebeimpuls eingegeben wird und von der ein Auswahlsignal an die s-te invertierte Abtastleitung ausgegeben wird, einen dritten Transistor, der in einer dritten Periode vom Beginn eines Eingebens des von der s-ten Impulsausgabeschaltung ausgegebenen Schiebeimpulses bis zum Beginn eines Eingebens des von der (s + 1)-ten Impulsausgabeschaltung ausgegebenen Schiebeimpulses ausgeschaltet ist, beinhaltet und aus einer Source des dritten Transistors nach der dritten Periode ein Auswahlsignal an die s-te invertierte Abtastleitung ausgibt.
Anzeigevorrichtung nach Anspruch 10, wobei die Anzeigevorrichtung aus einer Source des dritten Transistors nach der dritten Periode durch eine kapazitive Kopplung zwischen einem Gate und der Source des dritten Transistors ein Potential an die s-te invertierte Abtastleitung ausgibt, das gleich oder im Wesentlichen gleich einem Leistungsversorgungspotential ist, das in einen Drain des dritten Transistors als Auswahlsignal eingegeben wird.
Anzeigevorrichtung nach Anspruch 10, wobei die s-te Impulsausgabeschaltung einen vierten Transistor, der in der ersten Periode eingeschaltet ist, beinhaltet und aus einer Source des vierten Transistors durch eine kapazitive Kopplung zwischen einem Gate und der Source des vierten Transistors in der ersten Periode ein Potential ausgibt, das gleich oder im Wesentlichen gleich einem Potential eines dritten Taktsignals ist, das in einen Drain des vierten Transistors eingegeben wird.
Anzeigevorrichtung nach Anspruch 12, wobei das dritte Taktsignal einen niedrigeren Tastgrad als das erste Taktsignal aufweist.
Anzeigevorrichtung nach Anspruch 13, wobei die s-te Impulsausgabeschaltung anfängt, einen Schiebeimpuls an die s-te invertierte Impulsausgabeschaltung auszugeben, nachdem sie angefangen hat, ein Auswahlsignal an die s-te Abtastleitung auszugeben, und das Ausgeben des Schiebeimpulses an die s-te invertierte Impulsausgabeschaltung abschließt, nachdem sie das Ausgeben des Auswahlsignals an die s-te Abtastleitung abgeschlossen hat.
Anzeigevorrichtung nach Anspruch 10, wobei die Pixel, die in der k-ten Zeile angeordnet sind, jeweils beinhalten: ein organisches Elektrolumineszenzelement, und einen Treibertransistor, der einen Strom, der von einer elektrisch mit einem Drain des Treibertransistors verbundenen Stromquelle zugeführt wird, zu dem elektrisch mit einer Source des Treibertransistors verbundenen organischen Elektrolumineszenzelement gemäß einem Bildsignal zuführt, das in ein Gate des Treibertransistors eingegeben wird, wobei der erste Schalter ein Eingeben des Bildsignals in das Gate des Treibertransistors steuert, und wobei der zweite Schalter eine elektrische Verbindung zwischen dem Drain des Treibertransistors und der Stromquelle steuert.