TW201308300A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW201308300A
TW201308300A TW101116350A TW101116350A TW201308300A TW 201308300 A TW201308300 A TW 201308300A TW 101116350 A TW101116350 A TW 101116350A TW 101116350 A TW101116350 A TW 101116350A TW 201308300 A TW201308300 A TW 201308300A
Authority
TW
Taiwan
Prior art keywords
transistor
pulse wave
output circuit
source
wave output
Prior art date
Application number
TW101116350A
Other languages
English (en)
Other versions
TWI594225B (zh
Inventor
Kouhei Toyotaka
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201308300A publication Critical patent/TW201308300A/zh
Application granted granted Critical
Publication of TWI594225B publication Critical patent/TWI594225B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Shift Register Type Memory (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

顯示裝置包含：複數個脈波輸出電路，其各自地輸出信號至兩種掃描線的其中一者；以及複數個反相脈波輸出電路，其各自地輸出來自該等脈波輸出電路所輸出之該等信號的反相或實質反相之信號至該兩種掃描線的另一者。該複數個反相脈波輸出電路的每一者係以使用於該複數個脈波輸出電路之操作的至少兩種信號而操作。因此，可減少該等反相脈波輸出電路中所產生之直通電流。

Description

顯示裝置
本發明有關顯示裝置，特別地，有關包含其中電晶體係n通道電晶體或p通道電晶體(僅一導電型的電晶體)之移位暫存器的顯示裝置。
已知之顯示裝置係其中配置於矩陣中的複數個像素包含個別開關之主動矩陣顯示裝置。各自像素依據透過開關所輸入之所欲電位(影像信號)，而顯示影像。
主動矩陣顯示裝置需要可藉由掃描線的電位而控制設置在像素中之開關的開關之電路(掃描線驅動器電路)。一般性的掃描線驅動器電路包含組合之n通道電晶體和p通道電晶體，但掃描線驅動器電路亦可使用n通道電晶體或p通道電晶體而形成。注意的是，前者掃描線驅動器電路可具有比後者掃描線驅動器電路更低的功率消耗。另一方面，後者掃描線驅動器電路可透過比前者掃描線驅動器電路更小數目的製造步驟而形成。
當掃描線驅動器電路係使用n通道電晶體或p通道電晶體而形成時，則所輸出至掃描線的電位會自所輸出至掃描線驅動器電路的電源供應電位改變。特別地，當掃描線驅動器電路係僅使用n通道電晶體而形成時，則至少一n通道電晶體係設置於掃描線與用以供應高電源供應電位至掃描線驅動器電路的佈線之間。從而，可輸出至掃描線的 高電位會由於該至少一n通道電晶體的臨限電壓，而自該高電源供應電位減少。在同樣的方式中，當掃描線驅動器電路係僅使用p通道電晶體而形成時，則可輸出至掃描線的低電位會自所供應至掃描線驅動器電路的低電源供應電位增加。
回應於上述問題，已提出有提供使用n通道電晶體或p通道電晶體而形成的掃描線驅動器電路，且其可不改變地輸出所供應至掃描線驅動器電路的電源供應電位至掃描線。
例如，在專利文獻1中所揭示之掃描線驅動器電路包含n通道電晶體，以控制掃描線與時脈信號之間的電性連接，該等時脈信號係以恆定頻率而在高電源供應電位與低電源供應電位之間交變。當高電源供應電位係輸入至該n通道電晶體的汲極時，則其閘極的電位可藉由使用該閘極與其源極之間的電容性耦合而增加。因此，在專利文獻1中所揭示的掃描線驅動器電路中，與該高電源供應電位相同或實質相同的電位可自n通道電晶體的源極輸出至掃描線。
設置於主動矩陣顯示裝置中所配置的每一個像素中之開關的數目並未受限於一。某些顯示裝置包含複數個開關於每一個像素中，且分別控制個別的開關以顯示影像。例如，專利文獻2揭示包含兩種電晶體(p通道電晶體及n通道電晶體)於每一個像素中的顯示裝置，且該等電晶體的開關係藉由不同的掃描線而予以分別控制。換言之，為 了要控制所分別設置之兩種掃描線的電位，係進一步設置兩種掃描線驅動器電路(掃描線驅動器電路A及掃描線驅動器電路B)。在專利文獻2中所揭示的顯示裝置中，分別設置的掃描線驅動器電路輸出具有實質反向相位的信號至掃描線。
[參考文件] [專利文獻]
[專利文獻1]日本公開專利申請案第2008-122939號
[專利文獻2]日本公開專利申請案第2006-106786號
如專利文獻2中所揭示地，亦存在有其中掃描線驅動器電路輸出所輸出至該兩種掃描線的其中一者之信號的反相或實質反相之信號至該兩種掃描線的另一者之顯示裝置。該掃描線驅動器電路係使用n通道電晶體或p通道電晶體而形成。例如，在專利文獻1中所揭示之輸出信號至掃描線的掃描線驅動器電路可輸出信號至該兩種掃描線的其中一者以及至反相器，且該反相器可輸出信號至該兩種掃描線的另一者。
注意的是，在其中反相器係使用n通道電晶體或p通道電晶體而形成的情況中，會產生大量的直通電流，而導致顯示裝置之高的功率消耗。
由於上述的緣故，本發明一實施例之目的在於降低包含其係使用n通道電晶體或p通道電晶體而形成的掃描線 驅動器電路之顯示裝置，在當該掃描線驅動器電路輸出所輸出至該兩種掃描線的其中一者之信號的反相或實質反相之信號至該兩種掃描線的另一者時之功率消耗。
依據本發明之一實施例的顯示裝置包含：複數個脈波輸出電路，其各自地輸出信號至兩種掃描線的其中一者；以及複數個反相脈波輸出電路，其各自地輸出來自該等脈波輸出電路所輸出之該等信號的反相或實質反相之信號至該兩種掃描線的另一者。該複數個反相脈波輸出電路的每一者係以使用於該複數個脈波輸出電路之操作的信號而操作。
特別地，本發明之一實施例係顯示裝置，包含：複數個像素，係配置於m列及n行中(m及n係大於或等於4之自然數)；第一至第m掃描線，其係各自地電性連接至配置於第一至第m列的對應者中之n個像素；第一至第m反相掃描線，其係各自地電性連接至配置於該第一至第m列的對應者中之該n個像素；以及移位暫存器，其係電性連接至該第一至第m掃描線及該第一至第m反相掃描線。配置於第k列(k係小於或等於m之自然數)中之該等像素各自包含第一開關及第二開關，該第一開關係藉由輸入選擇信號至第k掃描線而導通，以及該第二開關係藉由輸入該選擇信號至第k反相掃描線而導通。進一步地，該移位暫存器包含第一至第m脈波輸出電路及第一至第m反相脈波輸出電路。第s(s係小於或等於(m-2)之自然數)脈波輸出電路包含第一電晶體，該第s脈波輸出電路係輸 入起動脈波(僅當s係1時)或輸入來自第(s-1)脈波輸出電路所輸出之移位脈波，而輸出選擇信號至第s掃描線，且輸出移位脈波至第(s+1)脈波輸出電路，該第一電晶體係在從該起動脈波或來自該第(s-1)脈波輸出電路所輸出之該移位脈波的輸入開始直至移位週期結束之第一週期中導通，且在該第一週期中，藉由使用該第一電晶體的閘極與源極間之電容性耦合，而自該第一電晶體的該源極輸出與所輸入至該第一電晶體的汲極之第一時脈信號的電位相同或實質相同的電位。第(s+1)脈波輸出電路包含第二電晶體，該第(s+1)脈波輸出電路係輸入來自該第s脈波輸出電路所輸出之移位脈波，而輸出選擇信號至第(s+1)掃描線，且輸出移位脈波至第(s+2)脈波輸出電路，該第二電晶體係在從來自該第s脈波輸出電路所輸出之該移位脈波的輸入開始直至移位週期結束為止之第二週期之中導通，且在該第二週期中，藉由使用該第二電晶體的閘極與源極間之電容性耦合，而自該第二電晶體的該源極輸出與所輸入至該第二電晶體的汲極之第二時脈信號的電位相同或實質相同的電位。該第s脈波輸出電路包含第三電晶體，該第s脈波輸出電路係輸入來自該第s脈波輸出電路所輸出之移位脈波且輸入該第二時脈信號，而輸出選擇信號至第s反相掃描線，該第三電晶體係在從來自該第s脈波輸出電路所輸出之該移位脈波的輸入開始直至該第二時脈信號的電位改變為止之第三週期之中關閉，且在該第三週期之後，自該第三電晶體的源極輸出該選擇信號至該第s反相 掃描線。
本發明之另一實施例係顯示裝置，其中在上述顯示裝置中之所輸入至該第s反相脈波輸出電路的該第二時脈信號係藉由來自該第(s+1)脈波輸出電路所輸出之移位脈波所置換。
在依據本發明一實施例的顯示裝置中，該等反相脈波輸出電路的操作係藉由至少兩種信號所控制。因此，可減少該等反相脈波輸出電路之中所產生的直通電流。進一步地，使用於複數個脈波輸出電路之操作的信號係使用為該兩種信號。也就是說，該等反相脈波輸出電路可無需額外產生信號而操作。
在下文中，將參照附圖來詳細敘述本發明的實施例。注意的是，本發明並未受限於下文之說明，且熟習於本項技藝之該等人士將易於瞭解的是，各式各樣的改變及修正可不背離本發明之精神及範疇而予以做成。因此，本發明不應受限於以下之實施例的說明。
首先，將參照第1圖、第2A至第2D圖、第3A至3D圖、及第4A及4B圖來敘述依據本發明一實施例之顯示裝置的組態實例。
[顯示裝置的組態實例]
第1圖描繪顯示裝置的組態實例。在第1圖中的顯示 裝置包含複數個像素10，係配置於m列及n行中；掃描線驅動器電路1；信號線驅動器電路2；電流源3；m個掃描線4及m個反相掃描線5，其係各自電性連接至該等像素10的任一列，且其電位係藉由該掃描線驅動器電路1所控制；n個信號線6，其係各自電性連接至該等像素10的任一行，且其電位係藉由該信號線驅動器電路2所控制；以及電源供應線7，其係設置有複數個分支線且係電性連接至該電流源3。
[掃描線驅動器電路的組態實例]
第2A描繪包含於第1圖中的顯示裝置中之掃描線驅動器電路1的組態實例。在第2A圖中之掃描線驅動器電路1包含用以供應第一至第四時脈信號(GCK1至GCK4)以供掃描線驅動電路之用的佈線；用以供應第一至第四脈波寬度控制信號(PWC1至PWC4)的佈線；第一至第m脈波輸出電路20_1至20_m，其係透過掃描線4_1至4_m而電性連接至配置於第一至第m列中的像素10；以及第一至第m反相脈波輸出電路60_1至60_m，其係透過反相掃描線5_1至5_m而電性連接至配置於第一至第m列中的像素10。
第一至第m脈波輸出電路20_1至20_m係組構以每一移位週期地順序輸出移位脈波，而回應於所輸入至第一脈波輸出電路20_1內之用於掃描線驅動器電路的起動脈波(GSP)。特別地，在輸入用於掃描線驅動器電路的該起 動脈波(GSP)之後，第一脈波輸出電路20_1係在整個移位週期期間輸出移位脈波至第二脈波輸出電路20_2。接著，在將來自第一脈波輸出電路所輸出的移位脈波輸入至第二脈波輸出電路20_2之後，第二脈波輸出電路20_2係在整個移位週期期間輸出移位脈波至第三脈波輸出電路20_3。之後，重複上述之操作，直至移位脈波輸入至第m脈波輸出電路20_m時為止。
進一步地，第一至第m脈波輸出電路20_1至20_m具有當輸入移位脈波時，輸出選擇信號至個別的掃描線之功能。注意的是，選擇信號係用以使開關導通之信號，該開關的開關係藉由掃描線的電位所控制。
第2B圖描繪上述信號之特定波形的實例。
特別地，在第2B圖中之用於掃描線驅動器電路的第一時脈信號(GCK1)週期性地交變於高位準電位(高電源供應電位(Vdd)與低位準電位(低電源供應電位(Vss))之間，且具有大約1/4的工作比。用於掃描線驅動器電路的第二時脈信號(GCK2)具有自用於掃描線驅動器電路的第一時脈信號(GCK1)移位1/4週期的相位；用以掃描線驅動器電路的第三時脈信號(GCK3)具有自用於掃描線驅動器電路的第一時脈信號(GCK1)移位1/2週期的相位；以及用於掃描線驅動器電路的第四時脈信號(GCK4)具有自用於掃描線驅動器電路的第一時脈信號(GCK1)移位3/4週期的相位。
進一步地，第一脈波寬度控制信號(PWC1)的電位係 在用於掃描線驅動器電路的第一時脈信號(GCK1)之電位變成高位準電位之前，變成高位準電位，且在當用於掃描線驅動器電路的第一時脈信號(GCK1)之電位係高位準電位時的週期中，變成低位準電位，以及該第一脈波寬度控制信號(PWC1)具有小於1/4的工作比。第二脈波寬度控制信號(PWC2)具有自第一脈波寬度控制信號(PWC1)移位1/4週期的相位；第三脈波寬度控制信號(PWC3)具有自第一脈波寬度控制信號(PWC1)移位1/2週期的相位；以及第四脈波寬度控制信號(PWC4)具有自第一脈波寬度控制信號(PWC1)移位3/4週期的相位。
在第2A圖中的顯示裝置中，可施加相同的組態到第一至第m脈波輸出電路20_1至20_m。注意的是，包含於脈波輸出電路中之複數個端子的電性連接關係會根據該脈波輸出電路而不同。將參照第2A及2C圖來說明特定的連接關係。
第一至第m脈波輸出電路20_1至20_m之各者具有端子21至27。端子21至24以及端子26係輸入端子；端子25及27係輸出端子。
首先，將敘述端子21。第一脈波輸出電路20_1的端子21係電性連接至用以供應起動脈波(GSP)以供掃描線驅動器電路之用的佈線。第二至第m脈波輸出電路20_2至20_m的端子21係電性連接至其個別之前一級脈波輸出電路的個別端子27。
接著，將敘述端子22。第(4a-3)脈波輸出電路的端子 22(a係小於或等於m/4的自然數)係電性連接至用以供應第一時脈信號(GCK1)以供掃描線驅動器電路之用的佈線。第(4a-2)脈波輸出電路的端子22係電性連接至用以供應第二時脈信號(GCK2)以供掃描線驅動器電路之用的佈線。第(4a-1)脈波輸出電路的端子22係電性連接至用以供應第三時脈信號(GCK3)以供掃描線驅動器電路之用的佈線。第4a脈波輸出電路的端子22係電性連接至用以供應第四時脈信號(GCK4)以供掃描線驅動器電路之用的佈線。
然後，將敘述端子23。第(4a-3)脈波輸出電路的端子23係電性連接至用以供應第二時脈信號(GCK2)以掃描線驅動器電路之用的佈線。第(4a-2)脈波輸出電路的端子23係電性連接至用以供應第三時脈信號(GCK3)以供掃描線驅動器電路之用的佈線。第(4a-1)脈波輸出電路的端子23係電性連接至用以供應第四時脈信號(GCK4)以供掃描線驅動器電路之用的佈線。第4a脈波輸出電路的端子23係電性連接至用以供應第一時脈信號(GCK1)以供掃描線驅動器電路之用的佈線。
接著，將敘述端子24。第(4a-3)脈波輸出電路的端子24係電性連接至用以供應第一脈波寬度控制信號(PWC1)的佈線。第(4a-2)脈波輸出電路的端子24係電性連接至用以供應第二脈波寬度控制信號(PWC2)的佈線。第(4a-1)脈波輸出電路的端子24係電性連接至用以供應第三脈波寬度控制信號(PWC3)的佈線。第4a脈波輸出電路的端子24 係電性連接至用以供應第四脈波寬度控制信號(PWC4)的佈線。
然後，將敘述端子25。第x脈波輸出電路的端子25(x係小於或等於m的自然數)係電性連接至第x列中之掃描線4_x。
接著，將敘述端子26。第y脈波輸出電路的端子26(y係小於或等於(m-1)的自然數)係電性連接至第(y+1)脈波輸出電路的端子27。第m脈波輸出電路的端子26係電性連接至用以供應停止信號(STP)以供第m脈波輸出電路之用的佈線。在其中設置第(m+1)脈波輸出電路的情況中，用以第m脈波輸出電路的停止信號(STP)對應至來自第(m+1)脈波輸出電路的端子27之信號。特別地，用於第m脈波輸出電路的停止信號(STP)可藉由提供第(m+1)脈波輸出電路做為虛擬電路，或藉由自外部直接輸入該信號，而予以供應至第m脈波輸出電路。
在該等脈波輸出電路的各者中之端子27的連接關係已被敘述於上文。因此，將引用上文之說明。
在第2A圖中的顯示裝置中，可施加相同的組態到第一至第m反相脈波輸出電路60_1至60_m。然而，包含於反相脈波輸出電路中之複數個端子的電性連接關係會根據該反相脈波輸出電路而不同。將參照第2A及2D圖來說明特定的連接關係。
第1至第m反相脈波輸出電路60_1至60_m之各者具有端子61至63。端子61及62係輸入端子；端子63 係輸出端子。
首先，將敘述端子61。第(4a-3)反相脈波輸出電路的端子61係電性連接至用以供應第二時脈信號(GCK2)以供掃描線驅動器電路之用的佈線。第(4a-2)反相脈波輸出電路的端子61係電性連接至用以供應第三時脈信號(GCK3)以供掃描線驅動器電路之用的佈線。第(4a-1)反相脈波輸出電路的端子61係電性連接至用以供應第四時脈信號(GCK4)以供掃描線驅動器電路之用的佈線。第4a反相脈波輸出電路的端子61係電性連接至用以供應第一時脈信號(GCK1)以供掃描線驅動器電路之用的佈線。
接著，將敘述端子62。第x反相脈波輸出電路的端子62係電性連接至第x脈波輸出電路的端子27。
然後，將敘述端子63。第x反相脈波輸出電路的端子63係電性連接至第x列中之反相掃描線5_x。
[脈波輸出電路的組態實例]
第3A圖描繪第2A及2C圖中所描繪之脈波輸出電路的組態實例。在第3A圖中所描繪之脈波輸出電路包含電晶體31至39。
電晶體31之源極及汲極的其中一者係電性連接至供應高電源供應電位(Vdd)之佈線(下文中亦稱為高電源供應電位線)；以及電晶體31之閘極係電性連接至端子21。
電晶體32之源極及汲極的其中一者係電性連接至用以供應低電源供應電位(Vss)之佈線(下文中亦稱為低電源 供應電位線)；以及電晶體32之源極及汲極的另一者係電性連接至電晶體31之源極及汲極的另一者。
電晶體33之源極及汲極的其中一者係電性連接至端子22；電晶體33之源極及汲極的另一者係電性連接至端子27；以及電晶體33之閘極係電性連接至電晶體31之源極及汲極的另一者及電晶體32之源極及汲極的另一者。
電晶體34之源極及汲極的其中一者係電性連接至低電源供應電位線；電晶體34之源極及汲極的另一者係電性連接至端子27；以及電晶體34之閘極係電性連接至電晶體32之閘極。
電晶體35之源極及汲極的其中一者係電性連接至低電源供應電位線；電晶體35之源極及汲極的另一者係電性連接至電晶體32之閘極及電晶體34之閘極；以及電晶體35之閘極係電性連接至端子21。
電晶體36之源極及汲極的其中一者係電性連接至高電源供應電位線；電晶體36之源極及汲極的另一者係電性連接至電晶體32之閘極，電晶體34之閘極，及電晶體35之源極及汲極的另一者；以及電晶體36之閘極係電性連接至端子26。
電晶體37之源極及汲極的其中一者係電性連接至高電源供應電位線；電晶體37之源極及汲極的另一者係電性連接至電晶體32之閘極，電晶體34之閘極，電晶體35之源極及汲極的另一者，及電晶體36之源極及汲極的 另一者；以及電晶體37之閘極係電性連接至端子23。
電晶體38之源極及汲極的其中一者係電性連接至端子24；電晶體38之源極及汲極的另一者係電性連接至端子25；以及電晶體38之閘極係電性連接至電晶體31之源極及汲極的另一者，電晶體32之源極及汲極的另一者，及電晶體33之閘極。
電晶體39之源極及汲極的其中一者係電性連接至低電源供應電位線；電晶體39之源極及汲極的其中一者係電性連接至端子25；以及電晶體39之閘極係電性連接至電晶體32之閘極，電晶體34之閘極，電晶體35之源極及汲極的另一者，電晶體36之源極及汲極的另一者，及電晶體37之源極及汲極的另一者。
注意的是，在以下說明中，其中電性連接電晶體31之源極及汲極的另一者、電晶體32之源極及汲極的另一者、電晶體33之閘極、以及電晶體38之閘極的節點係稱為節點A。此外，其中電性連接電晶體32之閘極、電晶體34之閘極、電晶體35之源極及汲極的另一者、電晶體36之源極及汲極的另一者、電晶體37之源極及汲極的另一者、以及電晶體39之閘極的節點係稱為節點B。
[脈波輸出電路的操作實例]
將參照第3B圖來敘述上述之脈波輸出電路的操作實例。特別地，第3B圖描繪當移位脈波係自第一脈波輸出電路20_1輸入時，所輸入至第二脈波輸出電路20_2的個 別端子之信號，由該等個別端子所輸出之信號的電位，以及節點A及B的電位。進一步地，亦描繪來自第三脈波輸出電路20_3的端子25所輸出之信號(Gout3)，以及來自其端子27所輸出之信號(SRout3，輸入至第二脈波輸出電路20_2的端子26之信號)。注意的是，在第3B圖之中，Gout表示由該等脈波輸出電路的任何者所輸出至對應之掃描線的信號，以及SRout表示由該等脈波輸出電路的任何者所輸出至其後一級之脈波輸出電路的信號。
首先，請參閱第3B圖，將敘述其中移位脈波係自第一脈波輸出電路20_1輸入至第二脈波輸出電路20_2的情況。
在週期t1中，高位準電位(高電源供應電位(Vdd))係輸入至端子21。因此，電晶體31及35導通。結果，節點A的電位增加至高位準電位(自高電源供應電位(Vdd)減少電晶體31之臨限電壓的電位)，且節點B的電位減少至低電源供應電位(Vss)。從而，電晶體33及38導通，以及電晶體32、34、及39關閉。由上述可知，在週期t1中，來自端子27所輸出之信號係輸入至端子22，且來自端子25所輸出之信號係輸入至端子24。在此，於週期t1中，所輸入至端子22之信號及所輸入至端子24之信號二者均係在低位準電位(低電源供應電位(Vss))。因而，在週期t1中，第二脈波輸出電路20_2輸出低位準電位(低電源供應電位(Vss))至第三脈波輸出電路20_3的端子21及至像素部中之第二列中的掃描線。
在週期t2中，所輸入至該等端子之信號的位準並未自週期t1中之該等位準改變。因此，來自端子25及27所輸出之信號的電位亦未被改變；低位準電位(低電源供應電位(Vss))係自該處輸出。
在週期t3中，高位準電位(高電源供應電位(Vdd))係輸入至端子24。注意的是，節點A的電位(電晶體31之源極的電位)係在週期t1中增加至高位準電位(其係自高電源供應電位(Vdd)減少電晶體31之臨限電壓的電位)。因此，電晶體31關閉。此時，對端子24之高位準電位(高電源供應電位(Vdd))的輸入藉由使用電晶體38之閘極與源極間的電容性耦合，而進一步增加節點A的電位(電晶體38之閘極的電位)(自舉)。由於該自舉，來自端子25所輸出之信號的電位並不會自所輸入至端子24的高位準電位(高電源供應電位(Vdd))減少。因而，在週期t3中，第二脈波輸出電路20_2輸出高位準電位(高電源供應電位(Vdd))=選擇信號)至像素部中之第二列中的掃描線。
在週期t4中，高位準電位(高電源供應電位(Vdd))係輸入至端子22。結果，因為節點A的電位已由於自舉而增加，所以來自端子27所輸出之信號的電位並不會自所輸入至端子22的高位準電位(高電源供應電位(Vdd))減少。因而，在週期t4中，端子27輸出所輸入至端子22的高位準電位(高電源供應電位(Vdd))。也就是說，第二脈波輸出電路20_2輸出高位準電位(高電源供應電位(Vdd))=移位脈波)至第三脈波輸出電路20_3的端子21。 在週期t4中，所輸入至端子24之信號的電位係保持於高位準電位(高電源供應電位(Vdd))，以致使來自第二脈波輸出電路20_2所輸出至像素部中之第二列中的掃描線之信號的電位保持於高位準電位(高電源供應電位(Vdd))=選擇信號)。進一步地，低位準電位(低電源供應電位(Vss))被輸入至端子21以關閉電晶體35，此並不會直接影響到週期t4中之來自第二脈波輸出電路20_2所輸出的信號。
在週期t5中，低位準電位(低電源供應電位(Vss))係輸入至端子24。在該週期中，電晶體38保持導通。因而，在週期t5中，第一脈波輸出電路20_1輸出低位準電位(低電源供應電位(Vss))至像素部中之第二列中的掃描線。
在週期t6中，所輸入至該等端子之信號的位準並未自週期t5中之該等位準改變。因此，來自端子25及27所輸出之信號的電位亦未被改變；低位準電位(低電源供應電位(Vss))係自端子25輸出，以及高位準電位(高電源供應電位(Vdd))=移位脈波)係自端子27輸出。
在週期t7中，高位準電位(高電源供應電位(Vdd))係輸入至端子23。因此，電晶體37導通。結果，節點B的電位增加至高位準電位(自高電源供應電位(Vdd)減少電晶體37之臨限電壓的電位)，以致使電晶體32、34、及39導通。從而，節點A的電位減少至低位準電位(低電源供應電位(Vss))，以致使電晶體33及38關閉。由上述可知，在週期t7中，來自端子25及27所輸出之信號二者 係在低電源供應電位(Vss)。換言之，在週期t7中，第二脈波輸出電路20_2輸出低電源供應電位(Vss)至第三脈波輸出電路20_3的端子21及像素部中之第二列中的掃描線。
[反相脈波輸出電路的組態實例]
第3C圖描繪第2A及2D圖中所描繪之反相脈波輸出電路的組態實例。在第3C圖中所描繪之反相脈波輸出電路包含電晶體71至74。
電晶體71之源極及汲極的其中一者係電性連接至高電源供應電位線；以及電晶體71之閘極係電性連接至端子61。
電晶體72之源極及汲極的其中一者係電性連接至低電源供應電位線；電晶體72之源極及汲極的另一者係電性連接至電晶體71之源極及汲極的其中一者；以及電晶體72之閘極電性連接至端子62。
電晶體73之源極及汲極的其中一者係電性連接至高電源供應電位線；電晶體73之源極及汲極的另一者係電性連接至端子63；以及電晶體73之閘極係電性連接至電晶體71之源極及汲極的另一者及電晶體72之源極及汲極的另一者。
電晶體74之源極及汲極的其中一者係電性連接至低電源供應電位線；電晶體74之源極及汲極的另一者係電性連接至端子63；以及電晶體74之閘極係電性連接至端 子62。
注意的是，在以下說明中，其中電性連接電晶體71之源極及汲極的另一者、電晶體72之源極及汲極的另一者、以及電晶體73之閘極的節點係稱為節點C。
[反相脈波輸出電路的操作實例]
將參照第3D圖來敘述反相脈波輸出電路的操作實例。特別地，第3D圖描繪第3B圖中的週期t1至t7中之所輸入至第二反相脈波輸出電路20_2的信號，自該處所輸出之信號的電位，及節點C的電位。注意的是，在第3D圖中，所輸入至該等端子的信號係各自顯示於括弧中。進一步地，在第3D圖中，GBout表示所輸入至反相脈波輸出電路的反相掃描線之任一者的信號。
在週期t1至t3中，低位準電位係輸入至端子61及62。因此，電晶體71、72、及74關閉。從而，節點C的電位保持於高位準電位。因而，電晶體73導通。節點C的電位係由於使用電晶體73之閘極與源極(在週期t1至t3中所電性連接至端子63之源極及汲極的另一者)間的電容性耦合(自舉)，而高於高電源供應電位(Vdd)與電晶體73之臨限電壓的總和。由上述可知，在週期t1至t3中，來自端子63所輸出之信號的電位係高電源供應電位(Vdd)。也就是說，在週期t1至t3中，第二反相脈波輸出電路60_2輸出高電源供應電位(Vdd)至像素部中之第二列中的反相掃描線。
在週期t4中，高位準電位(高電源供應電位(Vdd))係輸入至端子62。因此，電晶體72及74導通。從而，節點C的電位減少至低位準電位(低電源供應電位(Vss))，以致使電晶體73關閉。由上述可知，在週期t4中，來自端子63所輸出之信號的電位變成低電源供應電位(Vss)。也就是說，在週期t4中，第二反相脈波輸出電路60_2輸出低電源供應電位(Vss)至像素部中之第二列中的反相掃描線。
在週期t5及t6中，所輸入至該等端子之信號的位準並未自週期t4中之該等位準改變。因此，來自端子63所輸出之信號的電位亦未被改變；低位準電位(低電源供應電位(Vss))被輸出。
在週期t7中，高位準電位(高電源供應電位(Vdd))係輸入至端子61，以及低位準電位(低電源供應電位(Vss))係輸入至端子62。因此，電晶體71導通，且電晶體72及74關閉。從而，節點C的電位減少至高位準電位(高電源供應電位(Vdd)減少電晶體71之臨限電壓的電位)，以致使電晶體73導通。進一步地，節點C的電位藉由使用電晶體73之閘極與源極間的電容性耦合(自舉)，而高於高電源供應電位(Vdd)與電晶體73之臨限電壓的總和。由上述可知，在週期t7中，來自端子63所輸出之信號的電位變成高電源供應電位(Vdd)。也就是說，在週期t7中，第二反相脈波輸出電路60_2輸出高電源供應電位(Vdd)至像素部中之第二列中的反相掃描線。
[像素的組態實例]
第4A圖係描繪第1圖中之像素10的組態實例之電路圖。在第4A圖中之像素10包括電晶體11至16，電容器17，及包含有機材料之元件18，而該有機材料係藉由一對電極間之電流激勵而發射出光(在下文中亦稱作有機電發光(EL)元件)。
電晶體11之源極及汲極的其中一者係電性連接至信號線6；以及電晶體11之閘極係電性連接至掃描線4。
電晶體12之源極及汲極的其中一者係電性連接至用以供應共同電位之佈線；以及電晶體12之閘極係連接至掃描線4。注意的是，此處之共同電位係低於所給定至電源供應線7的電位。
電晶體13之閘極係電性連接至掃描線4。
電晶體14之源極及汲極的其中一者係電性連接至電源供應線7；電晶體14之源極及汲極的另一者係電性連接至電晶體13之源極及汲極的其中一者；以及電晶體14之閘極係電性連接至反相掃描線5。
電晶體15之源極及汲極的其中一者係電性連接至電晶體13之源極及汲極的該其中一者和電晶體14之源極及汲極的該另一者；電晶體15之源極及汲極的另一者係電性連接至電晶體11之源極及汲極的另一者；以及電晶體15之閘極係電性連接至電晶體13之源極及汲極的另一者。
電晶體16之源極及汲極的其中一者係電性連接至電晶體11之源極及汲極的該另一者和電晶體15之源極及汲極的另一者；電晶體16之源極及汲極的另一者係電性連接至電晶體12之源極及汲極的另一者；以及電晶體16之閘極係電性連接至反相掃描線5。
電容器17之一電極係電性連接至電晶體13之源極及汲極的該另一者和電晶體15之閘極；電容器17之另一電極係電性連接至電晶體12之源極及汲極的該另一者和電晶體16之源極及汲極的該另一者。
有機EL元件18之陽極係電性連接至電晶體12之源極及汲極的該另一者，電晶體16之源極及汲極的該另一者，和電容器17之該另一電極。有機EL元件18之陰極係電性連接至用以供應共同電位之該佈線。注意的是，所給定至電性連接至電晶體12之源極及汲極的其中一者之該佈線的共同電位可以與所給定至有機EL元件18之陰極的共同電位不同。
在下文中，其中電性連接電晶體13之源極及汲極的該另一者，電晶體15之閘極、以及電容器17之該一電極的節點係稱為節點D。其中電性連接電晶體13之源極及汲極的該r其中一者，電晶體14之源極及汲極的該另一者，以及電晶體15之源極及汲極的該其中一者之節點係稱為節點E。其中電性連接電晶體11之源極及汲極的該另一者，電晶體15之源極及汲極的該另一者，以及電晶體16之源極及汲極的該其中一者之節點係稱為節點F。 其中電性連接電晶體12之源極及汲極的該另一者，電晶體16之源極及汲極的該另一者，電容器17之該另一電極，以及有機EL元件18之陽極的節點係稱為節點G。
[像素的操作實例]
將參照第4B圖來敘述上述像素的操作實例。特別地，第4B圖描繪第3B及3D圖中的週期t1至t7中之配置於像素部中的第二列中之掃描線4_2及反相掃描線5_2的電位，以及所輸入至信號線6的影像信號。在第4B圖中，所輸入至佈線之信號係各自顯示於括弧中。進一步地，在第4B圖中，“DATA”表示影像信號。
在週期t1及t2中，選擇信號並未被輸入至掃描線4_2，且選擇信號係輸入至反相掃描線5_2。因此，電晶體11、12、及13關閉，以及電晶體14及16導通。從而，對應於電晶體15之閘極的電位(節點D的電位)之電流係自電源供應線供應至有機EL元件18。也就是說，像素10依據保持於電容器17中之影像信號而顯示影像。注意的是，在週期t1及t2中，用於第一列中所配置之像素的影像信號(data_1)係自信號線驅動電路2輸入至信號線6。
在週期t3中，選擇信號係輸入至掃描線4_2。因此，電晶體11、12、及13導通，而導致例如，電容器17的該一電極與信號線6之間以及電容器17的該一電極與電源供應線7之間的短路。因而，保持於電容器17中的影 像信號會失去(初始化)。
在週期t4中，選擇信號並未被輸入至反相掃描線5_2。因此，電晶體14及16關閉。進一步地，用於第二列中所配置之像素的影像信號(data_2)係輸入至信號線6。因而，節點F具有對應於影像信號(data_2)的電位。
注意的是，在週期t4中，節點D及E具有對應於影像信號(data_2)的電位與電晶體15的臨限電壓之總和的電位(下文中稱為資料電位)。此係因為當節點D及E具有高於資料電位的電位時，則電晶體15會導通且節點D及E的電會減少至該資料電位。進一步地，即使當，在電晶體14及16關閉以及電晶體15關閉之後(在節點D及E具有等於節點F的電位與電晶體15的臨限電壓之總和的電位之後)，節點F的電位改變至對應於影像信號(data_2)的電位時，節點D的電位會由於使用節點D與F間之電容性耦合而改變。因而，節點D及E的電位亦係在此情況中，減少至該資料電位。
在週期t4中，由於節點G與用以透過電晶體12而供應共同電位的佈線之間的短路，節點G的電位變成共同電位。
因而，在週期t4中，所供應至電容器17之電壓等於資料電位(節點D的電位)與共同電位(節點G的電位)之間的差異。
在週期t5及t6中，選擇信號並未被輸入至掃描線4_2。因此，電晶體11、12、及13關閉。
在週期t7中，選擇信號係輸入至反相掃描線5_2。因此，電晶體14及16導通。注意的是，已知電晶體之飽和區中的汲極電流係與電晶體的臨限電壓和電晶體之閘極及源極間的電壓之間的電位差之平方成比例。在此，電晶體15之閘極及源極間的電壓變成施加至電容器17的電壓(資料電壓(對應於影像信號(data_2)的電位與電晶體15的臨限電壓之總和)和共同電位之間的差異)。因而，在電晶體15之飽和區中的汲極電流係與對應於影像信號(data_2)的電位和共同電位之間的差異之平方成比例。在此情況中，在電晶體15之飽和區中的汲極電流並不相依於電晶體15的臨限電壓。
注意的是，節點G的電位改變，以致與電晶體15中所產生之電流相同的電流流至有機EL元件18。在此，當節點G的電位改變時，則節點D的電位會由於使用透過電容器17之電容性耦合而改變。因此，即使當節點G的電位改變時，電晶體15亦可供應恆定的電流至有機EL元件18。
透過上述操作，像素10可依據影像信號(data_2)而顯示影像。
[在此說明書中所揭示的顯示裝置]
在此說明書中所揭示的顯示裝置中，反相脈波輸出電路的操作係藉由至少兩種信號所控制。因此，可降低反相脈波輸出電路之中所產生的直通電流。進一步地，使用於 複數個脈波輸出電路之操作的信號係使用做為該兩種信號。也就是說，反相脈波輸出電路可無需額外產生信號而操作。
[變化例]
上述顯示裝置係本發明之一實施例；本發明亦可包含具有與上述顯示裝置的結構不同之結構的顯示裝置。以下顯示本發明之另一實施例的實例。注意的是，本發明亦包含具有顯示為本發明另一實施例之實例的任何以下之複數個元件的顯示裝置。
[顯示裝置的變化例]
做為上述之顯示裝置，已例示包含有機EL元件於每一個像素中之有機EL元件的顯示裝置(下文中亦稱為EL顯示裝置)；然而，本發明之顯示裝置並未受限於EL顯示裝置。例如，本發明之顯示裝置可係藉由控制液晶之配向而顯示影像的顯示裝置(液晶顯示裝置)。
[掃描線驅動器電路的變化例]
進一步地，包含於上述顯示裝置中之掃描線驅動器電路的組態並未受限於第2A圖中之該者。例如，可使用第5圖、第6A圖、及第7圖中之掃描線驅動器電路的任一者做為包含於上述顯示裝置中之掃描線驅動器電路。
在第5圖中之掃描線驅動器電路1係與第2A圖中之 掃描線驅動器電路1不同，其中第y反相脈波輸出電路60_y(y係小於或等於(m-1)之自然數)的端子61係電性連接至第(y+1)脈波輸出電路的端子27，且第m反相脈波輸出電路60_m的端子61係電性連接至用以供應停止信號(STP)以供第m脈波輸出電路之用的佈線。在第5圖中之掃描線驅動器電路1亦可輸出與來自第2A圖中的掃描線驅動器電路1所輸出之該等信號相似的信號至掃描線及反相掃描線。
在第2A圖中的掃描線驅動器電路1中，高位準電位係以短於第5圖中之掃描線驅動器電路1的週期之週期，而輸入至反相脈波輸出電路的端子61。也就是說，包含於反相脈波輸出電路中之電晶體71係在更短的週期之中導通(請參閱第2A、2B、及2D圖以及第3C圖)。因而，即使當包含於反相脈波輸出電路中之電晶體73的閘極電位係由於電晶體72或其類似者之中所產生的漏電流而減少時，亦可再增加電位。因此，可降低該反相脈波輸出電路輸出低於高電源供應電位(Vdd)的電位至對應之反相掃描線的機率。
另一方面，在第5圖中之掃描線驅動器電路1中，用以供應掃描線驅動器電路第一至第四時脈信號(GCK1至GCK4)之佈線的寄生電容可低於第2A圖中之掃描線驅動器電路1中的該等者。因此，第5圖中之掃描線驅動器電路1具有比第2A圖中之掃描線驅動器電路1更低的功率消耗。
在第6A圖中之掃描線驅動器電路1係與第2A圖中之掃描線驅動器電路1不同，其中其係以用於掃描線驅動器電路之兩種時脈信號以及兩種脈波寬度控制信號而操作。因而，在脈波輸出電路與反相脈波輸出電路之間的連接關係亦係不同(請參閱第6A圖)。
特別地，在第6A圖中之掃描線驅動器電路1包含用以供應掃描線驅動器電路第五時脈信號(GCK5)的佈線，用以供應掃描線驅動器電路第六時脈信號(GCK6)的佈線，用以供應第五脈波寬度控制信號(PWC5)的佈線，以及用以供應第六脈波寬度控制信號(PWC6)的佈線。
第6B圖描繪第6A圖中的上述信號之特定波形的實例。在第6B圖中之用於掃描線驅動器電路的第五時脈信號(GCK5)週期性地交變於高位準電位(高電源供應電位(Vdd))與低位準電位(低電源供應電位(Vss))之間，且具有約1/2的工作比。進一步地，用於掃描線驅動器電路的第六時脈信號(GCK6)具有自用於掃描線驅動器電路的第五時脈信號(GCK5)移位1/2週期的相位。第五脈波寬度控制信號(PWC5)的電位係在用於掃描線驅動器電路之第五時脈信號(GCK5)的電位變成高位準電位之前變成高位準電位，以及在當用於掃描線驅動器電路之第五時脈信號(GCK5)的電位係高位準電位時之週期中，變成低位準電位，且該第五脈波寬度控制信號(PWC5)具有小於1/2的工作比。第六脈波寬度控制信號(PWC6)具有自第五脈波寬度控制信號(PWC5)移位1/2週期的相位。
在第6A圖中之掃描線驅動器電路1亦可輸出與來自第2A圖中的掃描線驅動器電路1所輸出之該等信號相似的信號至掃描線及反相掃描線。
注意的是，在第2A圖中之掃描線驅動器電路1中，用以供應掃描線驅動器電路第一至第四時脈信號(GCK1至GCK4)之佈線的寄生電容可低於第6A圖中之掃描線驅動器電路1中之該等者。因此，第2A圖中之掃描線驅動器電路1具有比第6A圖中之掃描線驅動器電路1更低的功率消耗。
另一方面，在第6A圖中之掃描線驅動器電路1中，用於該掃描線驅動器電路的操作所必要之信號的數目可以比第2A圖中之掃描線驅動器電路1中更小。
在第7圖中之掃描線驅動器電路1係與第2A圖中之掃描線驅動器電路1不同，其中其係無需脈波寬度控制信號而操作。因而，在脈波輸出電路與反相脈波輸出電路之間的連接關係亦係不同(請參閱第7圖)。
在第7圖中之掃描線驅動器電路1中，自脈波輸出電路輸出至對應之掃描線的選擇信號係與輸出至後一級之脈波輸出電路的移位脈波相同之信號。因此，自脈波輸出電路輸出至掃描線的信號(掃描線的電位)與自反相脈波輸出電路輸出至反相掃描線的信號(反相掃描線的電位)具有反向的相位。可使用第7圖中之掃描線驅動器電路1做為包含於顯示裝置中的掃描線驅動器電路。
注意的是，在第2A圖中之掃描線驅動器電路1中， 於用以輸出選擇信號至第y列中之掃描線的週期與用以輸出選擇信號至第(y+1)列中之掃描線的週期之間，具有比第7圖中之掃描線驅動器電路1中更寬的間距。因此，即使當用於掃描線驅動器電路之第一至第四時脈信號(GCK1至GCK4)的任一者延遲或具有變鈍的波形時，則相較於第6A圖中之掃描線驅動器電路1，在第7圖中之掃描線驅動器電路1可準確輸入影像信號至像素。
另一方面，在第7圖中之掃描線驅動器電路1中，用於該掃描線驅動器電路的操作所必要之信號的數目可以比第2A圖中之掃描線驅動器電路1中更小。
[脈波輸出電路的變化例]
包含於上述掃描線驅動器電路中之脈波輸出電路的組態並未受限於第3A圖中之該者。例如，可使用第8A及8B圖以及第9A及9B圖中之脈波輸出電路的任一者做為包含於上述掃描線驅動器電路中的脈波輸出電路。
進一步地，在第8A圖中之脈波輸出電路具有其中添加電晶體50至第3A圖中之脈波輸出電路的組態。電晶體50之源極及汲極的其中一者係電性連接至高電源供應電位線；電晶體50之源極及汲極的另一者係電性連接電晶體32的閘極，電晶體34的閘極，電晶體35之源極及汲極的另一者，電晶體36之源極及汲極的另一者，電晶體37之源極及汲極的另一者，和電晶體39的閘極；以及電晶體50之閘極係電性連接至重設端子(Reset)。注意的 是，高位準電位可在顯示裝置的垂直馳返週期中被輸入至重設端子，且低位準電位可在除了該垂直馳返週期之外的週期中被輸入至該重設端子。因此，可使脈波輸出電路之各自節點的電位初始化，以致可防止動作失調。
第8B圖中之脈波輸出電路具有其中添加電晶體51至第3A圖中之脈波輸出電路的組態。電晶體51之源極及汲極的其中一者係電性連接至電晶體31之源極及汲極的另一者和電晶體32之源極及汲極的另一者，；電晶體51之源極及汲極的另一者係電性連接至電晶體33之閘極和電晶體38之閘極；以及電晶體51之閘極係電性連接至高電源供應電位線。注意的是，電晶體51係在當節點A具有高位準電位時的週期(第3B圖中的週期t1至t6)中關閉。因此，其中添加電晶體51的組態可在週期t1至t6中，中斷電晶體33的閘極與電晶體38的閘極之間以及電晶體31之源極及汲極的另一者與電晶體32之源極及汲極的另一者之間的電性連接。因而，可在包含於週期t1至t6中的週期中降低脈波輸出電路中之自舉期間的負載。
第9A圖中之脈波輸出電路具有其中添加電晶體52至第8B圖中之脈波輸出電路的組態。電晶體52之源極及汲極的另一者係電性連接至電晶體33的閘極和電晶體51之源極及汲極的另一者；電晶體52之源極及汲極的另一者係電性連接至電晶體38的閘極；以及電晶體52之閘極係電性連接至高電源供應電位線。以與上文相似之方式，可以以電晶體52而降低脈波輸出電路中之自舉期間的負 載。
第9B圖之脈波輸出電路具有其中電晶體51係自第9A圖中所描繪之脈波輸出電路去除，且電晶體53係添加至第9A圖中所描繪之脈波輸出電路的組態。電晶體53之源極及汲極的其中一者係電性連接至電晶體31之源極及汲極的另一者，電晶體32之源極及汲極的另一者，和電晶體52之源極及汲極的該一者，電晶體53之源極及汲極的另一者係電性連接至電晶體33的閘極；以及電晶體53之閘極係電性連接至高電源供應電位線。以與上文相似之方式，可以以電晶體53而降低脈波輸出電路中之自舉期間的負載。進一步地，可在電晶體33及38的開關上減少脈波輸出電路中所產生的假脈波的效應。
[反相脈波輸出電路的變化例]
包含於上述掃描線驅動器電路中之反相脈波輸出電路的組態並未受限於第3C圖中之該者。例如，可使用第10A至10C圖中之反相脈波輸出電路的任一者做為包含於上述掃描線驅動器電路中的反相脈波輸出電路。
在第10A圖中之反相脈波輸出電路具有其中添加電容器80至第3C圖中之反相脈波輸出電路的組態。電容器80之一電極係電性連接至電晶體71之源極及汲極的另一者，電晶體72之源極及汲極的另一者，和電晶體73的閘極；以及電容器80之另一電極係電性連接至端子63。注意的是，電容器80可防止電晶體73之閘極的電位改變。 另一方面，在第3C圖中之反相脈波輸出電路可具有比第10A圖中之反相脈波輸出電路更小的電路面積。
在第10B圖中之反相脈波輸出電路具有其中添加電晶體81至第10A圖中之反相脈波輸出電路的組態。電晶體81之源極及汲極的其中一者係電性連接至電晶體71之源極及汲極的另一者和電晶體72之源極及汲極的另一者，電晶體81之源極及汲極係電性連接至電晶體73的閘極和電容器80的該一電極；以及電晶體81之閘極係電性連接至高電源供應電位線。注意的是，電晶體81可防止電晶體71及72的崩潰。特別地，在第3C圖中之反相脈波輸出電路中，節點C之電位會由於該自舉而重大地改變，以致使電晶體71及72的源極與汲極間(特別地，電晶體72的源極與汲極間)之電壓大大地改變，而導致電晶體71及72的崩潰。對照地，在第10B圖中之反相脈波輸出電路中，當電晶體73之閘極的電位係藉由該自舉而增加時，則電晶體81關閉，以致使節點C的電位並不會由於該自舉而大大地改變。因而，可減少電晶體71及72的源極與汲極間之電壓的改變。另一方面，在第3C圖或第10A圖中之反相脈波輸出電路可具有比第10B圖中之反相脈波輸出電路更小的電路面積。
第10C圖中之反相脈波輸出電路具有使得電性連接至電晶體73之源極及汲極的其中一者之佈線自第3C圖中的反相脈波輸出電路中之高電源供應電位線改變至用以供應電源供應電位(Vcc)之佈線。在此，電源供應電位(Vcc)係 高於低電源供應電位(Vss)且低於高電源供應電位(Vdd)。進一步地，此改變了可降低來自反相脈波輸出電路所輸出至對應之反相掃描線的電位改變之機率。而且，可防止上述之崩潰。另一方面，在第3C圖中之反相脈波輸出電路中，用於反相脈波輸出電路的操作所必要之電源供應電位的數目可以比第10C圖中之反相脈波輸出電路中更小。
[像素的變化例]
包含於上述顯示裝置中之像素的組態並未受限於第4A圖中之組態。例如，雖然第4A圖中之像素僅係使用n通道電晶體而形成。但本發明並未受限於此組態。也就是說，在依據本發明一實施例的顯示裝置中，像素可選擇性地僅使用p通道電晶體，或組合之n通道電晶體和p通道電晶體而形成。
注意的是，如第4A圖中所描繪地，當所設置於像素中之電晶體僅係一導電性類型時，則可使該等像素高度地成一體。此係因為在其中藉由佈植雜質至半導體層而給定不同的導電性類型至電晶體的情況中，需提供間隙(餘裕度)於n通道電晶體與p通道電晶體之間。對照地，在其中像素係僅使用一導電性類型之電晶體而形成的情況中，該間隙並非必要的。
[電晶體的特定實例]
下文將參照第11A至11D圖及第12A至12D圖來敘 述包含於上述掃描線驅動器電路中之電晶體的特定實例。注意的是，下文所敘述之該等電晶體的任一者可包含於掃描線驅動器電路及像素二者之中。
電晶體的通道形成區可使用任何半導體材料而形成；例如，可使用諸如矽或鍺化矽之包含族14元素的半導體材料，包含金屬氧化物的半導體材料，或其類似物。進一步地，該等半導體材料的任一者可係非晶或晶體性。
而且，可使用任何氧化物半導體材料，且較佳地，使用包含選自In、Ga、Sn、及Zn至少一者的氧化物半導體。例如，較佳地使用In-Sn-Zn-O為主氧化物做為氧化物半導體，因為可獲得具有高的場效應遷移率和高的可靠度之電晶體。此規則亦可被施加至下列氧化物：諸如In-Sn-Ga-Zn-O為主氧化物之四成分金屬氧化物；諸如In-Ga-Zn-O為主氧化物(亦稱為IGZO)，In-Al-Zn-O為主氧化物，Sn-Ga-Zn-O為主氧化物，Al-Ga-Zn-O為主氧化物，Sn-Al-Zn-O為主氧化物，In-Hf-Zn-O為主氧化物，In-La-Zn-O為主氧化物，In-Ce-Zn-O為主氧化物，In-Pr-Zn-O為主氧化物，In-Nd-Zn-O為主氧化物，In-Pm-Zn-O為主氧化物，In-Sm-Zn-O為主氧化物，In-Eu-Zn-O為主氧化物，In-Gd-Zn-O為主氧化物，In-Tb-Zn-O為主氧化物，In-Dy-Zn-O為主氧化物，In-Ho-Zn-O為主氧化物，In-Er-Zn-O為主氧化物，In-Tm-Zn-O為主氧化物，In-Yb-Zn-O為主氧化物，或In-Lu-Zn-O為主氧化物之三成分金屬氧化物；諸如In-Zn-O為主氧化物，Sn-Zn-O為主氧化 物，Al-Zn-O為主氧化物，Zn-Mg-O為主氧化物，Sn-Mg-O為主氧化物，In-Mg-O為主氧化物，或In-Ga-O為主氧化物，之二成分金屬氧化物；諸如In-O為主氧化物，Sn-O為主氧化物，或Zn-O為主氧化物，之單一成分金屬氧化物；以及其類似物。
第11A至11D圖及第12A至12D圖描繪其中通道係形成於氧化物半導體中之電晶體的特定實例。注意的是，第11A至11D圖及第12A至12D圖描繪底部閘極電晶體的特定實例，但頂部閘極電晶體亦可被使用做為該電晶體。進一步地，第11A至11D圖及第12A至12D圖描繪交錯電晶體的特定實例，但共平面電晶體亦可被使用做為該電晶體。
第11A至11D圖係橫剖面視圖，描繪用以製造電晶體(所謂通道蝕刻型電晶體)的步驟。
首先，導電膜係形成於基板400上，該基板400係具有絕緣表面的基板，且然後，閘極電極層401係藉由使用光罩之光微影術步驟而被設置。
做為基板400，較佳地使用可致能大量生產之玻璃基板。做為使用於基板400之玻璃基板，可使用當將被執行於稍後步驟中之加熱處理的溫度係高時，其應變點應高於或等於730℃之玻璃基板。用於該基板400，例如，可使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃之玻璃材料。
可將用作基底層的絕緣層設置於基板400與閘極電極 層401之間。該基底層具有防止來自基板400之雜質元素擴散的功能，且可以以使用氮化矽層、氧化矽層、氧化氮化矽層、及氮氧化矽層之其中一者或更多者的單層或堆疊層結構而形成。
氮氧化矽意指其中氧的含量係高於氮的含量之矽；例如，氮氧化矽包含50至70原子百分比的氧、0.5至15原子百分比的氮、25至35原子百分比的矽、及0至10原子百分比的氫。此外，氧化氮化矽意指其中氮的含量係高於氧的含量之矽；例如，氧化氮化矽包含5至30原子百分比的氧、20至55原子百分比的氮、25至35原子百分比的矽、及10至25原子百分比的氫。注意的是，上述範圍係藉由拉塞福(Rutherford)反向散射光譜儀(RBS)或氫順向散射光譜儀(HFS)所測量。此外，該等構成元素之百分比的總計不超過100原子百分比。
閘極電極層401可以以使用下列材料之至少一者的單層或堆疊層結構而形成：Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、Ta、及W，其氮化物，其氧化物，及其合金。選擇性地，可使用至少包含In及Zn的氧化物或氮氧化物。例如，可使用In-Ga-Zn-O-N為主材料。
接著，形成閘極絕緣層402於閘極電極層401之上。在形成閘極電極層401之後，閘極絕緣層402係藉由濺鍍法、蒸鍍法、電漿化學氣相沈積(PCVD)法、脈波雷射沈積(PLD)法、原子層沈積(ALD)法、分子束磊晶(MBE)法、或其類似方法所形成，而無需暴露至空氣。
較佳地，閘極絕緣層402係可藉由加熱處理而釋放出氧的絕緣膜。
藉由加熱處理而釋放出氧意指的是，轉換成為氧原子之所釋放出的氧之數量係在熱解吸光譜儀(TDS)分析中，大於或等於1.0×1018原子/立方公分，較佳地，大於或等於3.0×1020原子/立方公分。
下文顯示其中所釋放出之氧的數量係藉由轉換成為氧原子，而使用TDS分析來加以測量的方法。
在TDS分析中之所釋放出之氣體的數量係與光譜的積分值成比例。因此，所釋放出之氣體的數量可由測量之光譜的積分值與標準取樣的參考值之間的比例所計算。標準取樣的參考值表示包含於取樣中之預定原子的密度對光譜的積分值之比例。
例如，來自絕緣膜之釋放出的氧分子(NO2)之數目可依據方程式(1)，而以標準取樣之包含預定密度的氫之矽晶圓的TDS分析結果及該絕緣膜的TDS分析結果來予以獲得。在此，藉由TDS分析所獲得之具有32的質量數之所有光譜係假定為產生自氧分子。給定為具有32的質量數之氣體的CH3OH係在假定其不可能存在之下，並不予以考慮。進一步地，亦不考慮包含氧原子之同位素，亦即，具有17或18的質量數之氧原子的氧分子，因自然界中之此分子的比例很小。
在方程式1中，NH2係藉由轉換來自標準取樣所釋放出之氫原子的數目成為密度所獲得的值。SH2係在當使標準取樣接受TDS分析時之光譜的積分值。在此，標準取樣的參考值係設定為NH2/SH2。SO2係在當使絕緣膜接受TDS分析時之光譜的積分值。α係影響TDS分析中之光譜強度的係數。對於方程式1之細節，可參閱日本公開專利申請案第H06-275697號。注意的是，來自上述絕緣膜之釋放出的氧之數量係使用包含1×1016原子/立方公分之氫的矽晶圓做為標準取樣，而透過ESCO Ltd.所生產熱解吸光譜儀EMD-WA1000S/W所測量。
進一步地，在TDS分析中，氧係部分地偵測為氧原子。在氧分子與氧原子之間的比例可由氧分子的電離速率所計算。注意的是，因為上述α包含氧分子的電離速率，所以釋放出之氧原子的數目亦可透過釋放出之氧分子數目的估計而予以估算。
注意的是，NO2係釋放出之氧分子的數目。當轉換成為氧原子時之釋放出的氧之數量係釋放出之氧分子的數目之兩倍。
在上述結構中，其中氧係藉由加熱處理而釋放出的膜可係氧過量氧化矽(SiO X (X>2))。在氧過量氧化矽(SiO X (X>2))中，每一單位體積之氧原子的數目係比每一 單位體積之矽原子的數目之兩倍更大。每一單位體積之矽原子的數目及氧原子的數目係藉由拉塞福(Rutherford)反向散射光譜儀所測量。
自閘極絕緣層402至氧化物半導體膜之氧的供應可降低其間之介面狀態密度。因而，可防止載子陷獲於氧化物半導體膜與閘極絕緣層402之間的介面處，以致使電晶體之電性特徵幾乎不會降級。
進一步地，在某些情況中，電荷會由於氧化物半導體膜中的氧空位而產生。通常，在氧化物半導體膜中之氧空位的一部分用作施體，且會導致電子，亦即，載子的釋放。因而，電晶體之臨限電壓會以負的方向而偏移。為了要防止此，足夠的氧，較佳地，過量的氧係自閘極絕緣層402供應至與該閘極絕緣層402接觸之氧化物半導體膜，以致可使會導致臨限電壓以負的方向偏移之氧化物半導體膜中的氧空位減少。
較佳地，閘極絕緣層402應充分地平坦，使得氧化物半導體膜的晶體成長更為容易。
閘極絕緣層402可以以使用下列材料之至少一者的單層或堆疊層結構而形成：氧化矽，氮氧化矽，氧化氮化矽，氮化矽，氧化鋁，氮化鋁，氧化鉿，氧化鋯，氧化釔，氧化鑭，氧化鈰，氧化鉭，及氧化鎂。
閘極絕緣層402係在高於或等於室溫且低於或等於200℃，較佳地高於或等於50℃且低於或等於150℃的基板加熱溫度，藉由在氧氣體氛圍中之濺鍍法，而較佳地形 成。注意的是，可將有氣體添加至氧氣體；在該情況中，氧氣體的百分比係30體積百分比或更高，較佳地係50體積百分比或更高，更佳地係80體積百分比或更高。該閘極絕緣層402的厚度範圍係自100奈米至1000奈米，較佳地自200奈米至700奈米。在膜形成時之較低的基板加熱溫度，在膜形成氛圍中之較高百分比的氧氣體，或較大厚度的閘極絕緣層402會在執行加熱處理於閘極絕緣層402之上時，導致大量的氧被釋放出。在膜中之氫的濃度可藉由濺鍍法，而比藉由PCVD法更被降低。注意的是，閘極絕緣層402可具有大於1000奈米的厚度，但應具有使得生產率不會降低之厚度。
然後，在閘極絕緣層402上，氧化物半導體膜403係藉由濺鍍法、蒸鍍法、PCVD法、PLD法、ALD法、MBE法，或其類似方法，而予以形成。第11A圖係上述步驟之後的橫剖面視圖。
該氧化物半導體膜403具有自1奈米至40奈米，較佳地自3奈米至20奈米之範圍的厚度。特別地，在其中電晶體具有30奈米或更小的通道長度且氧化物半導體膜403具有大約5奈米之厚度的情況中，可抑制短通道效應以及可獲得穩定的電性特徵。
尤其，其中使用In-Sn-Zn-O為主材料於氧化物半導體膜403之電晶體可具有高的場效應遷移率。
其中通道係形成於包含In、Sn、及Zn為主要成分的氧化物半導體膜中之電晶體可藉由當加熱基板時形成該氧 化物半導體膜，或藉由在形成該氧化物半導體膜之後執行熱處理，而具有有利的特徵。注意的是，主要成分表示以5原子百分比或更多而包含於組成物中之元素。
藉由在包含In、Sn及Zn為主要成分的氧化物半導體膜之形成後，有計劃地加熱基板，可增進電晶體的場效應遷移率。進一步地，可正向地偏移電晶體的臨限電壓，而使電晶體常態地關閉。
為了要降低電晶體的截止狀態電流，氧化物半導體膜403係使用具有2.5eV或更大，較佳地，2.8eV或更大，更佳地，3.0eV或更大之能隙的材料而形成。透過具有在上述範圍中之能隙的材料之使用，以供氧化物半導體膜403之用，可降低電晶體的截止狀態電流。
在氧化物半導體膜403中，較佳的是，應減少氫、鹼金屬、鹼土金屬、及其類似物，使得雜質之濃度係極低。此係因為包含於氧化物半導體膜403中之上述雜質會形成導致復合的能階於能隙中，而造成電晶體之截止狀態電流的增加。
藉由二次離子質譜儀(SIMS)所測量之氧化物半導體膜403中的氫之濃度係低於5×1019cm-3，較佳地低於或等於5×1018cm-3，更佳地低於或等於1×1018cm-3，仍更佳地低於或等於5×1017cm-3。
進一步地，藉由SIMS所測量之氧化物半導體膜403中的鹼金屬之濃度係如下。鈉的濃度係低於或等於5×1016cm-3，較佳地低於或等於1×1016cm-3，更佳地低於或等於 1×1015cm-3。同樣地，鋰的濃度係低於或等於5×1015cm-3，較佳地低於或等於1×1015cm-3同樣地，鉀的濃度係低於或等於5×1015cm-3，較佳地低於或等於1×1015cm-3。
做為氧化物半導體膜403，可使用包含晶體(亦稱為c軸配向晶體(CAAC))之氧化物半導體膜(亦稱為c軸配向晶體氧化物半導體膜(CAAC-OS膜))，該晶體係沿著c軸而配向，且當從a-b面、頂部表面、或介面觀察時，具有三角形或六邊形的原子配置。在晶體中，金屬原子係沿著c軸而以成層方式配置，或金屬原子及氧原子係沿著c軸而以成層方式配置，且a軸或b軸之方向係在a-b面中變化(晶體繞著c軸扭轉)。
在廣義方面，CAAC意指包含相態之非單晶，該相態具有當從垂直於a-b面的方向觀察時之三角形、六邊形、正三角形、或正六邊形的原子配置，且其中，當從垂直於c軸方向的方向觀察時，金屬原子係以成層方式配置，或金屬原子及氧原子係以成層方式配置。注意的是，氮可取代包含於CAAC中之氧的一部分。
CAAC-OS膜係非單晶，但此並不意指該CAAC-OS膜僅係由非晶成分所組成。雖然CAAC-OS膜包含晶體化部分(晶體部分)，但在某些情況中，一晶體部分與另一晶體部分之間的邊界並不明顯。包含在CAAC-OS膜中之晶體部分的c軸可以以一方向而配向(例如，垂直於其中形成CAAC-OS膜於上之基板的表面或CAAC-OS膜的頂部表面之方向)。選擇性地，相對於包含在CAAC-OS膜中之個別 晶體部分的a-b面之法線可以以一定方向而配向(例如，垂直於其中形成CAAC-OS膜於上之基板的表面或CAAC-OS膜的頂部表面之方向)。做為該CAAC-OS膜的實例，具有形成為膜形狀且當從垂直於膜的表面或其中形成CAAC-OS膜於上之基板的表面之方向觀察時，具備三角形或六邊形的原子配置，且其中當觀察膜的橫剖面時，則金屬原子係以成層方式配置，或金屬原子及氧原子(或氮原子)係以成層方式配置之氧化物膜。
較佳地，氧化物半導體膜403係在100℃至600℃，較佳地，150℃至550℃，更佳地，200℃至500℃的基板加熱溫度，藉由在氧氣體氛圍中之濺鍍法，而予以形成。該氧化物半導體膜403的厚度係自1奈米至40奈米，較佳地，自3奈米至20奈米。在膜形成時之基板加熱溫度愈高，則在所獲得之氧化物半導體膜403中的雜質濃度愈低。進一步地，在氧化物半導體膜403中的原子配置係排列的，其密度會增加，以致使晶體或CAAC易於形成。再者，因為使用氧氣體氛圍於膜形成，所以諸如稀有氣體原子之不必要的原子並不會被包含於氧化物半導體膜403中，以致使晶體或CAAC易於形成。注意的是，可使用包含氧氣體和稀有氣體之混合氣體氛圍。在該情況中，氧氣體的百分比係30體積百分比或更高。較佳地，50體積百分比或更高，更佳地，80積體百分比或更高。氧化物半導體膜403愈薄，則電晶體的短通道效應愈低。然而，當氧化物半導體膜403太薄時，則氧化物半導體膜403會受 到介面散射大大地影響；因而，可能減低場效應遷移率。
在藉由濺鍍法而形成In-Sn-Zn-O為主材料之膜做為氧化物半導體膜403的情況中，較佳地使用具有In：Sn：Zn=2：1：3、1：2：2、1：1：1、或20：45：35之原子比的In-Sn-Zn-O靶極。當氧化物半導體膜403係使用具有上述之組成比的In-Sn-Zn-O靶極而形成時，則可易於形成晶體或CAAC。
接著，執行第一加熱處理。該第一加熱處理係執行於降低壓力氛圍，惰性氛圍，或氧化氛圍之中。藉由該第一加熱處理，可降低氧化物半導體膜403中之雜質濃度。第11B圖係上述步驟之後的橫剖面視圖。
較佳地，第一加熱處理係以此方式而執行，亦即，完成在降低壓力氛圍或惰性氛圍中之加熱處理，且然後，改變氛圍為氧化氛圍而同時保持溫度，以及進一步執行加熱處理之方式。藉由在降低壓力氛圍或惰性氛圍中所執行之加熱處理，可有效降低氧化物半導體膜403中之雜質濃度；同時，會產生氧空位。因此，在氧化氛圍中之加熱處理係執行以便減少所產生的氧空位。
除了在膜形成時的基板加熱之外，藉由執行第一加熱處理於氧化物半導體膜403之上，可大大降低膜中之雜質位準的數目。因而，可將電晶體的場效應遷移率增加至接近於稍後敘述之理想的場效應遷移率。
注意的是，可將氧離子佈植至氧化物半導體膜403之內，且可藉由加熱處理而使諸如氫之雜質自氧化物半導體 膜403釋放出，使得氧化物半導體膜403可在加熱處理的同時或藉由稍後執行之加熱處理，而晶體化。
取代第一加熱處理，氧化物半導體膜403可藉由雷射光束照射而選擇性地晶體化。選擇性地，雷射光束照射可在當執行第一加熱處理時執行，使得氧化物半導體膜403可被選擇地晶體化。雷射光束照射係執行於惰性氛圍，氧氛圍，或降低壓力氛圍中。連續波雷射光束(下文中稱為CW雷射光束)或脈波雷射(下文中稱為脈波式雷射光束)可使用於該雷射光束照射的情況中。例如，可使用諸如Ar雷射光束，Kr雷射光束，或準分子雷射光束之氣體雷射光束；使用單晶或多晶YAG，YVO4，鎂橄欖石(Mg2SiO4)，YAlO3，或摻雜有Nd、Yb、Cr、Ti、Ho、Er、Tm、及Ta之一或更多者為摻雜物之GdVO4做為媒質所發射出的雷射光束；諸如玻璃雷射光束，紅寶石雷射光束，紫翠玉雷射光束，或Ti：藍寶石雷射光束的固態雷射光束；或使用銅蒸氣及金蒸氣之其中一者或二者所發射出的蒸氣雷射光束。藉由透過該雷射光束的一次諧波或該雷射光束的一次諧波之二次諧波至五次諧波的任一者之照射，可使氧化物半導體膜403晶體化。注意的是，使用於照射的雷射光束較佳地具有比氧化物半導體膜403之能隙更大的能量。例如，可使用由KrF、ArF、XeCl、或XeF準分子雷射所發射出的雷射光束。注意的是，該雷射光束可係線性雷射光束。
注意的是，雷射光束可在不同的情形下被執行複數 次。例如，較佳的是，第一雷射光束照射係執行於稀有氣體氛圍或降低壓力氛圍中，且第二雷射光束照射係執行於氧化氛圍中，因為在該情況中，可獲得高晶體度，且同時，可減少氧化物半導體膜403中的氧空位。
接著，藉由光微影術步驟或其類似步驟，將氧化物半導體膜403處理成為島狀形狀，以形成氧化物半導體膜404。
然後，將導電膜形成於閘極絕緣層402及氧化物半導體膜404之上，且接著，執行光微影術步驟或其類似步驟，而形成源極電極405A及汲極電極405B。該導電膜可藉由濺鍍法，蒸鍍法，PCVD法，PLD法，ALD法，MBE法，或其類似方法所形成。與閘極電極層401相似地，源極電極405A及汲極電極405B可透過使用下列材料之至少一者的單層或堆疊層結構而形成：Al，Ti，Cr，Co，Ni，Cu，Y，Zr，Mo，Ag，Ta，及W；其氮化物；其氧化物；及其合金。
接著，用作頂部絕緣膜的絕緣膜406係藉由濺鍍法、蒸鍍法、PCVD法、PLD法、ALD法、MBE法、或其類似方法所形成。第11C圖係上述步驟之後的橫剖面視圖。該絕緣膜406可藉由與閘極絕緣層402之形成方法相似的方法而形成。
保護絕緣膜(未顯示)可形成為堆疊於絕緣膜406之上。較佳地，該保護絕緣膜具有防止氧通過之性質，即使當一小時之加熱處理係執行於例如，250℃至450℃，較 佳地，150℃至800℃時亦然。
在其中具有該性質之保護絕緣膜係設置於絕緣膜406的周邊之情況中，由於加熱處理而自絕緣膜406釋放出的氧可被阻止朝向電晶體的外部擴散。因為氧係以此方式而保持於絕緣膜406之中，所以可防止電晶體的場效應遷移率減低，可使臨限電壓中的變化降低，以及可增進可靠度。
保護絕緣膜可透過使用下列材料之至少一者的單層或堆疊層結構而形成：氧化氮化矽，氮化矽，氧化鋁，氮化鋁，氧化鉿，氧化鋯，氧化釔，氧化鑭，氧化鈰，氧化鉭，及氧化鎂。
在形成該絕緣膜406之後，執行第二加熱處理。第11D圖係上述步驟之後的橫剖面視圖。該第二加熱處理係在降低壓力氛圍、惰性氛圍、或氧化氛圍中，執行於150℃至550℃，較佳地，250℃至400℃。該第二加熱處理可使氧自閘極絕緣層402及絕緣膜406釋放出，且可減少氧化物半導體膜404中的氧空位。進一步地，可降低閘極絕緣層402與氧化物半導體膜404之間及氧化物半導體膜404與絕緣膜406之間的介面狀態密度，而產生電晶體的臨限電壓中之變化的降低，及電晶體之可靠度的增加。
包含接受第一及第二加熱處理之氧化物半導體膜404的電晶體具有高的場效應遷移率及低的截止狀態電流。特別地，每一微米之通道寬度的截止狀態電流可成為1×10-18A或更低，1×10-21A或更低，或1×10-24A或更低。
較佳地，氧化物半導體膜404係非單晶。此係因為在其中電晶體之操作或來自外面的光或熱產生氧空位於完全單晶的氧化物半導體膜404中的情況中，由於氧空位之載子會因為晶格間之修補氧空位的氧之缺席，而產生於氧化物半導體膜404中；因而，電晶體的臨限電壓會以負的方向而偏移。
較佳地，氧化物半導體膜404具有晶體度。例如，做為氧化物半導體膜403，使用多晶氧氧化物半導體膜或CAAC-OS膜係較佳的。
透過上述步驟，可製造出第11D圖中所描繪的電晶體。
將參照第12A至12D圖來敘述具有與上述電晶體之結構不同的結構之電晶體。注意的是，第12A至12D圖係橫剖面視圖，描繪所謂蝕刻阻絕電晶體(亦稱為通道阻絕電晶體或通道保護電晶體)之製造步驟。
第12A至12D圖中所描繪的電晶體係與第11A至11D圖中所描繪的電晶體不同，其中設置用作蝕刻阻絕膜的絕緣膜408。因此，與第11A至11D圖之說明相同的說明將省略於下文，且上文之說明將予以引用。
透過上述步驟，可獲得第12A及12B圖中之橫剖面視圖中所描繪的結構。
在第12C圖中之絕緣膜408可以以與閘極絕緣層402及絕緣膜406之形成方式相似的方式而形成。也就是說，做為絕緣膜408，較佳地使用其中氧係藉由加熱處理而釋 放出之絕緣膜。
用作蝕刻阻絕膜之絕緣膜408可防止氧化物半導體膜404在用以形成源極電極405A及汲極電極405B之光微影術步驟或類似步驟中被蝕刻。
在形成第12D圖中的絕緣膜406之後，係執行第二加熱處理，使得氧自絕緣膜408以及自絕緣膜406釋放出。因此，可進一步增加氧化物半導體膜404中之氧空位被減少的功效。進一步，可降低閘極絕緣層402與氧化物半導體膜404之間及氧化物半導體膜404與絕緣膜408之間的介面狀態密度，而產生電晶體的臨限電壓中之變化的降低，及電晶體之可靠度的增加。
透過上述步驟，可製造出第12D圖中所描繪的電晶體。
掃描線驅動器電路及像素可包含第11D圖及第12D圖所描繪之電晶體的任一者。例如，將參照第13A及13B圖來敘述其中電晶體係使用為第4A圖中之電晶體11的組態。特別地，第13A圖係其中使用第11D圖中所描繪的電晶體做為電晶體11之情況中的頂視圖，以及第13B圖係其中使用第12D圖中所描繪的電晶體做為電晶體11之情況中的頂視圖。注意的是，沿著第13A圖中之線C1-C2的橫剖面係第11D圖，以及沿著第13B圖中之線C1-C2的橫剖面係第12D圖。
在第13A及13B圖中所描繪之電晶體的各者中，用作第4A圖中的信號線6之佈線的一部分係使用做為電晶 體11之源極及汲極的其中一者，以及用作掃描線4之佈線的一部分係使用做為電晶體11之閘極。在此方式中，設置於顯示裝置中之該等佈線的一部分可使用做為電晶體的端子。
[包含液晶顯示裝置之各式各樣的電子裝置]
下文將參照第14A至14F圖來顯示各自包含此說明書中所揭示之液晶顯示裝置的電子裝置之實例。
第14A圖描繪膝上型電腦，其包含主體2201、外殼2202、顯示部2203、鍵盤2204、及其類似物。
第14B圖描繪個人數位助理(PDA)，其包含具有顯示部2213、外部介面2215、操作鈕2214、及其類似物之主體2211。用於操作之尖筆2212係包含為附件。
第14C圖描繪電子書閱讀器2220，做為電子紙之實例。電子書閱讀器2220包含二外殼，外殼2221及外殼2223。外殼2221及外殼2223係藉由軸部2237而彼此互相結合，電子書閱讀器2220可沿著該軸部而開啟及閉合。透過此結構，可使用電子書閱讀器2220做為書籍。
顯示部2225係結合於外殼2221中，以及顯示部2227係結合於外殼2223中。顯示部2225及顯示部2227可顯示一影像或不同影像。在其中該等顯示部彼此互相顯示不同影像的結構中，例如，右邊顯示部(第14C圖中之顯示部2225)可顯示正文，以及左邊顯示部(第14C圖中之顯示部2227)可顯示影像。
進一步地，在第14C圖中，外殼2221係設置有操作部及其類似物。例如，外殼2221係設置有電源供應器2231、操作鍵2233、揚聲器2235、及其類似物。透過操作鍵2233，可翻轉頁面。注意的是，亦可將鍵盤、指標裝置、或其類似物設置於其中設置顯示部於上之外殼的表面上。再者，可將外部連接端子(耳機端子，USB端子，可連接至諸如AC轉接器及USB電纜之各式各樣電纜的端子，或其類似物)、記錄媒體插入部、及其類似物設置於外殼的背面或側表面。進一步地，電子書閱讀器2220可具有電子字典的功能。
可將電子書閱讀器2220組構成無線地傳送及接收資料。透過無線通訊，可自電子書伺服器採購及下載所欲的書籍資料或其類似物。
注意的是，可將電子紙施加至各式各樣領域中之裝置，只要該等裝置可顯示資訊即可。例如，除了電子書閱讀器之外，可將電子紙使用於海報、諸如火車之交通工具中的廣告、諸如信用卡之各式各樣卡片中的顯示、及其類似物。
第14D圖描繪行動電話。該行動電話包含二外殼：外殼2240及2241。外殼2241係設置有顯示面板2242，揚聲器2243，微音器2244，指標裝置2246，相機鏡頭2247，外部連接端子2248，及其類似物。外殼2240係設置有用以充電行動電話的太陽能電池2249，外部記憶體槽2250，及其類似物。天線係結合於外殼2241中。
顯示面板2242具有觸控面板功能。顯示為影像的複數個操作鍵2245係藉由點虛線而描繪於第14D圖中。注意的是，行動電話包含升壓電路，用以增加來自太陽能電池2249所輸出的電壓為用於每一個電路所需之電壓。此外，除了上述結構之外，行動電話可包含無接點式IC晶片、小的記錄裝置、或其類似物。
顯示面板2242的顯示取向可依據應用模式而適當地改變。進一步地，相機鏡頭2247係設置於與顯示面板2242相同的表面上，且因此，可將其使用做為視訊電話。揚聲器2243及微音器2244可使用於視訊電話傳呼，記錄，及播放聲音，等等，以及語音傳呼。此外，可使其中外殼2240及2241係如第14D圖中所描繪地展開之狀態中的外殼2240及2241滑動，使得一外殼重疊於另一外殼之上；因此，可使攜帶式電話減少尺寸，而使得攜帶式電話適用於攜帶。
外部連接端子2248可連接至AC轉接器或諸如USB電纜之各式各樣的電纜，而致能行動電話的充電及資料通訊。此外，大量資料可藉由插入記錄媒體至外部記憶體槽2250，而予以儲存及移動。進一步地，除了上述功能之外，可設置紅外線通訊功能、電視接收功能、或其類似功能。
第14E圖描繪數位相機，其包含主體2261、顯示部(A)2267、目鏡2263、操作開關2264、顯示部(B)2265、電池2266、及其類似物。
第14F圖描繪電視機。在電視機2270中，顯示部2273係結合於外殼2271中。顯示部2273可顯示影像。在此，外殼2271係藉由座台2275所支撐。
電視機2270可藉由外殼2271的操作開關或分離的遙控器2280所操作。頻道及音量可以以遙控器2280的操作鍵2279而予以控制，使得可控制顯示部2273上所顯示的影像。此外，遙控器2280可具有顯示部2277，其中可顯示由遙控器2280所發出之資訊。
注意的是，電視機2270係較佳地設置有接收器、調變解調器、及其類似物。一般電視廣播可以以該接收器而接收。此外，當電視機係經由調變解調器而有線或無線地連接至通訊網路時，則可執行單向(自傳送器至接收器)或雙向(傳送器與接收器之間，或接收器之間)的資料通訊。
此申請案係根據2011年5月13日在日本專利局所申請之日本專利申請案序號2011-108318，該申請案的全部內容係結合於本文以供參考。
1‧‧‧掃描線驅動器電路
2‧‧‧信號線驅動器電路
3‧‧‧電流源
4‧‧‧掃描線
5‧‧‧反相掃描線
6‧‧‧信號線
7‧‧‧電源供應線
10‧‧‧像素
11~16，31~39‧‧‧電晶體
17,80‧‧‧電容器
18‧‧‧有機EL元件
20‧‧‧脈波輸出電路
21~27，61~63‧‧‧端子
60‧‧‧反相脈波輸出電路
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣層
403,404‧‧‧氧化物半導體膜
405A‧‧‧源極電極
405B‧‧‧汲極電極
406,408‧‧‧絕緣膜
2201,2211,2261‧‧‧主體
2202,2221,2241,2223,2240,2271‧‧‧外殼
2203,2213,2265,2267,2273,2277,2225,2227‧‧‧顯示部
2204‧‧‧鍵盤
2212‧‧‧尖筆
2214‧‧‧操作鈕
2215‧‧‧外部介面
2220‧‧‧電子書閱讀器
2231‧‧‧電源供應器
2233,2245,2279‧‧‧操作鍵
2235，2243‧‧‧揚聲器
2237‧‧‧軸部
2242‧‧‧顯示面板
2244‧‧‧微音器
2246‧‧‧指標裝置
2247‧‧‧相機鏡頭
2248‧‧‧外部連接端子
2249‧‧‧太陽能電池
2250‧‧‧外部記憶體槽
2263‧‧‧目鏡
2264‧‧‧操作開關
2266‧‧‧電池
2270‧‧‧電視機
2275‧‧‧座台
2280‧‧‧遙控器
第1圖描繪顯示裝置的組態實例；第2A圖描繪掃描線驅動器電路的組態實例，第2B圖描繪各式各樣信號之波形的實例，第2C圖描繪脈波輸出電路的端子，及第2D描繪反相脈波輸出電路的端子；第3A圖描繪脈波輸出電路的組態實例，第3B圖描繪其操作實例，第3C圖描繪反相脈波輸出電路的組態實 例，及第3D圖描繪其操作實例；第4A圖描繪像素的組態實例，及第4B圖描繪其操作實例；第5圖描繪掃描線驅動器電路的變化例；第6A圖描繪掃描線驅動器電路的變化例，及第6B圖描繪各式各樣信號之波形的實例；第7圖描繪掃描線驅動器電路的變化例；第8A及8B圖描繪掃描線驅動器電路的變化例；第9A及9B圖描繪掃描線驅動器電路的變化例；第10A至10C圖描繪反相脈波輸出電路的變化例；第11A至11D圖係橫剖面視圖，描繪電晶體的特定實例；第12A至12D圖係橫剖面視圖，描繪電晶體的特定實例；第13A及13B圖係頂視圖，描繪電晶體的特定實例；以及第14A至14F圖各自描繪電子裝置的實例。
1‧‧‧掃描線驅動器電路
2‧‧‧信號線驅動器電路
3‧‧‧電流源
4‧‧‧掃描線
5‧‧‧反相掃描線
6‧‧‧信號線
7‧‧‧電源供應線
10‧‧‧像素

Claims (15)

  1. 一種顯示裝置，包含：像素；掃描線及反相掃描線，其係電性連接至該像素；脈波輸出電路，係電性連接至該掃描線；以及反相脈波輸出電路，係電性連接至該反相掃描線，其中該脈波輸出電路包含第一電晶體，該第一電晶體係組構藉由第一移位脈波的輸入而成為導通狀態，其中該脈波輸出電路藉由輸入第一時脈信號至該第一電晶體之源極及汲極的其中一者，而自該第一電晶體之該源極及汲極的另一者輸出第二移位脈波，其中該反相脈波輸出電路包含第二電晶體，該第二電晶體係組構藉由第二移位脈波的輸入而成為導通狀態，且其中該反相脈波輸出電路藉由輸入第二時脈信號至該第二電晶體之源極及汲極的其中一者，而輸出選擇信號。
  2. 如申請專利範圍第1項之顯示裝置，其中該脈波輸出電路藉由使用該第一電晶體的電容性耦合，而輸出該第二移位脈波。
  3. 如申請專利範圍第1項之顯示裝置，其中該像素包含有機電發光元件，且其中該有機電發光元件係電性連接至供應電流的驅動電晶體。
  4. 一種顯示裝置，包含：複數個像素，係配置於m列及n行中(m及n係大於 或等於4之自然數)；第一至第m掃描線，其係各自地電性連接至配置於第一至第m列的對應者中之n個像素；第一至第m反相掃描線，其係各自地電性連接至配置於該第一至第m列的對應者中之該n個像素；以及移位暫存器，其係電性連接至該第一至第m掃描線及該第一至第m反相掃描線，其中配置於第k列(k係小於或等於m之自然數)中之該等像素各自包含第一開關，其係藉由輸入選擇信號至第k掃描線而導通，及第二開關，其係藉由輸入該選擇信號至第k反相掃描線而導通，且其中該移位暫存器包含第一至第m脈波輸出電路，及第一至第m反相脈波輸出電路，其中第s(s係小於或等於(m-2)之自然數)脈波輸出電路包含第一電晶體，該第s脈波輸出電路係輸入起動脈波(僅當s係1時)或輸入來自第(s-1)脈波輸出電路所輸出之移位脈波，而輸出選擇信號至第s掃描線，且輸出移位脈波至第(s+1)脈波輸出電路，該第一電晶體係在從該起動脈波或來自該第(s-1)脈波輸出電路所輸出之該移位脈波的輸入開始直至移位週期結束為止之第一週期中導通，且在該第一週期中，藉由使用該第一電晶體的閘極與源極 間之電容性耦合，而自該第一電晶體的該源極輸出與所輸入至該第一電晶體的汲極之第一時脈信號的電位相同或實質相同的電位，其中該第(s+1)脈波輸出電路包含第二電晶體，該第(s+1)脈波輸出電路係輸入來自該第s脈波輸出電路所輸出之移位脈波，而輸出選擇信號至第(s+1)掃描線，且輸出移位脈波至第(s+2)脈波輸出電路，該第二電晶體係在從來自該第s脈波輸出電路所輸出之該移位脈波的輸入開始直至移位週期結束為止之第二週期之中導通，且在該第二週期中，藉由使用該第二電晶體的閘極與源極間之電容性耦合，而自該第二電晶體的該源極輸出與所輸入至該第二電晶體的汲極之第二時脈信號的電位相同或實質相同的電位，且其中該第s脈波輸出電路包含第三電晶體，該第s脈波輸出電路係輸入來自該第s脈波輸出電路所輸出之移位脈波且輸入該第二時脈信號，而輸出選擇信號至第s反相掃描線，該第三電晶體係在從來自該第s脈波輸出電路所輸出之該移位脈波的輸入開始直至該第二時脈信號的電位改變為止之第三週期之中關閉，且在該第三週期之後，自該第三電晶體的源極輸出該選擇信號至該第s反相掃描線。
  5. 如申請專利範圍第4項之顯示裝置，該顯示裝置係在該第三週期之後，藉由使用該第三電晶體的閘極與源極間之電容性耦合，而自該第三電晶體的該源極輸出與所 輸入至該第三電晶體的汲極之電源供應電位相同或實質相同的電位至該第s反相掃描線，做為選擇信號。
  6. 如申請專利範圍第4項之顯示裝置，其中該第s脈波輸出電路包含第四電晶體，其係在該第一週期中導通，且在該第一週期中，藉由使用該第四電晶體的閘極與源極間之電容性耦合，而自該第四電晶體的該源極輸出與所輸入至該第四電晶體的汲極之第三時脈信號的電位相同或實質相同的電位。
  7. 如申請專利範圍第6項之顯示裝置，其中該第三時脈信號具有比該第一時脈信號更低的工作比。
  8. 如申請專利範圍第7項之顯示裝置，其中該第s脈波輸出電路係在起動輸出選擇信號至該第s掃描線之後，起動輸出移位脈波至該第s反相脈波輸出電路，且在終止輸出該選擇信號至該第s掃描線之後，終止輸出該移位脈波至該第s反相脈波輸出電路。
  9. 如申請專利範圍第4項之顯示裝置，其中配置於該第k列中之該等像素各自包含有機電發光元件，及驅動電晶體，其依據輸入至該驅動電晶體的閘極之影像信號，而供應來自電性連接至該驅動電晶體的汲極之電流源的電流至該有機電發光元件，該有機電發光元件係電性連接至該驅動電晶體的源極，其中該第一開關控制該影像信號對該驅動電晶體的該閘極之輸入，且 其中該第二開關控制該驅動電晶體的該汲極與該電流源之間的電性連接。
  10. 一種顯示裝置，包含：複數個像素，係配置於m列及n行中(m及n係大於或等於4之自然數)；第一至第m掃描線，其係各自地電性連接至配置於第一至第m列的對應者中之n個像素；第一至第m反相掃描線，其係各自地電性連接至配置於該第一至第m列的對應者中之該n個像素；以及移位暫存器，其係電性連接至該第一至第m掃描線及該第一至第m反相掃描線，其中配置於第k列(k係小於或等於m之自然數)中之該等像素各自包含第一開關，其係藉由輸入選擇信號至第k掃描線而導通，及第二開關，其係藉由輸入該選擇信號至第k反相掃描線而導通，且其中該移位暫存器包含第一至第m脈波輸出電路，及第一至第m反相脈波輸出電路，其中第s(s係小於或等於(m-2)之自然數)脈波輸出電路包含第一電晶體，該第s脈波輸出電路係輸入起動脈波(僅當s係1時)或輸入來自第(s-1)脈波輸出電路所輸出之移位脈波，而輸出選擇信號至第s掃描線且輸出移位 脈波至第(s+1)脈波輸出電路，該第一電晶體係在從該起動脈波或來自該第(s-1)脈波輸出電路所輸出之該移位脈波的輸入開始直至移位週期結束為止之第一週期中導通，且在該第一週期中，藉由使用該第一電晶體的閘極與源極間之電容性耦合，而自該第一電晶體的該源極輸出與所輸入至該第一電晶體的汲極之第一時脈信號的電位相同或實質相同的電位，其中該第(s+1)脈波輸出電路包含第二電晶體，該第(s+1)脈波輸出電路係輸入來自該第s脈波輸出電路所輸出之移位脈波，而輸出選擇信號至第(s+1)掃描線，且輸出移位脈波至第(s+2)脈波輸出電路，該第二電晶體係在從來自該第s脈波輸出電路所輸出之該移位脈波的輸入開始直至移位週期結束為止之第二週期之中導通，且在該第二週期中，藉由使用該第二電晶體的閘極與源極間之電容性耦合，而自該第二電晶體的該源極輸出與所輸入至該第二電晶體的汲極之第二時脈信號的電位相同或實質相同的電位，且其中該第s脈波輸出電路包含第三電晶體，該第s脈波輸出電路係輸入來自該第s脈波輸出電路所輸出之移位脈波且輸入來自該第(s+1)脈波輸出電路所輸出之移位脈波，而輸出選擇信號至第s反相掃描線，該第三電晶體係在從來自該第s脈波輸出電路所輸出之該移位脈波的輸入開始直至來自該第(s+1)脈波輸出電路所輸出之該移位脈波的輸入開始為止之第三週期之中關閉，且在該第三 週期之後，自該第三電晶體的源極輸出該選擇信號至該第s反相掃描線。
  11. 如申請專利範圍第10項之顯示裝置，該顯示裝置係在該第三週期之後，藉由使用該第三電晶體的閘極與源極間之電容性耦合，而自該第三電晶體的該源極輸出與所輸入至該第三電晶體的汲極之電源供應電性相同或實質相同的電位至該第s反相掃描線，做為選擇信號。
  12. 如申請專利範圍第10項之顯示裝置，其中該第s脈波輸出電路包含第四電晶體，其係在該第一週期中導通，且在該第一週期中，藉由使用該第四電晶體的閘極與源極間之電容性耦合，而自該第四電晶體的該源極輸出與所輸入至該第四電晶體的汲極之第三時脈信號的電位相同或實質相同的電位。
  13. 如申請專利範圍第12項之顯示裝置，其中該第三時脈信號具有比該第一時脈信號更低的工作比。
  14. 如申請專利範圍第13項之顯示裝置，其中該第s脈波輸出電路係在起動輸出選擇信號至該第s掃描線之後，起動輸出移位脈波至該第s反相脈波輸出電路，且在終止輸出該選擇信號至該第s掃描線之後，終止輸出該移位脈波至該第s反相脈波輸出電路。
  15. 如申請專利範圍第10項之顯示裝置其中配置於該第k列中之該等像素各自包含有機電發光元件，及驅動電晶體，其依據輸入至該驅動電晶體的閘極 之影像信號，而供應來自電性連接至該驅動電晶體的汲極之電流源的電流至該有機電發光元件，該有機電發光元件係電性連接至該驅動電晶體的源極，其中該第一開關控制該影像信號對該驅動電晶體的該閘極之輸入，且其中該第二開關控制該驅動電晶體的該汲極與該電流源之間的電性連接。
TW101116350A 2011-05-13 2012-05-08 顯示裝置 TWI594225B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011108318 2011-05-13

Publications (2)

Publication Number Publication Date
TW201308300A true TW201308300A (zh) 2013-02-16
TWI594225B TWI594225B (zh) 2017-08-01

Family

ID=47141572

Family Applications (7)

Application Number Title Priority Date Filing Date
TW110115112A TWI807311B (zh) 2011-05-13 2012-05-08 顯示裝置
TW107113362A TWI651708B (zh) 2011-05-13 2012-05-08 顯示裝置
TW107143072A TWI682564B (zh) 2011-05-13 2012-05-08 顯示裝置
TW101116350A TWI594225B (zh) 2011-05-13 2012-05-08 顯示裝置
TW112122237A TW202341545A (zh) 2011-05-13 2012-05-08 顯示裝置
TW106116125A TWI628648B (zh) 2011-05-13 2012-05-08 顯示裝置
TW108148040A TWI727571B (zh) 2011-05-13 2012-05-08 顯示裝置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW110115112A TWI807311B (zh) 2011-05-13 2012-05-08 顯示裝置
TW107113362A TWI651708B (zh) 2011-05-13 2012-05-08 顯示裝置
TW107143072A TWI682564B (zh) 2011-05-13 2012-05-08 顯示裝置

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW112122237A TW202341545A (zh) 2011-05-13 2012-05-08 顯示裝置
TW106116125A TWI628648B (zh) 2011-05-13 2012-05-08 顯示裝置
TW108148040A TWI727571B (zh) 2011-05-13 2012-05-08 顯示裝置

Country Status (7)

Country Link
US (4) US9412291B2 (zh)
JP (6) JP5985878B2 (zh)
KR (7) KR102145906B1 (zh)
CN (2) CN107195266B (zh)
DE (1) DE112012002065T5 (zh)
TW (7) TWI807311B (zh)
WO (1) WO2012157186A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195266B (zh) 2011-05-13 2021-02-02 株式会社半导体能源研究所 显示装置
DE112012004996T5 (de) 2011-11-30 2014-09-11 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
US9190172B2 (en) 2013-01-24 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102112367B1 (ko) 2013-02-12 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9294075B2 (en) 2013-03-14 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150006732A (ko) * 2013-07-09 2015-01-19 삼성디스플레이 주식회사 구동 장치 및 이를 포함하는 표시 장치
KR102064923B1 (ko) 2013-08-12 2020-01-13 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
US9583063B2 (en) * 2013-09-12 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102316062B1 (ko) * 2015-01-30 2021-10-22 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2018122665A1 (en) * 2016-12-27 2018-07-05 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
JP2019061208A (ja) * 2017-09-28 2019-04-18 シャープ株式会社 表示装置
CN108564910A (zh) * 2018-03-12 2018-09-21 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
KR20210062661A (ko) * 2018-09-21 2021-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 플립플롭 회로, 구동 회로, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치
TWI683114B (zh) * 2018-11-28 2020-01-21 友達光電股份有限公司 顯示面板
TWI713011B (zh) * 2019-08-27 2020-12-11 友達光電股份有限公司 畫素電路
KR20210077099A (ko) * 2019-12-16 2021-06-25 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US12118923B2 (en) * 2021-12-30 2024-10-15 Sitronix Technology Corp. Driving circuit for display panel

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5985878A (ja) 1982-11-10 1984-05-17 Daido Steel Co Ltd 水素吸蔵電極
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP3279238B2 (ja) * 1997-12-01 2002-04-30 株式会社日立製作所 液晶表示装置
US6777716B1 (en) * 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
US7379039B2 (en) 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
KR100888004B1 (ko) 1999-07-14 2009-03-09 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
KR100325874B1 (ko) * 2000-04-26 2002-03-07 김순택 박막트랜지스터 표시장치의 구동방법
TW582005B (en) 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
JP2003101394A (ja) * 2001-05-29 2003-04-04 Semiconductor Energy Lab Co Ltd パルス出力回路、シフトレジスタ、および表示装置
JP3810725B2 (ja) 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
US7365713B2 (en) 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
US7050036B2 (en) * 2001-12-12 2006-05-23 Lg.Philips Lcd Co., Ltd. Shift register with a built in level shifter
JP3944394B2 (ja) * 2002-01-08 2007-07-11 株式会社日立製作所 表示装置
JP4610843B2 (ja) * 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
KR100910562B1 (ko) * 2002-12-17 2009-08-03 삼성전자주식회사 표시 장치의 구동 장치
AU2003292565A1 (en) * 2002-12-25 2004-07-22 Semiconductor Energy Laboratory Co., Ltd. Digital circuit having correction circuit and electronic instrument having same
JP4425547B2 (ja) * 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
JP4480968B2 (ja) * 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
US7710379B2 (en) * 2003-09-01 2010-05-04 Semiconductor Energy Laboratory Co., Ltd Display device and method thereof
KR100514182B1 (ko) * 2003-09-08 2005-09-13 삼성에스디아이 주식회사 유기전계발광표시장치
KR100649245B1 (ko) 2003-11-29 2006-11-24 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
JP4203656B2 (ja) 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
GB2411758A (en) 2004-03-04 2005-09-07 Seiko Epson Corp Pixel circuit
KR101023726B1 (ko) * 2004-03-31 2011-03-25 엘지디스플레이 주식회사 쉬프트 레지스터
US7289594B2 (en) * 2004-03-31 2007-10-30 Lg.Philips Lcd Co., Ltd. Shift registrer and driving method thereof
KR100560452B1 (ko) * 2004-04-29 2006-03-13 삼성에스디아이 주식회사 발광 표시 패널 및 발광 표시 장치
KR101142994B1 (ko) * 2004-05-20 2012-05-08 삼성전자주식회사 표시 장치 및 그 구동 방법
ATE414314T1 (de) * 2004-05-25 2008-11-15 Samsung Sdi Co Ltd Zeilenabtasttreiber für eine oled-anzeige
KR100578843B1 (ko) 2004-05-25 2006-05-11 삼성에스디아이 주식회사 표시 장치 및 그 구동 방법
JP2006011251A (ja) * 2004-06-29 2006-01-12 Seiko Epson Corp 電気光学装置、その駆動方法および電子機器
KR100673760B1 (ko) * 2004-09-08 2007-01-24 삼성에스디아이 주식회사 발광 표시장치
KR100739318B1 (ko) * 2004-11-22 2007-07-12 삼성에스디아이 주식회사 화소회로 및 발광 표시장치
KR100599657B1 (ko) * 2005-01-05 2006-07-12 삼성에스디아이 주식회사 표시 장치 및 그 구동 방법
US7948466B2 (en) * 2005-04-15 2011-05-24 Chimei Innolux Corporation Circuit structure for dual resolution design
US7928938B2 (en) * 2005-04-19 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory circuit, display device and electronic apparatus
TWI429327B (zh) * 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
KR101169053B1 (ko) * 2005-06-30 2012-07-26 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR100729099B1 (ko) 2005-09-20 2007-06-14 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
KR101324756B1 (ko) * 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
JP5160748B2 (ja) * 2005-11-09 2013-03-13 三星ディスプレイ株式會社 発光表示装置
KR100748321B1 (ko) * 2006-04-06 2007-08-09 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 표시장치
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101196711B1 (ko) * 2006-06-05 2012-11-07 삼성디스플레이 주식회사 레벨 쉬프트 회로 및 이를 탑재한 표시장치
KR100749423B1 (ko) 2006-08-09 2007-08-14 삼성에스디아이 주식회사 유기발광표시장치 및 유기발광표시장치의 검사회로구동방법
KR100805608B1 (ko) 2006-08-30 2008-02-20 삼성에스디아이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5525685B2 (ja) 2006-10-17 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び電子機器
TWI427602B (zh) 2006-10-17 2014-02-21 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
KR101384283B1 (ko) * 2006-11-20 2014-04-11 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
JP2008250093A (ja) 2007-03-30 2008-10-16 Sony Corp 表示装置およびその駆動方法
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
FR2920907B1 (fr) * 2007-09-07 2010-04-09 Thales Sa Circuit de commande des lignes d'un ecran plat a matrice active.
US7852301B2 (en) * 2007-10-12 2010-12-14 Himax Technologies Limited Pixel circuit
JP5151585B2 (ja) * 2008-03-18 2013-02-27 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
KR101286539B1 (ko) * 2008-04-15 2013-07-17 엘지디스플레이 주식회사 쉬프트 레지스터
JP5141363B2 (ja) 2008-05-03 2013-02-13 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
JP4816686B2 (ja) * 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
JP2010008523A (ja) * 2008-06-25 2010-01-14 Sony Corp 表示装置
FR2934919B1 (fr) 2008-08-08 2012-08-17 Thales Sa Registre a decalage a transistors a effet de champ.
JP5188382B2 (ja) * 2008-12-25 2013-04-24 三菱電機株式会社 シフトレジスタ回路
TWI617029B (zh) 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
KR101752640B1 (ko) * 2009-03-27 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US8390611B2 (en) * 2009-08-18 2013-03-05 Chimei Innolux Corporation Image display system and gate driver circuit
US9805641B2 (en) 2009-09-04 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
US9715845B2 (en) * 2009-09-16 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
TWI420452B (zh) * 2009-09-22 2013-12-21 Hannstar Display Corp 用於顯示面板之移位暫存器
KR101030003B1 (ko) * 2009-10-07 2011-04-21 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치, 및 그 구동 방법
EP2538271A4 (en) * 2010-02-15 2013-08-21 Sharp Kk ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY DEVICE, TELEVISION RECEIVER
WO2011148842A1 (en) 2010-05-25 2011-12-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
US8537086B2 (en) 2010-06-16 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
US9286848B2 (en) 2010-07-01 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US8988337B2 (en) 2010-07-02 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
JP2012048220A (ja) 2010-07-26 2012-03-08 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその駆動方法
US9275585B2 (en) 2010-12-28 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Driving method of field sequential liquid crystal display device
US8922464B2 (en) * 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
CN107195266B (zh) * 2011-05-13 2021-02-02 株式会社半导体能源研究所 显示装置
KR101881853B1 (ko) * 2012-02-29 2018-07-26 삼성디스플레이 주식회사 에미션 구동 유닛, 에미션 구동부 및 이를 포함하는 유기 발광 표시 장치

Also Published As

Publication number Publication date
JP2012256031A (ja) 2012-12-27
KR20220061261A (ko) 2022-05-12
JP2020042276A (ja) 2020-03-19
TWI727571B (zh) 2021-05-11
KR102145906B1 (ko) 2020-08-19
JP2020201498A (ja) 2020-12-17
JP2016191960A (ja) 2016-11-10
KR102308441B1 (ko) 2021-10-01
DE112012002065T5 (de) 2014-02-20
US9412291B2 (en) 2016-08-09
TW201921751A (zh) 2019-06-01
US9886905B2 (en) 2018-02-06
TW201830371A (zh) 2018-08-16
TW202034555A (zh) 2020-09-16
US11081048B2 (en) 2021-08-03
CN107195266B (zh) 2021-02-02
WO2012157186A1 (en) 2012-11-22
US10395593B2 (en) 2019-08-27
KR20240024377A (ko) 2024-02-23
CN103718233B (zh) 2017-05-17
KR20190102107A (ko) 2019-09-02
KR20200144158A (ko) 2020-12-28
KR20200098725A (ko) 2020-08-20
KR102639239B1 (ko) 2024-02-20
TWI651708B (zh) 2019-02-21
JP5985878B2 (ja) 2016-09-06
KR20180099925A (ko) 2018-09-05
CN103718233A (zh) 2014-04-09
TWI594225B (zh) 2017-08-01
TWI807311B (zh) 2023-07-01
US20160335953A1 (en) 2016-11-17
KR101895326B1 (ko) 2018-09-05
KR102017084B1 (ko) 2019-09-02
TWI682564B (zh) 2020-01-11
US20120287099A1 (en) 2012-11-15
US20180137822A1 (en) 2018-05-17
TW202341545A (zh) 2023-10-16
TWI628648B (zh) 2018-07-01
KR102392401B1 (ko) 2022-04-28
TW201737232A (zh) 2017-10-16
KR20140045385A (ko) 2014-04-16
TW202143530A (zh) 2021-11-16
US20190371241A1 (en) 2019-12-05
JP2019056925A (ja) 2019-04-11
JP6745863B2 (ja) 2020-08-26
JP2023011628A (ja) 2023-01-24
CN107195266A (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
TWI594225B (zh) 顯示裝置
JP2021170653A (ja) 半導体装置